KR20100114076A - 반도체 소자 모듈 및 그 제조 방법 - Google Patents

반도체 소자 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20100114076A
KR20100114076A KR1020107017985A KR20107017985A KR20100114076A KR 20100114076 A KR20100114076 A KR 20100114076A KR 1020107017985 A KR1020107017985 A KR 1020107017985A KR 20107017985 A KR20107017985 A KR 20107017985A KR 20100114076 A KR20100114076 A KR 20100114076A
Authority
KR
South Korea
Prior art keywords
insulating substrate
semiconductor element
wiring
electrode
substrate
Prior art date
Application number
KR1020107017985A
Other languages
English (en)
Other versions
KR101194092B1 (ko
Inventor
다이시 우에노
다로오 와다
마사히로 후나야마
요시까쯔 구로다
유우이찌 곤도오
신이찌 고바야시
고오지 나까노
겐지 후지와라
데루오 다께시따
Original Assignee
미츠비시 쥬고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미츠비시 쥬고교 가부시키가이샤 filed Critical 미츠비시 쥬고교 가부시키가이샤
Publication of KR20100114076A publication Critical patent/KR20100114076A/ko
Application granted granted Critical
Publication of KR101194092B1 publication Critical patent/KR101194092B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 열적 접속, 전기적 접속이 우수하고, 충분한 냉각 성능을 확보할 수 있어, 신뢰성이 높은 반도체 소자 모듈 및 그 제조 방법을 제공한다. 그로 인해, 양면의 표면에 전극이 형성된 IGBT(2), 다이오드(3)와, IGBT(2), 다이오드(3)의 한쪽의 면과 접합되는 배선 회로층(4, 5)이 표면에 형성된 열전도성이 높은 세라믹 기판(7)과, IGBT(2), 다이오드(3)의 다른 쪽의 면과 접합되는 배선 회로층(6)이 표면에 형성된 열전도성이 높은 세라믹 기판(8)과, 세라믹 기판(7, 8)의 외측 테두리부에 끼워 넣어져, 내부를 밀봉하기 위한 밀봉 부재(11)를 갖고, 그들 부재 사이가 상온 접합법에 의해 접합된다.

Description

반도체 소자 모듈 및 그 제조 방법 {SEMICONDUCTOR ELEMENT MODULE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 소자 모듈 및 그 제조 방법에 관한 것으로, 예를 들어 출력이 큰 파워 트랜지스터 등의 반도체 소자에 적합한 것이다.
절연 게이트 바이폴러 트랜지스터(Insulated Gate Bipolar Transistor ; 이후, IGBT라고 부름) 등, 출력이 크고, 발열량이 큰 파워 반도체 소자는 그 기능의 신뢰성, 수명 등을 확보하기 위해, 냉각을 행할 필요가 있다. 최근, 전기 자동차의 모터의 제어에 사용되는 등, 점점 용도가 확대되고 있고, 출력의 향상과 함께 신뢰성, 수명 등의 향상도 요구되고 있다.
특허 문헌 1 : 일본 특허 출원 공개 평6-188363호 공보 특허 문헌 2 : 국제 공개 제98/43301호 팜플릿
파워 반도체 소자의 모듈 구조로서는, 예를 들어 방열성이 좋은 금속제 기판 상으로, 소자를 직접적 또는 간접적으로 장착하여, 외부 단자와의 결선을 와이어 본딩으로 개별로 형성한 것이 있다. 이 구조의 경우, 소자의 상면측이 개방된 구조이고, 충분한 냉각 능력을 얻어지지 않는다고 하는 문제가 있었다. 또한, 외부 단자와의 결선을 와이어 본딩으로 개별로 형성하는 방법은, 공정이 복잡하고 어려운데다가, 공정수도 많아, 프로세스 비용이 크다고 하는 문제도 있었다(특허 문헌 1).
또한, 파워 반도체 소자의 상하를 방열성이 좋은 금속제 기판으로 끼워 넣어, 상하 양면으로부터 방열 가능한 모듈 구조의 것도 있지만, 이 구조의 경우, 발열에 수반하는 응력을 완화시키기 위해, 금속제 기판(외부 단자)과 소자가, 접합이 아닌, 압접에 의해 접촉하여, 전기적 접속을 형성하고 있으므로, 소자와의 전기적 접속이 충분하지 않아, 큰 출력의 소자로의 적용이 어렵고, 또한 소자와의 열적 접속(여기서는, 다른 부재를 접합했을 때의 부재끼리의 열전도의 상태를 열적 접속으로서 규정함)도 충분하지 않아, 기대한 만큼의 방열성이 얻어지지 않는다고 하는 문제가 있었다(특허 문헌 2).
또한, 상술한 모듈 구조에 있어서는, 배선용 땜납이나 와이어, 패키징용 수지 등의 내열성, 열사이클 내성, 내진동성의 한계가, 모듈 전체의 신뢰성 향상의 한계로 되어 있고, 전기 자동차 등에 있어서 구해지는 내열성, 열사이클 내성, 내진동성을 만족시킬 수 없어, 충분한 신뢰성을 확보할 수 없었다. 예를 들어, 모듈 내부의 소자는 건축 재료라도, 배선이 파손되고, 모듈 전체적인 기능이 손상되어, 신뢰성, 수명을 저하시키고 있었다.
또한, 상술한 모듈 구조 등에 있어서, 기판과 소자, 혹은 기판과 방열 핀을 접합하는 경우, 방열성과 신뢰성을 모두 실현하기 위해서는 각각 과제가 있었다. 예를 들어, 접합에 접착제를 사용하는 경우에는, 열전도성이 약간 뒤떨어져, 공정수가 증가한다고 하는 문제가 있고, 접합에 확산 접합, 양극 접합을 사용하는 경우에는 접합 대상의 재료에 제한이 있는데다가, 접합 시, 가열을 수반하기 위해, 냉각에 시간을 필요로 하고, 또한 모듈로의 열의 영향(열응력)이 발생한다고 하는 문제가 있었다.
본 발명은 상기 과제를 감안하여 이루어진 것으로, 전기적 접속, 열적 접속이 우수하고, 충분한 냉각 성능을 확보할 수 있어, 신뢰성이 높은 반도체 소자 모듈 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하는 제1 발명에 관한 반도체 소자 모듈은,
적어도 1개 이상의 반도체 소자를 고열전도성의 제1 절연 기판과 고열전도성의 제2 절연 기판 사이에 끼워 넣고, 상기 제1 절연 기판과 상기 제2 절연 기판 사이의 외주 부분을 밀봉하는 반도체 소자 모듈에 있어서,
상기 반도체 소자는 상기 반도체 소자의 일측의 표면의 일부에 형성된 복수의 전극면을 갖고,
상기 제1 절연 기판은 상기 반도체 소자의 상기 전극면에 대응하여 상기 제1 절연 기판의 일측의 면에 형성된 제1 배선면을 갖고,
상기 반도체 소자의 상기 전극면과 상기 제1 배선면을 대면시켜, 상기 반도체 소자의 일측의 표면과 상기 제1 절연 기판을, 상온 접합법을 사용하여 접합하는 동시에, 상기 반도체 소자의 타측의 표면과 상기 제2 절연 기판을, 상온 접합법으로 접합하여, 상기 반도체 소자를 상기 제1 절연 기판 및 상기 제2 절연 기판에 장착한 것을 특징으로 한다.
상기 과제를 해결하는 제2 발명에 관한 반도체 소자 모듈은,
적어도 1개 이상의 반도체 소자를 고열전도성의 제1 절연 기판과 고열전도성의 제2 절연 기판 사이에 끼워 넣고, 상기 제1 절연 기판과 상기 제2 절연 기판 사이의 외주 부분을 밀봉하는 반도체 소자 모듈에 있어서,
상기 반도체 소자는 상기 반도체 소자의 양 표면의 일부에 형성된 복수의 전극면을 갖고,
상기 제1 절연 기판은 상기 반도체 소자의 일측의 상기 전극면에 대응하여 상기 제1 절연 기판의 일측의 면에 형성된 제1 배선면을 갖고,
상기 제2 절연 기판은 상기 반도체 소자의 타측의 상기 전극면에 대응하여 상기 제2 절연 기판의 일측의 면에 형성된 제2 배선면을 갖고,
상기 반도체 소자의 일측의 상기 전극면과 상기 제1 배선면을 대면시켜, 상기 반도체 소자의 일측의 표면과 상기 제1 절연 기판을, 상온 접합법을 사용하여 접합하는 동시에, 상기 반도체 소자의 타측의 상기 전극면과 상기 제2 배선면을 대면시켜, 상기 반도체 소자의 타측의 표면과 상기 제2 절연 기판을, 상온 접합법으로 접합하여, 상기 반도체 소자를 상기 제1 절연 기판 및 상기 제2 절연 기판에 장착한 것을 특징으로 한다.
상기 과제를 해결하는 제3 발명에 관한 반도체 소자 모듈은,
적어도 1개 이상의 반도체 소자를 고열전도성의 제1 절연 기판과 고열전도성의 제2 절연 기판 사이에 끼워 넣고, 상기 제1 절연 기판과 상기 제2 절연 기판 사이의 외주 부분을 밀봉하는 반도체 소자 모듈에 있어서,
상기 반도체 소자는 상기 반도체 소자의 일측의 표면의 전체면에 걸쳐서 형성된 복수의 전극면을 갖고,
상기 제1 절연 기판은 상기 반도체 소자의 상기 전극면에 대응하여 상기 제1 절연 기판의 일측의 면에 형성된 제1 배선면을 갖고,
상기 반도체 소자의 상기 전극면과 상기 제1 배선면을, 상온 접합법을 사용하여 접합하는 동시에, 상기 반도체 소자의 타측의 표면과 상기 제2 절연 기판을, 상온 접합법으로 접합하여, 상기 반도체 소자를 상기 제1 절연 기판 및 상기 제2 절연 기판에 장착한 것을 특징으로 한다.
상기 과제를 해결하는 제4 발명에 관한 반도체 소자 모듈은,
적어도 1개 이상의 반도체 소자를 고열전도성의 제1 절연 기판과 고열전도성의 제2 절연 기판 사이에 끼워 넣고, 상기 제1 절연 기판과 상기 제2 절연 기판 사이의 외주 부분을 밀봉하는 반도체 소자 모듈에 있어서,
상기 반도체 소자는 상기 반도체 소자의 양 표면의 전체면에 걸쳐서 형성된 복수의 전극면을 갖고,
상기 제1 절연 기판은 상기 반도체 소자의 일측의 상기 전극면에 대응하여 상기 제1 절연 기판의 일측의 면에 형성된 제1 배선면을 갖고,
상기 제2 절연 기판은 상기 반도체 소자의 타측의 상기 전극면에 대응하여 상기 제2 절연 기판의 일측의 면에 형성된 제2 배선면을 갖고,
상기 반도체 소자의 일측의 상기 전극면과 상기 제1 배선면을, 상온 접합법을 사용하여 접합하는 동시에, 상기 반도체 소자의 타측의 상기 전극면과 상기 제2 배선면을, 상온 접합법으로 접합하여, 상기 반도체 소자를 상기 제1 절연 기판 및 상기 제2 절연 기판에 장착한 것을 특징으로 한다.
상기 과제를 해결하는 제5 발명에 관한 반도체 소자 모듈은,
상기 제1 내지 제4 중 어느 하나의 발명에 기재된 반도체 소자 모듈에 있어서,
상기 제1 절연 기판 또는 상기 제2 절연 기판 중 적어도 한쪽은, 상기 제1 배선면 또는 상기 제2 배선면과 접속되는 동시에 외부와 접속 가능한 접속 배선을 갖고,
상기 접속 배선은 상기 제1 절연 기판 또는 상기 제2 절연 기판을 두께 방향으로 관통하여 형성된 것인 것을 특징으로 한다.
상기 과제를 해결하는 제6 발명에 관한 반도체 소자 모듈은,
상기 제1 내지 제4 중 어느 하나의 발명에 기재된 반도체 소자 모듈에 있어서,
상기 제1 절연 기판 또는 상기 제2 절연 기판 중 적어도 한쪽은, 상기 제1 배선면 또는 상기 제2 배선면과 접속되는 동시에 외부와 접속 가능한 접속 배선을 갖고,
상기 접속 배선은,
상기 제1 절연 기판 혹은 상기 제2 절연 기판 중 적어도 한쪽의 표면에 측면 방향으로 인출되어 형성되고, 상기 제1 절연 기판과 상기 제2 절연 기판 사이의 외주 부분을 측면 방향으로 관통하는 것,
또는 상기 제1 절연 기판 혹은 상기 제2 절연 기판 중 적어도 한쪽의 표면에 측면 방향으로 인출되어 형성된 홈에 형성되고, 상기 제1 절연 기판 혹은 상기 제2 절연 기판 중 적어도 한쪽을 측면 방향으로 관통하는 것인 것을 특징으로 한다.
상기 과제를 해결하는 제7 발명에 관한 반도체 소자 모듈은,
상기 제1 내지 제6 중 어느 하나의 발명에 기재된 반도체 소자 모듈에 있어서,
상기 전극면, 상기 제1 배선면 또는 상기 제2 배선면 중 적어도 1개는 표면이 평탄하게 형성된 것인 것을 특징으로 한다.
상기 과제를 해결하는 제8 발명에 관한 반도체 소자 모듈은,
상기 제1 내지 제7 중 어느 하나의 발명에 기재된 반도체 소자 모듈에 있어서,
상기 전극면, 상기 제1 배선면 또는 상기 제2 배선면 중 적어도 1개는 금속으로 이루어지는 것을 특징으로 한다.
상기 과제를 해결하는 제9 발명에 관한 반도체 소자 모듈은,
적어도 1개 이상의 반도체 소자를 고열전도성의 제1 절연 기판과 고열전도성의 제2 절연 기판 사이에 끼워 넣고, 상기 제1 절연 기판과 상기 제2 절연 기판의 외주 부분을 밀봉 부재에 의해 밀봉하는 반도체 소자 모듈에 있어서,
상기 반도체 소자는 상기 반도체 소자의 양 표면의 전체면 또는 대략 전체면에 형성된 금속제의 평탄한 전극면을 갖고,
상기 제1 절연 기판은 상기 반도체 소자의 일측의 전극면에 대응하여 상기 제1 절연 기판의 일측의 면에 형성된 금속제의 평탄한 제1 배선면을 갖고,
상기 밀봉 부재는 상기 제1 배선면과 접속되는 동시에 상기 밀봉 부재를 관통하여 설치된 금속제의 제1 관통 배선을 갖고,
상기 제2 절연 기판은 상기 반도체 소자의 타측의 전극면에 대응하여 상기 제2 절연 기판의 일측의 면에 형성된 금속제의 평탄한 제2 배선면과, 상기 제2 배선면과 접속되는 동시에 상기 제2 절연 기판을 관통하여 설치된 금속제의 제2 관통 배선과, 상기 제1 관통 배선과 접속되는 동시에 상기 제2 절연 기판을 관통하여 설치된 금속제의 제3 관통 배선을 갖고,
상기 제1 절연 기판과 상기 밀봉 부재를, 상온 접합법을 사용하여 접합하고, 상기 제1 배선면과 상기 제1 관통 배선을 접합하는 동시에, 상기 반도체 소자의 전극면과 상기 제1 배선면 및 상기 제2 배선면을, 상온 접합법을 사용하여 접합하여, 상기 반도체 소자를 상기 제1 절연 기판 및 상기 제2 절연 기판에 장착한 것을 특징으로 한다.
상기 과제를 해결하는 제10 발명에 관한 반도체 소자 모듈은,
상기 제3 내지 제9 중 어느 하나의 발명에 기재된 반도체 소자 모듈에 있어서,
상기 제1 배선면, 상기 제2 배선면 또는 상기 반도체 소자의 전극면 중 적어도 하나의 표면에, 변형 가능한 미세한 복수의 기둥 형상 전극을 설치하고, 상온 접합법을 사용하여, 상기 복수의 기둥 형상 전극을 통해, 상기 제1 배선면 또는 상기 제2 배선면 중 적어도 한쪽과 상기 반도체 소자의 전극면을 접합한 것을 특징으로 한다.
상기 과제를 해결하는 제11 발명에 관한 반도체 소자 모듈은,
상기 제10 발명에 기재된 반도체 소자 모듈에 있어서,
상기 기둥 형상 전극의 상기 제1 배선면측, 상기 제2 배선면측 또는 상기 반도체 소자의 전극면측 중 적어도 하나의 접합부 주연의 견부에 라운딩을 형성한 것을 특징으로 한다.
상기 과제를 해결하는 제12 발명에 관한 반도체 소자 모듈은,
상기 제5 내지 제11 중 어느 하나의 발명에 기재된 반도체 소자 모듈에 있어서,
상기 제1 절연 기판 및 상기 제2 절연 기판, 또는 상기 제1 절연 기판 혹은 상기 제2 절연 기판에 두께 방향으로 관통하는 배선이 배치되어 있지 않은 경우, 상기 제1 절연 기판 또는 상기 제2 절연 기판 중 적어도 한쪽의 외측의 면에, 상온 접합법을 사용하여 상기 반도체 소자 모듈을 냉각하는 냉각 수단을 설치한 것을 특징으로 한다.
상기 과제를 해결하는 제13 발명에 관한 반도체 소자 모듈의 제조 방법은,
적어도 1개 이상의 반도체 소자를 고열전도성의 제1 절연 기판과 고열전도성의 제2 절연 기판 사이에 끼워 넣고, 상기 제1 절연 기판과 상기 제2 절연 기판 사이의 외주 부분을 밀봉하는 반도체 소자 모듈의 제조 방법에 있어서,
상기 반도체 소자의 일측의 표면의 일부에, 복수의 전극면을 형성하고,
상기 제1 절연 기판의 일측의 면에, 상기 반도체 소자의 상기 전극면에 대응하는 제1 배선면을 형성하고,
상기 반도체 소자의 상기 전극면과 상기 제1 배선면을 대면시켜, 상기 반도체 소자의 일측의 표면과 상기 제1 절연 기판을, 상온 접합법을 사용하여 접합하는 동시에, 상기 반도체 소자의 타측의 표면과 상기 제2 절연 기판을, 상온 접합법으로 접합함으로써, 상기 반도체 소자를 상기 제1 절연 기판 및 상기 제2 절연 기판에 장착하는 것을 특징으로 한다.
상기 과제를 해결하는 제14 발명에 관한 반도체 소자 모듈의 제조 방법은,
적어도 1개 이상의 반도체 소자를 고열전도성의 제1 절연 기판과 고열전도성의 제2 절연 기판 사이에 끼워 넣고, 상기 제1 절연 기판과 상기 제2 절연 기판 사이의 외주 부분을 밀봉하는 반도체 소자 모듈의 제조 방법에 있어서,
상기 반도체 소자의 양 표면의 일부에 복수의 전극면을 형성하고,
상기 제1 절연 기판의 일측의 면에, 상기 반도체 소자의 일측의 상기 전극면에 대응하는 제1 배선면을 형성하고,
상기 제2 절연 기판의 일측의 면에, 상기 반도체 소자의 타측의 상기 전극면에 대응하는 제2 배선면을 형성하고,
상기 반도체 소자의 일측의 상기 전극면과 상기 제1 배선면을 대면시켜, 상기 반도체 소자의 일측의 표면과 상기 제1 절연 기판을, 상온 접합법을 사용하여 접합하는 동시에, 상기 반도체 소자의 타측의 상기 전극면과 상기 제2 배선면을 대면시켜, 상기 반도체 소자의 타측의 표면과 상기 제2 절연 기판을, 상온 접합법으로 접합함으로써, 상기 반도체 소자를 상기 제1 절연 기판 및 상기 제2 절연 기판에 장착하는 것을 특징으로 한다.
상기 과제를 해결하는 제15 발명에 관한 반도체 소자 모듈의 제조 방법은,
적어도 1개 이상의 반도체 소자를 고열전도성의 제1 절연 기판과 고열전도성의 제2 절연 기판 사이에 끼워 넣고, 상기 제1 절연 기판과 상기 제2 절연 기판 사이의 외주 부분을 밀봉하는 반도체 소자 모듈의 제조 방법에 있어서,
상기 반도체 소자의 일측의 표면의 전체면에 걸쳐서, 복수의 전극면을 형성하고,
상기 제1 절연 기판의 일측의 면에, 상기 반도체 소자의 일측의 상기 전극면에 대응하는 제1 배선면을 형성하고,
상기 반도체 소자의 상기 전극면과 상기 제1 배선면을, 상온 접합법을 사용하여 접합하는 동시에, 상기 반도체 소자의 타측의 표면과 상기 제2 절연 기판을, 상온 접합법으로 접합함으로써, 상기 반도체 소자를 상기 제1 절연 기판 및 상기 제2 절연 기판에 장착하는 것을 특징으로 한다.
상기 과제를 해결하는 제16 발명에 관한 반도체 소자 모듈의 제조 방법은,
적어도 1개 이상의 반도체 소자를 고열전도성의 제1 절연 기판과 고열전도성의 제2 절연 기판 사이에 끼워 넣고, 상기 제1 절연 기판과 상기 제2 절연 기판 사이의 외주 부분을 밀봉하는 반도체 소자 모듈의 제조 방법에 있어서,
상기 반도체 소자의 양 표면의 전체면에 걸쳐서, 복수의 전극면을 형성하고,
상기 제1 절연 기판의 일측의 면에, 상기 반도체 소자의 일측의 상기 전극면에 대응하는 제1 배선면을 형성하고,
상기 제2 절연 기판의 일측의 면에, 상기 반도체 소자의 타측의 상기 전극면에 대응하는 제2 배선면을 형성하고,
상기 반도체 소자의 일측의 상기 전극면과 상기 제1 배선면을, 상온 접합법을 사용하여 접합하는 동시에, 상기 반도체 소자의 타측의 상기 전극면과 상기 제2 배선면을, 상온 접합법으로 접합함으로써, 상기 반도체 소자를 상기 제1 절연 기판 및 상기 제2 절연 기판에 장착하는 것을 특징으로 한다.
상기 과제를 해결하는 제17 발명에 관한 반도체 소자 모듈의 제조 방법은,
상기 제13 내지 제16 중 어느 하나의 발명에 기재된 반도체 소자 모듈의 제조 방법에 있어서,
상기 제1 절연 기판 또는 상기 제2 절연 기판 중 적어도 한쪽에, 상기 제1 배선면 또는 상기 제2 배선면과 접속되는 동시에 상기 제1 절연 기판 또는 상기 제2 절연 기판을 두께 방향으로 관통하여 외부와 접속 가능한 접속 배선을 형성하는 것을 특징으로 한다.
상기 과제를 해결하는 제18 발명에 관한 반도체 소자 모듈의 제조 방법은,
상기 제13 내지 제16 중 어느 하나의 발명에 기재된 반도체 소자 모듈의 제조 방법에 있어서,
상기 제1 배선면 또는 상기 제2 배선면 중 적어도 한쪽과 접속되는 동시에 외부와 접속 가능한 접속 배선으로서,
상기 제1 절연 기판 혹은 상기 제2 절연 기판 중 적어도 한쪽의 표면에 측면 방향으로 인출하여 배선을 형성하고, 상기 제1 절연 기판과 상기 제2 절연 기판 사이의 외주 부분으로부터 상기 배선을 측면 방향으로 관통하여 형성하거나,
또는, 상기 제1 절연 기판 혹은 상기 제2 절연 기판 중 적어도 한쪽의 표면에 측면 방향으로 인출하여 홈을 형성하는 동시에 상기 홈에 배선을 형성하고, 상기 제1 절연 기판 혹은 상기 제2 절연 기판 중 적어도 한쪽으로부터 상기 배선을 측면 방향으로 관통하여 형성하는 것을 특징으로 한다.
상기 과제를 해결하는 제19 발명에 관한 반도체 소자 모듈의 제조 방법은,
상기 제13 내지 제18 중 어느 하나의 발명에 기재된 반도체 소자 모듈의 제조 방법에 있어서,
상기 전극면, 상기 제1 배선면 또는 상기 제2 배선면 중 적어도 1개의 표면을 평탄하게 형성하는 것을 특징으로 한다.
상기 과제를 해결하는 제20 발명에 관한 반도체 소자 모듈의 제조 방법은,
상기 제13 내지 제19 중 어느 하나의 발명에 기재된 반도체 소자 모듈의 제조 방법에 있어서,
상기 전극면, 상기 제1 배선면 또는 상기 제2 배선면 중 적어도 1개를 금속으로 구성하는 것을 특징으로 한다.
상기 과제를 해결하는 제21 발명에 관한 반도체 소자 모듈의 제조 방법은,
적어도 1개 이상의 반도체 소자를 고열전도성의 제1 절연 기판과 고열전도성의 제2 절연 기판 사이에 끼워 넣고, 상기 제1 절연 기판과 상기 제2 절연 기판의 외주 부분을 밀봉 부재에 의해 밀봉하는 반도체 소자 모듈의 제조 방법에 있어서,
상기 반도체 소자의 양 표면의 전체면 또는 대략 전체면에, 금속제의 평탄한 전극면을 형성하고,
상기 제1 절연 기판의 일측의 면에, 상기 반도체 소자의 일측의 전극면에 대응하는 금속제의 평탄한 제1 배선면을 형성하고,
상기 밀봉 부재를 관통하여, 상기 제1 배선면과 접속되는 금속제의 제1 관통 배선을 형성하고,
상기 제2 절연 기판의 일측의 면에, 상기 반도체 소자의 타측의 전극면에 대응하는 금속제의 평탄한 제2 배선면을 형성하는 동시에, 상기 제2 절연 기판을 관통하여, 상기 제2 배선면과 접속되는 금속제의 제2 관통 배선과, 상기 제2 절연 기판을 관통하여, 상기 제1 관통 배선과 접속되는 금속제의 제3 관통 배선을 형성하고,
상기 제1 절연 기판과 상기 밀봉 부재를, 상온 접합법을 사용하여 접합하고, 상기 제1 배선면과 상기 제1 관통 배선을 접합하는 동시에, 상기 반도체 소자의 전극면과 상기 제1 배선면 및 상기 제2 배선면을, 상온 접합법을 사용하여 접합하여, 상기 반도체 소자를 상기 제1 절연 기판 및 상기 제2 절연 기판에 장착하는 것을 특징으로 한다.
상기 과제를 해결하는 제22 발명에 관한 반도체 소자 모듈의 제조 방법은,
상기 제15 내지 제21 중 어느 하나의 발명에 기재된 반도체 소자 모듈의 제조 방법에 있어서,
상기 제1 배선면, 상기 제2 배선면 또는 상기 반도체 소자의 전극면 중 적어도 하나의 표면에, 변형 가능한 미세한 복수의 기둥 형상 전극을 형성하는 동시에, 상온 접합법을 사용하여, 상기 복수의 기둥 형상 전극을 통해, 상기 제1 배선면 또는 상기 제2 배선면 중 적어도 한쪽과, 상기 반도체 소자의 전극면을 접합하는 것을 특징으로 한다.
상기 과제를 해결하는 제23 발명에 관한 반도체 소자 모듈의 제조 방법은,
상기 제22 발명에 기재된 반도체 소자 모듈의 제조 방법에 있어서,
상기 기둥 형상 전극의 상기 제1 배선면측, 상기 제2 배선면측 또는 상기 반도체 소자의 전극면측 중 적어도 하나의 접합부 주연의 견부에 라운딩을 형성하는 것을 특징으로 한다.
상기 과제를 해결하는 제24 발명에 관한 반도체 소자 모듈의 제조 방법은,
상기 제17 내지 제23 중 어느 하나의 발명에 기재된 반도체 소자 모듈의 제조 방법에 있어서,
또한, 상기 제1 절연 기판 및 상기 제2 절연 기판, 또는 상기 제1 절연 기판 혹은 상기 제2 절연 기판에 두께 방향으로 관통하는 배선이 배치되어 있지 않은 경우, 상기 제1 절연 기판 또는 상기 제2 절연 기판 중 적어도 한쪽의 외측의 면에, 상온 접합법을 사용하여, 상기 반도체 소자 모듈을 냉각하는 냉각 수단을 접합하는 것을 특징으로 한다.
본 발명에 따르면, 반도체 소자의 표면에 전극면을 형성하는 동시에, 고열전도성의 세라믹 기판측에도 대응하는 배선면을 형성하여, 상온 접합법을 사용하여, 서로 접합하므로, 전기적 접속이 확실한 고방열성을 갖는 구조의 반도체 소자 모듈로 할 수 있다. 또한, 상온 접합법에 의해 접합을 행하므로, 접합 부재끼리의 접합 강도가 벌크와 동등해져, 높은 강성이 얻어지는 동시에, 제조 공정에 있어서 가열의 필요가 없으므로, 열응력의 발생도 없어, 열사이클 내성, 내진동성을 향상시켜, 반도체 소자 모듈의 내구성, 신뢰성도 향상시킬 수 있다. 또한, 이 구조에서는, 배선 공정이 간략화되는 동시에 반도체 소자의 장착 공정도 간략화되어, 필요한 부품 개수도 적어지므로, 제조 공정에 있어서의 프로세스 비용을 대폭으로 저감시킬 수도 있다.
도 1은 본 발명에 관한 반도체 소자 모듈의 실시 형태의 일례(제1 실시예)를 도시하는 단면도이다.
도 2는 본 발명에 관한 반도체 소자 모듈의 실시 형태의 다른 일례(제2 실시예)를 도시하는 단면도이다.
도 3은 제2 실시예에 도시한 반도체 소자 모듈의 변형예를 도시하는 단면도이다.
도 4는 본 발명에 관한 반도체 소자 모듈의 실시 형태의 다른 일례(제3 실시예)를 도시하는 구성도이다.
도 5는 제1 실시예, 제2 실시예에 도시한 반도체 소자 모듈의 제조 방법의 개략을 설명하는 도면이다.
도 6은 제1 실시예, 제2 실시예에 도시한 반도체 소자 모듈의 제조 방법을 상세하게 설명하는 도면이다.
도 7은 제1 실시예, 제2 실시예에 도시한 반도체 소자 모듈의 제조 방법을 상세하게 설명하는 도면이다.
도 8은 제1 실시예, 제2 실시예에 도시한 반도체 소자 모듈의 제조 방법을 상세하게 설명하는 도면이다.
도 9는 본 발명에 관한 반도체 소자 모듈에 사용하는 반도체 소자에 있어서, 그 전극면의 배치예의 몇 개를 도시하는 도면이다.
이하, 도 1 내지 도 8을 참조하여, 본 발명에 관한 반도체 소자 모듈 및 그 제조 방법을 설명한다.
(제1 실시예)
도 1은 본 발명에 관한 반도체 소자 모듈의 실시 형태의 일례를 도시하는 구조도이다.
또한, 본 실시예의 반도체 소자 모듈(1)은, 반도체 소자로서, IGBT(2), 다이오드(3)를 내부에 갖는 구성이지만, 적어도 1개 이상의 반도체 소자를 내부에 갖는 구성이면 좋고, 특히 발열량이 큰 반도체 소자에 적합한 것이다.
도 1에 도시한 바와 같이, 본 실시예의 반도체 소자 모듈(1)은 양 표면에 평탄한 전극면이 형성된 IGBT(2), 다이오드(3)와, IGBT(2), 다이오드(3)의 한쪽의 전극면과 접합되는 평탄한 배선 회로층(4, 5)(제2 배선면)이 한쪽의 표면에 형성된 고열전도성의 평판 형상 세라믹 기판(7)(제2 절연 기판)과, IGBT(2), 다이오드(3)의 다른 쪽의 전극면과 접합되는 평탄한 배선 회로층(6)(제1 배선면)이 한쪽의 표면에 형성된 고열전도성의 평판 형상 세라믹 기판(8)(제1 절연 기판)과, 세라믹 기판(7, 8)의 외측 테두리부에 끼워 넣어져, 내부를 밀봉하기 위한 밀봉 부재(11)를 갖고, 그들의 부재 사이가 상온 접합법에 의해 직접 접합되어 형성된 것이다.
또한, 상온 접합법(표면 활성화 상온 접합법이라고도 칭함)이라 함은, 진공 중에 이온 빔 등의 조사에 의해, 재료 표면의 산화물이나 불순물 등의 반응 활성에 부족한 불활성 표면층이 제거되면, 청정한 반응 활성에 풍부한 원자면이 재료 표면으로 노출되어, 이 원자면끼리의 재료 표면을 압접함으로써, 실온에 있어서도 견고하게 화학 결합하는 현상을 이용한 접합 방법이다. 이 상온 접합법에 따르면, 접착제를 사용하지 않고, 재료의 벌크와 동등한 결합의 강도를 얻을 수 있다. 또한, 상온에서 행하므로, 접합한 재료에 열응력을 남기지 않는다고 하는 이점도 있다. 또한, 양극 접합, 확산 접합 등의 직접 접합 기술은 절연 재료와의 접합 혹은 금속끼리의 접합에 어려움이 있어, 확실한 접합 강도를 얻는 것이 곤란하다.
여기서, 각각의 구성 부재에 대해, 이하에 더욱 상세하게 설명을 행한다.
IGBT(2)는 반도체 기판 상에 적어도 1개 이상의 트랜지스터 구조를 미리 형성한 것으로, 또한 트랜지스터의 전극이 되는 콜렉터 전극면(2c)을, IGBT(2)의 한쪽의 면의 표면 전체면에 형성하고, 트랜지스터의 전극이 되는 에미터 전극면(2e), 게이트 전극면(2g)을, 합한 면적이 바람직하게는 대략 전체면이 되도록, 다른 쪽의 면의 표면에 형성한 것이다. 마찬가지로, 다이오드(3)도, 반도체 기판 상에 적어도 1개 이상의 다이오드 구조를 미리 형성한 것으로, 또한 다이오드의 전극이 되는 전극면(3c)을, 다이오드(3)의 한쪽의 면의 표면 전체면에 형성하고, 다이오드의 전극이 되는 전극면(3e)을, 다른 쪽의 면의 표면 전체면에 형성한 것이다.
IGBT(2)의 표면에 배치된 콜렉터 전극면(2c), 에미터 전극면(2e), 게이트 전극면(2g) 및 다이오드(3)의 표면에 배치된 전극면(3c), 전극면(3e)은 세라믹 기판(7, 8)과의 상온 접합법에 의한 접합으로 인해, 그들의 표면이 연마, 평탄화된다.
세라믹 기판(7)은 그 내측 표면에 있어서, IGBT(2)의 에미터 전극면(2e), 게이트 전극면(2g) 및 다이오드(3)의 전극면(3e)에 대응한 위치에, 에미터 전극면(2e), 게이트 전극면(2g) 및 전극면(3e)에 대응한 패턴의 배선 회로층(4, 5)이 형성되어 있다. 배선 회로층(4, 5)은 세라믹 기판(7)을 두께 방향으로 관통하여 설치된 관통 배선(9, 10)(제2 관통 전극)과 접속되어 있고, 이들 관통 배선(9, 10)이 외부 배선으로의 전극 단자로 된다. 또한, 세라믹 기판(8)은 그 내측 표면에 있어서, IGBT(2)의 콜렉터 전극면(2c) 및 다이오드(3)의 전극면(3c)에 대응한 위치에, 콜렉터 전극면(2c) 및 전극면(3c)에 대응한 패턴의 배선 회로층(6)이 형성되어 있다. 이 배선 회로층(6)은 밀봉 부재(11), 세라믹 기판(7)을 두께 방향으로 관통하여 설치된 관통 배선(12)(제2, 제3 관통 전극)과 접속되어, 이 관통 배선(12)이 외부 배선으로의 전극 단자로 된다.
세라믹 기판(7, 8)의 내측 표면에 배치된 배선 회로층(4, 5, 6)도, IGBT(2), 다이오드(3)와의 상온 접합법에 의한 접합으로 인해, 그들의 표면이 연마, 평탄화된다. 또한, 배선 회로층(4, 5, 6)은 10 내지 100㎛의 두께로 형성되어 있고, 배선으로서의 전기적 기능뿐만 아니라, 방열을 위한 열전도 부재로서의 기능도 발휘한다. 구체적으로는, IGBT(2), 다이오드(3)에서의 발열은, 열전도가 좋은 금속제의 배선 회로층(4, 5, 6)을 통해, 고열전도성의 세라믹 기판(7, 8)으로 전도되어, 외부로 방열되게 된다.
따라서, 배선 회로층(4, 5, 6), 관통 전극(9, 10, 12)으로서는, Poly-Si 등을 사용할 수도 있지만, 상기 이유로부터, 금속, 특히 전기 저항이 낮고, 열전도성이 좋은 구리 등이 바람직하다. 또한, 세라믹 기판(7, 8)으로서는, 열전도성이 높고, 또한 반도체 소자의 기판이 되는 실리콘(Si) 등의 반도체 재료와 열팽창 계수가 가까운 절연 재료가 좋다. 예를 들어, 질화알루미늄(AlN) 등이 적합하다. 예를 들어, AlN의 열팽창 계수(약 5 × 10-6/K)는 Si의 열팽창 계수(3.5 × 10-6/K)에 가깝기 때문에, 반도체 소자 모듈의 고온 동작 시에 있어서도, 열응력의 문제를 완화시킬 수 있다.
또한, 세라믹 기판(7, 8), 밀봉 부재(11)를 관통하여, 관통 전극(9, 10, 12)을 설치하여, 배선 회로층(4, 5, 6)에 접속하였으므로, 배선 거리의 단축이 가능해져, 모듈에 있어서의 인덕턴스를 감소시키고, 반도체 소자의 제어 회로의 콘덴서 수를 감소시키는 것이 가능하다.
그리고, IGBT(2)의 콜렉터 전극면(2c), 에미터 전극면(2e), 게이트 전극면(2g) 및 다이오드(3)의 표면에 배치된 전극면(3c), 전극면(3e)과, 이들 전극면에 대응한 배선 회로층(4, 5, 6)을, 상온 접합법에 의해 직접 접합함으로써, IGBT(2), 다이오드(3)를 세라믹 기판(7, 8)측에 장착하여, 기계적, 전기적, 열적으로 접속되게 된다.
또한, 도 1에 도시한 바와 같이, 외부 전극 단자로 되는 관통 배선(9, 10, 12) 모두를 세라믹 기판(7)측에 설치함으로써, 모든 외부 전극 단자를 일측의 면에 배치하게 되어, 외부 배선과의 접속이 간단해진다. 이 경우, 후술하는 제3 실시예에 나타내는 바와 같이, 관통 배선(9, 10, 12)이 없는 세라믹 기판(8)측을, 냉각 핀 등의 냉각 수단과 접합하는 것이 가능해져, 모듈 전체의 냉각성을 향상시키는 구조로의 적용이 용이해진다. 또한, 이와 같은 것을 고려하지 않아도 되는 경우에는, 세라믹 기판(8)을 관통하도록, 관통 배선(12)을 설치하여 배선 회로층(6)과 접속시켜도 좋다.
또한, 밀봉 부재(11)는 세라믹 기판(7, 8)의 외측 테두리부에 접합되어, 모듈 내부를 밀봉하는 기능을 달성하는 것으로, 세라믹 기판(7, 8)과 상온 접합법에 의해 접합된다. 세라믹 기판(7, 8)에 의해, IGBT(2), 다이오드(3)를 사이에 끼우도록 하여 접합했을 때, IGBT(2), 다이오드(3)의 사이, IGBT(2), 다이오드(3)와 밀봉 부재(11) 사이에 발생한 간극(부호 13의 부분)은, 진공 상태 혹은 아르곤(Ar) 등의 불활성 가스를 밀봉한 상태로 하거나, 또는 IGBT(2), 다이오드(3)의 보유 지지를 위해, 실리콘 그리스 등의 수지 등의 충전제(13)가 봉입된다. 냉각성(방열성)도 고려하면, 충전제(13)를 봉입하는 것이 바람직하다.
이와 같이, 본 실시예의 반도체 소자 모듈(1)은 IGBT(2), 다이오드(3)의 양면 대략 전체면에 형성된 전극면을, 열전도성이 높은 배선 회로층(4, 5, 6)을 통해, 상온 접합법에 의해, 고열전도성의 세라믹 기판(7, 8)측에 접합하여, IGBT(2), 다이오드(3)를 세라믹 기판(7, 8)에 의해 끼워넣도록 평면적으로 장착한 것이다.
따라서, 접합면에 여분의 중간층을 설치할 필요가 없고, 또한 접합이 공유 결합으로 견고해지므로, 열저항이 작은 접합 계면으로 할 수 있어, 부재 사이의 열전도성이 향상되어, 높은 방열성을 얻을 수 있다. 또한, IGBT(2), 다이오드(3)의 표면의 대부분이 열전도성이 높은 배선 회로층(4, 5, 6)을 통해, 열전도성이 높은 세라믹 기판(7, 8)이 밀접되므로, IGBT(2), 다이오드(3)의 양 표면의 대부분을 전열면으로서 활용하여, 양면 냉각의 모듈 구조로 할 수 있고, 또한 고방열성을 실현 가능하다.
또한, 땜납이나 와이어를 사용하지 않고, 상온 접합법에 의해, IGBT(2), 다이오드(3)의 전극면을 세라믹 기판(7, 8)의 배선 회로층(4, 5, 6)에 직접 접합하였으므로, 그 접합 강도를 재료의 벌크와 같은 정도로 견고하게 할 수 있어, IGBT(2), 다이오드(3)의 장착 부분(배선 부분)의 내진동성을 대폭으로 향상시킬 수 있고, 또한 고온까지 배선을 유지 가능해져, 내열성을 향상시킬 수 있다. 또한, 공정을 감소시켜, 프로세스 비용의 저감을 실현할 수 있다.
그 결과, 반도체 소자의 동작 온도의 고온화, 면내 온도의 균일화도 실현 가능하고, 특히 고온의 열사이클에 대한 배선부의 내구성, 신뢰성을 향상시킬 수 있다. 또한, 접합 시에 가열의 필요가 없으므로, 열변형이 없어, 열응력이 발생하지 않으므로, 반도체 소자 모듈 자체의 신뢰성도 향상시킬 수 있다.
또한, 세라믹 기판(7, 8) 자체는 그 두께가 얇고, 또한 IGBT(2), 다이오드(3)를 세라믹 기판(7, 8) 사이에 평면적으로 장착하므로, 모듈화한 경우, 그 두께를 대폭으로 얇게 하여, 모듈 자체를 콤팩트하게 할 수 있다. 예를 들어, 세라믹 기판 두께를 각각 2㎜로 하고, 반도체 소자의 두께를 1㎜로 하면, 모듈 전체의 두께는 약 5㎜(＝ 2 × 2㎜ ＋ 1㎜)로 되고, 종래의 모듈의 약 1/10로 얇게 감소시킬 수 있다.
또한, 본 실시예에서는 반도체 소자가 양면에 전극면을 갖는 구성이지만, 편면에 전극면을 갖는 소자를 사용해도 좋다. 이 경우, 세라믹 기판의 한쪽에 반도체 소자의 전극면에 대응하는 배선면 및 외부로의 전극 단자가 되는 관통 배선을 형성한다. 다른 쪽의 세라믹 기판에는 배선면을 형성하지 않고, 세라믹 기판과 반도체 소자를 상온 접합으로 접합해도 좋다.
또한, 본 실시예에서는 전극면을 연마ㆍ평탄화하여 접합하고 있지만, 반드시 평탄하지 않아도 좋다. 예를 들어, 평탄화한 세라믹 기판에 반도체 소자를 상온 접합으로 접합할 때에, 접합면보다 약간 돌출된 전극 부분을 찌그러뜨려 도통을 확실하게 하는 방법을 취해도 좋다.
또한, 본 실시예에서는 반도체 소자 표면의 전체면 또는 대략 전체면에 전극면이 형성되는 구성이지만, 표면의 전체면을 전극으로 하는 대신에, 표면의 일부를 전극으로 하거나, 혹은 표면의 전체면 또는 일부에 다수의 전극을 형성하는 구성으로 해도 좋다[후술하는 도 9의 (b), (c) 참조]. 예를 들어, 한쪽의 면에 게이트 전극과 에미터 전극을 각각 복수 형성하고, 다른 쪽의 면에 콜렉터 전극을 복수 형성하거나, 혹은 다른 쪽의 면의 전체면 혹은 대략 전체면에, 공통의 콜렉터 전극이 되는 전극면을 형성하는 것이 예시된다. 이 경우라도, 반도체 소자는 전극 이외의 부분이 세라믹 기판과 상온 접합으로 직접 접합되므로, 견고한 결합과 높은 방열성을 실현할 수 있다. 또한, 이 경우, 세라믹 기판에는 반도체 소자의 전극 패턴에 대응한 배선면을 형성해도 좋고, 전극에 대응하는 위치에 관통 전극만 형성하는 구성으로 해도 좋다. 또한, 반도체 소자나 절연 기판에 비해 연한 재료로 형성한 전극면, 배선면을 압접에 의해 찌그러뜨려 도통을 형성하는 방법도 취할 수 있다.
또한, 본 실시예에서는 외부 전극 단자가 되는 관통 배선(9, 10, 12)을, 세라믹 기판(7, 8)의 두께 방향으로 관통하여 설치한 구성이지만, 이와 같은 관통 배선 대신에, 배선 회로층(4, 5, 6)과 접속하는 동시에 외부 전극 단자가 되는 접속 배선으로서, 세라믹 기판(7, 8)의 적어도 한쪽의 표면에 측면 방향으로 인출하여 배선을 형성하고, 세라믹 기판(7, 8) 사이의 외주 부분이 되는 밀봉 부재(11)로부터 상기 배선을 측면 방향으로 관통하여 형성하거나, 또는 세라믹 기판(7, 8)의 적어도 한쪽의 표면에 측면 방향으로 인출하여 홈을 형성하는 동시에 상기 홈에 배선을 형성하고, 세라믹 기판(7, 8)의 적어도 일측으로부터 상기 배선을 측면 방향으로 관통하여 형성해도 좋다.
(제2 실시예)
도 2는 본 발명에 관한 반도체 소자 모듈의 실시 형태의 다른 일례를 도시하는 구조도이다. 또한, 제1 실시예(도 1)에 도시하는 반도체 소자 모듈과 동등한 구성에는 동일한 부호를 부여하여, 중복되는 설명은 생략한다.
도 2의 (a)에 도시한 바와 같이, 본 실시예의 반도체 소자 모듈(21)은 제1 실시예와 대략 동등한 구성을 갖는 것이지만, IGBT(2)의 표면에 배치된 콜렉터 전극면(2c), 에미터 전극면(2e), 게이트 전극면(2g) 및 다이오드(3)의 표면에 배치된 전극면(3c), 전극면(3e)에 대응하여 형성된 세라믹 기판(7, 8)의 배선 회로층(22, 23, 24)이 상이한 것이다.
배선 회로층(22, 23)(제2 배선면)은 제1 실시예에 있어서의 배선 회로층(4, 5)과 마찬가지로, 세라믹 기판(7)의 내측 표면에, IGBT(2)의 에미터 전극면(2e), 게이트 전극면(2g) 및 다이오드(3)의 전극면(3e)에 대응한 위치에, 에미터 전극면(2e), 게이트 전극면(2g) 및 전극면(3e)에 대응한 패턴으로서 형성되고, 또한 세라믹 기판(7)을 관통하여 설치된 관통 배선(9, 10)과 접속되어 있다. 또한, 배선 회로층(24)(제1 배선면)도, 제1 실시예에 있어서의 배선 회로층(6)과 마찬가지로, 세라믹 기판(8)의 내측 표면에, IGBT(2)의 콜렉터 전극면(2c) 및 다이오드(3)의 전극면(3c)에 대응한 위치에, 콜렉터 전극면(2c) 및 전극면(3c)에 대응한 패턴으로서 형성되고, 또한 밀봉 부재(11), 세라믹 기판(7)을 관통하여 설치된 관통 배선(12)과 접속되어 있다.
그런데, 본 실시예에서는, IGBT(2), 다이오드(3)와 세라믹 기판(7, 8)의 팽창률 차에 기인하는 접합 계면에서의 응력을 완화시키기 위해, 도 2의 (b)에 도시한 바와 같이 평탄한 배선 회로층에 고어스펙트비의 복수의 홈부[22a(23a, 24a)]를 수직으로 형성함으로써, 배선 회로층[22(23, 24)]의 표면측에, 직육면체 형상, 다각 기둥 형상 또는 원기둥 형상의 복수의 미세한 기둥 형상 전극[22b(23b, 24b)]을 형성하고, 사각형, 다각형 또는 원형의 도트 형상의 기둥 형상 전극[22b(23b, 24b)]의 접합면을, IGBT(2), 다이오드(3)의 전극면과 접합하는 구성이다[IGBT(2), 다이오드(3)의 전극면은 도시 생략]. 이 기둥 형상 전극[22b(23b, 24b)]은 그 선단을 평탄한 소정의 단면적으로 하고, 그 길이를 소정의 길이로 함으로써, 그 길이 방향에는 전기적 접속, 열적 접속을 확보하는 동시에, 길이 방향에 수직인 방향[도 2의 (b) 중 수평 방향]으로는 탄성 변형 가능한 구조이다. 따라서, IGBT(2), 다이오드(3)의 배선으로서 기능하는 동시에 방열을 위한 열전도 부재로서의 기능도 발휘하고, 또한 열팽창에 의해 IGBT(2), 다이오드(3)의 위치 어긋남이 발생한 경우에는 볼록부[22b(23b, 24b)]가 탄성 변형되어, 전기적 접속, 열적 접속을 손상시키지 않고, 응력을 완화시키는 구조이다.
또한, 배선 회로층[22(23, 24)]의 구조로서는, 도 3의 (a)에 도시하는 배선 회로층(31)과 같이, 헤드 절삭형의 사각뿔 형상, 헤드 절삭형의 다각뿔 형상 또는 헤드 절삭형의 원뿔 형상(사다리꼴 회전체 형상)의 구조로 해도 좋다. 즉, 평탄한 배선 회로층에 고어스펙트비의 복수의 홈부(31a)를 테이퍼 형상으로 형성함으로써, 배선 회로층(31)의 표면에 복수의 헤드 절삭형의 사각뿔 형상, 헤드 절삭형의 다각뿔 형상 또는 헤드 절삭형의 원뿔 형상의 기둥 형상 전극(31b)을 형성하여, 사각형, 다각형 또는 원형의 도트 형상의 기둥 형상 전극(31b)의 접합면을, IGBT(2), 다이오드(3)의 전극면과 접합하는 구성이다[IGBT(2), 다이오드(3)의 전극면은 도시 생략]. 이 기둥 형상 전극(31b)도, 그 선단을 평탄한 소정의 단면적으로 하고, 그 길이를 소정의 길이로 함으로써, 그 길이 방향에는 전기적 접속, 열적 접속을 확보하는 동시에, 길이 방향에 수직인 방향[도 3의 (a) 중 수평 방향]으로는 탄성 변형 가능한 구조이다. 따라서, IGBT(2), 다이오드(3)의 배선으로서 기능하는 동시에 방열을 위한 열전도 부재로서의 기능도 발휘하고, 또한 열팽창에 의해 IGBT(2), 다이오드(3)의 위치 어긋남이 발생한 경우에는, 기둥 형상 전극(31b)이 탄성 변형되어, 전기적 접속, 열적 접속을 손상시키지 않고, 응력을 완화하는 구조이다.
여기서, 상기 구조의 배선 회로층(31)에 있어서의 탄성 변형 시의 상태를 설명한다.
IGBT(2), 다이오드(3)는 사용 시에 발열하고, 그 발열에 의해, 기판 자체가 열팽창되어 위치 어긋남이 발생한다. 특히 출력이 큰 IGBT(2), 다이오드(3)에서는, 열팽창에 의한 위치 어긋남이 크고, 종래의 모듈 구조에 있어서는, 그 위치 어긋남에 대응할 수 없어, 전기적 접속이나 열적 접속이 손상되어, 그 신뢰성, 수명에 큰 영향이 있었다. 예를 들어, 반도체 소자의 크기를 한 변을 10㎜로 하고, 발열에 의한 온도 상승을 500℃로 하고, 반도체 소자의 기판을 구성하는 Si의 열팽창 계수를 약 3.5 × 10-6/K, 전극면, 배선 회로층을 구성하는 Cu의 열팽창 계수를 약 17 × 10-6/K, 세라믹 기판을 구성하는 AlN의 열팽창 계수를 약 5 × 10-6/K로 하여, 최대의 위치 어긋남량을 구해 보면, Si-AlN 계면에서는 약 7.5㎛이고, Si-Cu 계면에서는 약 65㎛이고, Si-Cu 계면에서는 큰 위치 어긋남이 발생하는 것이 예상된다.
한편, 본 실시예에 있어서는 IGBT(2), 다이오드(3)의 기판이 열팽창하여, 그 열팽창에 의한 위치 어긋남이 있어도, 상기 구조의 배선 회로층(22, 23, 24, 31)을 사용함으로써, 기둥 형상 전극(22b, 23b, 24b, 31b)이 탄성 변형되어, 그 위치 어긋남에 대응할 수 있으므로, 전기적 접속이나 열적 접속을 손상시키지 않고, 그 신뢰성, 수명을 확보할 수 있다.
또한, 도 3의 (a)에 도시하는 배선 회로층(31)으로 한정되지 않고, 도 3의 (b)에 도시한 바와 같이, 홈부(32a)를 통해 각각 독립된 복수의 뿔 형상의 기둥 형상 전극(32b)으로 이루어지는 배선 회로층(32)을 사용하거나, 도 3의 (c)에 도시한 바와 같이, 홈부(33a)를 통해 각각 독립된 복수의 뿔 형상의 기둥 형상 전극(33b, 33c)으로 이루어지고, 이웃하는 기둥 형상 전극(33b, 33c)의 정상부측이 서로 다른 방향이 되는 배선 회로층(33)을 사용해도 좋다. 또한, 도 3의 (b)에 도시하는 배선 회로층(32)의 뿔 형상의 기둥 형상 전극(32b)의 정상부를 반대로 해도 좋고, 또한 도 2의 (b)에 도시하는 배선 회로층(22, 23, 24)의 기둥 형상 전극(22b, 23b, 24b)도 홈부(22a, 23a, 24a)를 통해 각각 독립된 기둥 형상 전극의 구조로 해도 좋다.
또한, 도 2의 (b), 도 3의 (a) 내지 (c)에 도시한 바와 같은 기둥 형상 전극 구조에 있어서, 그 접합부 주연의 견부는 접합 대상면에 대해, 대략 직각이거나 소정의 경사각을 갖고 있다. 예를 들어, 도 2의 (b)에 있어서는, 기둥 형상 전극[22b(23b, 24b)]의 IGBT(2), 다이오드(3)측의 접합부 주연의 견부는 접합 대상이 되는 IGBT(2), 다이오드(3)의 전극면에 대해, 대략 직각으로 되어 있다. 이와 같은 구성이라도, 응력의 완화는 충분하지만, 도 2의 (c)에 예시한 바와 같이, 기둥 형상 전극[22b(23b, 24b)]의 접합부 주연의 견부를, 소정 곡률의 라운딩을 형성한 형상(소위, R을 형성한 형상)으로 함으로써, 한층 응력의 완화가 가능하다. 이 경우, 기둥 형상 전극[22b(23b, 24b)]에 있어서, 그 IGBT(2), 다이오드(3)의 전극면측의 접합부 주연의 견부에 R을 형성해도 좋고, 또한 그 세라믹 기판(7, 8)의 배선면측의 접합부 주연의 견부에 R을 형성하도록 해도 좋다.
기둥 형상 전극 자체는, 후술하는 제4 실시예에서 서술하는 바와 같이, 레이저나 전자선 등에 의한 에칭 혹은 몰드 압박에 의한 임프린팅 등의 미세 가공 기술을 사용하지만, 기둥 형상 전극의 접합부 주연의 견부에 R을 형성하는 경우에는, 기둥 형상 전극의 형성 중 혹은 기둥 형상 전극을 일단 형성한 후, 레이저나 전자선의 열에 의해, 기둥 형상 전극의 접합부 주연의 견부에 R을 형성하거나, 기둥 형상 전극의 형성 시, R이 형성된 압형을 사용한 임프린팅에 의해, 기둥 형상 전극의 접합부 주연의 견부에 R을 형성하면 좋다.
또한, 본 실시예에 있어서, 홈부(22a, 23a, 24a, 31a)는, 제1 실시예에 있어서의 부호 13의 부분과 마찬가지로, 진공 상태 혹은 불활성 가스를 밀봉한 상태로 해도 좋고, 열전도성의 향상을 고려하여, 실리콘 그리스 등의 수지 등의 충전제를 봉입해도 좋다.
(제3 실시예)
도 4는 본 발명에 관한 반도체 소자 모듈의 실시 형태의 다른 일례를 도시하는 구조도이다. 또한, 제1 실시예, 제2 실시예(도 1, 도 2)에 도시하는 반도체 소자 모듈과 동등한 구성에는 동일한 부호를 부여하여, 중복되는 설명은 생략한다.
본 실시예의 반도체 소자 모듈은 제1 실시예, 제2 실시예(도 1, 도 2)에 도시한 반도체 소자 모듈(1, 21)의 세라믹 기판(8)에, 방열성이 좋은 금속제의 방열 핀(41)(냉각 수단)을, 상온 접합법에 의해 직접 접합한 것이다.
구체적으로는, 반도체 소자 모듈(1, 21)의 세라믹 기판(8) 및 방열 핀(41)의 접합면을, 이온 빔 조사 등의 물리 스패터로 활성화시켜, 상온에 있어서, 서로 압접하여, 직접 접합시키고 있다. 또한, 냉각 수단으로서는, 예를 들어 방열 핀이라도 좋지만, 예를 들어 물 등의 냉각재를 유동시키는 유로를 설치한 냉각 모듈 등이라도 좋고, 또한 기판 자신에 유로 등을 형성함으로써, 기판 자신에 미리 냉각 모듈을 내장한 구조로 해도 좋다.
제1 실시예, 제2 실시예에서 설명한 바와 같이, 본 발명에 있어서는, 내부에 배치하는 IGBT(2), 다이오드(3)로의 배선이, 한쪽의 세라믹 기판(7)측에 설치한 관통 배선(9, 10, 12)에 의해 구성할 수 있으므로, 타측의 세라믹 기판(8)으로는 방열 핀(41) 등의 냉각 수단을 접합하는 것이 가능하다. 또한, 상온 접합법에 의해, 중간재를 사용하지 않고, 세라믹 기판(8)과 방열 핀(41) 사이를 직접 접합하므로, 물리적 접합 강도가 높아지는 동시에 열적 접속도 높아져, 세라믹 기판(8)과 방열 핀(41) 사이에서의 높은 열전도성을 얻을 수 있다.
또한, 상온 접합법에 의한 접합 프로세스는, 전술한 바와 같이 상온에서 행하므로, 모듈로의 열의 영향이 발생하는 경우가 없어, 열응력이 발생하는 경우는 없다. 또한, 이종(異種) 재료끼리를 접합하는 경우라도, 견고한 접합이 가능하다. 또한, 접합하는 재료에 따라서는, 접합을 보조하는 중간재가 필요한 경우가 있지만, 이 경우라도, 물리적 접합 강도가 높아지는 동시에 열적 접속도 높아져, 세라믹 기판(8)과 방열 핀(41) 사이에서의 높은 열전도성을 얻을 수 있다.
또한, 본 실시예에서는, 두께 방향으로 관통하는 관통 배선이 배치되어 있지 않은 세라믹 기판(8)의 외면에 방열 핀(41)을 설치한 구성이지만, 반대로, 세라믹스 기판(8)측에만 관통 배선을 배치하는 경우에는, 두께 방향으로 관통하는 관통 배선이 배치되어 있지 않은 세라믹 기판(7)의 외면에 방열 핀(41)을 설치해도 좋다. 또한, 이와 같은 관통 배선 대신에, 세라믹 기판(7, 8)의 측면 방향으로 인출하는 접속 배선을 설치한 경우에는, 세라믹 기판(7, 8)의 어느 쪽에도 관통 배선이 존재하지 않으므로, 세라믹 기판(7, 8)의 외면 양쪽에 방열 핀(41)을 설치해도 좋다.
(제4 실시예)
다음에, 제1 실시예, 제2 실시예(도 1, 도 2 등)에 도시한 반도체 소자 모듈(1, 21)의 제조 방법을 도 5 내지 도 8을 사용하여 설명한다. 여기서, 도 5는 제1 실시예, 제2 실시예에 도시하는 반도체 소자 모듈(1, 21)을 구성하는 각 부재를 분해하여 도시하여, 그 제조 방법의 개략을 설명하는 도면이고, 도 6 내지 도 8은 그 제조 방법의 상세한 제조 수순을 설명하는 도면이다. 따라서, 도 5를 참조하면서 각 제조 수순을 설명한다. 또한, 제1 실시예, 제2 실시예에 도시하는 반도체 소자 모듈(1, 21)과 동등한 구성에는 동일한 부호를 부여하고 있다.
(1) 각 부재의 제작
미리, IGBT(2), 다이오드(3), 세라믹 기판(7), 세라믹 기판(8), 밀봉 부재(11)를 각각 제작해 둔다.
IGBT(2), 다이오드(3)는 통상의 반도체 프로세스를 사용하여, 반도체 기판 상에 적어도 1개 이상의 트랜지스터 구조, 다이오드 구조가 형성되는 동시에, 반도체 기판의 양면의 표면에는 트랜지스터 구조, 다이오드 구조에 접속되는 전극면[콜렉터 전극면(2c), 에미터 전극면(2e), 게이트 전극면(2g), 전극면(3c), 전극면(3e)]이 형성된다. 이들 전극면은 가능한 한 큰 면적을 갖도록 형성되어 있고, 예를 들어 콜렉터 전극면(2c), 전극면(3c)은 IGBT(2), 다이오드(3)의 일측의 면의 전체면에 형성되어 있고, 또한 전극면(3e)은 다이오드(3)의 타측의 면의 전체면에 형성되어 있다. 또한, IGBT(2)의 타측의 면에 형성되는 에미터 전극면(2e), 게이트 전극면(2g)도, 서로의 절연 상태를 확보하면서 가능한 한 큰 면적을 갖도록 형성한다. 이들 전극면은 전기적 접속을 확보할 뿐만 아니라, 열적 접속도 확보하는 것으로, IGBT(2), 다이오드(3)에 있어서의 발열을 열전도하는 기능을 겸한다.
또한, 표면의 일부를 전극으로 하거나, 혹은 표면의 전체면 또는 일부에 다수의 전극을 형성하는 구성의 경우[후술하는 도 9의 (b), (c) 참조]에는, 세라믹 기판에는 반도체 소자의 전극 패턴에 대응한 배선면을 형성하거나, 전극에 대응하는 위치에 관통 전극만 형성한다. 이 경우라도, 반도체 소자는 전극 이외의 부분이 세라믹 기판과 상온 접합으로 직접 접합되므로, 견고한 결합과 높은 방열성을 실현할 수 있다.
또한, 세라믹 기판(7), 세라믹 기판(8)은 통상의 세라믹의 제조 프로세스를 사용하여 평판 형상으로 형성된다. 그리고, 세라믹 기판(7) 및 세라믹 기판(8)의 일측의 면(모듈화 후, 내측이 되는 면)의 표면에는 IGBT(2), 다이오드(3)의 전극면에 대응하는 위치에, 배선 회로층(4, 5, 6)[또는 배선 회로층(22, 23, 24)]이 각각 형성되는 동시에, 배선 회로층(4, 5, 6)[또는 배선 회로층(22, 23, 24)]과 접속되는 관통 배선(9, 10, 12)이 세라믹 기판(7)을 관통하여 형성된다. 즉, 배선 회로층(4, 5, 6)[또는 배선 회로층(22, 23, 24)]은 모듈화했을 때, IGBT(2), 다이오드(3)의 전극면과 관통 배선(9, 10, 12)이 각각 도통되도록 패턴화되어 있다. 또한, 모듈 내부를 밀봉하기 위한 밀봉 부재(11)도, 통상의 세라믹의 제조 프로세스를 사용하여 중공의 평판 형상으로 형성된다. 밀봉 부재(11)에도 배선 회로층[6(24)]과 접속되는 관통 배선(12)이, 밀봉 부재(11) 자체를 관통하여 형성된다.
배선 회로층(4, 5)은, 예를 들어, 도 6의 (a)에 도시한 바와 같이 성막 프로세스에 의해 배선 회로층(4a, 5a)을 세라믹 기판(7)의 표면에 직접 형성한다. 성막 프로세스로서는, 예를 들어 CVD(Chemical Vapor Deposition), 도금, 스패터 등의 일반적인 성막 프로세스를 사용한다. 더욱 상세하게는, 세라믹 기판(7)의 표면의 전체면에 성막한 후, 에칭 등에 의해 그 일부를 제거하여 패턴화하고, IGBT(2), 다이오드(3)의 전극면에 대응하는 배선 회로층(4a, 5a)을 형성해도 좋고, 또는 IGBT(2), 다이오드(3)의 전극면에 대응하는 배선 회로층(4a, 5a)을, 마스킹에 의해 각각 선택적으로 형성하여 패턴화해도 좋다.
혹은, 배선 회로층(4, 5)은, 예를 들어, 도 6의 (b)에 도시한 바와 같이 IGBT(2), 다이오드(3)의 전극면에 대응하는 배선 회로층(4b, 5b)을, 별도, 금속박에 의해 패턴화하여 형성해 두고, 금속박의 배선 회로층(4b, 5b)을, 세라믹 기판(7)의 표면에 상온 접합법에 의해 접합해도 좋고, 또는 세라믹 기판(7)의 표면 전체면에, 금속박을 상온 접합법에 의해 접합한 후, 에칭 등에 의해 그 일부를 제거하여 패턴화하여, IGBT(2), 다이오드(3)의 전극면에 대응하는 배선 회로층(4b, 5b)을 형성해도 좋다. 또한, 금속박을 세라믹 기판(7)에 접합할 때, 이 사이의 접합 강도를 향상시키고 싶은 경우에는, 금속박과 세라믹 기판(7) 사이에 중간층(7a)을 형성하면 좋다. 중간층의 재료로서는, 예를 들어 금(Au), 백금(Pt), 티탄(Ti), 알루미늄(Al) 등의 금속이 예시된다.
세라믹 기판(8)의 배선 회로층(6)도, 상기 배선 회로층(4, 5)과 마찬가지로 제작하면 좋지만, 배선 회로층(6)은 배선 회로층(4, 5)과 같이, IGBT(2), 다이오드(3)의 전극면에 대응하여 패턴화할 필요가 없으므로, 세라믹 기판(8)의 대략 전체면에, 성막 프로세스에 의해 배선 회로층(6)을 형성해도 좋고, 배선 회로층(6)이 되는 금속박을 별도 제작하여, 그 금속박을 세라믹 기판(8)의 표면 전체면에, 상온 접합에 의해 접합하여 형성해도 좋다.
또한, 제2 실시예에 도시한 배선 회로층(22, 23, 24, 31)을 형성하는 경우에는, 세라믹 기판(7, 8) 상에 형성한 평탄한 배선 회로층에 대해, 두께 방향으로 고어스펙트비의 수직 홈을 복수 형성하여, 복수의 미세한 기둥 형상 전극 구조로 형성하면 좋다. 예를 들어, 상기 배선 회로층(4a, 5a, 9a)에 가공을 실시하는 경우에는, 도 6의 (c)에 도시한 바와 같이, 레이저나 전자선(51) 등에 의한 에칭 혹은 몰드 압박에 의한 임프린팅 등의 미세 가공 기술을 사용하여, 두께 10 내지 100㎛의 평탄한 배선 회로층에, 고어스펙트비의 미세한 수직 홈을 복수 형성하여, 복수의 미세한 기둥 형상 전극 구조로 형성하면 좋다.
또한, 예를 들어, 상기 배선 회로층(4b, 5b, 9b)과 같이 금속박을 사용하는 경우에는, 미리 금속박에 고어스펙트비의 미세한 수직 홈을 복수 형성해 두고, 이 금속박을 세라믹 기판(7, 8)측에 상온 접합법에 의해 접합함으로써, 복수의 미세한 기둥 형상 전극 구조로 형성하면 좋다. 또한, 압출 가공이나 특정 범위에 금속막을 선택적으로 성장시킴으로써, 복수의 미세한 기둥 형상 전극 구조로 할 수도 있다. 또한, 복수의 미세한 기둥 형상 전극 구조 자체를, 상온 접합법에 의한 적층에 의해 형성해도 좋다.
또한, 상기 기둥 형상 전극 구조의 배선 회로층(22, 23, 24, 31)은 사용 상황(예를 들어, 사용 온도, 전극 재료 등)에 따라서, 변형 가능한 형상, 바람직하게는 탄성 변형 가능한 형상, 사이즈로 적절하게 형성하는 것이 바람직하다. 또한, 상기 기둥 형상 전극 구조의 어스펙트비는 5 : 1 이상, 바람직하게는 10 : 1 이상으로 하는 것이 바람직하다.
상기 기둥 형상 전극 구조의 배선 회로층(22, 23, 24, 31)을 사용함으로써, 발열 시에 있어서의 응력을 완화하는 동시에, 배선 회로층(22, 23, 24, 31)의 확실한 전기적 접속, 열적 접속을 확보하는 것이 가능하다.
제작된 IGBT(2), 다이오드(3), 세라믹 기판(7), 세라믹 기판(8), 밀봉 부재(11)는 상온 접합법에 의해 접합할 때, 보다 확실하고, 보다 강한 접합으로 하므로, 각각의 접합면의 연마, 평탄화가 행해진다. 구체적으로는, IGBT(2)에서는 콜렉터 전극면(2c), 에미터 전극면(2e), 게이트 전극면(2g)을 포함하는 소자 표면, 다이오드(3)에서는 전극면(3c), 전극면(3e)을 포함하는 소자 표면, 세라믹 기판(7)에서는 배선 회로층(4, 5), 세라믹 기판(8)에서는 배선 회로층(6) 등의 표면의 연마, 평탄화가, 예를 들어, CMP(Chemical Mechanical Polish) 장치(52)에 의해 행해진다[도 6의 (d) 참조]. 이들의 연마, 평탄화는, 예를 들어 CMP 등의 화학적 기계적 가공법이나 백그라인더 등의 기계적 연삭 가공법을 사용하여 행한다. 또한, 상온 접합법에 있어서의 접합 강도는, 접합면의 표면 거칠기에 영향을 받으므로, 바람직하게는 CMP 등에 의해, 표면을 가능한 한 원활하게 평탄화하는 것이 바람직하고, 이에 의해, 접합 경계에 보이드가 존재하지 않아, 보다 강한 접합 강도를 얻을 수 있다.
(2) 각 부재끼리의 접합
제작되어, 접합면이 연마, 평탄화된 IGBT(2), 다이오드(3), 세라믹 기판(7), 세라믹 기판(8), 밀봉 부재(11)를 각각 접합할 때에는, 이하의 수순에 의해 행한다.
(2I) IGBT(2), 다이오드(3)와 세라믹 기판(8)의 접합
제작되어, 접합면이 연마, 평탄화된 IGBT(2), 다이오드(3)와 세라믹 기판(8)을 접합할 때에는, 상온 접합을 행하는 가공 장치의 진공 챔버 내에 이들 부재를 설치하고, 도 7의 (a)에 도시한 바와 같이, 처음에 아르곤 이온 빔(53) 등의 물리 스퍼터링 등에 의해, 이들 접합면을 청정하게 하는 동시에, 활성화하는 활성화 처리를 행한다.
구체적으로는, 고진공 중에 있어서, 물리 스퍼터링 등에 의해, 접합면에 형성되어 있는 불활성층(예를 들어, 표면에 부착되어 있는 불순물, 재료가 변성된 생성물, 산소 등에 의해 결합수(結合手)가 종단되어 반응 활성이 부족한 상태로 되어 있는 재료 최표면층 등)을 제거하여, 접합면 표면을 청정하게 하는 동시에 접합면 표면에 당링본드가 존재하는 상태, 즉 접합면 표면에 활성한 표면이 노출된 활성화 상태로 한다. 물리 스퍼터링의 수단으로서는, 불활성 원자(예를 들어, 아르곤 등)의 이온 빔, 고속 중성 원자 빔(Fast Atom Beam : FAB), 플라즈마 등이 사용된다. 또한, 미리 IGBT(2), 다이오드(3)와 세라믹 기판(8)을 대향하는 위치에 배치하고, 동시에 표면을 물리 스퍼터링하여, 활성화 처리를 행해도 좋다.
그리고, 활성화된 접합면끼리를 대향시켜, 상호의 위치를 조정한 후, 도 5의 스텝 S1, 도 7의 (b)에 도시한 바와 같이, 서로 접촉시켜, 하중(F)을 인가하여 압접한다. 표면 활성화에 의해 접합면에는 당링본드가 형성되어 있고, 압접에 의해 당링본드가 결합을 형성한다. 이에 의해, IGBT(2)의 전극면(2c) 및 다이오드(3)의 전극면(3c)이, 세라믹 기판(8)의 회로 배선층(6)에 상온 접합에 의해 견고하게 접합되어 전기적 도통 및 열적 도통이 형성된다. 이와 같은 상온 접합법에 있어서는, 접합면끼리가 서로의 당링본드끼리로 결합을 행하게 되어, 강한 결합 강도를 얻는 것이 가능해진다. 또한, 실온에 있어서 접합시키므로, 열에 의한 변형도 없다.
(2Ⅱ) 세라믹 기판(8)과 밀봉 부재(11)의 접합
다음에, IGBT(2), 다이오드(3)가 접합된 세라믹 기판(8)과 밀봉 부재(11)를 접합할 때에도, 상기 (2I)과 마찬가지로, 진공 챔버에 있어서, 이들 부재의 접합면의 활성화 처리를 행하여, 활성화된 접합면끼리를 대향시켜, 상호의 위치를 조정한 후, 서로 접촉시켜, 하중을 인가하여 압접한다[도 5의 스텝 S2, 도 8의 (a)]. 이에 의해, 세라믹 기판(8)과 밀봉 부재(11)가 상온 접합에 의해 견고하게 접합된다. 이때, 밀봉 부재(11)에 설치된 관통 배선(12)도, 세라믹 기판(8)의 회로 배선층(6)에 견고하게 접합되어, 전기적 도통 및 열적 도통이 형성된다. 이 밀봉 부재(11)는 후술하는 세라믹 기판(7)을 접합함으로써, 모듈 내부를 밀봉하게 되어, IGBT(2), 다이오드(3)의 밀봉과 보호의 기능을 담당하게 된다. 또한, 미리 세라믹 기판(8)의 외측 테두리부에, 밀봉 부재(11)와 마찬가지로, 모듈 내부를 밀봉하는 기능을 갖는 외주벽을 형성해 두고, 이 외주벽의 내측에 IGBT(2), 다이오드(3)를 접합하도록 해도 좋다.
(2Ⅲ) IGBT(2), 다이오드(3), 밀봉 부재(11)와 세라믹 기판(7)의 접합
마지막으로, 세라믹 기판(8)에 접합된 IGBT(2), 다이오드(3), 밀봉 부재(11)와, 세라믹 기판(7)을 접합할 때에도, 상기 (2I)과 마찬가지로, 진공 챔버에 있어서, 이들 부재의 접합면의 활성화 처리를 행하여, 활성화된 접합면끼리를 대향시켜, 상호의 위치를 조정한 후, 서로 접촉시켜, 하중을 인가하여 압접한다[도 5의 스텝 S3, 도 8의 (b)]. 이에 의해, 세라믹 기판(7)과 밀봉 부재(11)(또는 외주벽)가 상온 접합에 의해 견고하게 접합되는 동시에, IGBT(2)의 에미터 전극면(2e), 게이트 전극면(2g), 다이오드(3)의 전극면(3e)이 이들 전극면에 대응하여, 패터닝된 세라믹 기판(7)의 회로 배선층(4, 5)에 견고하게 접합되어, 전기적 도통 및 열적 도통이 형성된다.
모듈 내부를 진공 밀봉하는 경우에는, 밀봉 부재(11)의 상온 접합법에 의한 접합이 진공 분위기 하에서 행해지므로, 밀봉 부재(11)(또는, 외주벽) 자체가 기밀한 기능을 담당하고, 상기 (2Ⅲ)에서의 접합 후, 모듈 내부는 자연스럽게 진공 밀봉되게 된다. 또한, 모듈 내부를 수지로 밀봉하는 경우에는, 미리 세라믹 기판(7, 8)에, 소정의 도입 구멍을 형성해 두고, 상기 접합 후, 유동성의 절연성 수지를 압입 혹은 진공 흡인함으로써, 도입 구멍으로부터 모듈 내부의 공간으로 수지를 도입하여, 모듈 내부를 수지로 밀봉한다.
이상의 제조 수순으로부터, IGBT(2), 다이오드(3)가, 세라믹 기판(7, 8) 내부에 장착되어, 본 발명에 관한 반도체 소자 모듈(1, 21)이 제작되게 된다.
또한, 본 실시예에 있어서는, 상술한 바와 같이, 일례로서, (2I) IGBT(2), 다이오드(3)와 세라믹 기판(8)의 접합(콜렉터 전극 등의 접합, 장착) → (2Ⅱ) 세라믹 기판(8)과 밀봉 부재(11)의 접합(밀봉 부분의 형성) → (2Ⅲ) IGBT(2), 다이오드(3), 밀봉 부재(11)와 세라믹 기판(7)의 접합(에미터 전극, 게이트 전극 등의 접합, 장착)의 순으로 행한 제조 수순을 설명하고 있지만, 본 발명에 있어서는, 반드시 이 순서로 할 필요는 없고, 예를 들어, (2I)과 (2Ⅲ)을 교체한 순으로 해도 좋다. 또한, 모듈화 후, 도 4에 도시한 바와 같이 세라믹 기판(8)측에 방열 핀(41)을, 마찬가지로 상온 접합법에 의해 접합해도 좋다.
이와 같이, 본 발명에 관한 반도체 소자 모듈의 제조 방법은 세라믹 기판(7, 8)의 평탄한 회로 배선층(4, 5, 6)[또는 배선 회로층(22, 23, 24)]에, IGBT(2), 다이오드(3)의 평탄한 전극면을 평면적으로 접합하는 것만으로, 배선 공정 및 장착 공정이 완료되므로, 종래와 비교하여, 모듈의 제조 공정도 대폭으로 간략화할 수 있어, 필요한 구성 부품 개수도 적어져, 프로세스 비용의 대폭적인 저감이 가능해진다.
또한, IGBT(2), 다이오드(3) 등의 반도체 소자[도 9에서는, 일례로서, IGBT(2)를 예로 들어 설명함]의 전극면의 배치예로서는, 도 9의 (a) 내지 도 9의 (d)에 도시한 바와 같은 구성이 예시된다. 구체적으로는, IGBT(2)의 일측의 면만 전체면에 걸쳐서, 모든 전극면[에미터 전극면(2e), 게이트 전극면(2g), 콜렉터 전극(2c)]이 가능한 한 큰 면적이 되도록 배치하거나[도 9의 (a) 참조], 마찬가지로 IGBT(2)의 일측의 면에, 모든 전극면[에미터 전극면(2e), 게이트 전극면(2g), 콜렉터 전극(2c)]을 각각 복수개 배치하거나[도 9의 (b) 참조], 마찬가지로 IGBT(2)의 일측의 면에, 모든 전극면[에미터 전극면(2e), 게이트 전극면(2g), 콜렉터 전극(2c)]을, 그 면의 일부의 면적이 되도록 배치해도 좋다[도 9의 (c) 참조]. 또한, IGBT(2)의 양면에, 상기 배치예와 동일한 패턴의 전극면을 형성하거나, 또한 일부의 전극면[에미터 전극면(2e), 게이트 전극면(2g)]을 IGBT(2)의 일측의 면에 각각 복수개 배치하고, 나머지 전극면[콜렉터 전극(2c)]을 IGBT(2)의 타측의 면에 복수개 형성해도 좋다[도 9의 (d) 참조]. 이와 같은 경우, 세라믹스 기판측에는 반도체 소자의 전극 패턴에 대응한 배선면을 형성하거나, 전극면에 대응하는 위치에 관통 전극만 형성하면 된다.
본 발명은 출력이 크고, 발열량도 큰 파워 트랜지스터 등의 반도체 소자를, 1개의 패키지에 복수 집적한 반도체 소자 모듈 및 그 제조 방법에 적합한 것이다. 이와 같은 반도체 소자 모듈은 전기 자동차 등의 모터 모듈에도 적용 가능하다.
1, 21 : 반도체 소자 모듈
2 : IGBT(반도체 소자)
2c, 2e, 2g : 전극면
3 : 다이오드(반도체 소자)
3c, 3e : 전극면
4, 5, 6 : 배선 회로층
7, 8 : 세라믹 기판
9, 10, 12 : 관통 배선
11 : 밀봉 부재
13 : 수지
22, 23, 24, 31 : 배선 회로층
41 : 방열 핀

Claims (24)

  1. 적어도 1개 이상의 반도체 소자를 고열전도성의 제1 절연 기판과 고열전도성의 제2 절연 기판 사이에 끼워 넣고, 상기 제1 절연 기판과 상기 제2 절연 기판 사이의 외주 부분을 밀봉하는 반도체 소자 모듈에 있어서,
    상기 반도체 소자는 상기 반도체 소자의 일측의 표면의 일부에 형성된 복수의 전극면을 갖고,
    상기 제1 절연 기판은 상기 반도체 소자의 상기 전극면에 대응하여 상기 제1 절연 기판의 일측의 면에 형성된 제1 배선면을 갖고,
    상기 반도체 소자의 상기 전극면과 상기 제1 배선면을 대면시켜, 상기 반도체 소자의 일측의 표면과 상기 제1 절연 기판을, 상온 접합법을 사용하여 접합하는 동시에, 상기 반도체 소자의 타측의 표면과 상기 제2 절연 기판을, 상온 접합법으로 접합하여, 상기 반도체 소자를 상기 제1 절연 기판 및 상기 제2 절연 기판에 장착한 것을 특징으로 하는, 반도체 소자 모듈.
  2. 적어도 1개 이상의 반도체 소자를 고열전도성의 제1 절연 기판과 고열전도성의 제2 절연 기판 사이에 끼워 넣고, 상기 제1 절연 기판과 상기 제2 절연 기판 사이의 외주 부분을 밀봉하는 반도체 소자 모듈에 있어서,
    상기 반도체 소자는 상기 반도체 소자의 양 표면의 일부에 형성된 복수의 전극면을 갖고,
    상기 제1 절연 기판은 상기 반도체 소자의 일측의 상기 전극면에 대응하여 상기 제1 절연 기판의 일측의 면에 형성된 제1 배선면을 갖고,
    상기 제2 절연 기판은 상기 반도체 소자의 타측의 상기 전극면에 대응하여 상기 제2 절연 기판의 일측의 면에 형성된 제2 배선면을 갖고,
    상기 반도체 소자의 일측의 상기 전극면과 상기 제1 배선면을 대면시켜, 상기 반도체 소자의 일측의 표면과 상기 제1 절연 기판을, 상온 접합법을 사용하여 접합하는 동시에, 상기 반도체 소자의 타측의 상기 전극면과 상기 제2 배선면을 대면시켜, 상기 반도체 소자의 타측의 표면과 상기 제2 절연 기판을, 상온 접합법으로 접합하여, 상기 반도체 소자를 상기 제1 절연 기판 및 상기 제2 절연 기판에 장착한 것을 특징으로 하는, 반도체 소자 모듈.
  3. 적어도 1개 이상의 반도체 소자를 고열전도성의 제1 절연 기판과 고열전도성의 제2 절연 기판 사이에 끼워 넣고, 상기 제1 절연 기판과 상기 제2 절연 기판 사이의 외주 부분을 밀봉하는 반도체 소자 모듈에 있어서,
    상기 반도체 소자는 상기 반도체 소자의 일측의 표면의 전체면에 걸쳐서 형성된 복수의 전극면을 갖고,
    상기 제1 절연 기판은 상기 반도체 소자의 상기 전극면에 대응하여 상기 제1 절연 기판의 일측의 면에 형성된 제1 배선면을 갖고,
    상기 반도체 소자의 상기 전극면과 상기 제1 배선면을, 상온 접합법을 사용하여 접합하는 동시에, 상기 반도체 소자의 타측의 표면과 상기 제2 절연 기판을, 상온 접합법으로 접합하여, 상기 반도체 소자를 상기 제1 절연 기판 및 상기 제2 절연 기판에 장착한 것을 특징으로 하는, 반도체 소자 모듈.
  4. 적어도 1개 이상의 반도체 소자를 고열전도성의 제1 절연 기판과 고열전도성의 제2 절연 기판 사이에 끼워 넣고, 상기 제1 절연 기판과 상기 제2 절연 기판 사이의 외주 부분을 밀봉하는 반도체 소자 모듈에 있어서,
    상기 반도체 소자는 상기 반도체 소자의 양 표면의 전체면에 걸쳐서 형성된 복수의 전극면을 갖고,
    상기 제1 절연 기판은 상기 반도체 소자의 일측의 상기 전극면에 대응하여 상기 제1 절연 기판의 일측의 면에 형성된 제1 배선면을 갖고,
    상기 제2 절연 기판은 상기 반도체 소자의 타측의 상기 전극면에 대응하여 상기 제2 절연 기판의 일측의 면에 형성된 제2 배선면을 갖고,
    상기 반도체 소자의 일측의 상기 전극면과 상기 제1 배선면을, 상온 접합법을 사용하여 접합하는 동시에, 상기 반도체 소자의 타측의 상기 전극면과 상기 제2 배선면을, 상온 접합법으로 접합하여, 상기 반도체 소자를 상기 제1 절연 기판 및 상기 제2 절연 기판에 장착한 것을 특징으로 하는, 반도체 소자 모듈.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 절연 기판 또는 상기 제2 절연 기판 중 적어도 한쪽은, 상기 제1 배선면 또는 상기 제2 배선면과 접속되는 동시에 외부와 접속 가능한 접속 배선을 갖고,
    상기 접속 배선은 상기 제1 절연 기판 또는 상기 제2 절연 기판을 두께 방향으로 관통하여 형성된 것인 것을 특징으로 하는, 반도체 소자 모듈.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 절연 기판 또는 상기 제2 절연 기판 중 적어도 한쪽은, 상기 제1 배선면 또는 상기 제2 배선면과 접속되는 동시에 외부와 접속 가능한 접속 배선을 갖고,
    상기 접속 배선은,
    상기 제1 절연 기판 혹은 상기 제2 절연 기판 중 적어도 한쪽의 표면에 측면 방향으로 인출되어 형성되어, 상기 제1 절연 기판과 상기 제2 절연 기판 사이의 외주 부분을 측면 방향으로 관통하는 것,
    또는 상기 제1 절연 기판 혹은 상기 제2 절연 기판 중 적어도 한쪽의 표면에 측면 방향으로 인출되어 형성된 홈에 형성되어, 상기 제1 절연 기판 혹은 상기 제2 절연 기판 중 적어도 한쪽을 측면 방향으로 관통하는 것인 것을 특징으로 하는, 반도체 소자 모듈.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 전극면, 상기 제1 배선면 또는 상기 제2 배선면 중 적어도 1개는 표면이 평탄하게 형성된 것인 것을 특징으로 하는, 반도체 소자 모듈.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 전극면, 상기 제1 배선면 또는 상기 제2 배선면 중 적어도 1개는 금속으로 이루어지는 것을 특징으로 하는, 반도체 소자 모듈.
  9. 적어도 1개 이상의 반도체 소자를 고열전도성의 제1 절연 기판과 고열전도성의 제2 절연 기판 사이에 끼워 넣고, 상기 제1 절연 기판과 상기 제2 절연 기판의 외주 부분을 밀봉 부재에 의해 밀봉하는 반도체 소자 모듈에 있어서,
    상기 반도체 소자는 상기 반도체 소자의 양 표면의 전체면 또는 대략 전체면에 형성된 금속제의 평탄한 전극면을 갖고,
    상기 제1 절연 기판은 상기 반도체 소자의 일측의 전극면에 대응하여 상기 제1 절연 기판의 일측의 면에 형성된 금속제의 평탄한 제1 배선면을 갖고,
    상기 밀봉 부재는 상기 제1 배선면과 접속되는 동시에 상기 밀봉 부재를 관통하여 설치된 금속제의 제1 관통 배선을 갖고,
    상기 제2 절연 기판은 상기 반도체 소자의 타측의 전극면에 대응하여 상기 제2 절연 기판의 일측의 면에 형성된 금속제의 평탄한 제2 배선면과, 상기 제2 배선면과 접속되는 동시에 상기 제2 절연 기판을 관통하여 설치된 금속제의 제2 관통 배선과, 상기 제1 관통 배선과 접속되는 동시에 상기 제2 절연 기판을 관통하여 설치된 금속제의 제3 관통 배선을 갖고,
    상기 제1 절연 기판과 상기 밀봉 부재를, 상온 접합법을 사용하여 접합하고, 상기 제1 배선면과 상기 제1 관통 배선을 접합하는 동시에, 상기 반도체 소자의 전극면과 상기 제1 배선면 및 상기 제2 배선면을, 상온 접합법을 사용하여 접합하여, 상기 반도체 소자를 상기 제1 절연 기판 및 상기 제2 절연 기판에 장착한 것을 특징으로 하는, 반도체 소자 모듈.
  10. 제3항 내지 제9항 중 어느 한 항에 있어서, 상기 제1 배선면, 상기 제2 배선면 또는 상기 반도체 소자의 전극면 중 적어도 하나의 표면에, 변형 가능한 미세한 복수의 기둥 형상 전극을 설치하여, 상온 접합법을 사용하여, 상기 복수의 기둥 형상 전극을 통해, 상기 제1 배선면 또는 상기 제2 배선면 중 적어도 한쪽과 상기 반도체 소자의 전극면을 접합한 것을 특징으로 하는, 반도체 소자 모듈.
  11. 제10항에 있어서, 상기 기둥 형상 전극의 상기 제1 배선면측, 상기 제2 배선면측 또는 상기 반도체 소자의 전극면측 중 적어도 하나의 접합부 주연의 견부에 라운딩을 형성한 것을 특징으로 하는, 반도체 소자 모듈.
  12. 제5항 내지 제11항 중 어느 한 항에 있어서, 상기 제1 절연 기판 및 상기 제2 절연 기판, 또는 상기 제1 절연 기판 혹은 상기 제2 절연 기판에 두께 방향으로 관통하는 배선이 배치되어 있지 않은 경우, 상기 제1 절연 기판 또는 상기 제2 절연 기판 중 적어도 한쪽의 외측의 면에, 상온 접합법을 사용하여, 상기 반도체 소자 모듈을 냉각하는 냉각 수단을 설치한 것을 특징으로 하는, 반도체 소자 모듈.
  13. 적어도 1개 이상의 반도체 소자를 고열전도성의 제1 절연 기판과 고열전도성의 제2 절연 기판 사이에 끼워 넣고, 상기 제1 절연 기판과 상기 제2 절연 기판 사이의 외주 부분을 밀봉하는 반도체 소자 모듈의 제조 방법에 있어서,
    상기 반도체 소자의 일측의 표면의 일부에, 복수의 전극면을 형성하고,
    상기 제1 절연 기판의 일측의 면에, 상기 반도체 소자의 상기 전극면에 대응하는 제1 배선면을 형성하고,
    상기 반도체 소자의 상기 전극면과 상기 제1 배선면을 대면시켜, 상기 반도체 소자의 일측의 표면과 상기 제1 절연 기판을, 상온 접합법을 사용하여 접합하는 동시에, 상기 반도체 소자의 타측의 표면과 상기 제2 절연 기판을, 상온 접합법으로 접합함으로써, 상기 반도체 소자를 상기 제1 절연 기판 및 상기 제2 절연 기판에 장착하는 것을 특징으로 하는, 반도체 소자 모듈의 제조 방법.
  14. 적어도 1개 이상의 반도체 소자를 고열전도성의 제1 절연 기판과 고열전도성의 제2 절연 기판 사이에 끼워 넣고, 상기 제1 절연 기판과 상기 제2 절연 기판 사이의 외주 부분을 밀봉하는 반도체 소자 모듈의 제조 방법에 있어서,
    상기 반도체 소자의 양 표면의 일부에 복수의 전극면을 형성하고,
    상기 제1 절연 기판의 일측의 면에, 상기 반도체 소자의 일측의 상기 전극면에 대응하는 제1 배선면을 형성하고,
    상기 제2 절연 기판의 일측의 면에, 상기 반도체 소자의 타측의 상기 전극면에 대응하는 제2 배선면을 형성하고,
    상기 반도체 소자의 일측의 상기 전극면과 상기 제1 배선면을 대면시켜, 상기 반도체 소자의 일측의 표면과 상기 제1 절연 기판을, 상온 접합법을 사용하여 접합하는 동시에, 상기 반도체 소자의 타측의 상기 전극면과 상기 제2 배선면을 대면시켜, 상기 반도체 소자의 타측의 표면과 상기 제2 절연 기판을, 상온 접합법으로 접합함으로써, 상기 반도체 소자를 상기 제1 절연 기판 및 상기 제2 절연 기판에 장착하는 것을 특징으로 하는, 반도체 소자 모듈의 제조 방법.
  15. 적어도 1개 이상의 반도체 소자를 고열전도성의 제1 절연 기판과 고열전도성의 제2 절연 기판 사이에 끼워 넣고, 상기 제1 절연 기판과 상기 제2 절연 기판 사이의 외주 부분을 밀봉하는 반도체 소자 모듈의 제조 방법에 있어서,
    상기 반도체 소자의 일측의 표면의 전체면에 걸쳐서, 복수의 전극면을 형성하고,
    상기 제1 절연 기판의 일측의 면에, 상기 반도체 소자의 일측의 상기 전극면에 대응하는 제1 배선면을 형성하고,
    상기 반도체 소자의 상기 전극면과 상기 제1 배선면을, 상온 접합법을 사용하여 접합하는 동시에, 상기 반도체 소자의 타측의 표면과 상기 제2 절연 기판을, 상온 접합법으로 접합함으로써, 상기 반도체 소자를 상기 제1 절연 기판 및 상기 제2 절연 기판에 장착하는 것을 특징으로 하는, 반도체 소자 모듈의 제조 방법.
  16. 적어도 1개 이상의 반도체 소자를 고열전도성의 제1 절연 기판과 고열전도성의 제2 절연 기판 사이에 끼워 넣고, 상기 제1 절연 기판과 상기 제2 절연 기판 사이의 외주 부분을 밀봉하는 반도체 소자 모듈의 제조 방법에 있어서,
    상기 반도체 소자의 양 표면의 전체면에 걸쳐서, 복수의 전극면을 형성하고,
    상기 제1 절연 기판의 일측의 면에, 상기 반도체 소자의 일측의 상기 전극면에 대응하는 제1 배선면을 형성하고,
    상기 제2 절연 기판의 일측의 면에, 상기 반도체 소자의 타측의 상기 전극면에 대응하는 제2 배선면을 형성하고,
    상기 반도체 소자의 일측의 상기 전극면과 상기 제1 배선면을, 상온 접합법을 사용하여 접합하는 동시에, 상기 반도체 소자의 타측의 상기 전극면과 상기 제2 배선면을, 상온 접합법으로 접합함으로써, 상기 반도체 소자를 상기 제1 절연 기판 및 상기 제2 절연 기판에 장착하는 것을 특징으로 하는, 반도체 소자 모듈의 제조 방법.
  17. 제13항 내지 제16항 중 어느 한 항에 있어서, 상기 제1 절연 기판 또는 상기 제2 절연 기판 중 적어도 한쪽에, 상기 제1 배선면 또는 상기 제2 배선면과 접속되는 동시에 상기 제1 절연 기판 또는 상기 제2 절연 기판을 두께 방향으로 관통하여 외부와 접속 가능한 접속 배선을 형성하는 것을 특징으로 하는, 반도체 소자 모듈의 제조 방법.
  18. 제13항 내지 제16항 중 어느 한 항에 있어서, 상기 제1 배선면 또는 상기 제2 배선면 중 적어도 한쪽과 접속되는 동시에 외부와 접속 가능한 접속 배선으로서,
    상기 제1 절연 기판 혹은 상기 제2 절연 기판 중 적어도 한쪽의 표면에 측면 방향으로 인출하여 배선을 형성하고, 상기 제1 절연 기판과 상기 제2 절연 기판 사이의 외주 부분으로부터 상기 배선을 측면 방향으로 관통하여 형성하거나,
    또는, 상기 제1 절연 기판 혹은 상기 제2 절연 기판 중 적어도 한쪽의 표면에 측면 방향으로 인출하여 홈을 형성하는 동시에 상기 홈에 배선을 형성하고, 상기 제1 절연 기판 혹은 상기 제2 절연 기판 중 적어도 한쪽으로부터 상기 배선을 측면 방향으로 관통하여 형성하는 것을 특징으로 하는, 반도체 소자 모듈의 제조 방법.
  19. 제13항 내지 제18항 중 어느 한 항에 있어서, 상기 전극면, 상기 제1 배선면 또는 상기 제2 배선면 중 적어도 1개의 표면을 평탄하게 형성하는 것을 특징으로 하는, 반도체 소자 모듈의 제조 방법.
  20. 제13항 내지 제19항 중 어느 한 항에 있어서, 상기 전극면, 상기 제1 배선면 또는 상기 제2 배선면 중 적어도 1개를 금속으로 구성하는 것을 특징으로 하는, 반도체 소자 모듈의 제조 방법.
  21. 적어도 1개 이상의 반도체 소자를 고열전도성의 제1 절연 기판과 고열전도성의 제2 절연 기판 사이에 끼워 넣고, 상기 제1 절연 기판과 상기 제2 절연 기판의 외주 부분을 밀봉 부재에 의해 밀봉하는 반도체 소자 모듈의 제조 방법에 있어서,
    상기 반도체 소자의 양 표면의 전체면 또는 대략 전체면에, 금속제의 평탄한 전극면을 형성하고,
    상기 제1 절연 기판의 일측의 면에, 상기 반도체 소자의 일측의 전극면에 대응하는 금속제의 평탄한 제1 배선면을 형성하고,
    상기 밀봉 부재를 관통하여, 상기 제1 배선면과 접속되는 금속제의 제1 관통 배선을 형성하고,
    상기 제2 절연 기판의 일측의 면에, 상기 반도체 소자의 타측의 전극면에 대응하는 금속제의 평탄한 제2 배선면을 형성하는 동시에, 상기 제2 절연 기판을 관통하여, 상기 제2 배선면과 접속되는 금속제의 제2 관통 배선과, 상기 제2 절연 기판을 관통하여, 상기 제1 관통 배선과 접속되는 금속제의 제3 관통 배선을 형성하고,
    상기 제1 절연 기판과 상기 밀봉 부재를, 상온 접합법을 사용하여 접합하고, 상기 제1 배선면과 상기 제1 관통 배선을 접합하는 동시에, 상기 반도체 소자의 전극면과 상기 제1 배선면 및 상기 제2 배선면을, 상온 접합법을 사용하여 접합하여, 상기 반도체 소자를 상기 제1 절연 기판 및 상기 제2 절연 기판에 장착하는 것을 특징으로 하는, 반도체 소자 모듈의 제조 방법.
  22. 제15항 내지 제21항 중 어느 한 항에 있어서, 상기 제1 배선면, 상기 제2 배선면 또는 상기 반도체 소자의 전극면 중 적어도 하나의 표면에, 변형 가능한 미세한 복수의 기둥 형상 전극을 형성하는 동시에, 상온 접합법을 사용하여, 상기 복수의 기둥 형상 전극을 통해, 상기 제1 배선면 또는 상기 제2 배선면 중 적어도 한쪽과, 상기 반도체 소자의 전극면을 접합하는 것을 특징으로 하는, 반도체 소자 모듈의 제조 방법.
  23. 제22항에 있어서, 상기 기둥 형상 전극의 상기 제1 배선면측, 상기 제2 배선면측 또는 상기 반도체 소자의 전극면측 중 적어도 하나의 접합부 주연의 견부에 라운딩을 형성하는 것을 특징으로 하는, 반도체 소자 모듈의 제조 방법.
  24. 제17항 또는 제23항에 있어서, 또한, 상기 제1 절연 기판 및 상기 제2 절연 기판, 또는 상기 제1 절연 기판 혹은 상기 제2 절연 기판에 두께 방향으로 관통하는 배선이 배치되어 있지 않은 경우, 상기 제1 절연 기판 또는 상기 제2 절연 기판 중 적어도 한쪽의 외측의 면에, 상온 접합법을 사용하여, 상기 반도체 소자 모듈을 냉각하는 냉각 수단을 접합하는 것을 특징으로 하는, 반도체 소자 모듈의 제조 방법.
KR1020107017985A 2008-02-14 2008-02-14 반도체 소자 모듈 및 그 제조 방법 KR101194092B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/052399 WO2009101685A1 (ja) 2008-02-14 2008-02-14 半導体素子モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
KR20100114076A true KR20100114076A (ko) 2010-10-22
KR101194092B1 KR101194092B1 (ko) 2012-10-24

Family

ID=40956729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107017985A KR101194092B1 (ko) 2008-02-14 2008-02-14 반도체 소자 모듈 및 그 제조 방법

Country Status (6)

Country Link
US (1) US8222724B2 (ko)
EP (1) EP2244288A4 (ko)
KR (1) KR101194092B1 (ko)
CN (1) CN101946318B (ko)
CA (1) CA2715344C (ko)
WO (1) WO2009101685A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101979265B1 (ko) * 2019-01-28 2019-08-28 이민희 전력 반도체 모듈 패키지 및 이의 제조방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525334B2 (en) * 2010-04-27 2013-09-03 International Rectifier Corporation Semiconductor on semiconductor substrate multi-chip-scale package
JP5512377B2 (ja) * 2010-04-28 2014-06-04 本田技研工業株式会社 回路基板
US8620164B2 (en) * 2011-01-20 2013-12-31 Intel Corporation Hybrid III-V silicon laser formed by direct bonding
US9041183B2 (en) 2011-07-19 2015-05-26 Ut-Battelle, Llc Power module packaging with double sided planar interconnection and heat exchangers
CN102254886A (zh) * 2011-08-04 2011-11-23 株洲南车时代电气股份有限公司 一种免引线键合igbt模块
CN102244066B (zh) * 2011-08-05 2014-04-30 株洲南车时代电气股份有限公司 一种功率半导体模块
CN102394235A (zh) * 2011-11-15 2012-03-28 株洲南车时代电气股份有限公司 一种绝缘栅双极晶体管模块及其制作方法
JP5673627B2 (ja) * 2012-08-03 2015-02-18 トヨタ自動車株式会社 半導体装置及びその製造方法
CN104218031B (zh) * 2013-05-31 2017-10-24 湖北台基半导体股份有限公司 母排联接式高性能igbt模块及其制作方法
DE102013216709B4 (de) * 2013-08-22 2021-03-25 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
DE102014101366B3 (de) * 2014-02-04 2015-05-13 Infineon Technologies Ag Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat
CN105633025A (zh) * 2014-10-31 2016-06-01 湖北台基半导体股份有限公司 高绝缘耐压功率半导体模块
JP6407422B2 (ja) * 2015-05-26 2018-10-17 三菱電機株式会社 圧接型半導体装置
DE102015212571A1 (de) * 2015-07-06 2017-01-12 Siemens Aktiengesellschaft Verfahren zum Erzeugen einer kühlbaren elektronischen Komponente und Baugruppe mit einer elektronischen Komponente und einem Kühlelement
SG10201508520PA (en) * 2015-10-14 2017-05-30 Delta Electronics Int’L Singapore Pte Ltd Power module
JP6643481B2 (ja) * 2016-07-27 2020-02-12 株式会社日立製作所 半導体モジュールおよび半導体モジュールの製造方法
WO2018212342A1 (ja) * 2017-05-19 2018-11-22 学校法人早稲田大学 パワー半導体モジュール装置及びパワー半導体モジュール製造方法
KR102048478B1 (ko) 2018-03-20 2019-11-25 엘지전자 주식회사 양면냉각형 파워 모듈 및 그의 제조 방법
JP6583897B1 (ja) * 2018-05-25 2019-10-02 ▲らん▼海精研股▲ふん▼有限公司 セラミック製静電チャックの製造方法
FR3085539B1 (fr) * 2018-09-04 2021-09-10 Commissariat Energie Atomique Module electronique de puissance
DE102020211631A1 (de) 2020-09-17 2022-03-17 Robert Bosch Gesellschaft mit beschränkter Haftung Halbleitermodul für einen schweisstransformator und verfahren zum herstellen eines solchen halbleitermoduls

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2781329B2 (ja) 1992-10-21 1998-07-30 三菱電機株式会社 半導体パワーモジュールおよびその製造方法
JP3879150B2 (ja) * 1996-08-12 2007-02-07 株式会社デンソー 半導体装置
US6452261B1 (en) 1997-03-26 2002-09-17 Hitachi, Ltd. Flat semiconductor device and power converter employing the same
US6653730B2 (en) * 2000-12-14 2003-11-25 Intel Corporation Electronic assembly with high capacity thermal interface
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP2003017658A (ja) * 2001-06-28 2003-01-17 Toshiba Corp 電力用半導体装置
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
US6835633B2 (en) * 2002-07-24 2004-12-28 International Business Machines Corporation SOI wafers with 30-100 Å buried oxide (BOX) created by wafer bonding using 30-100 Å thin oxide as bonding layer
JP4036786B2 (ja) 2003-04-24 2008-01-23 唯知 須賀 電子部品実装方法
JP2004349361A (ja) * 2003-05-21 2004-12-09 Casio Comput Co Ltd 半導体装置およびその製造方法
CN100468719C (zh) * 2003-06-03 2009-03-11 卡西欧计算机株式会社 可叠置的半导体器件及其制造方法
CN1577819A (zh) * 2003-07-09 2005-02-09 松下电器产业株式会社 带内置电子部件的电路板及其制造方法
JP4055717B2 (ja) * 2004-01-27 2008-03-05 カシオ計算機株式会社 半導体装置およびその製造方法
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
JP4371217B2 (ja) 2004-03-12 2009-11-25 日本電気株式会社 半導体デバイスの気密封止構造
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
US7808073B2 (en) * 2004-03-31 2010-10-05 Casio Computer Co., Ltd. Network electronic component, semiconductor device incorporating network electronic component, and methods of manufacturing both
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
JP4385878B2 (ja) 2004-07-20 2009-12-16 パナソニック電工株式会社 実装方法
JP4649948B2 (ja) 2004-10-22 2011-03-16 トヨタ自動車株式会社 半導体装置
JP2006173232A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2006202799A (ja) 2005-01-18 2006-08-03 Matsushita Electric Ind Co Ltd 複合型電子部品
JP4520355B2 (ja) * 2005-04-19 2010-08-04 パナソニック株式会社 半導体モジュール
JP4654389B2 (ja) * 2006-01-16 2011-03-16 株式会社ムサシノエンジニアリング ダイヤモンドヒートスプレッダの常温接合方法，及び半導体デバイスの放熱部
TWI292947B (en) * 2006-06-20 2008-01-21 Unimicron Technology Corp The structure of embedded chip packaging and the fabricating method thereof
JP5010208B2 (ja) 2006-08-17 2012-08-29 三菱重工業株式会社 半導体素子モジュール及びその製造方法
TWI328865B (en) * 2006-10-31 2010-08-11 Ind Tech Res Inst Structure of chip stacked packaging, structure of embedded chip packaging and fabricating method thereof
JP4752825B2 (ja) * 2007-08-24 2011-08-17 カシオ計算機株式会社 半導体装置の製造方法
JP4840373B2 (ja) * 2008-01-31 2011-12-21 カシオ計算機株式会社 半導体装置およびその製造方法
JP4596053B2 (ja) * 2008-07-22 2010-12-08 カシオ計算機株式会社 半導体装置の製造方法および半導体構成体組立体
JP5374098B2 (ja) * 2008-09-08 2013-12-25 株式会社ジャパンディスプレイ 有機ｅｌ表示装置およびその製造方法
JP2011009514A (ja) * 2009-06-26 2011-01-13 Renesas Electronics Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101979265B1 (ko) * 2019-01-28 2019-08-28 이민희 전력 반도체 모듈 패키지 및 이의 제조방법
WO2020159031A1 (ko) * 2019-01-28 2020-08-06 이민희 전력 반도체 모듈 패키지 및 이의 제조방법

Also Published As

Publication number Publication date
CN101946318A (zh) 2011-01-12
WO2009101685A1 (ja) 2009-08-20
US20110062600A1 (en) 2011-03-17
EP2244288A4 (en) 2011-11-02
US8222724B2 (en) 2012-07-17
CN101946318B (zh) 2014-01-08
KR101194092B1 (ko) 2012-10-24
EP2244288A1 (en) 2010-10-27
CA2715344A1 (en) 2009-08-20
CA2715344C (en) 2014-08-19

Similar Documents

Publication Publication Date Title
KR101194092B1 (ko) 반도체 소자 모듈 및 그 제조 방법
JP4635564B2 (ja) 半導体装置
JP3847676B2 (ja) パワー半導体装置
JP3927784B2 (ja) 熱電変換部材の製造方法
JP7196047B2 (ja) 電気回路体、電力変換装置、および電気回路体の製造方法
JP2008270527A (ja) 電力用半導体モジュール
JP6366723B2 (ja) 半導体装置およびその製造方法
GB2485087A (en) Power electronic package
JP6440903B2 (ja) 半導体装置およびその製造方法
US20220115283A1 (en) Semiconductor package, electronic device, and method for manufacturing semiconductor package
JP2019079905A (ja) 半導体装置および半導体装置の製造方法
JP2012074730A (ja) 電力用半導体モジュール
JP5440427B2 (ja) 半導体装置およびその製造方法
TWI395307B (zh) Semiconductor element module and manufacturing method thereof
CN111354710A (zh) 半导体装置及其制造方法
JP4442609B2 (ja) 半導体装置およびその製造方法
WO2022137692A1 (ja) 電気回路体および電力変換装置
JP7074046B2 (ja) 半導体装置とその製造方法
RU2458431C2 (ru) Модуль полупроводникового элемента и способ его изготовления
WO2022137704A1 (ja) パワーモジュールおよび電力変換装置
JP2015002305A (ja) 半導体装置
WO2023119837A1 (ja) 半導体モジュール、半導体装置、及び車両
JP2002076259A (ja) パワーモジュール
WO2013157172A1 (ja) 半導体パッケージ及びその製造方法、半導体モジュール、並びに半導体装置
WO2018150449A1 (ja) 半導体モジュールおよびその製造方法と、これを備えた駆動装置、電動パワーステアリング装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 8