KR20090024821A - 노이즈 억제 배선 부재 및 프린트 배선 기판 - Google Patents

노이즈 억제 배선 부재 및 프린트 배선 기판 Download PDF

Info

Publication number
KR20090024821A
KR20090024821A KR1020097001706A KR20097001706A KR20090024821A KR 20090024821 A KR20090024821 A KR 20090024821A KR 1020097001706 A KR1020097001706 A KR 1020097001706A KR 20097001706 A KR20097001706 A KR 20097001706A KR 20090024821 A KR20090024821 A KR 20090024821A
Authority
KR
South Korea
Prior art keywords
layer
noise suppression
region
conductor layer
conductor
Prior art date
Application number
KR1020097001706A
Other languages
English (en)
Other versions
KR101162405B1 (ko
Inventor
토시유키 가와구치
카즈토키 타하라
츠토무 사가
미츠아키 네기시
Original Assignee
신에츠 폴리머 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2006181179A external-priority patent/JP5138185B2/ja
Priority claimed from JP2006199286A external-priority patent/JP4916803B2/ja
Application filed by 신에츠 폴리머 가부시키가이샤 filed Critical 신에츠 폴리머 가부시키가이샤
Publication of KR20090024821A publication Critical patent/KR20090024821A/ko
Application granted granted Critical
Publication of KR101162405B1 publication Critical patent/KR101162405B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0234—Resistors or by disposing resistive or lossy substances in or near power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0326—Inorganic, non-metallic conductor, e.g. indium-tin oxide [ITO]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

동시 스위칭에 의한 전원층과 그라운드층 사이의 공진을 억제함으로써, 전원 전위를 안정화할 수 있고, 불필요한 노이즈의 방사를 억제할 수 있는 프린트 배선 기판용의 배선 부재, 및 당해 배선 부재를 구비하는 프린트 배선 기판을 제공한다. 표면 거칠기(Rz)가 2μm 이하인 평활면을 가지는 동박과, 금속 또는 도전성 세라믹스를 포함하는 두께 5∼200nm의 노이즈 억제층과, 동박의 평활면측과 노이즈 억제층 사이에 설치된 절연성 수지층을 가지는 배선 부재를 이용한다.
동시 스위칭, 전원층, 그라운드층, 공진, 노이즈

Description

노이즈 억제 배선 부재 및 프린트 배선 기판{NOISE SUPPRESSING WIRING MEMBER AND PRINTED WIRING BOARD}
본 발명은 프린트(print) 배선 기판을 구성하기 위한 노이즈(noise) 억제 배선 부재 및 프린트 배선 기판에 관한 것이다. 또, 본 발명은 노이즈 억제 구조체 및 다층 프린트 배선 기판에 관한 것이다.
본원은 2006년 6월 30일에 출원된 일본 특허출원 제2006－181179호 및 2006년 7월 21일에 출원된 일본 특허출원 제2006－199286호에 대해서 우선권을 주장하고, 그 내용을 여기에 원용한다.
근년 들어, 인터넷 이용의 보급에 수반하여, PC, 정보 가전, 무선 LAN, 불루투스(bluetooth), 광모듈(optical module), 휴대 전화, 게임 기기, 휴대 정보 단말, 고도 도로 정보 시스템 등, 준마이크로파대(0.3∼10GHz)의 높은 클록(clock) 주파수를 가지는 CPU, 고주파 버스(bus)를 이용한 전자 기기, 전파를 이용한 정보 통신 기기가 보급되어 오고 있고, MPU의 고속화, 다기능화, 복합화, 및 고속 디지털화 및 저전압 구동화에 의한 디바이스(device)의 고성능화를 필요로 하는 유비쿼터스(ubiquitous) 사회가 도래하고 있다.
그러나, 이들 기기의 보급에 수반하여, 이들 기기로부터 방사되는 방사 노이 즈(noise) 및 기기 내의 도체를 전도하는 전도 노이즈가 가져오는, 자신 또는 다른 전자 기기, 부품의 오작동, 인체에 대한 영향이 문제로 되어 오고 있다. 노이즈로서는 MPU, 전자 부품 등이 실장된 프린트 배선판 내의 도체의 임피던스(impedance) 부정합에 의한 노이즈, 도체 사이의 혼선(cross talk)에 의한 노이즈, MPU 등의 반도체 소자의 동시 스위칭에 의한 전원층과 그라운드층의 층간의 공진에 의해 유기되는 노이즈 등이 있다. 예를 들면, 다층 프린트 배선 기판에 있어서, 당해 기판에 실장된 반도체 소자 내의 다수의 트랜지스터(transistor)가 동시에 구동하면, 불필요한 고주파 전류가 전원층이나 그라운드층(ground layer)으로 흘러들어 전위 변동이 발생한다. 당해 전위 변동이 원인으로 되어, 전원층이나 그라운드층에 있어서 동시 스위칭(switching) 노이즈가 발생한다. 또한, 전원층 및 그라운드층이 주단부(周端部)가 개방된 평행 평판 구조를 취하기 때문에, 전위 변동이 원인으로 되어 전원층과 그라운드층 사이에 공진이 발생하고, 당해 주단부로부터 방사 노이즈가 방사된다.
이들 노이즈가 억제된 프린트 배선 기판으로서는 하기 프린트 배선 기판이 알려져 있다.
(1) 동박으로 이루어지는 전원층 및 그라운드층의 양면에 동박보다 저항률이 큰 금속으로 이루어지는 금속막을 형성한 프린트 배선 기판(특허문헌 1).
(2) 동박으로 이루어지는 전원층 및 그라운드층의 양면에 도전성 물질을 포함하는 프린트 배선 기판면에 대해서 수직 방향의 이방(異方) 도전성을 가지는 막을 형성한 프린트 배선 기판(특허문헌 2).
(1)의 프린트 배선 기판에 있어서, 동박 표면에 흐르는 고주파 와전류를 감쇠시킬 수가 있고, 반도체 소자가 동시 스위칭을 일으켜도 전원 전위 등을 안정화할 수 있고, 불필요한 노이즈의 방사를 억제할 수 있다고 되어 있다. 또한, 도체 표면(표피)을 흐르는 고주파 전류(표피 전류)를, 표피의 깊이와 동일한 정도의 수μm의 금속막으로 감쇠시키기 위해서는, 대상으로 되는 고주파 전류의 주파수에도 의하지만, 상당한 고저항률을 가지는 재료가 필요하게 된다. 그러나, 이러한 재료는 입수할 수 없고, (1)의 프린트 배선 기판에서는 충분한 노이즈 억제 효과가 얻어지지 않는다.
(2)의 프린트 배선 기판에 있어서도, 마찬가지로 고주파 와전류를 감쇠시킬 수가 있다고 되어 있다. 그러나, 표피의 깊이와 동등 이상의 동박의 표면 거칠기를 가지도록 이방 도전성의 막을 형성하는 것은 공정이 복잡하다. 또, (2)의 프린트 배선 기판에서는 충분한 노이즈 억제 효과가 얻어지지 않는다.
또, 방사 노이즈를 억제하는 방법으로서는 (i) 전자파를 반사하는 전자파 실드(shield)재를 이용하는 방법, (ⅱ) 공간을 전반(傳搬)하는 전자파를 흡수하는 전자파 흡수재를 이용하는 방법이 있다. 또, 전도 노이즈 및 방사 노이즈를 억제하는 방법으로서는 (ⅲ) 전도 노이즈 및 방사 노이즈로 되기 전에, 도체 중을 흐르는 고주파 전류를 억제하는 방법이 있다.
그러나, (i)의 방법의 경우, 방사 노이즈의 실드(shield) 효과는 얻어지지만, 실드재에 의한 방사 노이즈의 불요(不要) 복사 또는 반사에 의해 방사 노이즈가 자신에게 돌아와 버린다. (ⅱ)의 방법의 경우, 전자파 흡수재(예를 들면, 특허 문헌 3, 4 참조)가 무겁고 두껍고 또한 무르기 때문에, 소형화, 경량화가 요구되는 기기에는 적합하지 않다. 또, (i), (Ⅱ)의 방법에서는 전도 노이즈를 억제할 수 없다. 그 때문에, 최근에는 (ⅲ)의 방법이 주목되고 있다.
또, 상기 특허문헌 1에는, 전원층 및 그라운드층을 구성하는 동박 상에 고저항 금속막을 형성하는 것이 개시되어 있다. 고저항 금속막은 도금에 의해 형성된, 동보다도 저항률이 높은 니켈, 코발트, 주석, 텅스텐 등의 단층막 또는 합금막이고, 반도체 소자가 스위칭(switching)하였다고 해도, 전원층 및 그라운드층의 전위 변동을 안정화할 수가 있고, 또 고주파 전류를 고저항 금속막에 의해 제거하기 때문에, 외부로 방사되는 불필요한 전자파(방사 노이즈)를 억제할 수 있다고 되어 있다.
그러나, 예를 들면 니켈 등의 가공성이 좋은 금속은 저항이 작기 때문에, 충분한 효과가 얻어지지 않는다. 또, 텅스텐 등의 저항이 높은 금속은 가공이 매우 어렵고, 반도체 소자 주위와 같이 복잡하고 미세한 패턴(pattern)을 형성할 필요가 있는 부위에 이용할 수 없어 실용적이지 않다. 또, 방사 노이즈의 억제도 충분하다고는 할 수 없다.
특허문헌 5에는, 전원층과 그라운드층 사이에서, 또한 다층 프린트 배선 기판의 주단부(周端部)에, 카본(carbon), 그라파이트(graphite) 등의 저항체를 설치한 다층 프린트 배선 기판이 개시되어 있다.
그러나, 주단부에 저항체를 설치한 것만으로는, 주단부의 임피던스가 변화하여 공진 주파수가 변화할 뿐이고, 다층 프린트 배선 기판의 다른 개소의 전계 강 도, 자계 강도가 높아져 버린다. 따라서, 여전히 공진에 기인하는 방사 노이즈 등을 억제할 수 없고, 새로운 대책이 필요하게 된다.
특허문헌 6에는, 유전체 시트(sheet)를 2개의 도전성 포일(foil)로 끼운 콘덴서(condenser) 적층체를 구비하고, 2개의 도전성 포일이 각각 다른 디바이스(device)에 전기적으로 접속된 구조를 가지는 용량성 인쇄 배선 기판이 개시되어 있다.
그러나, 콘덴서 적층체는 어느 정도의 두께를 가지기 때문에, 용량성 인쇄 배선 기판을 두껍게 하지 않으면 안 되고, 고밀도 실장에는 적합하지 않다. 또, 용량성 인쇄 배선 기판을 두껍게 하면, 평행 평판 구조를 가지는 도체 사이에 공진이 발생하기 쉬워지기 때문에, 방사 노이즈를 충분히 억제할 수 없다.
특허문헌 1: 일본 특허공개 1999－97810호 공보
특허문헌 2: 일본 특허공개 2006－66810호 공보
특허문헌 3: 일본 특허공개 1997－93034호 공보
특허문헌 4: 일본 특허공개 1997－181476호 공보
특허문헌 5: 일본 특허 제2867985호 공보
특허문헌 6: 일본 특허 제2738590호 공보
＜발명이 해결하고자 하는 과제＞　
본 발명의 하나의 목적은, 동시 스위칭(switching)에 의한 전원층과 그라운드층(ground layer) 사이의 공진을 억제함으로써, 전원 전위를 안정화할 수 있고, 불필요한 노이즈(noise)의 방사를 억제할 수 있는 프린트(print) 배선 기판용의 배선 부재, 및 당해 배선 부재를 구비하는 프린트 배선 기판을 제공하는데 있다. 또, 본 발명의 다른 목적은, 전도 노이즈 및 방사 노이즈의 발생이 억제되고, 또한 두께를 얇게 할 수 있는 노이즈 억제 구조체 및 다층 프린트 배선 기판을 제공하는 것에 있다.
＜과제를 해결하기 위한 수단＞
본 발명의 배선 부재는 표면 거칠기(Rz)가 2μm 이하인 평활면을 가지는 동박과, 금속 또는 도전성 세라믹스(ceramics)를 포함하는 두께 5∼200nm의 노이즈 억제층과, 상기 동박의 평활면측과 상기 노이즈 억제층 사이에 설치된 절연성 수지층을 가지는 것을 특징으로 한다.
상기 노이즈 억제층은 금속 또는 도전성 세라믹스가 존재하지 않는 결함을 가지는 것이 바람직하다.
본 발명의 배선 부재는 상기 동박의 평활면측과 상기 절연성 수지층 사이에 접착 촉진층을 가지는 것이 바람직하다.
본 발명의 배선 부재는 상기 노이즈 억제층의 상기 동박측과는 반대측의 표면에 접착 촉진층을 가지는 것이 바람직하다.
상기 절연성 수지층의 두께는 0.1∼10μm인 것이 바람직하다.　
본 발명의 프린트 배선 기판은 본 발명의 배선 부재를 구비하는 것을 특징으로 한다.
본 발명의 프린트 배선 기판에 있어서, 상기 동박이 전원층이고, 전원층과 그라운드층 사이에 상기 노이즈 억제층이 배치되어 있는 것이 바람직하다.
또, 본 발명의 노이즈 억제 구조체는 제1의 도체층과, 제2의 도체층과, 제1의 도체층과 제2의 도체층 사이에 설치된 노이즈 억제층과, 제1의 도체층과 노이즈 억제층 사이에 설치된 제1의 절연층과, 제2의 도체층과 노이즈 억제층 사이에 설치된 제2의 절연층을 가지고, 노이즈 억제층이 제1의 도체층과 전자(電磁) 결합하는, 금속 재료 또는 도전성 세라믹스를 포함하는 두께 5∼300nm의 층이고, 노이즈 억제층과 제1의 도체층이 대향하고 있는 영역인 영역 (I), 및 노이즈 억제층과 제1의 도체층이 대향하고 있지 않은 영역이고, 또한 노이즈 억제층과 제2의 도체층이 대향하고 있는 영역인 영역 (Ⅱ)를 가지고, 또한 영역 (I) 및 영역 (Ⅱ)가 인접하는 것을 특징으로 한다.
노이즈 억제층의 면적은 제2의 도체층의 면적과 실질적으로 동일한 것이 바람직하다.
본 발명의 노이즈 억제 구조체는 제1의 도체층(11)의 주연부에 영역 (I)을 가지고, 제1의 도체층(11)이 존재하는 영역으로서, 또한 제1의 도체층(11)과 노이즈 억제층(13)이 대향하지 않는 영역인 영역 (Ⅲ)을 가지는 것이 바람직하다.
제1의 도체층은 복수로 분할되어 있어도 좋다.
제1의 절연층의 두께는 0.05∼25μm가 바람직하다.
제1의 절연층의 비유전율은 2 이상이 바람직하다.
노이즈 억제층은 금속 재료 또는 도전성 세라믹스가 존재하지 않는 결함을 가지는 것이 바람직하다.
하기 식 (1)에서 구한 영역 (I)의 평균 폭은 0.1mm 이상이 바람직하다.
영역 (I)의 평균 폭〔mm〕= 영역 (I)의 면적〔mm2〕/ 영역 (I)과 영역 (Ⅱ)의 경계선의 길이〔mm〕···(1)
하기 식 (2)에서 구한 영역 (Ⅱ)의 평균 폭은 1∼50mm가 바람직하다.
영역 (Ⅱ)의 평균 폭〔mm〕= 영역 (Ⅱ)의 면적〔mm2〕/ 영역 (I)과 영역 (Ⅱ)의 경계선의 길이〔mm〕···(2)
본 발명의 다층 프린트 배선 기판은 본 발명의 노이즈 억제 구조체를 구비하는 것을 특징으로 한다.
본 발명의 다층 프린트 배선 기판에 있어서, 제1의 도체 및 제2의 도체의 어느 일방이 전원층이고, 타방이 그라운드층인 것이 바람직하다.
본 발명의 다층 프린트 배선 기판은 신호 전송층을 더 가지고, 신호 전송층과 노이즈 억제층 사이에는 전원층 또는 그라운드층이 존재하는 것이 바람직하다.
본 발명의 다층 프린트 배선 기판에 있어서, 노이즈 억제 구조체가 용량성 적층체로서도 기능하는 것이 바람직하다.
＜발명의 효과＞
본 발명의 배선 부재에 의하면, 프린트 배선 기판에 있어서 동시 스위칭에 의한 전원층과 그라운드층 사이의 공진을 억제함으로써, 전원 전위를 안정화할 수 있고, 불필요한 노이즈의 방사를 억제할 수 있다.
본 발명의 프린트 배선 기판은 동시 스위칭에 의한 전원층과 그라운드층 사이의 공진이 억제되고, 전원 전위가 안정화되고, 불필요한 노이즈의 방사가 억제된다.
본 발명의 노이즈 억제 구조체 및 다층 프린트 배선 기판은 전도 노이즈 및 방사 노이즈의 발생이 억제되고, 또한 두께를 얇게 할 수 있는 것이다.
도 1은 본 발명의 배선 부재의 일례를 나타내는 개략 단면도이다.
도 2는 노이즈(noise) 억제층의 표면을 관찰한 필드 이미션(field emission) 주사 전자 현미경 상이다.
도 3은 도 2의 모식도이다.
도 4는 도 2의 노이즈 억제층의 단면의 고분해능 투과형 전자 현미경 상이다.
도 5는 본 발명의 프린트(print) 배선 기판의 일례를 나타내는 개략 단면도이다.
도 6은 본 발명의 노이즈 억제 구조체의 일례를 나타내는 단면도이다.
도 7은 도 6의 노이즈 억제 구조체의 상면도이다.
도 8은 영역 (I)과 영역 (Ⅱ)의 경계선을 설명하기 위한 노이즈 억제 구조체의 상면도이다.
도 9는 본 발명의 노이즈 억제 구조체의 다른 예를 나타내는 단면도이다.
도 10은 본 발명의 노이즈 억제 구조체의 다른 예를 나타내는 단면도이다.
도 11은 본 발명의 다층 프린트 배선 기판의 일례를 나타내는 단면도이다.
도 12는 실시예 1 및 비교예 3의 프린트 배선판의 S21(투과 감쇠량)을 나타내는 그래프이다.
도 13은 실시예 2 및 비교예 3의 프린트 배선판의 S21(투과 감쇠량)을 나타내는 그래프이다.
도 14는 실시예 3 및 비교예 3의 프린트 배선판의 S21(투과 감쇠량)을 나타내는 그래프이다.
도 15는 비교예 2 및 비교예 4의 프린트 배선판의 S21(투과 감쇠량)을 나타내는 그래프이다.
도 16은 실시예에 있어서의 노이즈 억제 구조체를 나타내는 단면도이다.
도 17은 S 파라미터(parameter) 측정 시스템을 나타내는 구성도이다.
도 18은 실시예 4 및 비교예 5에 있어서의 S21(투과 감쇠량)을 나타내는 그래프이다.
도 19는 실시예 5 및 비교예 6에 있어서의 노이즈 억제 구조체의 S21(투과 감쇠량)을 나타내는 그래프이다.
도 20은 실시예 6 및 비교예 7에 있어서의 S21(투과 감쇠량)을 나타내는 그래프이다.
도 21은 비교예 8 및 비교예 9에 있어서의 S21(투과 감쇠량)을 나타내는 그래프이다.
도 22는 실시예에 있어서의 다층 프린트 배선 기판을 나타내는 단면도이다.
도 23은 도 22에 있어서의 XVⅡ－XVⅡ 단면도이다.
도 24는 실시예 7 및 비교예 10의 전원층의 전압 변동을 나타내는 그래프이다.
도 25는 실시예에 있어서의 노이즈 억제 구조체의 다른 예를 나타내는 단면도이다.
도 26은 실시예 8∼10에 있어서의 S21(투과 감쇠량)을 나타내는 그래프이다.
＜부호의 설명＞
10　배선 부재　 11　동박　
12　절연성 수지층　 13　노이즈(noise) 억제층　
15　접착 촉진층　 20　프린트(print) 배선 기판　
22　그라운드층(ground layer) 23　전원층
110　노이즈 억제 구조체　 111　제1의 도체층　
112　제2의 도체층　 113　노이즈 억제층　
114　제1의 절연층　 115　제2의 절연층　
120　다층 프린트 배선 기판　 123　그라운드층　
124　절연층　 125　절연층　
126　전원층
＜배선 부재＞
도 1은 본 발명의 배선 부재의 일례를 나타내는 개략 단면도이다. 배선 부재(10)는 동박(11)과, 동박(11) 상에 설치된 절연성 수지층(12)과, 절연성 수지 층(12)의 표면에 형성된 노이즈 억제층(13)을 가지는 것이다.
(동박)
동박(11)으로서는 전해 동박, 압연 동박 등을 들 수 있다.
통상, 동박의 표면은 절연성 수지층(12)과의 접착성을 좋게 하기 위해서, 표면에 미세한 동 입자를 부착시키는 등에 의해 조면화(粗面化) 처리되어 있다. 한편, 본 발명에 있어서는, 노이즈 억제층(13)측의 동박(11)의 표면은, 표면 거칠기(Rz)가 2μm 이하인 평활면으로 되어 있다. 평활면의 표면 거칠기(Rz)가 2μm 이하이면, 절연성 수지층(12)을 얇게 형성해도, 절연성 수지층(12)에 동박(11)의 표면의 요철에 의한 핀홀(pin hole) 등의 결함이 발생하기 어렵게 되고, 동박(11)과 노이즈 억제층(13)의 단락이 억제되고, 충분한 노이즈 억제 효과가 얻어진다. 표면 거칠기(Rz)는 JIS　B　0601－1994에 규정되는 10점(点) 평균 거칠기(Rz)이다.
동박(11)으로서는 전해 동박이 특히 바람직하다. 전해 동박은 전해 반응을 이용하여 동을 음극의 회전 드럼(drum) 표면에 석출시키고, 회전 드럼으로부터 벗겨 얻어지는 것이고, 드럼과 접촉하고 있던 면은 드럼의 표면 상태가 전사된 평활면으로 된다. 한편, 동이 전해 석출된 면의 형상은, 석출되는 동의 결정 성장 속도가 결정면마다 다르기 때문에 조면(粗面)으로 되고, 다른 절연성 수지층(도시 생략)에 붙이기 좋은 면으로 되어 있다.
동박(11)의 두께는 3∼50μm가 바람직하다.　
(절연성 수지층)
절연성 수지층(12)은 수지 조성물로 이루어지는 층, 또는 수지 조성물을 유 리 섬유 등의 보강 섬유에 함침시킨 섬유 강화 수지로 이루어지는 층이다. 섬유 강화 수지의 상태는 B－스테이지(stage)(반경화 상태)라도 좋고, C－스테이지(경화 상태)라도 좋다.
수지 조성물은 수지를 주성분으로 하는 조성물이다. 당해 수지로서는 프린트 배선 기판의 제조시의 가열에 견디고, 또한 프린트 배선 기판에 요구되는 내열성을 가지는 것이 바람직하고, 또 유전율, 유전 탄젠트(tangent) 등, 프린트 배선 기판의 설계에 필요하게 되는 특성값이 기지인 것이 바람직하다. 당해 수지로서는 폴리이미드 수지, 에폭시 수지, 비스말레이미도트리아진 수지, 폴리사불화에틸렌, 폴리페닐렌에테르 등을 들 수 있다.
수지 조성물로서는 에폭시 수지, 필요에 따라서 경화제, 경화 촉진제, 가요성(flexibility) 부여제 등을 함유하는 것이 바람직하다.
에폭시 수지로서는 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 지환식 에폭시 수지, 브롬화 에폭시 수지, 글리시딜아민형 에폭시 수지 등을 들 수 있다. 에폭시 수지의 양은 수지 조성물 100질량% 중 20∼80질량%가 바람직하다.
경화제로서는 디시안디아미드, 이미다졸류, 방향족 아민 등의 아민류； 비스페놀 A, 브롬화 비스페놀 A 등의 페놀류； 페놀 노볼락 수지, 크레졸 노볼락 수지 등의 노볼락류； 무수 프탈산 등의 산무수물 등을 들 수 있다.
경화 촉진제로서는 3급 아민, 이미다졸계 경화 촉진제, 요소계 경화 촉진제 등을 들 수 있다.
가요성 부여제로서는 폴리에테르술폰 수지, 방향족 폴리아미드 수지, 탄성 수지 등을 들 수 있다.
방향족 폴리아미드 수지로서는 방향족 디아민과 디카르복실산의 중축합 반응에 의해 합성되는 것을 들 수 있다. 방향족 디아민으로서는 4, 4＇－디아미노디페닐메탄, 3, 3＇－디아미노디페닐술폰, m－크실렌디아민, 3, 3＇－옥시디아닐린 등을 들 수 있다. 디카르복실산으로서는 프탈산, 이소프탈산, 테레프탈산, 푸마르산 등의 디카르복실산을 들 수 있다.　
탄성 수지로서는 천연 고무, 스티렌－부타디엔 고무, 부타디엔 고무, 부틸 고무, 에틸렌－프로필렌 고무 등을 들 수 있다. 절연성 수지층(12)의 내열성을 확보하기 위해서, 니트릴 고무, 클로로프렌 고무, 실리콘 고무, 우레탄 고무를 병용해도 좋다. 니트릴 고무로서는 CTBN(카르복시기 말단 부타디엔 니트릴 고무)가 바람직하다.
절연성 수지층(12)은 예를 들면, 수지 조성물을 용제에 용해 또는 분산시킨 바니시(varnish)를 동박(11) 상(또는 후술의 접착 촉진층(15) 상)에 도포하고 건조시킴으로써 형성된다.
또, 당해 바니시의 도포 및 건조를 2회 이상으로 나누어 행하고, 2층 이상의 절연성 수지층을 형성해도 좋다. 바니시는 각 층이 동일 종류의 바니시라도 좋고, 각 층마다 다른 종류라도 좋다.
절연성 수지층(12)의 두께는 0.1∼10μm가 바람직하다. 절연성 수지층(12)의 두께가 0.1μm 이상이면, 동박(11)과 노이즈 억제층(13)의 절연이 충분히 유지되 고, 동박(11)과 노이즈 억제층(13)의 단락이 억제되고, 충분한 노이즈 억제 효과가 얻어진다. 또, 동박(11)을 에칭(etching)에 의해 패턴 가공할 때에, 에칭에 의해 노이즈 억제층(13)이 침해되는 일이 없다. 한편, 절연성 수지층(12)의 두께가 10μm 이하이면, 배선 부재를 구비하는 프린트 배선 기판을 얇게 할 수 있다. 또, 노이즈 억제층(13)과 동박(11)이 접근함으로써, 노이즈 억제층(13)과 동박(11)의 전자(電磁) 결합이 강해지고, 충분한 노이즈 억제 효과가 얻어진다. 또, 노이즈 억제층(13)으로 패턴 가공을 동박(11)측에서 할 때에, 절연성 수지층(12)을 제거하기 쉽고, 가공 시간이 짧아진다.
(노이즈 억제층)
노이즈 억제층(13)은 금속 재료 또는 도전성 세라믹스를 포함하는 두께 5∼300nm의 박막이다.
노이즈 억제층(13)의 두께가 5nm 이상이면, 충분한 노이즈 억제 효과가 얻어진다. 한편, 노이즈 억제층(13)의 두께가 300nm 이하이면, 후술의 마이크로클러스터(microcluster)가 성장하여 금속 재료 등으로 이루어지는 균질한 박막이 형성되는 일이 없다. 균질한 박막이 형성된 경우, 표면 저항이 작아지고, 금속 반사가 강해져, 노이즈 억제 효과도 작아진다.
노이즈 억제층(13)의 두께는 노이즈 억제층의 막 두께 방향 단면의 고분해능 투과형 전자 현미경 상(예를 들면, 도 4)을 기초로 하여, 5개소의 노이즈 억제층(색이 진한 부분)의 두께를 전자 현미경 상 위에서 측정하고 평균하여 구한다.
노이즈 억제층(13)의 표면 저항은 1×100∼1×104Ω이 바람직하다. 노이즈 억제층(13)이 균질한 박막인 경우, 체적 저항률이 높은 한정된 재료가 필요하지만, 재료의 체적 저항률이 그만큼 높지 않은 경우에는, 노이즈 억제층(13)에 금속 재료 또는 도전성 세라믹스가 존재하지 않는 물리적인 결함을 설치하고, 불균질한 박막으로 하거나, 또는 후술의 마이크로클러스터의 연쇄물로 함으로써, 표면 저항을 상승시킬 수가 있다. 노이즈 억제층(13)의 표면 저항은 이하와 같이 측정한다.
석영 유리 상에 금 등을 증착하여 형성한 2개의 박막 금속 전극(길이 10mm, 폭 5mm, 전극간 거리 10mm)을 이용하여, 단위 길이 이격 설치된 측정 전극에 피측정물을 50g/cm2와 같은 일정 하중으로 밀어붙이고, 1mA 이하의 측정 전류로 전극간의 저항을 측정한다. 이 값을 가지고 표면 저항으로 한다.
금속 재료로서는 강자성 금속, 상자성 금속을 들 수 있다. 강자성 금속으로서는 철, 카르보닐철； Fe－Ni, Fe－Co, Fe－Cr, Fe－Si, Fe－Al, Fe－Cr－Si, Fe－Cr－Al, Fe－Al－Si, Fe－Pt 등의 철 합금； 코발트, 니켈； 이들의 합금 등을 들 수 있다. 상자성 금속으로서는 금, 은, 동, 주석, 납, 텅스텐, 규소, 알루미늄, 티타늄, 크롬, 몰리브덴, 그들의 합금, 아모퍼스 합금, 강자성 금속의 합금 등을 들 수 있다. 이들 중, 산화에 대해서 저항력이 있다는 점에서, 니켈, 철 크롬 합금, 텅스텐, 귀금속이 바람직하다. 또한, 귀금속은 고가이기 때문에, 실용적으로는 니켈, 니켈 크롬 합금, 철 크롬 합금, 텅스텐이 바람직하고, 니켈 또는 니켈 합금이 특히 바람직하다.
도전성 세라믹스로서는 금속과, 붕소, 탄소, 질소, 규소, 인 및 유황으로 이루어지는 군에서 선택되는 1종 이상의 원소로 이루어지는 합금, 금속간 화합물, 고용체 등을 들 수 있다. 구체적으로는 질화니켈, 질화티타늄, 질화탄탈룸, 질화크롬, 질화지르코늄, 탄화티타늄, 탄화지르코늄, 탄화크롬, 탄화바나듐, 탄화몰리브덴, 탄화텅스텐, 탄화규소, 붕화크롬, 붕화몰리브덴, 규화크롬, 규화지르코늄 등을 들 수 있다.　
도전성 세라믹스는 금속보다 체적 저항률이 높기 때문에, 도전성 세라믹스를 포함하는 노이즈 억제층은 특성 임피던스를 지나치게 저하시키지 않는다. 따라서, 노이즈 억제층에 있어서의 금속 반사가 적게 된다. 또, 도전성 세라믹스는 특정의 공명 주파수를 가지지 않기 때문에, 노이즈 억제 효과를 발휘하는 주파수가 광대역화한다. 또한, 화학 안정성이 높고, 보존 안정성이 높은 등의 이점을 가진다. 도전성 세라믹스로서는, 후술의 물리적 증착법에 있어서, 질소 가스, 메탄 가스 등의 반응성 가스를 이용함으로써 용이하게 얻어지는 질화물 또는 탄화물이 특히 바람직하다.
노이즈 억제층(13)의 형성 방법으로서는, 통상의 습식 도금법, 물리적 증착법, 화학적 증착법 등을 들 수 있다. 이들 방법에 있어서는, 조건이나 이용하는 재료에 따라서도 다르지만, 박막의 성장을 초기의 단계에서 종료함으로써, 균질한 박막으로는 되지 않고, 미세한 물리적인 결함을 가지는 불균질한 박막을 형성할 수 있다. 또는, 균질한 박막을 산 등에 의해 에칭하여 결함을 형성하는 방법, 레이저 어블레이션(laser ablation)에 의해 균질한 박막에 결함을 형성하는 방법에 의해서 도 불균질한 박막을 형성할 수 있다.
도 2는 절연성 수지층의 표면에 물리적 증착법에 의해 형성된 금속 재료로 이루어지는 노이즈 억제층의 표면을 관찰한 필드 이미션(field emission) 주사 전자 현미경 상이고, 도 3은 그 모식도이다. 노이즈 억제층(13)은 복수의 마이크로클러스터(microcluster)(14)의 집합체로서 관찰된다. 마이크로클러스터(14)는 (제1의) 절연성 수지층(12)(또는 제2의 절연층(12＇)) 상에 금속 재료가 매우 얇게 물리적으로 증착되어 형성된 것이고, 마이크로클러스터(14) 사이에는 물리적인 결함이 있어 균질한 박막으로 되어 있지 않다. 마이크로클러스터(14)가 서로 접촉하여 집단화하고 있지만, 집단화한 마이크로클러스터(14) 사이에는 금속 재료가 존재하지 않는 결함이 많이 존재하고 있다.　
도 4는 노이즈 억제층(13)의 막 두께 방향 단면의 고분해능 투과형 전자 현미경 상이다. 도 2, 도 4에서, 매우 작은 결정으로서 수Å 간격의 금속 원자가 배열된 결정 격자(마이크로클러스터), 및 매우 작은 범위에서 금속 재료가 존재하지 않는 결함이 인지된다. 즉, 마이크로클러스터끼리의 간격이 빈 상태이고, 금속 재료로 이루어지는 균질한 박막으로는 성장하고 있지 않다. 이러한 물리적인 결함을 가지는 상태는, 노이즈 억제층(13)의 표면 저항의 실측값으로부터 환산한 체적 저항률(R1)(Ω·cm)과 금속 재료(또는 도전성 세라믹스)의 체적 저항률(R0)(Ω·cm)(문헌값)의 관계로부터 확인할 수 있다. 즉, 체적 저항률(R1)과 체적 저항률(R0)이 0.5≤logR1－logR0≤3을 만족하는 경우에, 뛰어난 노이즈 억제 효과가 발휘된다.
노이즈 억제층(13)은 소망의 형상으로 패턴 가공되어 있어도 좋고, 쓰루홀(through hole) 등의 안티비어(anti via)가 형성되어 있어도 좋다. 노이즈 억제층(13)은 통상의 에칭법(etching method), 레이저 어블레이션법(laser ablation method) 등에 의해 소망의 형상으로 가공할 수 있다.
(접착 촉진층)
동박(11)과 절연성 수지층(12)의 밀착성을 향상시키기 위해서, 동박(11)의 평활면에 접착 촉진층(15)이 설치되어 있는 것이 바람직하다.
접착 촉진층(15)은 동박(11)의 평활면을 접착 촉진제로 처리함으로써 형성된다. 접착 촉진제로서는 실란계 커플링제(coupling agent) 또는 티타네이트계 커플링제를 들 수 있다.
실란계 커플링제로서는 비닐트리에톡시실란, 비닐트리스(2－메톡시에톡시)실란, 3－메타크릴옥시프로필트리메톡시실란, 3－글리시독시프로필트리메톡시실란, 2－(3, 4－에폭시시클로헥실)에틸트리메톡시실란, N－2－(아미노에틸) 3－아미노프로필트리메톡시실란, N－2－(아미노에틸) 3－아미노프로필메틸디메톡시실란, 3－아미노프로필트리에톡시실란, N－페닐－3－아미노프로필트리메톡시실란, 3－머캅토프로필트리메톡시실란, 3－클로로프로필트리메톡시실란 등을 들 수 있다.
티타네이트계 커플링제로서는 이소프로필트리이소스테아로일티타네이트, 이소프로필트리스(디옥틸파이로포스페이토)티타네이트, 이소프로필트리(N－아미노에틸－아미노에틸)티타네이트, 테트라옥틸비스(디트리데실포스파이토)티타네이트, 비스(디옥틸파이로포스페이토)옥시아세테이토티타네이트, 비스(디옥틸파이로포스페이 토)에틸렌티타네이트, 이소프로필트리옥타노일티타네이트, 이소프로필디메타크릴이소스테아로일티타네이트, 이소프로필이소스테아로일디아크릴티타네이트, 테트라이소프로필비스(디옥틸포스파이토)티타네이트 등을 들 수 있다.
접착 촉진제로서는 통상 3－글리시독시프로필트리메톡시실란이 이용되고, 동박(11)과 절연성 수지층(12)의 박리 강도를 1.0kgf/cm 이상으로 높이는 경우에는, 3－머캅토프로필트리메톡시실란이 바람직하다.
접착 촉진층(15)의 형성 방법으로서는 도포법, 침지법, 샤워링법(showering method), 분무법 등을 들 수 있다.
또, 노이즈 억제층(13)과 다른 절연성 수지층(도시 생략)의 밀착성을 향상시키기 위해서, 노이즈 억제층(13) 상에 접착 촉진층(도시 생략)을 설치해도 좋다.
접착 촉진층은 상기 실란계 커플링제 또는 티타네이트계 커플링제를 도포하는 방법, 당해 커플링제가 인테그랄 블렌드(integral blend)된 에폭시 수지 등을 도포하는 방법에 의해 형성할 수 있다. 접착 촉진층은 노이즈 억제층(13)의 패턴 가공 후에 형성해도 좋다.
＜프린트 배선 기판＞
본 발명의 프린트 배선 기판은 본 발명의 배선 부재를 구비하는 것이다. 배선 부재에 있어서의 동박은 프린트 배선 기판에 있어서, 신호 배선층, 전원층 또는 그라운드층(ground layer)이다. 노이즈 억제 효과를 충분히 발휘시키기 위해서는, 배선 부재에 있어서의 동박은 전원층 또는 그라운드층인 것이 바람직하고, 전원층인 것이 보다 바람직하다. 또, 노이즈 억제 효과를 충분히 발휘시키기 위해서는, 전원층과 그라운드층 사이에 노이즈 억제층이 배치되어 있는 것이 바람직하다.
도 5는 본 발명의 프린트 배선 기판의 일례를 나타내는 개략 단면도이다. 프린트 배선 기판(20)은 위로부터 순서대로, 패턴 가공된 신호 배선층(21), 프린트 배선 기판(20)의 거의 전체면에 걸치는 그라운드층(22), 전원층(23), 패턴 가공된 신호 배선층(21)이 절연층(24)을 개재하여 적층된 것이다.
전원층(23)은 배선 부재(10)의 동박(11)이고, 전원층(23)의 그라운드층(22) 측에는 절연성 수지층(12)을 개재하여 그라운드층(22)과 거의 같은 크기의 노이즈 억제층(13)이 설치되어 있다. 또, 전원층(23)은 2분할되어 있고, 분할된 전원층(23)끼리는 절연되어 있다.
프린트 배선 기판(20)은 예를 들면 이하와 같이 하여 제조된다.
배선 부재(10)와 다른 동박 사이에, 에폭시 수지 등을 유리 섬유 등에 함침시켜 이루어지는 프리프레그(prepreg)를 사이에 두고 경화시키고, 배선 부재(10)의 동박(11)을 전원층(23), 타방의 동박을 그라운드층(22)으로 한다.
다음에, 포트리소그래피법(photolithography method) 등에 의해, 배선 부재(10)의 동박(11)에 소망의 형상(2분할 패턴)으로 되도록 에칭을 한다. 이때, 절연성 수지층(12)이 에칭액에 대해 내성을 가지고, 또 절연성 수지층(12)에는 핀홀(pin hole) 등이 없기 때문에, 노이즈 억제층(13)은 에칭에서 손상을 받지 않고 존재한다. 전원층(23)과 그라운드층(22)을 코어(core)에, 그 양 외면에 동박을 프리프레그로 적층하고 신호 배선층(21)으로 한다.
이상 설명한 본 발명의 배선 부재에 있어서는, 표면 거칠기(Rz)가 2μm 이하 인 평활면을 가지는 동박과, 금속 또는 도전성 세라믹스를 포함하는 두께 5∼200nm의 노이즈 억제층과, 상기 동박의 평활면측과 상기 노이즈 억제층 사이에 설치된 절연성 수지층을 가지기 때문에, 동박과 노이즈 억제층 사이의 절연을 충분히 확보할 수 있다.
또, 이상 설명한 본 발명의 프린트 배선판에 있어서는, 본 발명의 배선 부재를 구비하기 위해, 동시 스위칭에 의해 전원층으로 흘러드는 고주파 전류를 노이즈 억제층이 감쇠시키고, 전원층과 그라운드층 사이의 공진을 억제할 수가 있다. 그 결과, 기판의 주단부로부터의 노이즈의 방사를 억제할 수가 있다.　
＜노이즈 억제 구조체＞
도 6은 본 발명의 노이즈 억제 구조체의 일례를 나타내는 단면도이고, 도 7은 상면도이다. 노이즈 억제 구조체(110)는 제1의 도체층(111)과, 제2의 도체층(112)과, 제1의 도체층(111)과 제2의 도체층(112) 사이에 설치된 노이즈 억제층(113)과, 제1의 도체층(111)과 노이즈 억제층(113) 사이에 설치된 제1의 절연층(114)과, 제2의 도체층(112)과 노이즈 억제층(113) 사이에 설치된 제2의 절연층(115)을 가진다.
노이즈 억제 구조체(110)에 있어서, 노이즈 억제층(113)이 제1의 도체층(111)과 전자 결합한다. 전자 결합이란, 제1의 도체층(111)에 흐르는 전류에 의해 발생하는 자속이 노이즈 억제층(113)에 쇄교함으로써 전압을 유기하는 현상이다. 본 발명에 있어서, 노이즈 억제층(113)이 제1의 도체층(111)과 전기적으로 접속하지 않고, 제1의 절연층(114)을 개재하여 전자 결합하는 것이 필요하다. 또, 노 이즈 억제 구조체(110)에 있어서, 노이즈 억제층(113)이 제2의 도체층(112)과 전자 결합하는 것이 바람직하다.
또, 노이즈 억제 구조체(110)에 있어서는, 노이즈 억제층(113)과 제1의 도체층(111)이 대향하고 있는 영역인 영역 (I), 및 노이즈 억제층(113)과 제1의 도체층(111)이 대향하고 있지 않은 영역이고, 또한 노이즈 억제층(113)과 제2의 도체층(112)이 대향하고 있는 영역인 영역 (Ⅱ)를 가지고, 또한 영역 (I) 및 영역 (Ⅱ)가 인접해 있다.
노이즈 억제 구조체(110)는 서로 인접하는 영역 (I) 및 영역 (Ⅱ)를 가짐으로써 노이즈 억제 효과를 발휘한다. 이 이유는 이하와 같이 생각된다.
노이즈 억제층(113)은 후술의 마이크로클러스터(microcluster)와 같은 미세한 도전 패스(path)를 가지고 있다. 당해 도전 패스는 영역 (Ⅱ)에 있어서 제2의 도체층(112) 상에 배치된 미세하고 복잡한 복수의 오픈 스텁(open stub) 구조로 된다. 당해 오픈 스텁 구조가, 인접하는 영역 (I)에 있어서 제1의 도체층(111)과 전자 결합함으로써, 전송 선로 필터(filter)로서 기능하고 있는 것이라고 생각된다.
따라서, 영역 (Ⅱ)에 있어서는, 노이즈 억제층(113)과 제1의 도체층(111)이 대향하지 않고, 또한 노이즈 억제층(113)과 제2의 도체층(112)이 대향하고 있을 필요가 있고, 또 영역 (I)에 있어서는, 노이즈 억제층(113)과 제1의 도체층(111)이 대향하고, 또한 노이즈 억제층(113)이 제1의 도체층(111)과 전자 결합할 필요가 있다.
영역 (I)에 있어서는, 노이즈 억제층(113)이 제1의 도체층(111)과 충분히 전 자 결합하기 위해서는, 하기 식 (1)에서 구한 영역 (I)의 평균 폭은 0.1mm 이상이 바람직하다.
영역 (I)의 평균 폭〔mm〕= 영역 (I)의 면적〔mm2〕/ 영역 (I)과 영역 (Ⅱ)의 경계선의 길이〔mm〕···(1)
영역 (I)의 평균 폭의 상한은 제1의 도체층(111)의 크기에 의존하고, 임의의 값으로 된다.
영역 (I)과 영역 (Ⅱ)의 경계선의 길이는, 노이즈 억제층(113) 및 제2의 도체층(112)이 노이즈 억제 구조체(110) 전체면에 존재하는 경우, 도 8에 나타내듯이, 제1의 도체층(111)이 존재하는 영역 (I)과 제1의 도체층(111)이 존재하지 않는, 제1의 절연층(114)이 표면에 노출한 영역 (Ⅱ)의 경계선(도 중, 굵은 선의 부호 116)의 길이이다.
또, 하기 식 (2)에서 구한 영역 (Ⅱ)의 평균 폭은 1∼50mm가 바람직하다.
영역 (Ⅱ)의 평균 폭〔mm〕= 영역 (Ⅱ)의 면적〔mm2〕/ 영역 (I)과 영역 (Ⅱ)의 경계선의 길이〔mm〕···(2)
영역 (Ⅱ)의 평균 폭이 1mm 이상이면, 충분한 노이즈 억제 효과가 얻어진다. 또, 100MHz 이하의 저주파에 있어서의 노이즈 억제 효과가 발휘된다. 또한, 영역 (Ⅱ)의 평균 폭이 50mm를 초과해도, 노이즈 억제 효과에 비해서는, 영역 (Ⅱ)의 면적이 너무 증가하고, 노이즈 억제 구조체(110)가 필요 이상으로 너무 커져, 고밀도 실장에 영향을 준다. 또, 제1의 도체층(111)의 임피던스가 상승할 우려가 있다.
또, 노이즈 억제층(113)만, 또는 제2의 도체층(112)만이 넓어도, 영역 (Ⅱ)의 면적을 충분히 확보할 수 없고, 노이즈 억제 효과는 작다. 영역 (Ⅱ)의 면적을 충분히 확보하기 위해서는, 노이즈 억제 구조체(110)에 있어서, 노이즈 억제층(113) 및 제2의 도체층(112)의 양방이 최대한의 넓이로 되는 것이 바람직하다. 또, 영역 (Ⅱ)의 면적을 충분히 확보하기 위해서는, 노이즈 억제층(113)의 면적은 제2의 도체층(112)의 면적과 실질적으로 동일(제2의 도체층(112)의 면적의 80∼100%)한 것이 바람직하다.
도 9의 노이즈 억제 구조체(110)는 제1의 도체층(111)의 주연부에 영역 (I)을 가지고, 제1의 도체층(111)이 존재하는 영역으로서, 또한 제1의 도체층(111)과 노이즈 억제층(113)이 대향하지 않는 영역인 영역 (Ⅲ)을 가지는 예이다. 제1의 도체층(111)에 흐르는 고주파 전류는 연단(緣端) 효과에 의해 주연부에 집중하고 있기 때문에, 노이즈 억제층(113)은 제1의 도체층(111)의 주연부에 있어서 효율적으로 전자 결합할 수 있다. 또, 영역 (Ⅲ)을 가지면, 노이즈 억제층(113)과 절연된 쓰루홀(through hole) 또는 비어홀(via hole)을 형성하기 쉽게 된다. 또, 쓰루홀 또는 비어홀에 의해 영역 (I)의 면적, 즉 노이즈 억제 효과가 영향을 받지 않는다.
도 10의 노이즈 억제 구조체(110)는 제1의 도체층(111)이 2분할되어, 제1의 도체층(111a)과 제1의 도체층(111b)으로 된 예이다. 이와 같이 제1의 도체층(111)이 분할되어 있으면, 영역 (Ⅱ)가 좁은 경우라도, 제1의 도체층(111a)에 있어서, 제1의 도체층(111b)의 영역을 영역 (Ⅱ)로 간주할 수가 있고, 영역 (Ⅱ)에 제약이 있는 경우라도, 충분한 노이즈 억제 효과가 얻어진다. 마찬가지로, 제1의 도체 층(111b)에 있어서도, 제1의 도체층(111a)의 영역을 영역 (Ⅱ)로 간주할 수가 있다. 제1의 도체층(111)의 분할은 디지털(digital) 회로와 아날로그(analog) 회로의 차이, 주파수의 차이, 전압의 차이, 기능의 차이 등에 의해 실시된다.
(도체층)
각 도체층으로서는 금속박； 금속 입자를 고분자 바인더(binder), 유리질 바인더 등에 분산시킨 도전 입자 분산체 막 등을 들 수 있다. 금속으로서는 동, 은, 금, 알루미늄, 니켈, 텅스텐 등을 들 수 있다.
각 도체층은 다층 프린트 회로 기판에 있어서, 신호 전송층, 전원층 또는 그라운드층으로 되는 층이고, 통상 동박이다. 동박의 두께는 통상 3∼35μm이다. 동박은 절연층과의 접착성을 향상시키기 위해서, 조면화 처리, 또는 실란 커플링제 등에 의한 화성 처리가 되어 있어도 좋다.
(노이즈 억제층)
노이즈 억제 구조체의 노이즈 억제층에 대해서는, 도 2∼4를 참조하여 설명한 상술의 배선 부재에 있어서의 노이즈 억제층과 실질적으로 동일하다.
(절연층)
절연층은 표면 저항이 1×106Ω 이상의 유전체로 이루어지는 층이다.
절연층의 재료는 유전체라면 무기 재료라도 좋고, 유기 재료라도 좋다.
무기 재료로서는 산화알루미늄, 질화알루미늄, 산화규소, 질화규소 등의 세라믹스, 발포 세라믹스를 들 수 있다. 또한, 절연층이 세라믹스 등의 단단한 재료 인 경우, 마이크로클러스터가 응집하고, 균질한 박막을 형성하기 쉬운 상태에 있지만, 금속 재료 등의 질량을 낮게 억제하여 박막을 형성함으로써, 마이크로클러스터가 응집하기 어럽게 되어, 결함을 가지는 불균질한 박막으로 된다.
유기 재료로서는 폴리올레핀, 폴리아미드, 폴리에스테르, 폴리에테르, 폴리케톤, 폴리이미드, 폴리우레탄, 폴리실록산, 폴리실라잔, 페놀계 수지, 에폭시계 수지, 아크릴계 수지, 폴리아크릴레이트, 염화비닐계 수지, 염소화 폴리에틸렌 등의 수지； 천연 고무, 이소프렌 고무, 부타디엔 고무, 스티렌 부타디엔 고무 등의 디엔계 고무； 부틸계 고무, 에틸렌 프로필렌 고무, 우레탄 고무, 실리콘 고무 등의 비디엔계 고무 등을 들 수 있다. 유기 재료는 열가소성이라도, 열강화성이라도 좋고, 그 미경화물이라도 좋다. 또, 상기의 수지, 고무 등의 변성물, 혼합물, 공중합체라도 좋다.
절연층이 유기 재료로 이루어지는 경우에는, 유기 고분자의 모폴로지(morphology)에 의해 나노 레벨(nano level)로 복잡한 표면 구조를 가지고 있기 때문에, 마이크로클러스터의 응집이 억제되고, 불균일한 마이크로클러스터의 집합체의 구조를 유지하기 쉽고, 노이즈 억제 효과가 큰 노이즈 억제층을 얻을 수 있다.
절연층으로서는 클러스터와의 밀착성의 점, 및 마이크로클러스터의 응집, 성장을 저해하고, 마이크로클러스터의 분산을 안정화시킨다는 점에서, 금속의 공유 결합이 가능하게 되는 산소, 질소, 유황 등의 원소를 포함하는 기를 표면에 가지는 것, 표면에 자외선, 플라즈마(plasma) 등을 조사하여 표면을 활성화한 것이 바람직 하다. 산소, 질소, 유황 등의 원소를 포함하는 기로서는, 수산기, 카르복실기, 에스테르기, 아미노기, 아미드기, 티올기, 술폰기, 카르보닐기, 에폭시기, 이소시아네이트기, 알콕시기 등의 친수성기를 들 수 있다.
제1의 절연층(114)의 두께는 제1의 도체층(111)을 노이즈 억제의 대상으로 하기 위해서는, 제2의 절연층(115)보다 얇게 하는 것이 바람직하다. 또, 제1의 절연층(114)의 두께는 0.05∼25μm가 바람직하다. 제1의 절연층(114)의 두께가 0.05μm 이상이면, 노이즈 억제층(113)과 제1의 도체층(111)의 절연성이 확보되고, 노이즈 억제 효과가 충분히 발휘된다. 또, 분할된 제1의 도체층(111)(예를 들면 도 10의 제1의 도체층(111a 및 111b))이 단락하는 일이 없다. 또, 제1의 도체층(111)을 에칭할 때, 노이즈 억제층(113)을 에칭액 등으로부터 보호할 수 있다. 제1의 절연층(114)의 두께가 25μm 이하이면, 노이즈 억제층(113)이 제1의 도체층(111)과 충분히 전자 결합한다. 또, 노이즈 억제 구조체(110)를 얇게 할 수 있다.
제1의 절연층(114)의 비유전율은 2 이상이 바람직하고, 2.5 이상이 보다 바람직하다. 제1의 절연층(114)의 비유전율이 2 이상이면, 제1의 절연층(114)의 유전율이 크게 되고, 노이즈 억제층(113)이 제1의 도체층(111)과 충분히 전자 결합한다. 현재 이용 가능한 재료에 있어서 비유전율의 최대치는 100000이다.　
또, 제2의 절연층(115)에도, 높은 유전율을 가지는 재료를 이용한 경우, 노이즈 억제 구조체(110)를, 제1의 도체층(111)과 제2의 도체층(112)으로 이루어지는 용량성 적층체로 간주할 수가 있다. 용량성 적층체로서의 기능도 가지면, 1GHz 이하 등의 저주파측에 있어서는, 종래부터 효과가 있는 바이패스 콘덴서(bypass condenser)를 병용한 경우와 마찬가지의 효과가 얻어진다. 따라서, 노이즈 억제 구조체(110)는 낮은 주파수로부터 십수GHz의 높은 주파수까지 폭넓은 범위에서 노이즈 억제 효과를 발휘할 수 있다. 유전율을 크게 하는 이외의 방법으로 용량성 적층체의 용량을 크게 하기 위해서는, 제1의 도체층(111)의 면적을 넓게 하거나, 또는 제1의 도체층(111)과 제2의 도체층(112)의 간격을 좁게 하면 좋다.
절연층의 형성 방법은, 재료에 있는 통상의 방법을 이용할 수가 있다. 세라믹스의 경우에는 졸겔법(sol gel method), 스퍼터링(sputtering) 등의 PVD법, CVD법 등을 들 수 있다. 유기 재료의 경우에는, 수지 용액을 도체층 상에 직접 스핀 코트법(spin coating method), 스프레이 코트법(spray coating method) 등에 의해 코트(coat)하는 방법, 이형성이 있는 기재에 그라비어 코트(gravure coat)한 절연층을 도체층 상에 전사하는 방법 등을 들 수 있다.
이상 설명한 노이즈 억제 구조체(110)에 있어서는, 노이즈 억제층(113)이 제1의 도체층(111)과 전자 결합하는, 금속 재료 또는 도전성 세라믹스를 포함하는 두께 5∼300nm의 층이고, 노이즈 억제층(113)과 제1의 도체층(111)이 대향하고 있는 영역인 영역 (I), 및 노이즈 억제층(113)과 제1의 도체층(111)이 대향하고 있지 않은 영역이고, 또한 노이즈 억제층(113)과 제2의 도체층(112)이 대향하고 있는 영역인 영역 (Ⅱ)를 가지고, 또한 영역 (I) 및 영역 (Ⅱ)가 인접하기 때문에 뛰어난 노이즈 억제 효과가 발휘된다.
또, 노이즈 억제층(113)은 매우 얇기 때문에, 노이즈 억제 구조체(110)가 커지는 일이 없고, 노이즈 억제 구조체(110)를 얇게 할 수 있다.
본 발명의 노이즈 억제 구조체를 전자 부품 중에 조립해 넣음으로써, 전도 노이즈의 원인으로 되는, 전자 부품의 도체층 중을 흐르는 고주파 전류를 억제할 수 있고, 그 결과, 방사 노이즈도 미연에 억제할 수 있다. 전자 부품이란, 신호 전송, 전원, 그라운드(ground) 등에 이용되는 도체를 구비하는 것이고, 전자 부품으로서는 예를 들면, 반도체 소자, 당해 반도체 소자 등의 전자 소자가 실장된 시스템 인 패키지(System In Package)(SIP) 등의 반도체 패키지, 및 프린트 회로 기판 등을 들 수 있다. 특히, 반도체 소자를 실장한 다층 프린트 회로 기판에 있어서, 신호 전송층으로 흐르는 파형의 품질(SI, Signal　Integrity)을 유지하는 것이 요구되고 있는 한편, 저소비 전력화에 수반하여 전원 전압의 저하가 요구되고 있고, 전송 신호의 SN비가 나빠져 오고 있다. 이 때문에 전원을 안정화하는 것(PI, Power Integrity)이 필요하게 되고, 고주파 전류의 억제가 요구되고 있다. 본 노이즈 억제 구조체를 다층 프린트 회로 기판에 적용하는 것은 유용하다.
＜다층 프린트 회로 기판＞
본 발명의 다층 프린트 회로 기판은 본 발명의 노이즈 억제 구조체를 구비하는 것이다. 노이즈 억제 구조체에 있어서의 도체는, 다층 프린트 회로 기판에 있어서, 신호 전송층, 전원층 또는 그라운드층이다. 노이즈 억제 효과를 충분히 발휘시키기 위해서는, 제1의 도체층 및 제2의 도체층의 어느 일방이 전원층이고, 타방이 그라운드층인 것이 바람직하다. 또, 노이즈 억제층은 고주파 성분을 억제하기 때문에, 신호 전송층의 고속 펄스(pulse) 신호를 열화시켜 버릴 우려가 있다. 따라서, 신호 전송층과 노이즈 억제층 사이에는 전원층 또는 그라운드층이 존재하는 것이 바람직하다.
신호 전송층, 전원층, 그라운드층의 두께는 통상, 동박의 두께이고, 3∼35μm이다. 제2의 절연층으로 되는 프리프레그(prepreg) 또는 접착 시트(sheet)의 두께는 통상, 3μm∼1.6mm이다. 다층 프린트 회로 기판의 두께를 얇게 한다는 요구 때문에, 어느 층도 얇게 되는 경향이 있다.
다층 프린트 회로 기판은 예를 들면 이하와 같이 하여 제조된다.
동박 상에 에폭시계 바니시(varnish) 등을 도포하고, 건조, 경화시켜 제1의 절연층이 형성된 전원층을 얻는다. 제1의 절연층 상에 노이즈 억제층을 형성하고, 당해 노이즈 억제층을 소망의 패턴 형상으로 되도록 에칭한다.
다음에, 노이즈 억제층 상에, 에폭시 수지 등을 유리 섬유 등에 함침시켜 이루어지는 프리프레그 및 동박을 적층하고, 프리프레그를 경화시켜, 전원층과 그라운드층을 가지는 코어(core)(노이즈 억제 구조체)를 제작한다.
다음에, 포트리소그래피법 등에 의해, 코어 상의 전원층 또는 그라운드층을 소망의 패턴 형상으로 되도록 에칭한다. 그 후, 전원층 및 그라운드층의 양 외면에 동박을 프리프레그로 붙이고 신호 전송층을 각각 형성하여, 4층의 프린트 회로 기판을 완성시킨다.
도 11은 본 발명의 다층 프린트 회로 기판의 일례를 나타내는 단면도이다. 당해 다층 프린트 회로 기판(120)은 위로부터 순서대로, 신호 전송층(121), 절연층(122), 그라운드층(123)(제2의 도체층(112)), 절연층(124)(제2의 절연층(115)), 노이즈 억제층(113), 절연층(125)(제1의 절연층(114)), 전원층(126)(제1의 도체 층(111)), 절연층(127), 신호 전송층(128)을 가지고 구성된다. 신호 전송층(121)과 신호 전송층(128)은 쓰루홀(through hole)(131)을 개재하여 접속되고, 전원 라인(line)(132)과 전원층(126)은 비어홀(via hole)(133)을 개재하여 접속되고, 그라운드 라인(134)과 그라운드층(123)은 비어홀(135)을 개재하여 접속되어 있다. 전원 라인(132) 및 그라운드 라인(134)에는 반도체 소자 등의 전자 부품(141) 및 바이패스 콘덴서(bypass condenser)(142)가 탑재되어 있다.
다층 프린트 회로 기판(120)에 있어서는, 노이즈 억제 구조체(110)를 구비하기 때문에, 노이즈 억제층(113)과 전원층(126)(제1의 도체층(111))이 대향하고 있는 영역이 영역 (I)로 되고, 노이즈 억제층(113)과 전원층(126)(제1의 도체층(111))이 대향하고 있지 않은 영역이고, 또한 노이즈 억제층(113)과 그라운드층(123)(제2의 도체층(112))이 대향하고 있는 영역이 영역 (Ⅱ)로 된다. 그리고, 영역 (I) 및 영역 (Ⅱ)가 인접해 있기 때문에, 고주파 전류가 억제되어 전원층(126)의 전위가 안정화하고, 그 결과, 동시 스위칭 노이즈 등의 전도 노이즈, 및 공진에 의한 방사 노이즈가 억제된다.
＜실시예＞　
실시예 1∼3
(노이즈 억제층의 두께)
(주)히타치제작소 제조, 투과형 전자 현미경 H9000NAR을 이용하여 노이즈 억제층의 단면을 관찰하고, 5개소의 노이즈 억제층의 두께를 측정하고 평균하였다.
(접착 강도)
배선 부재의 동박과 절연성 수지층 사이의 박리 강도를 JIS　C5012에 준거하여, 텐실론(Tensilon)에 의해 인장 각도 90о, 인장 속도 50mm/분으로 측정하였다.
(노이즈 억제 효과)
그라운드층과 전원층으로 이루어지는 2층 기판을 제작하고, 2분할된 일방의 전원층의 양 말단에, 전원층과 그라운드층에 연결되는 SMA 커넥터(connector)를 탑재하고, 당해 커넥터에 접속된 네트워크 애널라이저(network analyzer)(안리츠사 제조, 37247D)를 이용하여 S 파라미터법에 의한 S21(투과 감쇠량, 단위： dB)을 측정하고, S21 파라미터의 공진 상태를 확인하였다. 노이즈 억제 효과가 있는 경우에는, 공진 주파수에 있어서의 감쇠량이 커지고, 감쇠량과 주파수를 나타내는 그래프는 매끄럽게 된다.
(전원층간 저항)
분할된 2개의 전원층의 각각에 프로브(probe)를 대고, 동아 DKK 제조 초절연계 SM－8210을 이용하여 50V의 측정 전압을 인가했을 때의 전원층간의 저항을 측정하였다.
(실시예 1)
일방의 표면(평활면)의 표면 거칠기(Rz)가 2μm이고, 타방의 조면화된 표면의 표면 거칠기(Rz)가 5.3μm인, 두께 35μm의 전해 동박의 평활면 상에, 1질량%의 3－글리시독시프로필트리메톡시실란 용액을 도포, 건조하여 접착 촉진층을 형성하였다.
비스페놀 A형 에폭시 수지(재팬에폭시레진사 제조, 828) 30질량부, 브롬화 비스페놀 A형 수지(토토화성사 제조, YDB－500) 30질량부 및 크레졸 노볼락 수지(토토화성사 제조, YDCN－704) 35질량부를 메틸에틸케톤에 용해하고, 다음에 이미다졸계 경화 촉진제(시코쿠화성사 제조, 큐아졸 2E4MZ) 0.2질량부를 가하여, 8질량%의 수지 조성물의 바니시를 조제하였다.
당해 수지 조성물의 바니시를, 접착 촉진층 상에 건조 후의 두께가 10μm로 되도록 그라비어 코터(gravure coater)를 이용하여 도포하고, 도막을 형성하였다. 당해 도막을 15분간 풍건(風乾)한 후, 150℃에서 15분간 가열하여 경화시키고, 절연성 수지층을 형성하였다.
다음에, 당해 절연성 수지층의 전체면에 니켈 금속을 EB 증착법에 의해 물리적으로 증착하였다. 150℃에서 45분간 가열하여 절연성 수지층을 더 경화시키고, 도 2에 나타내는 표면을 가지는 두께 15nm의 불균질한 노이즈 억제층을 형성하고, 총 두께 45μm의 배선 부재를 얻었다.
당해 배선 부재로부터 폭 10mm, 길이 100mm의 띠 모양의 시험편을 잘라내고, 당해 시험편을, 폭 35mm, 길이 50mm, 두께 1mm의 프리프레그의 폭방향으로 3매 늘어놓고, 시험편과 프리프레그를 프레스(press)에 의해 접착한 후, 박리 강도의 측정 및 박리 상태의 관찰을 하였다. 결과를 표 1에 나타낸다. 박리 강도는 3매의 시험편의 값의 평균값으로 하였다.
상기 배선 부재와 두께 35μm의 동박을 두께 0.2mm의 프리프레그를 개재하여 일체화하고, 2층 기판을 제작하였다. 당해 2층 기판으로부터 74mm×160mm의 크기의 시험편을 잘라내고, 당해 시험편의 배선 부재측의 동박을 에칭에 의해, 크기 36.5mm×160mm의 2개의 전원층으로 분할하고, 1mm 떼어놓아 배치하였다. 노이즈 억제층과 그라운드층의 크기는 74mm×160mm였다. 당해 시험편에 대해서 전원층간 저항을 측정하였다. 결과를 표 1에 나타낸다. 또, 당해 시험편에 대해서 S 파라미터법에 의한 S21을 측정하였다. 결과를 도 12에 나타낸다.
(실시예 2)
일방의 표면(평활면)의 표면 거칠기(Rz)가 0.4μm이고, 타방의 조면화된 표면의 표면 거칠기(Rz)가 5.3μm인, 두께 18μm의 전해 동박의 평활면 상에, 1질량%의 3－머캅토프로필트리메톡시실란 용액을 도포, 건조하여 접착 촉진층을 형성하였다.
폴리에테르술폰 수지(스미토모화학사 제조, PES5003P) 95질량부, 비스페놀 A형 에폭시 수지(재팬에폭시레진사 제조, 828EL) 5질량부, 이미다졸계 경화 촉진제(시코쿠화성사 제조, 큐아졸 2MZ) 0.1질량부를, N, N－디메틸포름아미드/시클로헥산 혼합 용제(50/50질량비)에 용해시켜, 0.5질량%의 수지 조성물의 바니시 A를 조제하였다.
당해 수지 조성물의 바니시 A를, 접착 촉진층 위에 건조 후의 두께가 1μm로 되도록 도포하여, 도막을 형성하였다. 당해 도막을 10분간 풍건한 후, 160℃에서 10분간 가열하여 경화시키고, 절연성 수지층 A를 형성하였다.
비스페놀 A형 에폭시 수지(재팬에폭시레진사 제조, 834) 26질량부, 비스페놀 A형 페녹시 수지(재팬에폭시레진사 제조, 1256) 20질량부, 크레졸 노볼락 수지(토 토화성사 제조, YDCN－704) 35질량부를, 메틸에틸케톤에 용해하고, 다음에 이미다졸계 경화 촉진제(시코쿠화성사 제조, 큐아졸 2E4MZ) 0.2질량부를 가하고, 4질량%의 수지 조성물의 바니시 B를 조제하였다.
당해 수지 조성물의 바니시 B를, 절연성 수지층 A 위에 건조 후의 두께가 2μm로 되도록 그라비어 코터를 이용하여 도포하여 도막을 형성하였다. 당해 도막을 10분간 풍건한 후, 150℃에서 15분간 가열하여 경화시키고, 절연성 수지층 B를 형성하였다.
다음에, 당해 절연성 수지층 B의 전체면에 탄탈룸 금속을, 질소를 유입하면서 마그네트론 스퍼터링법(magnetron sputtering method)에 의해 물리적으로 증착하였다. 150℃에서 45분간 가열하여 절연성 수지층을 더 경화시키고, 두께 20nm의 불균질한 노이즈 억제층을 형성하여, 총 두께 21μm의 배선 부재를 얻었다.
당해 배선 부재에 대해서, 실시예 1과 마찬가지로 하여 박리 강도의 측정 및 박리 상태의 관찰을 하였다. 결과를 표 1에 나타낸다.
상기 배선 부재와 두께 18μm의 동박을 두께 0.1mm의 프리프레그를 개재하여 일체화하고, 2층 기판을 제작하였다. 당해 2층 기판에 대해서, 실시예 1과 마찬가지로 하여, 전원층을 2개로 분할하고, 시험편을 제작하여, 전원층간 저항을 측정하였다. 결과를 표 1에 나타낸다. 또, 당해 시험편에 대해서 S 파라미터법에 의한 S21을 측정하였다. 결과를 도 13에 나타낸다.
(비교예 1)
양면의 표면 거칠기(Rz)가 5.3μm인, 두께 35μm의 조면화한 전해 동박을 이 용하고, 접착 촉진층을 형성하지 않은 외에는, 실시예 1과 마찬가지로 하여 총 두께 45μm의 배선 부재를 얻었다. 당해 배선 부재에 대해서, 실시예 1과 마찬가지로 하여 박리 강도의 측정 및 박리 상태의 관찰을 하였다. 결과를 표 1에 나타낸다.
상기 배선 부재를 이용하여, 실시예 1과 마찬가지로 하여 2층 기판을 제작하고, 실시예 1과 마찬가지로 하여 시험편을 제작하여, 전원층간 저항을 측정하였다. 결과를 표 1에 나타낸다. S 파라미터법에 의한 S21의 측정은 하지 않았다.
(실시예 3)
접착 촉진층을 형성하지 않고, 절연성 수지층의 두께를 25μ로 한 외에는, 실시예 1과 마찬가지로 하여 배선 부재를 얻었다. 당해 배선 부재에 대해서, 실시예 1과 마찬가지로 하여 박리 강도의 측정 및 박리 상태의 관찰을 하였다. 결과를 표 1에 나타낸다.
상기 배선 부재를 이용하여, 실시예 1과 마찬가지로 하여 2층 기판을 제작하고, 실시예 1과 마찬가지로 하여 시험편을 제작하여, 전원층간 저항을 측정하였다. 결과를 표 1에 나타낸다. 또, 당해 시험편에 대해서 S 파라미터법에 의한 S21을 측정하였다. 결과를 도 14에 나타낸다.
(비교예 2)
절연성 수지층을 설치하지 않고 직접 노이즈 억제층을 동박 상에 형성한 외에는, 실시예 2와 마찬가지로 하여 총 두께 18μm의 배선 부재를 얻었다. 당해 배선 부재에 대해서, 실시예 1과 마찬가지로 하여 박리 강도의 측정 및 박리 상태의 관찰을 하였다. 결과를 표 1에 나타낸다.
상기 배선 부재를 이용하여, 실시예 1과 마찬가지로 2층 기판을 제작하였다. 당해 2층 기판에 대해서 실시예 1과 마찬가지로 하여 전원층을 2개로 분할하고 시험편을 제작했지만, 절연성 수지층이 없기 때문에, 노이즈 억제층도 분할되고, 전원층과 동일 2분할된 크기(36.5mm×160mm)로 되었다. 그라운드층의 크기는 74mm×160mm였다. 당해 시험편에 대해서 전원층간 저항을 측정하였다. 결과를 표 1에 나타낸다. 또, 당해 시험편에 대해서 S 파라미터법에 의한 S21을 측정하였다. 결과를 도 15에 나타낸다.
(비교예 3)
노이즈 억제층을 형성하지 않은 외에는, 실시예 1과 마찬가지로 하여 배선 부재를 얻었다. 상기 배선 부재를 이용하여, 실시예 1과 마찬가지로 하여 2층 기판을 제작하고, 실시예 1과 마찬가지로 하여 시험편을 제작하여, S 파라미터법에 의한 S21을 측정하였다. 결과를 도 12∼14에 나타낸다.
(비교예 4)
노이즈 억제층을 형성하지 않은 외에는, 비교예 2와 마찬가지로 하여 배선 부재를 얻었다. 상기 배선 부재를 이용하여, 실시예 1과 마찬가지로 하여 2층 기판을 제작하고, 실시예 1과 마찬가지로 하여 시험편을 제작하여, S 파라미터법에 의한 S21을 측정하였다. 결과를 도 15에 나타낸다.
Figure 112009005011572-PCT00001
실시예 4∼10
(노이즈 억제층의 두께)
히타치제작소 제조, 투과형 전자 현미경 H9000NAR을 이용하여 노이즈 억제층의 단면을 관찰하고, 5개소의 노이즈 억제층의 두께를 측정하고 평균하였다.
(S21 파라미터 측정)
안리츠사 제조, 벡터 네트워크 애널라이저(vector network analyzer) 37247D를 이용하여, 시험편의 SMA 커넥터 사이의 S 파라미터를 측정하였다.
(전압 측정)
어드밴테스트사 제조, 트래킹 제네레이터(tracking generator) 부착 스펙트럼 애널라이저(spectrum analyzer) R3132를 이용하여 전원층의 전압을 측정하였다.
(실시예 4)
두께 18μm의 동박(제1의 도체층) 상에 에폭시계 바니시를 도포하고, 건조, 경화시켜, 두께 3μm의 제1의 절연층을 형성하였다. 제1의 절연층의 표면 저항은 8×1012Ω이었다.
다음에, 제1의 절연층의 전체면에, 질소 가스 분위기 하에서 니켈 금속을 반응성 스퍼터링법에 의해 물리적으로 증착하고, 질화니켈을 포함하는 두께 30nm의 불균질한 노이즈 억제층을 형성하였다. 노이즈 억제층의 표면 저항은 97Ω이었다.
노이즈 억제층 상에 두께 100μm의 에폭시계 프리프레그(제2의 절연층, 표면 저항 6×1014Ω) 및 두께 18μm의 동박(제2의 도체층)을 적층하고, 프리프레그를 경화시켜, 2층 기판을 제작하였다.
당해 2층 기판으로부터 74mm×160mm의 크기의 시험편을 잘라내고, 당해 시험편의 제1의 도체층의 동박의 길이 방향에 따른 양 측부를 에칭하고, 도 16에 나타내는 것 같은 영역 (Ⅱ)의 평균 폭(L)이 1.5mm인 노이즈 억제 구조체(110)를 얻었다.
도 17에 나타내듯이, 노이즈 억제 구조체(110)의 길이 방향의 양 말단에, 제1의 도체층(111) 및 제2의 도체층(112)에 연결되는 SMA 커넥터(151)를 탑재하고, SMA 커넥터(151)에 벡터 네트워크 애널라이저(152)를 접속하여, 주파수 50MHz에서 10GHz까지의 400점에서 S 파라미터를 측정하고, 그래프를 작성하였다. 그래프를 도 18에 나타낸다. 또, 의사 적분값으로서 400점의 측정값의 총합을 구하였다.
(비교예 5)
노이즈 억제층을 형성하지 않은 외에는, 실시예 4와 마찬가지로 하여 2층 기판을 제작하였다. 실시예 4와 마찬가지로 하여 당해 2층 기판으로부터 시험편을 잘라내고, 실시예 4와 마찬가지로 하여 제1의 도체층의 동박을 에칭하였다. 실시예 4와 마찬가지로 하여 당해 시험편의 S 파라미터를 측정하고, 그래프를 작성하였다. 그래프를 도 18에 나타낸다. 또, 의사 적분값으로서 400점의 측정값의 총합을 구하였다. 실시예 4의 의사 적분값과 비교예 5의 의사 적분값의 차(절대값)를 표 2에 나타낸다. 당해 절대값이 클수록, 실시예 4의 노이즈 억제 구조체(110)의 노이즈 억제 효과가 높다.　
(실시예 5)
도 16에 나타내는 영역 (Ⅱ)의 평균 폭(L)을 9mm로 한 외에는, 실시예 4와 마찬가지로 하여 노이즈 억제 구조체(110)를 얻었다. 실시예 4와 마찬가지로 하여 당해 노이즈 억제 구조체(110)의 S 파라미터를 측정하고, 그래프를 작성하였다. 그래프를 도 19에 나타낸다. 또, 의사 적분값으로서 400점의 측정값의 총합을 구하였다.
(비교예 6)
노이즈 억제층을 형성하지 않은 외에는, 실시예 4와 마찬가지로 하여 2층 기판을 제작하였다. 실시예 4와 마찬가지로 하여 당해 2층 기판으로부터 시험편을 잘라내고, 실시예 5와 마찬가지로 하여 제1의 도체층의 동박을 에칭하였다. 실시예 4와 마찬가지로 하여 당해 시험편의 S 파라미터를 측정하고, 그래프를 작성하였다. 그래프를 도 19에 나타낸다. 또, 의사 적분값으로서 400점의 측정값의 총합을 구하였다. 실시예 5의 의사 적분값과 비교예 6의 의사 적분값의 차(절대값)를 표 2에 나타낸다.
(실시예 6)
도 16에 나타내는 영역 (Ⅱ)의 평균 폭(L)을 18mm로 한 외에는, 실시예 4와 마찬가지로 하여 노이즈 억제 구조체(110)를 얻었다. 실시예 4와 마찬가지로 하여 당해 노이즈 억제 구조체(110)의 S 파라미터를 측정하고, 그래프를 작성하였다. 그래프를 도 20에 나타낸다. 또, 의사 적분값으로서 400점의 측정값의 총합을 구하였다.
(비교예 7)
노이즈 억제층을 형성하지 않은 외에는, 실시예 4와 마찬가지로 하여 2층 기판을 제작하였다. 실시예 4와 마찬가지로 하여 당해 2층 기판으로부터 시험편을 잘라내고, 실시예 6과 마찬가지로 하여 제1의 도체층의 동박을 에칭하였다. 실시예 4와 마찬가지로 하여 당해 시험편의 S 파라미터를 측정하고, 그래프를 작성하였다. 그래프를 도 20에 나타낸다. 또, 의사 적분값으로서 400점의 측정값의 총합을 구하였다. 실시예 6의 의사 적분값과 비교예 7의 의사 적분값의 차(절대값)를 표 2에 나타낸다.
(비교예 8)
실시예 4에 있어서의 시험편의 제1의 도체층의 동박을 에칭하지 않았다. 도 16에 나타내는 영역 (Ⅱ)의 평균 폭(L)이 0mm인 시험편에 대해서, 실시예 4와 마찬가지로 하여 S 파라미터를 측정하고, 그래프를 작성하였다. 그래프를 도 21에 나타낸다. 또, 의사 적분값으로서 400점의 측정값의 총합을 구하였다.
(비교예 9)
노이즈 억제층을 형성하지 않은 외에는, 실시예 4와 마찬가지로 하여 2층 기판을 제작하였다. 실시예 4와 마찬가지로 하여 당해 2층 기판으로부터 시험편을 잘라냈다. 시험편의 제1의 도체층의 동박을 에칭하지 않았다. 실시예 4와 마찬가지로 하여 당해 시험편의 S 파라미터를 측정하고, 그래프를 작성하였다. 그래프를 도 21에 나타낸다. 또, 의사 적분값으로서 400점의 측정값의 총합을 구하였다. 비교예 8의 의사 적분값과 비교예 9의 의사 적분값의 차(절대값)를 표 2에 나타낸다.
Figure 112009005011572-PCT00002
표 2의 결과로부터, 제1의 도체층(111)이 작고, 영역 (Ⅱ)의 평균 폭(L)이 커질수록 노이즈 억제 효과가 높다는 것을 알 수 있다. 영역 (Ⅱ)가 없는 비교예 8에서는 노이즈 억제 효과가 전혀 인지되지 않는다.
(실시예 7)
노이즈 억제층의 두께를 20nm로 한 외에는, 실시예 4와 마찬가지로 하여 2층 기판을 제작하였다. 당해 2층 기판으로부터 100mm×200mm의 크기의 시험편을 잘라내고, 당해 시험편의 제1의 도체층의 동박의 길이 방향에 따른 양 측부를 에칭하고, 도 16에 나타내는 것 같은, 영역 (Ⅱ)의 평균 폭(L)이 30mm인 노이즈 억제 구조체(110)를 얻었다. 또한, 각 층을 적층하기 전에는, 제1의 도체층, 제2의 도체층 및 노이즈 억제층에, 쓰루홀(through hole)과 접촉하지 않기 위해 안티비어(anti via)를 미리 형성해 두었다.
노이즈 억제 구조체(110)의 제1의 도체층(111)을 전원층으로 하고, 제2의 도체층(112)를 그라운드층으로 하였다. 전원층 및 그라운드층의 양 외면에, 두께 18μm의 동박을, 두께 50μm의 에폭시계 프리프레그로 붙여 신호 전송층을 각각 형성하고, 도 22 및 도 23에 나타내듯이, 신호 전송층을 소정 형상으로 에칭하였다.
도 22 및 도 23에 나타내듯이, 안티비어(anti via)에 쓰루홀(131)을 형성함으로써, 신호 전송층(121)으로부터 쓰루홀(131)을 통하여 신호 전송층(128)으로 건너가고, 다시 쓰루홀(131)을 통하여 신호 전송층(121)으로 돌아오는 구조를 가지는 임피던스 50Ω의 신호 라인(160)을 형성하고, 다층 프린트 배선 기판(120)을 얻었다.
입력용 SMA 커넥터를 신호 라인(160) 및 그라운드층(123)에 접속하고, 출력용 SMA 커넥터를 전원층(126) 및 그라운드층(123)에 접속하였다. 트래킹 제네레이터 부착의 스펙트럼 애널라이저를 이용하여, 신호 라인(160)에 50MHz 내지 3GHz의 신호를 입력하고, 그때의 전원층(126)의 전압 변동을 측정하였다. 측정 결과를 도 24에 나타낸다.
(비교예 10)
영역 (Ⅱ)의 평균 폭(L)을 0mm로 한 외에는, 실시예 7과 마찬가지로 하여 다층 프린트 배선 기판을 얻었다. 실시예 7과 마찬가지로 하여 전원층의 전압 변동을 측정하였다. 측정 결과를 도 24에 나타낸다.
실시예 7과 비교예 10을 비교하면, 전원층(제1의 도체층)이 작고, 영역 (Ⅱ)의 평균 폭(L)이 큰 경우에는, 고주파 신호에 의한 전원층의 여진(勵振)을 억제할 수 있었다. 영역 (Ⅱ)가 없는 비교예 10에서는 노이즈 억제 효과가 전혀 인지되지 않았다.
(실시예 8)
도 25의 단면도에 나타내듯이, 폭 25mm×길이 60mm×두께 12μm의 제1의 도체층(111)과, 폭 60mm×길이 60mm×두께 12μm의 제2의 도체층(112)과, 폭 60mm×길이 60mm×두께 0.1μm의 제1의 절연층(114)(표면 저항 2×109Ω)과, 폭 60mm×길이 60mm×두께 50μm의 제2의 절연층(115)(표면 저항 3×1014Ω)을 가지는 노이즈 억제 구조체(110)를 제작하였다.
노이즈 억제층(113)은 영역 (Ⅱ)의 평균 폭(L)이 3mm로 되고, 영역 (Ⅲ)의 평균 폭(M)이 0mm로 되고, 두께가 15nm로 되도록, 제1의 절연층(114) 상에 은을 일렉트론 빔(Electron Beam)(EB) 증착법에 의해 물리적으로 증착시켜 형성하였다. 노이즈 억제층(113)의 표면 저항은 55Ω이었다.
실시예 4와 마찬가지로 하여 노이즈 억제 구조체(110)의 S 파라미터를 측정하고, 그래프를 작성하였다. 그래프를 도 26에 나타낸다. 또, 의사 적분값으로서 400점의 측정값의 총합을 구하였다. 당해 의사 적분값과 노이즈 억제층을 형성하지 않은 경우의 의사 적분값의 차(절대값)를 표 3에 나타낸다.
(실시예 9)
영역 (Ⅲ)의 평균 폭(M)이 15mm로 되도록 노이즈 억제층(113)을 형성한 외에는, 실시예 8과 마찬가지로 하여 노이즈 억제 구조체(110)를 얻어, 실시예 4와 마찬가지로 하여 노이즈 억제 구조체(110)의 S 파라미터를 측정하고, 그래프를 작성하였다. 그래프를 도 26에 나타낸다. 또, 의사 적분값으로서 400점의 측정값의 총합을 구하였다. 당해 의사 적분값과 노이즈 억제층을 형성하지 않은 경우의 의사 적분값의 차(절대값)를 표 3에 나타낸다.
(실시예 10)
영역 (Ⅲ)의 평균 폭(M)이 23mm로 되도록 노이즈 억제층(113)을 형성한 외에는, 실시예 8과 마찬가지로 하여 노이즈 억제 구조체(110)를 얻어, 실시예 4와 마찬가지로 하여 노이즈 억제 구조체(110)의 S 파라미터를 측정하고, 그래프를 작성하였다. 그래프를 도 26에 나타낸다. 또, 의사 적분값으로서 400점의 측정값의 총합을 구하였다. 당해 의사 적분값과 노이즈 억제층을 형성하지 않은 경우의 의사 적분값의 차(절대값)를 표 3에 나타낸다.
Figure 112009005011572-PCT00003
표 3의 결과로부터, 적어도 제1의 도체층(111)의 주연부에 영역 (I)을 가지면, 영역 (I)의 평균 폭(N)의 크기에 영향을 받지 않고, 노이즈 억제 효과를 발휘한다는 것을 알 수 있었다.
본 발명의 배선 부재는 IC, LSI 등의 반도체 소자나 전자 부품에 전원 공급이나 신호 전송을 하는 프린트 배선 기판을 구성하는 부재로서 유용하다.
또, 본 발명의 노이즈 억제 구조체 및 다층 프린트 배선 기판은 IC, LSI 등의 반도체 소자, 전자 부품 내의 전원층, 이들 전자 부품에 전원 공급이나 신호 전송을 하는 다층 프린트 배선 기판으로서 유용하다.

Claims (20)

  1. 표면 거칠기(Rz)가 2μm 이하인 평활면을 가지는 동박과,
    금속 재료 또는 도전성 세라믹스를 포함하는 두께 5∼200nm의 노이즈 억제층과,
    상기 동박의 평활면측과 상기 노이즈 억제층 사이에 설치된 절연성 수지층을 가지는 배선 부재.
  2. 제1항에 있어서,
    상기 노이즈 억제층이 금속 재료 또는 도전성 세라믹스가 존재하지 않는 결함을 가지는 것을 특징으로 하는 배선 부재.
  3. 제1항 또는 제2항에 있어서,
    상기 동박의 평활면측과 상기 절연성 수지층 사이에 접착 촉진층을 가지는 것을 특징으로 하는 배선 부재.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 노이즈 억제층의 상기 동박측과는 반대측의 표면에 접착 촉진층을 가지는 것을 특징으로 하는 배선 부재.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 절연성 수지층의 두께가 0.1∼10μm인 것을 특징으로 하는 배선 부재.
  6. 제1항 내지 제5항 중 어느 한 항에 기재된 배선 부재를 구비하는 프린트 배선 기판.
  7. 제6항에 있어서,
    상기 동박이 전원층이고,
    전원층과 그라운드층 사이에 상기 노이즈 억제층이 배치되어 있는 것을 특징으로 하는 프린트 배선 기판.
  8. 제1의 도체층과,
    제2의 도체층과,
    제1의 도체층과 제2의 도체층 사이에 설치된 노이즈 억제층과,
    제1의 도체층과 노이즈 억제층 사이에 설치된 제1의 절연층과,
    제2의 도체층과 노이즈 억제층 사이에 설치된 제2의 절연층을 가지고,
    노이즈 억제층이 제1의 도체층과 전자 결합하는 금속 재료 또는 도전성 세라믹스를 포함하는 두께 5∼300nm의 층이고,
    노이즈 억제층과 제1의 도체층이 대향하고 있는 영역인 영역 (I), 및 노이즈 억제층과 제1의 도체층이 대향하고 있지 않은 영역이고, 또한 노이즈 억제층과 제2 의 도체층이 대향하고 있는 영역인 영역 (Ⅱ)를 가지고, 또한 영역 (I) 및 영역 (Ⅱ)가 인접하는 노이즈 억제 구조체.
  9. 제8항에 있어서,
    노이즈 억제층의 면적이 제2의 도체층의 면적과 실질적으로 동일한 것을 특징으로 하는 노이즈 억제 구조체.
  10. 제7항 또는 제8항에 있어서,
    제1의 도체층(11)의 주연부에 영역 (I)을 가지고,
    제1의 도체층(11)이 존재하는 영역으로서, 또한 제1의 도체층(11)과 노이즈 억제층(13)이 대향하지 않는 영역인 영역 (Ⅲ)을 가지는 것을 특징으로 하는 노이즈 억제 구조체.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서,
    제1의 도체층이 복수로 분할되어 있는 것을 특징으로 하는 노이즈 억제 구조체.
  12. 제8항 내지 제11항 중 어느 한 항에 있어서,
    제1의 절연층의 두께가 0.05∼25μm인 것을 특징으로 하는 노이즈 억제 구조체.
  13. 제12항에 있어서,
    제1의 절연층의 비유전율이 2 이상인 것을 특징으로 하는 노이즈 억제 구조체.
  14. 제8항 내지 제13항 중 어느 한 항에 있어서,
    노이즈 억제층이 금속 재료 또는 도전성 세라믹스가 존재하지 않는 결함을 가지는 것을 특징으로 하는 노이즈 억제 구조체.
  15. 제7항 내지 제13항 중 어느 한 항에 있어서,
    하기 식 (1)에서 구한 영역 (I)의 평균 폭이 0.1mm 이상인 것을 특징으로 하는 노이즈 억제 구조체.
    영역 (I)의 평균 폭〔mm〕= 영역 (I)의 면적〔mm2〕/ 영역 (I)과 영역 (Ⅱ)의 경계선의 길이〔mm〕···(1)
  16. 제8항 내지 제15항 중 어느 한 항에 있어서,
    하기 식 (2)에서 구한 영역 (Ⅱ)의 평균 폭이 1∼50mm인 것을 특징으로 하는 노이즈 억제 구조체.
    영역 (Ⅱ)의 평균 폭〔mm〕= 영역 (Ⅱ)의 면적〔mm2〕/ 영역 (I)과 영역 (Ⅱ)의 경계선의 길이〔mm〕···(2)
  17. 제8항 내지 제16항 중 어느 한 항에 기재된 노이즈 억제 구조체를 구비하는 다층 프린트 배선 기판.
  18. 제17항에 있어서,
    제1의 도체 및 제2의 도체의 어느 일방이 전원층이고, 타방이 그라운드층인 것을 특징으로 하는 다층 프린트 배선 기판.
  19. 제18항에 있어서,
    신호 전송층을 더 가지고,
    신호 전송층과 노이즈 억제층 사이에는 전원층 또는 그라운드층이 존재하는 것을 특징으로 하는 다층 프린트 배선 기판.
  20. 제17항 내지 제19항 중 어느 한 항에 있어서,
    노이즈 억제 구조체가 용량성 적층체인 것을 특징으로 하는 다층 프린트 배선 기판.
KR1020097001706A 2006-06-30 2007-06-29 노이즈 억제 배선 부재 및 프린트 배선 기판 KR101162405B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2006-181179 2006-06-30
JP2006181179A JP5138185B2 (ja) 2006-06-30 2006-06-30 プリント配線基板
JP2006199286A JP4916803B2 (ja) 2006-07-21 2006-07-21 多層プリント回路基板
JPJP-P-2006-199286 2006-07-21
PCT/JP2007/063139 WO2008001897A1 (fr) 2006-06-30 2007-06-29 Élément de câblage à suppression de bruit et planchette de câblage imprimé

Publications (2)

Publication Number Publication Date
KR20090024821A true KR20090024821A (ko) 2009-03-09
KR101162405B1 KR101162405B1 (ko) 2012-07-04

Family

ID=38845660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097001706A KR101162405B1 (ko) 2006-06-30 2007-06-29 노이즈 억제 배선 부재 및 프린트 배선 기판

Country Status (5)

Country Link
US (1) US8134084B2 (ko)
EP (2) EP2222144B1 (ko)
KR (1) KR101162405B1 (ko)
TW (1) TWI341158B (ko)
WO (1) WO2008001897A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012111938A3 (ko) * 2011-02-14 2012-11-29 주식회사 케이엠더블유 스트립라인 연결 장치
KR20170118920A (ko) * 2015-03-31 2017-10-25 제이엑스금속주식회사 전자파 실드재
KR20180047857A (ko) * 2016-11-01 2018-05-10 삼성전자주식회사 크로스토크 노이즈의 감소를 위한 신호 전송 채널, 이를 포함하는 모듈 기판 및 메모리 모듈
KR20190025760A (ko) * 2015-03-30 2019-03-11 제이엑스금속주식회사 전자파 실드재

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8134084B2 (en) * 2006-06-30 2012-03-13 Shin-Etsu Polymer Co., Ltd. Noise-suppressing wiring-member and printed wiring board
US8761895B2 (en) * 2008-03-20 2014-06-24 Greatbatch Ltd. RF activated AIMD telemetry transceiver
CN101275308B (zh) * 2007-03-26 2010-06-02 上海特安纶纤维有限公司 全间位芳香族聚砜酰胺纤维的制造方法
TWI379621B (en) * 2007-08-02 2012-12-11 Shinetsu Polymer Co Conductive noise suppressing structure and wiring circuit substrate
KR100891531B1 (ko) * 2007-09-10 2009-04-03 주식회사 하이닉스반도체 패턴 정렬 불량 검출 장치
KR101385094B1 (ko) * 2007-09-11 2014-04-14 삼성디스플레이 주식회사 인쇄회로기판, 이를 갖는 표시장치 및 이의 제조방법
US7821796B2 (en) 2008-01-17 2010-10-26 International Business Machines Corporation Reference plane voids with strip segment for improving transmission line integrity over vias
EP2249478B1 (en) * 2008-02-20 2015-01-07 Taiyo Yuden Co., Ltd. Filter, branching filter, communication module, and communication equipment
US9463329B2 (en) 2008-03-20 2016-10-11 Greatbatch Ltd. Shielded three-terminal flat-through EMI/energy dissipating filter with co-fired hermetically sealed feedthrough
US10080889B2 (en) 2009-03-19 2018-09-25 Greatbatch Ltd. Low inductance and low resistance hermetically sealed filtered feedthrough for an AIMD
CN102037528A (zh) 2008-03-20 2011-04-27 格瑞巴奇有限公司 屏蔽三端子平通emi/消能滤波器
US11147977B2 (en) 2008-03-20 2021-10-19 Greatbatch Ltd. MLCC filter on an aimd circuit board conductively connected to a ground pin attached to a hermetic feedthrough ferrule
JP5082060B2 (ja) * 2008-05-22 2012-11-28 学校法人明星学苑 低特性インピーダンス電源・グランドペア線路構造
JP2010050166A (ja) * 2008-08-19 2010-03-04 Shin Etsu Polymer Co Ltd プリント配線板
JP5292027B2 (ja) * 2008-09-09 2013-09-18 信越ポリマー株式会社 光トランシーバ
JP5292033B2 (ja) * 2008-09-17 2013-09-18 信越ポリマー株式会社 プリント配線板
US8095224B2 (en) 2009-03-19 2012-01-10 Greatbatch Ltd. EMI shielded conduit assembly for an active implantable medical device
TWI425881B (zh) * 2009-04-29 2014-02-01 Compal Electronics Inc 電子裝置
JP5722608B2 (ja) * 2009-12-15 2015-05-20 旭化成せんい株式会社 ノイズ吸収布帛
JP5380355B2 (ja) * 2010-04-15 2014-01-08 信越ポリマー株式会社 プリント配線板およびその製造方法
US9427596B2 (en) 2013-01-16 2016-08-30 Greatbatch Ltd. Low impedance oxide resistant grounded capacitor for an AIMD
US10596369B2 (en) 2011-03-01 2020-03-24 Greatbatch Ltd. Low equivalent series resistance RF filter for an active implantable medical device
US9931514B2 (en) 2013-06-30 2018-04-03 Greatbatch Ltd. Low impedance oxide resistant grounded capacitor for an AIMD
US10350421B2 (en) 2013-06-30 2019-07-16 Greatbatch Ltd. Metallurgically bonded gold pocket pad for grounding an EMI filter to a hermetic terminal for an active implantable medical device
US10272252B2 (en) 2016-11-08 2019-04-30 Greatbatch Ltd. Hermetic terminal for an AIMD having a composite brazed conductive lead
US11198014B2 (en) 2011-03-01 2021-12-14 Greatbatch Ltd. Hermetically sealed filtered feedthrough assembly having a capacitor with an oxide resistant electrical connection to an active implantable medical device housing
US8587950B2 (en) 2011-05-31 2013-11-19 Server Technology, Inc. Method and apparatus for multiple input power distribution to adjacent outputs
US20130046354A1 (en) 2011-08-19 2013-02-21 Greatbatch Ltd. Implantable cardioverter defibrillator designed for use in a magnetic resonance imaging environment
US9504843B2 (en) 2011-08-19 2016-11-29 Greatbach Ltd. Implantable cardioverter defibrillator designed for use in a magnetic resonance imaging environment
TW201316895A (zh) * 2011-10-14 2013-04-16 Hon Hai Prec Ind Co Ltd 可抑制電磁干擾的電路板
US8559678B2 (en) * 2011-10-31 2013-10-15 Cisco Technology, Inc. Method and apparatus for determining surface roughness of metal foil within printed circuits
US9433078B2 (en) * 2011-11-09 2016-08-30 Sanmina Corporation Printed circuit boards with embedded electro-optical passive element for higher bandwidth transmission
WO2013168761A1 (ja) * 2012-05-10 2013-11-14 日立化成株式会社 多層配線基板
US9093974B2 (en) 2012-09-05 2015-07-28 Avx Corporation Electromagnetic interference filter for implanted electronics
USRE46699E1 (en) 2013-01-16 2018-02-06 Greatbatch Ltd. Low impedance oxide resistant grounded capacitor for an AIMD
US20160029477A1 (en) * 2013-02-27 2016-01-28 Nec Corporation Wiring substrate, semiconductor device, printed board, and method for producing wiring substrate
TWI639515B (zh) * 2014-03-21 2018-11-01 Ｊｘ日鑛日石金屬股份有限公司 附載子金屬箔
US20160285171A1 (en) * 2015-03-27 2016-09-29 John Bernard Moylan Flexible Asymmetric Radio Frequency Data Shield
US10088642B2 (en) 2016-11-09 2018-10-02 International Business Machines Corporation Coaxial wire and optical fiber trace via hybrid structures and methods to manufacture
US10249415B2 (en) 2017-01-06 2019-04-02 Greatbatch Ltd. Process for manufacturing a leadless feedthrough for an active implantable medical device
JP6338750B1 (ja) * 2017-03-03 2018-06-06 株式会社トーキン 装置
JP6872449B2 (ja) * 2017-07-20 2021-05-19 信越ポリマー株式会社 電磁波シールドフィルム及びその製造方法、並びに電磁波シールドフィルム付きプリント配線板及びその製造方法
EP3439438B1 (en) * 2017-08-02 2024-10-09 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Non-uniform magnetic foil embedded in component carrier
US10912945B2 (en) 2018-03-22 2021-02-09 Greatbatch Ltd. Hermetic terminal for an active implantable medical device having a feedthrough capacitor partially overhanging a ferrule for high effective capacitance area
US10905888B2 (en) 2018-03-22 2021-02-02 Greatbatch Ltd. Electrical connection for an AIMD EMI filter utilizing an anisotropic conductive layer
TWI787258B (zh) * 2018-05-02 2022-12-21 日商麥克賽爾股份有限公司 電磁波吸收薄片
JP6962289B2 (ja) * 2018-07-31 2021-11-05 株式会社オートネットワーク技術研究所 配線部材
US11152903B2 (en) 2019-10-22 2021-10-19 Texas Instruments Incorporated Ground noise suppression on a printed circuit board

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155655A (en) 1989-08-23 1992-10-13 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5561584A (en) 1993-09-30 1996-10-01 Vimak Corporation Electrical ground plane apparatus
JPH08309918A (ja) 1995-05-22 1996-11-26 Nippon Denkai Kk 銅張積層板とそれを用いたプリント回路板およびこれらの製法
JPH0993034A (ja) 1995-09-22 1997-04-04 Tokin Corp 複合磁性体及びその製造方法ならびに電磁干渉抑制体
JPH09181476A (ja) 1995-12-26 1997-07-11 Mitsui Mining & Smelting Co Ltd 超微結晶磁性膜からなる電波吸収体
JP2867985B2 (ja) 1996-12-20 1999-03-10 日本電気株式会社 プリント回路基板
JPH1197810A (ja) 1997-09-17 1999-04-09 Toshiba Corp 回路基板
JP3626354B2 (ja) 1998-09-21 2005-03-09 株式会社東芝 配線基板
JP2001068801A (ja) 1999-08-27 2001-03-16 Sony Corp プリント配線板
US6469259B2 (en) 2000-02-29 2002-10-22 Kyocera Corporation Wiring board
JP4191888B2 (ja) 2000-11-10 2008-12-03 Ｎｅｃトーキン株式会社 電磁雑音抑制体およびそれを用いた電磁雑音の抑制方法
US6653573B2 (en) 2000-04-04 2003-11-25 Nec Tokin Corporation Wiring board comprising granular magnetic film
US6606792B1 (en) 2000-05-25 2003-08-19 Oak-Mitsui, Inc. Process to manufacturing tight tolerance embedded elements for printed circuit boards
US6556453B2 (en) * 2000-12-13 2003-04-29 Intel Corporation Electronic circuit housing with trench vias and method of fabrication therefor
JP3922039B2 (ja) 2002-02-15 2007-05-30 株式会社日立製作所 電磁波吸収材料及びそれを用いた各種製品
JP2003283073A (ja) 2002-03-27 2003-10-03 Kyocera Corp 配線基板
JP2004119961A (ja) 2002-09-02 2004-04-15 Furukawa Techno Research Kk チップオンフィルム用、プラズマディスプレイ用、または高周波プリント配線板用銅箔
WO2004086837A1 (ja) * 2003-03-25 2004-10-07 Shin-Etsu Polymer Co., Ltd. 電磁波ノイズ抑制体、電磁波ノイズ抑制機能付物品、およびそれらの製造方法
JP3977790B2 (ja) 2003-09-01 2007-09-19 古河サーキットフォイル株式会社 キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
WO2005099328A1 (ja) 2004-03-31 2005-10-20 Zeon Corporation 回路基板及びその製造方法
JP4539960B2 (ja) 2004-04-30 2010-09-08 日鉱金属株式会社 プリント配線基板用金属材料
JP4426900B2 (ja) 2004-05-10 2010-03-03 三井金属鉱業株式会社 プリント配線基板、その製造方法および半導体装置
JP2006066810A (ja) 2004-08-30 2006-03-09 Fuji Xerox Co Ltd プリント配線基板及びこれを備えた画像形成装置
JP4765284B2 (ja) 2004-09-01 2011-09-07 東レ株式会社 多層ポリイミドフィルム及びこれを用いた金属層付き積層フィルム
JP4611699B2 (ja) 2004-09-24 2011-01-12 信越ポリマー株式会社 伝導ノイズ抑制体および伝導ノイズ対策方法
JP4611758B2 (ja) 2004-10-12 2011-01-12 信越ポリマー株式会社 伝導ノイズ抑制体および伝導ノイズ抑制体付電子部品
JP2006181179A (ja) 2004-12-28 2006-07-13 Sekigiku:Kk 仏具
FR2880839B1 (fr) 2005-01-18 2007-03-02 Michelin Soc Tech Systeme comprenant une jante, un pneumatique, un anneau de soutien allege et un dispositif esp
US8134084B2 (en) * 2006-06-30 2012-03-13 Shin-Etsu Polymer Co., Ltd. Noise-suppressing wiring-member and printed wiring board

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012111938A3 (ko) * 2011-02-14 2012-11-29 주식회사 케이엠더블유 스트립라인 연결 장치
KR20190025760A (ko) * 2015-03-30 2019-03-11 제이엑스금속주식회사 전자파 실드재
US10442159B2 (en) 2015-03-30 2019-10-15 Jx Nippon Mining & Metals Corporation Electromagnetic shielding material
KR20170118920A (ko) * 2015-03-31 2017-10-25 제이엑스금속주식회사 전자파 실드재
US10272646B2 (en) 2015-03-31 2019-04-30 Jx Nippon Mining & Metals Corporation Electromagnetic shielding material
KR20180047857A (ko) * 2016-11-01 2018-05-10 삼성전자주식회사 크로스토크 노이즈의 감소를 위한 신호 전송 채널, 이를 포함하는 모듈 기판 및 메모리 모듈

Also Published As

Publication number Publication date
US8134084B2 (en) 2012-03-13
TWI341158B (en) 2011-04-21
EP2048919A1 (en) 2009-04-15
KR101162405B1 (ko) 2012-07-04
EP2222144A2 (en) 2010-08-25
TW200814896A (en) 2008-03-16
EP2222144A3 (en) 2011-04-20
EP2222144B1 (en) 2014-07-30
US20080049410A1 (en) 2008-02-28
EP2048919A4 (en) 2010-01-06
WO2008001897A1 (fr) 2008-01-03

Similar Documents

Publication Publication Date Title
KR101162405B1 (ko) 노이즈 억제 배선 부재 및 프린트 배선 기판
JP5138185B2 (ja) プリント配線基板
JP5380355B2 (ja) プリント配線板およびその製造方法
JP5081831B2 (ja) 配線部材およびその製造方法
TWI653312B (zh) 接著薄膜
KR101464322B1 (ko) 전자파 차단 구조 및 이를 제조하는 방법
JP4916803B2 (ja) 多層プリント回路基板
KR20200130323A (ko) 스루홀 충전용 페이스트
KR101081718B1 (ko) 전도 노이즈 억제 구조체 및 배선 회로 기판
JP2009283901A (ja) カバーレイフィルムおよびフレキシブルプリント配線板
KR20210113961A (ko) 수지 조성물
JP5103088B2 (ja) 伝導ノイズ抑制構造体および配線回路基板
JP5869496B2 (ja) 電磁波ノイズ抑制体、その使用方法及び電子機器
JP2011091082A (ja) プリント配線板の製造方法
JP4611699B2 (ja) 伝導ノイズ抑制体および伝導ノイズ対策方法
JP4920336B2 (ja) 配線部材の製造方法
JP4611698B2 (ja) Ｅｍｃ対策部材およびｅｍｃ対策方法
JP2005122915A (ja) 電気コネクタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 8