KR20080108542A - 반도체 발광 소자, 이의 제조 방법 및 이를 포함한 램프 - Google Patents

반도체 발광 소자, 이의 제조 방법 및 이를 포함한 램프 Download PDF

Info

Publication number
KR20080108542A
KR20080108542A KR1020087025050A KR20087025050A KR20080108542A KR 20080108542 A KR20080108542 A KR 20080108542A KR 1020087025050 A KR1020087025050 A KR 1020087025050A KR 20087025050 A KR20087025050 A KR 20087025050A KR 20080108542 A KR20080108542 A KR 20080108542A
Authority
KR
South Korea
Prior art keywords
light emitting
anode
semiconductor layer
semiconductor light
emitting device
Prior art date
Application number
KR1020087025050A
Other languages
English (en)
Other versions
KR100998822B1 (ko
Inventor
겐조 하나와
야스노리 요꼬야마
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20080108542A publication Critical patent/KR20080108542A/ko
Application granted granted Critical
Publication of KR100998822B1 publication Critical patent/KR100998822B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

[과제] 본 발명은 광 취출성이 양호하고 밝고, 본딩 시의 전극 박리를 없앨 수 있는 반도체 발광 소자의 제공을 목적으로 한다.
[해결과제] 본 발명은 기판 (11) 상에 n형 반도체층 (13), 발광층 (14) 및 p형 반도체층 (15)가 적층되고, p형 반도체층 (15) 상에 투광성 양극 (16)이 적층됨과 함께, 상기 투광성 양극 (16)에 양극 본딩 패드 (17)이 설치되고, 상기 n형 반도체층 (13) 상에 음극 본딩 패드 (18)이 설치된 반도체 발광 소자 (1)을 제조하는 것을 특징으로 한다.
질화갈륨계 화합물 반도체 발광 소자, n형 반도체층, 발광층, p형 반도체층, 투광성 양극, 양극 본딩 패드, 음극 본딩 패드

Description

반도체 발광 소자의 제조 방법 및 반도체 발광 소자와 이를 구비한 램프{METHOD FOR MANUFACTURING SEMICONDUCTOR LIGHT EMITTING ELEMENT, SEMICONDUCTOR LIGHT EMITTING ELEMENT AND LAMP PROVIDED WITH THE SEMICONDUCTOR LIGHT EMITTING ELEMENT}
본 발명은 질화갈륨계 등의 반도체 발광 소자의 제조 방법 및 반도체 발광 소자에 관한 것으로서, 특히 전극 부분의 접속 저항을 낮게 하는 것이 가능한 기술의 개량에 관한 것이다.
본원은 2006년 4월 13일에 일본에 출원된 일본 특허 출원 제2006-110830호에 기초하여 우선권을 주장하며, 그 내용을 여기에 원용한다.
화합물 반도체 발광 소자의 일례로서 기판 상에 n형의 질화갈륨계 화합물 반도체층과 p형의 질화갈륨계 화합물 반도체층을 적층한 구조가 알려져 있고, 그 중에서도 최근 들어 단파장 광 발광 소자로서 질화갈륨(GaN)계 화합물 반도체 발광 소자가 주목되고 있다. 이 질화갈륨계 화합물 반도체 발광 소자는 사파이어 단결정을 비롯하여, 여러가지 산화물이나 III-V족 화합물을 기판으로 하고, 이들 기판 상에 유기 금속 기상 화학 반응법(MOCVD법)이나 분자선 에피택시법(MBE법)에 의해서 n형이나 p형의 반도체층과 발광층을 적층하여 제조된다.
이 종류의 질화갈륨계 화합물 반도체 발광 소자의 특징으로서, 광 취출 효율을 향상시키기 위해서, 전극 직하의 발광층에서 발광한 광이 전극에 의해 차단되지 않도록 양극으로서 투명 전극을 이용하여 양극을 투과시킨 광을 양호한 효율로 취출하도록 구성되어 있다.
또한, 투명 전극을 포함하는 종래의 투광성의 양극은 Ni나 Co 등의 산화물과, Au 등의 컨택트 금속을 조합한 박막 적층 구조으로 되어 있는데, 최근에는 ITO(In2O3-SnO2) 등, 보다 도전성이 높은 투명 산화물 도전 재료를 사용하거나, 컨택트 금속의 막 두께를 최대한 얇게 하여 투광성을 높인 층 구조의 것이 양극으로서 채용되어, 발광층으로부터의 광을 양호한 효율로 외부로 취출하는 기술이 제안되어 있다.
그러나, ITO 등의 투명 산화물 도전 재료를 포함하는 투명 전극을 p형의 질화갈륨계 화합물 반도체층 상에 형성하고, 이 투명 전극 상에 외부 전기 접속을 위한 본딩 패드를 형성하면, 투명 전극과 p형 반도체층 간의 양호한 오믹 접촉(ohmic contact), 및 높은 접합 강도를 취하는 것이 어려워져, 접속 계면에서의 접촉 저항을 충분히 낮게 하는 것이 곤란해져서, 결과적으로 반도체 발광 소자로서의 Vf(표준 순전압)가 상승하여, 휘도가 저하되는 문제가 있었다. 또한, 와이어 본딩 시에 본딩 패드에 작용하는 부하의 관계로부터, 투명 전극이 p형 반도체층으로부터 박리되는 문제도 갖고 있었다.
따라서, 이러한 문제를 해결하기 위해서, 도 4에 도시하는 구조와 같이 사파 이어 기판 (100) 상에 n형 반도체층 (101)을 적층하고, 반도체층 (101) 상에 부분적으로 p형 반도체층 (103)과 전극 패드 (104)를 형성하고, p형 반도체층 (103) 상에 ITO(인듐주석 산화물)제의 투명 전극 (105)를 형성하고, 상기 투명 전극 (105)의 일부에 컨택트홀 (106)을 형성하고, 이 컨택트홀 (106)을 통해 본딩 패드 (107)을 직접 p형 반도체층 (103)에 접속한 구조의 반도체 발광 소자 (108)이 알려져 있다.(특허 문헌 1 참조)
이와 같이 본딩 패드 (107)을 직접 p형 반도체층 (103)에 접속한 구조에 따르면, 본딩 패드 (107)은 투명 전극 (105)에 대한 보다 강한 접합 강도로 p형 반도체층 (103)에 접착하기 때문에, 본딩 시에 와이어에 의해서 본딩 패드 (107)을 인장하는 힘이 작용하더라도 본딩 패드 (107)이 박리되지 않는 특징도 갖고 있다.
특허 문헌 1: 일본 특허 공개 (평)7-94782호 공보
<발명의 개시>
<발명이 해결하고자 하는 과제>
도 4에 도시하는 구조의 반도체 발광 소자 (108)에서는 본딩 패드 (107)을 p형 반도체층 (103)에 오믹 접촉시킬 수도 있지만, 오믹 접촉은 투명 전극 (105)가 이루고 있기 때문에, 본딩 패드 (107)을 특별히 오믹 접촉시킬 필요는 없다. 이 때문에, 본딩 패드 (107)은 투명 전극 (105)와 전기적으로 접촉하여, p형 반도체층 (103)에 견고하게 부착된다면 어떠한 재료를 사용할 수도 있게 된다.
그런데, 투명 전극 (105)에 컨택트홀 (106)을 형성한다는 것은, 전류의 흐름이 투명 전극 (105)의 전체에 퍼지는 것을 저해하여, 휘도 저하, Vf(표준 순전압) 상승의 원인이 되기 쉬운 문제가 있다.
또한 도 4에 나타내는 구조에서는, 특허 문헌 1의 실시예에 기술되어 있는 바와 같이, 98％ 이상 정도의 수율 밖에 얻어지지 않는 문제가 있고, 이 종류의 반도체 발광 소자를 대량 생산하는 경우의 본딩 패드의 박리 확률은, ppm 단위로 저하시키는 것이 바람직하다고 생각된다.
또한, 도 4에 도시하는 구조에 있어서는, 투명 전극 (105)의 일부를 관통하는 형태의 컨택트홀 (106)을 형성하는 것이 필수적이어서, 투명 전극 (105)에 컨택트홀 (106)을 형성하기 위한 포토리소그래피 공정이 별도 필요하게 되기 때문에, 공정수가 증가함과 동시에, 포토리소그래피 공정 시에 행하는 에칭의 상황에 따라서는 컨택트홀 직하의 p형 반도체층 표면을 손상시킬 우려를 갖고 있었다.
또한, 본딩 패드 (107)을 p형 반도체층 (103)에 바로 접속했다고해도, 이상적인 오믹 접촉성을 나타내는 접촉 저항이 되는 것은 아니고, 한층 더 접촉 저항의 감소, 또는 Vf의 감소가 요망되고 있다.
본 발명은 상기 사정을 감안하여 이루어진 것으로, 광 취출성이 양호하여 밝고, 본딩 시의 전극 박리를 없앨 수 있는 반도체 발광 소자의 제공을 목적으로 한다.
또한, 본 발명은 ITO 등의 투광성 산화물 도전 재료의 투명 전극에 컨택트홀을 형성하고 본딩 패드를 p형 반도체층에 바로 접속하는 구조를 채용하지 않더라도, p형 반도체층 상에 투광성 산화물 도전 재료의 전극을 적층하고 그 위에 본딩 패드를 적층한다는 일반적인 구조를 채용한 뒤에 접속하는 투광성 양극의 시트 저항을 감소시켜서, 반도체 발광 소자로서 낮은 Vf를 실현할 수 있는 기술의 제공을 목적으로 한다.
<과제를 해결하기 위한 수단>
상기 목적을 달성하기 위해서 본 발명은 이하의 구성을 채용하였다.
(1) 본 발명의 반도체 발광 소자의 제조 방법은 기판 상에 n형 반도체층, 발광층 및 p형 반도체층이 적층되고, p형 반도체층 상에 투광성 양극이 적층됨과 함께, 상기 투광성 양극에 양극 본딩 패드가 설치되고, 상기 n형 반도체층 상에 음극 본딩 패드가 설치된 반도체 발광 소자를 제조하는 방법이며, 상기 p형 반도체층 상에 투광성 산화물 도전 재료의 투광성 양극을 화학양론 조성보다도 산소 부족한 상태로 형성한 후, 산소 함유 분위기 중에서 어닐링 처리하고, 그 후, 무산소 분위기에서 재어닐링 처리하는 것을 특징으로 한다.
(2) 화학양론 조성보다도 산소가 부족한 상태가, 화학양론 조성의 산소 농도에 비하여, 0.01 원자％ 내지 10 원자％의 범위에서 산소가 부족한 상태인 것을 특징으로 한다.
(3) 본 발명의 반도체 발광 소자의 제조 방법은 상기 반도체층을 질화갈륨계 화합물 반도체로 구성하는 것을 특징으로 한다.
(4) 본 발명의 반도체 발광 소자의 제조 방법은 상기 어닐링 처리하기 이전의 성막한 채의 상태의 상기 투광성 양극의 투과율을 80％ 내지 90％의 범위로 하고, 상기 어닐링 처리에 의해 투과율을 향상시키고, 그 후 무산소 분위기에서 재어닐링 처리하는 것을 특징으로 하는 것을 특징으로 한다.
(5) 본 발명의 반도체 발광 소자의 제조 방법은 상기 재어닐링 처리에 의해 상기 투광성 양극의 시트 저항을 감소시키는 것을 특징으로 한다.
(6) 본 발명의 반도체 발광 소자의 제조 방법은 상기 투광성 양극을 상기 p형 반도체층 상면의 거의 전체면에 형성하는 것을 특징으로 한다.
(7) 본 발명의 반도체 발광 소자의 제조 방법은 상기 어닐링 처리를 250℃ 내지 600℃의 온도 범위에서 행하는 것을 특징으로 한다.
(8) 본 발명의 반도체 발광 소자의 제조 방법은 상기 재어닐링 처리를 N2 가스 분위기 중에서 200℃ 내지 500℃의 온도 범위에서 행하는 것을 특징으로 한다.
(9) 본 발명의 반도체 발광 소자의 제조 방법은 상기 화학양론 조성보다도 산소 부족인 투광성 양극에 대하여 상기 어닐링 처리와 재어닐링 처리를 실시함으로써, 상기 투광성 양극의 시트 저항을 20Ω/□ 이하로 하는 것을 특징으로 한다.
(10) 본 발명의 반도체 발광 소자의 제조 방법은 상기 투광성 양극을 구성하는 투광성 산화물 도전 재료로서, ITO(In2O3-SnO2), AZnO(ZnO-Al2O3), IZnO(In2O3-ZnO), GZO(ZnO-Ga2O3)를 포함하는 1종류 이상을 선택하는 것을 특징으로 한다.
(11) 본 발명의 반도체 발광 소자는, 상기 (1) 내지 (10) 중 어느 한 항에 기재된 반도체 발광 소자의 제조 방법에 의해 얻어진 것을 특징으로 한다.
(12) 본 발명의 램프는 상기 (11)에 기재된 반도체 발광 소자를 구비한 것을 특징으로 한다.
(13) 본 발명의 질화갈륨계 화합물 반도체 발광 소자는, 기판 상에 질화갈륨계 화합물 반도체를 포함하는, n형 반도체층, 발광층 및 p형 반도체층이 적층되고, p형 반도체층 상에 투광성 양극이 적층됨과 함께, 상기 투광성 양극 상에 양극 본딩 패드가 설치되고, n형 반도체층 상에 음극 본딩 패드가 설치된 질화갈륨계 화합물 반도체 발광 소자이며, 상기 투광성 양극의 시트 저항이 20Ω/□ 이하로 된 것을 특징으로 한다.
(14) 본 발명의 질화갈륨계 화합물 반도체 발광 소자는, 상기 p형 반도체층 상에 형성된 화학양론 조성보다도 산소 부족 상태인 투광성 산화물 도전 재료의 투광성 양극에 대한 산소 함유 분위기 중에서 행하는 초기 어닐링 처리와 무산소 분위기 중에서 행하는 재어닐링 처리에 의해, 상기 투광성 양극의 시트 저항이 20Ω/□ 이하로 된 것을 특징으로 한다.
(15) 본 발명의 램프는, 상기 (13) 또는 (14)에 기재된 질화갈륨계 화합물 반도체 발광 소자가 구비된 것을 특징으로 한다.
<발명의 효과>
본 발명의 반도체 발광 소자의 제조 방법에 따르면, p형 반도체층 상에 적층한, 화학양론 조성보다도 산소 부족 상태인 투광성 양극을 산소 함유 분위기 중에서 어닐링 처리하고, 무산소 분위기에서 재어닐링 처리함으로써, 투광성 양극의 높은 투광성과 낮은 시트 저항, 낮은 표준 순전압(Vf), 및 p형 반도체층에 대한 높은 접합 강도를 얻을 수 있다. 따라서 본 발명의 제조 방법에 의해 얻어지는 반도체 발광 소자에 따르면, 고휘도 및 낮은 Vf를 나타내고, 투광성 양극의 접합 강도가 높은 구조를 제공할 수 있다.
또한 본 발명의 반도체 발광 소자는 p형 반도체층측을 발광 관측면으로 하고 p형 반도체층에 형성하는 투광성 양극을 투광성 산화물 도전 재료로 하고, p형 반도체층의 상면의 거의 전체면에 투광성 양극을 형성하고, 투광성 양극의 일부에만 본딩 패드를 형성함으로써, 시트 저항이 낮은 투광성 양극으로부터 p형 반도체층의 거의 전체면에 전류를 균일하게 흘릴 수 있어, 투광성 양극의 투명성을 이용하여 발광을 충분히 외부로 취출할 수 있다. 또한, 투광성 양극과 p형 반도체층의 접합 강도를 높여, 본딩 패드와 p형 반도체층의 접합 강도보다도 높게 할 수가 있기 때문에, 와이어 본딩 시의 본딩 패드의 박리를 방지하여, 대량 생산 시의 본딩 패드 박리를 매우 적은 레벨로 억제하고, 그 결과로서 신뢰성이 우수한 반도체 발광 소자의 구조를 제공할 수 있다.
도 1은 본 발명에 따른 질화갈륨계 화합물 반도체 발광 소자의 일례를 도시하는 단면도이다.
도 2는 동일한 질화갈륨계 화합물 반도체 발광 소자의 일례의 평면도이다.
도 3은 본 발명에 따른 질화갈륨계 화합물 반도체 발광 소자를 구비한 발광 장치의 일례를 도시하는 구성도이다.
도 4는 종래의 질화갈륨계 화합물 반도체 발광 소자의 일례를 도시하는 단면도이다.
<부호의 설명>
1 : 질화갈륨계 화합물 반도체 발광 소자
11 : 기판
12 : 버퍼층
13 : n형 반도체층
14 : 발광층
15 : p형 반도체층
16 : 투광성 양극
17 : 양극 본딩 패드
18 : 음극 본딩 패드
30 : 램프
31,32 : 프레임
33,34 : 본딩 와이어
35 : 몰드부
<발명을 실시하기 위한 최선의 형태>
이하에 본원 발명에 관해서 최선의 실시 형태를 기초로 설명하지만, 본원 발명이 이하의 실시 형태에 의해 한정되는 것이 아니다.
도 1과 도 2는 본 발명에 따른 질화갈륨계 화합물 반도체 발광 소자의 제1 실시 형태를 도시하는 것이다.
도 1과 도 2에 도시하는 본 실시 형태의 질화갈륨계 화합물 반도체 발광 소자 (1)은, 기판 (11) 상에 버퍼층 (12)를 개재하여, 질화갈륨계 화합물 반도체를 포함하는 n형 반도체층 (13), 발광층 (14) 및 p형 반도체층 (15)가 이 순서로 적층된 더블헤테로 구조를 기본으로 하여, p형 반도체층 (15)의 상면의 거의 전체면에 투광성 양극 (16)이 적층됨과 함께, 상기 투광성 양극 (16)의 일부분 상에 양극 본딩 패드 (17)이 설치되고, n형 반도체층 (13)의 일부분 상에 음극 본딩 패드 (18)이 설치된 구조의 질화갈륨계 화합물 반도체 발광 소자이다.
상기 기판 (11)은 사파이어 단결정(Al2O3; A면, C면, M면, R면), 스피넬 단결정(MgAl2O4), ZnO 단결정, LiAlO2 단결정, LiGaO2 단결정, MgO 단결정 등의 산화물 단결정, Si 단결정, SiC 단결정, GaAs 단결정, AlN 단결정, GaN 단결정 및 ZrB2 등의 붕화물 단결정의 공지된 기판 재료를 포함하여, 반도체 발광 소자에 적용되는 공지된 기판으로서 어떠한 기판 재료도 아무런 제한없이 사용할 수 있다. 이들 중에서도, 사파이어 단결정 및 SiC 단결정의 기판 재료를 이용하는 것이 바람직하다. 한편, 기판 (11)의 면방위는 특별히 한정되지 않는다. 또한, 저스트 기판일 수도 있고 오프각을 부여한 기판일 수도 있다.
본 실시 형태에 있어서는, 기판 (11) 상에 버퍼층 (12)를 개재하여, 질화갈륨계 화합물 반도체를 포함하는 n형 반도체층 (13), 발광층 (14) 및 p형 반도체층 (15)가 적층되어 있다. 다만, 사용하는 기판 (11)이나 성막 처리 시의 반도체층의 에피택셜층의 성장 조건에 따라서는, 버퍼층 (12)가 불필요한 경우도 있다.
질화갈륨계 화합물 반도체로서는, 예를 들면 화학식 AlXGaYInZN1-AMA(0≤X≤1, 0≤Y≤1, 0≤Z≤1이고 또한, X+Y+Z=1이고, 기호 M은 질소(N)와는 별도의 제V족 원 소를 나타내고, 0≤A<1임)로 표시되는 질화갈륨계 화합물 반도체가 다수 알려져 있고, 본 발명에 있어서도, 이들 주지의 질화갈륨계 화합물 반도체를 포함해서 화학식 AlXGaYInZN1-AMA(0≤X≤1, 0≤Y≤1, 0≤Z≤1이고 또한, X+Y+Z=1이고, 기호 M은 질소(N)와는 별도의 제V족 원소를 나타내고, 0≤A<1임)로 표시되는 질화갈륨계 화합물 반도체 중 어느 하나를 아무런 제한없이 사용할 수 있다.
질화갈륨계 화합물 반도체는, Al, Ga 및 In 이외에 다른 III족 원소를 함유할 수 있고, 필요에 따라서 Ge, Si, Mg, Ca, Zn, Be, P, As 및 B 등의 원소를 함유할 수도 있다. 또한, 의도적으로 첨가한 원소에 한정되지 않고, 성막 조건 등에 의존하여 필연적으로 포함되는 불순물 및 원료, 반응관 재질에 포함되는 미량 불순물을 포함하는 경우도 있다.
이들 질화갈륨계 화합물 반도체의 성장 방법은 특별히 한정되지 않으며, MOCVD(유기 금속 화학 기상 성장법), HVPE(하이드라이드 기상 성장법), MBE(분자선 에피택시법) 등, 질화물 반도체를 성장시키는 것으로 알려져 있는 모든 방법을 적용할 수 있다. 바람직한 성장 방법으로서는, 막 두께 제어성, 양산성 측면에서 MOCVD법이다. MOCVD법에서는, 캐리어 가스로서 수소(H2) 또는 질소(N2), III족 원료인 Ga원으로서 트리메틸갈륨(TMG) 또는 트리에틸갈륨(TEG), Al원으로서 트리메틸알루미늄(TMA) 또는 트리에틸알루미늄(TEA), In원으로서 트리메틸인듐(TMI) 또는 트리에틸인듐(TEI), V족 원료인 N원으로서 암모니아(NH3), 하이드라진(N2H4) 등이 이용된다.
또한, 도펀트로서는, n형에는 Si 원료로서 모노실란(SiH4) 또는 디실란(Si2H6)을, Ge 원료로서 게르마늄 가스(GeH4)나, 테트라메틸게르마늄((CH3)4Ge)이나 테트라에틸게르마늄((C2H5)4Ge) 등의 유기 게르마늄 화합물을 이용할 수 있다. MBE법에서는 원소상의 게르마늄도 도핑원으로서 이용할 수 있다. p형에는 Mg 원료로서는 예를 들면 비스시클로펜타디에닐마그네슘(Cp2Mg) 또는 비스에틸시클로펜타디에닐마그네슘(EtCp2Mg)을 이용한다.
상기 n형 반도체층 (13)은, 통상 바탕층, n 컨택트층 및 n 클래드층으로 구성된다. n 컨택트층은 바탕층 및/또는 n 클래드층을 겸할 수 있다.
바탕층은 AlXGa1-XN층(0≤x≤1, 바람직하게는 0≤x≤0.5, 더욱 바람직하게는 0≤x≤0.1)으로 구성되는 것이 바람직하다. 바탕층의 막 두께는 0.1 ㎛ 이상이 바람직하고, 보다 바람직하게는 0.5 ㎛ 이상이고, 1 ㎛ 이상이 가장 바람직하다. 이 막 두께 이상으로 하는 편이 결정성이 양호한 AlXGa1-XN층이 얻어지기 쉽다.
상기 바탕층에는 n형 불순물을 1×1017 내지 1×1019/㎤의 범위 내라면 도핑해도 되지만, 도핑하지 않는(<1×1017/㎤) 쪽이 양호한 결정성의 유지라는 점에서 바람직하다. n형 불순물로서는, 특별히 한정되지 않지만, 예를 들면, Si, Ge 및 Sn 등을 들 수 있으며, 바람직하게는 Si 및 Ge이다.
상기 바탕층을 성장시킬 때의 성장 온도는 800 내지 1200℃가 바람직하고, 1000 내지 1200℃의 범위로 조정하는 것이 보다 바람직하다. 이 온도 범위 내로 성장시키면, 결정성이 좋은 바탕층이 얻어진다. 또한, MOCVD 성장로 내의 압력은 15 내지 40 kPa로 조정하는 것이 바람직하다.
n 컨택트층으로서는, 바탕층과 동일하게 AlXGa1-XN층(0≤x≤1, 바람직하게는 0≤x≤0.5, 더욱 바람직하게는 0≤x≤0.1)으로 구성되는 것이 바람직하다. 또한, n형 불순물이 도핑되어 있는 것이 바람직하고, n형 불순물을 1×1017 내지 1×1019/㎤, 바람직하게는 1×1018 내지 1×1019/㎤의 농도로 함유하면, 음극과의 양호한 오믹 접촉의 유지, 균열 발생의 억제, 양호한 결정성의 유지 면에서 바람직하다. n형 불순물로서는, 특별히 한정되지 않지만, 예를 들면, Si, Ge 및 Sn 등을 들 수 있으며, 바람직하게는 Si 및 Ge이다. 성장 온도는 바탕층과 동일하다.
바탕층과 n 컨택트층을 구성하는 질화갈륨계 화합물 반도체는 동일 조성인 것이 바람직하고, 이들 합계의 막 두께를 1 내지 20 ㎛, 바람직하게는 2 내지 15 ㎛, 더욱 바람직하게는 3 내지 12 ㎛의 범위로 설정하는 것이 바람직하다. 막 두께가 이들 범위이면 반도체의 결정성이 양호하게 유지된다.
상기 n 컨택트층과 발광층 (14) 사이에는, n 클래드층을 설치하는 것이 바람직하다.
n 클래드층을 설치함으로써, n 컨택트층의 최외측 표면에 생긴 평탄성의 악화를 보상할 수 있다. n 클래드층은 AlGaN, GaN, GaInN 등에 의해서 형성하는 것이 가능하다. 또한, 이들 구조의 헤테로 접합이나 복수회 적층한 초격자 구조로 할 수도 있다. GaInN으로 하는 경우에는, 발광층의 GaInN의 밴드갭보다도 크게 하는 것이 바람직한 것은 물론이다.
AlcGa1-cN 장벽층의 성장 온도는 700℃ 이상이 바람직하고, 800 내지 1100℃의 온도에서 성장시키면 결정성이 양호해지기 때문에 보다 바람직하다. 또한, GaInN 웰층은 600 내지 900℃, 바람직하게는 700 내지 900℃의 온도에서 성장시킨다. 즉, MQW(다중 양자 웰 구조)의 결정성을 양호하게 하기 위해서는, 층 간에서 성장 온도를 변화시키는 것이 바람직하다.
p형 반도체층 (15)는 통상 p 클래드층 및 p 컨택트층으로 구성된다. 그러나, p 컨택트층이 p 클래드층을 겸할 수도 있다.
p 클래드층으로서는, 발광층의 밴드갭 에너지보다 커지는 조성이고, 발광층에 대한 캐리어를 가두는 것이 가능한 것이면 특별히 한정되지 않지만, 바람직하게는, AldGa1 -dN(0<d≤0.4, 바람직하게는 0.1≤d≤0.3)의 것을 들 수 있다. p 클래드층이 이러한 AlGaN을 포함하면, 발광층에 대한 캐리어를 가두는 면에서 바람직하다. p 클래드층의 막 두께는 특별히 한정되지 않지만, 바람직하게는 1 내지 400 nm이고, 보다 바람직하게는 5 내지 100 nm이다. p 클래드층의 p형 도핑 농도는 1×1018 내지 1×1021/㎤가 바람직하고, 보다 바람직하게는 1×1019 내지 1×1020/㎤이다. p형 도핑 농도가 상기 범위이면, 결정성을 저하시키지 않고 양호한 p형 결정이 얻어진다.
p 컨택트층으로서는, 적어도 AleGa1-eN(0≤e<0.5, 바람직하게는 0≤e≤0.2, 보다 바람직하게는 0≤e≤0.1)을 포함하여 이루어지는 질화갈륨계 화합물 반도체층이다. Al 조성이 상기 범위이면 양호한 결정성의 유지 및 p 오믹 전극과의 양호한 오믹 접촉 면에서 바람직하다.
또한, p형 도펀트를 1×1018 내지 1×1021/㎤의 범위의 농도로 함유하고 있으면, 양호한 오믹 접촉의 유지, 균열 발생의 방지, 양호한 결정성의 유지 면에서 바람직하고, 보다 바람직하게는 5×1019 내지 5×1020/㎤의 범위이다.
p형 불순물로서는 특별히 한정되지 않지만, 예를 들면, 바람직하게는 Mg을 들 수 있다.
p 컨택트층의 막 두께는, 특별히 한정되지 않지만, 0.01 내지 0.5 ㎛가 바람직하고, 보다 바람직하게는 0.1 내지 0.2 ㎛이다. 막 두께가 이 범위이면 발광 출력 면에서 바람직하다.
투광성 양극 (16)은 적어도 p형 반도체층 (15)와 접하는 투광성 산화물 도전 재료의 막을 포함한다. 투광성 산화물 도전 재료를 포함하는 투광성 양극 (16) 상의 일부에는, 회로 기판 또는 리드 프레임 등과의 전기 접속을 위한 양극 본딩 패드 (17)이 설치된다.
투광성 양극 (16)은 ITO(In2O3-SnO2), AZnO(ZnO-Al2O3), IZnO(In2O3-ZnO), GZO(ZnO-Ga2O3)를 포함하는 1종류 이상을 포함한 재료를, 이 기술분야에서 잘 알려져 있었던 관용의 성막 수단으로 p형 반도체층 (15) 상에 직접 성막하여 설치할 수 있다.
상기 투광성 양극 (16)은 p형 반도체층 (15)의 상면의 거의 전부를 덮도록 형성해도 상관없지만, p형 반도체층 (15)의 상면 주변부만 약간 제외하도록 형성할 수도 있다.
또한, 투광성 양극 (16)의 두께로서 100 내지 1000 nm의 범위(0.1 내지 1 ㎛의 범위)를 선택할 수 있다. p형 반도체층 (15)의 상면의 거의 전부를 덮도록 투광성 양극 (16)을 형성하면, 투광성 양극 (16)을 개재하여 p형 반도체층 (15)의 거의 전체면에 균일하게 전계를 인가하는 것이 가능해져, p형 반도체층 (15)의 상면 거의 전체면에서의 균일한 발광 특성을 얻을 수 있다는 점에서 바람직하다.
투광성 양극 (16)이 100 nm보다도 얇아지면, 투광성 양극 (16) 자체의 저항이 커지는 경향이 있어 바람직하지 않다. 반대로, 투광성 양극 (16)이 1000 nm를 초과하는 두께로 하면, 투광성 양극 (16) 자체가 투광성이 되기 어려워져서 실용적이지 않다. 투광성 전극 (16)이 거의 투명하여 거의 발광성을 방해하지 않고, 또한 저항을 낮게 할 수 있는 실용적인 범위로서는, 상기 범위 내에도 10 nm 내지 400 nm의 범위가 보다 바람직하다.
본 발명에서는 상기 투광성 양극 (16)을 형성할 때, 화학양론 조성에 비하여 산소 부족의 상태에서 투광성 산화물 도전 재료의 막을 성막한 후에, 어닐링 처리(열 처리)와 재어닐링 처리를 실시한다. 이들 구체적인 어닐링 조건에 관해서는, 후에 설명하는 제조 방법에서 설명하는 바와 같이 특별한 조건으로 한다.
이 제조 방법에 의해, 예를 들면 ITO로서 In2O3-10％ SnO2의 조성비의 투광성 산화물 도전 재료를 적용하는 경우, 그 시트 저항을 20Ω/□ 이하로 조정하여 오믹 접촉성을 개선하여, 시트 저항의 감소화를 도모하고, p형 반도체층 (15)와의 접합 강도도 향상시킬 수 있는데, 그 때의 가열 조건 등에 관해서는 후에 기재하는 제조 방법의 설명의 란에서 상세히 설명한다.
상기 양극 본딩 패드 (17)은 투광성 양극 (16)의 일부 상에 설치된다. 도 1과 도 2에 도시하는 예에서는, 도 1에 도시하는 투광성 양극 (16) 상의 측면에서 보아 좌단부측, 도 2에 도시하는 투광성 양극 (16)의 평면에서 보아 좌단부측의 거의 중앙의 적절한 위치에 배치되어 있지만, 이들 배치 관계는 일례이고, 이들 도면에 도시하는 위치에 한정하는 것은 아니다.
양극 본딩 패드 (17)의 재료로서는, Au, Al, Ni, Cr, Ti 및 Cu 등을 이용한 도전 재료의 단층막 또는 적층 구조 등, 각종 구조가 주지이고, 이들 주지의 재료, 구조의 것을 아무런 제한없이 사용할 수 있다.
양극 본딩 패드 (17)의 두께는 100 내지 1000 nm(0.1 ㎛ 내지 1 ㎛)의 범위 내인 것이 바람직하다. 또한, 본딩 패드의 특성상, 두께가 큰 쪽이 접합성이 높아지기 때문에, 양극 본딩 패드 (17)의 두께는 300 nm 이상으로 하는 것이 보다 바람직하다. 또한, 제조 비용 측면에서 500 nm 이하로 하는 것이 바람직하다. 또한, 양극 본딩 패드 (17)의 크기는, 일반적인 와이어 본딩 장치로 본딩이 가능한 크기이면 되고, 이 실시 형태에서는 투광성 양극 (16)의 폭의 수분의 일 정도의 크기로 되어 있다.
상기 음극 본딩 패드 (18)은, 기판 (11) 상에, n형 반도체층 (13), 발광층 (14) 및 p형 반도체층 (15)가 순차 적층된 질화갈륨계 화합물 반도체 (1)의 구조에서 상기 n형 반도체층 (13)에 접하도록 형성된다.
이 때문에 음극 본딩 패드 (18)을 형성할 때는 발광층 (14) 및 p형 반도체층 (15)의 일부를 제거하여 n형 반도체층 (13)의 n 컨택트층을 노출시키고, 이 위에 음극 본딩 패드 (18)을 형성한다.
음극 본딩 패드 (18)의 재료로서는, Au, Al, Ni, Cr, Ti 및 Cu 등을 이용한 도전 재료의 단층막 또는 적층 구조 등, 각종 조성 및 구조의 음극이 주지이고, 이들 주지의 음극을 아무런 제한없이 사용할 수 있고, 이 기술분야에서 잘 알려져있었던 관용의 수단으로 설치할 수 있다.
[질화갈륨계 화합물 반도체 발광 소자의 제조 방법]
본 발명은 p형 반도체층 (15) 상에 설치하는 투광성 양극 (16)의 형성 방법과 그 어닐링 처리 방법에 특징의 하나를 갖기 때문에, 이하에 질화갈륨계 화합물 반도체 발광 소자의 제조 방법과 관련지어 설명한다.
<반도체층 형성 공정>
우선, 기판 (11) 상에 버퍼층 (12)를 개재하여, 질화갈륨계 화합물 반도체를 포함하는 n형 반도체층 (13), 발광층 (14) 및 p형 반도체층 (15)를 이 순서로 적층한다. 이러한 질화갈륨계 화합물 반도체의 적층 구조체의 형성에 있어서는, 상술한 바와 같은, 종래부터 이용되고 있는 재질이나 성장 방법을 아무런 제한없이 사 용할 수 있다.
<투광성 양극 형성 공정>
p형 반도체층 (15)를 형성한 후, 그 상면의 거의 전체면에 투광성 산화물 도전 재료의 투광성 양극 (16)을 성막한다. 여기서 이용하는 투광성 양극 (16)의 구성 재료는, ITO(In2O3-SnO2), AZnO(ZnO-Al2O3), IZnO(In2O3-ZnO), GZO(ZnO-Ga2O3) 등의 투광성 산화물 도전 재료 중 어느 하나를 포함한 재료를 포함한다.
본 발명에 따른 투광성 산화물 도전 재료에 있어서, 화학양론 조성보다도 산소가 부족한 상태는, 화학양론 조성의 산소 농도를 100 원자％로 한 경우에 대하여, 0.01 원자％ 내지 10 원자％의 범위에서 산소가 부족한 상태인 것이 바람직하다.
또한, 본 발명에 따른 투광성 산화물 도전 재료에 있어서, 선택할 수 있는 ITO의 일례로서 구체적으로 In2O3-10％ SnO2의 조성비의 것을 적용할 수 있다.
In2O3-10％ SnO2의 조성비의 ITO에 적용한 경우, In2O3-X-10％ SnO2-y의 식으로 산소 부족분을 예시하면, 0.001<X<0.2, 0.001<y<0.2의 식으로 표시할 수 있는 범위의 부족분인 것이 바람직하다. 이 부족분으로 표시되는 범위이면, 대체로 성막한 채의 ITO의 투광성 양극 (16)의 투과율은 80 내지 90％의 범위가 된다. 상술한 ITO의 성막은 EB(일렉트론빔)를 이용한 증착일 수도 있고, 스퍼터일 수도 있다. 스퍼터의 경우의 성막 조건은, 기판 온도 25℃ 내지 300℃, Ar 가스압은 0.2 내지 2 Pa, ITO 스퍼터에 있어서 때때로 행해지는 방법에 O2 첨가가 있지만, 여기서는 O2 첨가는 행하지 않는다.
이들 투광성 산화물 도전 재료의 투광성 양극 (16)을 증착 또는 스퍼터 등의 성막법에 의해 제조하는 경우, 성막 분위기 중에 포함되는 산소를 적게 하면, 산소 부족의 막을 형성할 수 있다. 또한, 일반적으로 ITO 등의 투광성 산화물 도전 재료의 막에 있어서는, 성막 시 또는 성막 후에 있어서 산소 분위기 중에서 어닐링 처리함으로써 막 내에 산소를 공급하고, 산소를 충분히 공급하면 투명성이 보다 향상되지만, 여기서는 성막 분위기 중에 산소를 충분히 공급하지 않고 화학양론 조성보다도 산소가 부족한 상태의 투광성 산화물 도전 재료막을 형성한다. 예를 들면 ITO의 투광성 산화물 도전 재료막이면, 산소가 부족하면 색이 검게 되어 투과율이 저하되는데, 그와 같은 상태의 투광성 산화물 도전 재료막, 예를 들면, 투과율이 90％ 이하인 투광성 산화물 도전 재료막이 된다.
상기 성막 공정에서, 투과율 95％ 이상과 같이 미리 높은 투광성 양극을 형성하면, 즉 산소 부족을 해소한 투과율이 높은 투명 산화물 도전 재료막을 형성하게 되면, 후속 공정에 있어서 산소 함유 분위기에서의 어닐링 처리와 무산소 분위기 중에서의 재어닐링 처리를 실시하더라도 저항치가 높은 레벨에 고정되게 되어, 예를 들면 시트 저항치를 50Ω/□ 정도보다도 낮게 저하시킬 수 없게 된다.
상기 투과율 90％ 이하의 투광성 산화물 도전 재료막을 성막했으면, 산소 함유 분위기 중에서 20℃/분 내지 500℃/분의 범위의 승온 속도로 가열 개시하고, 250℃ 내지 600℃의 범위의 온도에서 30초 내지 10분 정도 유지한 후, 냉각하는 어닐링 처리를 실시한다. 또한, 어닐링 처리할 때의 가열 속도는 20℃/분 내지 500 ℃/분의 범위 중에서도 빠른 쪽이 양호한 재현성을 얻는 데에 있어서 바람직하다.
여기서 이용하는 산소 함유 분위기란 0.1％ 내지 50％ 정도가 바람직하다. 분위기 중의 산소 함유량이 0.1％ 미만이면 투명 산화물 도전 재료막으로부터 점점 산소가 빠지게 되어, 투과율이 더욱 저하되는 경향이 된다. 분위기 중의 산소 함유량이 50％를 초과하면 투과율은 향상되지만, 투명 산화물 도전 재료막의 전기 저항의 급격한 증대를 야기하게 된다. 어닐링 온도가 250℃ 미만이면 투명 산화물 도전 재료막의 산화가 충분히 발생하지 않아, 투과율이 낮은 채로의 상태가 유지되게 된다. 어닐링 온도가 600℃를 초과하면 p형 반도체층 (15)가 산화되게 되어, 발광하지 않게 될 우려가 있다.
상기 산소 부족 상태의 투명 산화물 도전 재료막에 대하여 어닐링 처리를 실시한 후, N2 분위기(무산소 분위기) 중에서 재어닐링 처리를 행한다. 또한, 어닐링 처리로부터 재어닐링 처리를 실시할 때, 어닐링 처리의 가열 종료 시에 분위기를 산소 함유 분위기로부터 무산소 분위기(예를 들면 N2 가스 분위기)로 치환하여, 재어닐링 처리를 계속할 수도 있고, 일단 냉각하여 상온으로 복귀하고 나서 무산소 분위기로 치환하고 나서 재어닐링 처리로 이행할 수도 있다.
이 2번째의 어닐링 처리는 투과율을 저하시키지 않고, 전기 저항치만을 저하시킬 목적으로 행한다. 예를 들면, 99.9％ 이상이고 노점 -30℃ 이하의 N2 가스의 분위기에서 처리하는 것이 바람직하다. 여기서의 재어닐링 조건은 200℃ 내지 500℃의 범위에서 1분 내지 20분의 범위로 한다. 또한, 재어닐링 처리할 때의 가열 속도는 20℃/분 내지 500℃/분의 범위 중에서도 빠른 쪽이 바람직하다.
이상과 같은 2 단계의 어닐링 처리를 행함으로써 투광성 양극 (16)의 시트 저항의 감소를 도모할 수 있고, 구체적으로는 p형 반도체층 (13) 상의 투명 산화물 도전 재료막을 저저항이고 오믹 접촉성이 양호한 투광성 양극 (16)으로 할 수 있다. 산화 분위기와 비산화 분위기의 2회 어닐링을 함으로써, ITO를 치밀화하여, 기계적 강도를 높일 수 있다. 이들 조건의 조합에 의해 시트 저항을 20Ω/□ 이하로 할 수 있음과 동시에, 표준 순전압(Vf)을 충분히 낮게 할 수 있다.
다음으로, 투광성 양극 (16)의 일부 상에 본딩 와이어를 접속하기 위해서 본딩 패드 (17)을 형성함으로써, 도 1에 도시하는 구조의 질화갈륨계 화합물 반도체 발광 소자 (1)을 제조할 수 있다.
상기 구성의 질화갈륨계 화합물 반도체 발광 소자 (1)이면, 투광성 양극 (16) 상에 본딩 패드 (17)을 직접 적층한 구조를 채용하더라도 양호한 오믹 접촉성을 확보할 수 있어, 투광성 양극 (16)의 시트 저항을 낮게 할 수 있기 때문에, 본딩 패드 (17)을 개재하여 투광성 양극 (16)으로부터 넓은 면적에서 p형 반도체층 (15)에 전계를 확실하게 인가할 수 있기 때문에, p형 반도체층 (15)로부터 넓은 면적에서 균일한 발광을 얻을 수 있다. 또한, 투광성 양극 (16)과 p형 반도체층 (15)의 접합 강도에 관해서 말하면, 산화물쪽이 질화물보다도 강하게 결합을 만들 수 있기 때문에, 충분한 강도로 하는 것이 가능하고, 산소 함유 분위기 중에서의 어닐링 처리와 무산소 분위기 중에서의 재어닐링 처리의 2 단계의 어닐링 처리에 의해, 투광성 양극 (16) 자신의 기계적 강도도 충분히 높은 것이 얻어진다. 또한, 투광성 양극 (16)과 본딩 패드 (17)의 접합 강도는 본딩 패드 (17)을 Cr, Al, Ti 등의 산화물이 안정적인 금속으로 형성함으로써, p형 반도체층 (15)에 대한 투광성 양극 (16)의 접합 강도보다도 더 높게 하는 것이 가능해진다.
여기서, 일반적인 방법에 의해 형성한 산소 부족이 없는 투과율 95％ 이상의 ITO의 투광성 양극의 경우, p형 반도체층 (103)과의 접착 강도는 낮고, 시트 저항도 높기 때문에, 표준 순전압(Vf)이 상승하게 되는 문제를 갖는다.
이것은, ITO 자신이 1종의 n형 반도체이고 통상의 ITO에서는 p형 반도체층과의 계면에서는 pn 접합으로 되어 버리기 때문에, 표준 순전압(Vf)이 상승하게 되는 것은 아닌가라고 생각된다. 이에 비하여 본원 발명에서는 투과율이 낮은 80 내지 90％의 산소 부족이 불완전한 ITO를 일단 형성하고, 그 후에 어닐링 처리와 재어닐링 처리를 실시함으로써, p형 반도체층을 구성하는 p형 GaN과 ITO 사이에서 어떤 도전성 화합물 또는 어떤 도전 구조를 구성하고 있는 것이 원인이라고 생각된다.
본 발명의 질화갈륨계 화합물 반도체 발광 소자 (1)은 표준 순전압(Vf)이 낮고, 또한, 광취출 효율이 우수하기 때문에, 고효율의 램프를 실현하는 것이 가능해진다.
이상, 설명한 바와 같은 본 발명에 따른 질화갈륨계 화합물 반도체 발광 소자 (1)은, 예를 들면, 당업자 주지의 수단에 의해 투명 커버를 설치하여 램프를 구성할 수 있다. 또한, 본 발명의 질화갈륨계 화합물 반도체 발광 소자 (1)과 형광체를 갖는 커버를 조합함으로써, 백색의 램프를 구성할 수도 있다.
또한, 예를 들면, 도 3에 도시된 바와 같이, 본 발명의 질화갈륨계 화합물 반도체 발광 소자 (1)은 종래 공지된 방법을 이용하여 아무런 제한없이 LED 램프로서 구성할 수 있다. 램프로서는, 일반 용도의 포탄형, 휴대 전화의 백 라이트 용도의 사이드뷰형, 표시기에 이용되는 톱뷰형 등, 어떠한 용도에도 사용할 수 있다. 예를 들면, 페이스업형의 질화갈륨계 화합물 반도체 발광 소자를 포탄형으로 실장하는 경우, 도시예와 같이 2개의 프레임 (31), (32) 중의 한쪽에 질화갈륨계 화합물 반도체 발광 소자 (1)을 수지 등으로 접착하고, 양극 본딩 패드 (17) 및 음극 본딩 패드 (18)을 금 등의 재질을 포함하는 와이어 (33), (34)를 이용하여, 각각 프레임 (31), (32)에 접합한다. 그 후, 투명 수지로 소자 주변에 몰드부 (35)를 형성함으로써, 포탄형의 램프 (30)을 제조할 수 있다.
다음으로, 본 발명을 실시예에 의해 더욱 상세히 설명하지만, 본 발명은 이들 실시예에만 한정되는 것은 아니다.
(질화갈륨계 화합물 반도체 발광 소자의 제조)
사파이어를 포함하는 기판 (1) 상에 AlN을 포함하는 버퍼층 (12)를 개재하여 질화갈륨계 화합물 반도체층을 적층하였다. 이 질화갈륨계 화합물 반도체층은 두께 8 ㎛의 도핑되지 않은 GaN을 포함하는 바탕층, 두께 2 ㎛의 Ge 도핑 n형 GaN 컨택트층 및 두께 0.02 ㎛의 n형 In0.1Ga0.9N 클래드층이 이 순서로 적층된 n형 반도체층 (13), 두께 16 nm의 Si 도핑 GaN 장벽층 및 두께 2.5 nm의 In0.06Ga0.94N 웰층을 5회 적층하고, 마지막으로 장벽층을 설치한 다중 양자 웰 구조의 발광층 (14), 및 두께 0.01 ㎛의 Mg 도핑 p형 Al0.07Ga0.93N 클래드층과 두께 0.18 ㎛의 Mg 도핑 p형 Al0.02Ga0.98N 컨택트층이 이 순서로 적층된 p형 반도체층 (15)를 포함하고, 각 층을 이 순으로 적층하여 형성하였다. 광 취출면은 반도체측으로 하였다.
이 구조에 있어서, n형 GaN 컨택트층의 캐리어 농도는 1×1019 cm-3이고, GaN 장벽층의 Si 도핑량은 1×1017 cm-3이고, p형 AlGaN 컨택트층의 캐리어 농도는 5×1018 cm-3이고, p형 AlGaN 클래드층의 Mg 도핑량은 5×1019 cm-3였다. 또한, 질화갈륨계 화합물 반도체층의 적층(도 1의 부호 (12), (13), (14), (15))은 MOCVD법에 의해 제조하였다.
그리고, 이 질화갈륨계 화합물 반도체층의 적층체에, 음극을 형성하는 영역의 n형 GaN 컨택트층을 반응성 이온 에칭법에 의해 노출시켰다. 이 때, 우선, 레지스트를 p형 반도체층의 전체면에 균일하게 도포한 후, 공지된 리소그래피 기술을 이용하여, 음극 형성 영역에서 레지스트를 제거하였다. 그리고, 진공 증착 장치 내에 세팅하고, 압력 4×10-4 Pa 이하에서 Ni 및 Ti를 일렉트론빔법에 의해 막 두께가 각각 약 50 nm 및 300 nm가 되도록 적층하였다. 그 후 리프트오프 기술에 의해 음극 형성 영역 이외의 금속막을 레지스트와 함께 제거하였다.
(투광성 양극의 형성)
다음으로, 포토리소그래피 기술 및 리프트오프 기술을 이용하여 p형 AlGaN 컨택트층 표면의 거의 전체면에 In2O3-X-10％ SnO2-y의 식로 표시되는 조성비의 ITO를 포함하는 투광성 양극(전류 확산층)을 형성하였다. 투광성 양극의 형성에 있어서는, 우선, 질화갈륨계 화합물 반도체층을 적층한 기판을 진공 스퍼터 장치 내에 넣고, p형 AlGaN 컨택트층 상에 상기 조성비의 ITO의 투광성 양극을 1 ㎛ 적층하였다. 이 ITO의 성막 직후의 투과율을 표 1에 나타내었다. 한편, 투과율은 ITO의 화학양론 생성으로부터의 산소 부족의 양에 비례하여 변화하기 때문에, 투과율이 낮은 쪽이 보다 산소가 부족하게 되어 있는 것으로 된다.
다음으로 각 시료를 진공실로부터 취출한 후, 이하의 표 1에 나타내는 20％ 산소 함유 분위기(80％ N2 분위기)에서 표 1에 나타내는 각 처리 온도와 각 처리 시간에 어닐링 처리를 실시하고, 이어서 N2 분위기 중에서 표 1에 나타내는 각 온도와 시간에 재어닐링 처리를 실시하여 질화갈륨계 화합물 반도체 발광 소자를 얻었다.
(본딩 패드의 형성)
다음으로, 양극 본딩 패드 (17) 및 음극 본딩 패드 (18)을 이하와 같은 절차로 형성하였다.
우선, 통상 리프트오프라고 불리는 주지의 절차에 따라 처리하고, 또한, 같은 적층 방법에 의해, ITO막 상의 일부에 Au를 포함하는 제1 층, Ti를 포함하는 제2 층, Al를 포함하는 제3 층, Ti를 포함하는 제4 층, Au를 포함하는 제5 층을 순서대로 적층하여 5층 구조의 양극 본딩 패드 (17)을 형성하였다. 여기서, Au/Ti/Al/Ti/Au를 포함하는 각 층의 두께는, 각각, 50/20/10/100/200 nm로 하였다.
다음으로, 음극 본딩 패드 (18)을 상술한 반응성 이온 에칭법에 의해 노출한 n형 GaN 컨택트층 상에 이하의 절차에 의해 형성하였다.
우선, 레지스트를 n형 GaN 컨택트층의 노출된 영역 전체면에 균일하게 도포한 후, 공지된 리소그래피 기술을 이용하여, 노출된 n형 GaN 컨택트층 상의 음극 형성 부분에서 레지스트를 제거하였다. 그리고, 통상 이용되는 진공 증착법에 의해, 반도체측으로부터 순서대로 Ti가 100 nm, Au가 200 nm의 두께로 된 음극 본딩 패드 (18)을 형성하였다. 그 후, 레지스트를 공지된 방법에 의해 제거하였다.
이와 같이 하여, 양극 본딩 패드 및 음극 본딩 패드를 형성한 웨이퍼를 기판 (11) 이면을 연삭·연마함으로써 기판 (11)의 판두께를 80 ㎛까지 얇게 하고, 레이저 스크라이버를 이용하여 반도체 적층측으로부터 괘선을 넣은 후, 눌러잘라서, 350 ㎛각의 칩으로 절단하였다.
(구동 전압(Vf) 및 발광 출력(Po)의 측정)
이들 칩을, 프로브 바늘에 의한 통전으로 전류 인가치 20 mA에서의 표준 순전압(구동 전압: Vf)의 측정을 한 바 표 1에 나타내는 결과가 얻어졌다.
또한, 이들 칩을 TO-18관 패키지에 실장하고, 테스터에 의해서 발광 출력을 계측한 바, 인가 전류 20 mA에서의 발광 출력은 표 1에 나타내는 각 값을 나타내었다.
또한, 이들 시료의 각 발광면의 발광 분포는 투광성 양극 표면의 전체면에서 발광하고 있는 것을 확인할 수 있었다. 또한, 동일한 제조 방법으로 얻어진 질화갈륨계 화합물 반도체 발광 소자 10만개에 대해서 양극 본딩 패드에 와이어 본딩한 경우의 박리 발생수에 관해서 조사하였다. 또한, 투광성 양극의 시트 저항을 4 단자법으로 측정하였다.
이들의 결과를 표 1에 나타낸다.
Figure 112008071430647-PCT00001
표 1에 나타내는 바와 같이 투과율 80 내지 90％의 산소 부족의 ITO를 형성한 후, 20％ 산소 분위기 중에서 250℃ 내지 600℃의 온도 범위에서 1 내지 10분 어닐링 처리하고, N2 분위기 중에서 200℃ 내지 500℃의 온도 범위에서 1 내지 20분재어닐링 처리한 ITO의 투광성 양극은 시트 저항이 12 내지 20Ω/□의 범위로 낮기 때문에, 질화갈륨계 화합물 반도체 발광 소자로서의 출력이 11.9 내지 12.7 mW로 높고, 표준 순전압(Vf)이 3.12 V 내지 3.20로 낮고, 10만개 와이어 본딩한 경우의 박리수도 0이 되는, ppm 단위를 상정할 수 있는 우수한 박리 시험 결과를 얻을 수 있었다. 한편, 표 1에는 기재하지 않지만, 20％ 산소 80％ N2 분위기 중에서 1분 정도 이상의 어닐링 처리를 실시함으로써 산소 부족을 해소한 ITO의 투광성 양극은 모두 파장 450 nm 내지 480 nm의 청색 파장역에 있어서 투과율이 97％ 이상이 되기 때문에, 투광성에 관해서는 아무런 부족이 생기지 않는다.
이들에 비하여, 성막시의 투과율을 95％ 정도로 처음부터 높인 ITO를 구비한 시료에 관해서는, 초기 어닐링 처치와 재어닐링 처리를 실시하더라도 시트 저항이 저하되지 않았다. 비교예 1은 투광성 양극에 구멍을 뚫고 본딩 패드를 p형 반도체층에 접속 형성한 예인데, 2회 어닐링하더라도 박리수가 많아졌다. 비교예 2는 어닐링하지 않은 시료인데 시트 저항이 높고 박리수도 많다.
또한, 투과율을 80％로 낮게 하더라도, 산소 함유량이 너무 높은 분위기에서 또는 산소 함유량이 너무 적은 분위기에서 초기 어닐링한 비교예 9 및 10은 시트 저항이 높아졌다.
본 발명은 질화갈륨계 등의 반도체 발광 소자의 제조 방법 및 반도체 발광 소자에 적용할 수 있고, 특히 전극 부분의 접속 저항을 저하시키는 것이 가능한 기술의 개량에 적용할 수 있다.

Claims (15)

  1. 기판 상에 n형 반도체층, 발광층 및 p형 반도체층이 적층되고, p형 반도체층 상에 투광성 양극이 적층됨과 함께, 상기 투광성 양극에 양극 본딩 패드가 설치되고, 상기 n형 반도체층 상에 음극 본딩 패드가 설치된 반도체 발광 소자를 제조하는 방법이며,
    상기 p형 반도체층 상에 투광성 산화물 도전 재료의 투광성 양극을 화학양론 조성보다도 산소 부족한 상태로 형성한 후, 산소 함유 분위기 중에서 어닐링 처리하고, 그 후, 무산소 분위기에서 재어닐링 처리하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  2. 제1항에 있어서, 화학양론 조성보다도 산소가 부족한 상태가, 화학양론 조성의 산소 농도에 비하여, 0.01 원자％ 내지 10 원자％의 범위에서 산소가 부족한 상태인 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 반도체층을 질화갈륨계 화합물 반도체로 구성하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 어닐링 처리하기 이전의 성막한 채의 상태의 상기 투광성 양극의 투과율을 80％ 내지 90％의 범위로 하고, 상 기 어닐링 처리에 의해 투과율을 향상시키고, 그 후 무산소 분위기에서 재어닐링 처리하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 재어닐링 처리에 의해 상기 투광성 양극의 시트 저항을 감소시키는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 투광성 양극을 상기 p형 반도체층 상면의 거의 전체면에 형성하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 어닐링 처리를 250℃ 내지 600℃의 온도 범위에서 행하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 재어닐링 처리를 N2 가스 분위기 중에서 200℃ 내지 500℃의 온도 범위에서 행하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 화학양론 조성보다도 산소 부족인 투광성 양극에 대하여 상기 어닐링 처리와 재어닐링 처리를 실시함으로써, 상기 투광성 양극의 시트 저항을 20Ω/□ 이하로 하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 투광성 양극을 구성하는 투광성 산화물 도전 재료로서, ITO(In2O3-SnO2), AZnO(ZnO-Al2O3), IZnO(In2O3-ZnO), GZO(ZnO-Ga2O3)를 포함하는 1종류 이상을 선택하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 기재된 반도체 발광 소자의 제조 방법에 의해 얻어진 것을 특징으로 하는 반도체 발광 소자.
  12. 제11항에 기재된 반도체 발광 소자를 구비한 것을 특징으로 하는 램프.
  13. 기판 상에 질화갈륨계 화합물 반도체를 포함하는, n형 반도체층, 발광층 및 p형 반도체층이 적층되고, p형 반도체층 상에 투광성 양극이 적층됨과 함께, 상기 투광성 양극 상에 양극 본딩 패드가 설치되고, n형 반도체층 상에 음극 본딩 패드가 설치된 질화갈륨계 화합물 반도체 발광 소자이며,
    상기 투광성 양극의 시트 저항이 20Ω/□ 이하로 된 것을 특징으로 하는 질 화갈륨계 화합물 반도체 발광 소자.
  14. 제13항에 있어서, 상기 p형 반도체층 상에 형성된 화학양론 조성보다도 산소 부족 상태인 투광성 산화물 도전 재료의 투광성 양극에 대한 산소 함유 분위기 중에서 행하는 초기 어닐링 처리와 무산소 분위기 중에서 행하는 재어닐링 처리에 의해, 상기 투광성 양극의 시트 저항이 20Ω/□ 이하로 된 것을 특징으로 하는 질화갈륨계 화합물 반도체 발광 소자.
  15. 제13항 또는 제14항에 기재된 질화갈륨계 화합물 반도체 발광 소자가 구비된 것을 특징으로 하는 램프.
KR1020087025050A 2006-04-13 2007-04-13 반도체 발광 소자, 이의 제조 방법 및 이를 포함한 램프 KR100998822B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-110830 2006-04-13
JP2006110830A JP5232970B2 (ja) 2006-04-13 2006-04-13 半導体発光素子の製造方法及び半導体発光素子とそれを備えたランプ

Publications (2)

Publication Number Publication Date
KR20080108542A true KR20080108542A (ko) 2008-12-15
KR100998822B1 KR100998822B1 (ko) 2010-12-06

Family

ID=38609582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087025050A KR100998822B1 (ko) 2006-04-13 2007-04-13 반도체 발광 소자, 이의 제조 방법 및 이를 포함한 램프

Country Status (7)

Country Link
US (1) US7935980B2 (ko)
EP (1) EP2012370B1 (ko)
JP (1) JP5232970B2 (ko)
KR (1) KR100998822B1 (ko)
CN (1) CN101421854B (ko)
TW (1) TWI346397B (ko)
WO (1) WO2007119822A1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5083973B2 (ja) * 2008-03-28 2012-11-28 スタンレー電気株式会社 光半導体素子の製造方法
CN101582304A (zh) * 2008-05-13 2009-11-18 日东电工株式会社 透明导电膜及其制造方法
JP5432501B2 (ja) * 2008-05-13 2014-03-05 日東電工株式会社 透明導電フィルム及びその製造方法
JP2010003804A (ja) * 2008-06-19 2010-01-07 Sharp Corp 窒化物半導体発光ダイオード素子およびその製造方法
JP4510931B2 (ja) * 2008-09-09 2010-07-28 パナソニック株式会社 窒化物系半導体発光素子およびその製造方法
JP4886766B2 (ja) * 2008-12-25 2012-02-29 株式会社東芝 半導体発光素子
US8581229B2 (en) * 2009-11-23 2013-11-12 Koninklijke Philips N.V. III-V light emitting device with thin n-type region
JP5559814B2 (ja) * 2009-12-08 2014-07-23 パナソニック株式会社 窒化物系半導体発光ダイオードおよびその製造方法
KR101091504B1 (ko) * 2010-02-12 2011-12-08 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 발광소자 제조방법
JPWO2011102450A1 (ja) * 2010-02-19 2013-06-17 シャープ株式会社 化合物半導体発光素子の製造方法
JP5327976B2 (ja) * 2010-03-29 2013-10-30 シャープ株式会社 半導体発光素子の製造方法
JP5211121B2 (ja) * 2010-08-06 2013-06-12 株式会社東芝 半導体発光素子の製造方法
JP5628615B2 (ja) * 2010-09-27 2014-11-19 スタンレー電気株式会社 半導体発光装置およびその製造方法
JP5829014B2 (ja) * 2010-09-30 2015-12-09 シャープ株式会社 化合物半導体発光素子の製造方法
KR101148190B1 (ko) 2011-01-07 2012-05-23 갤럭시아포토닉스 주식회사 리세스들을 가지는 발광 다이오드 및 발광 다이오드 패키지
JP2012146926A (ja) * 2011-01-14 2012-08-02 Rohm Co Ltd 発光素子、発光素子ユニットおよび発光素子パッケージ
JP5554739B2 (ja) * 2011-03-23 2014-07-23 シャープ株式会社 窒化物半導体発光素子の製造方法
JP2012212820A (ja) * 2011-03-31 2012-11-01 Ulvac Japan Ltd 透明導電膜の作成方法
JP2012227383A (ja) * 2011-04-20 2012-11-15 Showa Denko Kk 半導体発光素子、電極構造および発光装置
CN102320838A (zh) * 2011-05-10 2012-01-18 孔伟华 柔性透明导电膜用金属氧化物半导体材料及其制备方法
KR101791175B1 (ko) * 2011-06-30 2017-10-27 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
CN103165786A (zh) * 2011-12-12 2013-06-19 展晶科技(深圳)有限公司 发光二极管晶粒及其制造方法
JP2013138090A (ja) * 2011-12-28 2013-07-11 Ulvac Japan Ltd 発光ダイオードの製造方法
JP5419999B2 (ja) * 2012-01-13 2014-02-19 株式会社東芝 半導体発光素子及びその製造方法
TW201401558A (zh) * 2012-06-28 2014-01-01 Lextar Electronics Corp 發光二極體結構及其製作方法
JP6058980B2 (ja) * 2012-11-20 2017-01-11 スタンレー電気株式会社 半導体発光素子及びその電極の形成方法
JP6595801B2 (ja) 2014-05-30 2019-10-23 エルジー イノテック カンパニー リミテッド 発光素子
JP6532237B2 (ja) * 2015-01-30 2019-06-19 株式会社アルバック 成膜方法及び発光ダイオードの製造方法
KR102506957B1 (ko) * 2016-02-02 2023-03-08 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
JP6336146B2 (ja) * 2017-01-24 2018-06-06 株式会社アルバック インライン式成膜装置、および、成膜方法
CN110010733B (zh) * 2019-03-25 2021-01-15 大连德豪光电科技有限公司 发光二极管芯片的制备方法及发光二极管芯片
CN113161460A (zh) * 2021-03-31 2021-07-23 广西飓芯科技有限责任公司 一种提高ITO透明电极与p型III-V族半导体材料的接触性能的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2697572B2 (ja) 1993-09-21 1998-01-14 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
DE69433926T2 (de) 1993-04-28 2005-07-21 Nichia Corp., Anan Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung
TW449670B (en) * 1996-05-15 2001-08-11 Seiko Epson Corp Method for making thin film device with coating film, liquid crystal panel and electronic device
KR20040079506A (ko) 2003-03-07 2004-09-16 엘지전자 주식회사 화합물 반도체 발광 소자의 제조 방법
JP4449405B2 (ja) * 2003-10-20 2010-04-14 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
JP5011628B2 (ja) * 2004-01-20 2012-08-29 日亜化学工業株式会社 半導体発光素子
US20050179046A1 (en) * 2004-02-13 2005-08-18 Kopin Corporation P-type electrodes in gallium nitride-based light-emitting devices
US7615798B2 (en) * 2004-03-29 2009-11-10 Nichia Corporation Semiconductor light emitting device having an electrode made of a conductive oxide
JP2005317823A (ja) * 2004-04-30 2005-11-10 Nitride Semiconductor Co Ltd 窒化ガリウム系発光装置
JP4254681B2 (ja) * 2004-09-30 2009-04-15 豊田合成株式会社 電極形成方法
JP4730881B2 (ja) 2004-10-14 2011-07-20 株式会社ブリヂストン ゴム被覆ヘッド
JP2005340860A (ja) * 2005-08-12 2005-12-08 Toshiba Electronic Engineering Corp 半導体発光素子

Also Published As

Publication number Publication date
TW200807756A (en) 2008-02-01
EP2012370A4 (en) 2014-03-05
EP2012370B1 (en) 2017-10-11
KR100998822B1 (ko) 2010-12-06
JP5232970B2 (ja) 2013-07-10
CN101421854B (zh) 2012-01-18
JP2007287786A (ja) 2007-11-01
EP2012370A1 (en) 2009-01-07
WO2007119822A1 (ja) 2007-10-25
CN101421854A (zh) 2009-04-29
US20090173962A1 (en) 2009-07-09
US7935980B2 (en) 2011-05-03
TWI346397B (en) 2011-08-01

Similar Documents

Publication Publication Date Title
KR100998822B1 (ko) 반도체 발광 소자, 이의 제조 방법 및 이를 포함한 램프
US7972952B2 (en) Compound semiconductor light-emitting device and method for manufacturing the same
TWI359509B (en) Semiconductor light emitting element, process for
TWI416759B (zh) 半導體發光元件、該半導體發光元件之製造方法及使用該半導體發光元件之燈具
KR101060830B1 (ko) 질화갈륨계 화합물 반도체 발광 소자의 제조 방법, 질화갈륨계 화합물 반도체 발광 소자 및 이를 이용한 램프
US20120228665A1 (en) Method of manufacturing gallium nitride-based compound semiconductor light-emitting device, gallium nitride-based compound semiconductor light-emitting device, and lamp
WO2009093683A1 (ja) 化合物半導体発光素子及びその製造方法、化合物半導体発光素子用導電型透光性電極、ランプ、電子機器並びに機械装置
US8143635B2 (en) Gallium nitride compound semiconductor light-emitting device, method of manufacturing the same, and lamp including the same
TWI260099B (en) Positive electrode structure and gallium nitride-based compound semiconductor light-emitting device
US7875896B2 (en) Transparent positive electrode
JP2006024913A (ja) 窒化ガリウム系化合物半導体発光素子用透光性正極および発光素子
JP2012084667A (ja) 化合物半導体発光素子及びその製造方法、ランプ、電子機器並びに機械装置
KR20080035682A (ko) 질화갈륨계 화합물 반도체 발광소자
JP2007324546A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP2006245555A (ja) 透光性電極
JP2006013474A (ja) 窒化ガリウム系化合物半導体発光素子
JP2006013475A (ja) 正極構造及び窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171107

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181121

Year of fee payment: 9