JP6532237B2 - 成膜方法及び発光ダイオードの製造方法 - Google Patents

成膜方法及び発光ダイオードの製造方法 Download PDF

Info

Publication number
JP6532237B2
JP6532237B2 JP2015016983A JP2015016983A JP6532237B2 JP 6532237 B2 JP6532237 B2 JP 6532237B2 JP 2015016983 A JP2015016983 A JP 2015016983A JP 2015016983 A JP2015016983 A JP 2015016983A JP 6532237 B2 JP6532237 B2 JP 6532237B2
Authority
JP
Japan
Prior art keywords
metal oxide
type semiconductor
semiconductor layer
film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015016983A
Other languages
English (en)
Other versions
JP2016141830A (ja
Inventor
悟 高澤
悟 高澤
旭 瀧
旭 瀧
雅紀 白井
雅紀 白井
石橋 暁
暁 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2015016983A priority Critical patent/JP6532237B2/ja
Publication of JP2016141830A publication Critical patent/JP2016141830A/ja
Application granted granted Critical
Publication of JP6532237B2 publication Critical patent/JP6532237B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、スパッタリングによって成膜を行う成膜方法に関し、特に、発光ダイオード用のITO膜の成膜技術に関する。
発光ダイオード(LED)は、pn接合を基本にし、孔と電子とが再結合して放出する光を利用している。
近年では高寿命、高効率な発光素子として、液晶用バックライトや照明の用途で普及が進んでいる。
特にGaN系LEDはバンドギャップが大きいため、青紫半導体レーザーや青色の発光ダイオードに用いられている。
このようなGaN系LEDでは、GaNを主成分とするp型半導体層上にITO等の金属酸化物からなる透明電極層を形成するものが知られているが、LEDの発光効率を向上させるため、このp型半導体層と金属酸化物層との間の接触抵抗を小さくすることが求められている。
特開2006−108164号公報 特開2012−059745号公報
本発明は、上記従来技術の課題を解決するためになされたもので、その目的とするところは、GaNを主成分とするp型半導体層と金属酸化物層との間の接触抵抗を小さくして発光ダイオードの発光効率を向上させる技術を提供することにある。
かかる目的を達成するためになされた本発明は、真空中でスパッタリング法によってGaNを主成分とするp型半導体層の表面に金属酸化物の結晶粒と空隙からなるポーラス金属酸化物薄膜を形成する工程と、真空中でスパッタリング法によって前記ポーラス金属酸化物薄膜の表面に当該金属酸化物からなる金属酸化物膜を形成する工程と、前記ポーラス金属酸化物薄膜と前記金属酸化物膜を、酸素を含む雰囲気でアニールすることにより、前記GaNを主成分とするp型半導体層の表面に、前記GaNを含有する前記金属酸化物からなるコンタクト層を下地層とする、当該金属酸化物からなる金属酸化物層を形成する工程とを有し、前記ポーラス金属酸化物薄膜を形成する工程が、前記金属酸化物膜を形成する工程における圧力より大きい圧力で、ターゲットから放出されるスパッタ粒子の斜め成分の角度を20°〜70°に設定して当該金属酸化物をスパッタリング法によって行う成膜方法である。
本発明では、前記ポーラス金属酸化物薄膜を形成する工程における圧力が、3.0Pa以上である場合にも効果的である。
また、本発明は、真空中でスパッタリング法によってGaNを主成分とするp型半導体層の表面に金属酸化物の結晶粒と空隙からなる単一のポーラス金属酸化物膜を形成する工程と、前記単一のポーラス金属酸化物膜を、酸素を含む雰囲気でアニールすることにより、前記GaNを主成分とするp型半導体層の表面に、当該金属酸化物からなる単一の金属酸化物層を形成する工程とを有し、前記単一のポーラス金属酸化物膜を形成する工程が、3.0Pa以上の圧力で、ターゲットから放出されるスパッタ粒子の斜め成分の角度を20°〜70°に設定して当該金属酸化物をスパッタリング法によって行う成膜方法である
発明では、前記金属酸化物がITOからなる場合にも効果的である。
一方、本発明は、GaNを主成分とするn型半導体層と、前記n型半導体層の片面側に位置するGaNを主成分とするp型半導体層と、前記p型半導体層の前記n型半導体層に対して反対側に位置する透明電極層とが基板上に設けられ、前記p型半導体層と前記n型半導体層との間に電圧が印加された場合に動作電流が流れて発光する発光ダイオードを製造する方法であって、前記透明電極層として、上述したいずれかの方法によって、前記コンタクト層を下地層とする金属酸化物層、又は、前記単一の金属酸化物層を形成する工程を有し、前記ポーラス金属酸化物薄膜を形成する工程が、ターゲットから放出されるスパッタ粒子の斜め成分の角度を20°〜70°に設定して当該金属酸化物をスパッタリング法によって行う発光ダイオードの製造方法である。
本発明によれば、GaNを主成分とするp型半導体層と透明電極層である金属酸化物層との間の接触抵抗を小さくすることができ、その結果、発光ダイオードの発光効率を向上させることができる。
本発明によって製造される発光ダイオードの構成を示す断面図 金属酸化物層を形成するための成膜対象物の構成を示す断面図 本発明に用いる成膜装置を示す概略構成図 (a)〜(d):本発明に係る成膜方法の第1例を示す断面工程図 (a)〜(c):本発明に係る成膜方法の第2例を示す断面工程図 スパッタリング工程において、ポーラスなITO金属酸化物からなる膜を形成する際の圧力と、GaN系p型半導体層とITO金属酸化物層との間の接触抵抗率との関係を示すグラフ
図1は、本発明が適用される発光ダイオードの基本構成を示す断面図である。
図1に示すように、この発光ダイオード1は、基板13上に、GaNを主成分とするn型半導体層15と、GaNを主成分とするp型半導体層17とが配置されて構成されている。
ここで、「GaNを主成分とする」、の意味は、Gaの原子数とNの原子数の合計数が、全原子の50原子%よりも多くの割合で含有されていることを指すものとする。
p型又はn型のGaN層の場合は、p型又はn型のドーパント以外の原子は、GaとNであり、GaNは100%に近い主成分であるが、「GaNを主成分とする半導体」には、InGaNや、AlGaN等の半導体も含まれる。
n型半導体層15は、この発光ダイオード1ではn型GaN層であり、n型半導体層15のn型GaNと、p型半導体層17のp型GaNとは、エピタキシャル成長によって単結晶層にされている。
ここでは、単結晶層を成長させるために基板13としてはサファイヤ基板が用いられ、サファイヤの基板13の表面に、n型のGaNからなるバッファー層14が形成された後、バッファー層14の表面に、n型のGaNがエピタキシャル成長されて、n型半導体層15が形成されている。
また、発光効率を向上させるためにn型半導体層15上に多重量子井戸層16が形成された後、多重量子井戸層16上にp型半導体層17と金属酸化物からなる透明電極層20とが形成される。
ここで、透明電極層20の材料としては、例えば、ITO(インジウム・スズ酸化物)、AZO(アルミニウムドープ酸化亜鉛)、GZO(ガリウムドープ酸化亜鉛)、IZO(インジウム・亜鉛酸化物)の薄膜を用いることができるが、本発明は、特にITOで形成されたものが適している。
透明電極層20上には、正電極21が接触して形成されており、p型半導体層17は、透明電極層20を介して正電極21に電気的に接続されている。
他方、n型半導体層15上には、負電極22が接触して形成されており、ここでは、n型半導体層15における、多重量子井戸層16側の面が一部露出されて負電極22が形成され、n型半導体層15は負電極22に電気的に接続されている。
このような構成において、正電極21と負電極22の間に、正電極21が負電極22に対して正電圧となる電圧を印加すると、p型半導体層17とn型半導体層15との間は順バイアスされ、多重量子井戸層16に、p型半導体層17から正孔が注入され、n型半導体層15から電子が注入され、注入された正孔と電子が多重量子井戸層16の内部で再結合し、発光光が生成される。
ここで、p型半導体層17と、透明電極層20とは、発光光に対して透明となっており、多重量子井戸層16の内部で生成された発光光のうち、p型半導体層17が位置する方向に向かう発光光は、多重量子井戸層16と、p型半導体層17と、透明電極層20とを透過し、正電極21が位置しない部分から、発光ダイオード1の外部に放出される。
また、n型半導体層15と、バッファー層14と、基板13とについても、発光光に対して透明となっている。そして、基板13におけるn型半導体層15が配置された面に対して反対側の面に反射層12が設けられており、n型半導体層15が位置する方向に向かう発光光は、多重量子井戸層16と、n型半導体層15と、バッファー層14と、基板13とを透過し、反射層12によって基板13側に反射され、反射層12上の基板13及び上述した各層14〜17を透過して、透明電極層20から外部に放出される。
次に、この発光ダイオード1の透明電極層20を形成するための本発明の成膜方法について説明する。
図2は、本発明に用いる成膜対象物の構成を示す断面図である。
図2に示すように、この成膜対象物2は、基板13上に、バッファー層14と、n型半導体層15と、多重量子井戸層16と、GaNを主成分とするp型半導体層(以下、「GaN系p型半導体層」という。)17とが形成された状態であり、このGaN系p型半導体層17の表面は露出されている。
図3は、本発明に用いる成膜装置の例を示す概略構成図、図4(a)〜(d)は、本発明に係る成膜方法の第1例を示す断面工程図である。
図3に示すように、本発明に用いる成膜装置30は、搬出入室31と、成膜室32とを有している。
本例では、まず、図2及び図4(a)に示す成膜対象物2を搬出入室31内に搬入し、真空排気装置31aによって搬出入室31内を真空排気する。
ここで、成膜室32は、真空排気装置32aによって予め真空排気されており、ゲートバルブ33を開け、成膜対象物2を成膜室32内に移動させる。
成膜室32の内部には、例えばITOからなる金属酸化物ターゲット(以下、「ターゲット」という。)34が配置されている。このターゲット34に対しては、直流電源35から直流電力が印加されるとともに、高周波電源36から高周波電力が印加されるようになっている。さらに、ターゲット34の近傍には、磁気回路形成用のマグネット37が設けられている。
成膜室32は、ガス導入装置38が接続されており、成膜室32の内部は、真空排気装置32aによって真空排気されながら、ガス導入装置38から例えば酸素及びアルゴンを含むスパッタガスが導入され、この状態でターゲット34に対して直流電源35から直流電力を印加するとともに高周波電源36から高周波電力を重畳して印加することにより、スパッタリングを行う。
本例の場合、スパッタリングの際に、成膜室32内において成膜対象物2のGaN系p型半導体層17の表面をターゲット34と対面させながら成膜対象物2を例えば矢印P方向に移動させるようにする(通過成膜)。
本例では、成膜室32内の圧力を通常の金属酸化物膜を形成する場合の圧力に比べて高くなるように、具体的には、後述する金属酸化物層18の形成工程における圧力に比べて高くなるように設定することにより、図4(b)に示すように、GaN系p型半導体層17の表面にポーラスな(結晶粒と空隙からなる)金属酸化物からなる薄膜(以下、「ポーラス金属酸化物薄膜」という。)19を形成する。
この場合、具体的には、通常のITO等の金属酸化物膜を形成する場合の圧力が0.4Pa〜2.0Paであるのに対し、ポーラス金属酸化物薄膜19を形成する場合には、スパッタリングの際の圧力を3.0Pa〜10Paに設定することが好ましい。
また、本発明の場合、特に限定されることはないが、GaN系p型半導体層17の表面にポーラスな金属酸化物からなる薄膜を確実に形成する観点、またGaN系p型半導体層17の表面に対するプラズマによるダメージを低減する観点からは、ターゲット34から放出されるスパッタ粒子のうちターゲット34の表面から斜め方向に放出されるスパッタ粒子(斜め成分)がGaN系p型半導体層17の表面に到達するようにスパッタリングを行うことが好ましい。
上述した観点から、具体的には、ターゲット34から放出されるスパッタ粒子の斜め成分の角度(ターゲット34の表面の垂線となす角度)を20°〜70°に設定することが好ましい。
ここで、ターゲット34から放出されるスパッタ粒子の斜め成分を成膜対象物2の表面に到達させるためには、例えば公知のロータリーカソード(図示せず)を成膜対象物2の表面に対して傾斜配置してスパッタリングを行うこと、また、ロータリーカソードから放出されるスパッタ粒子の斜め成分のみを通過させるような幅狭の開口部を設けることで対応することができる。
本発明の場合、上述したポーラス金属酸化物薄膜19の厚さは特に限定されることはないが、ITOとGaNが混合したコンタクト層を形成するに必要な膜厚を確保する観点からは、10nm〜20nmとなるように設定することが好ましい。
このポーラス金属酸化物薄膜19を形成した後、成膜室32内の圧力を下げ、成膜室32内が通常の金属酸化物膜を形成する場合の圧力、すなわち、0.4Pa〜2.0Paとなるように設定し、ターゲット34に対して直流電源35から直流電力を印加するとともに高周波電源36から高周波電力を重畳して印加することによりスパッタリングを行い、図4(c)に示すように、ポーラス金属酸化物薄膜19の表面に、上述した当該金属酸化物からなる金属酸化物膜18Aを形成する。
この場合、本例では、成膜室32内において成膜対象物2のポーラス金属酸化物薄膜19の表面をターゲット34と対面させながら成膜対象物2を例えば矢印Pと反対方向に移動させるようにする(通過成膜)。
本発明の場合、特に限定されることはないが、本工程では、ポーラス金属酸化物薄膜19の表面に所定厚さの金属酸化物膜18Aを高速に形成する観点からは、ターゲット34から放出されるスパッタ粒子のうちターゲット34の表面から垂直方向に放出されるスパッタ粒子(直上成分)がポーラス金属酸化物薄膜19の表面に到達するようにスパッタリングを行うことが好ましい。
ここで、ターゲット34から放出されるスパッタ粒子の直上成分を成膜対象物2の表面に到達させるためには、例えば上述したロータリーカソードを成膜対象物2の表面に対して傾斜させずに配置してスパッタリングを行うこと、また、ロータリーカソードから放出されるスパッタ粒子の直上成分及び斜め成分を通過可能な幅広の開口部を設けることで対応することができる。
本発明の場合、金属酸化物膜18Aの厚さは特に限定されることはないが、所望の抵抗率及び透過率の膜を形成する観点からは、50nm〜300nmとなるように設定することが好ましい。
そして、この成膜対象物2を、予め真空排気されている搬出入室31にゲートバルブ33を介して搬入し、その後、成膜装置30から取り出し、例えば、N2+O2(N2:O2=8:2)の雰囲気中で、550℃の温度でアニールを行う。
これにより、後述するように、ポーラス金属酸化物薄膜19が、当該金属酸化物(例えばITO)中にGaNを含有する稠密な金属酸化物からなるコンタクト層19aとなり、さらに、金属酸化物膜18Aが低抵抗化される。
その結果、図4(d)に示すように、GaN系p型半導体層17の表面に、GaNを含有する金属酸化物からなるコンタクト層19aを下地層とする、当該金属酸化物からなる金属酸化物層18が形成され、これにより、目的とする透明導電膜20を得る。
そして、以上の工程を経て得られた処理対象物3(図4(d)参照)は、詳細は図示しないが、部分的にエッチングされてn型半導体層15の一部が露出された後、正電極21が透明電極層20(金属酸化物層18)の表面に形成され、負電極22がn型半導体層15上に形成され、さらに、図1に示すように、反射層12が形成されることにより、上述した発光ダイオード1を得る。
図5(a)〜(c)は、本発明に係る成膜方法の第2例を示す断面工程図であり、以下、上記第1例と対応する部分には同一の符合を付しその詳細な説明を省略する。
本例は、上述したコンタクト層19aを形成せず、GaN系p型半導体層17の表面に、透明電極層として単一の金属酸化物層19Bを形成するものである。
本例では、まず、成膜室32内に搬入した成膜対象物2に対し、スパッタリングの際、上述した金属酸化物膜18Aの形成工程に比べて高くなるように圧力を設定することにより、図5(a)(b)に示すように、GaN系p型半導体層17の表面に、後述する金属酸化物層19Bとなる単一のポーラス金属酸化物膜19Aを形成する。
具体的には、成膜室32内の圧力を、3.0Pa〜10Paに設定し、ターゲット34に対して直流電源35から直流電力を印加するとともに、高周波電源36から高周波電力を重畳して印加し、通過成膜によってスパッタリングを行う。
本発明の場合、金属酸化物の結晶粒と空隙からなる単一のポーラス金属酸化物膜19Aの厚さは特に限定されることはないが、所望の抵抗率及び透過率の膜を形成する観点からは、50nm〜300nmとなるように設定することが好ましい。
この場合、特に限定されることはないが、GaN系p型半導体層17の表面にポーラスな金属酸化物からなる膜を確実に形成する観点、またGaN系p型半導体層17の表面に対するプラズマによるダメージを低減する観点からは、上記第1例と同様、ターゲット34から放出されるスパッタ粒子の斜め成分がGaN系p型半導体層17の表面に到達するようにスパッタリングを行うことが好ましい。
その後、成膜対象物2を、予め真空排気されている搬出入室31にゲートバルブ33を介して搬入した後、成膜装置30から取り出し、例えば、N2+O2(N2:O2=8:2)の雰囲気中で、550℃の温度でアニールを行う。
これにより、単一のポーラス金属酸化物膜19Aが、当該金属酸化物(例えばITO)中にGaNを含有し、かつ、低抵抗化することによって、目的とする透明電極層20としての単一の金属酸化物層19Bが得られる。
図6は、スパッタリング工程において、ポーラスなITO金属酸化物からなる膜を形成する際の圧力と、GaN系p型半導体層とITO金属酸化物層との間の接触抵抗率との関係を示すグラフである。
この場合、図3に示す成膜装置において、ITOターゲット(SnO2を10重量%含有するIn23)を用い、酸素及びアルゴンを含むスパッタガス中において成膜室内の圧力を0〜10Paの範囲で変化させ、スパッタリングによってGaN系p型半導体層の表面に接触して厚さ100nmの単層のポーラスなITO金属酸化物からなる膜を形成した。
さらに、このようにして成膜したポーラスなITO金属酸化物からなる膜に対し、N2+O2(N2:O2=8:2)の雰囲気中において、550℃の温度でアニールを行った。
このITO金属酸化物層について、GaN系p型半導体層との間の接触抵抗率を、公知のTLM法によって測定した。
図6に示すように、スパッタリングの際の圧力が1Paを超えると、圧力の値が大きくなるに従い、GaN系p型半導体層とITO金属酸化物層との間の接触抵抗率が急激に低下し、さらに、圧力が3Pa以上の範囲においては、GaN系p型半導体層とITO金属酸化物層との間の接触抵抗率が一桁以上小さくなることが見てとれる。
図6の結果から判断すると、本発明では、ターゲット特にITOからなるターゲットを用いてスパッタリングを行う際、3.0Pa以上の圧力下において、スパッタリングを行うことが好ましいことが理解される。
<本発明の作用・効果>
本発明の作用・効果は、以下のように考察される。
すなわち、GaN系p型半導体層上にスパッタリングによって金属酸化物層を形成する際には、GaN系p型半導体層の表面にダメージが生じ、このGaN系p型半導体層表面のダメージが金属酸化物層との間の接触抵抗に影響することが知られている。
これは、スパッタリングの際に、金属酸化物ターゲットの成分やスパッタガス中に含まれる酸素成分がイオン化することによって酸素の負イオンが発生し、この負イオンがGaN系p型半導体層の表面に衝突することによって当該p型半導体層の表面にダメージが生ずると考えられる。
そして、GaN系p型半導体層の表面にダメージが与えられると、GaN系p型半導体層の表面の結晶に歪みが生じ、この歪みに起因してGaN系p型半導体層と金属酸化物層との界面に形成される中間層に形成不良が生じ、その結果、GaN系p型半導体層と金属酸化物層との間の接触抵抗が上昇する。
これに対し、本発明の第1例では、通常の金属酸化物膜を形成する場合の圧力より大きい圧力(例えば3.0Pa以上)下においてスパッタリングを行い、GaN系p型半導体層の表面にポーラスな金属酸化物薄膜を形成し、さらに、このポーラスな金属酸化物薄膜の表面に金属酸化物膜を形成する。
また、本発明の第2例では、通常の金属酸化物膜を形成する場合の圧力より大きい3.0Pa以上の圧力下においてスパッタリングを行い、GaN系p型半導体層の表面にポーラスな単一の金属酸化物膜を形成する。
このような本発明では、GaN系p型半導体層の表面に形成されたポーラスな金属酸化物(薄)膜は、稠密な構造を有しておらず金属酸化物の結晶粒と空隙からなる。そして、この膜は、アニールの際に界面に存在する物質が拡散しやすい性質を有すると考えられる。
そして、このようなポーラスな金属酸化物(薄)膜をアニール処理すると、GaN系p型半導体層と金属酸化物層との界面にGaNを含有する金属酸化物からなるコンタクト層が形成されるため、GaN系p型半導体層と金属酸化物層との間の接触抵抗を小さくすることができるものと考えられる。
以上述べたメカニズムにより、本発明によれば、GaN系p型半導体層と金属酸化物層/コンタクト層又はGaN系p型半導体層と金属酸化物層との間の接触抵抗を小さくすることができる。
そして、本発明は、金属酸化物層の金属酸化物がITOである場合のみならず、上述した他の金属酸化物についても同様のメカニズムによる効果を奏するものと考えられる。
なお、上記実施の形態においては、スパッタリングの際に通過成膜による場合を例にとって説明したが、本発明はこれに限られず、固定成膜による場合にも適用することができる。
また、通過成膜による場合は、ポーラス金属酸化物薄膜を形成する工程と、当該ポーラス金属酸化物薄膜の表面に当該金属酸化物からなる金属酸化物膜を形成する工程とを別の成膜室によって効率良く成膜を行うようにすることも可能である。
1……発光ダイオード
2……成膜対象物
13……基板
15……GaNを主成分とするn型半導体層
17……GaNを主成分とするp型半導体層
18……金属酸化物層
19……ポーラス金属酸化物薄膜
19a…コンタクト層
19A…単一のポーラス金属酸化物膜
19B…単一の金属酸化物層
20……透明電極層
30……成膜装置
34……金属酸化物ターゲット
35……直流電源
36……高周波電源
37……マグネット

Claims (5)

  1. 真空中でスパッタリング法によってGaNを主成分とするp型半導体層の表面に金属酸化物の結晶粒と空隙からなるポーラス金属酸化物薄膜を形成する工程と、
    真空中でスパッタリング法によって前記ポーラス金属酸化物薄膜の表面に当該金属酸化物からなる金属酸化物膜を形成する工程と、
    前記ポーラス金属酸化物薄膜と前記金属酸化物膜を、酸素を含む雰囲気でアニールすることにより、前記GaNを主成分とするp型半導体層の表面に、前記GaNを含有する前記金属酸化物からなるコンタクト層を下地層とする、当該金属酸化物からなる金属酸化物層を形成する工程とを有し、
    前記ポーラス金属酸化物薄膜を形成する工程が、前記金属酸化物膜を形成する工程における圧力より大きい圧力で、ターゲットから放出されるスパッタ粒子の斜め成分の角度を20°〜70°に設定して当該金属酸化物をスパッタリング法によって行う成膜方法。
  2. 真空中でスパッタリング法によってGaNを主成分とするp型半導体層の表面に金属酸化物の結晶粒と空隙からなる単一のポーラス金属酸化物膜を形成する工程と、
    前記単一のポーラス金属酸化物膜を、酸素を含む雰囲気でアニールすることにより、前記GaNを主成分とするp型半導体層の表面に、当該金属酸化物からなる単一の金属酸化物層を形成する工程とを有し、
    前記単一のポーラス金属酸化物膜を形成する工程が、3.0Pa以上の圧力で、ターゲットから放出されるスパッタ粒子の斜め成分の角度を20°〜70°に設定して当該金属酸化物をスパッタリング法によって行う成膜方法。
  3. 前記ポーラス金属酸化物薄膜を形成する工程における圧力が、3.0Pa以上である請求項1記載の成膜方法。
  4. 前記金属酸化物がITOからなる請求項1乃至のいずれか1項記載の成膜方法。
  5. GaNを主成分とするn型半導体層と、前記n型半導体層の片面側に位置するGaNを主成分とするp型半導体層と、前記p型半導体層の前記n型半導体層に対して反対側に位置する透明電極層とが基板上に設けられ、前記p型半導体層と前記n型半導体層との間に電圧が印加された場合に動作電流が流れて発光する発光ダイオードを製造する方法であって、
    前記透明電極層として、請求項1乃至のいずれか1項の方法によって、前記コンタクト層を下地層とする金属酸化物層、又は、前記単一の金属酸化物層を形成する工程を有し、
    前記ポーラス金属酸化物薄膜を形成する工程が、ターゲットから放出されるスパッタ粒子の斜め成分の角度を20°〜70°に設定して当該金属酸化物をスパッタリング法によって行う発光ダイオードの製造方法。
JP2015016983A 2015-01-30 2015-01-30 成膜方法及び発光ダイオードの製造方法 Active JP6532237B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015016983A JP6532237B2 (ja) 2015-01-30 2015-01-30 成膜方法及び発光ダイオードの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015016983A JP6532237B2 (ja) 2015-01-30 2015-01-30 成膜方法及び発光ダイオードの製造方法

Publications (2)

Publication Number Publication Date
JP2016141830A JP2016141830A (ja) 2016-08-08
JP6532237B2 true JP6532237B2 (ja) 2019-06-19

Family

ID=56568367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015016983A Active JP6532237B2 (ja) 2015-01-30 2015-01-30 成膜方法及び発光ダイオードの製造方法

Country Status (1)

Country Link
JP (1) JP6532237B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111864027B (zh) * 2019-10-11 2022-09-16 中国科学院宁波材料技术与工程研究所 紫外led高反电极、紫外led及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3257913B2 (ja) * 1994-12-21 2002-02-18 住友ベークライト株式会社 透明電極
JP2005105391A (ja) * 2003-10-02 2005-04-21 Seiko Epson Corp 金属酸化物の成膜方法および成膜装置、有機el素子の製造方法および製造装置
JP4438422B2 (ja) * 2004-01-20 2010-03-24 日亜化学工業株式会社 半導体発光素子
JP5232970B2 (ja) * 2006-04-13 2013-07-10 豊田合成株式会社 半導体発光素子の製造方法及び半導体発光素子とそれを備えたランプ
JP5705950B2 (ja) * 2013-11-18 2015-04-22 株式会社東芝 半導体発光素子

Also Published As

Publication number Publication date
JP2016141830A (ja) 2016-08-08

Similar Documents

Publication Publication Date Title
CN108091736B (zh) 一种发光二极管外延片及其制造方法
CN101120452A (zh) 半导体发光元件
JP2008047864A (ja) 窒化物系半導体発光素子の製造方法
JP2001210867A (ja) 窒化ガリウム系半導体発光素子及びその製造方法
CN107488828B (zh) 形成薄膜的方法以及形成氮化铝薄膜的方法
US20110140077A1 (en) Light emitting device
KR20100093993A (ko) 반도체 발광소자 및 그 제조방법
TWI412155B (zh) An amorphous transparent conductive film for gallium nitride-based compound semiconductor light-emitting element
CN108598224B (zh) 一种发光二极管外延片的制作方法及其发光二极管外延片
JP2009054889A (ja) Ito電極及びその作製方法、並びに窒化物半導体発光素子
CN100438101C (zh) 基于氮化镓的化合物半导体发光器件
US20130075779A1 (en) Light emitting diode with multiple transparent conductive layers and method for manufacturing the same
JP6532237B2 (ja) 成膜方法及び発光ダイオードの製造方法
JP2014187159A (ja) 半導体発光素子
CN1894807A (zh) 半导体发光元件及其制造方法
JP2013138090A (ja) 発光ダイオードの製造方法
JP2014183090A (ja) 透明電極構造、窒化物半導体発光ダイオード、及び透明電極成膜方法
JP5730326B2 (ja) In金属酸化物膜の形成方法
Uang et al. High-power GaN-based light-emitting diodes with transparent indium zinc oxide films
CN108987540B (zh) 一种发光二极管外延片的制作方法及其发光二极管外延片
JP2016141831A (ja) 成膜方法及び発光ダイオードの製造方法
Chang et al. InGaN/GaN light-emitting diodes with rapidly thermal-annealed Ni/ITO p-contacts
JP2019149429A (ja) 成膜方法、半導体デバイスの製造方法及び半導体デバイス
KR100855340B1 (ko) 발광 다이오드 소자의 제조 방법
JP2014220272A (ja) 発光ダイオードの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180827

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190111

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190521

R150 Certificate of patent or registration of utility model

Ref document number: 6532237

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250