CN108598224B - 一种发光二极管外延片的制作方法及其发光二极管外延片 - Google Patents

一种发光二极管外延片的制作方法及其发光二极管外延片 Download PDF

Info

Publication number
CN108598224B
CN108598224B CN201810550079.3A CN201810550079A CN108598224B CN 108598224 B CN108598224 B CN 108598224B CN 201810550079 A CN201810550079 A CN 201810550079A CN 108598224 B CN108598224 B CN 108598224B
Authority
CN
China
Prior art keywords
type semiconductor
semiconductor layer
ions
layer
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810550079.3A
Other languages
English (en)
Other versions
CN108598224A (zh
Inventor
葛永晖
郭炳磊
吕蒙普
胡加辉
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201810550079.3A priority Critical patent/CN108598224B/zh
Publication of CN108598224A publication Critical patent/CN108598224A/zh
Application granted granted Critical
Publication of CN108598224B publication Critical patent/CN108598224B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片的制作方法及其发光二极管外延片,属于半导体技术领域。制作方法包括:采用化学气相沉积技术在衬底上依次生长缓冲层、N型半导体层、有源层和P型半导体层;对所述P型半导体层的表面进行离子辐照,降低所述P型半导体层的电阻率。本发明通过对P型半导体层的表面进行离子辐照,改变P型半导体层晶体的微观结构,影响P型半导体层内缺陷的形态和数量,降低P型半导体层的电阻率,有利于P型半导体层的空穴迁移到有源层中进行复合发光,提高注入有源层的空穴数量,进而提高LED的内量子效率提高,从而提高LED的发光效率。

Description

一种发光二极管外延片的制作方法及其发光二极管外延片
技术领域
本发明涉及半导体技术领域,特别涉及一种发光二极管外延片的制作方法及其发光二极管外延片。
背景技术
发光二极管(英文:Light Emitting Diode,简称:LED)是一种能发光的半导体电子元件。LED因具有节能环保、可靠性高、使用寿命长等优点而受到广泛的关注,近年来在背光源和显示屏领域大放异彩,并且开始向民用照明市场进军。对于民用照明来说,光效和使用寿命是主要的衡量标准,因此增加LED的发光效率和提高LED的抗静电能力对于LED的广泛应用显得尤为关键。
外延片是LED制备过程中的初级成品。现有的LED外延片包括衬底、缓冲层、N型半导体层、有源层和P型半导体层,缓冲层、N型半导体层、有源层和P型半导体层依次层叠在衬底上。P型半导体层用于提供进行复合发光的空穴,N型半导体层用于提供进行复合发光的电子,有源层用于进行电子和空穴的复合发光,衬底用于为外延材料提供生长表面,缓冲层用于缓解衬底和N型半导体层之间的晶格失配。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
衬底的材料通常选择蓝宝石,N型半导体层等的材料通常选择氮化镓,蓝宝石和氮化镓为异质材料,两者之间存在较大的晶格失配,晶格失配产生的应力和缺陷会随着外延生长而延伸,影响N型半导体和P型半导体层提供的载流子(电子或空穴)注入有源层进行复合发光,降低LED的发光效率。
发明内容
本发明实施例提供了一种发光二极管外延片的制作方法及其发光二极管外延片,能够解决现有技术晶格失配产生的应力和缺陷影响载流子注入有源层、降低LED的发光效率的问题。所述技术方案如下:
一方面,本发明实施例提供了一种发光二极管外延片的制作方法,所述制作方法包括:
采用化学气相沉积技术在衬底上依次生长缓冲层、N型半导体层、有源层和P型半导体层;
对所述P型半导体层的表面进行离子辐照,降低所述P型半导体层的电阻率。
可选地,所述对所述P型半导体层的表面进行离子辐照,降低所述P型半导体层的电阻率,包括:
在真空环境中,将经过加速的离子照射所述P型半导体层的表面,所述离子包括氧离子和银离子中的至少一种。
优选地,当所述离子包括氧离子时,氧离子的辐射剂量为1011ions/cm2~1012ions/cm2
更优选地,当所述离子包括氧离子时,氧离子的辐射能量为50MeV~150MeV。
优选地,当所述离子包括银离子时,银离子的辐射剂量为1010ions/cm2~1013ions/cm2
更优选地,当所述离子包括银离子时,银离子的辐射能量为150MeV~250MeV。
优选地,所述真空环境的温度为20℃~100℃。
可选地,所述制作方法还包括:
在对所述P型半导体层的表面进行离子辐照之后,对所述P型半导体层进行退火处理。
另一方面,本发明实施例提供了一种发光二极管外延片,所述发光二极管外延片包括衬底、缓冲层、N型半导体层、有源层和P型半导体层,所述缓冲层、所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上,所述P型半导体层的表面为离子辐照后的表面。
可选地,所述离子包括氧离子和银离子中的至少一种。
本发明实施例提供的技术方案带来的有益效果是:
通过对P型半导体层的表面进行离子辐照,改变P型半导体层晶体的微观结构,影响P型半导体层内缺陷的形态和数量,降低P型半导体层的电阻率,有利于P型半导体层的空穴迁移到有源层中进行复合发光,提高注入有源层的空穴数量,进而提高LED的内量子效率提高,从而提高LED的发光效率。而且P型半导体层的电阻率降低,还可以降低外延片的串联电阻,最终降低LED的正向电压。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管外延片的制作方法的流程图;
图2是本发明实施例提供的一种发光二极管外延片的的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种发光二极管外延片的制作方法,图1为本发明实施例提供的发光二极管外延片的制作方法的流程图,参见图1,该制作方法包括:
步骤101:采用化学气相沉积技术在衬底上依次生长缓冲层、N型半导体层、有源层和P型半导体层。
具体地,该步骤101可以包括:
控制温度为400℃~600℃(优选为500℃),压力为400torr~600torr(优选为500torr),在衬底上生长厚度为15nm~35nm(优选为25nm)的缓冲层;
控制温度为1000℃~1200℃(优选为1100℃),压力为400Torr~600Torr(优选为500torr),持续时间为5分钟~10分钟(优选为8分钟),对缓冲层进行原位退火处理;
控制温度为1000℃~1200℃(优选为1100℃),压力为100torr~500torr(优选为300torr),在缓冲层上生长厚度为1μm~5μm(优选为3μm)的N型半导体层,N型半导体层中N型掺杂剂的掺杂浓度为1018cm-3~1019cm-3(优选为5*1018cm-3);
控制压力为100torr~500torr(优选为300torr),在N型半导体层上生长有源层,有源层包括交替生长的多个量子阱和多个量子垒;量子阱的数量和量子垒的数量相同,量子垒的数量为5个~15个(优选为10个);量子阱的厚度为2.5nm~3.5nm(优选为3nm),量子阱的生长温度为720℃~829℃(优选为770℃);量子垒的厚度为9nm~20nm(优选为15nm),量子垒的生长温度为850℃~959℃(优选为900℃);
控制温度为850℃~1080℃(优选为960℃),压力为100torr~300torr(优选为200torr),在有源层上生长厚度为100nm~800nm(优选为450nm)的P型半导体层,P型半导体层中P型掺杂剂的掺杂浓度为1018cm-3~1019cm-3(优选为5*1018cm-3)。
具体地,衬底的材料可以采用[0001]晶向的蓝宝石,缓冲层的材料可以采用氮化镓(GaN)。N型半导体层的材料可以采用N型掺杂的氮化镓。量子阱的材料可以采用氮化铟镓(InGaN),量子垒的材料可以采用氮化镓。P型半导体层的材料可以采用P型掺杂的氮化镓。
可选地,在步骤101之前,该制作方法还可以包括:
将衬底在氢气气氛中退火1分钟~10分钟(优选为8分钟);
在1000℃~1200℃(优选为1100℃)的温度下进行氮化处理。
采用上述步骤对衬底的表面进行清洗,避免杂质掺入外延片中,影响整体的晶体质量,降低LED的发光效率。
可选地,在缓冲层上生长N型半导体层之前,该制作方法还可以包括:
控制温度为1000℃~1100℃(优选为1050℃),压力为100torr~500torr(优选为300torr),在缓冲层上生长厚度为1μm~5μm(优选为3μm)的未掺杂氮化镓层。
相应地,N型半导体层生长在未掺杂氮化镓层上。
利用未掺杂氮化镓层缓解衬底和N型半导体层之间的晶格失配。
在具体实现时,缓冲层为首先在衬底上低温生长一层较薄的氮化镓,因此也称为低温缓冲层。再在低温缓冲层进行氮化镓的纵向生长,会形成多个相互独立的三维岛状结构,称为三维成核层;然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长,形成二维平面结构,称为二维恢复层;最后在二维生长层上高温生长一层较厚的氮化镓,称为高温缓冲层。本实施例中将三维成核层、二维恢复层和高温缓冲层统称为未掺杂氮化镓层。
可选地,在有源层上生长P型半导体层之前,该制作方法还可以包括:
控制温度为1000℃~1100℃(优选为1050℃),压力为100torr~500torr(优选为300torr),在有源层上生长厚度为50nm~150nm(优选为100nm)的电子阻挡层。
相应地,P型半导体层生长在电子阻挡层上。
具体地,电子阻挡层的材料可以采用P型掺杂的氮化铝镓(AlGaN),优选为P型掺杂的AlyGa1-yN,0.1<y<0.5,可以避免电子跃迁到P型半导体层中与空穴进行非辐射复合,进而影响LED的发光效率。
步骤102:对P型半导体层的表面进行离子辐照,降低P型半导体层的电阻率。
在本实施例中,离子辐照是利用离子将原子撞离其正常位置,产生空位、离子间隙等晶体缺陷,影响材料宏观性能的处理方式。离子辐照的过程,是在真空系统中,用经过加速的原子的离子照射固体材料,从而在所选择的区域形成一个具有特殊性质的表面层。
本发明实施例通过对P型半导体层的表面进行离子辐照,改变P型半导体层晶体的微观结构,影响P型半导体层内缺陷的形态和数量,降低P型半导体层的电阻率,有利于P型半导体层的空穴迁移到有源层中进行复合发光,提高注入有源层的空穴数量,进而提高LED的内量子效率提高,从而提高LED的发光效率。而且P型半导体层的电阻率降低,还可以降低外延片的串联电阻,最终降低LED的正向电压。
具体地,该步骤102可以包括:
在真空环境中,将经过加速的离子照射P型半导体层的表面,离子包括氧离子和银离子中的至少一种。
实验证明,将氧离子照射P型半导体层的表面,或者将银离子照射P型半导体层的表面,或者同时将氧离子和银离子照射P型半导体层的表面,都可以有效降低LED的正向电压,提高LED的发光效率。
可选地,当照射P型半导体层的表面的离子包括氧离子时,氧离子的辐射剂量可以为1011ions/cm2~1012ions/cm2
如果氧离子的辐射剂量小于1011ions/cm2,则可能由于氧离子的辐射剂量太少而无法有效降低P型半导体层的电阻率,LED的发光效率和正向电压几乎没有变化;如果氧离子的辐射剂量大于1012ions/cm2,则可能由于氧离子的辐射剂量太多而引入新的缺陷到P型半导体层中,影响外延片整体的晶体质量,降低LED的发光效率。
优选地,当照射P型半导体层的表面的离子包括氧离子时,氧离子的辐射能量可以为50MeV~150MeV。
如果氧离子的辐射能量小于50MeV,则可能由于氧离子的辐射能量太低而造成氧离子无法有效作用在P型半导体层上,进而造成P型半导体层的电阻率没有变化,最终造成LED的发光效率和正向电压没有变化;如果氧离子的辐射能量大于150MeV,则可能由于氧离子的辐射能量太高而导致不良影响,降低LED的发光效率。
可选地,当照射P型半导体层的表面的离子包括银离子时,银离子的辐射剂量可以为1010ions/cm2~1013ions/cm2
如果银离子的辐射剂量小于1010ions/cm2,则可能由于银离子的辐射剂量太少而无法有效降低P型半导体层的电阻率,LED的发光效率和正向电压几乎没有变化;如果银离子的辐射剂量大于1013ions/cm2,则可能由于银离子的辐射剂量太多而引入新的缺陷到P型半导体层中,影响外延片整体的晶体质量,降低LED的发光效率。
优选地,当照射P型半导体层的表面的离子包括银离子时,银离子的辐射能量可以为150MeV~250MeV。
如果银离子的辐射能量小于150MeV,则可能由于银离子的辐射能量太低而造成氧离子无法有效作用在P型半导体层上,进而造成P型半导体层的电阻率没有变化,最终造成LED的发光效率和正向电压没有变化;如果银离子的辐射能量大于250MeV,则可能由于银离子的辐射能量太高而导致不良影响,降低LED的发光效率。
其中,离子的辐射剂量为离子辐射表面单位面积辐射的离子总数,离子的辐射能量为电子电荷与电势差的乘积。具体地,氧离子的辐射剂量为P型半导体层的表面单位面积辐射的氧离子总数,氧离子的辐射能量为氧离子的电子电荷与电势差的乘积;银离子的辐射剂量为P型半导体层的表面单位面积辐射的银离子总数,银离子的辐射能量为银离子的电子电荷与电势差的乘积。
可选地,真空环境的温度可以为20℃~100℃。
如果真空环境的温度小于20℃,则可能由于真空环境的温度太低而造成离子不活跃,影响离子辐射P型半导体层;如果真空环境的温度高于100℃,则可能由于真空的环境太高而造成离子过于活跃,造成不良影响。
步骤103:对P型半导体层进行退火处理。该步骤103为可选步骤。
通过退火处理消除晶格损伤。
可选地,退火处理的温度可以为750℃~850℃,实现效果较好。
可选地,退火处理的时间可以为20min~50min,实现效果较好。
可选地,在步骤103之后,该制作方法还可以包括:
控制温度为850℃~1050℃(优选为950℃),压力为100torr~300torr(优选为200torr),在P型半导体层上生长厚度为5nm~300nm(优选为150nm)的P型接触层。
具体地,P型接触层的材料可以采用P型掺杂的氮化铟镓,以实现与芯片工艺中的电极或者透明导电薄膜之间形成良好的欧姆接触。
可选地,在外延生长结束之后,该制作方法还可以包括:
控制温度为650℃~850℃(优选为750℃),持续时间为5分钟~15分钟(优选为10分钟),在氮气气氛中进行退火处理。
需要说明的是,上述控制的温度和压力分别为反应腔中的温度和压力。实现时以三甲基镓或三甲基乙作为镓源,高纯氮气作为氮源,三甲基铟作为铟源,三甲基铝作为铝源,N型掺杂剂选用硅烷,P型掺杂剂选用二茂镁。
本发明实施例提供了另一种发光二极管外延片的制作方法,该制作方法为图1所示的制作方法的一种具体实现,该制作方法包括:
步骤201:控制温度为500℃,压力为500torr,在衬底上生长厚度为25nm的缓冲层。
步骤202:控制温度为1100℃,压力为500torr,持续时间为8分钟,对缓冲层进行原位退火处理。
步骤203:控制温度为1100℃,压力为300torr,在缓冲层上生长厚度为3μm的N型半导体层,N型半导体层中N型掺杂剂的掺杂浓度为5*1018cm-3
步骤204:控制压力为300torr,在N型半导体层上生长有源层,有源层包括交替生长的10个量子阱和10个量子垒;量子阱的厚度为3nm,量子阱的生长温度为770℃;量子垒的厚度为15nm,量子垒的生长温度为900℃。
步骤205:控制温度为960℃,压力为200torr,在有源层上生长厚度为450nm的P型半导体层,P型半导体层中P型掺杂剂的掺杂浓度为5*1018cm-3
步骤206:在60℃的真空环境中,将经过加速的氧离子照射P型半导体层的表面,氧离子的辐射剂量为5*1011ions/cm2,氧离子的辐射能量为100MeV。
将得到的外延片制成芯片,与没有进行离子辐射相比,芯片的正向电压降低了1%~2%,发光能效提高了1%~2%。
本发明实施例提供了又一种发光二极管外延片的制作方法,该制作方法为图1所示的制作方法的另一种具体实现,该制作方法包括:
步骤301:控制温度为500℃,压力为500torr,在衬底上生长厚度为25nm的缓冲层。
步骤302:控制温度为1100℃,压力为500torr,持续时间为8分钟,对缓冲层进行原位退火处理。
步骤303:控制温度为1100℃,压力为300torr,在缓冲层上生长厚度为3μm的N型半导体层,N型半导体层中N型掺杂剂的掺杂浓度为5*1018cm-3
步骤304:控制压力为300torr,在N型半导体层上生长有源层,有源层包括交替生长的10个量子阱和10个量子垒;量子阱的厚度为3nm,量子阱的生长温度为770℃;量子垒的厚度为15nm,量子垒的生长温度为900℃。
步骤305:控制温度为960℃,压力为200torr,在有源层上生长厚度为450nm的P型半导体层,P型半导体层中P型掺杂剂的掺杂浓度为5*1018cm-3
步骤206:在60℃的真空环境中,将经过加速的银离子照射P型半导体层的表面,银离子的辐射剂量为5*1011ions/cm2,氧离子的辐射能量为200MeV。
将得到的外延片制成芯片,与没有进行离子辐射相比,芯片的正向电压降低了1.5%~3%,发光能效提高了1.5%~2.5%。
本发明实施例提供了又一种发光二极管外延片的制作方法,该制作方法为图1所示的制作方法的又一种具体实现,该制作方法包括:
步骤401:控制温度为500℃,压力为500torr,在衬底上生长厚度为25nm的缓冲层。
步骤402:控制温度为1100℃,压力为500torr,持续时间为8分钟,对缓冲层进行原位退火处理。
步骤403:控制温度为1100℃,压力为300torr,在缓冲层上生长厚度为3μm的N型半导体层,N型半导体层中N型掺杂剂的掺杂浓度为5*1018cm-3
步骤404:控制压力为300torr,在N型半导体层上生长有源层,有源层包括交替生长的10个量子阱和10个量子垒;量子阱的厚度为3nm,量子阱的生长温度为770℃;量子垒的厚度为15nm,量子垒的生长温度为900℃。
步骤405:控制温度为960℃,压力为200torr,在有源层上生长厚度为450nm的P型半导体层,P型半导体层中P型掺杂剂的掺杂浓度为5*1018cm-3
步骤406:在60℃的真空环境中,将经过加速的氧离子和银离子照射P型半导体层的表面,氧离子的辐射剂量为5*1011ions/cm2,氧离子的辐射能量为100MeV,银离子的辐射剂量为5*1011ions/cm2,氧离子的辐射能量为200MeV。
将得到的外延片制成芯片,与没有进行离子辐射相比,芯片的正向电压降低了2%~3%,发光效率提高了2%~3%。
本发明实施例提供了一种发光二极管外延片,图2为本发明实施例提供的发光二极管外延片的结构示意图,参见图2,该发光二极管外延片包括衬底10、缓冲层20、N型半导体层30、有源层40和P型半导体层50,缓冲层20、N型半导体层30、有源层40和P型半导体层50依次层叠在衬底10上。
在本实施例中,P型半导体层的表面为离子辐照后的表面。
可选地,照射P型半导体层的离子可以包括氧离子和银离子中的至少一种。
优选地,当照射P型半导体层的离子可以包括氧离子时,氧离子的辐射剂量可以为1011ions/cm2~1012ions/cm2
优选地,当照射P型半导体层的离子可以包括银离子时,银离子的辐射剂量可以为1010ions/cm2~1013ions/cm2
具体地,衬底10的材料可以采用蓝宝石。缓冲层20的材料可以采用氮化镓(GaN)。N型半导体层30的材料可以采用N型掺杂的氮化镓。有源层40可以包括多个量子阱和多个量子垒,多个量子阱和多个量子垒交替层叠设置;量子阱的材料可以采用氮化铟镓(InGaN),量子垒的材料可以采用氮化镓。P型半导体层50的材料可以采用P型掺杂的氮化镓。
更具体地,缓冲层20的厚度可以为15nm~35nm(优选为25nm)。N型半导体层30的厚度可以为1μm~5μm(优选为3μm),N型半导体层30中N型掺杂剂的掺杂浓度为1018cm-3~1019cm-3(优选为5*1018cm-3)。量子阱的数量和量子垒的数量相同,量子垒的数量可以为5个~15个(优选为10个);量子阱的厚度可以为2.5nm~3.5nm(优选为3nm),量子垒的厚度可以为9nm~20nm(优选为15nm)。P型半导体层50的厚度可以为100nm~800nm(优选为450nm),P型半导体层50中P型掺杂剂的掺杂浓度为1018cm-3~1019cm-3(优选为5*1018cm-3)。
可选地,如图2所示,该发光二极管外延片还可以包括未掺杂氮化镓层60,未掺杂氮化镓层设置在缓冲层和N型半导体层之间,以缓解衬底和N型半导体层之间的晶格失配。
具体地,未掺杂氮化镓层60的厚度可以为1μm~5μm(优选为3μm)。
可选地,如图2所示,该发光二极管外延片还可以包括电子阻挡层70,电子阻挡层70设置在有源层40和P型半导体层50之间,以避免电子跃迁到P型半导体层中与空穴进行非辐射复合,进而影响LED的发光效率。
具体地,电子阻挡层70的材料可以采用P型掺杂的氮化铝镓(AlGaN),优选为P型掺杂的AlyGa1-yN,0.1<y<0.5;电子阻挡层70的厚度可以为50nm~150nm(优选为100nm)。
可选地,如图2所示,该发光二极管外延片还可以包括P型接触层80,P型接触层80设置在P型半导体层50上,以实现与芯片工艺中的电极或者透明导电薄膜之间形成良好的欧姆接触。
具体地,P型接触层80的材料可以采用P型掺杂的氮化铟镓;P型接触层80的厚度可以为5nm~300nm(优选为150nm)。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (7)

1.一种发光二极管外延片的制作方法,其特征在于,所述制作方法包括:
采用化学气相沉积技术在衬底上依次生长缓冲层、N型半导体层、有源层和P型半导体层;
对所述P型半导体层的表面进行离子辐照,降低所述P型半导体层的电阻率,所述离子辐照是利用离子将原子撞离正常位置,产生空位和离子间隙的晶体缺陷;
对所述P型半导体层进行退火处理;
在所述P型半导体层上生长P型接触层,所述P型接触层与芯片工艺中的电极或者透明导电薄膜之间形成欧姆接触;
所述对所述P型半导体层的表面进行离子辐照,降低所述P型半导体层的电阻率,包括:
在真空环境中,将经过加速的氧离子和银离子照射所述P型半导体层的表面。
2.根据权利要求1所述的制作方法,其特征在于,当所述离子包括氧离子时,氧离子的辐射剂量为1011ions/cm2~1012ions/cm2
3.根据权利要求2所述的制作方法,其特征在于,当所述离子包括氧离子时,氧离子的辐射能量为50MeV~150MeV。
4.根据权利要求1所述的制作方法,其特征在于,当所述离子包括银离子时,银离子的辐射剂量为1010ions/cm2~1013ions/cm2
5.根据权利要求4所述的制作方法,其特征在于,当所述离子包括银离子时,银离子的辐射能量为150MeV~250MeV。
6.根据权利要求1~5任一项所述的制作方法,其特征在于,所述真空环境的温度为20℃~100℃。
7.一种发光二极管外延片,所述发光二极管外延片包括衬底、缓冲层、N型半导体层、有源层和P型半导体层,所述缓冲层、所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上,其特征在于,所述P型半导体层的表面为离子辐照和退火处理后的表面,所述离子辐照是利用离子将原子撞离正常位置,产生空位和离子间隙的晶体缺陷;所述发光二极管外延片还包括层叠在所述P型半导体层上的P型接触层,所述P型接触层与芯片工艺中的电极或者透明导电薄膜之间形成欧姆接触,所述离子包括氧离子和银离子。
CN201810550079.3A 2018-05-31 2018-05-31 一种发光二极管外延片的制作方法及其发光二极管外延片 Active CN108598224B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810550079.3A CN108598224B (zh) 2018-05-31 2018-05-31 一种发光二极管外延片的制作方法及其发光二极管外延片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810550079.3A CN108598224B (zh) 2018-05-31 2018-05-31 一种发光二极管外延片的制作方法及其发光二极管外延片

Publications (2)

Publication Number Publication Date
CN108598224A CN108598224A (zh) 2018-09-28
CN108598224B true CN108598224B (zh) 2020-05-19

Family

ID=63630034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810550079.3A Active CN108598224B (zh) 2018-05-31 2018-05-31 一种发光二极管外延片的制作方法及其发光二极管外延片

Country Status (1)

Country Link
CN (1) CN108598224B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047982B (zh) * 2019-02-27 2020-07-07 华灿光电(苏州)有限公司 发光二极管、外延片及其制备方法
KR20240019839A (ko) * 2021-07-15 2024-02-14 안후이 산안 옵토일렉트로닉스 컴퍼니 리미티드 반도체 발광 소자 및 발광 장치
CN114242862B (zh) * 2021-12-22 2024-02-27 淮安澳洋顺昌光电技术有限公司 Led芯片及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471408A (zh) * 2007-12-28 2009-07-01 北京大学 镁掺杂氮化镓基材料和发光二极管p型氮化镓的激活方法
CN106067421A (zh) * 2016-08-11 2016-11-02 成都海威华芯科技有限公司 减小氮化镓高电子迁移率晶体管欧姆接触电阻率的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001280108A1 (en) * 2000-08-24 2002-03-04 Shibata, Naoki Method for reducing semiconductor resistance, device for reducing semiconductor resistance and semiconductor element
CN104465907B (zh) * 2015-01-14 2017-07-04 厦门大学 一种改善p型氮化镓薄膜电学特性的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471408A (zh) * 2007-12-28 2009-07-01 北京大学 镁掺杂氮化镓基材料和发光二极管p型氮化镓的激活方法
CN106067421A (zh) * 2016-08-11 2016-11-02 成都海威华芯科技有限公司 减小氮化镓高电子迁移率晶体管欧姆接触电阻率的方法

Also Published As

Publication number Publication date
CN108598224A (zh) 2018-09-28

Similar Documents

Publication Publication Date Title
CN108091736B (zh) 一种发光二极管外延片及其制造方法
CN109786529B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109920889B (zh) 氮化镓基发光二极管外延片及其制造方法
CN109346576B (zh) 一种发光二极管外延片及其制备方法
CN109860359B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109346583B (zh) 一种发光二极管外延片及其制备方法
CN109860358B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109256445B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN108598224B (zh) 一种发光二极管外延片的制作方法及其发光二极管外延片
CN110265514B (zh) 发光二极管外延片的生长方法及发光二极管外延片
CN109087976B (zh) 一种发光二极管外延片的制备方法及其发光二极管外延片
CN109346568B (zh) 一种发光二极管外延片及其制备方法
CN109671817B (zh) 一种发光二极管外延片及其制备方法
CN109309150B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN110364598B (zh) 发光二极管外延片及其制作方法
CN108550668B (zh) 一种发光二极管外延片及其制作方法
CN109103312B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN108987544B (zh) 一种发光二极管外延片及其制造方法
CN109192829B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN109686823B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN108987540B (zh) 一种发光二极管外延片的制作方法及其发光二极管外延片
CN109065675B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN109087977B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109768124B (zh) 一种发光二极管外延片的生长方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: The invention relates to a manufacturing method of light-emitting diode epilayer and a light-emitting diode epilayer thereof

Effective date of registration: 20210119

Granted publication date: 20200519

Pledgee: Shanghai Pudong Development Bank Co.,Ltd. Yiwu Branch

Pledgor: HC SEMITEK (ZHEJIANG) Co.,Ltd.

Registration number: Y2021330000058

PE01 Entry into force of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20211101

Granted publication date: 20200519

Pledgee: Shanghai Pudong Development Bank Co.,Ltd. Yiwu Branch

Pledgor: HC SEMITEK (ZHEJIANG) Co.,Ltd.

Registration number: Y2021330000058

PC01 Cancellation of the registration of the contract for pledge of patent right