CN101421854A - 半导体发光元件的制造方法、半导体发光元件和具备该元件的灯 - Google Patents

半导体发光元件的制造方法、半导体发光元件和具备该元件的灯 Download PDF

Info

Publication number
CN101421854A
CN101421854A CNA2007800126686A CN200780012668A CN101421854A CN 101421854 A CN101421854 A CN 101421854A CN A2007800126686 A CNA2007800126686 A CN A2007800126686A CN 200780012668 A CN200780012668 A CN 200780012668A CN 101421854 A CN101421854 A CN 101421854A
Authority
CN
China
Prior art keywords
light transmission
semiconductor layer
light
positive pole
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800126686A
Other languages
English (en)
Other versions
CN101421854B (zh
Inventor
塙健三
横山泰典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN101421854A publication Critical patent/CN101421854A/zh
Application granted granted Critical
Publication of CN101421854B publication Critical patent/CN101421854B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的目的是提供一种光的取出性良好且明亮并能够消除接合时的电极剥离的半导体发光元件。作为解决课题的手段，本发明的特征是制造一种半导体发光元件(1)，所述半导体发光元件(1)是在基板(11)上层叠有n型半导体层(13)、发光层(14)和p型半导体层(15)，在p型半导体层(15)上层叠有透光性正极(16)，同时在该透光性正极(16)上设有正极焊盘(17)，在所述n型半导体层(13)上设有负极焊盘18的半导体发光元件。

Description

半导体发光元件的制造方法、半导体发光元件和具备该元件的灯
技术领域
本发明涉及氮化镓系等的半导体发光元件的制造方法以及半导体发光元件，特别是涉及能够降低电极部分的连接电阻的技术的改进。
本申请基于在2006年4月13日在日本提出的特愿2006-110830号要求优先权，在此援引其内容。
背景技术
作为化合物半导体发光元件的一例，已知在基板上层叠了n型的氮化镓系化合物半导体层和p型的氮化镓系化合物半导体层的结构，其中，近年来作为短波长光发光元件，氮化镓(GaN)系化合物半导体发光元件受到关注。该氮化镓系化合物半导体发光元件，是以蓝宝石单晶为首的各种氧化物、III族～V族化合物为基板，在所述基板上通过金属有机物化学气相淀积方法(MOCVD法)或分子束外延方法(MBE法)层叠n型或p型的半导体层和发光层而制造。
作为这种氮化镓系化合物半导体发光元件构成的特征，为了使光取出效率提高，使用透明电极作为正极，以使得由电极正下方的发光层发出的光不被电极遮住，被构成为可高效率地取出从正极透过的光。
另外，由透明电极构成的以往的透光性正极，为将Ni、Co等的氧化物与Au等的接触金属组合的薄膜叠层结构，但近年来提出了使用ITO(In2O3-SnO2)等导电性更高的透明氧化物导电材料，或者采用极力减薄接触金属的膜厚提高了透光性的层结构的电极作为正极，将来自发光层的光高效率地取出至外部的技术方案。
然而，当在p型的氮化镓系化合物半导体层上形成由ITO等透明氧化物导电材料制的透明电极，并在该透明电极上形成用于外部电连接的焊盘时，难以取得透明电极与p型半导体层之间的良好的欧姆接触以及较高的接合强度，难以充分降低连接界面处的接触电阻，结果存在作为半导体发光元件的Vf(标准正向电压)上升、辉度降低的问题。另外，由于在引线接合时作用于焊盘的载荷的关系，还存在透明电极从p型半导体层剥离的问题。
因此，为了解决这样的问题，已知下述结构的半导体发光元件108，如图4所示的结构，在蓝宝石基板100上层叠n型半导体层101，在半导体层101上部分地形成p型半导体层103和电极焊盘104，在p型半导体层103上形成ITO(锢锡氧化物)制的透明电极105，在该透明电极105的一部分上形成接触孔106，介有该接触孔106而将焊盘107直接与p型半导体层103连接。(参照专利文献1)
根据这样将焊盘107直接与p型半导体层103连接的结构，焊盘107以比对透明电极的接合强度更强的接合强度与p型半导体层103粘接，因此还具有即使在接合时由引线牵拉焊盘107的力进行作用，焊盘107也不会剥离的特征。
专利文献1：日本特开平7-94782号公报
发明内容
图4所示的结构的半导体发光元件108，也可以将焊盘107与p型半导体层103欧姆接触，但关于欧姆接触，由于得到了透明电极105，因此焊盘107不特别需要欧姆接触。因此，只要焊盘107与透明电极105电接触，并牢固地附着在p型半导体层103上，就可以使用任何的材料。
然而，在透明电极105上形成接触孔106，会阻碍电流的流动在透明电极105整体上扩展，存在易成为辉度降低、Vf(标准正向电压)上升的原因的问题。
此外，图4所示的结构，如在专利文献1的实施例中所述，存在只得到98％以上左右的合格率的问题，希望大量生产这种半导体发光元件的场合的焊盘的剥离几率降到ppm级。
此外，在图4所示的结构中，必须形成贯通透明电极105的一部分的形式的接触孔106，还另行需要用于在透明电极105上形成接触孔106的光刻工序，因此工序数增加，同时根据光刻工序时进行的蚀刻的状况，有可能使接触孔正下方的p型半导体层表面损伤。
另外，即使将焊盘107直接地与p型半导体层103连接，也并不成为显示理想的欧姆接触性的接触电阻，希望接触电阻进一步降低或Vf降低。
本发明是鉴于上述状况而完成的，其目的在于提供一种光取出性良好且明亮，可消除接合时的电极剥离的半导体发光元件。
另外，本发明的目的在于提供下述技术，即，即使不采用在ITO等的透光性氧化物导电材料的透明电极上形成接触孔从而将焊盘与p型半导体层直接连接的结构，而是在采用在p型半导体层上层叠透光性氧化物导电材料的电极，再在其上层叠焊盘的一般结构的基础上，降低所连接的透光性正极的薄膜电阻(片电阻；sheet resistance)，作为半导体发光元件实现较低的Vf。
为了达到上述目的，本发明采用了以下的构成。
(1)本发明的半导体发光元件的制造方法，是制造在基板上层叠有n型半导体层、发光层和p型半导体层，在p型半导体层上层叠有透光性正极，同时在该透光性正极上设有正极焊盘，在上述n型半导体层上设有负极焊盘的半导体发光元件的方法，其特征在于，在氧少于化学计量组成的状态下在上述p型半导体层上形成透光性氧化物导电材料的透光性正极后，在含氧气氛中进行退火处理，然后在无氧气氛中进行再退火处理。
(2)本发明的半导体发光元件的制造方法，其特征在于，氧少于化学计量组成的状态，是相对于化学计量组成的氧浓度为0.01原子％～10原子％的范围的氧不足的状态。
(3)本发明的半导体发光元件的制造方法，其特征在于，由氮化镓系化合物半导体构成上述半导体层。
(4)本发明的半导体发光元件的制造方法，其特征在于，使上述退火处理以前的成膜后的原有状态的上述透光性正极的透射率为80％～90％的范围，通过上述退火处理使透射率提高，然后在无氧气氛中进行再退火处理。
(5)本发明的半导体发光元件的制造方法，其特征在于，通过上述再退火处理来降低上述透光性正极的薄膜电阻。
(6)本发明的半导体发光元件的制造方法，其特征在于，在上述p型半导体层上面的大致整个面上形成上述透光性正极。
(7)本发明的半导体发光元件的制造方法，其特征在于，在250℃～600℃的温度范围进行上述退火处理。
(8)本发明的半导体发光元件的制造方法，其特征在于，在N2气气氛中在200℃～500℃的温度范围进行上述再退火处理。
(9)本发明的半导体发光元件的制造方法，其特征在于，通过对上述的氧少于化学计量组成的透光性正极实施上述退火处理和再退火处理，而使上述透光性正极的薄膜电阻为20Ω/□以下。
(10)本发明的半导体发光元件的制造方法，其特征在于，作为构成上述透光性正极的透光性氧化物导电材料，选择包含ITO(In2O3-SnO2)、AZnO(ZnO-Al2O3)、IZnO(In2O3-ZnO)、GZO(ZnO-Ga2O3)的至少一种。
(11)本发明的半导体发光元件，其特征在于，是采用上述的(1)～(10)的任一项所述的半导体发光元件的制造方法得到的。
(12)本发明的灯，其特征在于，具备上述(11)所述的半导体发光元件。
(13)本发明的氮化镓系化合物半导体发光元件，是在基板上层叠有由氮化镓系化合物半导体形成的n型半导体层、发光层和p型半导体层，在p型半导体层上层叠有透光性正极，同时在该透光性正极上设有正极焊盘，在n型半导体层上设有负极焊盘的氮化镓系化合物半导体发光元件，其特征在于，上述透光性正极的薄膜电阻为20Ω/□以下。
(14)本发明的氮化镓系化合物半导体发光元件，其特征在于，上述透光性正极是通过在含氧气氛中进行的初期退火处理和在无氧气氛中进行的再退火处理而使在上述p型半导体层上形成的氧少于化学计量组成的状态的透光性氧化物导电材料的透光性正极的薄膜电阻为20Ω/以下而成的。
(15)本发明的灯，其特征在于，具备上述的(13)或(14)所述的氮化镓系化合物半导体发光元件。
发明效果
根据本发明的半导体发光元件的制造方法，通过将层叠在p型半导体层上的氧少于化学计量组成的状态的透明性正极在含氧气氛中进行退火处理，在无氧气氛中进行再退火处理，能够得到透光性正极的高透光性和低薄膜电阻、低的标准正向电压(Vf)以及对p型半导体层的较高接合强度。因此，根据使用本发明的制造方法得到的半导体发光元件，能够提供显示高辉度且低的Vf、透光性正极的接合强度高的结构。
此外，本发明的半导体发光元件，通过以p型半导体层侧为发光观测面，使在p型半导体层上形成的透光性正极为透光性氧化物导电材料，在p型半导体层的上面的大致整个面上形成透光性正极，只在透光性正极的一部分上形成焊盘，就能够使电流均匀地从薄膜电阻低的透光性正极向p型半导体层的大致整个面流动，能够利用透光性正极的透明性将发出的光充分地取出到外部。另外，能够提高透光性正极与p型半导体层的接合强度，使其比焊盘与p型半导体层的接合强度高，因此能够防止引线接合时的焊盘的剥离，将大量生产时的焊盘剥离抑制在极少的水平，其结果能够提供可靠性优异的半导体发光元件的结构。
附图说明
图1是表示本发明的氮化镓系化合物半导体发光元件的一例的剖面图。
图2是本发明的氮化镓系化合物半导体发光元件的一例的平面图。
图3是表示具备本发明的氮化镓系化合物半导体发光元件的发光装置的一例的构成图。
图4是表示以往的氮化镓系化合物半导体发光元件的一例的剖面图。
附图标记说明
1   氮化镓系化合物半导体发光元件
11  基板
12  缓冲层
13n 型半导体层
14  发光层
15p 型半导体层
16  透光性正极
17  正极焊盘
18  负极焊盘
30  灯
31 32 框
3334  接合线
35  模塑部
具体实施方式
以下，以最佳的实施方式为基础对本申请发明进行说明，但本申请发明并不受以下的实施方式限制。
图1和图2是表示本发明的氮化镓系化合物半导体发光元件的第1实施方式的图。
图1和图2所示的本实施方式的氮化镓系化合物半导体发光元件1，是以在基板11上介有缓冲层12而按顺序层叠有由氮化镓系化合物半导体形成的n型半导体层13、发光层14和p型半导体层15的双异质(double-hetero)结构为基本，在p型半导体层15上面的大致整个面上层叠有透光性正极16，并且在该透光性正极16的一部分上设有正极焊盘17，在n型半导体层13的一部分上设有负极焊盘18的结构的氮化镓系化合物半导体发光元件。
上述基板11，包含蓝宝石单晶(Al2O3；A面、C面、M面、R面)、尖晶石单晶(MgAl2O4)、ZnO单晶、LiAlO2单晶、LiGaO2单晶、MgO单晶等氧化物单晶、Si单晶、SiC单晶、GaAs单晶、AlN单晶、GaN单晶和ZrB2等硼化物单晶这些公知的基板材料再内，作为适用于半导体发光元件的公知的基板可以没有任何限制地使用任何的基板材料。这些基板材料之中，优选使用蓝宝石单晶以及SiC单晶的基板材料。再者，基板11的面取向没有任何限定。另外，可以是Just基板(零度倾角的基板)，还可以是赋予倾斜角的基板(Off基板)。
本实施方式中，在基板11上，介有缓冲层12而层叠有由氮化镓系化合物半导体形成的n型半导体层13、发光层14和p型半导体层15。但是，根据所使用的基板11和成膜处理时的半导体层的外延层的生长条件，有时不要缓冲层12。
作为氮化镓系化合物半导体，例如人们已知多数的由通式AlxGayInzN1-A MA(0≤x≤1、0≤Y≤1、0≤Z≤1，且X+Y+Z＝1。符号M表示与氮(N)不同的第V族元素，0≤A≤1)表示的氮化镓系化合物半导体，本发明中，也包含这些众所周知的氮化镓系化合物半导体在内，可以没有任何限制地使用由通式AlxGayInzN1-A MA(0≤x≤1、0≤Y≤1、0≤Z≤1，且X+Y+Z＝1。符号M表示与氮(N)不同的第V族元素，0≤A≤1)表示的氮化镓系化合物半导体的任一种。
氮化镓系化合物半导体，除了Al、Ga以及In以外，还可以含有其他的III族元素，可以根据需要含有Ge、Si、Mg、Ca、Zn、Be、P、As以及B等元素。此外，不限于有意地添加的元素，有时还含有依赖于成膜条件等而必然地含有的杂质以及在原料、反应管材质中所含的微量杂质。
这些氮化镓系化合物半导体的生长方法没有特别限定，可以使用MOCVD(金属有机物化学气相生长法)、HVPE(氢化物气相生长法)、MBE(分子束外延法)等使氮化物半导体生长的已知的所有的方法。作为优选的生长方法，从膜厚控制性、大量生产性的观点考虑是MOCVD法。在MOCVD法中，作为载气，可以使用氢(H2)或氮(N2)，作为III族原料即Ga源，可以使用三甲基镓(TMG)或三乙基镓(TEG)，作为Al源可以使用三甲基铝(TMA)或三乙基铝(TEA)，作为In源可以使用三甲基铟(TMI)或三乙基铟(TEI)，作为V族原料即N源，可以使用氨(NH3)、肼(N2H4)等。
另外，作为掺杂物，在n型中作为Si原料可以使用甲硅烷(SiH4)或乙硅烷(Si2H6)，作为Ge原料可以使用锗烷气(GeH4)、四甲基锗((CH3)4Ge)、四乙基锗((C2H5)4Ge)等有机锗化合物。在MBE法中，元素态的锗也可以用作为掺杂源。在p型中，作为Mg原料可以使用例如双环戊二烯基镁(Cp2Mg)或双乙基环戊二烯基镁(EtCp2Mg)。
上述n型半导体层13通常由基底层、n接触层和n覆层构成。n接触层可以兼作基底层和/或n覆层。
基底层优选由AlxGa1-xN层(0≤x≤1，优选0≤x≤0.5，进一步优选0≤x≤0.1)构成。基底层的膜厚优选为0.1μm以上，更优选为0.5μm以上，最优选为1μm以上。通过使膜厚为1μm以上，可以容易地得到结晶性良好的AlxGa1-xN层。
在上述基底层中可以在1×1017～1×1019/cm3的范围内掺杂n型杂质，但从保持良好的结晶性的观点出发，优选未掺杂(<1×1017/cm3)。作为n型杂质没有特别的限定，可举出例如Si、Ge及Sn等，优选Si和Ge。
使上述基底层生长时的生长温度优选为800～1200℃，更优选调节成1000～1200℃的范围。如果使其在该温度范围内生长，则可以得到结晶性良好的基底层。另外，优选将MOCVD生长炉内的压力调节成15～40kPa。
作为n接触层，与基底层同样，优选由AlxGa1-xN层(0≤x≤1，优选0≤x≤0.5，进一步优选0≤x≤0.1)构成。另外，优选掺杂有n型杂质，当以1×1017～1×1019/cm3、优选以1×1018～1×1019/cm3的浓度含有n型杂质时，在保持与负极的良好的欧姆接触、抑制裂纹发生、保持良好的结晶性的方面是优选的。作为n型杂质没有特别的限制，可以举出例如Si、Ge及Sn等，优选Si和Ge。生长温度与基底层同样。
构成基底层和n接触层的氮化镓系化合物半导体优选为相同的组成，它们的合计膜厚设定为1～20μm、优选设定为2～15μm、进一步优选设定为3～12μm的范围。如果膜厚在该范围内，则可以良好地保持半导体的结晶性。
优选在上述n接触层与发光层14之间设置n覆层。通过设置n覆层，可以填埋在n接触层的最表面产生的平坦性恶化。n覆层可以由AlGaN、GaN、GaInN等形成。另外，可以形成为它们的结构的异质接合、多次层叠的超晶格结构。在为GaInN时，当然优选大于发光层的GaInN的带隙。
AlcGa1-cN势垒层的生长温度优选为700℃以上，当在800～1100℃的温度下生长时，结晶性变得良好，因而更优选。另外，GaInN阱层在600～900℃、优选在700～900℃的温度下生长。即，为了使MQW(多量子阱结构)的结晶性良好，优选在层间改变生长温度。
p型半导体层15，通常由p覆层和p接触层构成。但是p接触层也可以兼作p覆层。
作为p覆层，为比发光层的带隙能量大的组成，只要是可以将载流子限制在发光层中的层，就没有特别限定，但可优选举出AldGa1-dN(0<d≤0.4，优选为0.1≤d≤0.3)的p覆层。从将载流子限制在发光层中的方面来看，优选p覆层由这样的AlGaN形成。对p覆层的膜厚没有特别限定，优选为1～400nm，更优选为5～100nm。p覆层的p型掺杂物浓度优选为1×1018～1×1021/cm3，更优选为1×1019～1×1020/cm3。如果p型掺杂物浓度在上述范围，则不会降低结晶性并可以得到良好的p型晶体。
p接触层优选是至少包含AleGa1-eN(0≤e<0.5，优选为0≤e≤0.2，更优选为0≤e≤0.1)而成的氮化镓系化合物半导体层。如果Al组分在上述范围，则在保持良好的结晶性和与p欧姆电极的良好的欧姆接触方面是优选的。
另外，如果以1×1018～1×1021/cm3的范围的浓度含有p型掺杂物，则在保持良好的欧姆接触、防止裂纹发生、保持良好的结晶性方面是优选的，更优选在5×1019～5×1020/cm3的范围。
作为p型杂质没有特别的限定，例如，可以优选举出Mg。
对p接触层的膜厚没有特别的限定，但优选为0.01～0.5μm、更优选为0.1～0.2μm。当膜厚在上述范围时，在发光输出功率方面是优选的。
透光性正极16，由至少与p型半导体层15接触的透光性氧化物导电材料的膜构成。在由透光性氧化物导电材料形成的透光性正极16的一部分上，设有用于与电路板或引线框等电连接的正极焊盘17。
透光性正极16可以采用在该技术领域中熟知的惯用的成膜手段，将含有包含ITO(In2O3-SnO2)、AZnO(ZnO-Al2O3)、IZnO(In2O3-ZnO)、GZO(ZnO-Ga2O3)的至少一种的材料直接在p型半导体层15上成膜而设置。
上述透光性正极16，可以形成为使得其覆盖p型半导体层15的上表面的大致全部，但也可以以只p型半导体层15的上表面周边部除去一些的方式形成。
另外，作为透光性正极16的厚度，可以选择100～1000nm的范围(0.1～1μm的范围)。当以覆盖p型半导体层15的上表面的大致全部的方式形成透光性正极16时，可以介有透光性正极16而对p型半导体层15的大致整个面均匀地施加电场，能够得到p型半导体层15的上表面大致整个面的均匀的发光特性，由此来看是优选的。
透光性正极16薄于100nm时，存在透光性正极16本身的电阻增大的倾向因而不优选。反之，透光性正极16成为大于1000nm的厚度时，透光性正极16本身难以变成透光性，不实用。透光性电极16大致透明，基本上不妨碍发光性，而作为能够降低电阻的实用的范围，在上述的范围内更优选10nm～400nm的范围。
本发明中，形成上述透光性正极16时，在氧少于化学计量组成的状态下形成透光性氧化物导电材料的膜后，实施退火处理(热处理)和再退火处理。关于这些具体的退火条件，如在后面所说明的制造方法中进行说明的那样为特别的条件。
根据该制造方法，例如作为ITO使用In2O3-10％SnO2的组成比的透光性氧化物导电材料的场合，将其薄膜电阻调节至20Ω/□以下，能够改善欧姆接触性，谋求薄膜电阻的降低，提高与p型半导体层15的接合强度，关于此时的加热条件等，在后述的制造方法的说明一栏目中详细地说明。
上述正极焊盘17设置在透光性正极16的一部分上。在图1和图2所示的例中，配置在图1所示的透光性正极16上的侧视左端部侧、图2所示的透光性正极16的俯视左端部侧的大致中央的适当位置，但这些配置关系只是一例，并不限于这些在图中所示的位置。
作为正极焊盘17的材料，众所周知的有使用Au、Al、Ni、Cr、Ti和Cu等的导电材料的单层膜或叠层结构等各种结构，可以没有任何限制地使用这些众所周知的材料、结构的正极焊盘。
正极焊盘的厚度优选在100～1000nm(0.1μm～1μm)的范围内。另外，在焊盘的特性上，厚度大时接合性高，因此正极焊盘17的厚度更优选为300nm以上。此外，从制造成本的观点考虑优选为500nm以下。另外，正极焊盘17的大小，只要是能够用一般的引线接合装置进行接合的大小即可，在该实施方式中，为透光性正极16的宽度的数分之一左右的大小。
上述负极焊盘18，在基板11上顺序层叠有n型半导体层13、发光层14和p型半导体层15的氮化镓系化合物半导体1的结构中，以与上述n型半导体层13接触的方式形成。
因此，形成负极焊盘18时，除去发光层14和p型半导体层15的一部分而使n型半导体层13的n接触层露出，在其上形成负极焊盘18。
作为负极焊盘18的材料，众所周知有使用Au、Al、Ni、Cr、Ti和Cu等的导电材料的单层膜或叠层结构等各种组成和结构的负极，可以没有任何限制地使用这些众所周知的负极，可以采用在该技术领域中熟知的惯用手段来设置。
[氮化镓系化合物半导体发光元件的制造方法]
本发明，在设置于p型半导体层15上的透光性正极16的形成方法以及其退火方法上具有一个特征，因此以下关于氮化镓系化合物半导体发光元件的制造方法进行说明。
<半导体层形成工序>
首先，在基板11上介有缓冲层12而顺序地层叠由氮化镓系化合物半导体形成的n型半导体层13、发光层14和p型半导体层15。在这样的氮化镓系化合物半导体的叠层结构体的形成中，可以没有任何限制地采用如上所述的以往就使用的材质和生长方法。
<透光性正极形成工序>
形成p型半导体层15后，在其上面的大致整个面上成膜形成透光性氧化物导电材料的透光性正极16。在此使用的透光性正极16的构成材料，包括含有ITO(In2O3-SnO2)、AZnO(ZnO-Al2O3)、IZnO(In2O3-ZnO)、GZO(ZnO-Ga2O3)等的透光性氧化物导电材料的任一种的材料。
本发明的透光性氧化物导电材料中，氧少于化学计量组成的状态，优选是相对于将化学计量组成的氧浓度设为100原子％的情况为0.01原子％～10原子％的范围的氧不足的状态。
另外，本发明的透光性氧化物导电材料中，作为能够选择的ITO的一例，具体地可使用In2O3-10％SnO2的组成比的材料。
用于In2O3-10％SnO2的组成比的ITO的场合，当以In2O3-x-10％SnO2-y的式子例举氧不足的部分时，优选是可由0.001<x<0.2、0.001<y<0.2的式子所示的范围的不足部分。当为由该不足部分表示的范围时，大致上成膜的原有的ITO的透光性正极16的透射率为80～90％的范围。上述的ITO的成膜既可以采用使用了EB(电子束)的蒸镀，又可以采用溅射。溅射的场合的成膜条件，是基板温度25℃～300℃、Ar气压0.2～2Pa，在ITO溅射中时常进行的方法中有O2的添加，但在此不进行O2的添加。
采用蒸镀或溅射等成膜法制造这些透光性氧化物导电材料的透光性正极16的场合，若减少成膜气氛中所含的氧，就能够形成氧不足的膜。另外，一般地ITO等透光性氧化物导电材料的膜中，在成膜时或成膜后通过在氧气氛中进行退火处理而向膜中供给氧，当充分地供给氧时，透明性进一步提高，但在此并不向成膜气氛中充分地供给氧并形成氧少于化学计量组成的状态的透光性氧化物导电材料膜。例如若是ITO的透光性氧化物导电材料膜，则氧不足时颜色变黑，透射率降低，这种状态的透光性氧化物导电材料膜，例如成为透射率为90％以下的透光性氧化物导电材料膜。
在前面所述的成膜工序中，若预先形成高的透光性正极以使得透射率为95％以上，换言之，若形成了消除氧不足的透射率高的透明氧化物导电材料膜，则在后工序中即使实施在含氧气氛中的退火处理和在无氧气氛中的再退火处理，电阻值也固定在较高的水平，例如以薄膜电阻值计，不能够使电阻值低于50Ω/□左右。
若形成了上述的透射率为90％以下的透光性氧化物导电材料膜，则实施在含氧气氛中以20℃/分～500℃/分的范围的升温速度开始加热，在250℃～600℃的范围的温度保持30秒～10分钟左右后进行冷却的退火处理。另外，进行退火处理时的加热速度，在20℃/分～500℃/分的范围中快一些会得到良好的再现性，因此优选。
在此使用的含氧气氛，优选含氧0.1％～50％左右。气氛中的氧含量小于0.1％时，氧往往从透明氧化物导电材料膜中逸出，存在透射率进一步降低的倾向。气氛中的氧含量大于50％时，虽然透射率提高，但会引起透明氧化物导电材料膜的电阻的急剧增大。当退火温度小于250℃时，不能充分地发生透明氧化物导电材料膜的氧化，仍维持透射率较低的原有的状态。当退火温度大于600℃时，p型半导体层15被氧化，有可能不发光。
对上述的氧不足状态的透明氧化物导电材料膜实施退火处理后，在N2气氛(无氧气氛)中进行再退火处理。另外，从退火处理实施再退火处理时，既可以在退火处理的加热结束时将气氛从含氧气氛置换成无氧气氛(例如N2气气氛)来与再退火处理接续，又可以一端冷却恢复到常温后置换成无氧气氛后转移到再退火处理。
该第2次的退火处理是出于不降低透射率而只降低电阻值的目的而进行的。例如，优选在99.9％以上的、露点为-30℃以下的N2气气氛中进行处理。在此的再退火条件为在200℃～500℃的范围进行1分～20分钟的范围的退火。另外，进行再退火处理时的加热速度优选在20℃/分～500℃/分的范围中快一些。
通过进行以上的两阶段的退火处理，能够谋求透光性正极16的薄膜电阻的降低，具体地讲，能够使p型半导体层13上的透明氧化物导电材料膜成为低电阻且欧姆接触性良好的透光性正极16。通过进行氧化气氛和非氧化气氛下的这两次退火，ITO致密化，能够提高机械强度。通过这些条件的组合，能够使薄膜电阻在20Ω/□以下，同时能够充分降低标准正向电压(Vf)。
接着，为了在透光性正极16的一部分上连接接合线而形成焊盘17，由此能够制造图1所示的结构的氮化镓系化合物半导体发光元件1。
若是上述构成的氮化镓系化合物半导体发光元件1，则即使采用在透光性正极16上直接层叠焊盘17的结构，也能够确保良好的欧姆接触性，能够降低透光性正极16的薄膜电阻，因此能够通过焊盘17而从透光性正极16以较宽阔的面积对p型半导体层15切实地施加电场，所以能够从p型半导体层15以较宽阔的面积得到均匀的发光。另外，就透光性正极16与p型半导体层15的接合强度而言，氧化物能够形成强于氮化物的结合，因此能够达到充分的强度，通过在含氧气氛中的退火处理和在无氧气氛中的再退火处理这两阶段的退火处理，可以得到透光性正极16本身的机械强度也充分高的结构。另外，透光性正极16与焊盘17的接合强度，通过由Cr、Al、Ti等的氧化物较稳定的金属形成焊盘17，能够比透光性正极16与p型半导体层15的接合强度更高。
在此，在采用一般的方法形成的没有氧不足的透射率为95％以上的ITO的透光性正极的场合，与p型半导体层103的接合强度低，薄膜电阻也高，因此存在标准正向电压(Vf)上升的问题。
这可以认为，由于ITO本身是一种n型半导体，通常的ITO在其与p型半导体层的界面上成为pn接合，因此标准正向电压(Vf)上升。与此相对，可以认为原因是，在本申请发明中，通过一端形成透射率为80％～90％的氧不足的不完全的ITO，然后实施退火处理和再退火处理，由此在构成p型半导体层的p型GaN与ITO之间构成了某些导电性化合物或某些导电结构。
本发明的氮化镓系化合物半导体发光元件1，由于标准正向电压(Vf)低，并且光取出效率优异，因此能够实现高效率的灯。
以上说明的本发明的氮化镓系化合物半导体发光元件1，例如采用本领域一般技术人员所周知的手段设置透明罩，就能够构成灯。另外，通过将本发明的氮化镓系化合物半导体发光元件1和具有荧光体的罩组合，也能够构成白炽灯。
另外，例如如图3所示，本发明的氮化镓系化合物半导体发光元件1，可以采用以往公知的方法没有任何限制地构成为LED灯。作为灯，可以用于一般用途的炮弹型、便携的背光用途的侧面发光(side view)型、在显示器中使用的顶部发光(top view)型灯等的任何用途。例如，将面朝上型的氮化镓系化合物半导体发光元件组装成炮弹型的场合，如图示例那样，利用树脂等将氮化镓系化合物半导体发光元件1与两个框31、32中的一个粘接，用由金属等材质制成的接合线33、34将正极焊盘17和负极焊盘18分别与框31、32接合。然后，通过由透明树脂在发光元件1的周边形成模塑部35就可制作炮弹型的灯30。
实施例
以下通过实施例更详细地说明本发明，但本发明并不只限于这些实施例。
(氮化镓系化合物半导体发光元件的制作)
在由蓝宝石制成的基板1上，介有由AlN形成的缓冲层12而层叠了氮化镓系化合物半导体层。该氮化镓系化合物半导体层包括n型半导体层13、发光层14以及p型半导体层15，是将各层顺序地层叠而形成的。所述n型半导体层13是顺序地层叠8μm厚的由未掺杂GaN形成的基底层、2μm厚的掺杂Ge的n型GaN接触层和0.02μm厚的n型In0.1Ga0.9N覆层而成的n型半导体层；所述发光层14是将16nm厚的掺杂Si的GaN势垒层和2.5nm厚的In0.06Ga0.94N阱层层叠5次，最后设置了势垒层的多量子阱结构的发光层；所述p型半导体层15是顺序地层叠0.01μm厚的掺杂Mg的p型Al0.07Ga0.93N覆层和0.18μm厚的掺杂Mg的p型Al0.02Ga0.98N接触层而成的p型半导体层。光取出面在半导体侧。
在该结构中，n型GaN接触层的载流子浓度为1×1019cm-3，GaN势垒层的Si掺杂量为1×1017cm-3，p型AlGaN接触层的载流子浓度为5×1018cm-3，p型AlGaN覆层的Mg掺杂量为5×1019cm-3。另外，氮化镓系化合物半导体层的层叠(图1的符号12、13、14、15)通过MOCVD法来制造。
然后，在该氮化镓系化合物半导体层上通过反应性离子蚀刻法使形成负极的区域的n型GaN接触层露出。此时，首先，将抗蚀剂均匀地涂布到p型半导体层整个面上后，利用公知的光刻技术从负极形成区域中去除抗蚀剂。然后，将其放置在真空蒸镀装置中，在4×10-4Pa以下的压力下通过电子束法来层叠Ni和Ti使得膜厚分别约为50nm和300nm。然后，通过剥离技术将负极形成区域以外的金属膜与抗蚀剂一起去除。
(透光性正极的形成)
接着，利用公知的光刻技术和剥离技术，在p型AlGaN接触层表面的大致整个面上形成由以In2O3-x-10％SnO2-y的式子所示的组成比的ITO形成的透光性正极(电流扩散层)。在透光性正极的形成中，首先将层叠有氮化镓系化合物半导体层的基板放置在真空溅射装置内，并在p型AlGaN接触层上层叠1μm厚的上述组成比的ITO的透光性正极。将该ITO的刚成膜后的透射率示于表1。再者，透射率与氧比ITO的化学计量组成少的量成比例地变化，因此透射率低的ITO的透光性正极成为氧更不足的ITO的透光性正极。
然后，从真空室取出各试样之后，在以下的表1所示的含20％氧的气氛(80％N2的气氛)中以表1所示的各处理温度和各处理时间实施退火处理，接着在N2气氛中以表1所示的各温度和时间实施再退火处理，得到了氮化镓系化合物半导体发光元件。
(焊盘的形成)
接着，按照以下的顺序形成正极焊盘17和负极焊盘18。
首先，根据通常被称为剥离的众所周知的工序来进行处理，进而采用同样的层叠方法在ITO膜上的一部分上顺序地层叠由Au形成的第一层、由Ti形成的第二层、由Al形成的第三层、由Ti形成的第四层、由Au形成的第五层，从而形成了5层结构的正极焊盘17。在此，由Au/Ti/Al/Ti/Au形成的各层的厚度分别为50/20/10/100/200nm。
接着，采用上述的反应性离子蚀刻法按照下述顺序在露出的n型GaN接触层上形成了负极焊盘18。
首先，将抗蚀剂均匀地涂布于n型GaN接触层的露出的区域的整个面上后，利用公知的光刻技术，从露出的n型GaN接触层上的负极形成部分去除抗蚀剂。然后，采用通常所用的真空蒸镀法，从半导体侧顺序地形成包含100nm厚的Ti、200nm厚的Au的负极焊盘18。然后，采用公知的方法去除抗蚀剂。
将这样地形成了正极焊盘和负极焊盘的晶片，通过磨削和研磨基板11背面，将基板11的板厚度减薄到80μm，利用激光划片器从半导体层叠侧划线之后，压开，切成350μm见方的芯片。
(驱动电压(Vf)以及发光输出功率(Po)的测定)
对这些芯片，通过探针通电来测定在电流施加值20mA下的标准正向电压(驱动电压：Vf)，得到表1所示的结果。
另外，将这些芯片安装在TO-18管壳中，利用测试仪来测量发光输出功率，在施加电流20mA下的发光输出功率显示出表1所示的各个值。
进而，这些试样的各发光面的发光分布可确认在透光性正极表面的整个面都发光。另外，对采用同样的制造方法得到的氮化镓系化合物半导体发光元件10万个，对与正极焊盘进行了引线接合的情况下的剥离发生数进行了调查。进而，还采用四端子法测定了透光性正极的薄膜电阻。
这些测定结果示于表1。
Figure A200780012668D00211
如表1所示，形成了透射率80～90％的氧不足的ITO后，在20％氧气氛中在250℃～600℃的温度范围进行1～10分钟退火处理，在N2气氛中在200℃～500℃的温度范围进行1～20分钟再退火处理的ITO的透光性正极，其薄膜电阻较低，为12～20Ω/□的范围，因此作为氮化镓系化合物半导体发光元件的输出功率较高，为11.9～12.7mw，标准正向电压(Vf)较低，为3.12V～3.20V，可以得到10万个进行了引线接合的情况下的剥离数为0这一可想象为ppm级的优异的剥离试验结果。再者，虽然表1没有记载，但通过在含20％氧和80％N2的气氛中实施约1分钟以上的退火处理，从而消除了氧不足的ITO的透光性正极，在波长450nm～480nm的蓝色波长区中透射率均为97％以上，因此关于透光性没有产生任何不足。
与这些相对，对于具备从最初就将成膜时的透射率提高到95％左右的ITO的试样，即使实施初期退火处理和再退火处理，薄膜电阻也不降低。比较例1是在透光性正极上开孔，将焊盘与p型半导体层连接而形成的例子，即使进行两次退火，剥离数也增多。比较例2是没有退火的试样，但薄膜电阻高且剥离数也多。
另外，即使使透射率低至80％，在氧含量过高的气氛中或在氧含量过少的气氛中进行了初期退火的比较例9、10其薄膜电阻变高。
产业上的利用可能性。
本发明可用于氮化镓系等的半导体发光元件的制造方法以及半导体发光元件。可特别地用于可降低电极部分的连接电阻的技术的改进。
本发明中表示数值范围的“以上”和“以下”均包括本数。

Claims (15)

1.一种半导体发光元件的制造方法，是制造在基板上层叠有n型半导体层、发光层和p型半导体层，在p型半导体层上层叠有透光性正极，同时在该透光性正极上设有正极焊盘，在所述n型半导体层上设有负极焊盘的半导体发光元件的方法，其特征在于，在氧少于化学计量组成的状态下在所述p型半导体层上形成透光性氧化物导电材料的透光性正极后，在含氧气氛中进行退火处理，然后在无氧气氛中进行再退火处理。
2.根据权利要求1所述的半导体发光元件的制造方法，其特征在于，所述的氧少于化学计量组成的状态，是相对于化学计量组成的氧浓度为0.01原子％～10原子％的范围的氧不足的状态。
3.根据权利要求1或2所述的半导体发光元件的制造方法，其特征在于，由氮化镓系化合物半导体构成所述半导体层。
4.根据权利要求1～3的任一项所述的半导体发光元件的制造方法，其特征在于，使所述退火处理以前的成膜后的原有状态的所述透光性正极的透射率为80％～90％的范围，通过所述退火处理使透射率提高，然后在无氧气氛中进行再退火处理。
5.根据权利要求1～4的任一项所述的半导体发光元件的制造方法，其特征在于，通过所述再退火处理来降低所述透光性正极的薄膜电阻。
6.根据权利要求1～5的任一项所述的半导体发光元件的制造方法，其特征在于，在所述p型半导体层上面的大致整个面上形成所述透光性正极。
7.根据权利要求1～6的任一项所述的半导体发光元件的制造方法，其特征在于，在250℃～600℃的温度范围进行所述退火处理。
8.根据权利要求1～7的任一项所述的半导体发光元件的制造方法，其特征在于，在N2气气氛中在200℃～500℃的温度范围进行所述再退火处理。
9.根据权利要求1～8的任一项所述的半导体发光元件的制造方法，其特征在于，通过对所述的氧少于化学计量组成的透光性正极实施所述退火处理和再退火处理，而使所述透光性正极的薄膜电阻为20Ω/□以下。
10.根据权利要求1～9的任一项所述的半导体发光元件的制造方法，其特征在于，作为构成所述透光性正极的透光性氧化物导电材料，选择包含ITO(In2O3-SnO2)、AZnO(ZnO-Al2O3)、IZnO(In2O3-ZnO)、GZO(ZnO-Ga2O3)的至少一种。
11.一种半导体发光元件，其特征在于，是采用权利要求1～10的任一项所述的半导体发光元件的制造方法得到的。
12.一种灯，其特征在于，具备权利要求11所述的半导体发光元件。
13.一种氮化镓系化合物半导体发光元件，是在基板上层叠有由氮化镓系化合物半导体形成的n型半导体层、发光层和p型半导体层，在p型半导体层上层叠有透光性正极，同时在该透光性正极上设有正极焊盘，在n型半导体层上设有负极焊盘的氮化镓系化合物半导体发光元件，其特征在于，所述透光性正极的薄膜电阻为20Ω/□以下。
14.根据权利要求13所述的氮化镓系化合物半导体发光元件，其特征在于，所述透光性正极是通过在含氧气氛中进行的初期退火处理和在无氧气氛中进行的再退火处理而使在所述p型半导体层上形成的氧少于化学计量组成的状态的透光性氧化物导电材料的透光性正极的薄膜电阻为20Ω/以下而成的。
15.一种灯，其特征在于，具备权利要求13或14所述的氮化镓系化合物半导体发光元件。
CN2007800126686A 2006-04-13 2007-04-13 半导体发光元件的制造方法、半导体发光元件和具备该元件的灯 Active CN101421854B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP110830/2006 2006-04-13
JP2006110830A JP5232970B2 (ja) 2006-04-13 2006-04-13 半導体発光素子の製造方法及び半導体発光素子とそれを備えたランプ
PCT/JP2007/058173 WO2007119822A1 (ja) 2006-04-13 2007-04-13 半導体発光素子の製造方法及び半導体発光素子とそれを備えたランプ

Publications (2)

Publication Number Publication Date
CN101421854A true CN101421854A (zh) 2009-04-29
CN101421854B CN101421854B (zh) 2012-01-18

Family

ID=38609582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800126686A Active CN101421854B (zh) 2006-04-13 2007-04-13 半导体发光元件的制造方法、半导体发光元件和具备该元件的灯

Country Status (7)

Country Link
US (1) US7935980B2 (zh)
EP (1) EP2012370B1 (zh)
JP (1) JP5232970B2 (zh)
KR (1) KR100998822B1 (zh)
CN (1) CN101421854B (zh)
TW (1) TWI346397B (zh)
WO (1) WO2007119822A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163672A (zh) * 2010-02-12 2011-08-24 Lg伊诺特有限公司 发光器件、发光器件封装以及具有其的照明系统
CN102447022A (zh) * 2010-09-30 2012-05-09 夏普株式会社 化合物半导体发光元件的制造方法
CN102694084A (zh) * 2011-03-23 2012-09-26 夏普株式会社 氮化物半导体发光元件的制造方法
CN102265416B (zh) * 2008-12-25 2014-05-14 株式会社东芝 半导体发光元件
CN108604622A (zh) * 2016-02-02 2018-09-28 Lg 伊诺特有限公司 发光元件和包括发光元件的发光元件封装
CN110010733A (zh) * 2019-03-25 2019-07-12 大连德豪光电科技有限公司 发光二极管芯片的制备方法及发光二极管芯片
CN113161460A (zh) * 2021-03-31 2021-07-23 广西飓芯科技有限责任公司 一种提高ITO透明电极与p型III-V族半导体材料的接触性能的方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5083973B2 (ja) * 2008-03-28 2012-11-28 スタンレー電気株式会社 光半導体素子の製造方法
CN101582304A (zh) * 2008-05-13 2009-11-18 日东电工株式会社 透明导电膜及其制造方法
JP5432501B2 (ja) * 2008-05-13 2014-03-05 日東電工株式会社 透明導電フィルム及びその製造方法
JP2010003804A (ja) * 2008-06-19 2010-01-07 Sharp Corp 窒化物半導体発光ダイオード素子およびその製造方法
JP4510931B2 (ja) * 2008-09-09 2010-07-28 パナソニック株式会社 窒化物系半導体発光素子およびその製造方法
US8581229B2 (en) * 2009-11-23 2013-11-12 Koninklijke Philips N.V. III-V light emitting device with thin n-type region
JP5559814B2 (ja) * 2009-12-08 2014-07-23 パナソニック株式会社 窒化物系半導体発光ダイオードおよびその製造方法
JPWO2011102450A1 (ja) * 2010-02-19 2013-06-17 シャープ株式会社 化合物半導体発光素子の製造方法
JP5327976B2 (ja) * 2010-03-29 2013-10-30 シャープ株式会社 半導体発光素子の製造方法
JP5211121B2 (ja) * 2010-08-06 2013-06-12 株式会社東芝 半導体発光素子の製造方法
JP5628615B2 (ja) * 2010-09-27 2014-11-19 スタンレー電気株式会社 半導体発光装置およびその製造方法
KR101148190B1 (ko) 2011-01-07 2012-05-23 갤럭시아포토닉스 주식회사 리세스들을 가지는 발광 다이오드 및 발광 다이오드 패키지
JP2012146926A (ja) * 2011-01-14 2012-08-02 Rohm Co Ltd 発光素子、発光素子ユニットおよび発光素子パッケージ
JP2012212820A (ja) * 2011-03-31 2012-11-01 Ulvac Japan Ltd 透明導電膜の作成方法
JP2012227383A (ja) * 2011-04-20 2012-11-15 Showa Denko Kk 半導体発光素子、電極構造および発光装置
CN102320838A (zh) * 2011-05-10 2012-01-18 孔伟华 柔性透明导电膜用金属氧化物半导体材料及其制备方法
KR101791175B1 (ko) * 2011-06-30 2017-10-27 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
CN103165786A (zh) * 2011-12-12 2013-06-19 展晶科技(深圳)有限公司 发光二极管晶粒及其制造方法
JP2013138090A (ja) * 2011-12-28 2013-07-11 Ulvac Japan Ltd 発光ダイオードの製造方法
JP5419999B2 (ja) * 2012-01-13 2014-02-19 株式会社東芝 半導体発光素子及びその製造方法
TW201401558A (zh) * 2012-06-28 2014-01-01 Lextar Electronics Corp 發光二極體結構及其製作方法
JP6058980B2 (ja) * 2012-11-20 2017-01-11 スタンレー電気株式会社 半導体発光素子及びその電極の形成方法
JP6595801B2 (ja) 2014-05-30 2019-10-23 エルジー イノテック カンパニー リミテッド 発光素子
JP6532237B2 (ja) * 2015-01-30 2019-06-19 株式会社アルバック 成膜方法及び発光ダイオードの製造方法
JP6336146B2 (ja) * 2017-01-24 2018-06-06 株式会社アルバック インライン式成膜装置、および、成膜方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2697572B2 (ja) 1993-09-21 1998-01-14 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
DE69433926T2 (de) 1993-04-28 2005-07-21 Nichia Corp., Anan Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung
TW449670B (en) * 1996-05-15 2001-08-11 Seiko Epson Corp Method for making thin film device with coating film, liquid crystal panel and electronic device
KR20040079506A (ko) 2003-03-07 2004-09-16 엘지전자 주식회사 화합물 반도체 발광 소자의 제조 방법
JP4449405B2 (ja) * 2003-10-20 2010-04-14 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
JP5011628B2 (ja) * 2004-01-20 2012-08-29 日亜化学工業株式会社 半導体発光素子
US20050179046A1 (en) * 2004-02-13 2005-08-18 Kopin Corporation P-type electrodes in gallium nitride-based light-emitting devices
US7615798B2 (en) * 2004-03-29 2009-11-10 Nichia Corporation Semiconductor light emitting device having an electrode made of a conductive oxide
JP2005317823A (ja) * 2004-04-30 2005-11-10 Nitride Semiconductor Co Ltd 窒化ガリウム系発光装置
JP4254681B2 (ja) * 2004-09-30 2009-04-15 豊田合成株式会社 電極形成方法
JP4730881B2 (ja) 2004-10-14 2011-07-20 株式会社ブリヂストン ゴム被覆ヘッド
JP2005340860A (ja) * 2005-08-12 2005-12-08 Toshiba Electronic Engineering Corp 半導体発光素子

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102265416B (zh) * 2008-12-25 2014-05-14 株式会社东芝 半导体发光元件
CN102163672A (zh) * 2010-02-12 2011-08-24 Lg伊诺特有限公司 发光器件、发光器件封装以及具有其的照明系统
CN102447022A (zh) * 2010-09-30 2012-05-09 夏普株式会社 化合物半导体发光元件的制造方法
CN102694084A (zh) * 2011-03-23 2012-09-26 夏普株式会社 氮化物半导体发光元件的制造方法
CN102694084B (zh) * 2011-03-23 2015-10-21 夏普株式会社 氮化物半导体发光元件的制造方法
CN108604622A (zh) * 2016-02-02 2018-09-28 Lg 伊诺特有限公司 发光元件和包括发光元件的发光元件封装
CN110010733A (zh) * 2019-03-25 2019-07-12 大连德豪光电科技有限公司 发光二极管芯片的制备方法及发光二极管芯片
CN110010733B (zh) * 2019-03-25 2021-01-15 大连德豪光电科技有限公司 发光二极管芯片的制备方法及发光二极管芯片
CN113161460A (zh) * 2021-03-31 2021-07-23 广西飓芯科技有限责任公司 一种提高ITO透明电极与p型III-V族半导体材料的接触性能的方法

Also Published As

Publication number Publication date
TW200807756A (en) 2008-02-01
EP2012370A4 (en) 2014-03-05
EP2012370B1 (en) 2017-10-11
KR100998822B1 (ko) 2010-12-06
JP5232970B2 (ja) 2013-07-10
CN101421854B (zh) 2012-01-18
JP2007287786A (ja) 2007-11-01
EP2012370A1 (en) 2009-01-07
WO2007119822A1 (ja) 2007-10-25
US20090173962A1 (en) 2009-07-09
US7935980B2 (en) 2011-05-03
TWI346397B (en) 2011-08-01
KR20080108542A (ko) 2008-12-15

Similar Documents

Publication Publication Date Title
CN101421854B (zh) 半导体发光元件的制造方法、半导体发光元件和具备该元件的灯
EP2096684B1 (en) Compound semiconductor light emitting element and method for producing the compound semiconductor light emitting element
CN101310392B (zh) 氮化镓基化合物半导体发光器件、灯、电子装置以及机器
CN101405879B (zh) 氮化镓系化合物半导体发光元件的制造方法、氮化镓系化合物半导体发光元件以及使用该发光元件的灯
TWI359509B (en) Semiconductor light emitting element, process for
TWI416759B (zh) 半導體發光元件、該半導體發光元件之製造方法及使用該半導體發光元件之燈具
US20110018022A1 (en) Semiconductor light-emitting device and method for manufacturing the same
KR101025500B1 (ko) 질화 갈륨계 화합물 반도체 발광 소자 및 그 제조 방법
WO2009093683A1 (ja) 化合物半導体発光素子及びその製造方法、化合物半導体発光素子用導電型透光性電極、ランプ、電子機器並びに機械装置
JP5047516B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体発光素子及びそれを用いたランプ
JP2007165611A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP4252622B1 (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TOYODA GOSEI CO., LTD.

Free format text: FORMER OWNER: SHOWA DENKO K.K.

Effective date: 20130129

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130129

Address after: Aichi

Patentee after: Toyoda Gosei Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Showa Denko K. K.