CN110010733B - 发光二极管芯片的制备方法及发光二极管芯片 - Google Patents

发光二极管芯片的制备方法及发光二极管芯片 Download PDF

Info

Publication number
CN110010733B
CN110010733B CN201910228015.6A CN201910228015A CN110010733B CN 110010733 B CN110010733 B CN 110010733B CN 201910228015 A CN201910228015 A CN 201910228015A CN 110010733 B CN110010733 B CN 110010733B
Authority
CN
China
Prior art keywords
layer
type semiconductor
current spreading
current
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910228015.6A
Other languages
English (en)
Other versions
CN110010733A (zh
Inventor
王思博
孟芳芳
简弘安
刘宇轩
陈顺利
丁逸圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elec Tech Photoelectric Technology Dalian Co ltd
Original Assignee
Elec Tech Photoelectric Technology Dalian Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elec Tech Photoelectric Technology Dalian Co ltd filed Critical Elec Tech Photoelectric Technology Dalian Co ltd
Priority to CN201910228015.6A priority Critical patent/CN110010733B/zh
Publication of CN110010733A publication Critical patent/CN110010733A/zh
Application granted granted Critical
Publication of CN110010733B publication Critical patent/CN110010733B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region

Abstract

本申请提供一种发光二极管芯片的制备方法及发光二极管芯片，通过所述发光二极管芯片的制备方法对所述电流扩展层低温氮气退火及高温氮气快速退火两次退火，实现对所述电流扩展层结构的改善及与所述P型半导体层的欧姆接触。所述电流扩展层的优化降低了所述电流扩展层对光的散射及增加所述电流扩展层内载流子浓度，实现对所述电流扩展层的透过率的提升及阻值的降低，从而实现对LED的亮度提升及电压降低，最终提高LED效率。

Description

发光二极管芯片的制备方法及发光二极管芯片
技术领域
本申请涉及半导体器件技术领域，特别是涉及一种发光二极管芯片的制备方法及发光二极管芯片。
背景技术
发光二极管(Light-Emitting Diode，LED)是一种利用半导体的P-N结电致发光原理制成的一种半导体发光器件。LED具有无污染、高亮度、功耗小、寿命长、工作电压低、易小型化等优点，随着研究的不断进展应用领域也越来越广。其中，为了将电流导入到外延发光层中，一般在LED的P型半导体层上设置电性连接的电流扩展层。氧化铟锡材料(Indium TinOxides，ITO)由于其电阻低，可见光区透过率高及容易刻蚀而广泛应用于LED等半导体器件领域，对ITO膜层的改善有利于提高LED芯片的出光效率。
但是，通过传统的LED芯片制备方法制备的LED芯片的ITO电流扩展层对光的散射较大，且ITO电流扩展层内载流子浓度较低，从而导致ITO电流扩展层透过率低、电阻阻值高，降低了LED芯片效率。
发明内容
基于此，有必要针对传统的LED芯片制备方法制备的LED芯片的ITO电流扩展层透过率低且电阻阻值高的问题，提供一种可以提升ITO电流扩展层透过率且降低电阻阻值的发光二极管芯片的制备方法及发光二极管芯片。
本申请提供一种发光二极管芯片的制备方法，包括：
提供一衬底，所述衬底上依次制备N型半导体层、发光层以及P型半导体层；
将所述P型半导体层远离所述发光层的部分表面沉积电流阻挡层；
将所述电流阻挡层远离所述P型半导体层的表面以及所述P型半导体层远离所述发光层的表面沉积电流扩展层，并进行第一次退火处理；
第一次退火处理后，在所述电流扩展层远离所述P型半导体层的表面进行光刻及刻蚀，刻蚀至所述N型半导体层，形成N型半导体台面，并进行第二次退火处理。
在一个实施例中，沉积所述电流扩展层后，在氮气环境下，以温度200℃～350℃，持温180秒～800秒进行所述第一次退火处理。
在一个实施例中，在将所述电流阻挡层远离所述P型半导体层的表面以及所述P型半导体层远离所述发光层的表面沉积电流扩展层，并进行第一次退火处理中，形成所述N型半导体台面后，在氮气环境下，以温度500℃～650℃，持温120秒～180秒进行所述第二次退火处理。
在一个实施例中，所述发光二极管芯片的制备方法还包括：
第二次退火处理后，将所述N型半导体台面远离所述衬底的部分表面进行刻蚀，刻蚀至所述衬底，形成隔离槽；
将所述N型半导体台面远离所述衬底的部分表面沉积第一金属电极，将所述电流扩展层远离所述P型半导体层的表面沉积第二金属电极；
将所述电流扩展层表面、所述N型半导体台面表面以及所述隔离槽表面沉积布拉格反射层，且露出所述第一金属电极与所述第二金属电极；
在所述布拉格反射层表面制作第一焊盘层与第二焊盘层，且所述第一焊盘层将所述第一金属电极覆盖实现电连接，所述第二焊盘层将所述第二金属电极覆盖实现电连接。
在一个实施例中，将所述电流阻挡层远离所述P型半导体层的表面以及所述P型半导体层远离所述发光层的表面沉积电流扩展层，并进行第一次退火处理，包括：
将所述电流阻挡层远离所述P型半导体层的表面以及所述P型半导体层远离所述发光层的表面沉积一层电流扩展层材料，且所述电流扩展层材料将所述电流阻挡层全部覆盖；
提供电流扩展层图形，并根据所述电流扩展层图形在所述电流扩展层材料表面形成光刻胶层；
以具有所述电流扩展层图形的光刻胶层为掩膜遮挡，对所述电流扩展层材料进行刻蚀，并去除光刻胶层，形成与所述电流扩展层图形相对应的所述电流扩展层；
形成所述电流扩展层后放置于氮气环境，以温度200℃～350℃，持温180秒～800秒进行第一次退火处理。
在一个实施例中，第一次退火处理后，在所述电流扩展层远离所述P型半导体层表面进行光刻及刻蚀，刻蚀至所述N型半导体层，形成N型半导体台面，并进行第二次退火处理，包括：
提供N型半导体台面图形，并根据所述N型半导体台面图形在所述电流扩展层远离所述P型半导体层的表面形成光刻胶层；
以具有所述N型半导体台面图形的光刻胶层为掩膜遮挡，对所述电流扩展层、所述P型半导体层以及所述发光层进行刻蚀至所述N型半导体层，并去除光刻胶层，形成与所述N型半导体台面图形相对应的所述N型半导体台面；
形成所述N型半导体台面后放入氮气环境，以温度500℃～650℃，持温120秒～180秒进行第二次退火处理。
在一个实施例中，第二次退火处理后，将所述N型半导体台面远离所述衬底的部分表面进行刻蚀，刻蚀至所述衬底，形成隔离槽，包括：
提供隔离槽图形，并根据所述隔离槽图形在所述N型半导体台面远离所述衬底的表面形成光刻胶层；
以具有所述隔离槽图形的光刻胶层为掩膜遮挡，对所述N型半导体台面进行刻蚀至所述衬底，并去除光刻胶层，形成与所述隔离槽图形相对应的所述隔离槽。
在一个实施例中，将所述电流扩展层表面、所述N型半导体台面表面以及所述隔离槽表面沉积布拉格反射层，且露出所述第一金属电极与所述第二金属电极，包括：
在所述电流扩展层表面、所述N型半导体台面表面以及所述隔离槽表面铺设一层反射层材料；
提供布拉格反射层图形，并根据所述布拉格反射层图形在所述反射层材料表面形成光刻胶层；
以具有所述布拉格反射层图形的光刻胶层为掩膜遮挡，对所述反射层材料进行刻蚀，并去除光刻胶层，形成与所述布拉格反射层图形相对应的所述布拉格反射层。
在一个实施例中，所述布拉格反射层材料为二氧化硅与五氧化三钛的混合材料。
在一个实施例中，一种发光二极管芯片，采用如上述实施例中任一项所述的发光二极管芯片的制备方法制备。
本申请提供一种上述发光二极管芯片的制备方法及发光二极管芯片，所述电流扩展层材料采用氧化铟锡材料。在沉积完所述电流扩展层后，进行第一次低温氮气退火，设置温度范围为200℃～350℃，低温促进所述电流扩展层的结构有序化，并维持180S到800S范围内的时间保证所述电流扩展层内晶粒尺寸在100nm～200nm内增长，通过晶粒边界的减少，使得晶粒边界吸附氧原子等变少，晶粒边界对氧原子等的吸附减少，降低所述电流扩展层对光的散射，增加可见光区透过率。并且，氮气环境使得所述电流扩展层的氧原子减少及抑制氧空位的氧化，增加氧空位及载流子浓度，保证透过率提升的同时，降低了所述电流扩展层的电阻。
形成所述N型半导体台面后，进行第二次高温氮气快速退火，在氮气环境下设置温度范围为500℃～650℃，高温退火进一步增强所述电流扩展层的有序性，氮气氛围抑制氧空位氧化，确保载流子浓度的提升，并且通过第二次退火可以实现所述电流扩展层与所述P型半导体层230的欧姆接触。通过所述步骤S30与所述步骤S40中的两次退火实现所述电流扩展层透过率的提升及电阻降低，使得LED亮度提升了2％，电压降低了0.01V，有效的提升了出光效率。
从而，通过所述发光二极管芯片的制备方法对所述电流扩展层低温氮气退火及高温氮气快速退火两次退火，实现对所述电流扩展层结构的改善及与所述P型半导体层的欧姆接触。所述电流扩展层的优化降低了所述电流扩展层对光的散射及增加所述电流扩展层内载流子浓度，实现对所述电流扩展层的透过率的提升及阻值的降低，从而实现对LED的亮度提升及电压降低，最终提高LED效率。
附图说明
图1为本申请提供的发光二极管芯片的制备方法流程图；
图2为本申请提供的发光二极管芯片的制备方法的工艺流程示意图。
附图标记说明
衬底10、N型半导体层210、发光层220、P型半导体层230、电流阻挡层30、电流扩展层40、N型半导体台面50、隔离槽60、第一金属电极710、第二金属电极720、布拉格反射层80、第一焊盘层910、第二焊盘层920。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下通过实施例，并结合附图，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
请参见图1-2，本申请提供一种发光二极管芯片的制备方法，包括：
S10，提供一衬底10，所述衬底10上依次制备N型半导体层210、发光层220以及P型半导体层230；
S20，将所述P型半导体层230远离所述发光层220的部分表面沉积电流阻挡层30；
S30，将所述电流阻挡层30远离所述P型半导体层230的表面以及所述P型半导体层230远离所述发光层220的表面沉积电流扩展层40，并将沉积有所述电流扩展层40的所述衬底10放置于氮气环境，以温度200℃～350℃，持温180秒～800秒进行第一次退火处理；
S40，第一次退火处理后，在所述电流扩展层40远离所述P型半导体层230的表面进行光刻及刻蚀，刻蚀至所述N型半导体层210，形成N型半导体台面50，并设置于氮气环境，以温度500℃～650℃，持温120秒～180秒进行第二次退火处理；
S50，第二次退火处理后，将所述N型半导体台面50远离所述衬底10的部分表面进行刻蚀，刻蚀至所述衬底10，形成隔离槽60；
S60，将所述N型半导体台面50远离所述衬底10的部分表面进行光刻，形成第一金属电极710，将所述电流扩展层40远离所述P型半导体层230的表面进行光刻，形成第二金属电极720；
S70，将所述电流扩展层40表面、所述N型半导体台面50表面以及所述隔离槽60表面沉积布拉格反射层80，且露出所述第一金属电极710与所述第二金属电极720；
S80，在所述布拉格反射层80表面制作第一焊盘层910与第二焊盘层920，且所述第一焊盘层910将所述第一金属电极710覆盖实现电连接，所述第二焊盘层920将所述第二金属电极720覆盖实现电连接。
在所述步骤S30中，所述电流扩展层40材料采用氧化铟锡材料(ITO)。在沉积完所述电流扩展层40后，进行第一次低温氮气退火，设置温度范围为200℃～350℃，低温促进所述电流扩展层40的结构有序化，并维持180S到800S范围内的时间保证所述电流扩展层40内晶粒尺寸在100nm～200nm内增长，通过晶粒边界的减少，使得晶粒边界吸附氧原子等变少，晶粒边界对氧原子等的吸附减少，降低所述电流扩展层40对光的散射，增加可见光区透过率。并且，氮气环境使得所述电流扩展层40的氧原子减少及抑制氧空位的氧化，增加氧空位及载流子浓度，保证透过率提升的同时，降低了所述电流扩展层40的电阻。
在所述步骤S40中，形成所述N型半导体台面50后，进行第二次高温氮气快速退火，在氮气环境下设置温度范围为500℃～650℃，高温退火进一步增强所述电流扩展层40的有序性，氮气氛围抑制氧空位氧化，确保载流子浓度的提升，并且通过第二次退火可以实现所述电流扩展层40与所述P型半导体层230的欧姆接触。通过所述步骤S30与所述步骤S40中的两次退火实现所述电流扩展层40透过率的提升及电阻降低，使得LED亮度提升了2％，电压降低了0.01V，有效的提升了出光效率。
从而，通过所述发光二极管芯片的制备方法对所述电流扩展层40低温氮气退火及高温氮气快速退火两次退火，实现对所述电流扩展层40结构的改善及与所述P型半导体层230的欧姆接触。所述电流扩展层40的优化降低了所述电流扩展层40对光的散射及增加所述电流扩展层40内载流子浓度，实现对所述电流扩展层40的透过率的提升及阻值的降低，从而实现对LED的亮度提升及电压降低，最终提高LED效率。
在一个实施例中，在所述步骤S10中，所述N型半导体层210与所述P型半导体层230材料可以为GaN。在所述衬底10上依次制作所述N型半导体层210、所述发光层220以及所述P型半导体层230，可以形成LED晶圆。
在一个实施例中，所述步骤S20包括：
S210，将所述P型半导体层230远离所述发光层220的表面铺设一层电流阻挡层材料；
S220，提供电流阻挡层图形，并根据所述电流阻挡层图形在所述电流阻挡层材料表面形成光刻胶层；
S230，以具有所述电流阻挡层图形的光刻胶层为掩膜遮挡，对所述电流阻挡层材料进行刻蚀，并去除光刻胶层，形成与所述电流阻挡层图形相对应的所述电流阻挡层30。
其中，所述电流阻挡层30的材料为二氧化硅。其中，所述电流阻挡层图形可以为方形、圆形等其它形状不受限制，但是所述电流阻挡层30设置于所述P型半导体层230远离所述发光层220的部分表面。通过所述电流阻挡层(currentblocking layer，CBL)可以先将电流截断，使电流全部先流入所述电流扩展层(40)，然后再通过所述电流扩展层(40)流入所述P型半导体层(230)。
在一个实施例中，所述步骤S30包括：
S310，将所述电流阻挡层30远离所述P型半导体层230的表面以及所述P型半导体层230远离所述发光层220的表面沉积一层电流扩展层材料，且所述电流扩展层材料将所述电流阻挡层30全部覆盖；
S320，提供电流扩展层图形，并根据所述电流扩展层图形在所述电流扩展层材料表面形成光刻胶层；
S330，以具有所述电流扩展层图形的光刻胶层为掩膜遮挡，对所述电流扩展层材料进行刻蚀，并去除光刻胶层，形成与所述电流扩展层图形相对应的所述电流扩展层40；
S340，形成所述电流扩展层40后放置于氮气环境，以温度200℃～350℃，持温180秒～800秒进行第一次退火处理。
其中，所述电流扩展层40将所述电流阻挡层30覆盖，并将所述P型半导体层230远离所述发光层220的表面进行全部覆盖，可以使得所述电流扩展层40与所述P型半导体层230进行接触。在所述步骤S340中，在真空中进行低温氮气退火。第一次低温氮气退火，设置温度范围为200℃～350℃，低温促进所述电流扩展层40的结构有序化，并维持180S到800S范围内的时间保证所述电流扩展层40内晶粒尺寸在100nm～200nm内增长，通过晶粒边界的减少，使得晶粒边界吸附氧原子等变少，晶粒边界对氧原子等的吸附减少，降低所述电流扩展层40对光的散射，增加可见光区透过率。并且，氮气环境使得所述电流扩展层40的氧原子减少及抑制氧空位的氧化，增加氧空位及载流子浓度，保证透过率提升的同时，降低了所述电流扩展层40的电阻。
在一个实施例中，所述步骤S40包括：
S410，提供N型半导体台面图形，并根据所述N型半导体台面图形在所述电流扩展层40远离所述P型半导体层230的表面形成光刻胶层；
S420，以具有所述N型半导体台面图形的光刻胶层为掩膜遮挡，对所述电流扩展层40、所述P型半导体层230以及所述发光层220进行刻蚀至所述N型半导体层210，并去除光刻胶层，形成与所述N型半导体台面图形相对应的所述N型半导体台面50；
S430，形成所述N型半导体台面50后放入氮气环境，以温度500℃～650℃，持温120秒～180秒进行第二次退火处理。
在所述S420中，对所述电流扩展层40、所述P型半导体层230以及所述发光层220进行刻蚀时采用ICP刻蚀，并刻蚀至所述N型半导体层210处，形成所述N型半导体台面50。根据所述N型半导体台面图形使得在LED晶圆的边缘位置形成所述N型半导体台面50。
在所述步骤S430中，在真空中进行高温氮气退火。在形成所述N型半导体台面50后，进行第二次高温氮气快速退火，在氮气环境下设置温度范围为500℃～650℃，高温退火进一步增强所述电流扩展层40的有序性，氮气氛围抑制氧空位氧化，确保载流子浓度的提升，并且通过第二次退火可以实现所述电流扩展层40与所述P型半导体层230的欧姆接触。通过所述步骤S30与所述步骤S40中的两次退火实现所述电流扩展层40透过率的提升及电阻降低，使得LED亮度提升了2％，电压降低了0.01V，有效的提升了出光效率。
在一个实施例中，所述步骤S50包括：
S510，提供隔离槽图形，并根据所述隔离槽图形在所述电流扩展层40，所述P型半导体层230及所述N型半导体台面50远离所述衬底10的部分表面形成光刻胶层；
S520，以具有所述隔离槽图形的光刻胶层为掩膜遮挡，对所述N型半导体台面50的部分表面进行刻蚀，刻蚀至所述衬底10，并去除光刻胶层，形成与所述隔离槽图形相对应的所述隔离槽60。
其中，在所述步骤S520中对所述N型半导体台面50的部分表面进行刻蚀时采用ICP刻蚀，刻蚀至所述衬底10，形成所述隔离槽60。通过所述隔离槽60可以避免侧壁漏电的发生，刻蚀出侧壁隔离槽后在进行绝缘层沉积，可以避免侧壁漏电等失效发生。
根据所述隔离槽图形，将光刻胶旋涂于所述电流扩展层40，所述P型半导体层230及所述N型半导体台面50的部分表面，使得所述隔离槽60形成于LED晶圆的边缘位置，且所述隔离槽60宽度小于所述N型半导体台面50。
在一个实施例中，所述步骤S60包括：
S610，提供第一金属电极图形与第二金属电极图形，并根据所述第一金属电极图形在所述第一金属层表面形成光刻胶层，根据所述第二金属电极图形在所述第二金属层表面形成光刻胶层；
S620，在所述N型半导体台面50远离所述衬底10的表面铺设第一金属层，在所述电流扩展层40远离所述P型半导体层230的表面铺设第二金属层；
S630，去除光刻胶层，形成与所述第一金属电极图形相对应的所述第一金属电极710，及与所述第二金属电极图形相对应的所述第二金属电极720。
其中，所述第一金属电极710为N电极，所述第二金属电极720为P电极。所述第二金属电极720设置于所述电流扩展层40，且所述第二金属电极720与所述电流阻挡层30相对应设置。
在一个实施例中，所述步骤S70包括：
S710，在所述电流扩展层40表面、所述N型半导体台面50表面以及所述隔离槽60表面铺设一层反射层材料；
S720，提供布拉格反射层图形，并根据所述布拉格反射层图形在所述反射层材料表面形成光刻胶层；
S730，以具有所述布拉格反射层图形的光刻胶层为掩膜遮挡，对所述反射层材料进行刻蚀，并去除光刻胶层，形成与所述布拉格反射层图形相对应的所述布拉格反射层80。
其中，在所述步骤S730中，对所述反射层材料进行刻蚀时采用ICP刻蚀。所述布拉格反射层80材料为二氧化硅与五氧化三钛的混合材料。二氧化硅与五氧化三钛交替组成所述布拉格反射层80。并且，所述布拉格反射层80覆盖到除P电极和N电极接触孔以外的全部区域，起到绝缘反射作用。也就是说，通过所述布拉格反射层80只露出P电极和N电极，覆盖包含所述隔离槽60、所述N型半导体台面50以及所述电流扩展层40，有效的避免固晶时侧壁漏电，在隔离槽内起到绝缘保护作用。
在一个实施例中，所述步骤S80包括：
S810，在所述第一金属电极710表面、所述第二金属电极720表面以及所述布拉格反射层80表面铺设一层焊盘层材料；
S820，提供焊盘层图形，并根据所述焊盘层图形在所述焊盘层材料表面形成光刻胶层；
S830，去除光刻胶层，形成与所述焊盘层图形相对应的所述第一焊盘层910与所述第二焊盘层920。
其中，所述焊盘层所使用的金属材料为具有高反射率的铝。所述焊盘层设置于所述第一金属电极710的周围边缘，与所述第二金属电极720的周围边缘，所述第一焊盘层910与N型电极电连接，所述第二焊盘层920与P型电极电连接。
在一个实施例中，一种发光二极管芯片，采用如上述实施例中任一项所述的发光二极管芯片的制备方法制备。
所述发光二极管芯片包括所述衬底10，所述衬底10依次形成所述N型半导体层210、所述发光层220、所述P型半导体层230、所述电流阻挡层30、所述电流扩展层40。并在所述电流扩展层40沉积后进行第一次低温氮气退火，使得所述电流扩展层40结构有序化(结晶)及晶粒在一定范围内增长，氮气氛围退火使所述电流扩展层40氧原子减少，降低氧空位的氧化，从而增加氧空位浓度及增加载流子浓度，降低了所述电流扩展层40对光的散射及表面电阻。同时，通过刻蚀形成所述N型半导体台面50，并进行第二次高温快速退火，第二次高温快速退火进一步促进了所述电流扩展层40结构有序化并实现所述电流扩展层40与所述P型半导体层230的欧姆接触，所述电流扩展层40的优化降低了所述电流扩展层40对光的散射及增加所述电流扩展层40内载流子浓度，实现对所述电流扩展层40的透过率的提升及阻值的降低，从而实现对LED的亮度提升及电压降低，最终提高LED效率。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种发光二极管芯片的制备方法，其特征在于，包括：
提供一衬底(10)，所述衬底(10)上依次制备N型半导体层(210)、发光层(220)以及P型半导体层(230)；
将所述P型半导体层(230)远离所述发光层(220)的部分表面沉积电流阻挡层(30)；
将所述电流阻挡层(30)远离所述P型半导体层(230)的表面以及所述P型半导体层(230)远离所述发光层(220)的表面沉积电流扩展层(40)；
在氮气环境下，以温度200℃～350℃，持温180秒～800秒进行第一次退火处理；
第一次退火处理后，在所述电流扩展层(40)远离所述P型半导体层(230)的表面进行光刻及刻蚀，刻蚀至所述N型半导体层(210)，形成N型半导体台面(50)；
在氮气环境下，以温度500℃～650℃，持温120秒～180秒进行第二次退火处理。
2.如权利要求1所述的发光二极管芯片的制备方法，其特征在于，所述发光二极管芯片的制备方法还包括：
第二次退火处理后，将所述N型半导体台面(50)远离所述衬底(10)的部分表面进行刻蚀，刻蚀至所述衬底(10)，形成隔离槽(60)；
将所述N型半导体台面(50)远离所述衬底(10)的部分表面沉积第一金属电极(710)，将所述电流扩展层(40)远离所述P型半导体层(230)的表面沉积第二金属电极(720)；
将所述电流扩展层(40)表面、所述N型半导体台面(50)表面以及所述隔离槽(60)表面沉积布拉格反射层(80)，且露出所述第一金属电极(710)与所述第二金属电极(720)；
在所述布拉格反射层(80)表面制作第一焊盘层(910)与第二焊盘层(920)，且所述第一焊盘层(910)将所述第一金属电极(710)覆盖实现电连接，所述第二焊盘层(920)将所述第二金属电极(720)覆盖实现电连接。
3.如权利要求1所述的发光二极管芯片的制备方法，其特征在于，将所述电流阻挡层(30)远离所述P型半导体层(230)的表面以及所述P型半导体层(230)远离所述发光层(220)的表面沉积电流扩展层(40)，并进行第一次退火处理，包括：
将所述电流阻挡层(30)远离所述P型半导体层(230)的表面以及所述P型半导体层(230)远离所述发光层(220)的表面沉积一层电流扩展层材料，且所述电流扩展层材料将所述电流阻挡层(30)全部覆盖；
提供电流扩展层图形，并根据所述电流扩展层图形在所述电流扩展层材料表面形成光刻胶层；
以具有所述电流扩展层图形的光刻胶层为掩膜遮挡，对所述电流扩展层材料进行刻蚀，并去除光刻胶层，形成与所述电流扩展层图形相对应的所述电流扩展层(40)；
形成所述电流扩展层(40)后放置于氮气环境，以温度200℃～350℃，持温180秒～800秒进行第一次退火处理。
4.如权利要求1所述的发光二极管芯片的制备方法，其特征在于，第一次退火处理后，在所述电流扩展层(40)远离所述P型半导体层(230)的表面进行光刻及刻蚀，刻蚀至所述N型半导体层(210)，形成N型半导体台面(50)，并进行第二次退火处理，包括：
提供N型半导体台面图形，并根据所述N型半导体台面图形在所述电流扩展层(40)远离所述P型半导体层(230)的表面形成光刻胶层；
以具有所述N型半导体台面图形的光刻胶层为掩膜遮挡，对所述电流扩展层(40)、所述P型半导体层(230)以及所述发光层(220)进行刻蚀至所述N型半导体层(210)，并去除光刻胶层，形成与所述N型半导体台面图形相对应的所述N型半导体台面(50)；
形成所述N型半导体台面(50)后放入氮气环境，以温度500℃～650℃，持温120秒～180秒进行第二次退火处理。
5.如权利要求2所述的发光二极管芯片的制备方法，其特征在于，第二次退火处理后，将所述N型半导体台面(50)远离所述衬底(10)的部分表面进行刻蚀，刻蚀至所述衬底(10)，形成隔离槽(60)，包括：
提供隔离槽图形，并根据所述隔离槽图形在所述N型半导体台面(50)远离所述衬底(10)的表面形成光刻胶层；
以具有所述隔离槽图形的光刻胶层为掩膜遮挡，对所述N型半导体台面(50)进行刻蚀至所述衬底(10)，并去除光刻胶层，形成与所述隔离槽图形相对应的所述隔离槽(60)。
6.如权利要求2所述的发光二极管芯片的制备方法，其特征在于，将所述电流扩展层(40)表面、所述N型半导体台面(50)表面以及所述隔离槽(60)表面沉积布拉格反射层(80)，且露出所述第一金属电极(710)与所述第二金属电极(720)，包括：
在所述电流扩展层(40)表面、所述N型半导体台面(50)表面以及所述隔离槽(60)表面铺设一层反射层材料；
提供布拉格反射层图形，并根据所述布拉格反射层图形在所述反射层材料表面形成光刻胶层；
以具有所述布拉格反射层图形的光刻胶层为掩膜遮挡，对所述反射层材料进行刻蚀，并去除光刻胶层，形成与所述布拉格反射层图形相对应的所述布拉格反射层(80)。
7.如权利要求2所述的发光二极管芯片的制备方法，其特征在于，所述布拉格反射层(80)材料为二氧化硅与五氧化三钛的混合材料。
8.一种发光二极管芯片，其特征在于，采用如权利要求1至7中任一项所述的发光二极管芯片的制备方法制备。
CN201910228015.6A 2019-03-25 2019-03-25 发光二极管芯片的制备方法及发光二极管芯片 Active CN110010733B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910228015.6A CN110010733B (zh) 2019-03-25 2019-03-25 发光二极管芯片的制备方法及发光二极管芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910228015.6A CN110010733B (zh) 2019-03-25 2019-03-25 发光二极管芯片的制备方法及发光二极管芯片

Publications (2)

Publication Number Publication Date
CN110010733A CN110010733A (zh) 2019-07-12
CN110010733B true CN110010733B (zh) 2021-01-15

Family

ID=67167919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910228015.6A Active CN110010733B (zh) 2019-03-25 2019-03-25 发光二极管芯片的制备方法及发光二极管芯片

Country Status (1)

Country Link
CN (1) CN110010733B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331745B (zh) * 2020-10-27 2022-04-12 华灿光电(苏州）有限公司 发光二极管外延片制备方法
CN114188455B (zh) * 2021-12-15 2024-03-05 江西兆驰半导体有限公司 一种倒装mini发光二极管芯片的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101421854A (zh) * 2006-04-13 2009-04-29 昭和电工株式会社 半导体发光元件的制造方法、半导体发光元件和具备该元件的灯
JP2010232649A (ja) * 2009-03-06 2010-10-14 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
CN102859725A (zh) * 2010-02-19 2013-01-02 夏普株式会社 化合物半导体发光元件的制造方法
CN103456857A (zh) * 2013-09-27 2013-12-18 聚灿光电科技(苏州)有限公司 Led芯片及其制备方法
CN103762288A (zh) * 2014-01-23 2014-04-30 同辉电子科技股份有限公司 一种用于高压led的反射弧型隔离槽

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101421854A (zh) * 2006-04-13 2009-04-29 昭和电工株式会社 半导体发光元件的制造方法、半导体发光元件和具备该元件的灯
JP2010232649A (ja) * 2009-03-06 2010-10-14 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
CN102859725A (zh) * 2010-02-19 2013-01-02 夏普株式会社 化合物半导体发光元件的制造方法
CN103456857A (zh) * 2013-09-27 2013-12-18 聚灿光电科技(苏州)有限公司 Led芯片及其制备方法
CN103762288A (zh) * 2014-01-23 2014-04-30 同辉电子科技股份有限公司 一种用于高压led的反射弧型隔离槽

Also Published As

Publication number Publication date
CN110010733A (zh) 2019-07-12

Similar Documents

Publication Publication Date Title
US9142718B2 (en) Light emitting device
CN101897046B (zh) 半导体发光器件及其制造方法
CN103367593B (zh) 半导体发光器件
JP2022058766A (ja) 半導体素子および半導体素子パッケージ
JP6706900B2 (ja) 発光素子及び照明システム
TWI479698B (zh) 光電元件
TW201220537A (en) Semiconductor light emitting device and manufacturing method thereof
US10636939B2 (en) Semiconductor device
WO2019140625A1 (zh) 发光二极管及其制作方法
JP3068914U (ja) フリップ―チップ発光デバイス
TWI437737B (zh) 發光二極體結構及其製造方法
CN111509097B (zh) 一种大功率半导体发光器件及其制备方法
CN110010733B (zh) 发光二极管芯片的制备方法及发光二极管芯片
TW201214771A (en) Light emitting device, light emitting device package, and lighting device
CN102447016A (zh) 发光二极管结构及其制作方法
JP2013034010A (ja) 縦型発光素子
TW201216520A (en) Semiconductor light emitting device
WO2017101522A1 (zh) 发光二极管及其制作方法
WO2017124878A1 (zh) 倒装led芯片的键合电极结构及制作方法
CN111446343B (zh) 一种半导体发光器件
CN110010728B (zh) 发光二极管芯片的制备方法
KR20170084148A (ko) 상부 접점 아래에 트렌치를 갖는 발광 디바이스
TW201327914A (zh) 晶圓級發光二極體結構之製造方法
CN103489980A (zh) 一种发光元件及其制作方法
JP2007059623A (ja) 反射層を具えた高輝度発光ダイオードの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PP01 Preservation of patent right

Effective date of registration: 20210715

Granted publication date: 20210115

PP01 Preservation of patent right