KR20080091058A - 반도체 장치, 적층형 반도체 장치, 및 반도체 장치의 제조 방법 - Google Patents

반도체 장치, 적층형 반도체 장치, 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20080091058A
KR20080091058A KR1020080090528A KR20080090528A KR20080091058A KR 20080091058 A KR20080091058 A KR 20080091058A KR 1020080090528 A KR1020080090528 A KR 1020080090528A KR 20080090528 A KR20080090528 A KR 20080090528A KR 20080091058 A KR20080091058 A KR 20080091058A
Authority
KR
South Korea
Prior art keywords
semiconductor device
external connection
connection terminal
base substrate
semiconductor
Prior art date
Application number
KR1020080090528A
Other languages
English (en)
Other versions
KR100907853B1 (ko
Inventor
유지 야노
세이지 이시하라
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20080091058A publication Critical patent/KR20080091058A/ko
Application granted granted Critical
Publication of KR100907853B1 publication Critical patent/KR100907853B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체 장치는, 베이스 기판과, 이 베이스 기판 상에 접착층을 개재하여 탑재된 반도체칩과, 반도체칩의 적어도 일부를 덮는 수지층과, 베이스 기판에 배선층을 개재하여 전기적으로 접속된 외부 접속 단자를 구비하고 있다. 외부 접속 단자는, 수지층의 표면과 동일 면에 있어서 수지층으로부터 노출되어 있다. 이것에 의해, 반도체 장치를 적층하는데 있어서, 상단에 탑재하는 반도체 장치의 접속 단자의 높이가 낮더라도 상단과의 접합 신뢰성이 높고, 또한 용이하게 제조 가능한 하단의 반도체 장치 및 적층형 반도체 장치를 제공할 수 있다.
반도체 장치, 적층형 반도체 장치

Description

반도체 장치, 적층형 반도체 장치, 및 반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE, STACKED SEMICONDUCTOR DEVICE, AND MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE}
[종래기술의 문헌 정보]
[특허 문헌 1] 일본국 공개특허공보 평10-135267호 (1998년 5월22일 공개)
[특허 문헌 2] 일본국 공개특허공보 2004-172157호 (2004년 6월17일 공개)
본 발명은, 반도체칩을 탑재한 반도체 장치, 복수의 반도체 장치를 적층하여 이루어지는 적층형 반도체 장치, 및 반도체 장치의 제조 방법에 관한 것이다.
최근, 전자 기기의 소형화·경량화 또한 고기능화가 진행되는데 수반하여, 반도체 장치의 고밀도 실장화가 요구되고 있다. 이 요구에 대응하기 위해, 예를 들어, 특허 문헌 1 및 특허 문헌 2 에는, 반도체 장치를 적층하여 고밀도화를 도모하는 방법이 제안되어 있다.
종래의 구성에서는, 반도체 장치를 적층하는데 있어서, 상단의 반도체 장치의 접속 단자 높이와 하단의 반도체 장치의 수지 밀봉 높이의 관계가 중요해진다.
이 점에 대하여, 도 15 ∼ 도 17 을 참조하면서 설명한다. 도 15 는, 종 래의 반도체 장치가 2 개 적층된 상태를 나타내는 단면도이다.
도 15 에서는, 반도체 장치 (100) 상에 반도체 장치 (200) 가 적층되어 있다. 이 중, 반도체 장치 (100) 는, 베이스 기판 (101) 과, 이 베이스 기판 (101) 상에 탑재된 반도체칩 (103) 과, 베이스 기판 (101) 의 하면에 형성된 외부 접속 단자 (107) 와, 베이스 기판 (101) 의 상면에 형성된 외부 접속 단자 (108) 를 구비하고 있다. 반도체칩 (103) 과 베이스 기판 (101) 은, 와이어 (104) 에 의해 전기적으로 접속되어 있다. 또한, 반도체칩 (103) 과 와이어 (104) 는, 수지층 (106) 에 의해서 덮여 있다. 한편, 베이스 기판 (101) 상의, 외부 접속 단자 (108) 가 형성되어 있는 영역은, 수지층 (106) 에 의해서 덮이지 않고, 노출되어 있다.
반도체 장치 (200) 는, 반도체칩 (103) 과 와이어 (104) 가 형성되어 있는 영역뿐만 아니라, 베이스 기판 (101) 상의 모든 영역이 수지층 (106) 에 의해서 덮여 있는 점을 제외하고, 반도체 장치 (100) 와 동일하게 구성되어 있다.
예를 들어, 도 15 에 나타내는 2 개의 반도체 장치 (100·200) 를 적층하는 경우, 반도체 장치 (200) 의 외부 접속 단자 (107) 의 높이 s 가 반도체 장치 (100) 의 수지층 (106) 의 높이 t 보다도 낮으면, 반도체 장치 (200) 의 외부 접속 단자 (107) 와, 반도체 장치 (100) 의 외부 접속 단자 (108) 사이에 간극 u 가 발생하여, 반도체 장치 (100) 와 반도체 장치 (200) 가 접속될 수 없게 된다. 따라서, 반도체 장치 (100) 와 반도체 장치 (200) 를 접속하기 위해서는, 「반도체 장치 (200) 의 외부 접속 단자 (107) 의 높이 s 〉 반도체 장치 (100) 의 수지층 (106) 의 높이 t 」 의 관계가 필요하게 된다.
따라서, 반도체 장치 (200) 의 외부 접속 단자 (107) 의 높이 s 를 낮게 하면, 반도체 장치 (100) 의 수지층 (106) 의 높이 t 도 낮게 할 필요가 있다. 그러나, 반도체 장치 (100) 의 수지층 (106) 의 높이 t 를 낮게 하기 위해서는, 반도체칩 (103) 의 박형화, 와이어 (104) 의 저루프화 등, 반도체 장치 (100) 의 박형화 기술이 요구되고, 반도체 장치 (100) 의 제조에 있어서 기술적인 난이도가 높아진다는 문제가 있다. 동일한 문제는, 도 16 에 나타내는 바와 동일한 반도체 장치를 적층하는 경우에도 발생한다.
도 16 은, 종래의 반도체 장치가 2 개 적층된 상태를 나타내는 단면도이다. 도 16 에서는, 반도체 장치 (300) 상에 반도체 장치 (400) 가 적층되어 있다. 반도체 장치 (300) 에서는, 외부 접속 단자 (108) 가 반도체칩 (103) 상에 형성되어 있고, 외부 접속 단자 (108) 가 형성되어 있는 영역은, 수지층 (106) 에 의해서 덮여있지 않고, 노출되어 있다. 그 이외의 구성에 대해서는, 상기에서 설명한 반도체 장치 (100) 와 동일하다. 또한, 반도체 장치 (400) 는, 상기에서 설명한 반도체 장치 (200) 와 동일한 구성을 갖고 있다.
도 17 은, 종래의 반도체 장치의 제조 프로세스에 있어서의 수지 밀봉 공정을 나타내는 단면도이다. 상기에서 설명한 반도체 장치 (300) 를 제조할 때에는, 수지 밀봉 공정에서 이하 동일한 문제가 발생한다. 즉, 반도체칩 (103) 의 외부 접속 단자 (108) 가 형성되어 있는 영역은 수지 (106) 에 의해서 피복되지 않고, 그 이외의 영역만을 피복하고자 하면, 예를 들어 트랜스퍼 몰드에 의해 수지 밀봉하는 경우, 도 17 에 나타내는 바와 같이, 반도체칩 (103) 상에 형성된 도전층 x 와 절연층 y 로 구성되는 배선층을 금형 (50) 이 직접 누르는 것이 된다. 통상 배선층의 두께는 50um 정도로 얇고, 또한 변형되기 어려운 재질이기 때문에, 금형 (50) 에 의해서 가해지는 응력은, 배선층에서는 흡수할 수 없다. 이 때문에, 반도체칩 (103) 에 강한 스트레스가 인가되어, 반도체칩 (103) 에 데미지를 줄 우려가 있다.
본 발명은, 상기 문제점을 감안하여 이루어진 것이며, 그 목적 중 1 개는, 반도체 장치를 적층하는데 있어서, 상단에 탑재하는 반도체 장치의 접속 단자의 높이가 낮더라도 상단과의 접합 신뢰성이 높고, 또한 용이하게 제조 가능한 하단의 반도체 장치 및 적층형 반도체 장치를 제공하고, 반도체 장치의 고밀도 실장화에 공헌하는 것에 있다.
또한, 본 발명의 그 밖의 목적은, 외부 접속 단자가 수지층으로부터 노출된 구조를 가지는 반도체 장치에 있어서, 반도체칩 등에 대한 데미지를, 간단한 프로세스에 의해서 저감하는 것에 있다.
본 발명의 반도체 장치는, 상기 과제를 해결하기 위해서, 베이스 기판과, 상기 베이스 기판이 전기적으로 접속된 반도체칩과, 상기 반도체칩의 적어도 일부를 덮는 수지층과, 상기 베이스 기판과 전기적으로 접속된 제 1 외부 접속 단자를 구비하고, 상기 제 1 외부 접속 단자는, 상기 수지층으로부터 노출됨과 함께, 상기 수지층의 표면과 동일한 평면을 이루는 노출면을 갖는 것을 특징으로 한다.
상기 구성에 의하면, 제 1 외부 접속 단자가 수지층의 표면과 동일 면에 있어서 수지층으로부터 노출되어 있기 때문에, 본 발명의 반도체 장치 상에 반도체 장치를 적층하는데 있어서, 상단의 반도체 장치의 외부 접속 단자의 높이가 낮더라도, 제 1 외부 접속 단자와 상단의 반도체 장치의 외부 접속 단자의 접속을 확보할 수 있다. 즉, 상단 반도체 장치의 외부 접속 단자가 좁은 피치로 배열되는 경우, 외부 접속 단자의 높이가 낮아지는데, 이 경우에도, 수지층에 저지되어 제 1 외부 접속 단자에 닿지 않게 된다는 문제는 발생하지 않는다. 이 때문에, 접속 확보를 위해 수지층의 높이를 낮게 할 필요가 없기 때문에, 본 발명의 반도체 장치는, 상단과의 접합 신뢰성이 높고, 또한, 반도체칩의 박형화, 와이어의 저루프화 등 반도체 장치의 박형화 기술을 요하지 않고 간단하게 제조할 수 있다.
또한, 상단의 반도체 장치와의 접속을 위해 반도체칩 표면에 형성된 배선층을 노출시키는 대신에, 상기한 바와 동일한 제 1 외부 접속 단자를 사용하면, 예를 들어 트랜스퍼 몰드에 의해, 반도체 장치를 수지 밀봉하는 경우이더라도, 반도체칩에 대한 데미지를 저감할 수 있다.
또한, 본 발명의 반도체 장치의 제조 방법은, 상기 과제를 해결하기 위해서, 베이스 기판과, 상기 베이스 기판과 전기적으로 접속된 반도체칩과, 상기 반도체칩의 적어도 일부를 덮는 수지층과, 상기 베이스 기판과 전기적으로 접속된 제 1 외부 접속 단자를 구비한 반도체 장치의 제조 방법으로서, 상기 제 1 외부 접속 단자가 상기 수지층으로부터 노출됨과 함께, 상기 수지층의 표면과 동일한 평면을 이루는 노출면을 갖도록, 수지를 봉입하는 봉입 공정을 갖는 것을 특징으로 한다.
상기 구성에 의하면, 제 1 외부 접속 단자가, 수지층의 표면과 동일 면에 있어서 수지층으로부터 노출된 반도체 장치를 제조할 수 있다. 이 때문에, 이 반도체 장치 상에 반도체 장치를 적층하는데 있어서, 상단의 반도체 장치의 외부 접속 단자의 높이가 낮더라도, 외부 접속 단자의 접속을 확보할 수 있다. 즉, 상 단 반도체 장치의 외부 접속 단자가 좁은 피치로 배열되는 경우, 외부 접속 단자의 높이가 낮아지지만, 이 경우에도, 이 제조 방법에 의해 얻어진 반도체 장치의 외부 접속 단자에 닿지 않게 된다는 문제는 발생하지 않는다. 따라서, 본 발명의 반도체 장치의 제조 방법에서는, 상단의 반도체 장치와의 접속 확보를 위해 수지층의 높이를 낮게 할 필요가 없기 때문에, 상단과의 접합 신뢰성이 높은 반도체 장치를, 반도체칩의 박형화, 와이어의 저루프화 등 반도체 장치의 박형화 기술을 요하지 않고 간단하게 제조할 수 있다.
또한, 상단의 반도체 장치와의 접속을 위해 반도체칩 표면에 형성된 배선층을 노출시키는 대신에, 상기한 바와 같이, 외부 접속 단자를 형성하고, 변형시긴 후 수지 밀봉을 실시하면, 반도체칩에 대한 데미지를 저감할 수 있다.
또한, 본 발명의 반도체 장치의 제조 방법은, 상기 과제를 해결하기 위해서, 상기 봉입 공정은, 금형을 가압하여 상기 제 1 외부 접속 단자의 표면을 평탄하게 하는 공정과, 상기 평탄하게 한 제 1 외부 접속 단자가 상기 수지층으로부터 노출됨과 함께, 상기 수지층의 표면과 동일한 평면을 이루는 노출면을 갖도록 수지를 봉입하는 공정을 갖는 것을 특징으로 한다.
상기 구성에 의하면, 금형을 가압하여 외부 접속 단자를 변형시긴 후 수지를 봉입한다는 간단한 공정에 의해서, 외부 접속 단자를 수지층의 표면과 동일 면에 있어서 수지층으로부터 노출시킬 수 있기 때문에, 반도체 장치를 용이하게 제조할 수 있다.
본 발명의 그 외의 목적, 특징, 및 우수한 점은, 이하에 나타내는 기재에 의 해서 충분히 알 수 있을 것이다. 또한, 본 발명의 이점은, 첨부 도면을 참조한 하기의 설명에 의해 명백하게 될 것이다.
실시예
본 발명의 1 실시형태에 대해서 도 1 내지 도 14 에 기초하여 설명하면, 이하와 같다. 또, 이하의 설명에서는, 도면에 있어서의 상하를 기준으로 하여 「상면」「하면」 「상방」 「하방」 이라는 표현을 사용하지만, 이것은 설명의 편의를 위한 것이고, 어느 면을 위로 (또는 아래로) 하는가에 대하여 한정하는 취지는 아니다.
도 1 은, 본 실시형태의 반도체 장치의 구성을 나타내는 단면도이다. 또한, 도 2 는, 이 반도체 장치를 위에서 본 상태를 나타내는 평면도이다.
도 1 에 나타내는 바와 같이, 본 실시형태의 반도체 장치 (20) 는, 베이스 기판 (1) 과, 이 베이스 기판 (1) 상에 접착층 (2) 을 개재하여 탑재된 반도체칩 (3) 과, 베이스 기판 (1) 의 하면에 형성된 외부 접속 단자 (제 2 외부 접속 단자) (7) 를 구비하고 있다. 베이스 기판 (1) 과 반도체칩 (3) 은, 와이어 (4) 에 의해 전기적으로 접속되어 있다.
반도체칩 (3) 의 상면에는 배선층 (9) 이 형성되어 있고, 배선층 (9) 상에는, 도전성 돌기물인 외부 접속 단자 (제 1 외부 접속 단자) (8) 가 형성되어 있다. 이 외부 접속 단자 (8) 는, 도 2 에 나타내는 바와 같이, 에어리어 어레이 형상으로 배열되어 있다. 배선층 (9) 과 베이스 기판 (1) 은, 와이어 (4) 에 의해 접속되어 있다.
또한, 반도체 장치 (20) 는, 수지층 (6) 에 의해 밀봉되어 있다. 구체적으로는, 수지층 (6) 은, 베이스 기판 (1) 의 상면과, 접착층 (2) 과, 반도체칩 (3) 과, 와이어 (4) 와, 배선층 (9) 을 덮고 있다. 수지층 (6) 의 재료로서는, 예를 들어, 에폭시 수지, 실리콘 수지 등이 바람직하게 사용되지만, 특별히 한정되지 않는다.
본 실시형태의 반도체 장치 (20) 의 특징은, 외부 접속 단자 (8) 가, 수지층 (6) 의 표면과 동일 면에 있어서 수지층 (6) 으로부터 노출되어 있는 점에 있다. 이것은, 바꾸어 말하면, 외부 접속 단자 (8) 의 표면 (노출면) 과 수지층 (6) 의 표면이 동일한 평면을 형성하고 있다는 것이다. 또한, 외부 접속 단자 (8) 의 표면과 수지층 (6) 의 표면이 동일한 높이에 있을 수도 있다.
여기서, 「동일 면」이란, 엄밀하게 동일해야만 하는 것이 아니라, 이하에 설명하는 효과를 얻기 위해서는, 대략 동일 면이면 된다.
외부 접속 단자 (8) 의 표면을, 상기한 바와 같이 수지층 (6) 으로부터 노출시킴으로써, 반도체 장치 (20) 의 표면에 외부 접속 단자 (8) 가 형성된다. 이 때문에, 반도체 장치 (20) 상에 반도체 장치를 적층한 경우에, 상단의 반도체 장치의 외부 접속 단자의 높이가 낮더라도, 반도체 장치 (20) 의 외부 접속 단자 (8) 와 상단의 반도체 장치의 외부 접속 단자의 접속을 확보할 수 있다. 즉, 보다 고밀도에 집적하기 위해서 상단의 반도체 장치의 외부 접속 단자의 높이를 낮게 하더라도, 수지층 (6) 에 저지되어 외부 접속 단자 (8) 에 닿지 않게 된다는 문제는 발생하지 않는다. 이 때문에, 접속 확보를 위해 수지층 (6) 의 높이를 낮게 할 필요가 없기 때문에, 본 실시형태의 반도체 장치 (20) 는, 상단과의 접합 신뢰성이 높고, 또한, 반도체칩 (3) 의 박형화, 와이어 (4) 의 저루프화 등 반도체 장치 (20) 의 박형화 기술을 요하지 않고 간단하게 제조할 수 있다.
또한, 본 실시형태의 반도체 장치 (20) 에 의하면, 반도체칩 (3) 의 표면에 형성된 배선층 (9) 은, 수지층 (6) 으로부터 노출되어 있지 않다 (수지층 (6) 에 의해서 덮여 있다). 이 때문에, 수지 밀봉할 때에, 반도체칩 (3) 의 표면에 형성된 배선층 (9) 을 금형에 의해서 막을 필요가 없다. 따라서, 수지 밀봉할 때의 반도체칩 (3) 에 대한 데미지를 저감할 수 있다.
또한, 본 실시형태의 반도체 장치 (20) 에서는, 외부 접속 단자 (8) 가, 배선층 (9) 을 개재하여 베이스 기판 (1) 과 전기적으로 접속되어 있기 때문에, 반도체 장치 (20) 와 상단의 반도체 장치의 전기적 접속을 용이하게 확보할 수 있다.
또한, 본 실시형태의 반도체 장치 (20) 에서는, 배선층 (9) 이 반도체칩 (3) 의 상면에 형성되어 있기 때문에, 반도체 장치 (20) 의 박형화를 도모할 수 있다.
다음으로, 본 실시형태의 반도체 장치 (20) 의 제조 방법에 대해서 설명한다. 도 3(a) ∼ 도 3(c) 는, 본 실시형태의 반도체 장치 (20) 의 제조 프로세스를 나타내는 단면도이다.
먼저, 도 3(a) 에 나타내는 바와 같이, 베이스 기판 (1) 상에, 미리 배선층 (9) 과 외부 접속 단자 (8) 가 형성된 반도체칩 (3) 을, 접착층 (2) 을 개재하여 탑재한다. 또, 미리 배선층 (9) 이 형성된 반도체칩 (3) 을 베이스 기판 (1) 상에 탑재한 후에, 외부 접속 단자 (8) 를 탑재해도 된다. 그 후, 와이어 (4) 에 의해 반도체칩 (3) 과 베이스 기판 (1) 을 전기적으로 접속하고, 마찬가지로 와이어 (4) 에 의해, 배선층 (9) 과 베이스 기판 (1) 과도 전기적으로 접속한다.
다음으로, 외부 접속 단자 (8) 가 수지층 (6) 의 표면과 동일 면에 있어서 수지층 (6) 으로부터 노출되도록 수지를 봉입한다 (봉입 공정). 여기에서는, 도 3(b) 에 나타내는 바와 같이, 금형 (50) 을 가압하여 외부 접속 단자 (8) 를 변형시킨다. 즉, 외부 접속 단자 (8) 와 접촉하는 면이 평탄한 금형 (50) 을 가압함으로써, 외부 접속 단자 (8) 의 상면을 평탄하게 한다. 이 공정을 용이하게 실시하기 위해서, 외부 접속 단자 (8) 는, 변형되기 쉬운 재료로 이루어지는 것이 바람직하다. 변형되기 쉬운 재료로서는, 예를 들어 땜납이나 구리를 들 수 있다.
외부 접속 단자 (8) 의 재료로서 땜납을 사용하는 경우, 금형 온도가 땜납의 융점을 초과하면, 수지를 봉입할 때에 땜납이 융해하여 흘러 버린다. 수지 밀봉할 때의 금형 온도는, 일반적으로는 150 ∼ 200℃ 사이이다. 따라서, 융점이 200℃ 이상인 땜납을 채용하는 것이 바람직하다.
그 후, 도 3(c) 에 나타내는 바와 같이, 외부 접속 단자 (8) 가 수지층 (6) 의 표면과 동일 면에 있어서 수지층 (6) 으로부터 노출되도록, 수지를 봉입한다.
마지막으로, 베이스 기판 (1) 의 하면에 외부 접속 단자 (7) 를 형성한다. 또, 외부 접속 단자 (7) 의 형성은, 수지 밀봉 후에 한정되는 것은 아니고, 수지 밀봉 전에 미리 형성하여 놓은 것도 가능하다.
이와 같이, 본 실시형태의 반도체 장치 (20) 의 제조 방법은, 봉입 공정을 포함하고 있고, 이 봉입 공정을, 금형 (50) 을 사용하여 실시하고 있다. 상기 제조 방법에 의하면, 반도체 장치 (20) 의 외부 접속 단자 (8) 를, 수지층 (6) 의 표면과 동일 면에 있어서 수지층으로부터 노출시키는 것을 용이하게 할 수 있기 때문에, 반도체 장치 (20) 를 용이하게 제조할 수 있다. 또, 상기 설명에서는, 금형 (50) 을 사용하고 있지만, 상기 제조 방법은, 외부 접속 단자 (8) 가 수지층 (6) 으로부터 노출되어 있으면 (즉, 반도체 장치 (20) 의 표면에 외부 접속 단자 (8) 가 형성되어 있으면), 금형 (50) 을 사용하는 것에 한정되는 것은 아니다.
이하에, 본 실시형태의 반도체 장치 (20) 의 변형예를 도시한다. 또, 상기에서 설명한 부재와 동일한 기능을 갖는 부재에 대해서는, 동일한 부호를 붙이고, 그 설명을 생략한다.
(변형예 1)
도 4 는, 변형예 1 의 반도체 장치 (20a) 의 구성을 나타내는 단면도이다. 도 4 에 나타내는 바와 같이, 반도체 장치 (20a) 에서는, 반도체칩 (3) 과 베이스 기판 (1) 이, 와이어 (4) 에 의하는 대신에, 범프 (10) 에 의한 플립 칩 본드에 의해 접속되어 있다.
이상을 제외하고, 반도체 장치 (20a) 는, 상기에서 설명한 반도체 장치 (20) 와 동일한 구성을 갖고 있다.
이와 같이, 본 변형예의 반도체 장치 (20a) 에서는, 플립 칩 본드를 사용함으로써, 반도체칩 (3) 이, 보다 고밀도로 베이스 기판 (1) 에 실장되어 있다.
이 반도체 장치 (20a) 는, 반도체칩 (3) 과 베이스 기판 (1) 을 플립 칩 본 드에 의해 접속하는 것 이외에는, 상기에서 설명한 반도체 장치 (20) 의 제조 방법과 동일한 방법에 의해 제조할 수 있다.
(변형예 2)
도 5 는, 변형예 2 의 반도체 장치 (20b) 의 구성을 나타내는 단면도이다. 상기에서 설명한 반도체 장치 (20·20a) 에서는, 배선층 (9) 이 반도체칩 (3) 상에 직접 형성되어 있지만, 반도체 장치 (20b) 에서는, 도 5 에 나타내는 바와 같이, 배선층 (9) 이 지지체 (11) 상에 형성되고, 반도체칩 (3) 상에 접착층 (12) 을 개재하여 탑재되어 있다. 배선층 (9) 을 지지체 (11) 상에 형성하고, 접착층 (12) 을 개재하여 상기 반도체칩 (3) 상에 탑재함으로써, 반도체칩 (3) 에 가해지는 응력이 지지체 (11) 및 접착층 (12) 에 의해 경감되기 때문에, 반도체칩 (3) 에 대한 데미지를 더욱 저감할 수 있다. 지지체 (11) 및 접착층 (12) 은 절연체이고, 탄성률이 낮은 재료를 채용하면, 보다 응력을 흡수하여 반도체칩 (3) 에 대한 데미지를 저감할 수 있다.
지지체 (11) 와, 지지체 (11) 상의 배선층 (9) 의 형성 영역은, 반도체칩 (3) 보다도 큰 면적을 갖고 있어도 된다. 바꾸어 말하면, 배선층 (9) 은, 반도체칩 (3) 보다도 큰 사이즈로 되어 있어도 된다. 배선층 (9) 을 반도체칩 (3) 보다도 넓은 영역에 걸쳐 형성하면, 상단 반도체 장치의 외부 접속 단자 배열 에어리어가 하단 반도체칩보다도 크더라도 상하단의 반도체 장치가 적층 가능해진다.
반도체칩 (3) 과 베이스 기판 (1) 은, 와이어 (4) 에 의해서 접속되어 있다. 한편, 배선층 (9) 과 베이스 기판 (1) 은, 와이어 (5) 에 의해서 접속되어 있 다.
반도체칩 (3) 과 접착층 (12) 사이에는 와이어 (4) 를 형성하기 위한 충분한 공간이 없기 때문에, 와이어 (4) 는 접착층 (12) 의 내부를 통과하도록 형성되어 있다. 바꾸어 말하면, 와이어 (4) 는 접착층 (12) 에 둘러싸여 있다. 와이어 (4) 가 접착층 (12) 속에 들어가 있기 때문에, 수지 밀봉할 때의 와이어 변형을 억제할 수 있다는 메리트가 있다.
이상을 제외하고, 반도체 장치 (20b) 는, 상기에서 설명한 반도체 장치 (20) 와 동일한 구성을 갖고 있다. 따라서, 외부 접속 단자 (8) 를 형성·변형하고, 수지 밀봉하는 방법에서는, 상기에서 설명한 반도체 장치 (20) 의 제조 방법과 동일한 방법을 사용할 수 있다.
(변형예 3)
도 6 은, 변형예 3 의 반도체 장치 (20c) 의 구성을 나타내는 단면도이다. 반도체 장치 (20c) 의 구성은, 변형예 2 의 반도체 장치 (20b) 와 대략 동일하지만, 도 6 에 나타내는 바와 같이, 반도체칩 (3) 상에, 접착층 (18) 을 개재하여 스페이서층 (13) 이 형성되어 있는 점이 상이하다.
스페이서층 (13) 을 형성함으로써, 반도체칩 (3) 과 접착층 (12) 사이에, 와이어 (4) 를 형성하기 위해서 충분한 공간을 확보할 수 있기 때문에, 본 변형예의 반도체 장치 (20c) 에서는, 와이어 (4) 가 접착층 (12) 의 내부를 통과하지 않고, 반도체칩 (3) 과 와이어 (4) 의 접속 신뢰성이 향상된다. 또한, 지지체 (11) 및 스페이서층 (13) 에 도전성 재료가 적용 가능해지고, 방열성이 향상된다.
이 반도체 장치 (20c) 에 대해서도, 외부 접속 단자 (8) 를 형성·변형하고, 수지 밀봉하는 방법으로는, 상기에서 설명한 반도체 장치 (20) 의 제조 방법과 동일한 방법을 사용할 수 있다.
(변형예 4)
도 7 은, 변형예 4 의 반도체 장치 (20d) 의 구성을 나타내는 단면도이다. 도 7 에 나타내는 바와 같이, 변형예 2 의 반도체 장치 (20b) 와 상이하고, 반도체 장치 (20d) 에서는, 반도체칩 (3) 과 베이스 기판 (1) 이, 범프 (10) 에 의한 플립 칩 본드에 의해 접속되어 있다. 그 이외의 구성에 대해서는, 변형예 2 의 반도체 장치 (20b) 와 동일하다.
이와 같이, 본 변형예의 반도체 장치 (20d) 에서는, 플립 칩 본드를 사용함으로써, 반도체칩 (3) 이, 보다 고밀도로 베이스 기판 (1) 에 실장되어 있다. 즉, 변형예 2 와 같이 접착층 (12) 을 두껍게 하거나, 변형예 3 과 같이 스페이스층 (13) 을 형성할 필요가 없으므로, 반도체 장치의 박형화가 실현되고 있다.
이 반도체 장치 (20d) 에 대해서도, 반도체칩 (3) 과 베이스 기판 (1) 을 플립 칩 본드에 의해 접속하는 것 이외에는, 상기에서 설명한 반도체 장치 (20) 의 제조 방법과 동일한 방법에 의해 제조할 수 있다.
(변형예 5)
도 8 은, 변형예 5 의 반도체 장치 (20e) 의 구성을 나타내는 단면도이다. 상기에서 설명한 반도체 장치 (20 ∼ 20d) 에서는, 외부 접속 단자 (8) 가 배선층 (9) 을 개재하여 반도체칩 (3) 상에 형성되어 있었다. 이에 대하여, 반도체 장치 (20e) 에서는, 도 8 에 나타내는 바와 같이, 외부 접속 단자 (8) 가 직접 베이스 기판 (1) 상에 형성되어 있고 전기적으로 접속되어 있다.
이상의 점을 제외하고, 반도체 장치 (20e) 는, 상기에서 설명한 반도체 장치 (20) 와 동일한 구성을 갖고 있다.
이와 같이, 본 변형예의 반도체 장치 (20e) 에서는, 외부 접속 단자 (8) 가, 반도체칩 (3) 의 상방이 아니라, 베이스 기판 (1) 상에 형성되어 있다. 이 때문에, 수지 밀봉할 때에 금형에 의해서 외부 접속 단자 (8) 에 가해지는 응력이 반도체칩 (3) 에는 가해지지 않기 때문에, 반도체칩 (3) 에 대한 데미지를 더욱 저감할 수 있다. 또한, 반도체 장치의 높이를 낮게 할 수 있다는 메리트가 있다.
이 반도체 장치 (20e) 에 대해서도, 외부 접속 단자 (8) 를 형성·변형하고, 수지 밀봉하는 방법에서는, 상기에서 설명한 반도체 장치 (20) 의 제조 방법과 동일한 방법을 사용할 수 있다.
(변형예 6)
도 9 는, 변형예 6 의 반도체 장치 (20f) 의 구성을 나타내는 단면도이다. 반도체 장치 (20f) 에서도, 변형예 5 의 반도체 장치 (20e) 와 마찬가지로, 외부 접속 단자 (8) 가 직접 베이스 기판 (1) 상에 형성되어 있고 전기적으로 접속되어 있다.
반도체 장치 (20e) 와 상이한 점은, 도 9 에 나타내는 바와 같이, (1) 반도체칩 (3) 이 베이스 기판 (1) 의 개구부 (16) 에 형성되어 있는 점과, (2) 반도체칩 (3) 이 2 개 적층되어 있고, 각각 와이어 (4) 와 배선층 (9) 을 개재하여 베이 스 기판 (1) 에 전기적으로 접속되어 있는 점이다.
이상의 점을 제외하고, 반도체 장치 (20f) 는, 변형예 5 의 반도체 장치 (20e) 와 동일한 구성을 갖고 있다.
이와 같이, 본 변형예의 반도체 장치 (20f) 는, 반도체칩 (3) 이 베이스 기판 (1) 의 개구부 (16) 에 형성되어 있기 때문에, 반도체칩 (3) 을 베이스 기판 (1) 상에 형성하는 경우와 비교하여, 반도체칩 (3) 을 보다 고밀도로 실장할 수 있다.
또, 본 변형예에서는 반도체칩 (3) 을 2 개 적층하고 있지만, 탑재하는 반도체칩 (3) 의 수는, 2 개에 한정되지 않는다. 반도체칩 (3) 을 1 개 탑재하는 경우에는, 반도체칩 (3) 을 베이스 기판 (1) 상에 형성하는 경우와 비교하여 반도체 장치를 박형화할 수 있기 때문에, 역시 고밀도화를 달성할 수 있다. 또한, 반도체칩 (3) 을 3 개 이상 적층하는 경우에도, 동일한 수의 반도체칩 (3) 을 베이스 기판 (1) 상에 형성하는 경우와 비교하여, 반도체칩 (3) 을 보다 고밀도로 실장할 수 있다.
이 반도체 장치 (20f) 에 대해서도, 외부 접속 단자 (8) 를 형성·변형하고, 수지 밀봉하는 방법에서는, 상기에서 설명한 반도체 장치 (20) 의 제조 방법과 동일한 방법을 사용할 수 있다.
(변형예 7)
도 10 은, 변형예 7 의 반도체 장치 (20g) 의 구성을 나타내는 단면도이다. 반도체 장치 (20g) 에 있어서도, 변형예 5 의 반도체 장치 (20e) 와 마찬가지 로, 외부 접속 단자 (8) 가 직접 베이스 기판 (1) 상에 형성되어 있고 전기적으로 접속되어 있다.
반도체 장치 (20e) 와 상이한 점은, 도 10 에 나타내는 바와 같이, (1) 반도체칩 (3) 이 베이스 기판 (1) 의 오목부 (17) 에 형성되어 있는 점과, (2) 반도체칩 (3) 이 2 개 적층되어 있고, 각각이 와이어 (4) 를 개재하여 베이스 기판 (1) 에 전기적으로 접속되어 있는 점이다. 본 변형예에서는, 하단의 반도체칩 (3) 과 베이스 기판 (1) 은, 배선층 (9) 을 개재하지 않고 와이어 (4) 에 의해서 직접전기적으로 접속되어 있지만, 배선층 (9) 을 개재해도 된다. 또한, 상단의 반도체칩 (3) 과 베이스 기판 (1) 은, 배선층 (9) 을 개재하여 와이어 (4) 에 의해서 전기적으로 접속되어 있지만, 배선층 (9) 을 개재하지 않고 직접 베이스 기판 (1) 과 전기적으로 접속되어 있어도 된다.
이상의 점을 제외하고, 반도체 장치 (20g) 는, 변형예 5 의 반도체 장치 (20e) 와 동일한 구성을 갖고 있다.
이와 같이, 본 변형예의 반도체 장치 (20g) 는, 반도체칩 (3) 이 베이스 기판 (1) 의 오목부 (17) 에 형성되어 있기 때문에, 반도체칩 (3) 을 오목부 (17) 이외의 베이스 기판 (1) 상에 형성하는 경우와 비교하여, 반도체칩 (3) 을 보다 고밀도로 실장할 수 있다.
또한, 베이스 기판 (1) 에 개구부 (16) 를 형성하는 변형예 6 의 구성과 비교하여, 베이스 기판 (1) 에 오목부 (17) 를 형성하는 쪽이, 반도체 장치의 기계적강도가 보다 작게 저하된다.
이 반도체 장치 (20g) 에 대해서도, 외부 접속 단자 (8) 를 형성·변형하고, 수지 밀봉하는 방법에서는, 상기에서 설명한 반도체 장치 (20) 의 제조 방법과 동일한 방법을 사용할 수 있다.
(변형예 8)
도 11 은, 변형예 8 의 반도체 장치 (20h) 의 구성을 나타내는 단면도이다. 도 11 에 나타내는 바와 같이, 반도체 장치 (20h) 에서는, 수지층 (6) 의 표면은 평탄이 아니라, 외부 접속 단자 (8) 가 형성되어 있는 영역 (14) 에 있어서의 수지층 (6) 의 표면이, 그 이외의 영역 (15) 에 있어서의 수지층 (6) 의 표면보다도 낮게 되어 (즉, 베이스 기판 (1) 측으로 패어져) 있다. 그 이외의 구성에 대해서는, 반도체 장치 (20) 와 동일하다.
이와 같이, 외부 접속 단자 (8) 가 형성되어 있는 영역에서의 수지층 (6) 의 표면을 패이게 함으로써, 반도체 장치 (20h) 상에 반도체 장치를 적층할 때에, 상단의 반도체 장치의 외부 접속 단자의 일부를 이 패임부에 수용할 수 있어, 한층 더 고밀도화가 가능해진다.
이 반도체 장치 (20h) 에 대해서도, 외부 접속 단자 (8) 를 형성·변형하고, 수지 밀봉하는 방법에서는, 상기에서 설명한 반도체 장치 (20) 의 제조 방법과 동일한 방법을 사용할 수 있다. 다만, 금형 (50) 으로서는, 예를 들어 도 17 에 나타낸 바와 동일한, 수지층 (6) 표면의 패임부에 대응되는 부분을 돌출시킨 형상인 것을 사용한다.
(변형예 9)
도 12 는, 변형예 9 의 반도체 장치 (20i) 의 구성을 나타내는 단면도이다. 도 12 에 나타내는 바와 같이, 반도체 장치 (20i) 에 있어서도, 변형예 8 의 반도체 장치 (20h) 와 마찬가지로, 외부 접속 단자 (8) 가 형성되어 있는 영역 (14) 에 있어서의 수지층 (6) 의 표면이, 그 이외의 영역 (15) 에 있어서의 수지층 (6) 의 표면보다도 낮게 되어 (즉, 베이스 기판 (1) 측으로 패어져) 있다.
반도체 장치 (20i) 에서는, 외부 접속 단자 (8) 가 직접 베이스 기판 (1) 상에 형성되어 있고 전기적으로 접속되어 있다. 이 때문에, 반도체 장치 (20h) 에서는 외부 접속 단자 (8) 가 형성되어 있는 영역 (14) 의 양측에 그 이외의 영역 (15) 이 있지만, 반도체 장치 (20i) 에 있어서는, 외부 접속 단자 (8) 가 형성되어 있는 영역 (14) 이, 그 이외의 영역 (15) 의 양측에 있다.
이상의 점을 제외하고, 반도체 장치 (20i) 는, 변형예 8 의 반도체 장치 (20h) 와 동일한 구성을 갖고 있다.
이와 같이, 외부 접속 단자 (8) 를, 반도체칩 (3) 의 상방이 아니라 베이스 기판 (1) 상에 형성함으로써, 수지 밀봉할 때에 금형에 의해서 외부 접속 단자 (8) 에 대하여 가해지는 응력이 반도체칩 (3) 에 가해지는 것을 방지할 수 있기 때문에, 반도체칩 (3) 에 대한 데미지를 더욱 저감할 수 있다.
또한, 외부 접속 단자 (8) 가 형성되어 있는 영역에서의 수지층 (6) 의 표면을 패이게 함으로써, 반도체 장치 (20i) 상에 반도체 장치를 적층할 때에, 상단의 반도체 장치의 외부 접속 단자의 일부를 이 패임부에 수용할 수 있고, 한층 더 고밀도화가 가능해진다.
이 반도체 장치 (20i) 에 대해서도, 외부 접속 단자 (8) 를 형성·변형하고, 수지 밀봉하는 방법에서는, 상기에서 설명한 반도체 장치 (20) 의 제조 방법과 동일한 방법을 사용할 수 있다. 다만, 금형 (50) 으로서는, 수지층 (6) 표면의 패임부에 대응되는 부분을 돌출시킨 형상인 것을 사용한다.
(변형예 10)
도 13 은, 변형예 10 의 반도체 장치 (20j) 의 구성을 나타내는 단면도이다. 도 13 에 나타내는 바와 같이, 반도체 장치 (20j) 는, 베이스 기판 (1) 과, 이 베이스 기판 (1) 상에 적층된 3 개의 반도체칩 (3a ∼ 3c) 과, 베이스 기판 (1) 의 하면에 형성된 외부 접속 단자 (제 2 외부 접속 단자) (7) 를 구비하고 있다.
하단의 반도체칩 (3a) 은, 접착층을 개재하여 베이스 기판 (1) 상에 형성되어 있고, 범프 (10) 에 의한 플립 칩 본드에 의해서 베이스 기판 (1) 과 전기적으로 접속되어 있다.
중단의 반도체칩 (3b) 은, 접착층을 개재하여 하단의 반도체칩 (3a) 상에 형성되어 있고, 와이어 (4) 에 의해 베이스 기판 (1) 과 전기적으로 접속되어 있다. 중단의 반도체칩 (3b) 과 베이스 기판 (1) 을 접속하는 와이어 (4) 는, 중단의 반도체칩 (3b) 상에 형성된 접착층의 내부를 통과하고 있다.
상단의 반도체칩 (3c) 은, 접착층을 개재하여 중단의 반도체칩 (3b) 상에 형성되어 있고, 와이어 (4) 에 의해 베이스 기판 (1) 과 전기적으로 접속되어 있다. 상단의 반도체칩 (3c) 상에는, 접착층을 개재하여 스페이서층 (13) 이 형성되어 있기 때문에, 상단의 반도체칩 (3c) 과 베이스 기판 (1) 을 접속하는 와이어 (4) 는, 접착층의 내부를 통과하고 있지 않다.
스페이서층 (13) 상에는, 접착층을 개재하여 지지체 (11) 가 형성되어 있고, 이 지지체 (11) 상에, 배선층 (9) 을 개재하여, 도전성 돌기물인 외부 접속 단자 (제 1 외부 접속 단자) (8) 가 형성되어 있다. 이 외부 접속 단자 (8) 는, 도 2에 나타낸 것과 마찬가지로, 에어리어 어레이 형상으로 배열되어 있다. 배선층 (9) 과 베이스 기판 (1) 은, 와이어 (5) 에 의해 접속되어 있다.
또한, 반도체 장치 (20j) 는, 수지층 (6) 에 의해 밀봉되어 있다. 구체적으로는, 수지층 (6) 은, 베이스 기판 (1) 의 상면측에 형성된 각 부재 중, 외부 접속 단자 (8) 를 제외한 모두를 덮고 있다.
반도체 장치 (20j) 에 있어서도, 상기에서 설명한 반도체 장치 (20) 와 마찬가지로, 외부 접속 단자 (8) 가, 수지층 (6) 의 표면과 동일 면에 있어서 수지층 (6) 으로부터 노출되어 있다. 바꾸어 말하면, 외부 접속 단자 (8) 의 표면과 수지층 (6) 의 표면이 동일 면을 형성하고 있다. 또한, 외부 접속 단자 (8) 의 표면과 수지층 (6) 의 표면이 동일한 높이에 있는 것도 가능하다. 여기서, 「수지층 (6) 의 표면과 동일 면」 이란, 엄밀하게 동일해야만 하는 것은 아니고, 대략 동일 면이면 된다.
이상과 같이, 본 변형예의 반도체 장치 (20j) 에는, 3 개의 반도체칩 (3a ∼ 3c) 을 탑재하고 있기 때문에, 더욱 개량된 고밀도화를 도모할 수 있게 된다.
또, 본 변형예로서는 반도체칩 (3) 이 3 개 적층되어 있다고 하였지만, 적층되는 반도체칩 (3) 의 수는 3 개에 한정되지 않고, 2 개라도 되고, 4 개 이상이라 도 된다. 또한, 반도체칩 (3) 의 실장 방법에 대해서도, 특별히 한정되지 않는다.
이 반도체 장치 (20j) 에 대해서도, 외부 접속 단자 (8) 를 형성·변형하고, 수지 밀봉하는 방법에서는, 상기에서 설명한 반도체 장치 (20) 의 제조 방법과 동일한 방법을 사용할 수 있다.
다음으로, 적층형 반도체 장치에 대해서 설명한다. 도 14 는, 본 실시형태의 적층형 반도체 장치 (40) 의 구성을 나타내는 단면도이다.
도 14 에 나타내는 바와 같이, 적층형 반도체 장치 (40) 는, 상기에서 설명한 반도체 장치 (20) 상에 상기에서 설명힌 반도체 장치 (20i) 가 적층되고, 또한 그 상에 다른 반도체 장치 (30) 가 적층되어 있다.
반도체 장치 (20) 의 외부 접속 단자 (8) 는, 반도체 장치 (20i) 의 외부 접속 단자 (7) 와 접합되어 있고, 이것에 의해서 반도체 장치 (20) 와 반도체 장치 (20i) 가 전기적으로 접속되어 있다.
반도체 장치 (30) 는, 하면에 외부 접속 단자 (7) 를 구비하고 있다. 반도체 장치 (20i) 의 외부 접속 단자 (8) 는, 반도체 장치 (30) 의 외부 접속 단자 (7) 와 접합되어 있고, 이것에 의해서 반도체 장치 (20i) 와 반도체 장치 (30) 가 전기적으로 접속되어 있다.
상기에서 설명한 바와 같이, 반도체 장치 (20) 의 외부 접속 단자 (8) 는, 수지층 (6) 의 표면과 동일 면에 있어서 수지층 (6) 으로부터 노출되어 있다. 이 때문에, 상단의 반도체 장치 (20i) 의 외부 접속 단자 (7) 의 높이가 낮더라도, 반도체 장치 (20) 의 외부 접속 단자 (8) 와 반도체 장치 (20i) 의 외부 접속 단자 (7) 의 접속을 확보할 수 있다. 마찬가지로, 반도체 장치 (20i) 의 외부 접속 단자 (8) 도, 수지층 (6) 의 표면과 동일 면에 있어서 수지층 (6) 으로부터 노출되어 있다. 이 때문에, 상단의 반도체 장치 (30) 의 외부 접속 단자 (7) 의 높이가 낮아도, 반도체 장치 (20i) 의 외부 접속 단자 (8) 와 반도체 장치 (30) 의 외부 접속 단자 (7) 의 접속을 확보할 수 있다.
따라서, 반도체 장치 (20, 20i, 30) 를 상기한 바와 같이 적층하고, 서로 전기적으로 접속하여 적층형 반도체 장치 (40) 로 하면, 접속 안정성을 손상시키지 않고 외부 접속 단자 (7) 를 낮게 할 수 있기 때문에, 반도체 장치의 고밀도화가 달성된다.
또, 상기 설명에서는 적층하는 반도체 장치의 수를 3 개로 하였지만, 이것에 한정되지 않고, 2 개여도 되고 4 개 이상이어도 된다.
또한, 상기 설명에서는 반도체 장치 (20, 20i, 30) 를 적층하고 있지만, 반도체 장치 (20 ∼ 20j) 에서 선택한 1 개 또는 복수의 반도체 장치 상에, 반도체 장치 (30) 를 적층해도 된다. 또는, 반도체 장치 (20 ∼ 20j) 에서 선택한 복수의 반도체 장치를 적층해도 된다.
본 발명은 상기에서 설명한 실시형태에 한정되는 것이 아니라, 청구항에 나타낸 범위에서 여러 변경이 가능하다. 즉, 청구항에 나타낸 범위에서 적절히 변경한 기술적 수단을 조합하여 얻어지는 실시형태에 대해서도 본 발명 기술적 범상에 포함된다.
본 발명의 반도체 장치는, 이상과 같이, 베이스 기판과, 상기 베이스 기판과 전기적으로 접속된 반도체칩과, 상기 반도체칩의 적어도 일부를 덮는 수지층과, 상기 베이스 기판과 전기적으로 접속된 제 1 외부 접속 단자를 구비하고, 상기 제 1 외부 접속 단자는, 상기 수지층의 표면과 동일 면에 있어서 상기 수지층으로부터 노출되어 있는 것을 특징으로 한다.
상기 구성에 의하면, 제 1 외부 접속 단자가 수지층의 표면과 동일 면에 있어서 수지층으로부터 노출되어 있기 때문에, 본 발명의 반도체 장치 상에 반도체 장치를 적층하는 데 있어서, 상단의 반도체 장치의 외부 접속 단자의 높이가 낮더라도, 제 1 외부 접속 단자와 상단의 반도체 장치의 외부 접속 단자의 접속을 확보할 수 있다. 즉, 상단 반도체 장치의 외부 접속 단자가 좁은 피치로 배열되는 경우, 외부 접속 단자의 높이가 낮아지지만, 이 경우에도, 수지층에 저지되어 제 1 외부 접속 단자에 닿지 않게 된다는 문제는 발생하지 않는다. 이 때문에, 접속 확보를 위해 수지층의 높이를 낮게 할 필요가 없으므로, 본 발명의 반도체 장치는, 상단과의 접합 신뢰성이 높고, 또한，반도체칩의 박형화, 와이어의 저루프화 등 반도체 장치의 박형화 기술을 요하지 않고 간단하게 제조할 수 있다.
또한, 상단의 반도체 장치와의 접속을 위해 반도체칩 표면에 형성된 배선층을 노출시키는 대신에, 상기한 제 1 외부 접속 단자를 사용하면, 예를 들어 트랜스퍼 몰드에 의해, 반도체 장치를 수지 밀봉하는 경우이더라도, 반도체칩에 대한 데미지를 저감할 수 있다.
본 발명의 반도체 장치에서는, 상기 제 1 외부 접속 단자가, 배선층을 개재 하여 상기 베이스 기판과 전기적으로 접속되어 있어도 된다.
이와 같이, 제 1 외부 접속 단자를, 배선층을 개재하여 베이스 기판과 전기적으로 접속함으로써, 본 발명의 반도체 장치와 상단의 반도체 장치의 전기적 접속을 용이하게 확보할 수 있다.
또한, 본 발명의 반도체 장치에서는, 상기 배선층이, 상기 반도체칩의, 상기 제 1 외부 접속 단자측의 면에 형성되어 있어도 된다.
배선층을, 반도체칩의, 제 1 외부 접속 단자측의 면에 직접 형성함으로써, 후술하는 지지체, 접착층을 개재하는 구조에 비교하여 반도체 장치의 박형화가 도모된다.
또한, 본 발명의 반도체 장치에서는, 상기 배선층이 지지체 상에 형성되고, 상기 반도체칩 상에 탑재되어 있어도 된다.
배선층을 지지체 상에 형성하고, 접착층을 개재하여 상기 반도체칩 상에 탑재함으로써, 반도체칩에 가해지는 응력이 지지체 및 접착층에 의해 경감되기 때문에, 반도체칩에 대한 데미지를 더욱 저감할 수 있다.
또한, 본 발명의 반도체 장치에서는, 상기 배선층이 형성되어 있는 영역의 면적은, 상기 반도체칩의 면적보다도 커도 된다. 바꾸어 말하면, 상기 배선층이 상기 반도체칩보다도 큰 사이즈여도 된다.
이와 같이 배선층을 반도체칩보다도 넓은 영역에 걸쳐 형성함으로써, 상단 반도체 장치의 외부 접속 단자 배열 에어리어가 하단 반도체칩보다도 커도 상하단의 반도체 장치가 적층 가능해진다.
또한, 본 발명의 반도체 장치에서는, 상기 제 1 외부 접속 단자가 베이스 기판 상에 형성되어 있어도 된다.
제 1 외부 접속 단자를, 반도체칩의 상방이 아니라 베이스 기판 상에 형성함으로써, 수지 밀봉할 때에 금형에 의해서 제 1 외부 접속 단자에 대하여 가해지는 응력이 반도체칩에 가해지는 것을 방지할 수 있기 때문에, 반도체칩에 대한 데미지를 더욱 저감할 수 있다. 또한, 반도체 장치의 높이를 낮게 할 수 있다는 메리트가 있다.
또한, 본 발명의 반도체 장치에서는, 상기 반도체칩이, 상기 베이스 기판의 개구부에 형성되어 있어도 된다.
이와 같이, 반도체칩을 베이스 기판의 개구부에 형성함으로써, 반도체칩을 베이스 기판 상에 형성하는 경우와 비교하여, 반도체칩을 보다 고밀도로 실장할 수 있다.
또한, 본 발명의 반도체 장치에서는, 상기 반도체칩이, 상기 베이스 기판의 오목부에 형성되어 있어도 된다.
이와 같이, 반도체칩을 베이스 기판의 오목부에 형성함으로써, 반도체칩을 베이스 기판 상에 형성하는 경우와 비교하여, 반도체칩을 보다 고밀도로 실장할 수 있다.
또한, 본 발명의 반도체 장치에서는, 상기 제 1 외부 접속 단자가 형성되어 있는 영역에서의 수지층의 표면이, 그 이외의 영역에서의 수지층의 표면에 대하여 베이스 기판측으로 패어져 있어도 된다. 바꾸어 말하면, 상기 제 1 외부 접속 단자를 배열한 영역의 수지면이, 그 밖의 영역의 수지면보다도 낮게 되어 있어도 된다.
이와 같이, 제 1 외부 접속 단자가 형성되어 있는 영역에서의 수지층의 표면을 패이게 함으로써, 본 발명의 반도체 장치 상에 반도체 장치를 적층할 때에, 상단의 반도체 장치의 외부 접속 단자의 일부를 이 패임부에 수용할 수 있고, 한층 더 고밀도화가 가능해진다.
또한, 본 발명의 반도체 장치에서는, 상기 제 1 외부 접속 단자가 땜납으로 이루어져 있다.
변형되기 쉬운 재료인 땜납으로부터 제 1 외부 접속 단자를 형성함으로써, 제 1 외부 접속 단자를 용이하게 변형할 수 있고, 수지층의 표면과 동일 면에 있어서 수지층으로부터 노출시키는 것이 보다 용이하게 된다.
또한, 본 발명의 반도체 장치에서는, 상기 땜납의 융점 온도가 200℃ 이상인 것이 바람직하다.
수지 밀봉할 때의 금형 온도는, 일반적으로는 150 ∼ 200℃ 사이이므로, 상기 땜납의 융점 온도가 200℃ 이상이면, 금형 온도가 땜납의 융점을 초과하여 땜납이 융해하여, 흘러 버리는 위험성을 저감할 수 있다.
또한, 본 발명의 반도체 장치에서는, 상기 제 1 외부 접속 단자가 구리로 이루어져 있어도 된다.
변형되기 쉬운 재료인 구리로부터 제 1 외부 접속 단자를 형성함으로써, 제 1 외부 접속 단자를 용이하게 변형할 수 있고, 수지층의 표면과 동일 면에 있어서 수지층으로부터 노출시키는 것이 보다 용이하게 된다.
또한, 본 발명의 반도체 장치는, 상기 반도체칩을 복수개 구비하고, 각 반도체칩이 베이스 기판과 전기적으로 접속되어 있어도 된다.
반도체칩을 수지층 내에 복수개 탑재함으로써, 더욱 개량된 고밀도화를 도모할 수 있게 된다
또한, 본 발명의 적층형 반도체 장치는, 이상과 같이, 상기 어느 하나의 반도체 장치에, 제 2 외부 접속 단자를 추가로 구비한 상기 어느 하나의 반도체 장치가 적층되고, 이들 반도체 장치가, 제 1 외부 접속 단자와 제 2 외부 접속 단자의 접합에 의해 서로 전기적으로 접속되어 있는 것을 특징으로 한다.
상기 구성에 의하면, 반도체 장치를, 제 1 외부 접속 단자와 제 2 외부 접속 단자의 접합에 의해 서로 전기적으로 접속함으로써, 더욱 개량된 고밀도화를 실현할 수 있다.
또한, 본 발명의 적층형 반도체 장치는, 이상과 같이, 상기 중 어느 하나의 반도체 장치에, 제 2 외부 접속 단자를 구비한 다른 반도체 장치가 적층되고, 이들 반도체 장치가, 제 1 외부 접속 단자와 제 2 외부 접속 단자의 접합에 의해 서로 전기적으로 접속되어 있는 것을 특징으로 한다.
상기 구성에 의하면, 반도체 장치를, 제 1 외부 접속 단자와 제 2 외부 접속 단자의 접합에 의해 서로 전기적으로 접속함으로써, 한층 더 고밀도화를 실현할 수 있다.
또한, 본 발명의 반도체 장치의 제조 방법은, 이상과 같이, 베이스 기판과, 상기 베이스 기판이 전기적으로 접속된 반도체칩과, 상기 반도체칩의 적어도 일부를 덮는 수지층과, 상기 베이스 기판과 전기적으로 접속된 제 1 외부 접속 단자를 구비한 반도체 장치의 제조 방법으로서, 제 1 외부 접속 단자가 수지층의 표면과 동일 면에 있어서 상기 수지층으로부터 노출되도록 수지를 봉입하는 봉입 공정을 갖는 것을 특징으로 한다.
상기 구성에 의하면, 제 1 외부 접속 단자가, 수지층의 표면과 동일 면에 있어서 수지층으로부터 노출된 반도체 장치를 제조할 수 있다. 이 때문에, 이 반도체 장치 상에 반도체 장치를 적층하는데 있어서, 상단의 반도체 장치의 외부 접속 단자의 높이가 낮더라도, 외부 접속 단자의 접속을 확보할 수 있다. 즉, 상단 반도체 장치의 외부 접속 단자가 좁은 피치로 배열되는 경우, 외부 접속 단자의 높이가 낮아지지만, 이 경우에도, 이 제조 방법에 의해 얻어진 반도체 장치의 외부 접속 단자에 닿지 않게 된다는 문제는 발생하지 않는다. 따라서, 본 발명의 반도체 장치의 제조방법에서는, 상단의 반도체 장치와의 접속 확보를 위해 수지층의 높이를 낮게 할 필요가 없기 때문에, 상단과의 접합 신뢰성이 높은 반도체 장치를, 반도체칩의 박형화, 와이어의 저루프화 등 반도체 장치의 박형화 기술을 요하지 않고 간단하게 제조할 수 있다.
또한, 상단의 반도체 장치와의 접속을 위해 반도체칩 표면에 형성된 배선층을 노출시키는 대신에, 상기한 바와 같이, 외부 접속 단자를 형성하고, 변형시긴 후 수지 밀봉을 실시하면, 반도체칩에 대한 데미지를 저감할 수 있다.
또한, 본 발명의 반도체 장치의 제조 방법은, 이상과 같이, 상기 봉입 공정 은, 금형을 가압하여 상기 제 1 외부 접속 단자의 표면을 평탄하게 하는 공정과, 상기 평탄하게 한 제 1 외부 접속 단자가 수지층의 표면과 동일 면에 있어서 수지층으로부터 노출되도록 수지를 봉입하는 공정을 갖는 것을 특징으로 한다.
상기 구성에 의하면, 금형을 가압하여 외부 접속 단자를 변형시긴 후 수지를 봉입한다는 간단한 공정에 의해서, 외부 접속 단자를 수지층의 표면과 동일 면에 있어서 수지층으로부터 노출시킬 수 있기 때문에, 반도체 장치를 용이하게 제조할 수 있다.
또한, 본 발명의 반도체 장치의 제조 방법에서는, 상기 금형에 상기 외부 접속 단자의 융점 이하의 열을 가하는 공정을 추가로 갖고 있어도 된다.
금형에 가하는 열을 외부 접속 단자의 융점 이하로 함으로써, 금형 온도가 땜납의 융점을 초과하여 땜납이 융해되어, 흘러 버리는 위험성을 저감할 수 있다.
본 발명의 반도체 장치는, 이상과 같이, 제 1 외부 접속 단자가 수지층의 표면과 동일 면에 있어서 수지층으로부터 노출되어 있기 때문에, 본 발명의 반도체 장치 상에 반도체 장치를 적층하는데 있어서, 상단의 반도체 장치의 외부 접속 단자의 높이가 낮더라도, 제 1 외부 접속 단자와 상단의 반도체 장치의 외부 접속 단자의 접속을 확보할 수 있다. 이 때문에, 접속 확보를 위해 수지층의 높이를 낮게 할 필요가 없기 때문에, 본 발명의 반도체 장치는, 상단과의 접합 신뢰성이 높고, 또한, 반도체칩의 박형화, 와이어의 저루프화 등 반도체 장치의 박형화 기술을 요하지 않고 간단하게 제조할 수 있다는 효과를 나타낸다.
또한, 상단의 반도체 장치와의 접속을 위해 반도체칩 표면에 형성된 배선층 을 노출시키는 대신에, 상기한 바와 동일한 제 1 외부 접속 단자를 사용하면, 예를 들어 트랜스퍼 몰드에 의해 수지 밀봉하는 경우이더라도, 반도체칩에 대한 데미지를 저감할 수 있다는 효과를 나타낸다.
발명의 상세한 설명의 항에 있어서 이루어진 구체적인 실시형태 또는 실시예는, 어디까지나, 본 발명 기술 내용을 명확하게 하는 것으로서, 그와 동일한 구체예에만 한정시켜 좁은 의미로 해석되어야 하는 것이 아니라, 본 발명의 정신과 하기에 기재하는 특허 청구 사항의 범위 내에서, 여러 가지로 변경하여 실시할 수 있는 것이다.
[발명의 효과]
상술한 본 발명에 따르면, 반도체 장치를 적층하는데 있어서, 상단에 탑재하는 반도체 장치의 접속 단자의 높이가 낮더라도 상단과의 접합 신뢰성이 높고, 또한 용이하게 제조 가능한 하단의 반도체 장치 및 적층형 반도체 장치를 제공할 수 있다.
도 l 은, 본 발명의 실시형태에 관련된 반도체 장치의 구성을 나타내는 단면도.
도 2 는, 도 1 의 반도체 장치를 위에서 본 상태를 나타내는 평면도.
도 3(a) 는, 본 발명의 실시형태에 관련된 반도체 장치의 제조 프로세스를 나타내는 단면도.
도 3(b) 는, 본 발명의 실시형태에 관련된 반도체 장치의 제조 프로세스를 나타내는 단면도.
도 3(c) 는, 본 발명의 실시형태에 관련된 반도체 장치의 제조 프로세스를 나타내는 단면도.
도 4 는, 본 발명의 실시형태에 관련된, 변형예 1 의 반도체 장치의 구성을 나타내는 단면도.
도 5 는, 본 발명의 실시형태에 관련된, 변형예 2 의 반도체 장치의 구성을 나타내는 단면도.
도 6 은, 본 발명의 실시형태에 관련된, 변형예 3 의 반도체 장치의 구성을 나타내는 단면도.
도 7 은, 본 발명의 실시형태에 관련된, 변형예 4 의 반도체 장치의 구성을 나타내는 단면도.
도 8 은, 본 발명의 실시형태에 관련된, 변형예 5 의 반도체 장치의 구성을 나타내는 단면도.
도 9 는, 본 발명의 실시형태에 관련된, 변형예 6 의 반도체 장치의 구성을 나타내는 단면도.
도 10 은, 본 발명의 실시형태에 관련된, 변형예 7 의 반도체 장치의 구성을 나타내는 단면도.
도 11 은, 본 발명의 실시형태에 관련된, 변형예 8 의 반도체 장치의 구성을 나타내는 단면도.
도 12 는, 본 발명의 실시형태에 관련된, 변형예 9 의 반도체 장치의 구성을 나타내는 단면도.
도 13 은, 본 발명의 실시형태에 관련된, 변형예 10 의 반도체 장치의 구성을 나타내는 단면도.
도 14 는, 본 발명의 실시형태에 관련된 적층형 반도체 장치의 구성을 나타내는 단면도.
도 15 는, 종래의 반도체 장치가 2 개 적층된 상태를 나타내는 단면도.
도 16 은, 종래의 반도체 장치가 2 개 적층된 상태를 나타내는 단면도.
도 17 은, 종래의 반도체 장치의 제조 프로세스에 있어서의 수지 밀봉 공정을 나타내는 단면도.
*도면의 주요부분에 대한 부호의 설명*
1 : 베이스 기판 2 : 접착층
3 : 반도체칩 4 : 와이어
6 : 수지층 8 : 접속단자
9 : 배선층 20 : 반도체 장치

Claims (11)

  1. 베이스 기판,
    상기 베이스 기판과 전기적으로 접속된 반도체칩,
    상기 반도체칩의 적어도 일부를 덮는 수지층, 및
    상기 베이스 기판과 전기적으로 접속된 제 1 외부 접속 단자를 구비하고,
    상기 제 1 외부 접속 단자는, 상기 수지층으로부터 노출됨과 동시에, 상기 수지층의 표면과 동일한 평면을 이루는 노출면을 갖는, 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제 1 외부 접속 단자가, 배선층을 개재하여 상기 베이스 기판과 전기적으로 접속되어 있는, 반도체 장치.
  3. 제 2 항에 있어서,
    상기 배선층이, 상기 반도체칩의, 상기 제 1 외부 접속 단자측의 면에 형성되어 있는, 반도체 장치.
  4. 제 2 항에 있어서,
    상기 배선층이 지지체 상에 형성되고, 상기 반도체칩 상에 탑재되어 있는, 반도체 장치.
  5. 제 4 항에 있어서,
    상기 배선층이 형성되어 있는 영역의 면적은, 상기 반도체칩의 면적보다도 큰, 반도체 장치.
  6. 제 1 항에 있어서,
    상기 제 1 외부 접속 단자가 상기 베이스 기판 상에 형성되어 있는, 반도체 장치.
  7. 제 6 항에 있어서,
    상기 반도체칩이, 상기 베이스 기판의 개구부에 형성되어 있는, 반도체 장치.
  8. 제 6 항에 있어서,
    상기 반도체칩이, 상기 베이스 기판의 오목부에 형성되어 있는, 반도체 장치.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 1 외부 접속 단자가 땜납으로 이루어지는, 반도체 장치.
  10. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 1 외부 접속 단자가 구리로 이루어지는, 반도체 장치
  11. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 반도체칩을 복수개 구비하고, 각 반도체칩이 상기 베이스 기판과 전기적으로 접속되어 있는, 반도체 장치.
KR1020080090528A 2005-06-10 2008-09-12 반도체 장치, 적층형 반도체 장치, 및 반도체 장치의 제조 방법 KR100907853B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005171730A JP4322844B2 (ja) 2005-06-10 2005-06-10 半導体装置および積層型半導体装置
JPJP-P-2005-00171730 2005-06-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020060052170A Division KR100878169B1 (ko) 2005-06-10 2006-06-09 반도체 장치, 적층형 반도체 장치, 및 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20080091058A true KR20080091058A (ko) 2008-10-09
KR100907853B1 KR100907853B1 (ko) 2009-07-14

Family

ID=37510201

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020060052170A KR100878169B1 (ko) 2005-06-10 2006-06-09 반도체 장치, 적층형 반도체 장치, 및 반도체 장치의 제조방법
KR1020080090528A KR100907853B1 (ko) 2005-06-10 2008-09-12 반도체 장치, 적층형 반도체 장치, 및 반도체 장치의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020060052170A KR100878169B1 (ko) 2005-06-10 2006-06-09 반도체 장치, 적층형 반도체 장치, 및 반도체 장치의 제조방법

Country Status (5)

Country Link
US (1) US7723839B2 (ko)
JP (1) JP4322844B2 (ko)
KR (2) KR100878169B1 (ko)
CN (1) CN100463147C (ko)
TW (1) TWI322488B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130015690A (ko) * 2011-08-04 2013-02-14 삼성전자주식회사 반도체 장치

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6607937B1 (en) * 2000-08-23 2003-08-19 Micron Technology, Inc. Stacked microelectronic dies and methods for stacking microelectronic dies
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
WO2007083351A1 (ja) * 2006-01-17 2007-07-26 Spansion Llc 半導体装置およびその製造方法
JP2008198916A (ja) * 2007-02-15 2008-08-28 Spansion Llc 半導体装置及びその製造方法
TWI335070B (en) * 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
JP5025443B2 (ja) * 2007-12-11 2012-09-12 パナソニック株式会社 半導体装置の製造方法および半導体装置
US8390117B2 (en) 2007-12-11 2013-03-05 Panasonic Corporation Semiconductor device and method of manufacturing the same
JP2008205518A (ja) * 2008-06-02 2008-09-04 Sharp Corp 半導体装置の製造方法
KR20090130702A (ko) * 2008-06-16 2009-12-24 삼성전자주식회사 반도체 패키지 및 그 제조방법
TWI473553B (zh) * 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
TW201007924A (en) * 2008-08-07 2010-02-16 Advanced Semiconductor Eng Chip package structure
JP5340718B2 (ja) * 2008-12-24 2013-11-13 新光電気工業株式会社 電子装置の製造方法
US8012797B2 (en) * 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
US20100171206A1 (en) * 2009-01-07 2010-07-08 Chi-Chih Chu Package-on-Package Device, Semiconductor Package, and Method for Manufacturing The Same
TWI499024B (zh) * 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US7846773B2 (en) * 2009-01-20 2010-12-07 Fairchild Semiconductor Corporation Multi-chip semiconductor package
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
TWI469283B (zh) * 2009-08-31 2015-01-11 Advanced Semiconductor Eng 封裝結構以及封裝製程
US8198131B2 (en) * 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
US8476750B2 (en) * 2009-12-10 2013-07-02 Qualcomm Incorporated Printed circuit board having embedded dies and method of forming same
TWI408785B (zh) * 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI419283B (zh) * 2010-02-10 2013-12-11 Advanced Semiconductor Eng 封裝結構
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
KR20110133945A (ko) * 2010-06-08 2011-12-14 삼성전자주식회사 스택 패키지 및 그의 제조 방법
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
KR101075241B1 (ko) * 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
KR101828386B1 (ko) * 2011-02-15 2018-02-13 삼성전자주식회사 스택 패키지 및 그의 제조 방법
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8421204B2 (en) * 2011-05-18 2013-04-16 Fairchild Semiconductor Corporation Embedded semiconductor power modules and packages
EP2535926A3 (en) * 2011-06-17 2015-08-05 BIOTRONIK SE & Co. KG Semiconductor package
CN102931169A (zh) * 2011-08-10 2013-02-13 快捷半导体(苏州)有限公司 嵌入式半导体电源模块及封装
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
JP2013225638A (ja) * 2012-03-23 2013-10-31 Toshiba Corp 半導体装置
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9123764B2 (en) 2012-08-24 2015-09-01 Infineon Technologies Ag Method of manufacturing a component comprising cutting a carrier
US8957525B2 (en) * 2012-12-06 2015-02-17 Texas Instruments Incorporated 3D semiconductor interposer for heterogeneous integration of standard memory and split-architecture processor
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US8906743B2 (en) * 2013-01-11 2014-12-09 Micron Technology, Inc. Semiconductor device with molded casing and package interconnect extending therethrough, and associated systems, devices, and methods
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
KR102448238B1 (ko) * 2018-07-10 2022-09-27 삼성전자주식회사 반도체 패키지
WO2023248606A1 (ja) * 2022-06-20 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 パッケージ、半導体装置およびパッケージの製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291221A (ja) 1993-04-05 1994-10-18 Fujitsu Ltd 半導体装置及びその製造方法
JP3655338B2 (ja) 1995-02-28 2005-06-02 シチズン時計株式会社 樹脂封止型半導体装置及びその製造方法
US5831441A (en) * 1995-06-30 1998-11-03 Fujitsu Limited Test board for testing a semiconductor device, method of testing the semiconductor device, contact device, test method using the contact device, and test jig for testing the semiconductor device
JPH09330992A (ja) 1996-06-10 1997-12-22 Ricoh Co Ltd 半導体装置実装体とその製造方法
JPH10135267A (ja) 1996-10-30 1998-05-22 Oki Electric Ind Co Ltd 実装基板の構造及びその製造方法
US6105245A (en) * 1997-02-17 2000-08-22 Nippon Steel Semiconductor Corporation Method of manufacturing a resin-encapsulated semiconductor package
JPH10289923A (ja) 1997-02-17 1998-10-27 Nittetsu Semiconductor Kk 半導体パッケージの製造方法
JPH11186492A (ja) 1997-12-22 1999-07-09 Toshiba Corp 半導体パッケージ及び半導体パッケージの実装構造
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
JP3575001B2 (ja) * 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP2001144204A (ja) * 1999-11-16 2001-05-25 Nec Corp 半導体装置及びその製造方法
JP3677429B2 (ja) * 2000-03-09 2005-08-03 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
JP2001298115A (ja) 2000-04-13 2001-10-26 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4380088B2 (ja) 2001-05-31 2009-12-09 株式会社デンソー 積層回路モジュールの製造方法
CA2350747C (en) * 2001-06-15 2005-08-16 Ibm Canada Limited-Ibm Canada Limitee Improved transfer molding of integrated circuit packages
WO2003051572A1 (de) * 2001-12-15 2003-06-26 Pfarr Stanztechnik Gmbh Bleifreies weichlot
US6750547B2 (en) * 2001-12-26 2004-06-15 Micron Technology, Inc. Multi-substrate microelectronic packages and methods for manufacture
TW557521B (en) * 2002-01-16 2003-10-11 Via Tech Inc Integrated circuit package and its manufacturing process
TW200302685A (en) 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
US6680529B2 (en) * 2002-02-15 2004-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor build-up package
JP3759909B2 (ja) * 2002-02-22 2006-03-29 松下電器産業株式会社 半導体装置及びその製造方法
CN2558078Y (zh) 2002-04-15 2003-06-25 威盛电子股份有限公司 嵌入式球格阵列封装结构
US6740546B2 (en) * 2002-08-21 2004-05-25 Micron Technology, Inc. Packaged microelectronic devices and methods for assembling microelectronic devices
JP2004172157A (ja) 2002-11-15 2004-06-17 Shinko Electric Ind Co Ltd 半導体パッケージおよびパッケージスタック半導体装置
JP4110992B2 (ja) * 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
US20050004059A1 (en) * 2003-04-15 2005-01-06 Tularik Inc. Gene amplification and overexpression in cancer
JP2004319892A (ja) 2003-04-18 2004-11-11 Renesas Technology Corp 半導体装置の製造方法
KR100493063B1 (ko) * 2003-07-18 2005-06-02 삼성전자주식회사 스택 반도체 칩 비지에이 패키지 및 그 제조방법
KR100574947B1 (ko) 2003-08-20 2006-05-02 삼성전자주식회사 Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조
US7372151B1 (en) * 2003-09-12 2008-05-13 Asat Ltd. Ball grid array package and process for manufacturing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130015690A (ko) * 2011-08-04 2013-02-14 삼성전자주식회사 반도체 장치

Also Published As

Publication number Publication date
KR100878169B1 (ko) 2009-01-12
KR20060128745A (ko) 2006-12-14
CN1877824A (zh) 2006-12-13
TWI322488B (en) 2010-03-21
KR100907853B1 (ko) 2009-07-14
JP4322844B2 (ja) 2009-09-02
US20060278970A1 (en) 2006-12-14
CN100463147C (zh) 2009-02-18
JP2006344917A (ja) 2006-12-21
US7723839B2 (en) 2010-05-25
TW200721399A (en) 2007-06-01

Similar Documents

Publication Publication Date Title
KR100907853B1 (ko) 반도체 장치, 적층형 반도체 장치, 및 반도체 장치의 제조 방법
US6731015B2 (en) Super low profile package with stacked dies
US6621156B2 (en) Semiconductor device having stacked multi chip module structure
US7049684B2 (en) Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same
CN108352355B (zh) 具有预模制双引线框的半导体系统
US8420452B2 (en) Fabrication method of leadframe-based semiconductor package
US6781240B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
KR100374241B1 (ko) 반도체 장치 및 그 제조 방법
US6753599B2 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
US7629677B2 (en) Semiconductor package with inner leads exposed from an encapsulant
KR20030018642A (ko) 스택 칩 모듈
KR100265566B1 (ko) 칩 스택 패키지
KR100606295B1 (ko) 회로 모듈
TW200933852A (en) Semiconductor chip package
US7291924B2 (en) Flip chip stacked package
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
US20070284709A1 (en) Semiconductor Device with Improved High Current Performance
KR100422608B1 (ko) 적층칩패키지
JP4140012B2 (ja) チップ状電子部品、その製造方法及び実装構造
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
JP3491606B2 (ja) 半導体デバイスとその製造方法
KR100525450B1 (ko) 반도체 칩 적층형 반도체 패키지
JP2008205518A (ja) 半導体装置の製造方法
CN116759397A (zh) 一种芯片封装结构及其制备方法
KR100425766B1 (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120621

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee