KR20080049743A - 박막의 고수율 결정화 - Google Patents

박막의 고수율 결정화 Download PDF

Info

Publication number
KR20080049743A
KR20080049743A KR1020087006314A KR20087006314A KR20080049743A KR 20080049743 A KR20080049743 A KR 20080049743A KR 1020087006314 A KR1020087006314 A KR 1020087006314A KR 20087006314 A KR20087006314 A KR 20087006314A KR 20080049743 A KR20080049743 A KR 20080049743A
Authority
KR
South Korea
Prior art keywords
thin film
length
region
regions
line beam
Prior art date
Application number
KR1020087006314A
Other languages
English (en)
Other versions
KR101368570B1 (ko
Inventor
제임스 에스 임
Original Assignee
더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 filed Critical 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕
Publication of KR20080049743A publication Critical patent/KR20080049743A/ko
Application granted granted Critical
Publication of KR101368570B1 publication Critical patent/KR101368570B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

하나의 양태에 따른 박막 처리 방법은, 박막 내에서 결정화될 복수 개의 이격된 영역을 형성하는 단계로, 상기 박막은 기판 상에 배치되고 레이저 유도 용해가 가능한 복수 개의 이격된 영역을 형성하는 단계와; 조사된 영역 내에서 박막의 두께 전체에 걸쳐 박막을 용해시키기에 충분한 플루언스를 지닌 레이저 펄스 시퀀스를 발생하는 단계로서, 각각의 펄스는 소정의 길이와 폭을 지닌 라인 빔을 형성하는 것인 레이저 펄스 시퀀스 발생 단계와; 각각의 펄스가 대응하는 이격된 영역의 제1 부분을 조사하여 용해시키도록 선택된 속도에서 레이저 펄스 시퀀스로 제1 스캔에서 박막을 연속하여 스캔하는 단계로서, 상기 제1 부분은 냉각시 측방향으로 성장한 하나 이상의 결정을 형성하게 되는 것인 연속 스캔 단계와; 각각의 펄스가 대응하는 이격된 영역의 제2 부분을 조사하여 용해시키도록 선택된 속도에서 레이저 펄스 시퀀스로 2회째 박막을 연속하여 스캔하는 단계로서, 각각의 이격된 영역의 제1 부분 및 제2 부분은 부분적으로 중첩되고, 상기 제2 부분은 냉각시 제1 부분의 측방향으로 성장한 하나 이상의 결정에 대해 확장되어 있는 측방향으로 성장한 하나 이상의 결정을 형성하게 되는 것인 연속 스캔 단계를 포함한다.

Description

박막의 고수율 결정화{HIGH THROUGHPUT CRYSTALLIZATION OF THIN FILMS}
본 발명은 일반적으로 박막의 레이저 결정화(laser crystallization)에 관한 것이다. 특히, 본 발명은 박막의 고효율 결정화를 위한 장치 및 방법에 관한 것이다.
최근에, 결정화를 위한 기술 혹은 비정질 혹은 다결정질 반도체 박막의 결정도(crystallinity)를 향상시키기 위한 많은 기법들이 연구되어 왔다. 이러한 결정화된 박막은 이미지 센서, 액티브 메트릭스 액정 디스플레이 소자(active matrix liquid crystal display, "AMLCD")와 같은 다양한 소자의 제조를 위해 사용될 수 있다. 근래, 박막 트랜지스터(thin film transistor, "TFT")의 규칙적인 어레이는 적절한 투명 기판 상에서 제작되고, 각각의 트랜지스터는 화소 컨트롤러로서의 역할을 한다.
실리콘 박막과 같은 결정질 반도체 박막은, 엑시머 레이저 어닐링(excimer laser annealing, "ELA") 및 시퀀셜 레터럴 고상화(sequential lateral solidification, "SLS") 공정을 포함하는 다양한 레이저 공정을 사용하여 액정 디스플레이를 위한 화소를 제공하기 위해 처리되어 왔다. SLS는 유기 발광 다이오드("OLED") 소자뿐만 아니라 AMLCD 소자용 박막을 처리하는 데 매우 적합하다.
ELA에 있어서, 박막의 영역은 그 박막을 부분적으로 용해시키고 후속하여 결정화시키기 위해 엑시머 레이저에 의해 조사된다. 이러한 공정은 통상적으로 기판 표면 위로 연속하여 전진하는 길고 좁은 빔 형상을 사용하기 때문에, 빔은 표면을 가로질러 단일 스캔으로 전체의 반도체 박막을 잠재적으로 조사할 수 있다. ELA는 작은 결정립(small-grained)의 다결정질 박막을 생산하지만, 그 방법은 펄스 대 펄스 에너지 밀도 변동 및/또는 불균일한 빔 강도 프로파일에 의해 야기될 수 있는 미세구조적 불균일성에 종종 문제가 있다. 도 1a에는 ELA로 얻을 수 있는 랜덤 미세구조가 도시되어 있다. Si 막은 균일한 그레인(grain) 크기를 갖는 랜덤 다결정질 박막을 만들기 위해 여러 번 조사된다. 도 1a 및 나머지 모든 도면들은 일정한 축척으로 작성되지 않고 실제로 예시적인 것으로 의도된다.
SLS는 유리 및 플라스틱과 같이 열에 대한 내성이 약한 기판을 포함하는 기판 상에 크고 균일한 그레인을 갖는 고품질의 다결정질 박막을 생산할 수 있는 펄스드-레이저 결정화(pulsed-laser crystallization) 공정이다. 전형적인 SLS 공정과 장치는 인용함으로써 그 전체 내용이 본 명세서에 합체되어 있는, 공동 소유의 미국 특허 제6,322,625호, 제6,368,945호, 제6,555,449호 및 제6,573,531호에 개시되어 있다.
SLS는 비정질 혹은 다결정질 박막의 영역을 기판 상에 용해시키기 위해 제어된 레이저 펄스를 사용한다. 그 다음 용해된 박막의 영역은 방향성을 가지고 고상화된 측방향 칼럼 형태의 미세구조 혹은 복수 개의 위치 제어된 큰 단일 결정 영역으로 측방향으로 결정화된다. 일반적으로, 용해/결정화 공정은 다수의 레이저 펄 스로 큰 박막의 표면 위로 후속하여 반복된다. 그 다음 기판 상에 처리된 박막은 하나의 대형 디스플레이를 생산하기 위해 사용되거나 혹은 다수의 디스플레이를 생산하기 위해 심지어 분할된다. 도 1b 내지 도 1d에는 SLS로 획득할 수 있는 여러 가지의 미세구조를 지닌 박막 내에서 제작된 TFT가 개략적으로 도시되어 있다.
TFT를 지닌 소자를 제작하기 위해 다결정질 물질을 사용할 때, TFT 채널 내에서의 캐리어 운반에 대한 총 저항은, 캐리어가 주어진 포텐셜의 영향 하에서 이동할 때 교차해야할 배리어의 조합에 의해 영향을 받는다. SLS에 의해 처리된 재료 내에서, 캐리어는 다결정질 재료의 긴 그레인 축에 수직으로 이동할 경우 더 많은 그레인 경계를 교차하며, 이에 따라 긴 그레인 축에 평행으로 이동할 경우보다 더 큰 저항을 겪게 된다. 따라서, 일반적으로, SLS 처리된 다결정질 박막 상에서 제작된 TFT 소자의 성능은 박막의 긴 그레인 축에 대해 채널 내에서 박막의 미세구조에 따라 좌우된다.
그러나, 종래의 ELA 및 SLS 기술은 한 샷(shot)에서부터 다음의 샷까지 레이저 펄스의 변화에 의해 제한된다. 박막 영역을 용해시키기 위해 사용된 각각의 레이저 펄스는 박막의 다른 영역을 용해시키기 위해 사용된 다른 레이저 펄스와는 다른 에너지 플루언스(fluence)를 통상적으로 갖는다. 그 다음, 이것은 디스플레이 구역을 가로질러 재결정화된 박막의 영역에서 약간의 상이한 성능을 초래할 수 있다. 예컨대, 박막의 이웃하는 영역들의 일련의 조사 동안, 제1 영역은 제1 에너지 플루언스를 갖는 제1 레이저 펄스에 의해 조사되며, 제2 영역은 제1 레이저 펄스의 플루언스와 적어도 약간 상이한 제2 플루언스를 갖는 제2 레이저 펄스에 의해 조사 되고, 제3 영역은 제1 레이저 펄스 및 제2 레이저 펄스의 플루언스와 적어도 약간 상이한 제3 플루언스를 갖는 제3 레이저 펄스에 의해 조사된다. 조사되고 결정화된 반도체 박막의 제1 영역, 제2 영역 및 제3 영역들의 결과적인 에너지 밀도는 모두 이웃하는 영역들을 조사하는 일련의 빔 펄스의 플루언스 변화로 인해 적어도 어느 정도 상이하다.
박막의 영역을 용해시키는 레이저 펄스의 플루언스 및/또는 에너지 밀도의 변화는 결정화된 영역의 품질과 성능 변화를 초래할 수 있다. 상이한 에너지 플루언스 및/또는 에너지 밀도의 레이저 빔 펄스에 의해 조사 및 결정화된 영역에서 후속하여 TFT 소자가 제작될 때, 성능 차이가 발견될 수 있다. 이것은 또한 디스플레이의 이웃하는 화소 상에 제공된 동일한 칼라들이 서로 상이하게 나타날 수 있다는 것도 명백하게 해줄 수 있다. 박막의 이웃하는 영역들의 불균일한 조사에 따른 또 다른 결과는, 이러한 영역들 중 한 영역에서의 화소와 다음의 연속하는 영역에서의 화소 사이의 전이부(transition)가 박막으로부터 생산된 디스플레이에서 보일 수 있다는 것이다. 그 이유는, 이들의 경계에서 영역들 사이의 전이부가 한 영역에서 다른 한 영역으로의 콘트라스트를 갖도록 2개의 이웃하는 영역에서 에너지 밀도가 서로 상이하기 때문이다. 따라서, 박막을 가로지르는 결정의 품질과 일관성은 SLS 처리에 바람직할 수 있다.
상업적인 용도를 위한 SLS 시스템과 방법의 잠재적인 성공은 요구되는 미세구조를 생산할 수 있는 효율에 관련이 있다. 미세구조를 갖는 박막을 생산하는 데 소요되는 에너지와 시간은 또한 박막의 제조비와 관련이 있는데, 일반적으로, 박막 을 더 신속하고 더 효율적으로 생산할수록 주어진 시간 주기 동안 더 많은 박막을 생산할 수 있으며, 생산성 향상 나아가 잠재적인 소득을 얻을 수 있도록 해준다.
본 출원에서는 고수율(high throughput)의 배향성 혹은 균일성 결정화, 예컨대 박막의 "투샷(2-shot)" 결정화를 위한 장치와 방법이 설명되어 있다.
하나의 양태에 따르면, 박막 처리 방법은, 박막 내에서 결정화될 복수 개의 이격된 영역을 형성하는 단계로서, 상기 박막은 기판 상에 배치되고 레이저 유도 용해가 가능하게 되는 것인 복수 개의 이격된 영역을 형성하는 단계와; 조사된 영역 내에서 박막의 두께 전체에 걸쳐 박막을 용해시키기에 충분한 플루언스를 지닌 레이저 펄스 시퀀스를 발생하는 단계로서, 각각의 펄스는 소정의 길이와 폭을 지닌 라인 빔을 형성하는 것인 레이저 펄스 시퀀스 발생 단계와; 각각의 펄스가 대응하는 이격된 영역의 제1 부분을 조사하여 용해시키도록 선택된 속도에서 레이저 펄스 시퀀스로 제1 스캔에서 박막을 연속하여 스캔하는 단계로서, 상기 제1 부분은 냉각시 측방향으로 성장한 하나 이상의 결정을 형성하게 되는 것인 연속 스캔 단계와; 각각의 펄스가 대응하는 이격된 영역의 제2 부분을 조사하여 용해시키도록 선택된 속도에서 레이저 펄스 시퀀스로 2회째 박막을 연속하여 스캔하는 단계로서, 각각의 이격된 영역의 제1 부분 및 제2 부분은 부분적으로 중첩되고, 상기 제2 부분은 냉각시 제1 부분의 측방향으로 성장한 하나 이상의 결정에 대해 확장되어 있는 측방향으로 성장한 하나 이상의 결정을 형성하게 되는 것인 연속 스캔 단계를 포함한다.
하나 이상의 실시예들은 아래의 특징들 중 하나 이상을 포함한다. 제1 스캔과 제2 스캔 사이에서 스캔 방향을 역전시키는 특징. 레이저 펄스의 시퀀스에 대해 여러 번 그리고 이격된 영역의 이미 조사된 부분과 부분적으로 중첩하는 각각의 이격된 영역의 일부를 각각 스캔 조사할 때 박막을 연속하여 스캔하는 특징을 포함한다.
각 스캔 사이에서 스캔 방향을 역전시키는 특징. 하나 이상의 이격된 영역에서 1개 이상의 박막 트랜지스터를 제작하는 특징. 복수 개의 이격된 영역에서 복수 개의 박막 트랜지스터를 제작하는 특징. 복수 개의 이격된 영역을 형성하는 단계는 그 영역에서 나중에 제작하려고 하는 소자와 적어도 같은 크기로 각각 이격된 영역에 대한 폭을 형성하는 단계를 포함한다. 복수 개의 이격된 영역을 형성하는 단계는 그 영역에서 나중에 제작하려고 하는 박막 트랜지스터의 폭과 적어도 같은 크기로 각각 이격된 영역에 대한 폭을 형성하는 단계를 포함한다. 제1 부분의 측방향으로 성장한 하나 이상의 결정의 측방향 성장 길이보다 더 작은 길이만큼 각각 이격된 영역의 제1 부분 및 제2 부분을 중첩하는 특징. 제1 부분의 측방향으로 성장한 하나 이상의 결정의 측방향 성장 길이의 90% 이하인 길이만큼 각각 이격된 영역의 제1 부분 및 제2 부분을 중첩하는 특징. 측방향 성장 길이보다 길고 제1 부분의 측방향으로 성장한 하나 이상의 결정의 측방향 성장 길이의 약 2배 미만의 길이만큼 각각 이격된 영역의 제1 부분 및 제2 부분을 중첩하는 특징. 제1 부분의 측방향으로 성장한 하나 이상의 결정의 측방향 성장 길이의 약 110% 초과 약 190% 미만인 길이만큼 각각 이격된 영역의 제1 부분 및 제2 부분을 중첩하는 특징. 이격된 영역에 소정의 결정질 특성 세트를 제공하도록 선택된 길이만큼 각각 이격된 영역의 제1 부분 및 제2 부분을 중첩하는 특징. 상기 소정의 결정질 특성 세트는 화소 TFT의 채널 영역에 적합하다. 상기 이격된 영역들은 비정질 박막에 의해 분리되어 있다. 상기 이격된 영역들은 다결정질 박막에 의해 분리되어 있다. 상기 라인 빔의 길이 대 폭 종횡비는 적어도 50이다. 상기 라인 빔의 길이 대 폭 종횡비는 2×105 이하이다. 상기 라인 빔의 길이는 기판의 길이의 적어도 절반이다. 상기 라인 빔의 길이는 적어도 기판의 길이이다. 상기 라인 빔의 길이는 약 10cm 내지 100cm 사이이다. 마스크, 슬릿 및 직선형 가장자리 중 하나를 사용하여 펄스 시퀀스의 각 펄스를 라인 빔으로 성형하는 특징. 결상 광학계를 이용하여 펄스 시퀀스의 각 펄스를 라인 빔으로 성형하는 특징. 라인 빔의 플루언스는 라인 빔의 길이를 따라 약 5% 미만으로 변한다. 상기 박막은 실리콘을 포함한다.
또 다른 양태에 있어서, 박막을 처리하기 위한 방법은, (ⅰ) 박막 내에서 결정화될 제1 영역 및 제2 영역을 적어도 형성하는 단계와; (ⅱ) 조사된 영역 내에서 박막의 두께 전체에 걸쳐 박막을 용해시키기에 충분한 플루언스를 지닌 레이저 펄스 시퀀스를 발생하는 단계로서, 각각의 펄스는 소정의 길이와 폭을 지닌 라인 빔을 형성하는 것인 레이저 펄스 시퀀스 발생 단계와; (ⅲ) 펄스 시퀀스의 제1 레이저 펄스로 제1 영역의 제1 부분을 조사하여 용해시키는 단계로서, 상기 제1 영역의 제1 부분은 냉각시 측방향으로 성장한 하나 이상의 결정을 형성하게 되는 것인 제1 영역의 제1 부분의 조사 및 용해 단계와; (ⅳ) 펄스 시퀀스의 제2 레이저 펄스로 제2 영역의 제1 부분을 조사하여 용해시키는 단계로서, 상기 제2 영역의 제1 부분은 냉각시 측방향으로 성장한 하나 이상의 결정을 형성하게 되는 것인 제2 영역의 제1 부분의 조사 및 용해 단계와; 펄스 시퀀스의 제3 레이저 펄스로 복수 개의 영역 중 제2 영역의 제2 부분을 조사하여 용해시키는 단계로서, 상기 제2 영역의 제2 부분은 제2 영역의 제1 부분과 중첩되고 냉각시 측방향으로 성장한 하나 이상의 결정을 형성하게 되는 것인 제2 영역의 제2 부분의 조사 및 용해 단계와; 펄스 시퀀스의 제4 레이저 펄스로 복수 개의 영역 중 제1 영역의 제2 부분을 조사하여 용해시키는 단계로서, 상기 제1 영역의 제2 부분은 제1 영역의 제1 부분과 중첩되고 냉각시 측방향으로 성장한 하나 이상의 결정을 형성하게 되는 것인 제1 영역의 제2 부분의 조사 및 용해 단계를 포함한다.
하나 이상의 실시예들은 아래의 특징들 중 하나 이상을 포함한다. 한정된 제1 영역의 제2 부분에서 측방향으로 성장한 하나 이상의 결정은 한정된 제1 영역의 제1 부분에서 측방향으로 성장한 하나 이상의 결정의 신장부이다. 제1 영역 및 제2 영역 중 적어도 하나에서 적어도 1개의 박막 트랜지스터를 제작하는 특징. 그 영역에서 나중에 제작하려고 하는 소자와 적어도 같은 크기로 제1 영역 및 제2 영역 각각에 대한 폭을 형성하는 특징. 그 영역에서 나중에 제작하려고 하는 박막 트랜지스터의 폭과 적어도 같은 크기로 제1 영역 및 제2 영역 각각에 대한 폭을 형성하는 특징. 제1 부분의 하나 이상의 결정의 측방향 성장 길이 미만인 길이만큼 제1 영역 및 제2 영역 각각의 제1 부분 및 제2 부분을 중첩하는 특징. 제1 부분의 하나 이상의 결정의 측방향 성장 길이의 90% 이하인 길이만큼 제1 영역 및 제2 영역 각각의 제1 부분 및 제2 부분을 중첩하는 특징. 측방향 성장 길이보다 더 길고 제1 부분의 하나 이상의 결정의 측방향 성장 길이의 약 2배 미만인 길이만큼 제1 영역 및 제2 영역 각각의 제1 부분 및 제2 부분을 중첩하는 특징. 제1 부분의 하나 이상의 결정의 측방향 성장 길이의 약 110% 초과 약 190% 미만인 길이만큼 제1 영역 및 제2 영역 각각의 제1 부분 및 제2 부분을 중첩하는 특징. 제1 영역 및 제2 영역 각각에 소정의 결정질 특성 세트를 제공하도록 선택된 길이만큼 제1 영역 및 제2 영역 각각의 제1 부분 및 제2 부분을 중첩하는 특징. 상기 소정의 결정질 특성 세트는 화소 TFT의 채널 영역에 적합하다. 상기 방법의 단계들을 기록된 순서로 실행하는 특징. 상기 제1 영역 및 제2 영역은 비결정화된 박막에 의해 분리되어 있다. 상기 제1 영역 및 제2 영역은 다결정질 박막에 의해 분리된다. 라인 빔에 대해 박막을 이동하는 특징. 제1 영역 및 제2 영역의 제1 부분을 조사하는 동안 라인 빔에 대해 한 방향으로 박막을 스캔하는 특징과, 제1 영역 및 제2 영역의 제2 부분을 조사하는 동안 라인 빔에 대해 반대 방향으로 박막을 스캔하는 특징. 상기 라인 빔의 길이 대 폭 종횡비는 적어도 50이다. 상기 라인 빔의 길이 대 폭 종횡비는 2×105 이하이다. 상기 라인 빔의 길이는 기판의 길이의 적어도 절반이다. 상기 라인 빔의 길이는 적어도 기판의 길이이다. 상기 라인 빔의 길이는 약 10cm 내지 100cm 사이이다. 마스크, 슬릿 및 직선형 가장자리 중 하나를 사용하여 펄스 시퀀스의 각 펄스를 라인 빔으로 성형하는 특징. 결상 광학계를 이용하여 펄스 시퀀스의 각 펄스를 라인 빔으로 성형하는 특징. 라인 빔의 플루언스는 라인 빔의 길이를 따라 약 5% 미만으로 변한다. 상기 박막은 실리콘을 포함한다.
또 다른 양태에 따르면, 박막을 처리하기 위한 장치로서, 레이저 펄스 시퀀스를 제공하는 레이저 소스와; 조사된 영역 내에서 박막의 두께 전체에 걸쳐 박막을 용해시키기에 충분한 플루언스를 지닌 라인 빔으로 레이저 빔을 성형하는 레이저 광학계로서, 상기 라인 빔은 소정의 길이와 폭을 지니게 되는 것인 레이저 광학계와; 박막을 지지하고 적어도 일방향으로 평행 이동을 가능하게 하는 스테이지와; 명령 세트를 저장하기 위한 메모리를 포함한다. 상기 명령은, 박막 내에서 결정화될 복수 개의 이격된 영역을 형성하는 단계와; 각각의 펄스가 대응하는 이격된 영역의 제1 부분을 조사하여 용해시키도록 선택된 속도에서 레이저 펄스 시퀀스에 대해 1회 상기 스테이지 상에 박막을 연속하여 평행 이동시키는 단계로서, 상기 제1 부분은 냉각시 측방향으로 성장한 하나 이상의 결정을 형성하게 되는 것인 연속 평행 이동 단계와; 각각의 펄스가 대응하는 이격된 영역의 제2 부분을 조사하여 용해시키도록 선택된 속도에서 레이저 펄스 시퀀스에 대해 2회째 상기 스테이지 상에 박막을 연속하여 평행 이동시키는 단계로서, 각각의 이격된 영역의 제1 부분 및 제2 부분은 부분적으로 중첩되고, 상기 제2 부분은 냉각시 측방향으로 성장한 하나 이상의 결정을 형성하게 되는 것인 연속 평행 이동 단계를 포함한다.
하나 이상의 실시예들은 아래의 특징들 중 하나 이상을 포함한다. 상기 메모리는 제1 스캔과 제2 스캔 사이에서 스캔 방향을 역전시키기 위한 명령을 포함한다. 상기 메모리는 레이저 펄스의 시퀀스에 대해 여러 번 그리고 이격된 영역의 이미 조사된 부분과 부분적으로 중첩하는 각각의 이격된 영역의 일부를 각각 스캔 조사할 때 스테이지를 연속하여 평행 이동시키기 위한 명령을 더 포함한다. 상기 메모리는 각 스캔 사이에서 스캔 방향을 역전시키기 위한 명령을 더 포함한다. 상기 메모리는 복수 개의 이격된 영역에서 나중에 제작하려고 하는 소자와 적어도 같은 크기로 각각 이격된 영역에 대한 폭을 형성하기 위한 명령을 더 포함한다. 상기 메모리는 복수 개의 이격된 영역에서 나중에 제작하려고 하는 박막 트랜지스터의 폭과 적어도 같은 크기로 각각 이격된 영역에 대한 폭을 형성하기 위한 명령을 더 포함한다. 상기 메모리는 제1 부분의 측방향으로 성장한 하나 이상의 결정의 측방향 성장 길이보다 더 작은 길이만큼 각각 이격된 영역의 제1 부분 및 제2 부분을 중첩시키기 위한 명령을 더 포함한다. 상기 메모리는 제1 부분의 측방향으로 성장한 하나 이상의 결정의 측방향 성장 길이의 90% 이하인 길이만큼 각각 이격된 영역의 제1 부분 및 제2 부분을 중첩시키기 위한 명령을 더 포함한다. 상기 메모리는 측방향 성장 길이보다 더 길고 제1 부분의 측방향으로 성장한 하나 이상의 결정의 측방향 성장 길이의 약 2배 미만의 길이만큼 각각 이격된 영역의 제1 부분 및 제2 부분을 중첩시키는 명령을 더 포함한다. 상기 메모리는 제1 부분의 측방향으로 성장한 하나 이상의 결정의 측방향 성장 길이의 약 110% 초과 약 190% 미만인 길이만큼 각각 이격된 영역의 제1 부분 및 제2 부분을 중첩시키기 위한 명령을 더 포함한다. 상기 메모리는 이격된 영역에 소정의 결정질 특성 세트를 제공하도록 선택된 길이만큼 각각 이격된 영역의 제1 부분 및 제2 부분을 중첩시키기 위한 명령을 더 포함한다. 상기 소정의 결정질 특성 세트는 화소 TFT의 채널 영역에 적합하다. 상기 레이저 광학계는 길이 대 폭 종횡비가 적어도 50인 라인 빔을 성형한다. 상기 레이저 광학계는 2×105 이하의 길이 대 폭 종횡비를 갖도록 라인 빔을 성형한다. 상기 레이저 광학계는 적어도 박막의 길이의 절반만큼의 길이가 되도록 라인 빔을 성형한다. 상기 레이저 광학계는 적어도 박막의 길이가 되도록 라인 빔을 성형한다. 상기 레이저 광학계는 약 10cm 내지 100cm 사이의 길이를 갖도록 라인 빔을 성형한다. 상기 레이저 광학계는 마스크, 슬릿 및 직선형 가장자리 중 하나 이상을 포함한다. 상기 레이저 광학계는 결상 광학계를 포함한다. 상기 레이저 광학계는 라인 빔의 길이를 따라 약 5% 미만으로 변하는 플루언스를 갖도록 라인 빔을 성형한다. 상기 박막은 실리콘을 포함한다.
또 다른 양태에 있어서, 박막은 TFT의 행과 열이 결정화된 막의 칼럼 내에 나중에 제작될 수 있도록 위치 설정 및 크기가 정해지고 TFT의 채널 영역에 적합한 소정의 결정질 품질의 세트를 구비하는 결정화된 막의 칼럼과; 결정화된 막의 상기 칼럼들 사이의 미처리된 막의 칼럼을 포함한다. 하나 이상의 실시예에 따르면, 미처리된 막의 칼럼은 비정질 막을 포함한다. 하나 이상의 실시예에 있어서, 미처리된 막의 칼럼은 다결정질 막을 포함한다.
도 1a는 엑시머 레이저 어닐링에 의해 형성된 결정질 미세구조를 지닌 박막 내에 형성된 TFT를 도시한 도면이다.
도 1b 내지 도 1d는 시퀀셜 레터럴 결정화에 의해 형성된 결정질 미세구조를 지닌 박막 내에 형성된 TFT를 도시한 도면이다.
도 2는 특정 실시예에 따라 고수율 결정화로 결정화된 박막을 도시한 도면이다.
도 3은 특정 실시예에 따른 박막의 고수율 결정화를 위한 방법의 흐름도이다.
도 4 내지 도 6은 특정 실시예들에 따라 배향성 결정(directional crystal)을 생성하기 위한 라인 빔 시퀀셜 레터럴 고상화의 단계를 도시한 도면이다.
도 7a 내지 도 7d는 특정 실시예들에 따라 균일한 결정을 생성하기 위한 라인 빔 시퀀셜 레터럴 고상화 공정을 도시한 도면이다.
도 8은 특정 실시예들에 따른 박막의 시퀀셜 레터럴 결정화를 위한 장치의 개략도이다.
도 9a 내지 도 9e는 특정 실시예들에 따른 시퀀셜 레터럴 결정화를 이용하여 형성된 통합 영역의 고수율 결정화를 도시한 도면이다.
본 명세서에 개시된 장치와 방법은 결정화 공정의 효율을 증대시키는 동시에 박막의 결정화된 영역에 걸쳐 향상된 결정 품질 및 일관성을 갖는 결정화된 영역을 제공한다.
"라인-스캔(line-scan)" 시퀀셜 레터럴 결정화(sequential lateral crystallization)를 이용하는 고수율 배향성 및 균일 결정화는 아래에 보다 상세히 설명하는 바와 같이 기판 상에 박막의 효율적인 처리를 제공한다. 이 박막은, 소자가 화소 TFT 등과 같이 고도로 정렬된 결정을 필요로 하는 박막의 영역에서만 배 향적으로 혹은 균일하게 결정화된다. 소자가 배치되지 않거나 또는 다른 결정화 기법을 이용하여 바람직하게 처리될 박막의 영역들은 하나 이상의 실시예에 따라 결정화되지 않는다. 특정 실시예들에 있어서, 박막은 "라인-스캔" SLS를 이용하여 필요로 하는 영역만 처리하는 조사법(irradiation scheme)을 이용하여, 그리고 효율을 증대시키는 방식으로 긴 칼럼에서 처리된다. 여기서 실리콘 혹은 반도체 박막을 언급할 것이지만, 레이저 유도 용융 결정화가 용이한 임의의 박막도 그렇게 처리할 수 있다는 것에 주목해야 한다.
도 2에는 특정 실시예들에 따라 TFT 채널에 대응하는 한정된 영역에서는 결정화되고 다른 영역에서는 미처리 상태로 남아 있는 박막(200)이 도시되었다. 이 박막은 결정화된 실리콘의 칼럼(225)과 미처리된 실리콘의 칼럼(210)을 포함한다. 이들 칼럼은 결정화된 실리콘의 칼럼(225)의 영역(230) 내에서 나중에 TFT의 행과 열이 제작될 수 있도록 위치 설정 및 크기가 정해져 있다. 미처리된 영역(210)은 비결정화된 실리콘, 예컨대 비정질 실리콘, 혹은 이전의 처리 단계에서 생산된 예컨대, 다결정질 실리콘일 수 있다.
비록 미처리된 결정질 실리콘의 칼럼들은 대략 동일한 폭을 갖는 것으로 도시되어 있지만, 칼럼의 폭과 상대 간격은 제작할 소자의 TFT의 요구되는 밀도와 위치에 따라 변할 수 있다. 예컨대, 평면 패널 디스플레이는 통상적으로 TFT의 크기와 비교할 때 TFT 사이에 상대적 큰 간격을 필요로 한다. 이러한 경우, 결정질 실리콘 칼럼(225)은 미처리된 칼럼(210)보다 실질적으로 더 좁게 제작될 수 있다. 이는, 박막의 넓은 영역을 반드시 결정화할 필요가 없기 때문에 박막을 처리할 수 있는 효율을 더 향상시킬 것이다. 예컨대, 2인치 QVGA(320×240) 디스플레이의 경우, TFT 칼럼의 폭은 채널 길이, 소스 및 드레인 영역을 포함하여 약 20㎛이다(현재의 설계 규정에 따름). 상기 칼럼은 약 127㎛의 공간적 주기를 갖기 때문에, 각각의 TFT 칼럼 사이에서 적어도 약 100㎛는 디스플레이의 성능에 유해한 영향을 미치지 않고 미처리된 실리콘으로서 잔존할 수 있다. 또는, 예컨대 노트북 컴퓨터 디스플레이인 15인치의 UXGA 디스플레이(1280×960)의 경우, TFT 칼럼의 폭은 약 30㎛일 수 있으며, 공간적 주기는 약 238㎛ 일 수 있다. 고수율 라인-스캔 SLS 기법을 이용하면, 박막 결정화의 효율은 현저하게 향상된다.
도 2의 실시예에 있어서 TFT의 최단 치수(채널 길이)는 선택적으로 결정 그레인의 방향에 평행하게 배향된다는 것에 주목해야 한다. 이렇게 배향하는 이유는 미세구조의 세부구조에 있는데, 길고 평행한 그레인 경계는 전류가 채널을 통해 용이하게 흐르도록 형성되어 있다.
도 3에는 특정 실시예들에 따른 반도체 박막의 고수율 결정화를 위한 방법의 흐름도(300)가 도시되어 있다. 첫 번째 단계에서는 결정화될 영역이 한정된다(310). 한정된 영역은 TFT, 예컨대 화소 TFT가 제작될 칼럼에 대응될 수 있다. 칼럼의 폭과 간격은 궁극적으로 그 박막을 사용하여 제작될 소자의 요구 조건에 따라 선택된다.
그 다음, 상기 박막은 이하에 보다 상세히 설명하는 바와 같이 신장된 결정을 형성하도록 라인-스캔 SLS를 이용하여 박막을 처리함으로써 한정된 영역(320)에서 결정화된다.
그 다음, TFT는 한정된 영역(330) 내에서 제작된다. 이것은 TFT가 제작될 장소, 예컨대 도 2의 영역(230)을 제외하고 과도한 실리콘을 제거하도록 박막을 에칭하는 실리콘 섬(island) 형성으로 행해질 수 있다. 그 다음, 잔여 "섬"은 도 1 a에 도시된 바와 같이 소스, 드레인 접촉 영역을 포함하여 액티브 TFT를 형성하도록 종래에 공지된 기법을 이용하여 처리된다.
라인-스캔 SLS는, SLS 장치에서 일어날 수 있고 박막 균일성과 완성된 소자의 성능에 유해한 영향을 미칠 수 있는 펄스 불균일성을 중점적으로 다룬다. 반도체 박막의 품질에 있어서의 결함 혹은 변동은 TFT 소자의 품질에 영향을 미치며, 이러한 박막 결함 혹은 변동의 특성과 위치의 제어는 결과적인 TFT 소자에 대한 이들의 영향을 감소시킬 수 있다.
몇몇 실시예에 있어서, 라인-스캔 SLS 공정은 길고 큰 종횡비의 레이저 빔, 통상 1-100cm 길이의 예컨대, "라인 빔"을 발생하기 위해 1차원(1D) 투광 시스템을 사용한다. 길이 대 폭 종횡비는 약 50 이상의 범위, 예컨대 100 이하, 혹은 500 이하, 혹은 1000 이하, 혹은 2000 이하, 혹은 10000 이하, 혹은 약 2×105 또는 그 이상보다 작은 범위에 속할 수 있다. 하나 이상의 실시예에 있어서, 폭은 Wmin 와 Wmax의 평균 폭이다. 빔의 트레일링 에지(trailing edge)에서의 빔 길이는 라인-스캔 SLS의 몇몇 실시예에서는 양호하게 정의될 수 없다. 예컨대, 에너지의 변동이 있을 수 있고, 빔의 길이의 원단부에서 천천히 줄어들 수 있다. 본 명세서에서 언급하는 바와 같은 라인 빔의 길이는, 예컨대 빔 길이를 따른 평균 에너지 밀도 혹 은 플루언스(fluence)의 5% 이내인 실질적으로 균일한 에너지 밀도를 갖는 라인 빔의 길이이다. 대안으로, 상기 길이는 본 명세서에 설명한 바와 같이 용융 및 고상화 단계를 수행하기에 충분한 에너지 밀도가 있는 라인 빔의 길이이다.
라인-스캔 SLS에 있어서, 큰 종횡비를 갖는 빔의 길이는 적어도 대략 단일 디스플레이, 예컨대 액정 혹은 OLED 디스플레이 혹은 그것의 조합의 크기인 것이 바람직하거나, 대략 복수의 디스플레이를 생산할 수 있는 기판의 크기인 것이 바람직하다. 이것은 박막의 조사를 받은 영역들 사이의 임의의 경계의 외관을 감소 혹은 제거하기 때문에 유리하다. 박막을 가로질러 여러 번의 스캔이 필요할 때 일어날 수 있는 임의의 스티칭 산물(stitching artifact)은 일반적으로, 주어진 액정 혹은 OLED 디스플레이 내에서 보이지 않을 것이다. 상기 빔 길이는 휴대폰 디스플레이용 기판, 예컨대 휴대폰용으로는 대각선 길이가 약 2인치 이내의 기판, 랩탑 디스플레이(2:3, 3:4의 종횡비 혹은 다른 일반적인 비율)용으로는 대각선 길이가 10-16 인치 이내의 범위의 기판을 준비하기에 적합할 수 있다.
길고 좁은 빔을 이용하는 결정화는 고유의 빔 불균일성을 지닌 빔을 취급할 때 장점을 제공한다. 예컨대, 주어진 레이저 펄스 내에서 장축을 따른 임의의 불균일성은 본질적으로 점진적일 것이며, 눈으로 감지할 수 있는 것보다 훨씬 더 긴 거리에 걸쳐 가려질 것이다. 장축 길이를 예컨대, 제작된 액정 혹은 OLED 디스플레이의 크기보다 더 길게 만듦으로써, 레이저 스캔의 가장자리에서의 급격한 변화는 제작된 대상 디스플레이에서 나타나지 않을 수 있다.
길고 좁은 빔을 이용한 결정화는 단축에서의 임의의 불균일성의 영향을 추가 적으로 감소시킬 것인데, 그 이유는 디스플레이 내의 개별 TFT 소자가 각각 적어도 소수(少數)의 펄스를 이용하여 결정화될 수 있는 구역 내에 놓이기 때문이다. 다시 말해서, 단축을 따른 불균일성의 규모는 단일 TFT 소자의 규모보다 더 작은 규모이며, 이에 따라 화소 광도에 변화를 초래하지 않을 것이다.
도 4 내지 도 6을 참조하여 박막의 SLS 처리용 라인 빔을 이용하는 예시적인 방법을 설명한다. 도 4에는 반도체 박막, 예컨대 "배향성" 결정화 이전의 비정질 실리콘 박막의 영역(140)과, 직사각형 영역(160)에서 조사하는 레이저 펄스가 도시되어 있다. 레이저 펄스는 영역(160)에 있는 박막을 용해시킨다. 용융된 영역의 폭은 용융대 폭(molten zone width: MZW)으로 언급될 것이다. 레이저 조사 영역(160)은 도 4에서 일정한 축척으로 도시되지 않고, 그 영역의 길이는 라인(145, 145')으로 표시된 바와 같이 폭보다 훨씬 더 길다는 것에 주목해야 한다. 이것은 조사될 박막의 영역이 매우 길게 되도록 해주는데, 예컨대 박막으로부터 생산될 수 있는 디스플레이의 길이만큼 혹은 그보다 더 길게 되도록 해준다. 몇몇 실시예에 있어서, 레이저 조사 영역의 길이는 수 개의 소자들 혹은 심지어 기판의 폭 혹은 길이에 실질적으로 걸쳐 있다. 적절한 레이저 소스와 광학계를 이용하면, 1000mm 길이, 예컨대 Gen 5 기판 치수 혹은 심지어 더 긴 레이저 빔을 발생시키는 것이 가능하다. 일반적으로, 빔의 폭은 충분히 좁아서 레이저 조사의 플루언스가 조사 영역을 완전히 녹이기에 충분히 높게 된다. 몇몇 실시예에 있어서, 빔의 폭은 충분히 좁아서 용해된 영역에서 후속하여 성장하게 될 결정의 핵형성을 피하게 된다. 레이저 조사 패턴, 예컨대 레이저 펄스에 의해 형성된 이미지는 본 명세서에서 설 명한 기법을 이용하여 공간적으로 성형된다. 대안으로, 펄스는 결상 광학계를 이용하여 성형될 수 있다.
레이저 조사 이후, 용융된 박막은 영역(160)의 고상 경계에서 결정화를 시작하며, 중심선(180)을 향해 내측으로 결정화를 지속하여 예시적인 결정(181)과 같은 결정을 형성한다. 특유의 측방향 성장 길이(특유의 "LGL")로 또한 언급되는 결정이 성장하는 거리는, 박막 조성, 박막 두께, 기판 온도, 레이저 펄스 특징, 만일 있다면 버퍼 층 재료, 마스크 형상 등의 함수이며, 과냉각 액체에서 고체의 핵형성 발생에 의해서만 성장이 제한될 때 일어나는 LGL로서 정의될 수 있다. 예컨대, 50nm 두께의 실리콘 박막에 대한 통상적인 특유의 측방향 성장 길이는 약 1 내지 5㎛ 또는 약 2.5㎛이다. 2개의 정면이 중심선(180)으로 접근하는 본 명세서의 경우와 같이 다른 측방향으로 성장하는 정면에 의해 성장이 제한될 때, LGL은 특유의 LGL보다 더 짧을 수 있다. 이 경우, LGL은 통상적으로 용융된 영역의 폭에 대해 대략 절반이 된다.
측방향 결정화는 그레인 경계와 요구되는 결정학적 배향의 신장된 결정의 "위치 제어 성장(location controlled growth)"을 초래한다. 본 명세서에서 언급한 위치 제어 성장은, 특정의 빔 조사 단계를 이용한 그레인과 그레인 경계의 제어된 위치로서 정의된다.
상기 영역(160)이 조사되고 그에 후속하여 측방향으로 결정화된 후, 실리콘 박막은 측방향 결정 성장 길이(lateral crystal growth length)보다 짧은 거리, 예컨대 측방향 성장 길이의 90% 이하만큼 결정 성장의 방향으로 전진할 수 있다. 후 속 레이저 펄스는, 그 다음 실리콘 박막의 신규의 영역에서 배향된다. "배향성" 결정, 예컨대 특정 축을 따라 현저하게 확장되어 있는 결정의 제작을 위해, 상기 후속 레이저 펄스는 이미 결정화된 영역과 실질적으로 중첩되는 것이 바람직하다. 박막을 약간의 거리만큼 전진시킴으로써, 초기 레이저 펄스에 의해 생산된 결정은 인접하는 재료의 후속 결정화를 위한 시드 결정(seed crystal)으로서 작용한다. 박막을 전진시키는 공정을 소규모의 단계들로 반복하고, 각 단계에서 박막을 레이저 펄스로 조사함으로써, 결정은 레이저 펄스에 대해 박막의 이동 방향으로 박막을 가로질러 측방향으로 성장하게 된다.
도 5에는 박막의 이동 및 레이저 펄스를 이용한 조사를 몇 번 반복한 이후의 박막 영역(140)이 도시되어 있다. 명확하게 도시된 바와 같이, 여러 펄스에 의해 조사된 구역(120)은 조사 패턴의 길이에 실질적으로 수직한 방향으로 성장한 신장된 결정을 형성하였다. "실질적으로 수직하다"라는 표현은 결정 경계(130)에 의해 형성된 대부분의 라인들이 점선으로 된 중심선(180)을 교차하도록 연장될 수 있다는 것을 의미한다.
도 6에는 결정화가 거의 완료된 이후의 박막의 영역(140)이 도시되어 있다. 결정은 조사 영역에 대해 박막의 이동 방향으로 계속 성장하여 다결정 영역을 형성한다. 박막은 조사된 영역, 예컨대 영역(160)에 대해 실질적으로 동일한 간격만큼 계속 전진하는 것이 바람직하다. 박막의 이동 및 조사의 반복은 조사된 영역이 박막의 다결정 영역의 가장자리에 도달할 때까지 계속된다.
소정의 영역을 조사하기 위해 다수의 레이저 펄스를 사용함으로써 즉, 레이 저 펄스 사이에서 박막의 평행 이동 거리를 작게 만듦으로써, 고도로 신장된 낮은 결함 밀도의 그레인을 지닌 박막이 생산될 수 있다. 이러한 그레인 구조는, 그레인이 명확하게 식별 가능한 방향으로 배향되어 있기 때문에 "배향성"이 있는 것으로 언급된다. 더 상세한 설명은 인용함으로써 그 전체 내용이 본 명세서에 합체되어 있는 미국 특허 제6,322,625호에 기재되어 있다.
본 명세서에서 "균일한 그레인 시퀀셜 레터릴 고상화" 혹은 "균일한 SLS"로 언급되는 선택적인 조사 프로토콜은, 측방향으로 신장된 결정의 칼럼 반복에 의해 특징 지워지는 균일한 결정질 박막을 준비하기 위해 사용될 수 있다. 결정화 프로토콜은 측방향 성장 길이보다 더 긴 거리만큼, 예컨대 δ>LGL(여기서, δ는 펄스 사이에서의 평행 이동 거리)이면서 측방향 성장 길이의 2배 미만, 예컨대 δ< 2LGL 만큼 박막을 전진시키는 것을 포함한다. 균일한 결정 성장은 도 7a 내지 도 7d를 참조하여 기술되어 있다.
도 7a를 참조하면, 제1 조사는, 좁은, 예컨대 측방향 성장 길이의 2배 미만이고, 신장된, 예컨대 10mm 초과 1000mm 이하이며 박막을 완전하게 용해시키기에 충분한 에너지 밀도를 갖는 레이저 빔을 이용하여 박막 상에서 행해진다. 그 결과, 레이저 빔에 노출된 막[도 7a에서 영역(400)으로 도시]은 완전히 용해된 다음 결정화된다. 이 경우, 그레인은 조사되지 않은 영역과 용융된 영역 사이의 계면(420)으로부터 측방향으로 성장한다. 용융대 폭이 특유의 LGL의 약 2배 미만이 되도록 레이저 펄스 폭을 선택함으로써, 고상/용융 계면 양자로부터 성장하는 그레인은 대략 용융된 영역의 중앙, 예컨대 중심선(405)에서 서로 충돌하고, 측방향 성 장은 정지한다. 2개의 용융된 정면은 용융 온도가 충분히 낮아서 핵형성이 시작되기 이전에 대략 중심선(405)에서 충돌한다.
도 7b를 참조하면, 기판(400')의 제2 영역은 적어도 약 LGL보다 길고 최대 LGL 2배 미만인 소정의 거리(δ)만큼 변위된 이후에 제2 레이저 빔 펄스로 조사된다. 기판의 변위 즉, δ는 레이저 빔 펄스의 요구되는 중첩 정도와 관련이 있다. 기판의 변위가 더 길어질수록, 중첩 정도는 더 작아진다. 레이저 빔의 중첩 정도를 LGL의 약 90% 미만과 약 10% 초과가 되도록 하는 것이 유리하고 바람직하다. 중첩 영역은 괄호(430)와 점선(435)으로 도시되어 있다. 제2 레이저 빔 조사에 노출된 박막 영역(400')은 완전히 녹아 결정화된다. 이 경우, 제1 조사 펄스에 의해 성장된 그레인은 제2 조사 펄스로부터 성장한 그레인의 측방향 성장을 위한 시드를 결정화시키는 역할을 한다. 도 7c에는 측방향 성장 길이를 넘어 측방향으로 확장되어 있는 결정을 지닌 영역(440)이 도시되어 있다. 따라서, 신장된 결정의 칼럼은 평균적으로 2개의 레이저 빔 조사에 의해 형성된다. 측방향으로 확장된 결정의 칼럼을 형성하기 위해 2개의 조사 펄스만이 필요하기 때문에 상기 공정은 또한 "투 샷" 공정이라고도 언급한다. 조사는 측방향으로 확장된 결정의 다수의 칼럼을 생성하도록 기판을 가로질러 지속된다. 도 7d에는 여러 번의 조사를 행한 후의 기판의 미세구조가 도시되어 있고, 측방향으로 확장된 결정의 여러 칼럼(440)들이 도시되어 있다.
따라서, 균일한 SLS에 있어서, 박막은 조사되고 소수의 펄스, 예컨대 "배향성" 박막을 위한 것보다 더 한정된 정도로 측방향으로 중첩되는 2개의 펄스로 용해 된다. 용해된 영역 내에서 형성되는 결정은 유사한 배향을 갖고 측방향으로 양호하게 성장하는 것이 바람직하며, 특별하게 조사된 박막의 영역 내의 경계에서 서로 만난다. 핵형성 없이 결정이 성장하도록 조사 패턴의 폭을 선택하는 것이 바람직하다. 이러한 예에 있어서, 그레인은 현저하게 신장되지 않지만, 이들은 균일한 크기와 배향을 갖게 된다. 더 상세한 설명은 인용함으로써 그 전체 내용이 본 명세서에 포함되어 있는 미국 특허 제6,573,531호에 기재되어 있다.
종래의 라인-스캔 SLS 시스템은 통상적으로 빔이 좁게 집중되기 때문에 비교적 낮은 효율을 갖는다. 예컨대, 30%의 광학 효율을 갖는 1m×6㎛ 크기의 레이저 라인 빔을 생성하는 시스템에서 4kHz 600W 레이저는 750mJ/cm2 까지의 에너지 밀도를 갖는다. 결과적인 라인 빔은 "배향성" 결정질 실리콘 박막을 생성하기 위해 1-2㎛로 스텝을 만들 때에는 0.4-0.8cm/s의 속도로, 그리고 "균일한" 결정질 실리콘 박막을 생성하기 위해 4-5㎛로 스텝을 만들 때에는 1.6-2.0cm/s의 속도로 박막을 결정화시킬 수 있다.
본 명세서에 설명된 고수율 장치 및 방법은 고품질의 결정질을 필요로 하는 영역에서 그 품질을 희생시키지 않고 종래의 라인-스캔 SLS를 이용하여 통상적으로 획득할 수 있는 것보다 적어도 10 배수 높은 스캔 속도를 제공한다. 특정 실시예들에 있어서, 라인-스캔 공정은 기판의 한정된 영역, 예컨대 TFT가 선택적으로 제작되는 그러한 영역을 선택적으로 결정화시키기 위해 사용되며, 기판의 다른 영역은 처리되지 않은 상태로 남게 되고, 예컨대 본 명세서에서 더 상세하게 설명한 바 와 같이 비정질 혹은 다결정질일 수도 있다. 이러한 실시예들은 "유효" 스캔 속도, 예컨대 한정된 영역을 결정화시키는 속도와 미처리된 영역을 6cm/s 이상의 예시적인 속도로 건너뛰도록 박막을 스캔하는 속도를 포함한 전체 스캔 속도를 증가시킬 수 있다. 결정화된 영역은 단지 TFT의 일부분, 예컨대 TFT의 통합 영역 혹은 화소 영역을 위해 선택될 수 있다는 것에 주목해야 한다. 대안으로, 결정화된 영역은 임의의 다른 형태의 소자 혹은 피처(feature)를 수용하도록 선택될 수 있다.
몇몇 실시예에 있어서, 결정화된 영역의 폭은 적어도 고도로 도핑된 소스의 부분과 드레인 접촉부를 포함하여 선택적으로 제작될 TFT의 소스부터 드레인까지의 구역을 덮기에 충분히 넓다. 다른 실시예에 있어서, 결정화된 영역의 폭은 화소와 통합 TFT를 준비하기에 충분하다. 그 다음, TFT는 그것의 최단 치수(채널 길이)가 예컨대, 도 1c에 도시된 바와 같이 SLS 공정에 의해 형성된 평행한 그레인 경계에 평행하게 배향되도록 제작된다. 이러한 방법으로 전류는 TFT 채널을 통해 소스로부터 드레인까지 용이하게 유동할 것이며, 그레인 경계의 존재에 의해 중단되지 않을 것이다.
몇몇 실시예에 있어서, 상기 공정은 고주파수, 고출력 펄스드 레이저 소스를 이용한다. 고출력 레이저는 조사된 영역의 길이를 가로질러 적절한 에너지 밀도를 제공하여 펄스가 그 영역 내의 박막을 용해시키도록 충분한 펄스당 에너지를 공급한다. 보다 높은 주파수는 박막이 상업적으로 실용적인 용례에 적용될 수 있는 속도에서 조사된 영역에 대해 스캔되거나 평행 이동되도록 해준다. 하나 이상의 실시예에 따르면, 레이저 소스는 약 1kHz 이상 혹은 약 9kHz 이하의 펄스 주파수가 가능하다. 다른 실시예에 있어서, 레이저 소스는 펄스드 고체 상태 레이저에 의해 가능한 범위인 100kHz 이내 혹은 그 이상의 펄스 주파수가 가능하다. 그러나, 실시예들은 임의의 특별한 주파수의 레이저에 한정되지 않는다. 예컨대, 1kHz 미만의 저주파 레이저가 또한 본 명세서에서 설명한 조사법과 호환될 수 있다.
도 9a 내지 도 9e에는 기판(910)의 고수율 배향성 결정화를 위한 예시적인 방법의 여러 가지의 단계들이 도시되어 있다. 하나의 단계에서, 도 9a에 도시된 바와 같이, 레이저 빔(940)(레이저 빔의 일반적인 프로파일은 점선으로 표시됨)은 박막의 한정된 제1 영역(920)의 일부분(925)을 조사하여 용해시킨다. 조사된 부분(925)은 냉각시 재결정화되어 도 9b에 도시된 바와 같이 한정된 제1 영역(920)의 측방향으로 결정화된 부분을 형성한다.
후속하여, 도 9b에 도시된 바와 같이, 기판(910)이 그 위에 장착되어 있는 스테이지(도시 생략)는 (+y)방향으로 이동하기 때문에 레이저 빔(940)은 다음으로 박막의 한정된 제2 영역(921)의 일부분(926)을 조사한다. 레이저 빔은 냉각시 재결정화되어 한정된 제2 영역(921)의 측방향으로 결정화된 부분을 형성하는 부분(926)을 용해시킨다. 도 9b에는 결과적인 전술한 부분(926)의 신장된 결정이 도시되어 있다.
후속하여, 상기 스테이지는 기판의 단부를 통과하여 감속되고, 방향을 바꿔 (-y) 방향으로 이동하기 시작하기 때문에 레이저 빔(940)은 다음에 도 9c에 도시된 바와 같이 이미 결정화된 영역(926)의 일부와 중첩하는 한정된 영역(921)의 일부분(926')을 조사하여 용해시킨다.
비록 도 9c에는 전술한 부분(926, 926')들이 최소의 중첩으로 중첩된 것으로 도시되어 있지만, 일반적으로 이러한 부분들 사이의 중첩량은 결정화된 박막에 특별한 미세구조를 제공하도록 선택될 수 있다. 예컨대, 상기 방법은 전술한 바와 같이 그리고 미국 특허 출원 제11/293,655호에 더욱 상세하게 설명된 바와 같이 "배향성" 및/또는 "균일한" 박막을 생성하기 위해 사용될 수 있다. 예컨대, 몇몇 실시예에 있어서, 중첩의 길이는 결정의 측방향 성장 길이보다 더 작다. 이는, 전술한 부분(926, 926') 사이에 많은 중첩이 생기도록 하여 소정 부분(926)에서 생산된 결정이 후속하여 전술한 부분(926')에서 생성되는 결정을 위한 시드 결정으로서의 역할을 하도록 해준다. 이것은 "배향성 " 결정, 예컨대 스캔 방향에 평행한 축을 따라 상당한 확장부를 갖는 결정을 생산한다. 또는, 예컨대, 몇몇 실시예에 있어서, 박막의 중첩 길이는 결정의 측방향 성장 길이보다 더 길고 측방향 성장 길이의 2배 미만이다. 여기서, 전술한 부분(926)의 결정은 영역(926')에서 성장한 결정에 대한 시드 결정으로서의 역할을 하지만, 연속한 부분 사이의 중첩은 적기 때문에 스캔이 진행됨에 따라 영역(921)의 임의의 주어진 부분은 소수의 펄스가 예컨대, 2회만 조사되었을 것이다. 이것은 "균일한" 결정을 형성한다. 완성된 소자의 요구되는 특성은 어떤 종류의 결정 미세구조가 생산되어야 하는가 즉, 한정된 영역 내에서 박막의 연속한 부분들 사이에 얼마나 많은 중첩이 이루어져야 하는가를 결정한다.
후속하여, 도 9d에 도시된 바와 같이, 상기 스테이지는 (-y) 방향으로 이동을 지속하기 때문에 레이저 빔(940)은 다음으로 한정된 제1 영역(920)의 또 다른 부분(925')을 조사한다. 전술한 바와 같이, 상기 부분(925, 925') 사이의 중첩량은 박막에 요구되는 미세구조를 제공하도록 선택된다.
이러한 단계에 계속하면, 한정된 영역(920 및 921)의 나머지 부분들은 도 9e에 도시된 바와 같이 결정화된다. 단지 2개의 한정된 영역이 도시되어 있지만, 박막(910)의 표면을 가로지르는 복수의 영역이 이러한 방법으로 결정화될 수 있는 것으로 이해되어야 한다.
레이저 펄스 사이의 간격은 박막 재료의 측방향 성장 길이를 훨씬 초과하기 때문에, 박막의 스캔 속도는 현저하게 증가한다. 박막의 전체 표면을 조사할 필요는 없기 때문에, 조사 공정을 완료하는 데 필요한 라인 빔 펄스의 수는 현저하게 감소된다. 이것은 처리 시간을 줄이고, 결정질 품질의 희생 없이 생산성을 향상시킨다.
도 9a 내지 도 9e에 도시된 실시예에 있어서, 상기 스테이지는 비교적 고속에서 연속적으로 이동되며, 레이저는 특정의 시간에 레이저 펄스를 제공하도록 개시되므로 이러한 펄스는 여러 영역들이 레이저 빔 아래로 통과함에 따라 박막의 정확한 영역을 조사한다. 스테이지 속도(ν)는 스캔 피치라고도 불리는 결정화될 영역들 사이의 간격(P)과 레이저의 주파수(f)와 관련하여 아래의 수학식 1과 같은 관계를 갖는다.
ν stage = P·f
스캔의 유효 속도(ν eff )는 스테이지 속도(ν stage )와 관련이 있고, 또 각각의 영역을 결정화하는 데 필요한 펄스의 수(n)와는 다음과 같은 수학식 2와 관계가 있다.
ν eff = ν stage /n
따라서, 예컨대 결정화될 영역이 200㎛만큼 이격된 20㎛ 폭의 칼럼이라고 가정하고, 레이저가 4kHz에서 작동하는 것으로 또한 가정하면, ν stage =60cm/s 및 ν eff =6cm/s에서 칼럼을 결정화하는 데 10펄스가 필요하다. 스캔의 유효 속도(ν eff )는 박막이 매번 통과하는 말기에 스테이지 방향을 반대로 하기 위해 소요되는 시간과 스테이지 방향을 역전시켜야 하는 회수(n-1)만큼 더 감소할 수 있다는 것에 주목해야 한다. 이러한 추가의 지연이 주어져 있더라도, 종래의 라인-스캔 SLS 시스템과 방법은 상대적으로 느리며, 이에 따라 효율이 더 낮아진다. 예컨대, 고수율 장치에 주어진 것과 동일한 파미미터라고 가정하고, 또 스텝의 크기가 1㎛-5㎛인 것으로 가정하면, 박막을 가로지르는 라인-스캔 SLS를 위한 스캔 속도는 0.4-1.8cm/s이다. 따라서, 처리 속도는 종래의 라인-스캔 SLS에서 획득할 수 있는 것과 비교하여 결정 배향이 소자의 성능에 실질적으로 영향을 미치게 될 영역에서 박막을 결정화시킴으로써 현저하게 증가할 수 있다.
많은 실시예에서와 같이 스테이지의 임의의 가속 혹은 감속은 시간이 걸리며, 스테이지 속도는 박막을 가로지르는 라인 빔의 주어진 스캔에서 실질적으로 일 정하게 유지된다. 이러한 일정한 속도를 얻기 위해, 몇몇 실시예에서, 박막의 (+y) 방향으로의 제1 스캔 이후에, 스테이지는 박막을 "오버슛(overshoot)" 하고, 감속되며, 박막이 빔에 의해 조사되지 않는 방향으로 역전시키고, 가속되며, 이후에 (-y) 방향으로 일정한 속도로 빔의 바로 아래에서 박막을 이동시킨다.
특정 실시예들에 있어서, 단일 펄스는 TFT 영역을 결정화하는 데 충분하며, 이 경우 그 방법은 제어된 최고 측방향 성장(controlled super-lateral growth) 혹은 "C-SLG"로 더욱 적절하게 언급되곤 한다.
도 8에는 높은 종횡비 펄스를 이용하는 라인 스캔 결정화 시스템(800)이 개략적으로 도시되어 있다. 상기 시스템은 예컨대, 308nm(XeCl) 혹은 248nm 혹은 351nm에서 작동하는 레이저 펄스 소스(802)를 포함한다. 일련의 미러(806, 808, 810)는 레이저 빔을 샘플 스테이지(812)로 향하게 하고, 이는 x-, z-(선택적으로 y-) 방향으로의 서브-미크론(sub-micron) 정확도를 가능하게 한다. 상기 시스템은 또한 슬릿(820)의 반사를 읽기 위해 레이저 빔과 에너지 밀도 미터(816)의 공간적인 프로파일을 제어하는 데 사용할 수 있는 슬릿(820)을 포함한다. 셔터(828)는 샘플이 존재하지 않거나 조사를 희망하지 않는 빔을 차단하기 위해 사용할 수 있다. 샘플(830)은 처리를 위한 스테이지(812) 상에 위치 설정될 수 있다.
레이저 유도 결정화는, 박막을 용해시키기에 충분히 높은 에너지 밀도 혹은 플루언스로 박막에 의해 적어도 부분적으로 흡착될 수 있는 에너지 파장을 이용하는 레이저 조사에 의해 통상적으로 달성된다. 박막은 용해 및 제결정화가 용이한 임의의 재료로 구성될 수 있지만, 디스플레이 용례에서는 실리콘이 바람직한 재료 가 된다. 하나의 실시예에 있어서, 소스(802)에 의해 발생된 레이저 펄스는 펄스당 50-200mJ 범위의 에너지와 약 4000Hz 이상의 펄스 반복 속도를 갖는다. 현재 캘리포니아주 샌디에고 소재의 Cymer, Inc로부터 입수 가능한 엑시머 레이저는 이러한 출력을 얻을 수 있다. 엑시머 레이저 장치을 설명하고 있지만, 요구되는 박막에 의해 적어도 부분적으로 흡수 가능한 레이저 펄스를 제공할 수 있는 다른 소스를 사용할 수 있다는 것도 고려해야 한다. 예컨대, 레이저 소스는 한정하려는 의도는 아니지만 엑시머 레이저, 연속 웨이브 레이저 및 고체 상태 레이저를 포함한 임의의 종래의 레이저 소스일 수 있다. 조사 빔 펄스는 다른 공지의 소스에 의해 발생할 수 있거나 혹은 반도체를 용해하기에 적합한 짧은 에너지 펄스를 사용할 수 있다. 이러한 공지의 소스는 펄스드 고체 상태 레이저, 초프드(chopped) 연속 웨이브 레이저, 펄스 전자 빔 및 펄스 이온 빔 등일 수 있다.
상기 시스템은 레이저 펄스의 일시적인 프로파일을 제어하기 위해 사용되는 펄스 지속 증량기(814)를 선택적으로 포함한다. 선택적인 미러(804)는, 미러(806)가 제거된 경우에 펄스 지속 증량기(814)로 레이저 빔을 안내하기 위해 사용될 수 있다. 결정 성장은 박막을 조사하기 위해 사용되는 레이저 펄스의 지속 시간의 함수일 수 있고, 펄스 지속 증량기(814)는 요구되는 펄스 지속 시간을 얻기 위해 각 레이저 펄스의 지속 시간을 연장하기 위해 사용할 수 있다. 펄스 지속 시간을 연장하기 위한 방법은 공지되어 있다.
슬릿(820)은 레이저 빔의 공간 프로파일을 제어하기 위해 사용될 수 있다. 특히, 슬릿은 빔에 종횡비가 큰 프로파일을 부여하기 위해 사용된다. 소스(802)로 부터 나온 레이저 빔은 예컨대, 가우시안(gaussian) 프로파일을 지닐 수 있다. 슬릿(820)은 빔의 공간적 치수 중 하나를 현저하게 감소시킨다. 예컨대, 슬릿(820) 앞에서, 빔의 폭은 10 내지 15mm이고 길이는 10 내지 30mm일 수 있다. 슬릿은 폭, 예컨대, 약 300미크론의 폭보다 실질적으로 더 좁을 수 있으며, 이는 슬릿에 의해 변형될 수 없는 장축과 약 300미크론의 단축을 지닌 레이저 펄스가 생기게 한다. 슬릿(820)은 비교적 넓은 빔으로부터 좁은 빔을 생산하는 간단한 방법이며, 또한 단축을 가로질러 비교적 균일한 에너지 밀도를 갖는 "탑 햇(top hat)" 공간 프로파일을 제공하는 장점을 갖는다. 또 다른 실시예에 있어서, 슬릿(820)을 사용하는 대신, 레이저 빔의 한 가지 차원에 대해 실리콘 박막 상에 집중되도록 매우 짧은 초점 길이의 렌즈를 사용할 수 있다. 또한, 슬릿(820) 위로 빔의 초점을 맞출 수 있거나 또는 더욱 일반적으로 광학 부재(예컨대, 단순한 원통형 렌즈)를 사용하여 슬릿(820)의 통과시 더 적은 에너지를 소모하면서도 약간 더 뚜렷하게 만들도록 소스(802)로부터 나온 빔의 단축을 좁게 만드는 것이 가능할 수 있다.
레이저 빔은 그 다음 2개의 융합된 실리카 원통형 렌즈(820, 822)를 사용하여 변형된다. 네거티브 초점 길이 렌즈인 제1 렌즈(820)는 빔의 장축 크기를 확장시키고, 그 프로파일은 비교적 균일할 수 있거나 장축의 길이에 걸쳐 명확하지 않는 점진적인 변화를 가질 수 있다. 제2 렌즈(822)는 단축의 크기를 감소시킨 포지티브 초점 길이 렌즈이다. 프로젝션 광학계는 적어도 짧은 치수로 레이저 빔의 크기를 감소시켜 레이저 빔이 박막을 조사할 때 레이저 펄스의 플루언스를 증가시키게 된다. 상기 프로젝션 광학계는 적어도 짧은 치수로 레이저 빔의 크기를 예컨 대, 10-30배의 비율만큼 줄이는 다중 광학계일 수 있다. 프로젝션 광학계는 또한 레이저 펄스에서의 공간 수차, 예컨대 구면 수차를 보정하기 위해 사용될 수 있다. 일반적으로, 슬릿(820), 렌즈(820, 822) 및 프로젝션 광학계의 조합은, 각각의 레이저 펄스가 박막을 용해시키기에 충분히 높은 에너지 밀도와, 박막의 결정화의 변화를 최소화하거나 혹은 없앨 수 있을 정도로 충분히 긴 장축을 따른 균질성 및 길이로 박막을 조사할 수 있도록 보장하기 위해 사용된다. 따라서, 예컨대 300 미크론인 빔의 폭은 예컨대, 10미크론으로 감소한다. 폭이 더 좁아지는 것도 또한 고려해야 한다. 균질화기(homogenizer)를 또한 단축(short axis)에 사용할 수 있다.
몇몇 실시예에 있어서, 라인-스캔 결정화 시스템(800)은 레이저 빔의 장축을 따라 공간적 균일성을 향상시키기 위해 사용될 수 있는 가변 감쇠기 및/또는 균질화기를 포함할 수 있다. 가변 감쇠기는 발생된 레이저 빔 펄스의 에너지 밀도를 조절할 수 있는 동적 범위를 가질 수 있다. 균질화기는 균일한 에너지 밀도 프로파일을 갖는 레이저 빔 펄스를 발생할 수 있는 한 쌍 혹은 두 쌍의 렌즈 어레이(각각의 빔 축에 대해 2개의 렌즈 어레이)로 구성될 수 있다.
일반적으로, 박막 자체는 결정화 동안 반드시 이동시킬 필요는 없으며, 레이저 빔 혹은 레이저 빔 형상을 한정하는 마스크는 조사된 영역과 박막의 상대 운동을 제공하는 대신에 박막을 가로질러 스캔될 수 있다. 그러나, 레이저 빔에 대해 박막을 이동하는 것은 각각의 후속 조사를 행하는 동안에 레이저 빔의 균일성을 향상시킬 수 있다.
라인-스캔 결정화 시스템은, 예컨대 단축에서의 길이가 약 4-15㎛이고, 몇몇 실시예에서는 장축에서의 길이가 50-100 미크론, 다른 실시예에서는 장축에서의 길이가 수십 센티미터 혹은 1미터 이내일 수 있는, 길고 좁은 레이저 빔을 생성하도록 구성될 수 있다. 일반적으로 빔의 종횡비는 충분히 커서 조사된 영역을 "라인"으로 고려할 수 있다. 길이 대 폭 종횡비는 예컨대, 약 50 내지 약 1×105 혹은 그 이상의 범위에 속할 수 있다. 하나 이상의 실시예에 있어서, 단축의 폭은 측방향으로 고상화된 결정의 특유의 측방향 성장 길이의 2배를 초과하지 않기 때문에 2개의 측방향으로 성장한 구역들 사이에서 핵형성된 폴리실리콘이 형성되지는 않는다. 이것은 "균일한" 결정의 성장과 결정 품질의 대체적인 향상에 또한 유리하다. 레이저 빔의 장축의 요구되는 길이는 기판의 크기에 의해 정의될 수 있고, 장축은 기판, 혹은 제작될 디스플레이(혹은 이들의 조합), 혹은 디스플레이의 단일 TFT 소자, 혹은 디스플레이의 주위의 TFT 회로(예컨대, 드라이버 포함)의 전장, 다시 말해서 통합 구역을 따라 실질적으로 연장될 수 있다. 빔 길이는 실제로, 2개의 인접하는 디스플레의 통합 구역의 치수로 또한 정의될 수 있다. 빔의 길이에 따른 에너지 밀도, 혹은 플루언스, 균일성은 균일한 것이 바람직하며, 예컨대 그 전장을 따라 5% 이하로 변한다. 다른 실시예에서, 관심 대상의 길이에 걸쳐 빔의 길이를 따른 에너지 밀도는 충분히 낮아서 어느 한쪽에서 혹은 일련의 중첩하는 펄스의 결과로서 응집이 일어나지 않는다. 응집은 박막 파괴를 유발할 수 있는 국부적인 높은 에너지 밀도의 결과이다.
라인-스캔 SLS의 더 상세한 설명은 인용함으로써 그 전체 내용이 본 명세서 에 포함되어 있고 발명의 명칭이 "박막의 라인 스캔 시퀀셜 레터럴 고상화"인 2005년 12월 2일자 미국 특허 출원 제11/293,655호에 기재되어 있다.

Claims (74)

  1. 박막을 처리하기 위한 방법으로서,
    (a) 박막 내에서 결정화될 복수 개의 이격된 영역을 형성하는 단계로서, 상기 박막은 기판 상에 배치되고 레이저 유도 용해가 가능하게 되는 것인 복수 개의 이격된 영역을 형성하는 단계와;
    (b) 조사된 영역 내에서 박막의 두께 전체에 걸쳐 박막을 용해시키기에 충분한 플루언스(fluence)를 지닌 레이저 펄스 시퀀스를 발생하는 단계로서, 각각의 펄스는 소정의 길이와 폭을 지닌 라인 빔을 형성하는 것인 레이저 펄스 시퀀스를 발생하는 단계와;
    (c) 각각의 펄스가 대응하는 이격된 영역의 제1 부분을 조사하여 용해시키도록 선택된 속도에서 레이저 펄스 시퀀스로 제1 스캔에서 박막을 연속하여 스캔하는 단계로서, 상기 제1 부분은 냉각시 측방향으로 성장한 하나 이상의 결정을 형성하게 되는 것인 연속 스캔 단계와;
    (d) 각각의 펄스가 대응하는 이격된 영역의 제2 부분을 조사하여 용해시키도록 선택된 속도에서 레이저 펄스 시퀀스로 2회째 박막을 연속하여 스캔하는 단계로서, 각각의 이격된 영역의 제1 부분 및 제2 부분은 부분적으로 중첩되고, 상기 제2 부분은 냉각시 제1 부분의 측방향으로 성장한 하나 이상의 결정에 대해 확장되어 있는 측방향으로 성장한 하나 이상의 결정을 형성하는 것인 연속 스캔 단계
    를 포함하는 것인 박막 처리 방법.
  2. 제1항에 있어서, 제1 스캔과 제2 스캔 사이에서 스캔 방향을 역전시키는 단계를 더 포함하는 것인 박막 처리 방법.
  3. 제1항에 있어서, 레이저 펄스의 시퀀스에 대해 여러 번 그리고 이격된 영역의 이미 조사된 부분과 부분적으로 중첩하는 각각의 이격된 영역의 일부를 각각 스캔 조사할 때, 박막을 연속하여 스캔하는 단계를 더 포함하는 것인 박막 처리 방법.
  4. 제3항에 있어서, 각각의 스캔 사이에서 스캔 방향을 역전시키는 단계를 더 포함하는 것인 박막 처리 방법.
  5. 제1항에 있어서, 하나 이상의 이격된 영역에서 1개 이상의 박막 트랜지스터를 제작하는 단계를 더 포함하는 것인 박막 처리 방법.
  6. 제1항에 있어서, 복수 개의 이격된 영역에서 복수 개의 박막 트랜지스터를 제작하는 단계를 더 포함하는 것인 박막 처리 방법.
  7. 제1항에 있어서, 복수 개의 이격된 영역을 형성하는 단계는, 이격된 영역에서 나중에 제작하려고 하는 소자와 적어도 같은 크기로 각각 이격된 영역에 대한 폭을 형성하는 단계를 포함하는 것인 박막 처리 방법.
  8. 제1항에 있어서, 복수 개의 이격된 영역을 형성하는 단계는, 이격된 영역에서 나중에 제작하려고 하는 박막 트랜지스터의 폭과 적어도 같은 크기로 각각 이격된 영역에 대한 폭을 형성하는 단계를 포함하는 것인 박막 처리 방법.
  9. 제1항에 있어서, 제1 부분의 측방향으로 성장한 하나 이상의 결정의 측방향 성장 길이보다 작은 길이만큼 각각 이격된 영역의 제1 부분 및 제2 부분을 중첩하는 단계를 포함하는 것인 박막 처리 방법.
  10. 제1항에 있어서, 제1 부분의 측방향으로 성장한 하나 이상의 결정의 측방향 성장 길이의 90% 이하인 길이만큼 각각 이격된 영역의 제1 부분 및 제2 부분을 중첩하는 단계를 포함하는 것인 박막 처리 방법.
  11. 제1항에 있어서, 측방향 성장 길이보다 길고 제1 부분의 측방향으로 성장한 하나 이상의 결정의 측방향 성장 길이의 약 2배 미만의 길이만큼 각각 이격된 영역의 제1 부분 및 제2 부분을 중첩하는 단계를 포함하는 것인 박막 처리 방법.
  12. 제1항에 있어서, 제1 부분의 측방향으로 성장한 하나 이상의 결정의 측방향 성장 길이의 110% 초과 약 190% 미만인 길이만큼 각각 이격된 영역의 제1 부분 및 제2 부분을 중첩하는 단계를 포함하는 것인 박막 처리 방법.
  13. 제1항에 있어서, 이격된 영역에 소정의 결정질 특성 세트를 제공하도록 선택된 길이만큼 각각 이격된 영역의 제1 부분 및 제2 부분을 중첩하는 단계를 포함하는 것인 박막 처리 방법.
  14. 제13항에 있어서, 상기 소정의 결정질 특성 세트는 화소 TFT의 채널 영역에 적합한 것인 박막 처리 방법.
  15. 제1항에 있어서, 상기 이격된 영역들은 비정질 박막에 의해 분리되는 것인 박막 처리 방법.
  16. 제1항에 있어서, 상기 이격된 영역들은 다결정질 박막에 의해 분리되는 것인 박막 처리 방법.
  17. 제1항에 있어서, 상기 라인 빔의 길이 대 폭 종횡비는 적어도 50인 것인 박막 처리 방법.
  18. 제1항에 있어서, 상기 라인 빔의 길이 대 폭 종횡비는 2×105 이하인 것인 박막 처리 방법.
  19. 제1항에 있어서, 상기 라인 빔의 길이는 기판의 길이의 적어도 절반인 것인 박막 처리 방법.
  20. 제1항에 있어서, 상기 라인 빔의 길이는 적어도 기판의 길이인 것인 박막 처리 방법.
  21. 제1항에 있어서, 상기 라인 빔의 길이는 약 10cm 내지 100cm 사이인 것인 박막 처리 방법.
  22. 제1항에 있어서, 마스크, 슬릿 및 직선형 가장자리 중 하나를 사용하여 펄스 시퀀스의 각 펄스를 라인 빔으로 성형하는 단계를 포함하는 것인 박막 처리 방법.
  23. 제1항에 있어서, 결상 광학계(focusing optics)를 이용하여 펄스 시퀀스의 각 펄스를 라인 빔으로 성형하는 단계를 포함하는 것인 박막 처리 방법.
  24. 제1항에 있어서, 라인 빔의 플루언스는 라인 빔의 길이를 따라 약 5% 미만으로 변하는 것인 박막 처리 방법.
  25. 제1항에 있어서, 상기 박막은 실리콘을 포함하는 것인 박막 처리 방법.
  26. 박막을 처리하기 위한 방법으로서,
    (a) 박막 내에서 결정화될 제1 영역 및 제2 영역을 적어도 형성하는 단계와;
    (b) 조사된 영역 내에서 박막의 두께 전체에 걸쳐 박막을 용해시키기에 충분한 플루언스를 지닌 레이저 펄스 시퀀스를 발생하는 단계로서, 각각의 펄스는 소정의 길이와 폭을 지닌 라인 빔을 형성하는 것인 레이저 펄스 시퀀스 발생 단계와;
    (c) 펄스 시퀀스의 제1 레이저 펄스로 제1 영역의 제1 부분을 조사하여 용해시키는 단계로서, 상기 제1 영역의 제1 부분은 냉각시 측방향으로 성장한 하나 이상의 결정을 형성하게 되는 것인 제1 영역의 제1 부분의 조사 및 용해 단계와;
    (d) 펄스 시퀀스의 제2 레이저 펄스로 제2 영역의 제1 부분을 조사하여 용해시키는 단계로서, 상기 제2 영역의 제1 부분은 냉각시 측방향으로 성장한 하나 이상의 결정을 형성하게 되는 것인 제2 영역의 제1 부분의 조사 및 용해 단계와;
    (e) 펄스 시퀀스의 제3 레이저 펄스로 복수 개의 영역 중 제2 영역의 제2 부분을 조사하여 용해시키는 단계로서, 상기 제2 영역의 제2 부분은 제2 영역의 제1 부분과 중첩되고 냉각시 측방향으로 성장한 하나 이상의 결정을 형성하는 것인 제2 영역의 제2 부분의 조사 및 용해 단계와;
    (f) 펄스 시퀀스의 제4 레이저 펄스로 복수 개의 영역 중 제1 영역의 제2 부분을 조사하여 용해시키는 단계로서, 상기 제1 영역의 제2 부분은 제1 영역의 제1 부분과 중첩되고 냉각시 측방향으로 성장한 하나 이상의 결정을 형성하는 것인 제1 영역의 제2 부분의 조사 및 용해 단계
    를 포함하는 것인 박막 처리 방법.
  27. 제26항에 있어서, 한정된 제1 영역의 제2 부분에서 측방향으로 성장한 하나 이상의 결정은, 한정된 제1 영역의 제1 부분에서 측방향으로 성장한 하나 이상의 결정의 신장부(elonggation)인 것인 박막 처리 방법.
  28. 제26항에 있어서, 제1 영역 및 제2 영역 중 적어도 하나에서 적어도 1개의 박막 트랜지스터를 제작하는 단계를 더 포함하는 것인 박막 처리 방법.
  29. 제26항에 있어서, 제1 영역 및 제2 영역에서 나중에 제작하려고 하는 소자와 적어도 같은 크기로 제1 영역 및 제2 영역 각각에 대해 소정의 폭을 형성하는 단계를 더 포함하는 것인 박막 처리 방법.
  30. 제26항에 있어서, 제1 영역 및 제2 영역에서 나중에 제작하려고 하는 박막 트랜지스터의 폭과 적어도 같은 크기로 제1 영역 및 제2 영역 각각에 대해 소정의 폭을 형성하는 단계를 더 포함하는 것인 박막 처리 방법.
  31. 제26항에 있어서, 제1 부분의 하나 이상의 결정의 측방향 성장 길이 미만인 길이만큼 제1 영역 및 제2 영역 각각의 제1 부분 및 제2 부분을 중첩하는 단계를 포함하는 것인 박막 처리 방법.
  32. 제26항에 있어서, 제1 부분의 하나 이상의 결정의 측방향 성장 길이의 90% 이하인 길이만큼 제1 영역 및 제2 영역 각각의 제1 부분 및 제2 부분을 중첩하는 단계를 포함하는 것인 박막 처리 방법.
  33. 제26항에 있어서, 측방향 성장 길이보다 길고 제1 부분의 하나 이상의 결정의 측방향 성장 길이의 약 2배 미만인 길이만큼 제1 영역 및 제2 영역 각각의 제1 부분 및 제2 부분을 중첩하는 단계를 포함하는 것인 박막 처리 방법.
  34. 제26항에 있어서, 제1 부분의 하나 이상의 결정의 측방향 성장 길이의 약 110% 초과 약 190% 미만인 길이만큼 제1 영역 및 제2 영역 각각의 제1 부분 및 제2 부분을 중첩하는 단계를 포함하는 것인 박막 처리 방법.
  35. 제26항에 있어서, 제1 영역 및 제2 영역 각각에 소정의 결정질 특성 세트를 제공하도록 선택된 길이만큼 제1 영역 및 제2 영역 각각의 제1 부분 및 제2 부분을 중첩하는 단계를 포함하는 것인 박막 처리 방법.
  36. 제35항에 있어서, 상기 소정의 결정질 특성 세트는 화소 TFT의 채널 영역에 적합한 것인 박막 처리 방법.
  37. 제26항에 있어서, 단계 (a) 내지 단계 (f)를 그 순서로 실행하는 단계를 포함하는 것인 박막 처리 방법.
  38. 제26항에 있어서, 상기 제1 영역 및 제2 영역은 비결정화된 박막에 의해 분리되는 것인 박막 처리 방법.
  39. 제26항에 있어서, 상기 제1 영역 및 제2 영역은 다결정질 박막에 의해 분리되는 것인 박막 처리 방법.
  40. 제26항에 있어서, 라인 빔에 대해 박막을 이동시키는 단계를 더 포함하는 것인 박막 처리 방법.
  41. 제26항에 있어서, 제1 영역 및 제2 영역의 제1 부분을 조사하는 동안 라인 빔에 대해 한 방향으로 박막을 스캔하는 단계와, 제1 영역 및 제2 영역의 제2 부분을 조사하는 동안 라인 빔에 대해 반대 방향으로 박막을 스캔하는 단계를 더 포함하는 것인 박막 처리 방법.
  42. 제26항에 있어서, 상기 라인 빔의 길이 대 폭 종횡비는 적어도 50인 것인 박막 처리 방법.
  43. 제26항에 있어서, 상기 라인 빔의 길이 대 폭 종횡비는 2×105 이하인 것인 박막 처리 방법.
  44. 제26항에 있어서, 상기 라인 빔의 길이는 기판의 길이의 적어도 절반인 것인 박막 처리 방법.
  45. 제26항에 있어서, 상기 라인 빔의 길이는 적어도 기판의 길이인 것인 박막 처리 방법.
  46. 제26항에 있어서, 상기 라인 빔의 길이는 약 10cm 내지 100cm 사이인 것인 박막 처리 방법.
  47. 제26항에 있어서, 마스크, 슬릿 및 직선형 가장자리 중 하나를 사용하여 펄스 시퀀스의 각 펄스를 라인 빔으로 성형하는 단계를 포함하는 것인 박막 처리 방법.
  48. 제26에 있어서, 결상 광학계를 이용하여 펄스 시퀀스의 각 펄스를 라인 빔으로 성형하는 단계를 포함하는 것인 박막 방법.
  49. 제26항에 있어서, 상기 라인 빔의 플루언스는 라인 빔의 길이를 따라 약 5% 미만으로 변하는 것인 박막 처리 방법.
  50. 제26항에 있어서, 상기 박막은 실리콘을 포함하는 것인 박막 처리 방법.
  51. 레이저 펄스 시퀀스를 제공하는 레이저 소스와;
    조사된 영역 내에서 박막의 두께 전체에 걸쳐 박막을 용해시키기에 충분한 플루언스를 지닌 라인 빔이 되도록 레이저 빔을 성형하는 레이저 광학계로서, 상기 라인 빔은 또한 소정의 길이와 폭을 지니게 되는 것인 레이저 광학계와;
    박막을 지지하고 적어도 일방향으로 평행 이동을 가능하게 하는 스테이지와;
    명령 세트를 저장하기 위한 메모리
    를 포함하는 박막을 처리하기 위한 장치로서, 상기 명령은
    (a) 박막 내에서 결정화될 복수 개의 이격된 영역을 형성하는 단계와;
    (b) 각각의 펄스가 대응하는 이격된 영역의 제1 부분을 조사하여 용해시키도록 선택된 속도에서 레이저 펄스 시퀀스에 대해 처음으로 상기 스테이지 상에서 박막을 연속하여 평행 이동시키는 단계로서, 상기 제1 부분은 냉각시 측방향으로 성장한 하나 이상의 결정을 형성하게 되는 것인 연속 평행 이동 단계와;
    (c) 각각의 펄스가 대응하는 이격된 영역의 제2 부분을 조사하여 용해시키도록 선택된 속도에서 레이저 펄스 시퀀스에 대해 2회째 상기 스테이지 상에서 박막 을 연속하여 평행 이동시키는 단계로서, 각각의 이격된 영역의 제1 부분 및 제2 부분은 부분적으로 중첩되고, 상기 제2 부분은 냉각시 측방향으로 성장한 하나 이상의 결정을 형성하게 되는 것인 연속 평행 이동 단계
    를 포함하는 것인 박막 처리용 장치.
  52. 제51항에 있어서, 상기 메모리는 제1 스캔과 제2 스캔 사이에서 스캔 방향을 역전시키기 위한 명령을 더 포함하는 것인 박막 처리용 장치.
  53. 제51항에 있어서, 상기 메모리는, 레이저 펄스의 시퀀스에 대해 여러 번 그리고 이격된 영역의 이미 조사된 부분과 부분적으로 중첩하는 각각의 이격된 영역의 일부를 각각 스캔 조사할 때, 스테이지를 연속하여 평행 이동시키기 위한 명령을 더 포함하는 것인 박막 처리용 장치.
  54. 제53항에 있어서, 상기 메모리는 각 스캔 사이에서 스캔 방향을 역전시키기 위한 명령을 더 포함하는 것인 박막 처리용 장치.
  55. 제51항에 있어서, 상기 메모리는 이격된 영역에서 나중에 제작하려고 하는 소자와 적어도 같은 크기로 각각의 이격된 영역에 대해 소정의 폭을 형성하기 위한 명령을 더 포함하는 것인 박막 처리용 장치.
  56. 제51항에 있어서, 상기 메모리는 이격된 영역에서 나중에 제작하려고 하는 박막 트랜지스터의 폭과 적어도 같은 크기로 각각의 이격된 영역에 대해 소정의 폭을 형성하기 위한 명령을 더 포함하는 것인 박막 처리용 장치.
  57. 제51항에 있어서, 상기 메모리는 제1 부분의 측방향으로 성장한 하나 이상의 결정의 측방향 성장 길이보다 작은 길이만큼 각각 이격된 영역의 제1 부분 및 제2 부분을 중첩시키기 위한 명령을 더 포함하는 것인 박막 처리용 장치.
  58. 제51항에 있어서, 상기 메모리는 제1 부분의 측방향으로 성장한 하나 이상의 결정의 측방향 성장 길이의 90% 이하인 길이만큼 각각 이격된 영역의 제1 부분 및 제2 부분을 중첩시키기 위한 명령을 더 포함하는 것인 박막 처리용 장치.
  59. 제51항에 있어서, 상기 메모리는 측방향 성장 길이보다 길고 제1 부분의 측방향으로 성장한 하나 이상의 결정의 측방향 성장 길이의 약 2배 미만의 길이만큼 각각 이격된 영역의 제1 부분 및 제2 부분을 중첩시키기 위한 명령을 더 포함하는 것인 박막 처리용 장치.
  60. 제51항에 있어서, 상기 메모리는 제1 부분의 측방향으로 성장한 하나 이상의 결정의 측방향 성장 길이의 약 110% 초과 약 190% 미만인 길이만큼 각각 이격된 영역의 제1 부분 및 제2 부분을 중첩시키기 위한 명령을 더 포함하는 것인 박막 처리 용 장치.
  61. 제51항에 있어서, 상기 메모리는 이격된 영역에 소정의 결정질 특성 세트를 제공하도록 선택된 길이만큼 각각 이격된 영역의 제1 부분 및 제2 부분을 중첩시키기 위한 명령을 더 포함하는 것인 박막 처리용 장치.
  62. 제61항에 있어서, 상기 소정의 결정질 특성 세트는 화소 TFT의 채널 영역에 적합한 것인 박막 처리용 장치.
  63. 제51항에 있어서, 상기 레이저 광학계는 적어도 50의 길이 대 폭 종횡비를 갖도록 라인 빔을 성형하는 것인 박막 처리용 장치.
  64. 제51항에 있어서, 상기 레이저 광학계는 2×105 이하의 길이 대 폭 종횡비를 갖도록 라인 빔을 성형하는 것인 박막 처리용 장치.
  65. 제51항에 있어서, 상기 레이저 광학계는 적어도 박막의 절반만큼의 길이가 되도록 라인 빔을 성형하는 것인 박막 처리용 장치.
  66. 제51항에 있어서, 상기 레이저 광학계는 적어도 박막의 길이가 되도록 라인 빔을 성형하는 것인 박막 처리용 장치.
  67. 제51항에 있어서, 상기 레이저 광학계는 약 10cm 내지 100cm 사이의 길이를 갖도록 라인 빔을 성형하는 것인 박막 처리용 장치.
  68. 제51항에 있어서, 상기 레이저 광학계는 마스크, 슬릿 및 직선형 가장자리 중 하나를 포함하는 것인 박막 처리용 장치.
  69. 제51항에 있어서, 상기 레이저 광학계는 결상 광학계를 포함하는 것인 박막 처리용 장치.
  70. 제51항에 있어서, 상기 레이저 광학계는 라인 빔의 길이를 따라 약 5% 미만으로 변하는 플루언스를 갖도록 라인 빔을 성형하는 것인 박막 처리용 장치.
  71. 제51항에 있어서, 상기 박막은 실리콘을 포함하는 것인 박막 처리용 장치.
  72. TFT의 행과 열이 결정화된 박막의 칼럼 내에 나중에 제작될 수 있도록 위치 설정 및 크기가 정해지고 TFT의 채널 영역에 적합한 소정의 결정질 품질의 세트를 구비하는 결정화된 박막의 칼럼과;
    결정화된 박막의 상기 칼럼들 사이의 미처리된 박막의 칼럼
    을 포함하는 박막.
  73. 제72항에 있어서, 상기 미처리된 박막의 칼럼은 비정질 막을 포함하는 것인 박막.
  74. 제72항에 있어서, 상기 미처리된 박막의 칼럼은 다결정질 막을 포함하는 것인 박막.
KR1020087006314A 2005-08-16 2006-08-16 박막의 고수율 결정화 KR101368570B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US70844705P 2005-08-16 2005-08-16
US60/708,447 2005-08-16
PCT/US2006/032037 WO2007022302A2 (en) 2005-08-16 2006-08-16 High throughput crystallization of thin films

Publications (2)

Publication Number Publication Date
KR20080049743A true KR20080049743A (ko) 2008-06-04
KR101368570B1 KR101368570B1 (ko) 2014-02-27

Family

ID=37600991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087006314A KR101368570B1 (ko) 2005-08-16 2006-08-16 박막의 고수율 결정화

Country Status (7)

Country Link
US (1) US20090218577A1 (ko)
EP (1) EP1927127A2 (ko)
JP (1) JP2009505432A (ko)
KR (1) KR101368570B1 (ko)
CN (1) CN101288155A (ko)
TW (1) TWI524384B (ko)
WO (1) WO2007022302A2 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
CA2389607A1 (en) 2000-10-10 2002-04-18 The Trustees Of Columbia University Method and apparatus for processing thin metal layers
WO2004017380A2 (en) 2002-08-19 2004-02-26 The Trustees Of Columbia University In The City Of New York A single-shot semiconductor processing system and method having various irradiation patterns
JP4873858B2 (ja) 2002-08-19 2012-02-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エッジ領域を最小にするために基板のフィルム領域のレーザ結晶化処理方法及び装置並びにそのようなフィルム領域の構造
WO2004075263A2 (en) 2003-02-19 2004-09-02 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
US7311778B2 (en) * 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
DE102007025942A1 (de) * 2007-06-04 2008-12-11 Coherent Gmbh Verfahren zur selektiven thermischen Oberflächenbehandlung eines Flächensubstrates
KR20100074193A (ko) 2007-09-21 2010-07-01 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 박막 트랜지스터에서 사용되는 측면 결정화된 반도체 섬의 집합
JP5385289B2 (ja) * 2007-09-25 2014-01-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 横方向に結晶化した薄膜上に作製される薄膜トランジスタデバイスにおいて高い均一性を生成する方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
JP5443377B2 (ja) 2007-11-21 2014-03-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エピタキシャルに配向された厚膜を調製するための調製システムおよび方法
WO2009157373A1 (ja) * 2008-06-26 2009-12-30 株式会社Ihi レーザアニール方法及び装置
JP5540476B2 (ja) * 2008-06-30 2014-07-02 株式会社Ｉｈｉ レーザアニール装置
EP2351067A4 (en) 2008-11-14 2013-07-03 Univ Columbia SYSTEMS AND METHODS FOR CRYSTALLIZATION OF THIN FILMS
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
TWI528418B (zh) 2009-11-30 2016-04-01 應用材料股份有限公司 在半導體應用上的結晶處理
TWI556284B (zh) * 2009-12-31 2016-11-01 紐約市哥倫比亞大學理事會 非週期性脈衝連續橫向結晶之系統及方法
MX2012013996A (es) * 2010-06-03 2013-04-11 Univ Columbia Cristalizacion de escaneo de linea de un solo escaneo con el uso de elementos de escaneo superpuestos.
US20120260847A1 (en) * 2011-04-12 2012-10-18 Coherent Gmbh Amorphous silicon crystallization using combined beams from multiple oscillators
JP2015516694A (ja) * 2012-05-14 2015-06-11 ザ・トラスティーズ・オブ・コロンビア・ユニバーシティ・イン・ザ・シティ・オブ・ニューヨーク 薄膜の改良型エキシマレーザアニーリング
KR102440115B1 (ko) * 2015-11-13 2022-09-05 삼성디스플레이 주식회사 엑시머 레이저 어닐링 방법
WO2017120584A1 (en) 2016-01-08 2017-07-13 The Trustees Of Columbia University In The City Of New York Methods and systems for spot beam crystallization
CN106784412B (zh) * 2017-03-30 2019-02-26 武汉华星光电技术有限公司 柔性有机发光二极管显示器及其制作方法

Family Cites Families (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2030468A5 (ko) * 1969-01-29 1970-11-13 Thomson Brandt Csf
US4309225A (en) * 1979-09-13 1982-01-05 Massachusetts Institute Of Technology Method of crystallizing amorphous material with a moving energy beam
EP0193830A3 (en) * 1980-04-10 1986-10-01 Massachusetts Institute Of Technology Solar cell device incorporating plural constituent solar cells
US4382658A (en) * 1980-11-24 1983-05-10 Hughes Aircraft Company Use of polysilicon for smoothing of liquid crystal MOS displays
US4639277A (en) * 1984-07-02 1987-01-27 Eastman Kodak Company Semiconductor material on a substrate, said substrate comprising, in order, a layer of organic polymer, a layer of metal or metal alloy and a layer of dielectric material
JPS62293740A (ja) * 1986-06-13 1987-12-21 Fujitsu Ltd 半導体装置の製造方法
US5204659A (en) * 1987-11-13 1993-04-20 Honeywell Inc. Apparatus and method for providing a gray scale in liquid crystal flat panel displays
KR920010885A (ko) * 1990-11-30 1992-06-27 카나이 쯔또무 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
CA2061796C (en) * 1991-03-28 2002-12-24 Kalluri R. Sarma High mobility integrated drivers for active matrix displays
JP3213338B2 (ja) * 1991-05-15 2001-10-02 株式会社リコー 薄膜半導体装置の製法
JPH05237683A (ja) * 1992-02-18 1993-09-17 Kosho Seisakusho:Kk レーザアニール処理装置及びその制御方法
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
US5285236A (en) * 1992-09-30 1994-02-08 Kanti Jain Large-area, high-throughput, high-resolution projection imaging system
US5291240A (en) * 1992-10-27 1994-03-01 Anvik Corporation Nonlinearity-compensated large-area patterning system
JPH076960A (ja) * 1993-06-16 1995-01-10 Fuji Electric Co Ltd 多結晶半導体薄膜の生成方法
US5395481A (en) * 1993-10-18 1995-03-07 Regents Of The University Of California Method for forming silicon on a glass substrate
JP2646977B2 (ja) * 1993-11-29 1997-08-27 日本電気株式会社 順スタガ型薄膜トランジスタの製造方法
US5496768A (en) * 1993-12-03 1996-03-05 Casio Computer Co., Ltd. Method of manufacturing polycrystalline silicon thin film
JPH07249591A (ja) * 1994-03-14 1995-09-26 Matsushita Electric Ind Co Ltd 半導体薄膜のレーザーアニール方法及び薄膜半導体素子
JP3072005B2 (ja) * 1994-08-25 2000-07-31 シャープ株式会社 半導体装置及びその製造方法
US5756364A (en) * 1994-11-29 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Laser processing method of semiconductor device using a catalyst
US5742426A (en) * 1995-05-25 1998-04-21 York; Kenneth K. Laser beam treatment pattern smoothing device and laser beam treatment pattern modulator
TW297138B (ko) * 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk
US6524977B1 (en) * 1995-07-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Method of laser annealing using linear beam having quasi-trapezoidal energy profile for increased depth of focus
US5721606A (en) * 1995-09-07 1998-02-24 Jain; Kanti Large-area, high-throughput, high-resolution, scan-and-repeat, projection patterning system employing sub-full mask
JPH11513520A (ja) * 1995-09-29 1999-11-16 セージ テクノロジー，インコーポレイテッド 光学デジタル媒体記録および複製システム
JP3477969B2 (ja) * 1996-01-12 2003-12-10 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法及び液晶表示装置
US5858807A (en) * 1996-01-17 1999-01-12 Kabushiki Kaisha Toshiba Method of manufacturing liquid crystal display device
DE19707834A1 (de) * 1996-04-09 1997-10-16 Zeiss Carl Fa Materialbestrahlungsgerät und Verfahren zum Betrieb von Materialbestrahlungsgeräten
US5997642A (en) * 1996-05-21 1999-12-07 Symetrix Corporation Method and apparatus for misted deposition of integrated circuit quality thin films
JP3204986B2 (ja) * 1996-05-28 2001-09-04 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
JP3917698B2 (ja) * 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
US5861991A (en) * 1996-12-19 1999-01-19 Xerox Corporation Laser beam conditioner using partially reflective mirrors
US6020244A (en) * 1996-12-30 2000-02-01 Intel Corporation Channel dopant implantation with automatic compensation for variations in critical dimension
JP4056577B2 (ja) * 1997-02-28 2008-03-05 株式会社半導体エネルギー研究所 レーザー照射方法
US6014944A (en) * 1997-09-19 2000-01-18 The United States Of America As Represented By The Secretary Of The Navy Apparatus for improving crystalline thin films with a contoured beam pulsed laser
JP3462053B2 (ja) * 1997-09-30 2003-11-05 株式会社半導体エネルギー研究所 ビームホモジェナイザーおよびレーザー照射装置およびレーザー照射方法および半導体デバイス
KR20010033202A (ko) * 1997-12-17 2001-04-25 모리시타 요이찌 반도체박막의 제조방법과 그 제조장치 및 반도체소자와 그제조방법
JPH11186189A (ja) * 1997-12-17 1999-07-09 Semiconductor Energy Lab Co Ltd レーザー照射装置
KR100284708B1 (ko) * 1998-01-24 2001-04-02 구본준, 론 위라하디락사 실리콘박막을결정화하는방법
JP3807576B2 (ja) * 1998-01-28 2006-08-09 シャープ株式会社 重合性化合物、重合性樹脂材料組成物、重合硬化物及び液晶表示装置
US6504175B1 (en) * 1998-04-28 2003-01-07 Xerox Corporation Hybrid polycrystalline and amorphous silicon structures on a shared substrate
JP2000066133A (ja) * 1998-06-08 2000-03-03 Sanyo Electric Co Ltd レ―ザ―光照射装置
KR100296109B1 (ko) * 1998-06-09 2001-10-26 구본준, 론 위라하디락사 박막트랜지스터제조방법
KR100292048B1 (ko) * 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
JP2000010058A (ja) * 1998-06-18 2000-01-14 Hamamatsu Photonics Kk 空間光変調装置
US6555422B1 (en) * 1998-07-07 2003-04-29 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
JP3156776B2 (ja) * 1998-08-03 2001-04-16 日本電気株式会社 レーザ照射方法
GB9819338D0 (en) * 1998-09-04 1998-10-28 Philips Electronics Nv Laser crystallisation of thin films
EP1744349A3 (en) * 1998-10-05 2007-04-04 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, beam homogenizer, semiconductor device, and method of manufacturing the semiconductor device
US6203952B1 (en) * 1999-01-14 2001-03-20 3M Innovative Properties Company Imaged article on polymeric substrate
TW444247B (en) * 1999-01-29 2001-07-01 Toshiba Corp Laser beam irradiating device, manufacture of non-single crystal semiconductor film, and manufacture of liquid crystal display device
US6535535B1 (en) * 1999-02-12 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and semiconductor device
US6393042B1 (en) * 1999-03-08 2002-05-21 Semiconductor Energy Laboratory Co., Ltd. Beam homogenizer and laser irradiation apparatus
JP4403599B2 (ja) * 1999-04-19 2010-01-27 ソニー株式会社 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
US6190985B1 (en) * 1999-08-17 2001-02-20 Advanced Micro Devices, Inc. Practical way to remove heat from SOI devices
KR100671212B1 (ko) * 1999-12-31 2007-01-18 엘지.필립스 엘시디 주식회사 폴리실리콘 형성방법
US6368945B1 (en) * 2000-03-16 2002-04-09 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US6531681B1 (en) * 2000-03-27 2003-03-11 Ultratech Stepper, Inc. Apparatus having line source of radiant energy for exposing a substrate
JP4588167B2 (ja) * 2000-05-12 2010-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6521492B2 (en) * 2000-06-12 2003-02-18 Seiko Epson Corporation Thin-film semiconductor device fabrication method
CA2389607A1 (en) * 2000-10-10 2002-04-18 The Trustees Of Columbia University Method and apparatus for processing thin metal layers
AU2002235144A1 (en) * 2000-11-27 2002-06-03 The Trustees Of Columbia University In The City Of New York Process and mask projection system for laser crystallization processing of semiconductor film regions on a substrate
TWI313059B (ko) * 2000-12-08 2009-08-01 Sony Corporatio
US6908835B2 (en) * 2001-04-19 2005-06-21 The Trustees Of Columbia University In The City Of New York Method and system for providing a single-scan, continuous motion sequential lateral solidification
US6675057B2 (en) * 2001-04-25 2004-01-06 Intel Corporation Integrated circuit annealing methods and apparatus
SG108262A1 (en) * 2001-07-06 2005-01-28 Inst Data Storage Method and apparatus for cutting a multi-layer substrate by dual laser irradiation
KR100662494B1 (ko) * 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막 결정화방법 및 이를 이용한 액정표시소자의제조방법
CN1330797C (zh) * 2001-08-27 2007-08-08 纽约市哥伦比亚大学托管会 通过对相对于沟道区域的微结构的自觉偏移提高多晶薄膜晶体管器件之间均匀性的方法
TW582062B (en) * 2001-09-14 2004-04-01 Sony Corp Laser irradiation apparatus and method of treating semiconductor thin film
JP3903761B2 (ja) * 2001-10-10 2007-04-11 株式会社日立製作所 レ−ザアニ−ル方法およびレ−ザアニ−ル装置
US6767804B2 (en) * 2001-11-08 2004-07-27 Sharp Laboratories Of America, Inc. 2N mask design and method of sequential lateral solidification
US7078322B2 (en) * 2001-11-29 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor
US6526585B1 (en) * 2001-12-21 2003-03-04 Elton E. Hill Wet smoke mask
US7192479B2 (en) * 2002-04-17 2007-03-20 Sharp Laboratories Of America, Inc. Laser annealing mask and method for smoothing an annealed surface
US6977775B2 (en) * 2002-05-17 2005-12-20 Sharp Kabushiki Kaisha Method and apparatus for crystallizing semiconductor with laser beams
US6984573B2 (en) * 2002-06-14 2006-01-10 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and apparatus
JP4873858B2 (ja) * 2002-08-19 2012-02-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エッジ領域を最小にするために基板のフィルム領域のレーザ結晶化処理方法及び装置並びにそのようなフィルム領域の構造
WO2004017380A2 (en) * 2002-08-19 2004-02-26 The Trustees Of Columbia University In The City Of New York A single-shot semiconductor processing system and method having various irradiation patterns
CN100336941C (zh) * 2002-08-19 2007-09-12 纽约市哥伦比亚大学托管会 改进衬底上薄膜区域内诸区及其边缘区内均一性以及这种薄膜区域之结构的激光结晶处理工艺与系统
JP2004087535A (ja) * 2002-08-22 2004-03-18 Sony Corp 結晶質半導体材料の製造方法および半導体装置の製造方法
JP4474108B2 (ja) * 2002-09-02 2010-06-02 株式会社 日立ディスプレイズ 表示装置とその製造方法および製造装置
KR100916656B1 (ko) * 2002-10-22 2009-09-08 삼성전자주식회사 레이저 조사 장치 및 이를 이용한 다결정 규소 박막트랜지스터의 제조 방법
KR100496251B1 (ko) * 2002-11-25 2005-06-17 엘지.필립스 엘시디 주식회사 순차측면고상 결정화 기술을 이용한 비정질 실리콘층의결정화 방법
EP1468774B1 (en) * 2003-02-28 2009-04-15 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and method for manufacturing semiconductor device
US7210820B2 (en) * 2003-05-07 2007-05-01 Resonetics, Inc. Methods and apparatuses for homogenizing light
KR100519948B1 (ko) * 2003-05-20 2005-10-10 엘지.필립스 엘시디 주식회사 비정질 실리콘의 결정화 공정 및 이를 이용한 스위칭 소자
JP4470395B2 (ja) * 2003-05-30 2010-06-02 日本電気株式会社 半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ
JP4408668B2 (ja) * 2003-08-22 2010-02-03 三菱電機株式会社 薄膜半導体の製造方法および製造装置
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005029549A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
US7164152B2 (en) * 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029547A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
TWI359441B (en) * 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
WO2005029546A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
WO2005029548A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York System and process for providing multiple beam sequential lateral solidification
WO2005029550A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for producing crystalline thin films with a uniform crystalline orientation
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
KR100971951B1 (ko) * 2003-09-17 2010-07-23 엘지디스플레이 주식회사 엑시머 레이저를 이용한 비정질 실리콘 박막 결정화 방법
US7311778B2 (en) * 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
KR100698056B1 (ko) * 2003-12-26 2007-03-23 엘지.필립스 엘시디 주식회사 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법
JP2005217214A (ja) * 2004-01-30 2005-08-11 Hitachi Ltd 半導体薄膜の製造方法及び画像表示装置
US7199397B2 (en) * 2004-05-05 2007-04-03 Au Optronics Corporation AMOLED circuit layout
KR100689315B1 (ko) * 2004-08-10 2007-03-08 엘지.필립스 엘시디 주식회사 실리콘 박막 결정화 장치 및 이를 이용한 결정화 방법
KR20070090246A (ko) * 2004-12-22 2007-09-05 칼 짜이스 레이저 옵틱스 게엠베하 선형 빔을 형성하기 위한 광 조명 시스템
KR101132404B1 (ko) * 2005-08-19 2012-04-03 삼성전자주식회사 다결정 실리콘 박막의 제조 방법 및 이를 포함하는 박막트랜지스터의 제조 방법
US7192818B1 (en) * 2005-09-22 2007-03-20 National Taiwan University Polysilicon thin film fabrication method
WO2008104346A2 (en) * 2007-02-27 2008-09-04 Carl Zeiss Laser Optics Gmbh Continuous coating installation and methods for producing crystalline thin films and solar cells

Also Published As

Publication number Publication date
WO2007022302A2 (en) 2007-02-22
KR101368570B1 (ko) 2014-02-27
TWI524384B (zh) 2016-03-01
TW200713424A (en) 2007-04-01
JP2009505432A (ja) 2009-02-05
EP1927127A2 (en) 2008-06-04
CN101288155A (zh) 2008-10-15
WO2007022302A3 (en) 2007-04-12
US20090218577A1 (en) 2009-09-03

Similar Documents

Publication Publication Date Title
KR101368570B1 (ko) 박막의 고수율 결정화
JP5789011B2 (ja) 薄膜の直線走査連続横方向凝固
US8598588B2 (en) Systems and methods for processing a film, and thin films
US7318866B2 (en) Systems and methods for inducing crystallization of thin films using multiple optical paths
US6573163B2 (en) Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
US8802580B2 (en) Systems and methods for the crystallization of thin films
KR101250629B1 (ko) 고주파 레이저를 사용하는 박막의 균일한 순차적 측면 고상화를 위한 시스템 및 방법
US6495405B2 (en) Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films
US7164152B2 (en) Laser-irradiated thin films having variable thickness
US20020102821A1 (en) Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films
US20030148566A1 (en) Production method for flat panel display
US20110108843A1 (en) Collections of laterally crystallized semiconductor islands for use in thin film transistors
KR100619197B1 (ko) 반도체 박막의 결정 성장 장치 및 결정 성장 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180207

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee