KR20080031798A - 기판 처리 시스템의 처리 레시피 최적화 방법 - Google Patents

기판 처리 시스템의 처리 레시피 최적화 방법 Download PDF

Info

Publication number
KR20080031798A
KR20080031798A KR1020070099726A KR20070099726A KR20080031798A KR 20080031798 A KR20080031798 A KR 20080031798A KR 1020070099726 A KR1020070099726 A KR 1020070099726A KR 20070099726 A KR20070099726 A KR 20070099726A KR 20080031798 A KR20080031798 A KR 20080031798A
Authority
KR
South Korea
Prior art keywords
processing
recipe
substrate
processing apparatus
host computer
Prior art date
Application number
KR1020070099726A
Other languages
English (en)
Other versions
KR101134258B1 (ko
Inventor
가나메 야마지
기요시 스즈끼
유우이찌 다께나가
Original Assignee
도쿄 엘렉트론 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄 엘렉트론 가부시키가이샤 filed Critical 도쿄 엘렉트론 가부시키가이샤
Publication of KR20080031798A publication Critical patent/KR20080031798A/ko
Application granted granted Critical
Publication of KR101134258B1 publication Critical patent/KR101134258B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B13/00—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion
    • G05B13/02—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric
    • G05B13/0205—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric not using a model or a simulator of the controlled system
    • G05B13/021—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric not using a model or a simulator of the controlled system in which a variable is automatically adjusted to optimise the performance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Medical Informatics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • Software Systems (AREA)
  • Automation & Control Theory (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 처리 레시피를 기초로 하여 피처리 기판의 성막 처리를 실행하는 기판 처리 장치와, 상기 처리 레시피의 최적화 계산을 행하는 데이터 처리 장치와, 호스트 컴퓨터를 네트워크로 접속한 기판 처리 시스템의 처리 레시피 최적화 방법이다. 본 발명은, 상기 기판 처리 장치에서 성막 처리된 피처리 기판의 막두께를 측정하는 공정과, 측정하여 얻어진 막두께가 목표 막두께로부터 벗어나 있고, 그 차이가 허용 범위를 초과하는 경우에, 상기 호스트 컴퓨터로부터 상기 기판 처리 장치에 처리 레시피 최적화 처리 실행 지령을 송신하는 공정과, 상기 호스트 컴퓨터로부터의 처리 레시피 최적화 처리 실행 지령을 기초로 하여 상기 기판 처리 장치로부터 상기 데이터 처리 장치로 필요한 데이터를 송신하고, 상기 데이터 처리 장치에 목표 막두께가 얻어지는 최적의 처리 레시피를 산출하기 위해 처리 레시피 최적화 계산을 실행시키고, 그 결과를 기초로 하여 상기 기판 처리 장치에 있어서의 처리 레시피를 갱신하는 공정을 구비하고 있다.
호스트 컴퓨터, 열처리 장치, 웨이퍼 보트, 네트워크, 처리 레시피 데이터

Description

기판 처리 시스템의 처리 레시피 최적화 방법{METHOD FOR OPTIMIZING PROCESSING RECIPE OF SUBSTRATE PROCESSING SYSTEM}
본 발명은 기판 처리 시스템의 처리 레시피 최적화 방법에 관한 것이다.
반도체 디바이스의 제조에 있어서는, 피처리 기판 예를 들어 반도체 웨이퍼(이하, 단순히「웨이퍼」라고도 함)에 대해 성막, 확산, 어닐, 에칭 등의 처리를 실시하기 위해 다양한 기판 처리 장치가 사용된다. 이와 같은 기판 처리 장치로서, 예를 들어 웨이퍼에 대해 열처리를 실시함으로써 웨이퍼 상에 산화막 등의 박막을 성막하는 열처리 장치를 들 수 있다. 예를 들어 종형의 열처리로를 구비하는 종형 열처리 장치에서는, 웨이퍼 보트라 불리우는 보유 지지구에 다수매의 웨이퍼가 선반 형상으로 보유 지지되고, 상기 웨이퍼 보트가 열처리로 중에 반입되어 성막 처리가 행해진다.
그런데, 웨이퍼의 성막 처리는 예를 들어 성막할 박막의 종류, 막두께 등에 따라서, 설정 압력, 히터 설정 온도, 가스 유량 등의 각종 처리 조건을 포함하는 처리 레시피(처리 매개 변수의 설정치)를 기초로 하여 행해진다. 처리 레시피는 실제로 웨이퍼 보트에 조정용 웨이퍼(더미 웨이퍼)를 만재하여 성막 처리를 행하 고, 그 처리 결과를 기초로 하여 처리 레시피를 조정하는 작업을 반복함으로써 최적화된다.
보다 구체적으로는, 처리 레시피의 최적화 처리는 웨이퍼 상에 성막된 박막의 막두께를 막두께 측정 장치에 의해 측정하고, 상기 막두께 데이터를 예를 들어 플렉시블 디스크 등의 기록 매체를 통해 작업자에 의한 조작으로 열처리 장치에 취입하고, 혹은 열처리 장치측에 자동으로 송신하여, 측정된 막두께 데이터와 목표 막두께의 차이가 없어지도록 처리 레시피를 산출한다는 것에 의해 행해지고 있다(예를 들어, 일본 특허 공개 제2001-217233호 공보, 일본 특허 공개 제2002-43300호 공보 참조).
그런데, 처리 레시피를 최적화하기 위한 데이터 처리 연산을 열처리 장치 등의 기판 처리 장치 자체에서 행하는 것은 연산의 부담이 크다. 이로 인해, 기판 처리 장치의 웨이퍼 처리의 처리량이 저하되는 문제가 발생한다. 이것을 회피하기 위해, 종래에는 상기 연산을 위한 데이터 처리 장치(예를 들어 어드밴스드 그룹 컨트롤러)를 별개로 구성하고, 데이터 처리 장치와 기판 처리 장치를 네트워크를 통해 접속하고, 기판 처리 장치로부터 데이터 처리 장치로 필요한 데이터를 모두 송신하여, 데이터 처리 장치에 처리 레시피를 최적화하기 위한 계산 처리를 행하게 하고 있다(예를 들어, 일본 특허 공개 제2003-217995호 공보 참조).
그런데, 최근 반도체 디바이스의 제조에 있어서는, 호스트 컴퓨터에 의해 생산 관리가 행해지도록 되어 있다. 따라서, 웨이퍼에 대한 프로세스 처리의 목표치(예를 들어 웨이퍼에 형성되는 막두께의 목표 막두께) 등에 대해서도 호스트 컴퓨터측에서 관리하고, 실제의 처리 결과가 목표치로부터 벗어나 있는 경우에 처리 레시피를 최적화하는 계산 처리에 대해서도 호스트 컴퓨터측으로부터의 지령으로 실행할 수 있는 것이 기대된다.
그러나, 종래에는 기판 처리 장치측에서 막두께의 목표치 등을 관리하고 있고, 처리 레시피를 최적화하기 위한 계산 처리에 대해서도 기판 처리 장치측으로부터의 지령으로 행해지고 있었다. 즉, 호스트 컴퓨터측으로부터의 지령으로 처리 레시피를 최적화하는 처리를 행할 수는 없었다.
이러한 점, 막두께 데이터와 처리 조건 데이터를 호스트 컴퓨터측에서 수신하여 최적화 계산을 실행하고, 프로세스 레시피를 최적화하는 것도 알려져 있다(예를 들어 일본 특허 공개 제2004-319574호 공보 참조). 그런데, 호스트 컴퓨터측에서 웨이퍼 처리 조건의 최적화 계산을 포함한 모든 처리를 행하도록 하면, 호스트 컴퓨터측의 부담이 증대하여 공장 전체의 처리량이 저하되는 문제가 발생하게 된다.
본 발명은, 상기 사정에 비추어 이루어진 것으로, 호스트 컴퓨터로부터의 지령에 따라서 기판 처리 장치가 데이터 처리 장치에 처리 레시피의 최적화 계산을 행하게 할 수 있는 기판 처리 시스템의 처리 레시피 최적화 방법을 제공하는 것에 있다.
본 발명은, 처리 레시피를 기초로 하여 피처리 기판의 성막 처리를 실행하는 기판 처리 장치와, 상기 처리 레시피의 최적화 계산을 행하는 데이터 처리 장치와, 호스트 컴퓨터를 네트워크로 접속한 기판 처리 시스템의 처리 레시피 최적화 방법이며, 상기 기판 처리 장치에서 성막 처리된 피처리 기판의 막두께를 측정하는 공정과, 측정하여 얻어진 막두께가 목표 막두께로부터 벗어나 있고, 그 차이가 허용 범위를 초과하는 경우에 상기 호스트 컴퓨터로부터 상기 기판 처리 장치에 처리 레시피 최적화 처리 실행 지령을 송신하는 공정과, 상기 호스트 컴퓨터로부터의 처리 레시피 최적화 처리 실행 지령을 기초로 하여 상기 기판 처리 장치로부터 상기 데이터 처리 장치로 필요한 데이터를 송신하고, 상기 데이터 처리 장치에 목표 막두께가 얻어지는 최적의 처리 레시피를 산출하기 위해 처리 레시피 최적화 계산을 실행시키고, 그 결과를 기초로 하여 상기 기판 처리 장치에 있어서의 처리 레시피를 갱신하는 공정을 구비한 것을 특징으로 하는 기판 처리 시스템의 처리 레시피 최적화 방법이다.
본 발명에 따르면, 기판 처리 장치가 호스트 컴퓨터로부터의 지령을 받아 데이터 처리 장치에 처리 레시피의 최적화 계산을 행하게 한다. 이에 의해, 호스트 컴퓨터로부터의 지령을 기초로 하는 처리 레시피 최적화 처리의 실행이 가능하다. 이에 의해, 프로세스 처리의 목표치(예를 들어 목표 막두께) 등에 대해서도 호스트 컴퓨터측에서 관리할 수 있다. 따라서, 처리 레시피 최적화 처리를 실행해야 하는지 여부의 판단도 호스트 컴퓨터측에서 행할 수 있다. 이로 인해, 목표치로부터 어느 정도 벗어나 있는 경우에 처리 레시피 최적화 처리를 실행시킬지 등에 대해서도 호스트 컴퓨터측에서 자유롭게 설정하여 관리할 수 있다. 또한, 본 발명에 따르면, 호스트 컴퓨터측으로부터의 지령에 의해 자동적으로 처리 레시피의 최적화를 행할 수 있다.
또한, 최적화 계산에 의해 얻어진 처리 레시피는 호스트 컴퓨터측에 송신되어 다음의 지시를 대기할 필요없이, 기판 처리 장치측에서 바로 갱신될 수 있다. 이에 의해, 처리 레시피 최적화 처리를 일단 종료시킬 수 있다. 이에 의해, 호스트 컴퓨터측으로부터의 지시 대기 때문에 처리 레시피 최적화 처리가 비지(busy) 상태가 되어, 기판 처리 장치가 다른 처리를 접수할 수 없게 되는 것이 방지될 수 있다.
바람직하게는, 본 발명에 의한 방법은, 처리 레시피가 갱신되었을 때, 상기 갱신 후의 처리 레시피를 상기 기판 처리 장치로부터 상기 호스트 컴퓨터로 송신하는 공정과, 상기 호스트 컴퓨터에 의해 갱신 후의 처리 레시피를 허용할 수 있는 것인지 여부를 판단하는 공정을 더 구비한다.
이 경우, 호스트 컴퓨터측에서, 기판 처리 장치에 다음의 피처리 기판의 처리 실행 지령을 송신하기 전에, 갱신한 처리 레시피를 허용할 수 있는 것인지 여부를 판단할 수 있다. 또한, 처리 레시피 최적화 계산에 의해 자동적으로 얻어진 처리 레시피를 허용할 수 없는 것임에도 불구하고, 다음의 피처리 기판의 처리에 이 용되는 것을 방지할 수 있다.
더 바람직하게는, 상기 호스트 컴퓨터에 의해 갱신 후의 처리 레시피를 허용할 수 있는 것이라 판단된 경우에는, 상기 기판 처리 장치에 대해 다음의 기판 처리 실행 지령이 송신되고, 상기 호스트 컴퓨터에 의해 갱신 후의 처리 레시피를 허용할 수 없는 것이라 판단된 경우에는, 상기 기판 처리 장치에 대해 처리 레시피를 갱신 전의 처리 레시피로 복귀시키기 위해 처리 레시피 복원 지령이 송신된다. 이에 의해, 갱신 전의 처리 레시피로 피처리 기판의 성막 처리를 실행한 후에, 처리 레시피의 최적화 계산을 재실행시킬 수 있다.
또한, 바람직하게는, 상기 피처리 기판의 막두께를 측정하는 공정은 상기 호스트 컴퓨터에 접속된 막두께 측정 장치에 의해 행해진다. 혹은, 바람직하게는, 상기 피처리 기판의 막두께를 측정하는 공정은 상기 기판 처리 장치에 접속된 막두께 측정 장치에 의해 행해진다.
또한, 본 발명은, 처리 레시피를 기초로 하여 피처리 기판의 처리를 실행하는 기판 처리 장치와, 상기 처리 레시피의 최적화 계산을 행하는 데이터 처리 장치와, 호스트 컴퓨터를 네트워크로 접속한 기판 처리 시스템의 처리 레시피 최적화 방법이며, 소정의 조건이 적합한 경우에 상기 호스트 컴퓨터로부터 상기 기판 처리 장치에 처리 레시피 최적화 처리 실행 지령을 송신하는 공정과, 상기 호스트 컴퓨터로부터의 처리 레시피 최적화 처리 실행 지령을 기초로 하여 상기 기판 처리 장치로부터 상기 데이터 처리 장치로 필요한 데이터(예를 들어 처리 레시피의 데이터 및 그 처리 레시피에 의한 처리 결과인 상기 피처리 기판의 막두께 데이터)를 송신 하고, 상기 데이터 처리 장치에 최적의 처리 레시피를 산출하기 위해 처리 레시피 최적화 계산을 실행시키고, 그 결과를 기초로 하여 상기 기판 처리 장치에 있어서의 처리 레시피를 갱신하는 공정을 구비한 것을 특징으로 하는 기판 처리 시스템의 처리 레시피 최적화 방법이다.
본 발명에 따르면, 호스트 컴퓨터로부터의 지령을 기초로 하는 처리 레시피 최적화 처리의 실행이 가능하다.
바람직하게는, 본 발명에 의한 방법은, 처리 레시피가 갱신되었을 때, 상기 갱신 후의 처리 레시피를 상기 기판 처리 장치로부터 상기 호스트 컴퓨터로 송신하는 공정과, 상기 호스트 컴퓨터에 의해 갱신 후의 처리 레시피를 허용할 수 있는 것인지 여부를 판단하는 공정을 더 구비한다.
이 경우, 또한 상기 호스트 컴퓨터에 의해 갱신 후의 처리 레시피를 허용할 수 있는 것이라 판단된 경우에는, 상기 기판 처리 장치에 대해 다음의 기판 처리 실행 지령이 송신되고, 상기 호스트 컴퓨터에 의해 갱신 후의 처리 레시피를 허용할 수 없는 것이라 판단된 경우에는, 상기 기판 처리 장치에 대해 처리 레시피를 갱신 전의 처리 레시피로 복귀시키기 위해 처리 레시피 복원 지령이 송신되는 것이 바람직하다. 즉, 기판 처리 장치는 처리 레시피를 갱신하여 일단 처리 레시피 최적화 처리를 종료하고 나서, 그 후에 호스트 컴퓨터측으로부터의 지령에 따라서 처리를 행하는 것이 바람직하다. 이에 의해, 호스트 컴퓨터측으로부터의 지시 대기 때문에 처리 레시피 최적화 처리가 비지 상태가 되어, 기판 처리 장치가 다른 처리를 접수할 수 없게 되는 것이 방지될 수 있다.
또한, 본 발명은, 처리 레시피를 기초로 하여 피처리 기판의 처리를 실행하는 기판 처리 장치와, 상기 처리 레시피의 최적화 계산을 행하는 데이터 처리 장치와, 호스트 컴퓨터를 네트워크로 접속한 기판 처리 시스템이며, 상기 호스트 컴퓨터는 상기 기판 처리 장치에서 처리된 피처리 기판의 프로세스 데이터를 취득하고, 상기 프로세스 데이터를 기초로 하여 처리 레시피를 최적화할지 여부를 판단하여, 처리 레시피를 최적화한다고 판단한 경우에는, 상기 기판 처리 장치에 처리 레시피 최적화 처리 실행 지령을 송신하도록 되어 있고, 상기 기판 처리 장치는 상기 호스트 컴퓨터로부터의 처리 레시피 최적화 처리 실행 지령을 수신하면, 상기 데이터 처리 장치로 필요한 데이터(예를 들어 처리 레시피의 데이터 및 그 처리 레시피에 의한 처리 결과인 상기 피처리 기판의 데이터)를 송신하고, 상기 데이터 처리 장치에 최적의 처리 레시피를 산출하기 위해 처리 레시피 최적화 계산을 실행시키고, 그 결과를 기초로 하여 처리 레시피를 갱신하도록 되어 있는 것을 특징으로 하는 기판 처리 시스템이다.
본 발명에 따르면, 호스트 컴퓨터로부터의 지령을 기초로 하는 처리 레시피 최적화 처리의 실행이 가능하다.
바람직하게는, 상기 기판 처리 장치는, 처리 레시피를 갱신하였을 때, 상기 갱신 후의 처리 레시피를 상기 호스트 컴퓨터에 송신하도록 되어 있고, 상기 호스트 컴퓨터는, 상기 기판 처리 장치로부터 갱신 후의 처리 레시피를 수신하면, 상기 기판 처리 장치에 다음의 피처리 기판의 처리 실행 지령을 송신하기 전에 갱신 후의 처리 레시피를 허용할 수 있는 것인지 여부를 판단하도록 되어 있다.
이 경우, 호스트 컴퓨터측에서 기판 처리 장치에 다음의 피처리 기판의 처리 실행 지령을 송신하기 전에, 갱신한 처리 레시피를 허용할 수 있는 것인지 여부를 판단할 수 있다. 또한, 처리 레시피 최적화 계산에 의해 자동적으로 얻어진 처리 레시피를 허용할 수 없는 것임에도 불구하고, 다음의 피처리 기판의 처리에 이용되는 것을 방지할 수 있다.
또한, 상기 호스트 컴퓨터는, 갱신 후의 처리 레시피를 허용할 수 있는 것이라 판단한 경우에는, 상기 기판 처리 장치에 대해 다음의 기판 처리 실행 지령을 송신하도록 되어 있고, 한편, 갱신 후의 처리 레시피를 허용할 수 없는 것이라 판단한 경우에는, 상기 기판 처리 장치에 대해 처리 레시피를 갱신 전의 처리 레시피로 복귀시키기 위해 처리 레시피 복원 지령을 송신하도록 되어 있는 것이 바람직하다.
이 경우, 갱신 전의 처리 레시피로 피처리 기판의 성막 처리를 실행한 후에, 처리 레시피의 최적화 계산을 재실행시킬 수 있다.
또한, 본 발명은, 처리 레시피를 기초로 하여 피처리 기판의 처리를 실행하는 복수의 기판 처리 장치와, 상기 처리 레시피의 최적화 계산을 행하는 데이터 처리 장치와, 호스트 컴퓨터를 네트워크로 접속한 기판 처리 시스템이며, 상기 호스트 컴퓨터는, 상기 각 기판 처리 장치에서 처리된 피처리 기판의 프로세스 데이터를 취득하고, 상기 프로세스 데이터를 기초로 하여 처리 레시피를 최적화할지 여부를 판단하여, 처리 레시피를 최적화한다고 판단한 경우에는, 상기 각 기판 처리 장치에 처리 레시피 최적화 처리 실행 지령을 송신하도록 되어 있고, 상기 각 기판 처리 장치는, 상기 호스트 컴퓨터로부터의 처리 레시피 최적화 처리 실행 지령을 수신하면, 상기 데이터 처리 장치로 필요한 데이터(예를 들어 처리 레시피의 데이터 및 그 처리 레시피에 의한 처리 결과인 상기 피처리 기판의 데이터)를 송신하고, 상기 데이터 처리 장치에 최적의 처리 레시피를 산출하기 위해 처리 레시피 최적화 계산을 실행시키고, 그 결과를 기초로 하여 처리 레시피를 갱신하도록 되어 있는 것을 특징으로 하는 기반 처리 시스템이다.
본 발명에 따르면, 각 기판 처리 장치가 호스트 컴퓨터로부터의 지령을 받아, 데이터 처리 장치에 처리 레시피의 최적화 계산을 행하게 한다. 이에 의해, 호스트 컴퓨터로부터의 지령을 기초로 하는 처리 레시피 최적화 처리의 실행이 가능하다. 이에 의해, 각 기판 처리 장치의 프로세스 처리의 목표치(예를 들어 목표 두께) 등에 대해서도 호스트 컴퓨터측에서 일원적으로 관리할 수 있다. 따라서, 각 기판 처리 장치에 대해 처리 레시피 최적화 처리를 실행해야 하는지 여부의 판단도 호스트 컴퓨터측에서 집중하여 행할 수 있다.
또한, 본 발명은, 처리 레시피를 기초로 하여 피처리 기판의 처리를 실행하는 기판 처리 장치이며, 상기 처리 레시피의 최적화 계산을 행하는 데이터 처리 장치와, 호스트 컴퓨터에 네트워크를 통해 접속 가능하게 되어 있고, 상기 호스트 컴퓨터로부터의 처리 레시피 최적화 처리 실행 지령을 기초로 하여 상기 데이터 처리 장치로 필요한 데이터를 송신하고, 상기 데이터 처리 장치에 최적의 처리 레시피를 산출하기 위해 처리 레시피 최적화 계산을 실행시키고, 그 결과를 기초로 하여 처리 레시피를 갱신하도록 되어 있는 것을 특징으로 하는 기판 처리 장치이다.
본 발명에 따르면, 호스트 컴퓨터로부터의 지령을 기초로 하는 처리 레시피 최적화 처리의 실행이 가능하다.
본 발명에 따르면, 기판 처리 시스템에 있어서 호스트 컴퓨터측으로부터의 지령에 의해 자동적으로 처리 레시피의 최적화를 행할 수 있는 효과가 있다.
이하, 첨부 도면을 참조하면서, 본 발명의 적합한 실시 형태에 대해 상세하게 설명한다. 또, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능 구성을 갖는 구성 요소에 대해서는, 동일 부호를 부여하여 중복 설명을 생략한다.
(기판 처리 장치의 구성예)
우선, 본 발명의 일 실시 형태에 관한 기판 처리 시스템에 적용되는 기판 처리 장치에 대해 설명한다. 여기서는, 기판 처리 장치는 피처리 기판으로서의 예를 들어 반도체 웨이퍼(이하, 단순히「웨이퍼」라고도 함)를 복수매 한번에 열처리할 수 있는 뱃치(batch)식의 종형 열처리 장치(이하, 단순히「열처리 장치」라 함)로서 구성되어 있다. 도1은 열처리 장치의 구성예를 나타내는 단면도이다.
열처리 장치(100)는 도1에 도시한 바와 같이 웨이퍼(W)에 대해 열처리를 행하기 위한 처리실(122)을 구비한다. 처리실(122)은 반응관(110)과 매니폴드(112)에 의해 주로 구성되어 있다. 반응관(110)은 석영으로 만들어진 내관(110a) 및 외관(110b)으로 이루어지는 이중관 구조로 구성되어 있다. 반응관(110)의 하측에는 금속성의 통 형상의 매니폴드(112)가 설치되어 있다. 내관(110a)은, 상단부가 개 방되어 있고, 하단부가 매니폴드(112)에 지지되어 있다. 외관(110b)은, 상단부가 천장으로 형성되고, 하단부가 매니폴드(112)의 상단부에 기밀하게 접합되어 있다.
반응관(110) 내에는 복수매(예를 들어 150매)의 웨이퍼(W)가 수평한 상태로 상하에 소정의 간격을 두고, 웨이퍼 보유 지지구인 웨이퍼 보트(114)에 선반 형상으로 배치되어 있다. 이 웨이퍼 보트(114)는 덮개(116) 상에 보온통(단열체)(118)을 통해 보유 지지되어 있다.
덮개(116)는 웨이퍼 보트(114)를 반응관(110) 내에 반입 내지 반출하기 위한 보트 엘리베이터(120) 상에 탑재되어 있다. 그리고, 덮개(116)는 상한 위치에 있을 때에, 반응관(110)과 매니폴드(112)로 구성되는 처리실(122)의 하단부 개구부를 폐색하는 역할을 하도록 되어 있다.
또, 이와 같은 웨이퍼 보트(114)에는, 도시하지 않은 카세트 용기에 수용된 웨이퍼(W)가 도시하지 않은 이동 적재 장치에 의해 이동 적재되도록 되어 있다. 그리고, 웨이퍼 보트(114)가 보트 엘리베이터(120)에 의해 반응관(110) 내에 반입되어 웨이퍼(W)의 처리가 행해진다. 그 후, 웨이퍼(W)의 처리가 종료되면, 웨이퍼 보트(114)가 보트 엘리베이터(120)에 의해 반응관(110)으로부터 반출되어, 웨이퍼 보트(114)의 웨이퍼(W)가 상기 이동 적재 장치에 의해 상기 카세트 용기로 복귀된다.
반응관(110)의 주위에는, 예를 들어 저항체로 이루어지는 히터(130)가 설치되어 있다. 히터(130)는 예를 들어 5단으로 배치된 히터 유닛(132a 내지 132e)으로부터 구성된다. 히터 유닛(132a 내지 132e)에는 전력 제어부(134a 내지 134e)로 부터 각각 독립되어 전력이 공급되도록 되어 있다.
내관(110a)의 내면에는 수직 방향으로 일렬로, 예를 들어 5개의 내부 온도 센서(STin)가 배치되어 있다. 내부 온도 센서(STin)는 웨이퍼(W)의 금속 오염을 방지하기 위해, 예를 들어 석영의 파이프 등에 의해 커버되어 있다. 마찬가지로, 외관(110b)의 외면에는 수직 방향으로 일렬로, 예를 들어 5개의 외부 온도 센서(STout)가 배치되어 있다. 내부 온도 센서(STin)와 외부 온도 센서(STout)는 예를 들어 열전대로 구성된다.
또한, 매니폴드(112)에는 예를 들어 디크롤실란, 암모니아, 질소 가스, 산소 가스 등을 처리실(122) 내에 공급하도록 복수의 가스 공급관이 설치되어 있다. 도1에서는, 이해를 용이하게 하기 위해, 3개의 가스 공급관(140a 내지 140c)이 도시되어 있다. 각 가스 공급관(140a 내지 140c)에는, 가스 유량을 조정하기 위한 매스 플로우 컨트롤러(MFC) 등의 유량 조정부(142a 내지 142c)가 설치되어 있다.
또한, 매니폴드(112)에는 내관(110a)과 외관(110b)의 간극으로부터 반응관(110) 내부를 배기하도록 배기관(150)이 접속되어 있다. 이 배기관(150)은 반응관(110) 내의 압력을 조정하기 위한 콤비네이션 밸브, 버터플라이 밸브 및 밸브 구동부 등을 포함하는 압력 조정부(152)를 통해 진공 펌프(154)에 접속되어 있다.
또한, 배기관(150)에는 처리실(122) 내의 압력을 검출하여 압력 조정부(152)를 피드백 제어하기 위한 압력 센서(SP)가 설치되어 있다. 압력 센서(SP)로서는, 외기압의 변화의 영향을 받기 어려운 절대압형 센서를 이용하는 것이 바람직하지만, 차압형 센서를 이용해도 좋다.
열처리 장치(100)는 예를 들어 성막할 박막의 종류나 막두께 등에 따라서 설정 압력, 히터 설정 온도, 가스 유량 등의 처리 조건으로 이루어지는 처리 레시피 데이터를 기초로 하여 열처리 장치(100)를 제어하기 위한 제어부(200)를 구비하고 있다. 제어부(200)는, 내부 온도 센서(STin)와 외부 온도 센서(STout)로부터 온도 검출 신호를 취입하는 동시에, 압력 센서(SP)로부터 압력 검출 신호를 취입하고, 이들 검출 신호를 기초로 하여 히터(130)의 전력 제어부(134a 내지 134e), 압력 조정부(152), 유량 조정부(142a 내지 142c) 등을 제어하도록 되어 있다.
제어부(200)는 예를 들어 도2에 도시한 바와 같이, CPU(중앙 처리 장치)(210), CPU(210)가 행하는 각종 처리를 위해 사용되는 메모리(220), 조작 화면이나 선택 화면 등을 표시하는 액정 디스플레이 등으로 구성되는 표시 수단(230), 작업자에 의한 다양한 데이터의 입력 및 소정의 기억 매체로의 각종 데이터의 출력 등 각종 조작을 행하기 위한 조작 패널이나 키보드 등으로 이루어지는 입출력 수단(240), 네트워크 등을 통한 데이터의 교환을 행하기 위한 통신 수단(250)을 구비하고 있다.
그 밖에, 제어부(200)는 열처리 장치(100)의 각 부를 제어하기 위한 각종 제어부(260), CPU(210)가 실행하는 각종 프로그램이나 상기 프로그램의 실행에 필요한 데이터를 기억하는 하드 디스크(HDD) 등으로 구성되는 기억 수단(270) 등을 구비하고 있다. CPU(210)는 프로그램이나 데이터를 필요에 따라서 기억 수단(270)으로부터 판독하여 사용한다.
각종 제어부(260)로서는, 예를 들어 열처리 장치(100)로부터의 지령에 따라 서, 전력 제어부(134a 내지 134e) 등을 제어하여 히터(130)를 제어하는 온도 제어부, 반응관(110) 내의 압력 제어를 행하는 압력 제어부 등을 들 수 있다.
기억 수단(270)에는, 예를 들어 성막할 박막의 종류나 막두께마다 준비되는, 설정 압력, 히터 설정 온도, 가스 유량 등의 처리 조건으로 이루어지는 처리 레시피의 복수로 이루어지는 처리 레시피 데이터(처리 조건 데이터)(272) 등이 기록된다. 열처리 장치(100)는 예를 들어 성막할 박막의 종류, 막두께 등에 따라서 대응하는 처리 레시피를 처리 레시피 데이터(272)로부터 판독하고, 그 처리 레시피를 기초로 하여 웨이퍼(W)의 성막 처리를 실행한다.
(기판 처리 시스템의 구성예)
다음에, 본 실시 형태에 관한 기판 처리 시스템에 대해 설명한다. 도3은 본 실시 형태에 관한 기판 처리 시스템의 개략 구성을 나타내는 블록도이다. 도3에 도시한 바와 같이, 기판 처리 시스템(300)은 열처리 장치(100)와, 데이터 처리 장치(400)와, 호스트 컴퓨터(500)를 구비하고 있고, 그들이 예를 들어 LAN(Local Area Network) 등의 네트워크(310)를 통해 접속되어 있다. 네트워크(310)에 의한 데이터 통신은, 예를 들어 TCP/IP 등의 통신 프로토콜을 기초로 하여 행해지도록 되어 있다.
데이터 처리 장치(400)는, 예를 들어 도4에 도시한 바와 같이 CPU(중앙 처리 장치)(410), CPU(410)가 행하는 각종 데이터 처리를 위해 사용되는 메모리(420), 조작 화면이나 선택 화면 등을 표시하는 액정 디스플레이 등으로 구성되는 표시 수단(430), 작업자에 의한 다양한 데이터의 입력 및 소정의 기억 매체 등으로의 각종 데이터의 출력 등을 행하기 위한 조작 패널이나 키보드 등으로 이루어지는 입출력 수단(440), 예를 들어 열처리 장치(100)와 네트워크(310)를 통해 데이터의 교환을 행하기 위한 통신 수단(450), CPU(410)가 실행하는 각종 프로그램이나 상기 프로그램의 실행에 필요한 데이터 등을 기억하는 하드 디스크(HDD) 등의 기억 수단(460) 등을 구비한다. CPU(410)는 프로그램이나 데이터를 필요에 따라서 기억 수단(460)으로부터 판독하여 사용한다. 이와 같은 데이터 처리 장치(400)는 예를 들어 컴퓨터로 구성된다.
기억 수단(460)에는 막두께 데이터와 처리 레시피 데이터[예를 들어 히터(130)의 설정 온도로 이루어지는 온도 레시피 데이터]를 기초로 하여 최적의 처리 레시피를 산출하기 위한 처리 레시피 최적화 계산용 데이터(462) 등이 기억된다. 이와 같은 처리 레시피 최적화 계산용 데이터로서는, 예를 들어 처리 레시피 데이터를 온도 레시피 데이터로 하였을 때, 그 온도와 막두께의 관계를 나타내는 막두께 온도 계수(예를 들어 온도를 1 ℃ 변화시키면, 막두께가 얼마만큼 변화하는지를 나타내는 계수)가 기억된다.
호스트 컴퓨터(500)는, 예를 들어 도5에 도시한 바와 같이 CPU(중앙 처리 장치)(510), CPU(510)가 행하는 각종 데이터 처리를 위해 사용되는 메모리(520), 조작 화면이나 선택 화면 등을 표시하는 액정 디스플레이 등으로 구성되는 표시 수단(530), 작업자에 의한 다양한 데이터의 입력 및 소정의 기억 매체 등으로의 각종 데이터의 출력 등을 행하기 위한 키보드 등으로 이루어지는 입출력 수단(540), 예를 들어 열처리 장치(100)와 네트워크(310)를 통해 데이터의 교환을 행하기 위한 통신 수단(550)을 구비하고 있다.
통신 수단(550)은 네트워크(310)를 통해 열처리 장치(100)에 있어서의 제어부(200) 내의 통신 수단(250)에 접속되어 있다. 열처리 장치(100)의 통신 수단(250)은 예를 들어 호스트 컴퓨터(500)에 대한 논리적인 인터페이스 수단, 예를 들어 HCI(Host Communication Interface)를 갖고 있다. 이 HCI에 의해 호스트 컴퓨터(500)와의 사이에서의 각종 데이터의 교환이 TCP/IP 등의 프로토콜을 기초로 하여 실행된다. 또, 통신 수단(250)의 구성은 상기에 한정되는 것은 아니다.
그 밖에, 호스트 컴퓨터(500)는 CPU(510)가 실행하는 각종 프로그램이나 상기 프로그램의 실행에 필요한 데이터 등을 기억하는 하드 디스크(HDD) 등의 기억 수단(560) 등을 구비한다. CPU(510)는 이들 프로그램이나 데이터를 필요에 따라서 기억 수단(560)으로부터 판독하여 사용한다.
기억 수단(560)에는 목표 막두께 및 그 허용 범위 등이 미리 설정되는 막두께 조건으로 이루어지는 막두께 조건 데이터(562), 처리 레시피의 허용 범위(예를 들어 온도 레시피이면 그 허용 온도 범위) 등으로 이루어지는 처리 레시피 조건 데이터(564), 후술하는 막두께 측정 장치(320)로부터 수신한 막두께 데이터(566) 등이 기억된다.
호스트 컴퓨터(500)에는 열처리 장치(100)에서 처리된 웨이퍼 상의 막두께를 측정하는 막두께 측정 장치(320)가 접속되어 있다. 막두께 측정 장치(320)는 예를 들어 상기 장치 내에 배치된 적재대 상에 적재되는 웨이퍼의 표면의 박막의 막두께를 엘립소미터에 의해 측정하도록 구성되어 있다. 엘립소미터는 낙사 조명형 현미 경, 분광기 및 데이터 처리부를 포함하는 광 간섭식 막두께계이다. 광원으로부터 대물 렌즈를 거쳐서 웨이퍼에 광이 조사되고, 여기서 반사된 광이 분광기에 입사하고, 이 입사광의 반사 스펙트럼이 해석부에서 해석됨으로써, 막두께가 산출된다. 막두께 측정 장치(320)는 호스트 컴퓨터(500)로부터의 지령을 기초로 하여 웨이퍼 상에 형성된 박막의 막두께를 측정하고, 그 측정 막두께를 막두께 데이터로서 호스트 컴퓨터(500)에 송신하도록 되어 있다.
또, 본 실시 형태에 관한 막두께 측정 장치는 도3에 도시한 바와 같이 호스트 컴퓨터(500)에 접속되어 있지만, 반드시 이에 한정되는 것은 아니며, 열처리 장치(100)에 접속되어 있어도 좋다. 그 경우에는, 막두께 측정 장치(320)로부터의 막두께 데이터가 열처리 장치(100)에 일단 취입되고, 그곳으로부터 네트워크(310)를 통해 호스트 컴퓨터(500)에 송신될 수 있다.
(웨이퍼의 처리와 처리 레시피 최적화 처리)
다음에, 이와 같은 기판 처리 시스템(300)에 있어서의 웨이퍼의 처리와 처리 레시피 최적화 처리에 대해 도면을 참조하면서 설명한다. 처리 레시피 최적화 처리는 호스트 컴퓨터(500)에 의한 판단을 기초로 하여 웨이퍼의 처리 후에 필요에 따라서 행해진다. 구체적으로는, 웨이퍼의 처리와 처리 레시피 최적화 처리는, 호스트 컴퓨터(500), 열처리 장치(100) 및 데이터 처리 장치(400)가 각각 소정의 프로그램에 의해 제어되고, 데이터를 교환함으로써, 예를 들어 도6 내지 도10에 나타내는 흐름도와 같이 행해진다.
도6은 호스트 컴퓨터의 처리를 나타내는 흐름도이다. 도7 내지 도9는, 열처 리 장치의 처리를 나타내는 흐름도이다. 도10은 데이터 처리 장치의 처리를 나타내는 흐름도이다.
본 실시 형태에 관한 기판 처리 시스템(300)에 의한 웨이퍼의 처리는 호스트 컴퓨터(500)로부터의 각종 지령을 기초로 하여 실행된다. 우선, 도6에 도시한 바와 같이 호스트 컴퓨터(500)는 스텝 S110에서 열처리 장치(100)에 대해 웨이퍼 처리 실행 지령을 송신한다.
이 웨이퍼 처리 실행 지령에 따라서, 열처리 장치(100)는 도7에 도시한 바와 같은 웨이퍼 처리를 행한다. 즉, 스텝 S210에서 호스트 컴퓨터(500)로부터의 웨이퍼 처리 실행 지령을 수신하면, 스텝 S220에서 기억 수단(270)에 기억된 처리 레시피 데이터(272)의 처리 조건(처리실 내의 설정 압력, 히터의 설정 온도, 가스 유량 등)을 기초로 하여 웨이퍼 처리를 실행한다.
여기서, 웨이퍼의 성막 처리를 실행하는 경우의 열처리 장치(100)의 동작에 대해 설명한다. 예를 들어, 카세트 용기로부터의 미처리 웨이퍼가 이동 적재된 웨이퍼 보트(114)가 반응관(110) 내에 반입되고, 히터(130)를 설정 온도를 기초로 하여 제어하여 반응관(110) 내부가 처리 온도까지 승온된다. 그리고, 예를 들어 산소 가스가 반응관(110) 내에 공급되어, 웨이퍼에 대해 열처리(예를 들어 산화 처리)가 행해지고, 웨이퍼의 실리콘막의 표면부가 산화되어 박막으로서의 산화막(실리콘 산화막)이 형성된다.
그리고, 열처리가 종료되면, 반응관(110) 내부가 불활성 가스 분위기가 되어 소정 온도(예를 들어 300 ℃)까지 강온되고, 반응관(110) 내로부터 웨이퍼 보 트(114)가 반출되고, 그 후, 웨이퍼 보트(114)로부터 처리된 웨이퍼가 반출되어 카세트 용기로 복귀된다.
그 후, 처리된 웨이퍼가 수용된 카세트 용기는, 예를 들어 도시하지 않은 자동 반송 로봇에 의해 막두께 측정 장치(320)로 반송된다. 그리고, 막두께 측정 장치(320)에 있어서 처리된 웨이퍼 상에 형성된 박막의 막두께가 측정되고, 그 측정 막두께가 막두께 데이터로서 호스트 컴퓨터(500)에 송신된다.
호스트 컴퓨터(500)는 도6에 나타내는 스텝 S120에서 막두께 측정 장치(320)로부터 상기 처리된 웨이퍼의 막두께 데이터를 수신하면, 스텝 S130에서 막두께 데이터로부터의 측정 막두께와 목표 막두께의 차이를 구하여, 그 차이가 허용 범위인지 여부를 판단한다. 스텝 S130에서 측정 막두께와 목표 막두께의 차이가 허용 범위라고 판단된 경우에는, 스텝 S180에서 처리 종료 조건을 충족시키는지 여부를 판단한다. 처리 종료 조건으로서는, 제품용 웨이퍼의 처리의 경우, 예를 들어 연속해서 실행하는 열처리의 횟수나 시간 등을 들 수 있다. 또한, 조정용 웨이퍼의 처리의 경우, 예를 들어 후술하는 목표 막두께가 달성되는 것이 처리 종료 조건으로서 설정된다.
또한, 예를 들어 열처리 장치(100)의 이상 발생을 처리 종료 조건에 추가해도 좋다. 이에 의해, 스텝 S180의 시점에서 열처리 장치(100)에 이상이 발생하고 있는 경우에는 호스트 컴퓨터측의 처리가 종료된다. 예를 들어 후술하는 스텝 S170에서 처리 레시피의 복원을 행하는 (필요가 생긴) 경우에는, 열처리 장치(100)측에서 어떠한 이상이 발생하고 있는 경우도 생각된다. 그와 같은 경우에는, 스텝 S180에서 종료 처리 조건을 충족시키는 것으로 하여, 호스트 컴퓨터(500)측의 처리를 종료할 수 있다. 그 후, 열처리 장치(100)측에서 유지 보수가 실행됨으로써 이상이 해소된 후에는, 예를 들어 후술하는 도11에 나타내는 유지 보수 후의 처리와 마찬가지로, 호스트 컴퓨터(500)에 의해 조정용 웨이퍼를 이용한 처리 레시피 최적화 처리가 행해진 후에, 제품용 웨이퍼의 처리가 실행될 수 있다.
또, 이상과 같이 열처리 장치(100)측에서 이상이 발생한 경우에는, 스텝 S180의 시점이 아니어도 열처리 장치(100)의 이상 발생을 알리는 이상 발생 신호를 호스트 컴퓨터(500)가 수신할 수 있도록 하여, 도6에 나타내는 처리의 도중이라도 그 이상 발생 신호를 수신한 시점에서 호스트 컴퓨터(500)측의 처리를 종료시키도록 구성해도 좋다.
한편, 스텝 S180에서 처리 종료 조건을 충족시키고 있지 않다고 판단된 경우에는, 스텝 S110의 처리로 복귀한다. 즉, 열처리 장치(100)에 웨이퍼 처리 실행 지령이 송신된다. 이 경우에는, 처리 레시피는 변경되어 있지 않으므로, 열처리 장치(100)는 그대로의 처리 레시피로 다음의 웨이퍼의 처리를 실행한다.
도6의 스텝 S130에서 측정 막두께와 목표 막두께의 차이가 허용 범위를 초과한다고 판단된 경우는, 처리 레시피의 최적화 처리(스텝 S140 내지 스텝 S170)가 행해진다. 즉, 호스트 컴퓨터(500)는 스텝 S140에서 열처리 장치(100)에 대해 막두께 데이터와 처리 레시피 최적화 처리 실행 지령을 송신한다.
이 처리 레시피 최적화 처리 실행 지령에 따라서, 열처리 장치(100)는 도8에 나타내는 처리 레시피 최적화 처리를 실행한다. 즉, 열처리 장치(100)는 스텝 S310에서 호스트 컴퓨터(500)로부터 막두께 데이터와 함께 처리 레시피 최적화 처리 실행 지령을 수신하면, 스텝 S320에서 데이터 처리 장치(400)에 계산에 필요한 데이터로서 막두께 데이터 및 처리 레시피 데이터를 송신하는 동시에, 처리 레시피 최적화 계산 지령을 송신한다.
이 처리 레시피 최적화 계산 지령에 따라서, 데이터 처리 장치(400)는 도10에 나타내는 처리 레시피 최적화 계산 처리를 실행한다. 즉, 데이터 처리 장치(400)는 스텝 S510에서 열처리 장치(100)로부터 막두께 데이터 및 처리 레시피 데이터와 함께 처리 레시피 최적화 계산 지령을 수신하면, 스텝 S520에서 처리 레시피 최적화 계산을 실행한다.
여기서, 데이터 처리 장치(400)가 실행하는 처리 레시피 최적화 계산의 구체예에 대해 설명한다. 여기서 최적화의 대상으로 하는 처리 레시피는 처리 레시피 데이터의 처리 조건 중 히터 설정 온도로 한다. 한편, 막두께 데이터는 막두께 측정 장치(320)에서 측정된 측정 막두께의 데이터로 한다.
그런데, 열처리 장치(100)에 의해 동일한 처리 레시피로 웨이퍼 상에 박막을 형성하는 성막 처리가 연속해서 반복 실행되면, 그 처리 결과인 프로세스 데이터로서의 박막의 막두께가, 열처리 장치(100)의 특성의 열화가 진행되거나 처리실(122) 내의 상태가 변화되는 것에 의해, 서서히 변화되는 경향이 있다(경시적 변화). 또한, 처리 결과인 프로세스 데이터로서의 박막의 막두께는, 후술하는 부품 교환 등의 유지 보수에 의해 열처리 장치(100)의 상태가 개선되어 변화되는 경우도 있다(시프트적 변화). 이로 인해, 처음에 설정된 히터 설정 온도에서 성막 처리를 연 속해서 반복해 가는 동안에, 웨이퍼 상에 형성된 박막의 막두께와 목표 막두께의 차이(막두께 편차)가 생기게 된다. 따라서, 이와 같은 처리실 내의 상태 변화에 따라서, 처음에 설정한 히터 설정 온도를 최적치로 조정하는 것이 바람직하다는 것이 지견된 것이다.
그래서, 본 실시 형태에 관한 처리 레시피 최적화 계산에서는, 막두께 데이터의 측정 막두께와 목표 막두께(막두께 설정치)의 편차를 구하고, 이 편차를 기초로 하여 히터 설정 온도를 조정하는, 즉 최적의 히터 설정 온도가 산출된다.
구체적으로는, 웨이퍼에 산화막을 성막하는 처리를 행하는 경우, 예를 들어 히터 설정 온도가 900 ℃로 설정되고, 산화막의 막두께 온도 계수(히터 설정 온도를 1 ℃ 변화시키면 막두께가 얼만큼 변화하는지를 나타내는 계수)가 0.12 ㎚(1.2Å)/℃라 하면, 측정 막두께가 목표 막두께(예를 들어 2 ㎚)보다도 0.12 ㎚(1.2 Å)만큼 큰 경우, 히터 설정 온도를 1 ℃만큼 내린 899 ℃가 최적의 히터 설정 온도가 된다. 이에 의해, 목표 막두께가 얻어지는 최적의 처리 레시피(여기서는 히터 설정 온도)를 얻을 수 있다.
또, 본 실시 형태에서는, 최적화 계산의 대상으로 하는 처리 레시피를 처리 레시피 데이터의 처리 조건 중 히터 설정 온도로 하고 있으므로, 예를 들어 다른 처리 조건(설정 압력, 가스 유량 등)에 대해 모두 설정한 후에, 히터 설정 온도만을 최적화 계산에 의해 미세 조정하는 운용이 가능해진다. 단, 반드시 이에 한정되는 것은 아니며, 처리 레시피 데이터 외의 처리 조건을 최적화 계산의 대상으로 해도 좋고, 처리 조건 모두를 최적화 계산의 대상으로 해도 좋다.
또한, 처리 레시피 최적화 계산으로서는, 상술한 계산 방법에 한정되는 것은 아니며, 다른 계산 방법을 이용해도 좋다. 예를 들어, 막두께 데이터와 처리 레시피 데이터(온도 레시피 데이터)의 관계식을 통계적 방법 등을 이용하여 미리 구해 두고, 기억 수단(460)에 처리 레시피 최적화 계산용 데이터로서 기억시켜 두고, 상기 관계식을 이용하여 최적의 처리 레시피를 산출하도록 해도 좋다.
데이터 처리 장치(400)는 스텝 S530에서 상술한 바와 같은 처리 레시피 최적화 계산을 실행하여 얻어진 처리 레시피를 열처리 장치(100)에 송신한다. 열처리 장치(100)는 도8에 나타내는 스텝 S330에서 데이터 처리 장치(400)로부터 산출된 처리 레시피를 수신하고, 스텝 S340에서 현행의 처리 레시피를 상기 산출된 처리 레시피로 치환하여 갱신하고, 그 갱신 후의 처리 레시피를 호스트 컴퓨터(500)에 송신한다.
호스트 컴퓨터(500)는 도6에 나타내는 스텝 S150에서 열처리 장치(100)로부터 갱신 후의 처리 레시피를 수신하면, 스텝 S160에서 갱신 후의 처리 레시피에서 OK인지 여부를 판단한다. 예를 들어, 갱신 후의 처리 레시피를 구성하는 설정 온도 등이 허용 범위인지 여부를 판단한다.
스텝 S160에서 갱신 후의 처리 레시피에서 OK라 판단된 경우에는, 스텝 S180에서 처리 종료 조건을 충족시키는지 여부가 판단된다. 스텝 S180에서 처리 종료 조건을 충족시키고 있지 않다고 판단된 경우에는, 스텝 S110의 처리로 복귀한다. 즉, 열처리 장치(100)에 웨이퍼 처리 실행 지령이 송신된다. 이 경우에는, 처리 레시피는 갱신되어 있기 때문에, 열처리 장치(100)는 그 갱신 후의 처리 레시피로 다음의 웨이퍼의 처리를 실행한다.
이에 대해, 스텝 S160에서 갱신 후의 처리 레시피에서는 OK가 아니라고 판단된 경우, 호스트 컴퓨터(500)는 스텝 S170에서 열처리 장치(100)에 대해 처리 레시피 복원 지령을 송신한다.
열처리 장치(100)는 처리 레시피 복원 지령을 수신하면, 도9에 나타내는 처리 레시피 복원 처리를 실행한다. 즉, 열처리 장치(100)는 스텝 S410에서 호스트 컴퓨터(500)로부터 처리 레시피 복원 지령을 수신하면, 스텝 S420에서 갱신 후의 처리 레시피를 파괴하여 갱신 전의 처리 레시피로 복귀한다. 이에 의해, 다음의 웨이퍼의 처리는 갱신 전의 처리 레시피를 기초로 하여 실행된다.
이상과 같이 하여, 호스트 컴퓨터(500)에 의한 웨이퍼의 처리 및 처리 레시피의 최적화 처리(도6에 나타내는 스텝 S110 내지 스텝 S170)가 반복된다. 그리고, 스텝 S180에서 처리 종료라 판단된 경우에는, 일련의 처리가 종료된다.
이상과 같은 본 실시 형태에 관한 처리 레시피의 최적화 처리에 따르면, 열처리 장치(100)는 호스트 컴퓨터(500)로부터의 지령을 받아 데이터 처리 장치(400)에 처리 레시피의 최적화 계산을 행하게 한다. 이에 따르면, 호스트 컴퓨터(500)로부터의 지령을 기초로 하여 처리 레시피 최적화 처리를 실행시킬 수 있다.
이에 의해, 프로세스 처리의 목표치(예를 들어 목표 막두께) 등에 대해서도 호스트 컴퓨터(500)측에서 관리할 수 있다. 따라서, 처리 레시피 최적화 처리를 실행해야 하는지 여부의 판단도 호스트 컴퓨터(500)측에서 행할 수 있다. 이로 인해, 목표치로부터 어느 정도 벗어나 있는 경우에 처리 레시피 최적화 처리를 실행 시킬지 등의 조건(허용 범위)에 대해서도 호스트 컴퓨터(500)측에서 자유롭게 설정하여 관리할 수 있다. 이에 의해, 호스트 컴퓨터(500)측으로부터의 지령에 의해 자동적으로 처리 레시피의 최적화를 행할 수 있다.
또한, 최적화된 처리 레시피를 허용할지 여부의 판단 기준(예를 들어 설정 온도 등의 허용 범위)에 대해서도 호스트 컴퓨터측에서 관리할 수 있다. 이에 의해, 자동적으로 처리 레시피의 최적화가 이루어져도, 부적절한(의도하지 않는) 처리 레시피로 열처리 장치(100)가 자동적으로 웨이퍼 처리를 실행하는 것이 방지될 수 있다. 또한, 이와 같은 처리 레시피 최적화 처리의 자동화에 의해 처리 레시피 최적화 처리를 실행시킬지 여부나, 최적화된 처리 레시피를 허용할지 여부 등의 판단을 사용자측에서 행할 필요가 없기 때문에, 사용자의 부담이 경감될 수 있다.
또한, 최적화 계산에 의해 얻어진 처리 레시피는 호스트 컴퓨터(500)측에 송신되어 다음의 지시를 대기할 필요없이, 열처리 장치(100)측에서 바로 갱신될 수 있다. 이에 의해, 처리 레시피 최적화 처리를 일단 종료시킬 수 있다. 이에 의해, 호스트 컴퓨터(500)측으로부터의 지시 대기 때문에 처리 레시피 최적화 처리가 비지 상태가 되어, 열처리 장치(100)가 다른 처리를 접수할 수 없게 되는 것이 방지될 수 있다.
또, 이상과 같은 처리 레시피 최적화 처리는 기판 처리 시스템(300)의 다양한 운용에 적용할 수 있다. 예를 들어, 기판 처리 시스템(300)의 가동 직후나, 부품 교환 등의 유지 보수 직후에 최적의 처리 레시피를 얻기 위해 적용할 수 있다. 또한, 기판 처리 시스템(300)의 가동 중에 있어서도, 제품용 웨이퍼의 열처리 후에 피드포워드적으로 처리 레시피를 최적화하는 경우에 적용할 수 있다. 이 경우에는, 예를 들어 1뱃치의 열처리가 종료될 때마다, 처리 레시피 최적화 처리를 적용해도 좋고, 혹은 소정 횟수 뱃치의 열처리가 종료할 때마다 처리 레시피 최적화 처리를 적용해도 좋다.
(기판 처리 시스템의 운용예)
다음에, 상기한 바와 같은 웨이퍼의 처리와 처리 레시피 최적화 처리를 이용한 기판 처리 시스템(300)의 운용예를 도면을 참조하면서 설명한다. 여기서는, 열처리 장치(100)에 의해 웨이퍼를 열처리(예를 들어 성막 처리)하는 경우를 예로 들어 설명한다. 도11은 기판 처리 시스템(300)의 운용예를 나타내는 흐름도이다.
기판 처리 시스템(300)을 가동하면, 제품용 웨이퍼를 처리하기 전에, 우선 스텝 S610에서 호스트 컴퓨터(500)로부터의 지령을 기초로 하여 미리 설정된 초기의 처리 레시피에 의해 조정용 웨이퍼(더미 웨이퍼)에 대해 성막 처리가 실행되고, 그것을 기초로 하는 처리 레시피의 최적화 처리가 행해진다. 구체적으로는, 도6 내지 도10에 있어서의「웨이퍼의 처리」가「조정용 웨이퍼의 처리」로 치환된 각 처리가 실행된다.
그리고, 스텝 S620에서, 호스트 컴퓨터(500)에 의해 목표 막두께를 달성할 수 있는지 여부가 판단된다. 구체적으로는, 도6의 스텝 S180에 있어서, 목표 막두께를 달성한 것, 즉 측정 막두께와 목표 막두께의 차이가 허용 범위인 것을 처리 종료 조건으로 하여 처리가 실행된다. 목표 막두께를 달성할 수 있을 때까지, 스텝 S610에서 조정용 웨이퍼의 처리와 처리 레시피의 최적화가 반복된다. 그 후, 스텝 S620에서 목표 막두께를 달성할 수 있었다고 판단된 경우에, 스텝 S630에서 최적화된 처리 레시피가 제품용 처리 레시피로서 기억 수단(270)의 처리 레시피 데이터(272)에 기억된다.
다음에, 스텝 S640에서 호스트 컴퓨터(500)로부터의 지령을 기초로 하여 제품용 처리 레시피에 의해 제품용 웨이퍼에 대해 성막 처리가 실행되고, 그 때에도 처리 레시피의 최적화 처리가 행해진다. 구체적으로는, 도6 내지 도10에 있어서의 「웨이퍼 처리」가 「제품용 웨이퍼 처리」로 치환된 각 처리가 실행된다.
다음에, 스텝 S650에서 열처리 장치(100)의 유지 보수가 있었는지 여부가 판단된다. 호스트 컴퓨터(500)측에서 열처리 장치(100)의 유지 보수가 있었는지 여부를 판단한다. 이로 인해, 예를 들어 열처리 장치(100)의 부품 교환 등의 유지 보수가 있으면, 그 정보가 호스트 컴퓨터(500)에 송신된다.
스텝 S650에서 열처리 장치(100)의 유지 보수가 없었다고 판단된 경우에는, 스텝 S660에서 처리 종료되었는지 여부가 판단된다. 구체적으로는, 도6의 스텝 S180에 있어서, 예를 들어 성막 처리가 소정 횟수에 도달한 것을 처리 종료 조건으로 하여 처리가 실행된다. 이에 의해, 성막 처리가 소정 횟수에 도달할 때까지 스텝 S640에서 제품용 웨이퍼의 처리와 처리 레시피의 최적화가 반복된다. 이에 의해, 항상 최적화된 처리 레시피에 의해 웨이퍼의 성막 처리가 실행된다. 따라서, 예를 들어 상술한 바와 같이 열처리 장치(100)의 특성의 열화가 진행되거나, 처리실(122) 내의 상태가 변화되어도, 처리 레시피가 수정됨으로써 항상 목표 막두께를 계속 달성할 수 있다.
한편, 스텝 S650에서 열처리 장치(100)의 유지 보수가 있었다고 판단된 경우에는, 스텝 S610의 처리로 복귀한다. 그리고, 다시 초기의 처리 레시피가 설정되고, 조정용 웨이퍼(더미 웨이퍼)에 대해 성막 처리가 실행되어 처리 레시피의 최적화 처리가 행해지고, 최종적으로 최적화된 처리 레시피가 제품용의 처리 레시피가 된다. 그리고, 스텝 S630 이후의 제품용 웨이퍼의 성막 처리와 처리 레시피 최적화 처리가 실행된다. 이에 의해, 상술한 바와 같이 열처리 장치(100)의 유지 보수에 의해 열처리 장치(100)의 형태가 개선된 후에도, 최적의 처리 레시피가 다시 설정됨으로써 항상 목표 막두께를 계속 달성할 수 있다.
이상과 같이, 본 실시 형태에 의한 기판 처리 시스템을 운용함으로써, 기판 처리 시스템의 가동 직후뿐만 아니라, 웨이퍼의 뱃치 처리를 실행하고 있는 동안에 있어서도, 호스트 컴퓨터(500)로부터의 지령을 기초로 하여 자동적으로 처리 레시피가 최적화된다. 이에 의해, 항상 목표 막두께를 달성할 수 있다.
또, 본 실시 형태에 있어서는, 기판 처리 장치로서 뱃치식의 열처리 장치를 예로 들어 설명하였지만, 반드시 이에 한정되는 것은 아니다. 예를 들어, 기판 처리 장치는 매엽식 열처리 장치라도 좋다. 또한, 프로세스 처리로서는, 성막 처리 외에, 산화 처리, 확산 처리 등이라도 좋다. 또한, 프로세스 처리의 결과로서 얻어지는 피처리 기판의 프로세스 데이터로서는, 상기 실시 형태에서 예로 든 막두께 데이터 외에, 에칭 처리에 의해 웨이퍼 상에 형성된 소자의 미소 치수(예를 들어 소자의 폭 치수나 깊이의 치수 등), 에칭률, 이들 웨이퍼 면내 균일성 등의 프로세스 처리 후에 측정 가능한 다양한 데이터라도 좋다. 이 경우에는, 도3 내지 후술 하는 도12에 도시하는 막두께 측정 장치(320) 대신에, 대응하는 프로세스 데이터를 측정 가능한 측정 장치가 이용될 수 있다.
또한, 기판 처리 장치로서, 상기 실시 형태에서 예로 든 열처리 장치(100) 외에, 에칭 처리 장치, 스퍼터링 장치 등 다양한 종류의 프로세스 처리를 행하는 기판 처리 장치를 적용할 수 있다. 피처리 기판은 반도체 웨이퍼 외에, 액정 기판 등의 FPD(Flat Panel Display) 기판이라도 좋다.
또한, 상기 실시 형태에 있어서는, 기판 처리 장치로서 하나의 열처리 장치(100)가 네트워크(310)에 접속된 경우에 대해 설명하였지만, 반드시 이에 한정되지는 않는다. 예를 들어, 도12에 도시한 바와 같이, 복수의 기판 처리 장치(600A, 600B, 600C,…)가 네트워크(310)에 접속되어도 좋다.
이 경우, 데이터 처리 장치(400)는, 예를 들어 어드밴스드 그룹 컨트롤러(이하,「AGC」라 함)로서 구성될 수 있다. 이와 같은 데이터 처리 장치(400)는 각 기판 처리 장치(600A, 600B, 600C,…)의 처리 레시피 최적화 계산을 실행할 수 있다. 또, AGC는 상술한 처리 레시피 최적화 계산 기능 외에, 프로세스 데이터를 대상으로 한 해석 처리나 통계 처리, 프로세스 데이터 내지 그 해석 처리 결과/통계 처리 결과의 집중 모니터링 처리, 또는 해석 처리 결과/통계 처리 결과를 레시피에 반영시키는 처리 등을 행하도록 구성될 수 있다.
AGC는 1대의 컴퓨터로 구성해도 좋고, 복수대의 컴퓨터로 구성해도 좋고, 또한 서버와 클라이언트로 나누어 기능을 분산시키도록 구성해도 좋다.
이와 같은 도12에 나타내는 기판 처리 시스템(300)에 있어서는, 각 기판 처 리 장치(600A, 600B, 600C,…)의 제어부(610A, 610B, 610C,…)는 호스트 컴퓨터(500)로부터의 지령을 받아 데이터 처리 장치(400)에 처리 레시피의 최적화 계산을 행하게 한다. 이에 따르면, 호스트 컴퓨터(500)로부터의 지령에 의해 각 기판 처리 장치(600A, 600B, 600C,…)의 처리 레시피 최적화 처리를 실행시킬 수 있다. 이에 의해, 각 기판 처리 장치(600A, 600B, 600C,…)에 있어서의 프로세스 처리의 목표치(예를 들어 목표 막두께) 등에 대해서도 호스트 컴퓨터측에서 일원적으로 관리할 수 있다. 따라서, 처리 레시피 최적화 처리를 실행해야 하는지 여부의 판단도 호스트 컴퓨터(500)측에서 집중하여 행할 수 있다.
또한, 도12에 나타내는 구성예에서는, 1개의 막두께 측정 장치(320)에 의해 각 기판 처리 장치(600A, 600B, 600C,…)에서 처리된 웨이퍼의 막두께를 측정한다. 그러나, 이 형태에 한정되는 것은 아니다. 예를 들어, 복수의 막두께 측정 장치를 각 기판 처리 장치(600A, 600B, 600C,…)에 각각 접속하여, 각 기판 처리 장치(600A, 600B, 600C,…)마다 웨이퍼의 막두께를 측정하도록 해도 좋다. 그 경우에, 예를 들어 각 막두께 측정 장치로부터의 막두께 데이터가 각 기판 처리 장치(600A, 600B, 600C,…)에 일단 취입되어, 그곳으로부터 네트워크(310)를 통해 호스트 컴퓨터(500)에 송신될 수 있다.
또, 상기 실시 형태에 의해 상세하게 서술된 본 발명에 대해서는, 복수의 기기로부터 구성되는 시스템에 적용해도 좋고, 1개의 기기로 이루어지는 장치에 적용해도 좋다.
또한, 일반적으로, 상술한 실시 형태의 기능을 실현하는 소프트웨어의 프로 그램을 기억한 기억 매체 등의 매체를 시스템 혹은 장치에 공급하여, 상기 시스템 혹은 장치에 포함되는 컴퓨터(또는 CPU나 MPU)가 기억 매체 등의 매체에 기억된 프로그램을 판독하여 실행함으로써 본 발명이 달성될 수 있다.
이 경우, 기억 매체 등의 매체로부터 판독되는 프로그램 자체가 상술한 실시의 형태의 기능을 실현한다고 할 수 있다. 즉, 그 프로그램을 기억한 기억 매체 등의 매체도 본원에 의한 보호 대상으로 이해되어야 한다. 여기서, 프로그램을 공급하기 위한 기록 매체 등의 매체로서는, 예를 들어 플렉시블 디스크, 하드 디스크, 광 디스크, 광자기 디스크, CD-ROM, CD-R, CD-RW, DVD-ROM, DVD-RAM, DVD-RW, DVD+RW, 자기 테이프, 불휘발성 메모리 카드, ROM 등을 들 수 있다. 또한, 기억 매체 등의 매체에 대해, 네트워크를 통해 다운로드함으로써 프로그램을 제공하는 것도 가능하다.
또, 컴퓨터가 판독한 프로그램만을 실행함으로써, 상술한 실시 형태의 기능이 실현되는 경우에 한정되지 않고, 그 프로그램의 지시를 기초로 하여 컴퓨터 상에서 가동하고 있는 OS 등의 다른 프로그램이 실제 처리의 일부 또는 전부를 행하여, 즉 상기 다른 프로그램과 협동하여 상술한 실시 형태의 기능이 실현되어도 좋다. 그와 같은 경우도, 본원에 의한 보호 대상으로 이해되어야 한다.
또한, 기억 매체 등의 매체로부터 판독되는 프로그램이 컴퓨터에 삽입된 기능 확장 보드나 컴퓨터에 접속된 기능 확장 유닛에 구비되는 메모리에 기입된 후, 그 프로그램의 지시를 기초로 하여 그 기능 확장 보드나 기능 확장 유닛에 구비되는 CPU 등이 실제 처리의 일부 또는 전부를 행하여, 즉 상기 CPU 등과 협동하여 상 술한 실시 형태의 기능이 실현되어도 좋다. 그와 같은 경우도, 본원에 의한 보호 대상으로 이해되어야 한다.
이상, 첨부된 도면을 참조하면서, 본 발명의 적합한 실시 형태에 대해 설명하였지만, 본 발명은 이러한 실시 형태에 한정되지 않는 것은 물론이다. 당업자라면, 특허청구범위에 기재된 범주 내에 있어서, 각종 변경예 또는 수정예에 상도할 수 있는 것은 분명하다. 그들에 대해서도, 당연히 본 발명의 기술적 범위에 속하는 것으로 이해된다.
도1은 본 발명의 일 실시 형태에 관한 열처리 장치의 구성예를 나타내는 단면도.
도2는 도1에 도시하는 제어부의 구성예를 나타내는 블록도.
도3은 본 실시 형태에 관한 기판 처리 시스템의 구성예를 나타내는 블록도.
도4는 본 실시 형태에 관한 데이터 처리 장치의 구성예를 나타내는 블록도.
도5는 도4에 도시하는 호스트 컴퓨터의 구성예를 나타내는 블록도.
도6은 본 실시 형태에 관한 호스트 컴퓨터가 행하는 처리의 구체예를 나타내는 흐름도.
도7은 본 실시 형태에 관한 열처리 장치가 행하는 웨이퍼 처리의 구체예를 나타내는 흐름도.
도8은 본 실시 형태에 관한 열처리 장치가 행하는 처리 레시피 최적화 처리의 구체예를 나타내는 흐름도.
도9는 본 실시 형태에 관한 열처리 장치가 행하는 처리 레시피 복원 처리의 구체예를 나타내는 흐름도.
도10은 본 실시 형태에 관한 데이터 처리 장치가 행하는 처리의 구체예를 나타내는 흐름도.
도11은 본 실시 형태에 관한 기판 처리 시스템의 운용예를 나타내는 흐름도.
도12는 본 실시 형태에 관한 기판 처리 시스템의 다른 구성예를 나타내는 블록도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 열처리 장치
110 : 반응관
112 : 매니폴드
122 : 처리실
114 : 웨이퍼 보트
116 : 덮개
118 : 보온통
120 : 보트 엘리베이터
130 : 히터
310 : 네트워크
500 : 호스트 컴퓨터

Claims (13)

  1. 처리 레시피를 기초로 하여 피처리 기판의 성막 처리를 실행하는 기판 처리 장치와,
    상기 처리 레시피의 최적화 계산을 행하는 데이터 처리 장치와,
    호스트 컴퓨터를 네트워크로 접속한 기판 처리 시스템의 처리 레시피 최적화 방법이며,
    상기 기판 처리 장치에서 성막 처리된 피처리 기판의 막두께를 측정하는 공정과,
    측정하여 얻어진 막두께가 목표 막두께로부터 벗어나 있고, 그 차이가 허용 범위를 초과하는 경우에 상기 호스트 컴퓨터로부터 상기 기판 처리 장치에 처리 레시피 최적화 처리 실행 지령을 송신하는 공정과,
    상기 호스트 컴퓨터로부터의 처리 레시피 최적화 처리 실행 지령을 기초로 하여 상기 기판 처리 장치로부터 상기 데이터 처리 장치로 필요한 데이터를 송신하고, 상기 데이터 처리 장치에 목표 막두께가 얻어지는 최적의 처리 레시피를 산출하기 위해 처리 레시피 최적화 계산을 실행시키고, 그 결과를 기초로 하여 상기 기판 처리 장치에 있어서의 처리 레시피를 갱신하는 공정을 구비한 것을 특징으로 하는 기판 처리 시스템의 처리 레시피 최적화 방법.
  2. 제1항에 있어서, 처리 레시피가 갱신되었을 때, 상기 갱신 후의 처리 레시피 를 상기 기판 처리 장치로부터 상기 호스트 컴퓨터로 송신하는 공정과,
    상기 호스트 컴퓨터에 의해 갱신 후의 처리 레시피를 허용할 수 있는 것인지 여부를 판단하는 공정을 더 구비한 것을 특징으로 하는 기판 처리 시스템의 처리 레시피 최적화 방법.
  3. 제2항에 있어서, 상기 호스트 컴퓨터에 의해 갱신 후의 처리 레시피를 허용할 수 있는 것이라 판단된 경우에는, 상기 기판 처리 장치에 대해 다음의 기판 처리 실행 지령이 송신되고,
    상기 호스트 컴퓨터에 의해 갱신 후의 처리 레시피를 허용할 수 없는 것이라 판단된 경우에는, 상기 기판 처리 장치에 대해 처리 레시피를 갱신 전의 처리 레시피로 복귀시키기 위해 처리 레시피 복원 지령이 송신되는 것을 특징으로 하는 기판 처리 시스템의 처리 레시피 최적화 방법.
  4. 제1항에 있어서, 상기 피처리 기판의 막두께를 측정하는 공정은 상기 호스트 컴퓨터에 접속된 막두께 측정 장치에 의해 행해지는 것을 특징으로 하는 기판 처리 시스템의 처리 레시피 최적화 방법.
  5. 제1항에 있어서, 상기 피처리 기판의 막두께를 측정하는 공정은 상기 기판 처리 장치에 접속된 막두께 측정 장치에 의해 행해지는 것을 특징으로 하는 기판 처리 시스템의 처리 레시피 최적화 방법.
  6. 처리 레시피를 기초로 하여 피처리 기판의 처리를 실행하는 기판 처리 장치와,
    상기 처리 레시피의 최적화 계산을 행하는 데이터 처리 장치와,
    호스트 컴퓨터를 네트워크로 접속한 기판 처리 시스템의 처리 레시피 최적화 방법이며,
    소정의 조건이 적합한 경우에 상기 호스트 컴퓨터로부터 상기 기판 처리 장치에 처리 레시피 최적화 처리 실행 지령을 송신하는 공정과,
    상기 호스트 컴퓨터로부터의 처리 레시피 최적화 처리 실행 지령을 기초로 하여 상기 기판 처리 장치로부터 상기 데이터 처리 장치로 필요한 데이터를 송신하고, 상기 데이터 처리 장치에 최적의 처리 레시피를 산출하기 위해 처리 레시피 최적화 계산을 실행시키고, 그 결과를 기초로 하여 상기 기판 처리 장치에 있어서의 처리 레시피를 갱신하는 공정을 구비한 것을 특징으로 하는 기판 처리 시스템의 처리 레시피 최적화 방법.
  7. 제6항에 있어서, 처리 레시피가 갱신되었을 때, 상기 갱신 후의 처리 레시피를 상기 기판 처리 장치로부터 상기 호스트 컴퓨터로 송신하는 공정과,
    상기 호스트 컴퓨터에 의해 갱신 후의 처리 레시피를 허용할 수 있는 것인지 여부를 판단하는 공정을 더 구비한 것을 특징으로 하는 기판 처리 시스템의 처리 레시피 최적화 방법.
  8. 제7항에 있어서, 상기 호스트 컴퓨터에 의해 갱신 후의 처리 레시피를 허용할 수 있는 것이라 판단된 경우에는, 상기 기판 처리 장치에 대해 다음의 기판 처리 실행 지령이 송신되고,
    상기 호스트 컴퓨터에 의해 갱신 후의 처리 레시피를 허용할 수 없는 것이라 판단된 경우에는, 상기 기판 처리 장치에 대해 처리 레시피를 갱신 전의 처리 레시피로 복귀시키기 위해 처리 레시피 복원 지령이 송신되는 것을 특징으로 하는 기판 처리 시스템의 처리 레시피 최적화 방법.
  9. 처리 레시피를 기초로 하여 피처리 기판의 처리를 실행하는 기판 처리 장치와,
    상기 처리 레시피의 최적화 계산을 행하는 데이터 처리 장치와,
    호스트 컴퓨터를 네트워크로 접속한 기판 처리 시스템이며,
    상기 호스트 컴퓨터는 상기 기판 처리 장치에서 처리된 피처리 기판의 프로세스 데이터를 취득하고, 상기 프로세스 데이터를 기초로 하여 처리 레시피를 최적화할지 여부를 판단하여, 처리 레시피를 최적화한다고 판단한 경우에는, 상기 기판 처리 장치에 처리 레시피 최적화 처리 실행 지령을 송신하도록 되어 있고,
    상기 기판 처리 장치는 상기 호스트 컴퓨터로부터의 처리 레시피 최적화 처리 실행 지령을 수신하면, 상기 데이터 처리 장치로 필요한 데이터를 송신하고, 상기 데이터 처리 장치에 최적의 처리 레시피를 산출하기 위해 처리 레시피 최적화 계산을 실행시키고, 그 결과를 기초로 하여 처리 레시피를 갱신하도록 되어 있는 것을 특징으로 하는 기판 처리 시스템.
  10. 제9항에 있어서, 상기 기판 처리 장치는, 처리 레시피를 갱신하였을 때, 상기 갱신 후의 처리 레시피를 상기 호스트 컴퓨터에 송신하도록 되어 있고,
    상기 호스트 컴퓨터는, 상기 기판 처리 장치로부터 갱신 후의 처리 레시피를 수신하면, 상기 기판 처리 장치에 다음의 피처리 기판의 처리 실행 지령을 송신하기 전에 갱신 후의 처리 레시피를 허용할 수 있는 것인지 여부를 판단하도록 되어 있는 것을 특징으로 하는 기판 처리 시스템.
  11. 제10항에 있어서, 상기 호스트 컴퓨터는, 갱신 후의 처리 레시피를 허용할 수 있는 것이라 판단한 경우에는, 상기 기판 처리 장치에 대해 다음의 기판 처리 실행 지령을 송신하도록 되어 있고, 한편, 갱신 후의 처리 레시피를 허용할 수 없는 것이라 판단한 경우에는, 상기 기판 처리 장치에 대해 처리 레시피를 갱신 전의 처리 레시피로 복귀시키기 위해 처리 레시피 복원 지령을 송신하도록 되어 있는 것을 특징으로 하는 기판 처리 시스템.
  12. 처리 레시피를 기초로 하여 피처리 기판의 처리를 실행하는 복수의 기판 처리 장치와,
    상기 처리 레시피의 최적화 계산을 행하는 데이터 처리 장치와,
    호스트 컴퓨터를 네트워크로 접속한 기판 처리 시스템이며,
    상기 호스트 컴퓨터는, 상기 각 기판 처리 장치에서 처리된 피처리 기판의 프로세스 데이터를 취득하고, 상기 프로세스 데이터를 기초로 하여 처리 레시피를 최적화할지 여부를 판단하여, 처리 레시피를 최적화한다고 판단한 경우에는, 상기 각 기판 처리 장치에 처리 레시피 최적화 처리 실행 지령을 송신하도록 되어 있고,
    상기 각 기판 처리 장치는, 상기 호스트 컴퓨터로부터의 처리 레시피 최적화 처리 실행 지령을 수신하면, 상기 데이터 처리 장치로 필요한 데이터를 송신하고, 상기 데이터 처리 장치에 최적의 처리 레시피를 산출하기 위해 처리 레시피 최적화 계산을 실행시키고, 그 결과를 기초로 하여 처리 레시피를 갱신하도록 되어 있는 것을 특징으로 하는 기판 처리 시스템.
  13. 처리 레시피를 기초로 하여 피처리 기판의 처리를 실행하는 기판 처리 장치이며,
    상기 처리 레시피의 최적화 계산을 행하는 데이터 처리 장치와, 호스트 컴퓨터에 네트워크를 통해 접속 가능하게 되어 있고,
    상기 호스트 컴퓨터로부터의 처리 레시피 최적화 처리 실행 지령을 기초로 하여 상기 데이터 처리 장치로 필요한 데이터를 송신하고, 상기 데이터 처리 장치에 최적의 처리 레시피를 산출하기 위해 처리 레시피 최적화 계산을 실행시키고, 그 결과를 기초로 하여 처리 레시피를 갱신하도록 되어 있는 것을 특징으로 하는 기판 처리 장치.
KR1020070099726A 2006-10-05 2007-10-04 기판 처리 시스템의 처리 레시피 최적화 방법 KR101134258B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00273887 2006-10-05
JP2006273887A JP4942174B2 (ja) 2006-10-05 2006-10-05 基板処理システムの処理レシピ最適化方法，基板処理システム，基板処理装置

Publications (2)

Publication Number Publication Date
KR20080031798A true KR20080031798A (ko) 2008-04-11
KR101134258B1 KR101134258B1 (ko) 2012-04-12

Family

ID=39154225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070099726A KR101134258B1 (ko) 2006-10-05 2007-10-04 기판 처리 시스템의 처리 레시피 최적화 방법

Country Status (6)

Country Link
US (2) US7738983B2 (ko)
EP (1) EP1916314B1 (ko)
JP (1) JP4942174B2 (ko)
KR (1) KR101134258B1 (ko)
CN (1) CN101165617B (ko)
TW (1) TWI458016B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150107659A (ko) * 2014-03-13 2015-09-23 도쿄엘렉트론가부시키가이샤 제어 장치, 기판 처리 장치 및 기판 처리 시스템
KR20180111568A (ko) * 2017-03-30 2018-10-11 도쿄엘렉트론가부시키가이샤 기판 처리 시스템, 제어 장치, 군 컨트롤러 및 호스트 컴퓨터

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100989149B1 (ko) * 2006-01-27 2010-10-20 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치
JP4942174B2 (ja) * 2006-10-05 2012-05-30 東京エレクトロン株式会社 基板処理システムの処理レシピ最適化方法，基板処理システム，基板処理装置
US8023806B2 (en) * 2007-03-20 2011-09-20 Tokyo Electron Limited Heat processing furnace and vertical-type heat processing apparatus
US8825189B2 (en) * 2007-11-13 2014-09-02 Fisher Rosemount Systems, Inc. Methods and apparatus to execute an auxiliary recipe and a batch recipe associated with a process control system
US8150541B2 (en) 2007-11-13 2012-04-03 Fisher-Rosemount Systems, Inc. Methods and apparatus to modify a recipe process flow associated with a process control system during recipe execution
US8555206B2 (en) * 2007-12-21 2013-10-08 Fisher-Rosemount Systems, Inc. Methods and apparatus to present recipe progress status information
JP4555881B2 (ja) * 2008-03-18 2010-10-06 株式会社日立国際電気 基板処理装置及び表示方法
JP2009283588A (ja) * 2008-05-21 2009-12-03 Sanyo Electric Co Ltd 窒化物半導体発光素子の製造方法
JP5546197B2 (ja) * 2009-10-05 2014-07-09 株式会社日立国際電気 基板処理システム、群管理装置および基板処理装置の情報解析方法
JP5868619B2 (ja) * 2011-06-21 2016-02-24 ニチアス株式会社 熱処理炉及び熱処理装置
CN103031546B (zh) * 2011-09-29 2016-01-20 中国科学院微电子研究所 一种原子层沉积设备及其使用方法
US9847407B2 (en) 2011-11-16 2017-12-19 Skyworks Solutions, Inc. Devices and methods related to a gallium arsenide Schottky diode having low turn-on voltage
US9461153B2 (en) 2011-11-16 2016-10-04 Skyworks Solutions, Inc. Devices and methods related to a barrier for metallization of a gallium based semiconductor
US10229843B2 (en) 2012-10-31 2019-03-12 Tokyo Electron Limited Substrate processing apparatus and control device for substrate processing apparatus
JP6280407B2 (ja) * 2014-03-19 2018-02-14 東京エレクトロン株式会社 基板処理方法、プログラム、制御装置、基板処理装置及び基板処理システム
WO2016035842A1 (ja) * 2014-09-04 2016-03-10 株式会社ニコン 処理システムおよびデバイス製造方法
JP6566897B2 (ja) * 2016-03-17 2019-08-28 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム
JP6584352B2 (ja) * 2016-03-24 2019-10-02 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム
JP6541599B2 (ja) * 2016-03-28 2019-07-10 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム
US10509425B2 (en) * 2017-01-20 2019-12-17 Lam Research Corporation Virtual metrology method for ESC temperature estimation using thermal control elements
JP7080065B2 (ja) * 2018-02-08 2022-06-03 株式会社Ｓｃｒｅｅｎホールディングス データ処理方法、データ処理装置、データ処理システム、およびデータ処理プログラム
JP7183126B2 (ja) 2019-07-17 2022-12-05 東京エレクトロン株式会社 基板処理装置、情報処理装置及び情報処理方法
JP7450358B2 (ja) * 2019-09-25 2024-03-15 東京エレクトロン株式会社 基板処理制御方法、基板処理装置、及び記憶媒体
JP7241663B2 (ja) 2019-11-01 2023-03-17 東京エレクトロン株式会社 情報処理装置、情報処理方法、情報処理プログラム及び半導体製造装置
CN111719130B (zh) * 2020-06-22 2022-10-21 北京北方华创微电子装备有限公司 半导体镀膜设备中的温度调整方法及半导体镀膜设备
JP2024014505A (ja) 2022-07-22 2024-02-01 東京エレクトロン株式会社 情報処理装置、プログラム及びプロセス条件最適化方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2961876B2 (ja) * 1990-11-20 1999-10-12 日本電気株式会社 半導体ウェハース酸化・拡散エキスパートシステム
JPH0590119A (ja) * 1991-09-25 1993-04-09 Sony Corp 作業条件指示装置
JP3321499B2 (ja) * 1994-09-01 2002-09-03 株式会社日立製作所 製造システムおよび設備運転パラメータ自動決定装置
JP2986146B2 (ja) * 1995-11-02 1999-12-06 東京エレクトロン株式会社 半導体製造装置のレシピ運用システム
JP3939799B2 (ja) * 1997-02-28 2007-07-04 ペンタックス株式会社 光学薄膜製造システム
US6269279B1 (en) * 1997-06-20 2001-07-31 Tokyo Electron Limited Control system
JP3077656B2 (ja) * 1997-12-22 2000-08-14 日本電気株式会社 半導体製造装置のレシピ修正方法
JP2000012414A (ja) * 1998-06-24 2000-01-14 Toshiba Corp 半導体装置製造用生産システム
US6415193B1 (en) 1999-07-08 2002-07-02 Fabcentric, Inc. Recipe editor for editing and creating process recipes with parameter-level semiconductor-manufacturing equipment
US6159075A (en) * 1999-10-13 2000-12-12 Vlsi Technology, Inc. Method and system for in-situ optimization for semiconductor wafers in a chemical mechanical polishing process
US6524449B1 (en) * 1999-12-03 2003-02-25 James A. Folta Method and system for producing sputtered thin films with sub-angstrom thickness uniformity or custom thickness gradients
JP4459357B2 (ja) 2000-02-01 2010-04-28 東京エレクトロン株式会社 温度調整方法及び温度調整装置
JP4546623B2 (ja) 2000-07-25 2010-09-15 東京エレクトロン株式会社 熱処理装置の制御条件決定方法
JP2002184705A (ja) * 2000-12-18 2002-06-28 Toshiba Corp プロセスデータ補正方法およびその装置
JP2002312014A (ja) * 2001-04-09 2002-10-25 Hitachi Ltd 加工物の製造方法、製造装置及び製造用プログラム
US6913938B2 (en) * 2001-06-19 2005-07-05 Applied Materials, Inc. Feedback control of plasma-enhanced chemical vapor deposition processes
US7160739B2 (en) * 2001-06-19 2007-01-09 Applied Materials, Inc. Feedback control of a chemical mechanical polishing device providing manipulation of removal rate profiles
US7337019B2 (en) * 2001-07-16 2008-02-26 Applied Materials, Inc. Integration of fault detection with run-to-run control
US6616759B2 (en) * 2001-09-06 2003-09-09 Hitachi, Ltd. Method of monitoring and/or controlling a semiconductor manufacturing apparatus and a system therefor
JP3897167B2 (ja) * 2002-08-06 2007-03-22 株式会社日立国際電気 縦型半導体製造装置および半導体デバイスの製造方法
JP2004072030A (ja) * 2002-08-09 2004-03-04 Hitachi Kokusai Electric Inc 半導体製造装置
JP4097485B2 (ja) * 2002-08-28 2008-06-11 独立行政法人科学技術振興機構 酸化還元酵素と基質との反応中間体を捕捉する方法
JP3920206B2 (ja) * 2002-12-09 2007-05-30 東京エレクトロン株式会社 制御システム
JP2004319574A (ja) 2003-04-11 2004-11-11 Trecenti Technologies Inc 半導体装置の製造方法、半導体製造装置の自動運転方法および自動運転システム、並びにｃｍｐ装置の自動運転方法
US7158851B2 (en) * 2003-06-30 2007-01-02 Tokyo Electron Limited Feedforward, feedback wafer to wafer control method for an etch process
CN100335234C (zh) * 2003-08-20 2007-09-05 中芯国际集成电路制造(上海)有限公司 决定化学机械研磨的终点检测时间的方法
JP4520820B2 (ja) * 2004-10-27 2010-08-11 株式会社日立ハイテクノロジーズ 試料処理装置及び試料処理システム
KR100702843B1 (ko) * 2005-08-12 2007-04-03 삼성전자주식회사 로트가변 배치처리가 가능한 반도체 제조설비 및 그로트가변 배치처리방법
JP4942174B2 (ja) * 2006-10-05 2012-05-30 東京エレクトロン株式会社 基板処理システムの処理レシピ最適化方法，基板処理システム，基板処理装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150107659A (ko) * 2014-03-13 2015-09-23 도쿄엘렉트론가부시키가이샤 제어 장치, 기판 처리 장치 및 기판 처리 시스템
KR101868669B1 (ko) * 2014-03-13 2018-06-18 도쿄엘렉트론가부시키가이샤 제어 장치, 기판 처리 장치 및 기판 처리 시스템
KR20180111568A (ko) * 2017-03-30 2018-10-11 도쿄엘렉트론가부시키가이샤 기판 처리 시스템, 제어 장치, 군 컨트롤러 및 호스트 컴퓨터

Also Published As

Publication number Publication date
US7738983B2 (en) 2010-06-15
US20080086228A1 (en) 2008-04-10
EP1916314B1 (en) 2009-11-25
TW200834722A (en) 2008-08-16
JP2008091826A (ja) 2008-04-17
CN101165617A (zh) 2008-04-23
US20100198386A1 (en) 2010-08-05
EP1916314A1 (en) 2008-04-30
CN101165617B (zh) 2011-08-17
US8082054B2 (en) 2011-12-20
KR101134258B1 (ko) 2012-04-12
JP4942174B2 (ja) 2012-05-30
TWI458016B (zh) 2014-10-21

Similar Documents

Publication Publication Date Title
KR101134258B1 (ko) 기판 처리 시스템의 처리 레시피 최적화 방법
CN108286044A (zh) 用于减少膜沉积过程期间的残余物堆积的反应器系统和方法
WO2022064713A1 (ja) 温度制御方法、半導体装置の製造方法、プログラム及び基板処理装置
JP2020053506A (ja) 基板処理装置、半導体装置の製造方法および記録媒体。
WO2004015750A1 (ja) 熱処理方法及び熱処理装置
JP2015115540A (ja) 管理装置、基板処理装置の管理方法および基板処理システム並びに記録媒体
US20180350642A1 (en) Method of Manufacturing Semiconductor Device
JP6804027B2 (ja) 基板処理装置、温度制御方法、半導体装置の製造方法及び温度制御プログラム
US20240151591A1 (en) Substrate temperature sensor, substrate retainer and substrate processing apparatus
US20090229634A1 (en) Substrate processing apparatus
JP4751538B2 (ja) 処理システム
JP6864705B2 (ja) 基板処理装置、制御システム及び半導体装置の製造方法
TWI581310B (zh) A substrate processing apparatus and a substrate processing apparatus
TWI818304B (zh) 基板處理裝置、半導體裝置之製造方法及程式
JP6211960B2 (ja) 制御装置、基板処理装置及び基板処理システム
TWI783171B (zh) 半導體裝置之製造方法、基板處理裝置及程式
JP7229444B1 (ja) プラズマ処理装置および劣化判定方法
US20220360822A1 (en) Substrate processing system, method of processing substrate, recording medium, and method of manufacturing semiconductor device
US20230392987A1 (en) Emissivity independence tuning
JP6990297B2 (ja) 部品の診断方法、半導体装置の製造方法、基板処理装置、及びプログラム
JP6270395B2 (ja) 基板処理装置及び半導体装置の製造方法並びにプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 8