TWI581310B - A substrate processing apparatus and a substrate processing apparatus - Google Patents

A substrate processing apparatus and a substrate processing apparatus Download PDF

Info

Publication number
TWI581310B
TWI581310B TW102139624A TW102139624A TWI581310B TW I581310 B TWI581310 B TW I581310B TW 102139624 A TW102139624 A TW 102139624A TW 102139624 A TW102139624 A TW 102139624A TW I581310 B TWI581310 B TW I581310B
Authority
TW
Taiwan
Prior art keywords
processing
substrate
process recipe
recipe
processing apparatus
Prior art date
Application number
TW102139624A
Other languages
English (en)
Other versions
TW201426819A (zh
Inventor
Hiroichi Ohta
Kozo Minami
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201426819A publication Critical patent/TW201426819A/zh
Application granted granted Critical
Publication of TWI581310B publication Critical patent/TWI581310B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Description

基板處理裝置及基板處理裝置之控制裝置
本發明係關於一種基板處理裝置及基板處理裝置之控制裝置。
於半導體裝置、FPD(Flat Panel Display，平板顯示器)、太陽電池等之製造步驟中，使用有對半導體晶圓、FPD用基板、太陽電池用基板等基板進行批次處理或單片處理之各種基板處理裝置，例如熱處理裝置、蝕刻裝置、成膜裝置等。例如，於半導體裝置之製造步驟中，使用有對半導體晶圓等基板進行加熱處理、例如進行CVD(Chemical Vapor Deposition，化學氣相沈積)膜之形成、熱氧化膜之形成等處理之熱處理裝置。作為此種熱處理裝置，已知有如下之立式熱處理裝置：將複數個半導體晶圓插入於立設、下側具有開口部且外側配設有加熱器的圓筒狀之反應管(加工用管(process tube))內，批次式地進行熱處理。該批次式立式熱處理裝置係將半導體晶圓隔以間隔而呈架狀地積層配置於包含石英等且稱為晶舟之基板保持器，將半導體晶圓自下側之開口部插入至反應管內。
又，於上述立式熱處理裝置中，進行半導體晶圓等之熱處理時之處理條件係預先設定於複數個製程配方，選擇記憶於控制裝置之記憶部等中之製程配方，來實施所期望之處理。再者，作為製程配方中設定之處理條件，例如為處理氣體之種類、處理氣體之流量、處理溫度、壓力、處理時間等。
此種立式熱處理裝置中，例如於形成CVD膜之情形時、或形成 熱氧化膜之情形時，要求形成膜厚與製程配方中設定之目標膜厚高精度地一致的膜。因此，進行如下情形：實際上測定實施製程配方而形成之CVD膜等之膜厚，算出與目標膜厚之差且藉由最佳化計算求出使該差變少之流程條件，修正製程配方而進行最佳化(例如，參照專利文獻1)。
然而，藉由1台熱處理裝置實施之熱處理的種類例如針對每個膜種或膜厚而具有多種，所需之製程配方之數量亦增多。另一方面，於進行製程配方之最佳化之作業需要時間，為了執行1個製程配方，且實施膜厚測定、最佳化計算等而進行最佳化，需要例如4小時左右之時間，為了將多個製程配方最佳化，需要較多的時間。
又，提出有如下情形：於作成製程配方時，將具有變更之可能性的資料定義為流程參數，於變更製程配方時，總括地調用流程參數而使其可變更，從而可有效地進行製程配方之變更(例如，參照專利文獻2)。
[先行技術文獻] [專利文獻]
[專利文獻1]日本專利特開2008-91826號公報
[專利文獻2]日本專利特開平5-283308號公報
如上所述，自先前以來進行修正製程配方而最佳化。然而，藉由1台基板處理裝置、例如熱處理裝置實施之熱處理的種類例如針對每個膜種或膜厚而具有多種，所需之製程配方之數量亦增多。另一方面，於進行製程配方之最佳化之作業需要時間，為了執行1個製程配方，且實施膜厚測定、最佳化計算等而最佳化，需要例如4小時左右之時間。因此，為了將多個製程配方最佳化而需要較多之時間，從而 存在成為生產性提高之阻礙之問題。再者，於預先將具有變更之可能性之資料定義為流程參數、在變更製程配方時總括地調用流程參數而進行變更的技術中，需要逐一地將製程配方最佳化之方面相同，為了將多個製程配方最佳化亦需要較多之時間。
本發明係應對上述先前之情況而完成者，其目的在於提供一種與先前相比，可縮短製程配方之最佳化所需之時間，從而可謀求生產性之提高的基板處理裝置及基板處理裝置之控制裝置。
本發明之基板處理裝置之一態樣之特徵在於具備：基板處理部，其將基板收容於處理室內，且對上述基板實施處理；及控制部，其具有記憶部、主控制部、及使用者介面部，該記憶部係記憶複數個表示處理條件之製程配方，該主控制部係基於記憶於上述記憶部之製程配方控制上述基板處理部而對上述基板實施特定之處理，該使用者介面部係用以存取上述主控制部；且上述控制部具備：製程配方最佳化處理器件，其算出測定出上述基板之處理之結果的測定資料與目標值之差，以該差變小之方式變更上述製程配方之處理條件之一部分而將該製程配方最佳化；及製程配方總括最佳化處理器件，其自上述記憶部內檢索與利用上述製程配方最佳化器件之最佳化處理執行中之製程配方相關且可總括最佳化之製程配方，對於檢索到之製程配方，與最佳化處理執行中之製程配方同樣地變更處理條件之一部分。
本發明之基板處理裝置之控制裝置之一態樣之特徵在於，其係用以對於具有將基板收容於處理室內且對上述基板實施處理之基板處理部的基板處理裝置進行控制者，且該控制裝置包括：記憶部，其記憶複數個表示處理條件之製程配方；主控制部，其基於記憶於上述記憶部之製程配方控制上述基板處理部，而對上述基板實施特定之處理；使用者介面部，其用以存取上述主控制部；製程配方最佳化處理 器件，其算出測定出上述基板之處理之結果的測定資料與目標值之差，以該差變小之方式變更上述製程配方之處理條件之一部分而將該製程配方最佳化；及製程配方總括最佳化處理器件，其自上述記憶部內檢索與利用上述製程配方最佳化處理器件之最佳化處理執行中之製程配方相關且可總括最佳化之製程配方，對於檢索到之製程配方，與最佳化處理執行中之製程配方同樣地變更處理條件之一部分。
根據本發明，可提供一種與先前相比，能縮短製程配方之最佳化所需之時間，從而可謀求生產性之提高的基板處理裝置及基板處理裝置之控制裝置。
2‧‧‧反應管
2a‧‧‧內管
2b‧‧‧外管
3‧‧‧加熱器
21‧‧‧歧管
23‧‧‧晶舟
24‧‧‧蓋體
25‧‧‧保溫筒(隔熱體)
26‧‧‧晶舟升降機
27‧‧‧排氣管
28‧‧‧壓力調整部
31~35‧‧‧加熱器
41~45‧‧‧電力控制器
51‧‧‧氣體供給管
52‧‧‧氣體供給管
61‧‧‧流量調整部
62‧‧‧流量調整部
100‧‧‧立式熱處理裝置
110‧‧‧基板處理部
120‧‧‧控制部
121‧‧‧主控制部
121a‧‧‧製程配方最佳化處理部
121b‧‧‧製程配方總括最佳化處理部
122‧‧‧使用者介面部
123‧‧‧記憶部
301~309‧‧‧步驟
S1in~S5in‧‧‧內側溫度感測器
S1out、S5out‧‧‧外側溫度感測器
Wm1‧‧‧監測晶圓
Wm3‧‧‧監測晶圓
Wm5‧‧‧監測晶圓
圖1係模式性地表示本發明之一實施形態之立式熱處理裝置之縱剖面構成的圖。
圖2係用以說明製程配方之最佳化之例之圖。
圖3係用以說明圖1之立式熱處理裝置之動作之流程圖。
圖4係表示使用者介面部之操作畫面之例之圖。
以下，參照圖式，對本發明之實施形態進行說明。
圖1係模式性地表示本發明之基板處理裝置之一實施形態之立式熱處理裝置100的縱剖面概略構成之圖。
如圖1所示，立式熱處理裝置100具備：基板處理部110，其用以對半導體晶圓等基板進行熱處理；及控制部120，其用以對基板處理部110等之動作進行控制。
基板處理部110具備雙重管構造之反應管2，該雙重管構造之反應管2具備：圓筒狀之內管2a，其由石英等構成；及圓筒狀之外管2b，其配設於內管2a之外側，且上側封閉。於反應管2之下側，配設有金 屬製且圓筒狀之歧管21。歧管21之下側係設為用以將半導體晶圓等對反應管2內搬入、搬出之開口部，且由蓋體24蓋住該開口部。
內管2a係於外管2b之內側，以與外管2b位於同軸上之方式受支持於歧管21之內側。外管2b其下端氣密地接合於歧管21之上端。
於反應管2內，配置有基板保持器即晶舟23。該晶舟23由石英等構成，且經由保溫筒(隔熱體)25而受保持於蓋體24上。於晶舟23中配置有要實施熱處理之多塊半導體晶圓(製品晶圓)W、及複數塊(於本實施形態中為5塊)監測晶圓Wm1~Wm5(於圖1中，僅圖示Wm1、Wm3、Wm5)。
蓋體24係配設於用以將晶舟23對反應管2內搬入、搬出之上下活動的晶舟升降機26上。蓋體24係藉由晶舟升降機26而上升，當處於其上限位置時，封閉歧管21之下端開口部、即由反應管2與歧管21構成之反應管之下側開口部。
於反應管2之周圍，設置有例如由電阻加熱體等構成之加熱器3。加熱器3包含沿反應管2之管軸方向被分割成5個部分之加熱器31~35，各加熱器31~35可藉由電力控制器41~45而獨立地控制加熱量。如上所述，本實施形態係由反應管2、歧管21、加熱器3等構成加熱爐。
於內管2a之內壁，與加熱器31~35對應地設置有包含熱電偶等之內側溫度感測器S1in~S5in。又，於外管2b之外壁，與加熱器31~35對應地設置有包含熱電偶等之外側溫度感測器S1out~S5out。
內管2a之內部可視作與加熱器31~35對應地劃分成5個區域(區域(zone)1~5)。再者，載置於反應管2內之晶舟23的半導體晶圓W之整體係構成1個批次，一同予以熱處理(批次處理)。
於本實施形態中，在各區域1~5之各者內載置有監測晶圓Wm1~Wm5。然而，通常，即便區域之個數與監測晶圓Wm之塊數不一致 亦無妨。例如，亦可於5個區域內配置10塊或者3塊監測晶圓Wm。即便區域之個數與監測晶圓Wm之個數不一致，亦可實現設定溫度分佈之最佳化。
於歧管21中，為了向內管2a內供給氣體而設置有複數個氣體供給管，於圖1中，為了方便，顯示有2根氣體供給管51、52。於各氣體供給管51、52上，介設有用以分別調整氣體流量之例如質量流量控制器等流量調整部61、62或閥(未圖示)等。
又，於歧管21，為了自內管2a與外管2b之間隙排氣而連接有排氣管27之一端，該排氣管27之另一端連接於未圖示之真空泵。於排氣管27之中途，作為用以調整反應管2內之壓力之機構，設置有例如包含蝶形閥或閥驅動部等之壓力調整部28。
控制部120具備主控制部121、使用者介面部122、及記憶部123。主控制部121包含具有CPU(Central Processing Unit，中央處理單元)等之電腦等，向基板處理部110之各部發送控制信號而統括地控制基板處理部110之動作。又，使用者介面部122包含供作業員進行命令之輸入操作之鍵盤、或將熱處理裝置100之運轉狀況可視化而顯示之顯示器等。
記憶部123包含硬碟或半導體記憶體等，且儲存有用以藉由主控制部121之控制而實現基板處理部110執行之各種處理的控制程式(軟體)、及於基板處理部110中實施之複數個製程配方。
製程配方係例如針對每個進行成膜之膜的種類及膜厚而預先作成，於該情形時，作為處理條件，製程配方中至少規定氣體種類及氣體流量、壓力、溫度、處理時間。又，於一方面使晶舟23旋轉一方面進行熱處理之情形時，製程配方中亦規定有晶舟23之旋轉速度。
又，於本實施形態中，主控制部121具備作為製程配方最佳化器件之製程配方最佳化處理部121a、及作為製程配方總括最佳化器件之 製程配方總括最佳化處理部121b。以下，敍述製程配方最佳化處理部121a及製程配方總括最佳化處理部121b之詳細內容。再者，雖未於圖1中圖示，但於立式熱處理裝置100之附近，配設有用以測定形成於監測晶圓Wm1~Wm5之CVD膜等之膜厚的膜厚測定裝置，來自膜厚測定裝置之膜厚測定資料被輸入至主控制部121之製程配方最佳化處理部121a。
而且，視需要而根據來自使用者介面部122之指示等，自記憶部123調用任意之製程配方而於主控制部121執行，藉此，於主控制部121之控制下，利用熱處理裝置100進行所期望之處理。又，控制程式或製程配方可利用處於儲存於可由電腦讀取之記憶媒體(例如，硬碟、CD(Compact Disc，光碟)、軟碟、半導體記憶體等)等之狀態的類型，或者經由例如專用線路自其他裝置隨時傳輸而於線上利用的類型。
其次，參照圖式，對上述構成之立式熱處理裝置100之半導體晶圓W之處理與製程配方最佳化處理進行說明。
於在立式熱處理裝置100中，對半導體晶圓W實施成膜處理之情形時，如上所述般預先自介面部122等選擇記憶部123內之製程配方，設定執行之熱處理之條件。於該情形時，例如於形成CVD膜之情形時，選擇欲形成之CVD膜之膜種與膜厚，藉此可指定能形成該膜種與膜厚之CVD膜之製程配方。接著，藉由晶舟升降機26向反應管2內搬入自晶圓搬送盒或晶匣(cassette)移載有未處理之半導體晶圓的晶舟23。
此後，主控制部121係根據所設定之製程配方而控制加熱器3之加熱溫度、反應管2內之壓力、供給至反應管2內之氣體之氣體種類及氣體流量，從而對半導體晶圓W進行特定之處理，例如為CVD膜之形成。
接著，若熱處理結束，則將反應管2內設為惰性氣體環境且降溫至特定溫度(例如300℃)為止，自反應管2內搬出晶舟23，此後自晶舟23搬出處理完畢之晶圓，且將其返回至晶圓搬送盒或晶匣。又，將監測晶圓Wm1~Wm5搬送至膜厚測定裝置(未圖示)，於複數個點(例如9個點(中心部1個點、周緣部4個點、中間部4個點))測定膜厚。即，獲得測定出基板之處理之結果的測定資料。於該情形時，在如本實施形態般處理為成膜處理之情形時，獲取成膜處理之結果之膜厚測定資料，於蝕刻處理之情形時，例如獲取蝕刻處理之結果之蝕刻速率資料等。
於實施製程配方最佳化處理之情形時，根據來自使用者介面部122之指示等，於主控制部121啟動製程配方最佳化處理部121a而實施製程配方最佳化處理。如圖3所示，該製程配方最佳化處理係首先自膜厚測定裝置獲取膜厚測定資料(步驟(step)301)。
其次，算出所獲取之膜厚測定資料之膜厚測定值與目標膜厚值之差(步驟302)，判定差是否為特定值以下(容許範圍內)(步驟303)，於差為特定值以下(容許範圍內)之情形時，結束處理。
另一方面，於差為特定值以上(容許範圍外)之情形時，算出變更之處理條件(步驟304)。例如，執行目標膜厚值為100nm之圖2所示之製程配方A，於膜厚測定值小於100nm、且膜厚較薄之情形時，算出獲得目標膜厚值之設定溫度。
於該情形時，例如於預先將設定溫度提昇1.000℃之情形時，藉由實測出形成之CVD膜之膜厚變化了多少而進行調查，獲得設定溫度與膜厚之關係式，藉此可算出獲得目標膜厚值之設定溫度。若簡單說明，係藉由如下方法實施製程配方之最佳化：例如，於具有若溫度提昇1.000℃則膜厚變厚5nm之關係之情形時，上述差為-1nm，即於實測到之膜厚值較目標膜厚值薄1nm之情形時，算出「+0.200℃」之設 定溫度。於圖2所示之例中，執行製程配方A，於膜厚薄0.945nm之情形時，算出「+0.189℃」之設定溫度，從而將製程配方A之設定溫度即681.000℃變更成681.189℃。
其次，檢索可總括最佳化之其他製程配方而判斷是否實施總括最佳化(步驟305)。於本實施形態中，每次均可由作業者選擇是否實施製程配方之總括最佳化，例如，如圖4所示之顯示畫面例般，顯示如下選擇畫面，該選擇畫面係用以選擇使於步驟304中算出之結果僅「反映於執行已最佳化之執行製程配方」、或「反映於執行製程配方及可總括最佳化之其他製程配方」。再者，圖4所示之顯示畫面例中，若選擇「總括展開清單」，則檢索可總括最佳化之其他製程配方且顯示其清單(例如，製程配方B與製程配方C)。
接著，於反映於執行製程配方之情形時，僅變更該執行製程配方而進行最佳化(步驟306)，結束處理(步驟307)。
另一方面，於實施可總括最佳化之其他製程配方之總括最佳化之情形時，啟動製程配方總括最佳化處理部121b。接著，檢索可總括最佳化之其他製程配方(步驟308)，變更檢索到之其他製程配方而進行最佳化(步驟309)，結束處理(步驟307)。
可總括最佳化之其他製程配方係例如如圖2所示之製程配方A、製程配方B、製程配方C般僅處理溫度存在差異，而其他處理條件(處理氣體、氣體流量、壓力、處理時間)相同的製程配方等。即，於圖2所示之例中，製程配方A係目標膜厚為100nm且處理溫度(設定溫度)為681.000℃，製程配方B係目標膜厚為105nm且處理溫度(設定溫度)為682.000℃，製程配方C係目標膜厚為110nm且處理溫度(設定溫度)為683.000℃，其他處理條件相同。
於已實施上述總括最佳化之情形時，如圖2所示，於已實施最佳化處理之執行製程配方為製程配方A之情形時，可總括最佳化之其他 製程配方B、製程配方C之內容亦變更。即，製程配方A之設定溫度自681.000℃變更成681.189℃，與此相同地，製程配方B之設定溫度自682.000℃變更成682.189℃，製程配方C之設定溫度自683.000℃變更成683.189℃。
如上所述，於本實施形態中，不僅可將已實施最佳化處理之執行製程配方最佳化，而且可總括地將可總括最佳化之其他製程配方最佳化。因此，例如如圖2所示，若要將製程配方A、製程配方B、製程配方C之3個製程配方最佳化，僅需要將製程配方A最佳化所需之時間，因此能夠以先前之1/3之時間將製程配方最佳化。
再者，上述例中僅對1個點之溫度進行了說明，但如上所述，膜厚測定係於複數塊、於本實施形態中為5塊之監測晶圓Wm1~Wm5中實施。因此，於將1個製程配方最佳化之情形時，對5個點之溫度實施最佳化。
若藉由立式熱處理裝置100而以相同之製程配方連續且反覆執行於半導體晶圓上形成薄膜的成膜處理，則薄膜之膜厚具有因立式熱處理裝置100之特性劣化的進展、或反應管2內之狀態發生變化而逐漸發生變化之傾向。又，亦存在因零件更換等維護而使得立式熱處理裝置100之狀態得到改善而發生變化之情形。因此，於以最初設定之製程配方連續地反覆進行成膜處理後，形成於半導體晶圓上之薄膜之膜厚與目標膜厚值將產生偏差(膜厚差)。於此種情形時，實施製程配方之最佳化。
又，於起動新穎的立式熱處理裝置100時等，為了使標準之製程配方與該裝置之特性相符並最佳化，而實施如上所述之製程配方之最佳化。
以上，參照隨附圖式，對本發明之較佳之實施形態進行了說明，但本發明並不限定於上述例。只要為同業者，當明白得於申請專 利範圍所記載之思想之範疇內，想到各種變更例或修正例，且當瞭解該等變更例或修正例亦當然係屬於本發明之技術範圍內者。
例如，於上述實施形態中，對將本發明應用於對半導體晶圓進行批次處理之熱處理裝置之情形進行了說明，但本發明並不限定於上述實施形態，可應用於各種基板處理裝置。例如，本發明可應用於對基板進行單片處理之基板處理裝置(例如，單片成膜裝置、單片蝕刻裝置等)等，又，亦可應用於對FPD(Flat Panel Display)用基板或太陽電池用基板進行處理之基板處理裝置等。
301~309‧‧‧步驟

Claims (12)

  1. 一種基板處理裝置，其特徵在於包括：基板處理部，其將基板收容於處理室內，且對上述基板實施處理；及控制部，其包含記憶部、主控制部、及使用者介面部，該記憶部係記憶複數個表示處理條件之製程配方，該主控制部係基於記憶於上述記憶部之製程配方控制上述基板處理部而對上述基板實施特定之處理，該使用者介面部係用以存取上述主控制部；且上述控制部包括：製程配方最佳化處理器件，其將測定上述基板之處理結果而得的測定資料與目標值之差算出，變更上述製程配方之處理條件之一部分而將該製程配方最佳化，以使該差變小；及製程配方總括最佳化處理器件，其自上述記憶部內檢索與利用上述製程配方最佳化器件之最佳化處理執行中之製程配方相關且可總括最佳化之製程配方，對於檢索到之製程配方，與最佳化處理執行中之製程配方同樣地變更處理條件之一部分。
  2. 如請求項1之基板處理裝置，其中上述製程配方至少包含處理氣體之種類、處理氣體之流量、處理溫度、壓力、及處理時間，作為上述處理條件。
  3. 如請求項2之基板處理裝置，其中上述製程配方總括最佳化處理器件係檢索僅處理溫度存在差異之上述製程配方，並變更檢索到之製程配方之處理溫度之條件。
  4. 如請求項1之基板處理裝置，其中 上述基板為半導體晶圓、FPD用基板、太陽電池用基板中之任一者。
  5. 如請求項1之基板處理裝置，其中上述處理為成膜處理或蝕刻處理。
  6. 如請求項1之基板處理裝置，其中上述測定資料包含成膜處理之膜厚資料、蝕刻處理之蝕刻速率資料之任一者。
  7. 一種基板處理裝置之控制裝置，其特徵在於其係用以對於具有將基板收容於處理室內且對上述基板實施處理之基板處理部的基板處理裝置進行控制者，且該控制裝置包括：記憶部，其記憶複數個表示處理條件之製程配方；主控制部，其基於記憶於上述記憶部之製程配方控制上述基板處理部，而對上述基板實施特定之處理；使用者介面部，其用以存取上述主控制部；製程配方最佳化處理器件，其將測定上述基板之處理結果而得的測定資料與目標值之差算出，變更上述製程配方之處理條件之一部分而將該製程配方最佳化，以使該差變小；及製程配方總括最佳化處理器件，其自上述記憶部內檢索與利用上述製程配方最佳化處理器件之最佳化處理執行中之製程配方相關且可總括最佳化之製程配方，對於檢索到之製程配方，與最佳化處理執行中之製程配方同樣地變更處理條件之一部分。
  8. 如請求項7之基板處理裝置之控制裝置，其中上述製程配方至少包含處理氣體之種類、處理氣體之流量、處理溫度、壓力、及處理時間，作為上述處理條件。
  9. 如請求項8之基板處理裝置之控制裝置，其中 上述製程配方總括最佳化處理器件係檢索僅處理溫度存在差異之上述製程配方，並變更檢索到之製程配方之處理溫度之條件。
  10. 如請求項7之基板處理裝置之控制裝置，其中上述基板為半導體晶圓、FPD用基板、太陽電池用基板中之任一者。
  11. 如請求項7之基板處理裝置之控制裝置，其中上述處理為成膜處理或蝕刻處理。
  12. 如請求項7之基板處理裝置之控制裝置，其中上述測定資料包含成膜處理之膜厚資料、蝕刻處理之蝕刻速率資料之任一者。
TW102139624A 2012-10-31 2013-10-31 A substrate processing apparatus and a substrate processing apparatus TWI581310B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012239972 2012-10-31

Publications (2)

Publication Number Publication Date
TW201426819A TW201426819A (zh) 2014-07-01
TWI581310B true TWI581310B (zh) 2017-05-01

Family

ID=50626929

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102139624A TWI581310B (zh) 2012-10-31 2013-10-31 A substrate processing apparatus and a substrate processing apparatus

Country Status (5)

Country Link
US (1) US10229843B2 (zh)
JP (1) JP6254093B2 (zh)
KR (1) KR101928615B1 (zh)
TW (1) TWI581310B (zh)
WO (1) WO2014068981A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6211960B2 (ja) * 2014-03-13 2017-10-11 東京エレクトロン株式会社 制御装置、基板処理装置及び基板処理システム
JP6353802B2 (ja) * 2015-03-24 2018-07-04 東京エレクトロン株式会社 処理システム、処理方法、及び、プログラム
EP3396475A1 (de) * 2017-04-26 2018-10-31 Siemens Aktiengesellschaft Verfahren zur optimierung von rezeptparametern und nach dem verfahren arbeitende steuerungseinrichtung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040267399A1 (en) * 2003-06-30 2004-12-30 Tokyo Electron Limited Feedforward, feedback wafer to wafer control method for an etch process
US20050087298A1 (en) * 2001-09-06 2005-04-28 Junichi Tanaka Method of monitoring and/or controlling a semiconductor manufacturing apparatus and a system therefor
JP2006073845A (ja) * 2004-09-03 2006-03-16 Hitachi Kokusai Electric Inc 半導体製造システム
US20080086228A1 (en) * 2006-10-05 2008-04-10 Tokyo Electron Limited Method of optimizing process recipe of substrate processing system
JP2009081450A (ja) * 2008-11-12 2009-04-16 Hitachi Kokusai Electric Inc 基板処理管理装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3282677B2 (ja) 1992-03-30 2002-05-20 株式会社日立国際電気 半導体製造装置の制御方法及び半導体製造装置
JP4751538B2 (ja) * 2001-08-28 2011-08-17 東京エレクトロン株式会社 処理システム
JP2003099113A (ja) * 2001-09-21 2003-04-04 Olympus Optical Co Ltd 一括管理装置
US7127358B2 (en) * 2004-03-30 2006-10-24 Tokyo Electron Limited Method and system for run-to-run control

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050087298A1 (en) * 2001-09-06 2005-04-28 Junichi Tanaka Method of monitoring and/or controlling a semiconductor manufacturing apparatus and a system therefor
US20040267399A1 (en) * 2003-06-30 2004-12-30 Tokyo Electron Limited Feedforward, feedback wafer to wafer control method for an etch process
JP2006073845A (ja) * 2004-09-03 2006-03-16 Hitachi Kokusai Electric Inc 半導体製造システム
US20080086228A1 (en) * 2006-10-05 2008-04-10 Tokyo Electron Limited Method of optimizing process recipe of substrate processing system
JP2009081450A (ja) * 2008-11-12 2009-04-16 Hitachi Kokusai Electric Inc 基板処理管理装置

Also Published As

Publication number Publication date
US10229843B2 (en) 2019-03-12
KR101928615B1 (ko) 2018-12-12
JPWO2014068981A1 (ja) 2016-09-08
WO2014068981A1 (ja) 2014-05-08
TW201426819A (zh) 2014-07-01
KR20150079635A (ko) 2015-07-08
US20150294884A1 (en) 2015-10-15
JP6254093B2 (ja) 2017-12-27

Similar Documents

Publication Publication Date Title
JP4942174B2 (ja) 基板処理システムの処理レシピ最適化方法，基板処理システム，基板処理装置
TWI681356B (zh) 控制裝置、基板處理系統、基板處理方法及程式
JP5766647B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP6106519B2 (ja) 基板処理方法、プログラム、制御装置、成膜装置及び基板処理システム
TWI692026B (zh) 控制裝置、基板處理系統、基板處理方法及程式
KR101810282B1 (ko) 기판 처리 방법 및 제어 장치
TWI581310B (zh) A substrate processing apparatus and a substrate processing apparatus
TWI595578B (zh) 基板處理方法、記憶媒體、控制裝置、基板處理裝置及基板處理系統
JP5049302B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
JP6596316B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP4751538B2 (ja) 処理システム
TWI729673B (zh) 基板處理裝置、半導體裝置之製造方法及記錄媒體
JP6584350B2 (ja) 制御装置、基板処理システム、基板処理方法及びプログラム
JP6267881B2 (ja) 基板処理方法及び制御装置
JP4455856B2 (ja) 半導体製造システムおよび半導体製造方法
JP4802019B2 (ja) 基板処理装置の温度制御方法、基板処理装置および基板処理システム
JP6566897B2 (ja) 制御装置、基板処理システム、基板処理方法及びプログラム
JP2014135362A (ja) 半導体製造装置及び半導体製造装置の制御装置
JP2014154717A (ja) 半導体製造装置及び半導体製造装置の制御装置