KR101928615B1 - 기판 처리 장치 및 기판 처리 장치의 제어 장치 - Google Patents

기판 처리 장치 및 기판 처리 장치의 제어 장치 Download PDF

Info

Publication number
KR101928615B1
KR101928615B1 KR1020157010583A KR20157010583A KR101928615B1 KR 101928615 B1 KR101928615 B1 KR 101928615B1 KR 1020157010583 A KR1020157010583 A KR 1020157010583A KR 20157010583 A KR20157010583 A KR 20157010583A KR 101928615 B1 KR101928615 B1 KR 101928615B1
Authority
KR
South Korea
Prior art keywords
recipe
processing
substrate
processing apparatus
substrate processing
Prior art date
Application number
KR1020157010583A
Other languages
English (en)
Other versions
KR20150079635A (ko
Inventor
히로이치 오타
고조 미나미
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150079635A publication Critical patent/KR20150079635A/ko
Application granted granted Critical
Publication of KR101928615B1 publication Critical patent/KR101928615B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • H01L21/205
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52Controlling or regulating the coating process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67109Apparatus for thermal treatment mainly by convection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

기판에 처리를 실시하는 기판 처리부와, 처리 조건을 나타내는 레시피를 복수개 기억하는 기억부와, 기억부에 기억된 레시피에 기초하여 기판 처리부를 제어하고 기판에 미리 정해진 처리를 실시하는 주제어부와, 주제어부에 액세스하기 위한 사용자 인터페이스부를 갖는 제어부를 구비한 기판 처리 장치로서, 제어부는, 기판의 처리 결과를 측정한 측정 데이터와 목표치의 차를 산출하고, 그 차가 작아지도록 레시피의 처리 조건의 일부를 변경하여 그 레시피를 최적화하는 레시피 최적화 처리 수단과, 레시피 최적화 처리 수단에 의한 최적화 처리 실행중인 레시피와 관련하여 일괄 최적화 가능한 레시피를 기억부 내에서 검색하고, 검색된 레시피에 관해, 최적화 처리 실행중인 레시피와 마찬가지로 처리 조건의 일부를 변경하는 레시피 일괄 최적화 처리 수단을 구비한다.

Description

기판 처리 장치 및 기판 처리 장치의 제어 장치{SUBSTRATE PROCESSING APPARATUS AND CONTROL DEVICE FOR SUBSTRATE PROCESSING APPARATUS}
본 발명은 기판 처리 장치 및 기판 처리 장치의 제어 장치에 관한 것이다.
반도체 장치, FPD(Flat Panel Display), 태양 전지 등의 제조 공정에서는, 반도체 웨이퍼, FPD용 기판, 태양 전지용 기판 등의 기판을, 배치(batch) 처리 또는 매엽 처리하는 각종 기판 처리 장치, 예컨대 열처리 장치, 에칭 장치, 성막 장치 등이 이용되고 있다. 예컨대, 반도체 장치의 제조 공정에서는, 반도체 웨이퍼 등의 기판을 가열하여 처리, 예컨대 CVD막의 형성, 열산화막의 형성 등의 처리를 행하는 열처리 장치가 사용되고 있다. 이러한 열처리 장치로는, 세워져 설치되고, 하측에 개구부를 가지며 외측에 히터가 배치된 원통형의 반응관(프로세스 튜브) 내에, 복수의 반도체 웨이퍼를 삽입하여 배치식으로 열처리를 행하는 종형 열처리 장치가 알려져 있다. 이 배치식의 종형 열처리 장치에서는, 석영 등으로 이루어지며, 웨이퍼 보트로 칭해지는 기판 유지구에, 반도체 웨이퍼를 간격을 두고 선반형으로 적층 배치하고, 하측의 개구부로부터 반응관 내에 반도체 웨이퍼를 삽입한다.
또한, 상기 종형 열처리 장치에서는, 반도체 웨이퍼 등의 열처리를 행할 때의 처리 조건은 미리 복수의 레시피에 설정되어 있고, 제어 장치의 기억부 등에 기억된 레시피를 선택하여 원하는 처리를 실시하게 되어 있다. 또, 레시피에 설정된 처리 조건으로는, 예컨대 처리 가스의 종류, 처리 가스의 유량, 처리 온도, 압력, 처리 시간 등이다.
이러한 종형 열처리 장치에서는, 예컨대 CVD막을 형성하는 경우나 열산화막을 형성하는 경우, 레시피에 설정된 목표 막두께에 정밀하게 일치한 막두께의 막을 형성하는 것이 요구된다. 이 때문에, 실제로 레시피를 실시하여 형성한 CVD막 등의 막두께를 측정하고, 목표 막두께와의 차를 산출하여 이 차를 적게 하는 프로세스 조건을 최적화 계산에 의해 구하고, 레시피를 수정하여 최적화하는 것이 행해지고 있다(예컨대, 특허문헌 1 참조).
그러나, 1대의 열처리 장치에서 실시하는 열처리의 종류는, 예컨대 막종류나 막두께마다 다수개 있고, 필요한 레시피의 수도 많아진다. 한편, 레시피의 최적화를 행하는 작업에는 시간이 걸려, 하나의 레시피를 실행하고 막두께 측정, 최적화 계산 등을 실시하여 최적화하기 위해서는, 예컨대 4시간 정도의 시간을 요하고, 다수의 레시피를 최적화하기 위해서는 많은 시간을 필요로 한다.
또한, 레시피의 작성시에, 변경할 가능성이 있는 데이터를 프로세스 파라미터로서 정의해 두고, 레시피를 변경할 때 프로세스 파라미터를 일괄적으로 호출하여 변경할 수 있도록 하여 레시피의 변경을 효율적으로 행할 수 있도록 하는 것이 제안되어 있다(예컨대, 특허문헌 2 참조).
일본 특허 공개 제2008-091826호 공보 일본 특허 공개 평5-283308호 공보
전술한 바와 같이, 종래부터 레시피를 수정하여 최적화하는 것이 행해지고 있다. 그러나, 1대의 기판 처리 장치, 예컨대 열처리 장치에서 실시하는 열처리의 종류는, 예컨대 막종류나 막두께마다 다수개 있고, 필요한 레시피의 수도 많아진다. 한편, 레시피의 최적화를 행하는 작업에는 시간이 걸려, 하나의 레시피를 실행하고 막두께 측정, 최적화 계산 등을 실시하여 최적화하기 위해서는, 예컨대 4시간 정도의 시간을 요한다. 이 때문에, 다수의 레시피를 최적화하기 위해서는 많은 시간을 필요로 하여, 생산성 향상에 방해가 된다고 하는 문제가 있었다. 또, 미리 변경할 가능성이 있는 데이터를 프로세스 파라미터로서 정의해 두고, 레시피를 변경할 때, 프로세스 파라미터를 일괄적으로 호출하여 변경하는 기술에 있어서도, 하나씩 레시피를 최적화할 필요가 있는 점은 마찬가지이며, 다수의 레시피를 최적화하기 위해서는 많은 시간을 필요로 한다.
본 발명은 상기 종래의 사정에 대처하여 이루어진 것으로, 종래에 비교해서 레시피의 최적화에 요하는 시간을 단축할 수 있어, 생산성의 향상을 도모할 수 있는 기판 처리 장치 및 기판 처리 장치의 제어 장치를 제공하는 것을 목적으로 한다.
본 발명의 기판 처리 장치의 일 양태는, 기판을 처리실 내에 수용하고, 상기 기판에 처리를 실시하는 기판 처리부와, 처리 조건을 나타내는 레시피를 복수개 기억하는 기억부와, 상기 기억부에 기억된 레시피에 기초하여 상기 기판 처리부를 제어하고, 상기 기판에 미리 정해진 처리를 실시하는 주제어부와, 상기 주제어부에 액세스하기 위한 사용자 인터페이스부를 갖는 제어부를 구비한 기판 처리 장치로서, 상기 제어부는, 상기 기판의 처리 결과를 측정한 측정 데이터와 목표치의 차를 산출하고, 그 차가 작아지도록 상기 레시피의 처리 조건의 일부를 변경하여 그 레시피를 최적화하는 레시피 최적화 처리 수단과, 상기 레시피 최적화 처리 수단에 의한 최적화 처리 실행중인 레시피와 관련하여 일괄 최적화 가능한 레시피를 상기 기억부 내에서 검색하고, 검색된 레시피에 관해, 최적화 처리 실행중인 레시피와 마찬가지로 처리 조건의 일부를 변경하는 레시피 일괄 최적화 처리 수단을 구비하는 것을 특징으로 한다.
본 발명의 기판 처리 장치의 제어 장치의 일 양태는, 기판을 처리실 내에 수용하고, 상기 기판에 처리를 실시하는 기판 처리부를 갖는 기판 처리 장치를 제어하기 위한 기판 처리 장치의 제어 장치로서, 처리 조건을 나타내는 레시피를 복수개 기억하는 기억부와, 상기 기억부에 기억된 레시피에 기초하여 상기 기판 처리부를 제어하고, 상기 기판에 미리 정해진 처리를 실시하는 주제어부와, 상기 주제어부에 액세스하기 위한 사용자 인터페이스부와, 상기 기판의 처리 결과를 측정한 측정 데이터와 목표치의 차를 산출하고, 그 차가 작아지도록 상기 레시피의 처리 조건의 일부를 변경하여 그 레시피를 최적화하는 레시피 최적화 처리 수단과, 상기 레시피 최적화 처리 수단에 의한 최적화 처리 실행중인 레시피와 관련하여 일괄 최적화 가능한 레시피를 상기 기억부 내에서 검색하고, 검색된 레시피에 관해, 최적화 처리 실행중인 레시피와 마찬가지로 처리 조건의 일부를 변경하는 레시피 일괄 최적화 처리 수단을 구비하는 것을 특징으로 한다.
본 발명에 의하면, 종래에 비교해서 레시피의 최적화에 요하는 시간을 단축할 수 있어, 생산성의 향상을 도모할 수 있는 기판 처리 장치 및 기판 처리 장치의 제어 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 종형 열처리 장치의 종단면 구성을 모식적으로 나타내는 도면.
도 2는 레시피의 최적화의 예를 설명하기 위한 도면.
도 3은 도 1의 종형 열처리 장치의 동작을 설명하기 위한 플로우차트.
도 4는 사용자 인터페이스부에서의 조작 화면의 예를 나타내는 도면.
이하, 본 발명의 실시형태를 도면을 참조하여 설명한다.
도 1은 본 발명의 기판 처리 장치의 일 실시형태에 따른 종형 열처리 장치(100)의 종단면 개략 구성을 모식적으로 나타내는 도면이다.
도 1에 나타낸 바와 같이, 종형 열처리 장치(100)는 반도체 웨이퍼 등의 기판을 열처리하기 위한 기판 처리부(110)와, 기판 처리부(110) 등의 동작을 제어하기 위한 제어부(120)를 구비하고 있다.
기판 처리부(110)는 석영 등으로 이루어진 원통형의 내관(2a)과, 내관(2a)의 외측에 배치되며 상측이 폐색된 원통형의 외관(2b)을 구비한 이중관 구조의 반응관(2)을 구비하고 있다. 반응관(2)의 하측에는, 금속제이며 원통형인 매니폴드(21)가 배치되어 있다. 매니폴드(21)의 하측은 반도체 웨이퍼 등을 반응관(2) 내에 반입, 반출하기 위한 개구부로 되어 있고, 이 개구부를 덮개(24)에 의해 막도록 되어 있다.
내관(2a)은 외관(2b)의 내측에, 외관(2b)과 동축 상에 위치하도록 매니폴드(21)의 내측에 의해 지지되어 있다. 외관(2b)은 그 하단이 매니폴드(21)의 상단에 기밀하게 접합되어 있다.
반응관(2) 내에는, 기판 유지구인 웨이퍼 보트(23)가 배치되어 있다. 이 웨이퍼 보트(23)는 석영 등으로 이루어지며, 덮개(24) 상에 보온통(단열체)(25)을 개재하여 유지되어 있다. 웨이퍼 보트(23)에는, 열처리가 실시되는 다수매의 반도체 웨이퍼(제품 웨이퍼)(W) 및 복수매(본 실시형태에서는 5장)의 모니터 웨이퍼(Wm1∼Wm5)(도 1 중에는 Wm1, Wm3, Wm5만 도시)가 배치된다.
덮개(24)는 웨이퍼 보트(23)를 반응관(2) 내에 반입, 반출하기 위한 상하 이동하는 보트 엘리베이터(26) 상에 배치되어 있다. 덮개(24)는 보트 엘리베이터(26)에 의해 상승되며, 그 상한 위치에 있을 때, 매니폴드(21)의 하단 개구부, 즉 반응관(2)과 매니폴드(21)로 구성되는 반응관의 하측 개구부를 폐색하도록 되어 있다.
반응관(2)의 주위에는, 예컨대 저항 가열체 등으로 이루어진 히터(3)가 설치되어 있다. 히터(3)는 반응관(2)의 관축방향을 따라서 5분할된 히터(31∼35)로 구성되어 있고, 각 히터(31∼35)는 전력 제어기(41∼45)에 의해 독립적으로 발열량을 제어할 수 있게 되어 있다. 상기와 같이, 본 실시형태에서는, 반응관(2), 매니폴드(21), 히터(3) 등에 의해 가열로가 구성되어 있다.
내관(2a)의 내벽에는, 히터(31∼35)에 대응하여, 열전대 등으로 이루어진 내측 온도 센서(S1in∼S5in)가 설치되어 있다. 또한, 외관(2b)의 외벽에는 히터(31∼35)에 대응하여, 열전대 등으로 이루어진 외측 온도 센서(S1out∼S5out)가 설치되어 있다.
내관(2a)의 내부는 히터(31∼35)에 대응하여, 5개의 영역(존 1∼5)으로 구분되어 있다고 생각할 수 있다. 또, 반응관(2) 내의 웨이퍼 보트(23)에 배치된 반도체 웨이퍼(W) 전체는 하나의 배치(batch)를 구성하여 함께 열처리(배치 처리)된다.
본 실시형태에서는, 각 존 1∼5의 각각에 모니터 웨이퍼(Wm1∼Wm5)가 배치되어 있다. 단, 일반적으로는, 존의 개수와 모니터 웨이퍼(Wm)의 매수가 일치하지 않아도 지장없다. 예컨대, 5개의 존에, 10장 혹은 3장의 모니터 웨이퍼(Wm)를 배치하는 것도 가능하다. 존의 개수와 모니터 웨이퍼(Wm)의 개수가 일치하지 않아도, 설정 온도 프로파일의 최적화가 가능하다.
매니폴드(21)에는, 내관(2a) 내에 가스를 공급하기 위해 복수의 가스 공급관이 설치되어 있고, 도 1에서는 편의상 2개의 가스 공급관(51, 52)을 나타냈다. 각 가스 공급관(51, 52)에는, 가스 유량을 각각 조정하기 위한 예컨대 매스플로우 컨트롤러 등의 유량 조정부(61, 62)나 밸브(도시하지 않음) 등이 개재되어 있다.
또한 매니폴드(21)에는, 내관(2a)과 외관(2b)의 간극으로부터 배기하도록 배기관(27)의 일단이 접속되어 있고, 이 배기관(27)의 타단은 도시하지 않은 진공 펌프에 접속되어 있다. 배기관(27)의 도중에는, 반응관(2) 내의 압력을 조정하기 위한 기구로서, 예컨대 버터플라이 밸브나 밸브 구동부 등을 포함하는 압력 조정부(28)가 설치되어 있다.
제어부(120)는 주제어부(121)와, 사용자 인터페이스부(122)와, 기억부(123)를 구비하고 있다. 주제어부(121)는 CPU(Central Processing Unit) 등을 갖는 컴퓨터 등으로 구성되며, 기판 처리부(110)의 각 부에 제어 신호를 송출하여 기판 처리부(110)의 동작을 통괄적으로 제어한다. 또한, 사용자 인터페이스부(122)는 작업원이 커맨드의 입력 조작을 행하는 키보드나, 열처리 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 구성되어 있다.
기억부(123)는 하드 디스크 또는 반도체 메모리 등으로 이루어지며, 기판 처리부(110)에서 실행되는 각종 처리를 주제어부(121)의 제어에 의해 실현하기 위한 제어 프로그램(소프트웨어), 및 기판 처리부(110)에서 실시되는 복수의 레시피가 저장되어 있다.
레시피는, 예컨대 성막을 행하는 막의 종류 및 막두께마다 미리 작성되며, 이 경우, 처리 조건으로는, 적어도 가스 종류 및 가스 유량, 압력, 온도, 처리 시간이 레시피에 규정되어 있다. 또한, 웨이퍼 보트(23)를 회전시키면서 열처리를 행하는 경우는, 웨이퍼 보트(23)의 회전 속도도 레시피 중에 규정된다.
또한, 본 실시형태에서는, 주제어부(121)는 레시피 최적화 처리 수단으로서의 레시피 최적화 처리부(121a)와, 레시피 일괄 최적화 수단으로서의 레시피 일괄 최적화 처리부(121b)를 구비하고 있다. 레시피 최적화 처리부(121a) 및 레시피 일괄 최적화 처리부(121b)의 상세에 관해서는 후술한다. 또, 도 1에는 도시하지 않지만, 종형 열처리 장치(100)의 근방에는, 모니터 웨이퍼(Wm1∼Wm5)에 형성된 CVD막 등의 막두께를 측정하기 위한 막두께 측정 장치가 배치되어 있고, 막두께 측정 장치로부터의 막두께 측정 데이터는 주제어부(121)의 레시피 최적화 처리부(121a)에 입력되도록 되어 있다.
그리고, 필요에 따라서, 사용자 인터페이스부(122)로부터의 지시 등에 의해 임의의 레시피를 기억부(123)로부터 호출하여 주제어부(121)에 실행시킴으로써, 주제어부(121)의 제어하에 열처리 장치(100)에서의 원하는 처리가 행해진다. 또한, 제어 프로그램이나 레시피는 컴퓨터로 판독 가능한 기억 매체(예컨대, 하드 디스크, CD, 플렉시블 디스크, 반도체 메모리 등) 등에 저장된 상태의 것을 이용하거나, 또는 다른 장치로부터, 예컨대 전용 회선을 통해 수시로 전송시켜 온라인으로 이용하거나 하는 것도 가능하다.
다음으로, 상기 구성의 종형 열처리 장치(100)에서의 반도체 웨이퍼(W)의 처리와 레시피 최적화 처리에 관해 도면을 참조하면서 설명한다.
종형 열처리 장치(100)에 있어서 반도체 웨이퍼(W)에 성막 처리를 실시하는 경우, 전술한 바와 같이, 미리 인터페이스부(122) 등에서 기억부(123) 내의 레시피를 선택하여, 실행하는 열처리의 조건을 설정해 둔다. 이 경우, 예컨대 CVD막을 형성하는 경우는, 형성하는 CVD막의 막종류와 막두께를 선택함으로써, 이 막종류와 막두께의 CVD막을 형성할 수 있는 레시피를 지정할 수 있다. 그리고, 후프 또는 카세트로부터 미처리의 반도체 웨이퍼가 옮겨 배치된 웨이퍼 보트(23)를, 보트 엘리베이터(26)에 의해 반응관(2) 내에 반입한다.
그 후, 주제어부(121)는 설정되어 있는 레시피에 따라서, 히터(3)에 의한 가열 온도, 반응관(2) 내의 압력, 반응관(2) 내에 공급하는 가스의 가스 종류 및 가스 유량을 제어하고, 반도체 웨이퍼(W)에 미리 정해진 처리, 예컨대 CVD막의 형성을 행한다.
그리고, 열처리가 종료하면, 반응관(2) 내부를 불활성 가스 분위기로 하여 소정 온도(예컨대 300℃)까지 강온하고, 반응관(2) 내로부터 웨이퍼 보트(23)를 반출하고, 그 후, 웨이퍼 보트(23)로부터 처리가 끝난 웨이퍼를 반출하여 후프 또는 카세트로 복귀시킨다. 또한, 모니터 웨이퍼(Wm1∼Wm5)에 관해서는, 막두께 측정 장치(도시하지 않음)에 반송하여, 복수점(예컨대 9점(중심부 1점, 둘레 가장자리부 4점, 중간부 4점))에서 막두께를 측정한다. 즉, 기판의 처리 결과를 측정한 측정 데이터를 얻는다. 이 경우, 본 실시형태와 같이 처리가 성막 처리인 경우는, 성막 처리의 결과인 막두께 측정 데이터를 취득하고, 에칭 처리인 경우는, 예컨대 에칭 처리의 결과인 에칭율 데이터 등을 취득한다.
레시피 최적화 처리를 실시하는 경우, 사용자 인터페이스부(122)로부터의 지시 등에 의해, 주제어부(121)에 있어서, 레시피 최적화 처리부(121a)를 기동시켜 레시피 최적화 처리를 실시한다. 이 레시피 최적화 처리에서는, 도 3에 나타낸 바와 같이, 우선 막두께 측정 데이터를 막두께 측정 장치로부터 취득한다(단계 301).
다음으로, 취득한 막두께 측정 데이터에서의 막두께 측정치와 목표 막두께치의 차를 산출하고(단계 302), 차가 소정치 이하(허용 범위내)인지의 여부를 판정하여(단계 303), 차가 소정치 이하(허용 범위내)인 경우는 처리를 종료한다.
한편, 차가 소정치 이상(허용 범위밖)인 경우, 변경하는 처리 조건을 산출한다(단계 304). 예컨대, 목표 막두께치 100 nm인 도 2에 나타내는 레시피 A를 실행하여, 막두께 측정치가 100 nm보다 작고 막두께가 얇은 경우, 목표 막두께치를 얻을 수 있는 설정 온도가 산출된다.
이 경우, 예컨대 미리 설정 온도를 1.000℃ 높인 경우에, 형성되는 CVD막의 막두께가 얼마만큼 변화하는지를 실측하는 것 등에 의해 조사하여, 설정 온도와 막두께의 관계식을 얻어 놓음으로써, 목표 막두께치를 얻을 수 있는 설정 온도를 산출할 수 있다. 단순화하여 설명하면, 예컨대 온도를 1.000℃ 높이면 막두께가 5 nm 두꺼워진다는 관계가 있는 경우, 상기 차가 마이너스 1 nm, 즉 실측한 막두께치가 목표 막두께치보다 1 nm 얇은 경우는 「플러스 0.200℃」라는 설정 온도가 산출된다. 도 2에 나타내는 예에서는, 레시피 A를 실행하고, 막두께가 0.945 nm 얇은 경우이며, 「플러스 0.189℃」라는 설정 온도가 산출되어, 레시피 A의 설정 온도인 681.000℃를 681.189℃로 변경함으로써, 레시피의 최적화가 실시된다.
다음으로, 일괄 최적화 가능한 다른 레시피를 검색하여 일괄 최적화를 실시할지의 여부를 판단한다(단계 305). 본 실시형태에서는, 레시피의 일괄 최적화를 실시할지의 여부는, 작업자가 그 때마다 선택할 수 있게 되어 있고, 예컨대 도 4에 나타내는 표시 화면예와 같이, 단계 304에서 산출한 결과를, 최적화를 실행한 실행 레시피에만 반영시킬지("실행 레시피에만 반영"), 실행 레시피 및 일괄 최적화 가능한 다른 레시피에 반영시킬지("실행 레시피 및 일괄 최적화 가능한 다른 레시피에 반영")를 선택하기 위한 선택 화면이 표시된다. 또, 도 4에 나타내는 표시 화면예에서는, "일괄 전개 리스트"가 선택되면, 일괄 최적화 가능한 다른 레시피가 검색되고 그 리스트(예컨대, 레시피 B와 레시피 C)가 표시된다.
그리고, 실행 레시피에만 반영시키는 경우는, 그 실행 레시피만을 변경하여 최적화하고(단계 306), 처리를 종료한다(단계 307).
한편, 일괄 최적화 가능한 다른 레시피의 일괄 최적화를 실시하는 경우는, 레시피 일괄 최적화 처리부(121b)가 기동된다. 그리고, 일괄 최적화 가능한 다른 레시피를 검색하고(단계 308), 검색한 다른 레시피를 변경하여 최적화를 행하고(단계 309), 처리를 종료한다(단계 307).
일괄 최적화 가능한 다른 레시피는, 예컨대 도 2에 나타내는 레시피 A, 레시피 B, 레시피 C와 같이, 처리 온도만이 상이하고, 그 밖의 처리 조건(처리 가스, 가스 유량, 압력, 처리 시간)이 동일한 레시피 등이다. 즉, 도 2에 나타내는 예에서는, 레시피 A는, 목표 막두께가 100 nm이고 처리 온도(설정 온도)가 681.000℃이고, 레시피 B는, 목표 막두께가 105 nm이고 처리 온도(설정 온도)가 682.000℃이고, 레시피 C는, 목표 막두께가 110 nm이고 처리 온도(설정 온도)가 683.000℃이고, 그 밖의 처리 조건이 동일하다.
상기 일괄 최적화를 실시한 경우는, 도 2에 나타낸 바와 같이, 최적화 처리를 실시한 실행 레시피가 레시피 A인 경우, 일괄 최적화 가능한 다른 레시피 B, 레시피 C의 내용도 변경된다. 즉, 레시피 A의 설정 온도가 681.000℃로부터 681.189℃로 변경되고, 이것과 마찬가지로, 레시피 B의 설정 온도가 682.000℃로부터 682.189℃로, 레시피 C의 설정 온도가 683.000℃로부터 683.189℃로 변경된다.
이상과 같이, 본 실시형태에서는, 최적화 처리를 실시한 실행 레시피뿐만 아니라, 일괄 최적화 가능한 다른 레시피를 일괄적으로 최적화할 수 있다. 따라서, 예컨대 도 2에 나타낸 바와 같이, 레시피 A, 레시피 B, 레시피 C의 3개의 레시피를 최적화하는 데, 레시피 A를 최적화하는 데 요하는 시간만으로, 따라서 종래의 1/3의 시간으로 레시피를 최적화할 수 있다.
또, 상기 예에서는 1점의 온도에 관해서만 설명했지만, 전술한 바와 같이, 막두께 측정은 복수, 본 실시형태에서는 5장의 모니터 웨이퍼(Wm1∼Wm5)에 있어서 실시된다. 따라서, 하나의 레시피를 최적화하는 경우, 5점의 온도에 관해 최적화가 실시된다.
종형 열처리 장치(100)에 의해 동일한 레시피로 반도체 웨이퍼 상에 박막을 형성하는 성막 처리를 연속하여 반복 실행하면, 박막의 막두께는, 종형 열처리 장치(100)의 특성의 열화가 진행되거나, 반응관(2) 내의 상태가 변화함으로써 서서히 변화하는 경향이 있다. 또한, 부품 교환 등의 메인터넌스에 의해 종형 열처리 장치(100)의 상태가 개선되어 변화하는 경우도 있다. 이 때문에, 처음에 설정한 레시피로 성막 처리를 연속하여 반복해 가는 동안, 반도체 웨이퍼 상에 형성된 박막의 막두께와 목표 막두께치의 어긋남(막두께차)이 생긴다. 이러한 경우에, 레시피의 최적화를 실시한다.
또한, 새로운 종형 열처리 장치(100)를 가동할 때 등에 있어서도, 표준적인 레시피를 그 장치의 특성에 맞춰 최적화하기 위해, 전술한 바와 같은 레시피의 최적화를 실시한다.
이상, 첨부 도면을 참조하면서 본 발명의 바람직한 실시형태에 관해 설명했지만, 본 발명은 이러한 예에 한정되지 않는다. 당업자라면, 특허청구범위에 기재된 사상의 범주 내에 있어서, 각종 변경예 또는 수정예에 이를 수 있는 것은 분명하며, 이들에 관해서도 당연히 본 발명의 기술적 범위에 속하는 것으로 이해된다.
예컨대, 상기 실시형태에서는, 본 발명을, 반도체 웨이퍼를 배치 처리하는 열처리 장치에 적용한 경우에 관해 설명했지만, 본 발명은 상기 실시형태에 한정되지 않고, 각종 기판 처리 장치에 적용할 수 있다, 예컨대 본 발명은, 기판을 매엽 처리하는 기판 처리 장치(예컨대, 매엽 성막 장치, 매엽 에칭 장치 등) 등에 적용할 수 있고, 또한 FPD(Flat Panel Display)용 기판이나 태양 전지용 기판을 처리하는 기판 처리 장치 등에도 적용할 수 있다.
100 : 종형 열처리 장치, 110 : 기판 처리부, 120 : 제어부, 121 : 주제어부, 122 : 사용자 인터페이스부, 123 : 기억부, 2 : 반응관, 3 : 히터.

Claims (12)

  1. 기판을 처리실 내에 수용하고, 상기 기판에 처리를 실시하는 기판 처리부와,
    처리 조건을 나타내는 레시피를 복수개 기억하는 기억부와, 상기 기억부에 기억된 레시피에 기초하여 상기 기판 처리부를 제어하고, 상기 기판에 미리 정해진 처리를 실시하는 주제어부와, 상기 주제어부에 액세스하기 위한 사용자 인터페이스부를 갖는 제어부
    를 구비한 기판 처리 장치에 있어서,
    상기 제어부는,
    상기 기판의 처리 결과를 측정한 측정 데이터와 목표치의 차를 산출하고, 그 차가 작아지도록 상기 레시피의 처리 조건의 일부를 변경하여 그 레시피를 최적화하는 레시피 최적화 처리 수단과,
    상기 레시피 최적화 처리 수단에 의한 최적화 처리 실행중인 레시피와 관련하여 일괄 최적화 가능한 다른 레시피를 상기 기판 처리 장치의 상기 기억부 내에서 검색하고, 검색된 레시피에 관해, 최적화 처리 실행중인 레시피와 마찬가지로 처리 조건의 일부를 변경하는 레시피 일괄 최적화 처리 수단
    을 구비하는 것을 특징으로 하는 기판 처리 장치.
  2. 제1항에 있어서, 상기 레시피는, 상기 처리 조건으로서, 처리 가스의 종류와, 처리 가스의 유량과, 처리 온도와, 압력과, 처리 시간을 적어도 포함하는 것을 특징으로 하는 기판 처리 장치.
  3. 제2항에 있어서, 상기 레시피 일괄 최적화 처리 수단은 처리 온도만이 상이한 상기 레시피를 검색하고, 검색한 레시피의 처리 온도의 조건을 변경하는 것을 특징으로 하는 기판 처리 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 기판은 반도체 웨이퍼, FPD용 기판, 태양 전지용 기판 중 어느 하나인 것을 특징으로 하는 기판 처리 장치.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 처리는 성막 처리 또는 에칭 처리인 것을 특징으로 하는 기판 처리 장치.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 측정 데이터는 성막 처리에서의 막두께 데이터, 에칭 처리에서의 에칭율 데이터 중 어느 하나를 포함하는 것을 특징으로 하는 기판 처리 장치.
  7. 기판을 처리실 내에 수용하고, 상기 기판에 처리를 실시하는 기판 처리부를 갖는 기판 처리 장치를 제어하기 위한 기판 처리 장치의 제어 장치에 있어서,
    처리 조건을 나타내는 레시피를 복수개 기억하는 기억부와,
    상기 기억부에 기억된 레시피에 기초하여 상기 기판 처리부를 제어하고, 상기 기판에 미리 정해진 처리를 실시하는 주제어부와,
    상기 주제어부에 액세스하기 위한 사용자 인터페이스부와,
    상기 기판의 처리 결과를 측정한 측정 데이터와 목표치의 차를 산출하고, 그 차가 작아지도록 상기 레시피의 처리 조건의 일부를 변경하여 그 레시피를 최적화하는 레시피 최적화 처리 수단과,
    상기 레시피 최적화 처리 수단에 의한 최적화 처리 실행중인 레시피와 관련하여 일괄 최적화 가능한 다른 레시피를 상기 기판 처리 장치의 상기 기억부 내에서 검색하고, 검색된 레시피에 관해, 최적화 처리 실행중인 레시피와 마찬가지로 처리 조건의 일부를 변경하는 레시피 일괄 최적화 처리 수단
    을 구비하는 것을 특징으로 하는 기판 처리 장치의 제어 장치.
  8. 제7항에 있어서, 상기 레시피는, 상기 처리 조건으로서, 처리 가스의 종류와, 처리 가스의 유량과, 처리 온도와, 압력과, 처리 시간을 적어도 포함하는 것을 특징으로 하는 기판 처리 장치의 제어 장치.
  9. 제8항에 있어서, 상기 레시피 일괄 최적화 처리 수단은 처리 온도만이 상이한 상기 레시피를 검색하고, 검색한 레시피의 처리 온도의 조건을 변경하는 것을 특징으로 하는 기판 처리 장치의 제어 장치.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서, 상기 기판은 반도체 웨이퍼, FPD용 기판, 태양 전지용 기판 중 어느 하나인 것을 특징으로 하는 기판 처리 장치의 제어 장치.
  11. 제7항 내지 제9항 중 어느 한 항에 있어서, 상기 처리는 성막 처리 또는 에칭 처리인 것을 특징으로 하는 기판 처리 장치의 제어 장치.
  12. 제7항 내지 제9항 중 어느 한 항에 있어서, 상기 측정 데이터는 성막 처리에서의 막두께 데이터, 에칭 처리에서의 에칭율 데이터 중 어느 하나를 포함하는 것을 특징으로 하는 기판 처리 장치의 제어 장치.
KR1020157010583A 2012-10-31 2013-10-30 기판 처리 장치 및 기판 처리 장치의 제어 장치 KR101928615B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-239972 2012-10-31
JP2012239972 2012-10-31
PCT/JP2013/006438 WO2014068981A1 (ja) 2012-10-31 2013-10-30 基板処理装置及び基板処理装置の制御装置

Publications (2)

Publication Number Publication Date
KR20150079635A KR20150079635A (ko) 2015-07-08
KR101928615B1 true KR101928615B1 (ko) 2018-12-12

Family

ID=50626929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157010583A KR101928615B1 (ko) 2012-10-31 2013-10-30 기판 처리 장치 및 기판 처리 장치의 제어 장치

Country Status (5)

Country Link
US (1) US10229843B2 (ko)
JP (1) JP6254093B2 (ko)
KR (1) KR101928615B1 (ko)
TW (1) TWI581310B (ko)
WO (1) WO2014068981A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6211960B2 (ja) * 2014-03-13 2017-10-11 東京エレクトロン株式会社 制御装置、基板処理装置及び基板処理システム
JP6353802B2 (ja) * 2015-03-24 2018-07-04 東京エレクトロン株式会社 処理システム、処理方法、及び、プログラム
EP3396475A1 (de) * 2017-04-26 2018-10-31 Siemens Aktiengesellschaft Verfahren zur optimierung von rezeptparametern und nach dem verfahren arbeitende steuerungseinrichtung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050222781A1 (en) 2004-03-30 2005-10-06 Tokyo Electron Limited Method and system for run-to-run control
JP2006073845A (ja) * 2004-09-03 2006-03-16 Hitachi Kokusai Electric Inc 半導体製造システム
KR100857302B1 (ko) * 2001-08-28 2008-09-05 도쿄엘렉트론가부시키가이샤 처리 장치
JP2009081450A (ja) 2008-11-12 2009-04-16 Hitachi Kokusai Electric Inc 基板処理管理装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3282677B2 (ja) * 1992-03-30 2002-05-20 株式会社日立国際電気 半導体製造装置の制御方法及び半導体製造装置
US6616759B2 (en) * 2001-09-06 2003-09-09 Hitachi, Ltd. Method of monitoring and/or controlling a semiconductor manufacturing apparatus and a system therefor
JP2003099113A (ja) * 2001-09-21 2003-04-04 Olympus Optical Co Ltd 一括管理装置
US7158851B2 (en) * 2003-06-30 2007-01-02 Tokyo Electron Limited Feedforward, feedback wafer to wafer control method for an etch process
JP4942174B2 (ja) * 2006-10-05 2012-05-30 東京エレクトロン株式会社 基板処理システムの処理レシピ最適化方法,基板処理システム,基板処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857302B1 (ko) * 2001-08-28 2008-09-05 도쿄엘렉트론가부시키가이샤 처리 장치
US20050222781A1 (en) 2004-03-30 2005-10-06 Tokyo Electron Limited Method and system for run-to-run control
JP2006073845A (ja) * 2004-09-03 2006-03-16 Hitachi Kokusai Electric Inc 半導体製造システム
JP2009081450A (ja) 2008-11-12 2009-04-16 Hitachi Kokusai Electric Inc 基板処理管理装置

Also Published As

Publication number Publication date
TWI581310B (zh) 2017-05-01
US10229843B2 (en) 2019-03-12
JPWO2014068981A1 (ja) 2016-09-08
US20150294884A1 (en) 2015-10-15
KR20150079635A (ko) 2015-07-08
TW201426819A (zh) 2014-07-01
WO2014068981A1 (ja) 2014-05-08
JP6254093B2 (ja) 2017-12-27

Similar Documents

Publication Publication Date Title
CN107230654B (zh) 控制装置、基板处理系统、基板处理方法以及存储介质
KR101755761B1 (ko) 기판 처리 방법, 프로그램, 제어 장치, 성막 장치 및 기판 처리 시스템
JP5766647B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
KR102147563B1 (ko) 제어 장치, 기판 처리 시스템, 기판 처리 방법 및 프로그램
KR101928615B1 (ko) 기판 처리 장치 및 기판 처리 장치의 제어 장치
TWI595578B (zh) 基板處理方法、記憶媒體、控制裝置、基板處理裝置及基板處理系統
WO2004040632A1 (ja) 熱処理装置及び熱処理方法
JP5049302B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
JP6584350B2 (ja) 制御装置、基板処理システム、基板処理方法及びプログラム
US11804395B2 (en) Substrate processing apparatus, information processing apparatus, and substrate processing method
JP2022125802A (ja) 成膜システム、成膜方法
JP6566897B2 (ja) 制御装置、基板処理システム、基板処理方法及びプログラム
JP2014135362A (ja) 半導体製造装置及び半導体製造装置の制御装置
JP2014154717A (ja) 半導体製造装置及び半導体製造装置の制御装置
JP2014154827A (ja) 半導体製造装置及び半導体製造装置の制御装置
JP2016136598A (ja) 熱処理システム、熱処理方法、及び、プログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant