KR100857302B1 - 처리 장치 - Google Patents

처리 장치 Download PDF

Info

Publication number
KR100857302B1
KR100857302B1 KR1020047002697A KR20047002697A KR100857302B1 KR 100857302 B1 KR100857302 B1 KR 100857302B1 KR 1020047002697 A KR1020047002697 A KR 1020047002697A KR 20047002697 A KR20047002697 A KR 20047002697A KR 100857302 B1 KR100857302 B1 KR 100857302B1
Authority
KR
South Korea
Prior art keywords
processor
computer
processing
recipe
temperature
Prior art date
Application number
KR1020047002697A
Other languages
English (en)
Other versions
KR20040029016A (ko
Inventor
오바라아사미
다케나가유이치
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20040029016A publication Critical patent/KR20040029016A/ko
Application granted granted Critical
Publication of KR100857302B1 publication Critical patent/KR100857302B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B13/00—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion
    • G05B13/02—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/4097—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by using design data to control NC machines, e.g. CAD/CAM
    • G05B19/4099—Surface or curve machining, making 3D objects, e.g. desktop manufacturing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32182—If state of tool, product deviates from standard, adjust system, feedback
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Human Computer Interaction (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Evolutionary Computation (AREA)
  • Medical Informatics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Feedback Control In General (AREA)

Abstract

CVD 기(31)나 확산기(33) 등의 복수의 처리기(3)와, 측정기(5)와, 관리용의 제어컴퓨터(7)를 LAN(9)을 통해 접속한다. 각 처리기(3)는, 처리를 실행하기 위한 제어정보를 저장한다. 제어컴퓨터(7)도, 각 처리기(3)의 제어정보를 기억한다. 제어컴퓨터(7)는, 각 처리기(3)에 교정용의 프로세스를 실행시킨다. 제어컴퓨터(7)는, 측정기(5)로부터, 교정대상의 처리기(3)의 처리의 결과를 받아들여, 처리결과에 기초하여, 자기가 기억하고 있는 제어정보를 교정한다. 제어컴퓨터(7)는, 교정처리의 완료 후, 교정된 제어정보를 처리기(3)에 송신한다. 처리기(3)는, 교정된 제어정보를 보존하여, 다음차례의 처리에 사용한다.

Description

처리 장치 {TREATMENT APPARATUS}
본 발명은, 반도체 웨이퍼 등의 피처리체를 처리하는 처리기의 제어장치와 제어방법에 관한 것이며, 특히, 다수의 처리장치를 일원화 관리가능한 제어장치와 제어방법에 관한 것이다.
반도체 웨이퍼의 표면에의 성막(成膜) 및 도펀트(dopant)의 확산 등의 여러 처리를 하기 위해서, 반도체 처리장치가 사용되고 있다. 종래의 반도체 처리장치는, 독립형(stand alone)이 주류이다. 독립형(stand alone)의 처리장치가 복수 설치되는 공장에서는, 각 장치는, 각 장치의 컨트롤러에 저장된 제어프로그램 및 제어데이터에 기초하여 개별로 제어된다. 또한, 각 장치의 유지보수도 개별로 행하여진다.
복수의 처리장치를 네트워크를 통해 제어용 컴퓨터에 접속하여, 해당 컴퓨터에 의해 복수의 장치를 제어하는 것도 알려져 있다. 그러나, 제어용 컴퓨터는, 각 처리장치에 단지 지시를 주고 있을 뿐이다.
이 때문에, 각 처리장치는 고도의 연산처리능력을 구비한 컨트롤러를 중복하여 구비할 필요가 있어, 장치 비용이 비싸지고 있다. 또한, 반도체 제조장치는, 정기적으로 컨트롤러 등의 유지보수(특히 교정)를 할 필요가 있다. 그러나, 개개 의 장치를 개별로 유지보수해야 하기 때문에, 수고가 많이 든다.
본 발명은, 상기 실상을 감안하여 이루어진 것으로서, 복수의 처리기를 효율적으로 제어하는 것을 목적으로 한다.
본 발명의 제 2의 목적은, 각 처리기에 설치되는 제어수단의 부담을 줄임으로써, 제어수단의 구성을 간략화하고, 이에 따라, 복수의 처리기를 포함한 처리장치의 총 기기 비용 및 운용비용을 저감하는 것을 목적으로 하고 있다.
상기 목적을 달성하기 위해서, 본 발명은, 종래의 처리기의 제어수단이 구비하고 있던 연산처리기능 중의 일부 기능, 특히 고도의 연산처리능력을 필요로 하는 기능을, 처리기와는 별도로 설치된 제어용 컴퓨터에 담당하게 함으로써, 각 제어기기의 부담저감을 실현하고 있다.
본 발명은, 피처리체를 처리하는 처리수단과, 상기 처리수단을 제어하기 위한 제어정보를 격납한 기억수단과, 상기 제어정보에 따라서 상기 처리수단을 제어하는 제어수단을 각각 구비하는 복수의 처리기와, 상기 복수의 처리기와 별개로 설치되어, 상기 각 처리기와의 사이에서 통신매체를 통해 상기 제어정보를 포함한 정보의 통신을 할 수 있도록 구성된 컴퓨터로서, 이 컴퓨터에 입력된 상기 처리기에 의한 피처리체의 처리결과에 기초하여 그 처리기를 제어하기 위한 상기 제어정보를 교정하는 교정수단을 가진 컴퓨터를 구비한 처리 장치를 제공한다.
하나의 바람직한 실시형태에 있어서는, 상기 각 처리기의 제어수단은, 상기 컴퓨터의 교정수단에 의해 교정된 제어정보를 상기 통신매체를 통해 받아들여, 상기 기억수단에 저장하고, 교정된 제어정보에 따라서 처리를 실행하도록 구성할 수 있다.
하나의 바람직한 실시형태에 있어서는, 상기 컴퓨터는, 각 처리기의 기억수단에 저장되어 있는 상기 제어정보에 대응하는 제어정보를 저장하는 기억수단을 가지며, 상기 컴퓨터는, 상기 복수의 처리기 중 어느 하나의 처리기를 위한 제어정보를 교정하는 경우에, 상기 컴퓨터의 기억수단에 저장되어 있는 상기 하나의 처리기를 위한 제어정보를 상기 컴퓨터의 기억수단으로부터 꺼내는 스텝과, 이 꺼낸 제어정보를 상기 하나의 처리기에 의한 피처리체의 처리결과에 기초하여 상기 교정수단에 의해 교정하는 스텝과, 이 교정된 제어정보를, 상기 컴퓨터의 기억수단에 저장하는 스텝과, 상기 교정된 제어정보를, 상기 하나의 처리기에 상기 통신매체를 통해 송신하여 상기 처리기의 기억수단에 기억시키는 스텝을 실행하도록 구성된다.
하나의 바람직한 실시형태에 있어서는, 상기 처리장치는, 상기 처리기에 의한 처리결과를 측정하는 측정기를 더욱 구비하며, 상기 컴퓨터는 상기 측정기와의 사이에서 상기 통신매체를 통해 정보통신을 하도록 구성되어 있고, 상기 처리결과는 상기 통신매체를 통해 상기 컴퓨터에 입력되도록 구성된다.
하나의 바람직한 실시형태에 있어서는, 상기 각 처리기의 상기 처리수단은, 내부에 피처리체를 수용하여 가열하는 가열로와, 가열로에 설치된 복수의 온도센서를 가지고 있으며, 상기 제어정보는, 상기 온도센서의 출력에 기초하여 상기 피처리체의 온도를 추정하기 위한 모델과, 상기 피처리체의 처리중의 온도의 변화를 규정하는 레시피(recipe)를 포함하고, 상기 처리기의 기억수단은, 상기 모델 및 상기 레시피를 기억하고, 상기 처리기의 제어수단은, 상기 온도센서의 출력에 기초하여 상기 기억수단에 기억된 모델을 사용하여 상기 가열로 내의 피처리체의 온도를 추정하여, 이 추정된 온도에 따라서 상기 피처리체의 온도가 상기 기억수단에 기억되어 있는 레시피가 규정하는 온도에 일치하도록, 상기 가열로를 제어한다.
하나의 바람직한 실시형태에 있어서는, 상기 컴퓨터는, 상기 복수의 처리기 중의 어느 하나의 처리기를 위한 모델을 교정하는 경우에, 상기 하나의 처리기에 상기 모델을 교정하기 위한 레시피를 송신하는 스텝과, 상기 하나의 처리기에 상기 모델을 교정하기 위한 레시피에 따른 피처리체의 처리를 실행시키는 스텝과, 상기 피처리체의 처리결과에 기초하여 상기 교정수단에 의해 상기 모델을 교정하는 스텝을 실행하도록 구성되어 있다.
하나의 바람직한 실시형태에 있어서는, 상기 컴퓨터는, 처리중의 피처리체의 실제의 온도의 측정결과에 기초하여, 상기 모델을 교정한다.
하나의 바람직한 실시형태에 있어서는, 상기 각 처리기는, 피처리체의 처리의 종료를 상기 컴퓨터에 통지하고, 상기 컴퓨터는, 상기 통지에 따라서, 각 처리기의 처리회수를 카운트하여, 처리회수를，전회(前回)의 교정처리후, 소정회수에 도달할 때마다, 상기 제어정보의 교정을 실행하도록 구성되어 있다.
하나의 바람직한 실시형태에 있어서는, 상기 처리기는, 컴퓨터에 데이터처리를 의뢰하는 수단을 구비하고, 상기 컴퓨터는, 상기 처리기로부터 받아들인 상기 의뢰에 응답하여 데이터처리를 실행하고, 그 데이터처리의 결과를 상기 처리기에 송신하는 수단을 가지며, 상기 처리기는 상기 컴퓨터로부터 송신된 데이터처리의 결과를 수신하여, 수신한 데이터처리의 결과에 따라서 동작하는 수단을 가진다.
하나의 바람직한 실시형태에 있어서는, 상기 각 처리기는, 그 처리기에 의한 피처리체의 처리결과를 측정하는 측정수단을 포함하고, 상기 측정수단에 의한 측정결과는 상기 처리기로부터 상기 컴퓨터에 상기 통신매체를 통해 송신할 수 있다.
도 1은, 본 발명의 실시형태에 관한 처리장치의 구성을 도시한 도면이다.
도 2는, 도 1에 나타내는 CVD 기의 구성예를 도시한 도면이다.
도 3은, 반응관내의 존(zone) 구성을 도시한 도면이다.
도 4는, 도 2에 나타내는 컨트롤러의 구성예를 도시한 블록도이다.
도 5는, 온도 레시피의 예를 도시한 도면이다.
도 6은, 도 1에 나타내는 제어컴퓨터의 구성예를 도시한 블록도이다.
도 7은, 도 6의 기기(DB)에 격납되는 관리테이블의 예를 도시한 도면이다.
도 8은, 장치의 초기도입시의 교정순서를 설명하기 위한 도면이다.
도 9는, 모델 교정처리를 설명하기 위한 도면이다.
도 10은, 레시피 교정처리를 설명하기 위한 도면이다.
도 11은, 웨이퍼상의 측정점을 설명하기 위한 도면이다.
도 12는, 제어컴퓨터가, 처리기가 처리를 종료하였을 때에 출력하는 처리종료통지에 응답하여 실행하는 처리를 설명하기 위한 도면이다.
도 13은, 처리 장치의 다른 동작예를 도시한 도면이다.
이하에 본 발명에 의한 처리 장치(1)에 대하여 설명한다. 도 1에 도시한 바와 같이, 처리 장치(1)은, 반도체 처리장치이고, 복수대의 처리기(3)와, 복수(j)대의 측정기(5)(51∼5j)와, 제어컴퓨터(7)와, 이들을 서로 접속하는 네트워크(LAN)(9)로 구성된다. 전형적인 실시형태에서는, 처리장치는 하나의 반도체장치 제조공장의 건물 내에 설치된다. 그러나, 제어컴퓨터(7)는, 상기 건물에서 떨어진 장소에 설치할 수 있다.
처리기(3)는, 복수(n)대의 CVD(Chemical Vapor Deposition)기 (31)(311∼31n)와, 복수(m)대의 산화기(32)(321∼32m)와, 복수(i)대의 확산기(33)(331∼ 33i)를 포함한다. 참조번호의 첨자는 기기 번호를 나타낸다.
각 CVD 기(31)(311∼31n)개는, 서로 실질적으로 동일한 구성을 가지며, 각각, 반도체 웨이퍼 등의 피처리체를 수용하여, 피처리체상에 CVD에 의한 성막처리를 한다. 각 산화기(32)(321∼32m)는, 서로 실질적으로 동일한 구성을 가지며, 반도체 웨이퍼 등의 피처리체의 표면영역을 산화하는 처리를 한다. 각 확산기 (33)(331∼33i)는, 서로 실질적으로 동일한 구성을 가지며, 반도체 웨이퍼 등의 피처리체의 표면영역에 불순물을 확산{도프(dope)}시키는 처리를 한다. 측정기 (5)(51∼5j)는, 피처리체에 형성된 막의 막두께 및 확산영역에 포함되는 소정원소의 농도 등의 피처리체의 처리결과를 표현하는 각종 수치를 측정한다.
CVD 기(31)의 구성을 도 2를 참조하여 설명한다. CVD기(31)는, 배치 (batch)식인 것이다. CVD 기(31)는, 내관(302a)과 외관(302b)으로 이루어진 2중관 구조의 반응관(302)을 가진다. 반응관(302)의 아래쪽에는 금속성의 통 형상의 매니폴드(321)가 설치된다.
반응관(302)내에는, 다수 매, 예를 들면 150장의 반도체 웨이퍼(W)(즉 피처리체)가, 수평인 상태로, 상하에 간격을 두고 웨이퍼 보트(323)에 탑재되어 있다. 이 웨이퍼 보트(323)는 덮개(324) 위에 보온통(325)을 통해 유지되어 있다.
반응관(302)의 주위에는, 상하방향에 관해서 다른 위치에 배치된 5개의 히터(331∼335)가 배치되어 있다. 히터(331∼335)는, 전력 컨트롤러(336∼340)에 의해, 각각 독립하여 전력이 공급되고, 독립적으로 제어가능한 것이다. 반응관 (302), 매니폴드(321), 히터(331∼335)에 의해 가열로가 구성된다. 도 3에 도시한 바와 같이, 반응관(302)은, 각 히터(331∼335)에 대응하는 5개의 존(zone)으로 나누어져 있다.
도 2에 도시한 바와 같이, 매니폴드(321)에는, 내관(302a) 내에 가스를 공급하는 3개의 가스공급관(341, 342, 343)이 배치되어 있다. 각 가스공급관(341, 342, 343)에는, 매스 플로우 컨트롤러(MFC)(344, 345, 346)를 통해 디크롤실란, 암모니아, 질소 등의 성막용의 처리가스(원료가스) 및 캐리어가스가 공급된다. 또한, 매 니폴드(321)에는, 내관(302a)과 외관(302b)의 빈틈을 통해 반응관(302)을 배기하도록, 배기관(327)이 접속되어 있다. 배기관(327)은, 압력조정장치(328) 등을 통해 진공펌프에 접속되어 있다.
내관(302a)의 내면에는, 수직방향으로 일렬로 나열된 5개의 온도센서(열전대)(Sin1∼Sin5)가 배치되어 있다. 각 온도센서(Sin1∼Sin5)는, 웨이퍼(W)의 금속오염을 방지하기 위해서, 석영의 파이프(도시하지 않음) 등으로 커버되어 있다. 온도센서(Sin1∼Sin5)는, 도 3에 나타내는 5개의 존에 각각 배치되어 있다.
외관(302b)의 외면에도, 수직방향으로 일렬로 나열된 5개의 온도센서(Sout1∼Sout5)가 배치되어 있다. 온도센서(Sout1∼Sout5)도, 도 3에 나타내는 5개의 존에 각각 배치되어 있다.
CVD 기(31)는, 반응관(302)내의 처리분위기의 온도, 가스유량 및 압력 등의 처리파라미터를 제어하기 위한 컨트롤러(400)를 구비하고 있다. 컨트롤러(400)는, 온도센서(Sin1∼Sin5)와 (Sout1∼Sout5)의 출력신호를 넣어, 히터(331∼335)의 전력 컨트롤러(336∼340), 압력조정부(328), 매스 플로우 컨트롤러(344∼346)에 제어신호를 출력한다.
컨트롤러(400)의 구성을 상세하게 도 4를 참조하여 설명한다. 도시한 바와 같이, 컨트롤러(400)는, 제어부(411)와, 기억부(412)와, I/O포트(413)와, 조작 패널(414)과, 통신부(415)로 구성된다.
기억부(412)는, RAM, ROM, 플래쉬 메모리 및 디스크기억장치 등으로 구성되어, 모델기억부(412a)와, 레시피 기억부(412b)와, 프로그램 기억부(412c)와, 워크 에리어(412d)를 구비한다.
모델기억부(412a)는, 온도센서(Sin1∼Sin5) 및 (Sout1∼Sout5)의 출력신호(측정온도) 및 전력 컨트롤러(336∼340)로의 지시치{전력 컨트롤러(336∼340)가 히터(331∼335)에 공급하는 전력에 대응하는 값}로부터, 각 존에 배치되어 있는 웨이퍼(W)의 온도를 추정(계산)하고, 더욱이, 추정된 온도를 목표치로 하기 위해서 히터(331∼335)에 공급해야 할 전력을 구하는 모델(수학 모델; 고차·다차원함수)을 기억하고 있다. 이 모델로서는, 예를 들면 미국특허 5, 517, 594호 공보에 개시된 것과 같은 것을 이용할 수 있다.
레시피 기억부(412b)는, CVD 기(31)로 실행되는 성막처리의 종류에 따른 제어순서를 정하는 프로세스 레시피를 기억한다. 각 프로세스 레시피는 처리대상인 웨이퍼(W)가 거쳐야 하는 온도변화의 목표가 되는 온도레시피를 포함하고 있으며, 이 온도레시피는 도 5(a)∼(c)에 도시한 바와 같은 온도-시간곡선으로서 표현할 수가 있다. 통상의 배치식 처리장치의 경우, 전체 웨이퍼(W)에 대하여 하나의 온도레시피가 준비된다. 이에 대하여, 이 실시형태에서는, 웨이퍼(W)사이 및 각 웨이퍼의 면내에서 처리결과가 균일해지도록, 도 3에 나타내는 존마다 미리 조정된 온도레시피가 준비되어 있다.
도 5(a)는, 웨이퍼(W)의 온도를 일정하게 유지하면서, 성막처리를 실행하기 위한 온도레시피의 예를 나타내고 있다. 도 5(b)는, 웨이퍼(W)의 온도를 하강시키면서, 성막처리를 실행하기 위한 온도레시피의 예를 나타내며, 도 5(c)는, 웨이퍼 (W)의 온도를 상승시키면서, 성막처리를 실행하기 위한 온도레시피의 예를 나타낸 다. 도 5(a)에 나타내는 레시피에 따라서, 웨이퍼(W)의 온도를 일정하게 유지하면서 성막처리를 실행함으로써, 웨이퍼(W)의 전체 면을 거의 균일한 온도로 유지한 상태로 성막처리를 할 수 있다. 또한, 도 5(b)에 나타내는 레시피에 따라서, 웨이퍼(W)의 온도를 하강시키면서 성막처리를 실행함으로써, 웨이퍼(W)의 둘레가장자리보다 중심부의 온도가 높은 상태로 성막처리를 할 수 있다. 한편, 도 5(c)에 나타내는 레시피에 따라서, 웨이퍼(W)의 온도를 상승시키면서 성막처리를 실행함으로써, 웨이퍼(W)의 둘레가장자리보다 중심부의 온도가 낮은 상태로 성막처리를 할 수 있다.
프로그램 기억부(412c)는, 제어부(411)의 동작·제어프로그램 등의 프로그램을 기억한다. 워크 에리어(412d)는, 제어부(411)의 워크 에리어 등으로서 기능한다.
I/O 포트(413)는, 온도센서(Sin1∼Sin5) 및 (Sout1∼Sout5)의 측정신호를 제어부(411)에 공급하는 동시에, 제어부(411)가 출력하는 제어신호를 전력 컨트롤러 (336∼340), 매스 플로우 컨트롤러(344∼346), 압력조정부(328) 등으로 출력한다. 또한, I/O 포트(413)에는, 조작패널(414)이 접속되어 있다. 조작패널(414)은, 표시부와 조작부를 구비하며, I/O 포트(413)를 통해, 제어부(411)가 제공하는 화상을 표시하여, 사용자의 지시를 제어부(411)에 공급한다.
통신부(415)는, CVD 기(31)와 제어컴퓨터(7)의 사이의 LAN(9)을 통한 통신을 한다.
제어부(411)는, 프로세스를 구비하여, 프로그램 기억부(412c)에 기억된 동작 ·제어프로그램에 따라서 동작한다. 구체적으로는, 제어부(411)는, 온도센서(Sin1∼Sin5), (Sout1∼Sout5)의 출력치 및 전력 컨트롤러(336∼340)로의 지시치 {히터 (331∼335)로의 공급전력에 대응하는 값}을 넣어, 모델기억부(412a)에 기억된 모델에 적용하여, 각 존의 웨이퍼(W)의 온도를, 일정시간 간격으로 추정하거나, 혹은 실질적으로 리얼타임모드로 추정한다. 또한, 제어부(411)는 추정한 온도가 레시피 기억부(412b)에 기억된 온도레시피가 지시하는 값에 일치하도록, 전력 컨트롤러 (336∼340)에 공급전력을 지시한다.
또한, 제어부(411)는, 매스 플로우 컨트롤러(344∼346)로의 지시 및 압력조정부(328)로의 지시 등도 하여, 원료가스의 공급의 개시와 정지, 원료가스의 유량 및 반응관(302)내의 압력 등을 레시피에 따라서 제어한다.
도 1의 산화기(32) 및 확산기(33)도, 배치식인 것으로, CVD 기(31)와 같이, 온도센서의 측정치에 따라서 웨이퍼(W)의 온도를 추정하여, 추정한 웨이퍼온도가 레시피가 규정하는 온도에 일치하도록, 히터(heater)류를 제어하여, 원하는 프로세스를 실행한다.
제어컴퓨터(7)는, 처리기(31∼33) 및 측정기(5) 전체를 관리하는 장치로서, 각 기기의 런 회수의 관리, 모델의 갱신(미세 조정), 레시피의 갱신 등의 제어처리를 실행한다.
제어컴퓨터(7)의 구성예를 도 6을 참조하여 설명한다. 제어컴퓨터(7)는, 제어부(71)와, 통신부(72)와, 표시부(73)와, 입력부(74)와, 기기 데이터 베이스(DB) (75)와, 기억부(76)로 구성된다.
통신부(72)는, 처리기(31∼33) 및 측정기(5)의 사이의 LAN(9)을 통한 통신을 한다. 표시부(73)는, 이 제어컴퓨터의 여러 가지 정보를 사용자에게 제공한다. 입력부(74)는, 사용자의 지시나 데이터를 제어부(71)에 입력한다.
기기 DB(75)는, 하드 디스크장치 등으로 구성되어, 처리기(31∼33)에 대하여, 처리기의 종류별로, 각 기기를 관리하기 위해서 필요한 데이터가 등록된 관리 테이블을 기억시킨다. 관리 테이블은, 예를 들면 CVD 기(31)의 경우에는, 도 7에 도시한 바와 같이, 기기 ID, 총 처리회수(기기 설치후의 총 처리 실행회수), 모델교정후 처리회수(전회 모델을 교정하고 나서의 처리회수), 모델(그 기기에 현재 격납되어 있는 모델), 레시피 교정후 처리회수(전회 레시피를 교정하고 나서의 처리회수), 레시피(그 기기에 현재 격납되어 있는 모델), 설정 막두께(형성하고 싶은 막의 두께), 등의 정보를 포함한다. 또한, CVD 기(31)에 공통인 기본 모델(동일수단의 기기에 공통의 기본적인 모델)과 기본레시피(동일수단의 기기로 동일조건의 성막을 하기 위한 공통의 기본적인 레시피)를 기억한다.
기억부(76)는, 제어부(71)의 동작프로그램 등을 기억하고, 또한, 제어부(71)의 워크 에리어로서 기능한다.
제어부(71)는, 기억부(76)에 기억된 제어프로그램에 따라서 동작하여, 처리 장치(1)전체를 관리한다. 특히, 이 실시형태에서는, 제어부(71)는, 각 처리기 (31∼33)의 처리실행회수를 카운트하여, 소정의 처리회수마다, 적절한 처리가 실행되도록, 각 기기의 모델과 레시피를 교정(수정)하는 처리를 한다. 처리의 구체적인 내용에 대해서는 후술한다.
다음에, 처리 장치(1)의 동작을 설명한다.
이 처리 장치(1)을 구성하는 각 기기의 설계단계 등에 있어서, 각 처리기(3)의 구조와 특성에 기초하여, 기본 모델이 설계된다. 단, 이 기본 모델은, 설계수단이 동일한 기기에 공통의 모델이고, 각 기기의 실제의 구조나 동작사용환경의 격차를 반영하지 않는다. 따라서, 이 기본 모델을 그대로 사용한 경우에는, 모델을 사용하여 추정한 웨이퍼온도와 실시 웨이퍼온도의 사이에 어긋남이 생기는 경우가 생긴다.
마찬가지로, 프로세스의 설계단계 등에 있어서, 목적으로 하는 처리결과(목적으로 하는 막두께, 막질, 원소농도 등)를 얻기 위해서 각 처리기(3)가 실행해야 할 처리과정(프로세스)을 정의하는 기본레시피가 설계된다. 단, 기본레시피는, 설계가 동일하고 또한 동일한 처리를 하는 기기에 공통의 레시피이며, 각 기기의 구조나 동작환경의 격차를 반영하지 않는다. 따라서, 이 기본레시피를 그대로 사용한 경우에는, 실제로 제조되는 막이나 층의 성분, 두께, 원소농도 등에 어긋남이 생긴다.
그래서, 처리 장치(1)의 도입시 등에 있어서, 추정한 웨이퍼온도가 실제의 웨이퍼온도에 일치하고, 또한, 목적으로 하는 처리결과를 얻을 수 있도록, 도 8에 도시한 바와 같이, 각 처리기(3)마다 기본 모델과 기본레시피를 순서대로 교정한다{커스터마이즈(customize)한다}.
이 교정처리를, CVD 기(31)를 예로 들어 상세하게 설명한다. 우선, 사전에, 제어컴퓨터(7)의 기기 DB(75)에, 도 7에 도시한 바와 같이, 각 CVD 기(31)의 기기 ID를 등록하여, 그 CVD 기(31)의 모델 및 레시피로서, 기본 모델과 기본레시피를 등록한다. 그리고, 총 처리회수, 모델교정후 처리회수, 레시피 교정후 처리회수로 0을 세트한다.
다음에, 모델을 교정하는 순서를 도 9를 참조하여 설명한다. 제어컴퓨터(7)의 오퍼레이터는, CVD 기(31)의 기기 ID와 그 종류를 지정하여, 모델의 교정처리의 개시를 지시한다.
이 지시에 응답하여, 제어부(71)는, 모델교정용의 전용의 레시피를 기억부 (76)로부터 읽어 낸다(스텝 S111). 계속해서, 제어부(71)는, 모델의 교정처리를 시작하는 지시와 교정용 레시피를, 교정대상의 CVD 기(31)에 송신한다(스텝 S112). 교정대상의 CVD 기(31)는, 제어컴퓨터(7)로부터의 지시와 교정용 레시피를 수신하여, 수신한 교정용 레시피를 레시피기억부(412b)에 일시적으로 저장한다(스텝 S113).
처리담당자는, 웨이퍼(W)를 카세트에 수납하여, CVD 기(31)의 수납부에 세트한다. CVD기(31)의 제어부(411)는, 제어컴퓨터(7)로부터의 지시에 응답하여, 웨이퍼(W)를 웨이퍼 보트(323)에 옮겨 실어, 이 웨이퍼 보트(323)를 보온통(325)상에 세트한다.
계속해서, 제어부(411)는, 레시피 기억부(412b)에 기억된 교정용 레시피에 따라서, 프로세스를 실행한다(스텝 S114). 구체적으로는, 제어부(411)는, 온도센서(Sin1∼Sin5) 및 (Sout1∼Sout5)의 출력과 각 전력 컨트롤러(336∼340)에의 지시치를 넣어, 모델(첫 회는 기본 모델)에 기초하여, 존별로 웨이퍼(W)의 온도를 추정 한다. 또한, 제어부(411)는, 추정한 웨이퍼온도가 교정용 레시피가 정의하는 온도에 일치하도록, 각 전력 컨트롤러(336∼340)에의 지시치를 조정한다. 또한, 제어부(411)는, 교정용 레시피에 따라서, 가스를 공급하여, 성막처리를 한다.
성막처리가 종료하면(스텝 S115), 제어부(411)는, 제어컴퓨터(7)에 성막처리 종료를 통지한다(스텝 S116). 제어컴퓨터(7)는, 통지를 수신하여, 측정기(5)로부터의 측정치의 수신을 대기한다(스텝 S117).
처리담당자는, CVD 기(31)로부터 처리가 끝난 웨이퍼(W)를 꺼낸다(스텝 S118). 그리고, 각 존의 웨이퍼(W)를 측정기(5)에 세트하여(스텝 S118), CVD 기(31)의 기기 ID를 지정하여, 그 막두께를 측정한다. 측정기(5)는, 기기 ID를 붙여, 측정한 막두께를 제어컴퓨터(7)에 통지한다(스텝 S119).
제어컴퓨터(7)의 제어부(71)는, 통지된 측정막두께와 교정용 레시피가 목적으로 하는 막두께를 비교하여, 비교결과에 따라서, 기기 DB(75)에 등록되어 있는 그 CVD 기용의 모델을 수정한다(스텝 S121). 구체적으로는, 측정된 막두께가, 목적으로 하는 막두께보다도 얇은 경우에는, 추정온도를 내리도록 현재의 모델을 수정하고, 측정된 막두께가, 목적으로 하는 막두께보다도 두꺼운 경우에는, 추정온도를 올리도록, 현재의 모델을 수정한다{커스터마이즈(customize)한다}.
이렇게 해서, 교정용 레시피에 따라서 처리를 실행하여 얻어진 막두께와 목적으로 하는 막두께를 비교하여, 그 차에 기초하여, 적절한 온도를 추정하도록 모델을 조정한다. 제어부(71)는 교정한 모델을, 기기 DB(75)의 그 CVD 기(31) 항목에 등록하는 동시에 교정대상의 CVD 기(31)에 송신한다(스텝 S122). CVD 기 (31)는, 교정된 모델을 수신하여, 이것을 모델기억부(412a)에 덮어쓰기 (overwrite)하여 보존한다(스텝 S123).
제어컴퓨터(7)와 CVD 기(31)는, 이러한 교정처리를 소정회수 반복함으로써, 기본 모델을, 개개의 기기의 개성을 반영한 것으로 튜닝한다. 또한, 2번째 이후의 교정처리는, 그 직전의 교정처리에 의해 교정된 모델을 사용하여 행한다.
제어부(71)는, 형성된 막두께와 예정 막두께의 차가 소정 레벨이하가 된 경우, 및, 교정처리를 소정회수 반복한 경우에, 모델의 교정처리를 종료하여, 레시피의 교정(커스터마이즈)처리로 옮겨간다.
다음에, 레시피의 교정처리에 대하여 도 10을 참조하여 설명한다. 제어컴퓨터(7)의 오퍼레이터는, 교정대상장치를 지정하여, 레시피 교정처리의 개시를 지정한다. 이 지시에 응답하여, 제어컴퓨터(7)의 제어부(71)는, 교정대상의 CVD 기 (31)에, 지시를 송신한다(스텝 S211). CVD 기(31)는, 제어컴퓨터(7)로부터의 지시를 수신한다(스텝 S212).
처리담당자는, 웨이퍼(W)를 카세트에 수납하여, CVD 기(31)의 수납부에 세트한다. CVD 기(31)는, 웨이퍼(W)를 웨이퍼 보트(323)에 옮겨 싣고, 이 웨이퍼 보트(323)를 보온통(325)상에 세트한다.
계속해서, CVD 기(31)는 레시피 기억부(412b)에 기억된 레시피(첫 회는 기본레시피)에 따라서, 프로세스를 실행한다(스텝 S213). 구체적으로는, 제어부 (411)는, 온도센서(Sin1∼Sin5) 및 (Sout1∼Sout5)의 출력과 각 전력컨트롤러(336∼340)로의 지시치를 넣어, 모델에 기초하여, 각 존에 있는 웨이퍼(W)의 온도를 추정한다. 또한, 제어부(411)는, 추정웨이퍼온도가, 레시피로써 규정된 온도에 일치하도록, 각 전력컨트롤러(336∼340)로의 지시치를 조정한다. 또한, 제어부(411)는, 레시피에 따라서, 가스를 공급하여, 성막처리를 한다.
성막처리가 종료하면(스텝 S214), 제어부(411)는, 제어컴퓨터(7)에 성막처리종료를 통지한다(스텝 S215). 제어컴퓨터(7)는, 통지를 수신하여, 그 기기의 측정결과의 수신을 대기한다(스텝 S216).
처리담당자는, CVD 기(31)로부터 처리가 끝난 웨이퍼(W)를 꺼내어, 측정기(5)에 세트하고, CVD 기(31)의 기기 ID를 입력한다. 또, 막두께의 측정은, 5개의 존의 각각으로부터 추출한 웨이퍼(W)에 대하여, 도 11에 도시한 바와 같이 복수 개소 예를 들면 9개소의 막두께를 측정한다. 측정기(5)는, 입력된 CVD 기 (31)의 기기 ID를 붙여, 측정한 막두께를 제어컴퓨터(7)에 통지한다(스텝 S218).
제어컴퓨터(7)의 제어부(71)는, 측정치를 수신하여, 이것을 기억부(76)에 기억시킨다(스텝 S219). 다음에, 제어부(71)는 측정치에 따라서 레시피를 교정하는 처리를 실행한다(스텝 S220). 또, 레시피의 교정수법 자체는 임의이지만, 이 실시형태에서는, 이하의 교정처리를 실행하는 것으로 한다.
먼저, 5개의 존에서 추출한 웨이퍼(W)에 형성된 막의 평균 막두께를 구하여, 평균 막두께와 목적으로 하는 막두께가 일치하도록, 전체 존의 레시피가 규정하는 온도를 조정한다. 예를 들면, 평균 막두께가 목적으로 하는 막두께보다도 작은 경우에는, 전체 존의 레시피가 규정하는 처리온도를 높이고, 평균 막두께가 목적으로 하는 막두께보다도 큰 경우에는, 전체 존의 레시피가 규정하는 처리온도를 낮춘다.
다음에, 존 별로 평균 막두께를 구하여, 평균 막두께와 목적으로 하는 막두께가 일치하도록, 각 존의 레시피가 규정하는 온도를 조정한다. 예를 들면, 어떤 존의 웨이퍼(W)에 형성된 막의 평균 막두께가 목적으로 하는 막두께보다도 작은 경우에는, 그 존(zone)용의 레시피가 규정하는 처리온도를 높여, 평균 막두께가 목적으로 하는 막두께보다도 큰 경우에는, 그 존용의 레시피가 규정하는 처리온도를 낮춘다.
다음에, 제어부는, 각 존의 웨이퍼(W) 상에 형성된 막의 막두께의 면내의 격차를 줄이도록 레시피를 조정한다. 상술한 바와 같이, 도 2에 나타내는 장치구성으로는, 웨이퍼(W)를 온도상승시키고 있는 동안에는, 웨이퍼중심부의 온도보다도 둘레가장자리부의 온도가 높다. 한편, 웨이퍼(W)를 온도하강시키고 있는 동안에는, 웨이퍼중심부의 온도보다도 둘레가장자리부의 온도가 낮다. 성막처리의 경우에는, 통상, 다른 처리조건이 동일하면, 웨이퍼(W)의 온도가 높은 쪽이 막이 성막되기 쉽고, 두꺼운 막이 형성된다.
임의의 존에서 추출한 웨이퍼(W) 상에 형성된 막이 둘레가장자리부에서 두껍고, 중심부에서 얇은 오목(컵)형인 경우에는, 그 막이 형성되었을 때보다도 웨이퍼 (W)의 둘레가장자리부의 온도를 상대적으로 낮게 하여 성막처리를 하면, 두께가 균일한 성막이 가능하다. 이를 위해서는, 성막중(처리가스공급중)의 온도변화율(도 5에서의 처리가스공급중의 그래프의 선의 구배)을 변경하면 좋다. 예를 들면, 도 5(a)의 레시피의 경우에는 처리가스공급중의 그래프의 선의 구배를 0에서부터 음의 값으로 조정하고, 도 5(b)의 레시피의 경우에는 처리가스공급중의 그래프의 선의 구배를 급격하게 하고, 도 5(c)의 레시피의 경우에는 처리가스공급중의 그래프의 선의 구배를 완만하게 하도록, 그 존용의 온도레시피를 조정하면 된다. 반대로, 임의의 존에서 추출한 웨이퍼(W) 상의 막두께가 둘레가장자리부에서 얇고, 중심부에서 두꺼운 볼록(모자)형의 경우에는, 그 막이 성막되었을 때보다도 웨이퍼(W)의 둘레가장자리부의 온도를 상대적으로 높게 하여 성막처리를 하면, 보다 균일한 두께의 성막이 가능하다. 이를 위해서는, 상기와 반대로 온도변화율을 변경하면 된다.
이렇게 해서, 제어부(71)는, 교정대상의 CVD 기(31)에 현재 저장되어 있는 레시피를 교정한다. 제어부(71)는, 교정된 레시피를, 기기 DB(75)가 해당하는 CVD 기(31)용의 레시피 저장 영역에 덮어쓰기하여 보존하는 동시에 교정대상의 CVD 기(31)에 송신한다(스텝 S221). CVD 기(31)의 제어부(411)는, 교정된 레시피를 수신하여, 이것을 레시피 기억부(412b)에 덮어쓰기하여 보존한다(S222).
이러한 레시피의 교정처리를 복수 회 반복하여, 전체 CVD 기(31)에 공통의 기본 레시피를, 개개의 기기의 특성을 반영한 것으로 튜닝할 수 있다. 또, 2번째 이후의 교정처리는, 그 직전의 교정처리에 의해 교정된 레시피를 사용하여 행한다.
제어부(71)는 형성된 막두께와 예정 막두께의 차가 소정 레벨 이하가 된 경우, 및 교정처리를 소정회수 반복한 경우에, 레시피의 교정처리를 종료하고, 그 취지를 표시부(73)로부터 오퍼레이터에게 알리고, LAN(9)을 통해 교정이 완료한 처리기(3)에도 통지한다. 처리기(3)는, 조작패널(414)에 그 취지를 표시하여, 처리담당자에게 교정의 종료를 알린다. 이상으로, 초기 설정시의 교정처리가 종료하며, 그 후 CVD 기(31)는 통상 동작(예를 들면, 제품 웨이퍼에 대한 성막처리)을 한다.
또, 이상의 교정처리는, 복수의 처리기(3)에 대하여, 병렬적으로 실행할 수가 있다. 또한, 도 1에 나타내는 처리 장치(1)에, 새로운 처리기(3)를 추가한 경우에는, 추가한 처리기(3)에 대해서만 상술한 교정처리를 실행한다. 이 때 다른 처리기(3)로는 통상 동작을 할 수 있다.
다음에, 각 처리기(3)가 통상적으로 동작을 행하고 있는 경우의 처리장치(1)의 동작을 도 12를 참조하여 설명한다. 통상 동작시, 각 처리기(3)의 제어부(411)는, 1회의 처리가 종료하면, 제어컴퓨터(7)에 처리종료를 통지한다.
처리종료의 통지에 응답하여, 제어컴퓨터(7)의 제어부(71)는, 기기 DB(75)의 관리 테이블(도 7)에 기억되어 있는, 그 기기에서의 총 처리회수와, 모델교정후 처리회수와, 레시피 교정후 처리회수에 1을 더한다(스텝 S21). 계속해서, 제어부 (71)는, 모델교정후 처리회수가, 미리 정해진 소정치(예를 들면 13회)에 도달했는지의 여부를 판별한다(스텝 S22).
도달했다고 판별된 경우, 제어부(71)는, 그 처리기의 모델을 교정할 필요가 있는 것을 판별하여, 표시부(73)를 통해 오퍼레이터에게 그 취지를 통지한다.
이후의 동작은, 기본적으로, 도 9에 나타낸 초기 설정시의 모델교정동작과 동일하고, 제어컴퓨터(7)는, 교정대상의 처리기(3)의 교정용 레시피를 기억부 (76)로부터 읽어 내어(스텝 S111), 모델의 교정처리를 개시해야 할 취지의 지시와 교정용 레시피를, 교정대상의 처리기(3)에 송신한다(스텝 S112). 처리기(3)는, 제어컴퓨터(7)로부터의 지시와 교정용 레시피를 수신하여, 교정용 레시피를 레시피 기억부(412b)에 저장한다(스텝 S113). 계속해서, 교정대상의 처리기(3)는, 레시피 기억부(412b)에 기억된 교정용 레시피에 따라서, 성막처리를 실행한다(스텝 S114).
성막처리가 종료하면(스텝 S115), 제어부(411)는, 제어컴퓨터(7)에 성막처리 종료를 통지한다(스텝 S116). 제어컴퓨터(7)는, 통지를 수신하여, 측정기로부터의 측정결과의 수신을 대기한다(스텝 S117).
처리담당자는, 처리가 끝난 웨이퍼(W)를 측정기(5)에 세트하여, 처리기 (3)의 기기 ID를 특정하여, 처리결과를 측정한다. 측정기(5)는, 측정한 막두께와 기기 ID를 제어컴퓨터(7)에 송신한다(스텝 S119).
제어컴퓨터(7)의 제어부(71)는, 송신된 막두께를 수신하여(스텝 S120), 모델의 교정을 실행한다(스텝 S121). 제어부(71)는, 교정한 모델을, 기기 DB(75)상의 관리테이블 내의 그 처리기(3)용의 모델 영역에 덮어쓰기하여 보존하는 동시에 교정대상의 처리기(3)에 송신한다(스텝 S122).
처리기(3)는, 교정된 모델을 수신하여, 이것을 모델기억부(412a)에 덮어쓰기하여 보존한다.
이상의 교정처리가 종료하면, 제어컴퓨터(7)는, 기기 DB(75)에 기록되어 있는 관리 테이블의 그 처리기용의 모델교정후 처리회수 항목을 0으로 리세트 (reset)한다(도 12, 스텝 S24).
다음에, 제어부(71)는, 관리테이블에 저장되어 있는 그 기기의 레시피교정후 처리회수가, 소정치에 도달했는지의 여부를 판별한다(스텝 S25).
도달하지 않았으면, 제어부(71)는, 그대로, 이 처리종료통지에 대응하는 처리를 종료한다. 한편, 도달하였다고 판별되면, 제어부(71)는, 그 처리기(3)의 레시피를 교정할 필요가 있는 것을 판별하여, 표시부(73)를 통해 오퍼레이터에 그 취지를 알린다.
이후의 동작은, 기본적으로, 도 10에 도시한, 초기 설정시의 레시피교정처리와 동일하고, 제어컴퓨터(7)의 제어부(71)는, 레시피의 교정처리를 개시해야 하는 취지의 지시를, 교정대상의 처리기(3)에 송신한다(스텝 S211).
처리기(31)는, 제어컴퓨터(7)로부터의 지시를 수신하여(스텝 S212), 계속해서, 레시피 기억부(412b)에 기억되어 있는 교정대상의 레시피에 따라서, 프로세스를 실행한다(스텝 S213).
프로세스가 종료하면, 제어부(411)는, 제어컴퓨터(7)에 성막처리 종료를 통지한다(스텝 S214). 제어컴퓨터는, 통지를 수신하여, 측정기(5)로부터의 측정결과의 수신을 대기한다(스텝 S216).
처리담당자는, 처리가 끝난 웨이퍼(W)를 측정기(5)에 세트하여, 처리기 (3)의 기기 ID를 특정하여, 처리결과를 측정한다. 측정기(5)는, 측정한 막두께와 기기 ID를 제어컴퓨터(7)에 송신한다(스텝 S218). 또, 측정대상의 웨이퍼(W)나 측정점의 위치나 수는, 초기 설정시와 동일하다.
제어부(71)는, 관리테이블로부터 교정대상 처리기(3)의 현재의 레시피를 읽어낸다. 그리고, 측정치에 따라서, 1) 전체 웨이퍼(W)의 평균 막두께가 목적으로 하는 막두께와 같아지도록, 전체 존의 레시피를 조정하고, 2) 각 존의 웨이퍼 (W)의 평균 막두께가 목적으로 하는 막두께와 같아지도록, 각 존의 레시피를 조정하고, 3) 웨이퍼(W) 사이 및 웨이퍼(W) 내의 막두께의 격차가 작아지도록, 각 존의 레시피를 조정한다(스텝 S220).
이렇게 해서, 제어컴퓨터(7)는 처리기(3)의 레시피를 교정하여, 그것을, 기기 DB(75)에 기록되어 있는 관리테이블의 해당하는 처리기용의 레시피 저장 영역에 덮어쓰기하여 보존하는 동시에 교정대상의 처리기(3)에 송신한다(스텝 S221).
처리기는, 교정된 레시피를 수신하여, 이것을 레시피 기억부에 저장한다 (S223).
이상의 교정처리가 종료하면, 제어컴퓨터(7)는, 기기 DB(75)에 기록되어 있는 관리 테이블상의 그 기기용의 레시피 교정후 처리회수의 항목을 0으로 리세트한다(도 12, 스텝 S27).
이상 설명한 바와 같이, 처리 장치(1)는, 복수의 처리기(3)를 제어컴퓨터(7)로 집중적으로 관리한다. 따라서, 관리처리가 종래에 비교하여 대폭 효율화된다. 또한, 모델의 교정, 레시피의 교정 등의 처리부담이 큰 부분을, 제어컴퓨터 (7)로 부담함으로써, 각 처리기(3)의 소프트웨어 구성 및 하드웨어 구성을 간략화하는 것이 가능하다. 또한, 상술한 바와 같이 교정처리를 함으로써, 프로세스를 적절히 실행하여, 원하는 품질을 얻을 수 있다.
본 발명은 상기 실시의 형태에 한정되지 않고, 여러 가지 변형 및 응용이 가 능하다. 예를 들면, 상기 실시형태에 있어서는, 프로세스를 실행하여, 그 처리결과를 따라서 모델을 교정하였다. 그러나, 예를 들면 온도센서를 조립한 더미 웨이퍼를 각 존에 배치하여, 각 웨이퍼의 온도를 직접 구하여 기록하고, 이 실측온도와 모델을 사용하여 추정한 온도가 일치하도록, 모델을 교정하더라도 좋다.
또한, 상기 실시형태에서는, 소정회수의 처리를 할 때마다, 교정전용의 프로세스를 실행하여, 모델과 레시피를 교정하였다. 그러나, 통상의 처리를 실행하면서, 모델 또는 레시피를 조정하는 것도 가능하다. 예컨대, 통상의 처리를 할 때에, 제품웨이퍼와 함께 온도센서를 조립한 더미웨이퍼를 각 존에 배치하여, 각 더미웨이퍼의 온도를 직접 구하여 기록하고, 제어컴퓨터(7)가, 모델을 사용하여 추정한 온도와 실측온도가 일치하도록 모델을 교정하여, 다음 차례의 처리개시까지 처리기(3)의 모델을 갱신하도록 하여도 좋다.
또한, 통상처리 시에 처리된 제품웨이퍼 중에서 각 존의 웨이퍼(W)를 샘플로서 추출하여, 샘플웨이퍼상의 막두께 등을 측정하여, 이 측정치를 사용하여 제어컴퓨터(7)가 모델을 교정하여, 다음 차례의 처리개시까지 처리기(3)의 모델 또는 레시피를 갱신하도록 하여도 좋다. 이 수법에 의하면, 처리기(3)를 정지하지 않고, 모델이나 레시피를 교정하는 것이 가능하다.
또한, 상기 실시형태에서는, 모델 및 레시피의 교정처리를 제어컴퓨터(7)로 행하고 있지만, 기타 처리를 제어컴퓨터(7)에 의해 실행하여도 좋다. 예를 들면, 복수의 처리기에 공통의 연산처리기능을 제어컴퓨터(7)에 갖게 한다. 그리고 도 13에 도시한 바와 같이, 처리담당자가, 처리기(3)의 조작 패널(414)(도 4참조)을 조작하여, 어떠한 정보를 입력하면, 그 정보가 기기 ID와 같이 제어컴퓨터(7)에 LAN(9)를 통해 송신된다(스텝 S311). 제어컴퓨터(7)는 입력정보의 해석(스텝 S312)나 입력정보에 기초한 처리(예를 들면, 기기의 설정변경을 위한 연산 등의 처리)를 한다(스텝 S313). 그 결과는 처리기(3)에 회신된다. 처리기(3)로 수신된 데이터는, 처리기(3)의 설정변경 또는 제어에 이용되거나, 조작 패널(414)에 표시된다. 이 경우에도, 각 처리기의 구성을 간략화하는 것이 가능하다. 또한, 처리담당자는, 제어컴퓨터를 의식하지 않고 처리기를 조작할 수 있다.
상기 실시형태에서는, 측정기(5)는, 처리기(3)와는 별도의 기기이다. 그러나, 측정기(5)는 각 처리기(3)에 조립되어 있어도 좋다. 이 구성에 의하면, 측정기(5)에 의한 피처리체의 측정결과를, 처리기(3)로부터 LAN(9)를 통해 제어컴퓨터에 송신할 수가 있다. 또한, 처리결과의 송신시에, 그 결과의 데이터에 기기 ID를 자동적으로 첨부할 수 있어, 보다 에너지절약화를 도모할 수 있다.
상기 실시형태에서는, 통신매체로서 LAN(9)를 예시하였지만, 통신수단의 구성은 임의이고, 예를 들면 플렉시블 디스크, 플래시 메모리 등의 기록매체를 통해 기기 사이에서 데이터나 지시를 전달하도록 하여도 좋다.
상기 실시형태에 있어서는, 피처리체로서 반도체 웨이퍼를 예시하였지만, 피처리체는 액정표시소자나 PDP의 유리기판 등이어도 좋다.

Claims (10)

  1. 내부에 피처리체를 수용하여 가열하는 가열로와, 가열로에 설치된 복수의 온도센서를 구비하여, 피처리체를 처리하는 처리수단과,
    상기 온도센서의 출력에 기초하여 상기 피처리체의 온도를 추정하기 위한 모델과, 상기 피처리체의 처리중의 온도의 변화를 규정한 레시피를 포함하는, 상기 처리수단을 제어하기 위한 제어정보를 저장한 기억수단과,
    상기 온도센서의 출력에 기초하여 상기 기억수단에 기억된 모델을 사용하여 상기 가열로내의 피처리체의 온도를 추정하여, 이 추정된 온도에 기초하여 상기 피처리체의 온도가 상기 기억수단에 기억되어 있는 레시피가 규정하는 온도에 일치하도록, 상기 가열로를 제어함으로써, 상기 제어정보에 따라서 상기 처리수단을 제어하는 제어수단을 각각 구비한 복수의 처리기와;
    상기 복수의 처리기와 별개로 설치되어, 상기 각 처리기와의 사이에서 통신매체를 통해 상기 제어정보를 포함한 정보의 통신을 할 수 있도록 구성된 컴퓨터로서, 이 컴퓨터에 입력된 상기 처리기에 의한 피처리체의 처리결과에 기초하여 그 처리기를 제어하기 위한 상기 제어정보를 교정하는 교정수단을 가진 컴퓨터를 구비하고,
    상기 컴퓨터는, 상기 복수의 처리기 중의 어느 하나의 처리기를 위한 모델을 교정하는 경우에,
    상기 하나의 처리기에 상기 모델을 교정하기 위한 레시피를 송신하는 스텝과,
    상기 하나의 처리기에 상기 모델을 교정하기 위한 레시피에 따른 피처리체의 처리를 실행시키는 스텝과,
    상기 피처리체의 처리결과에 기초하여 상기 교정수단에 의해 상기 모델을 교정하는 스텝을 실행하도록 구성되어 있는 것을 특징으로 하는 처리장치.
  2. 제 1 항에 있어서, 상기 각 처리기의 제어수단은, 상기 컴퓨터의 교정수단에 의해 교정된 제어정보를 상기 통신매체를 통해 받아들이고, 상기 기억수단에 저장하여, 교정된 제어정보에 따라서 처리를 실행하도록 구성되어 있는 것을 특징으로 하는 처리장치.
  3. 제 1 항에 있어서, 상기 컴퓨터는, 각 처리기의 기억수단에 저장되어 있는 상기 제어정보에 대응하는 제어정보를 저장하는 기억수단을 가지며,
    상기 컴퓨터는, 상기 복수의 처리기 중의 어느 하나의 처리기를 위한 제어정보를 교정하는 경우에,
    상기 컴퓨터의 기억수단에 저장되어 있는 상기 하나의 처리기를 위한 제어정보를 상기 컴퓨터의 기억수단으로부터 꺼내는 스텝과,
    이 꺼낸 제어정보를 상기 하나의 처리기에 의한 피처리체의 처리결과에 기초하여 상기 교정수단에 의해 교정하는 스텝과,
    이 교정된 제어정보를, 상기 컴퓨터의 기억수단에 저장하는 스텝과,
    상기 교정된 제어정보를, 상기 하나의 처리기에 상기 통신매체를 통해 송신하여 상기 처리기의 기억수단에 기억시키는 스텝을 실행하도록 구성되어 있는 것을 특징으로 하는 처리장치.
  4. 제 1 항에 있어서, 상기 처리기에 의한 처리결과를 측정하는 측정기를 더욱 구비하고,
    상기 컴퓨터는 상기 측정기와의 사이에서 상기 통신매체를 통해 정보통신을 하도록 구성되어 있고,
    상기 처리결과는 상기 통신매체를 통해 상기 컴퓨터에 입력되는 것을 특징으로 하는 처리장치.
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서, 상기 컴퓨터는, 처리중의 피처리체의 실제의 온도의 측정결과에 기초하여, 상기 모델을 교정하는 것을 특징으로 하는 처리장치.
  8. 제 1 항에 있어서, 상기 각 처리기는, 피처리체의 처리의 종료를 상기 컴퓨터에 통지하고, 상기 컴퓨터는, 상기 통지에 따라서, 각 처리기의 처리회수를 카운트하여, 처리회수가, 전회의 교정처리 후, 소정회수에 달할 때마다, 상기 제어정보의 교정을 실행하도록 구성되어 있는 것을 특징으로 하는 처리장치.
  9. 제 1 항에 있어서, 상기 처리기는, 컴퓨터에 데이터처리를 의뢰하는 수단을 구비하고,
    상기 컴퓨터는, 상기 처리기로부터 받아들인 상기 의뢰에 응답하여 데이터처리를 실행하여, 그 데이터처리의 결과를 상기 처리기에 송신하는 수단을 가지며,
    상기 처리기는, 상기 컴퓨터로부터 송신된 데이터처리의 결과를 수신하여, 수신한 데이터처리의 결과에 따라서 동작하는 수단을 가진 것을 특징으로 하는 처리장치.
  10. 제 1 항에 있어서, 상기 각 처리기는, 그 처리기에 의한 피처리체의 처리결과를 측정하는 측정수단을 포함하고, 상기 측정수단에 의한 측정결과는 상기 처리기로부터 상기 컴퓨터에 상기 통신매체를 통해 송신할 수 있는 것을 특징으로 하는 처리장치.
KR1020047002697A 2001-08-28 2002-08-28 처리 장치 KR100857302B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001258024A JP4751538B2 (ja) 2001-08-28 2001-08-28 処理システム
JPJP-P-2001-00258024 2001-08-28
PCT/JP2002/008687 WO2003021646A1 (fr) 2001-08-28 2002-08-28 Systeme de traitement

Publications (2)

Publication Number Publication Date
KR20040029016A KR20040029016A (ko) 2004-04-03
KR100857302B1 true KR100857302B1 (ko) 2008-09-05

Family

ID=19085608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047002697A KR100857302B1 (ko) 2001-08-28 2002-08-28 처리 장치

Country Status (8)

Country Link
US (1) US7139627B2 (ko)
EP (1) EP1422743B1 (ko)
JP (1) JP4751538B2 (ko)
KR (1) KR100857302B1 (ko)
CN (1) CN1331192C (ko)
DE (1) DE60227963D1 (ko)
TW (1) TW591687B (ko)
WO (1) WO2003021646A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150079635A (ko) * 2012-10-31 2015-07-08 도쿄엘렉트론가부시키가이샤 기판 처리 장치 및 기판 처리 장치의 제어 장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3802889B2 (ja) * 2003-07-01 2006-07-26 東京エレクトロン株式会社 熱処理装置及びその校正方法
US7838072B2 (en) * 2005-01-26 2010-11-23 Tokyo Electron Limited Method and apparatus for monolayer deposition (MLD)
JP5101243B2 (ja) * 2007-10-29 2012-12-19 東京エレクトロン株式会社 基板処理装置，基板処理装置の制御方法，およびプログラム
DE102009016138A1 (de) * 2009-04-03 2010-10-14 Ipsen International Gmbh Verfahren und Computer-Programm zur Steuerung der Wärmebehandlung von metallischen Werkstücken
CN102337518B (zh) * 2010-07-21 2013-07-17 北京北方微电子基地设备工艺研究中心有限责任公司 一种载板回收控制方法、系统及一种薄膜沉积设备、方法
CN102560681B (zh) * 2010-12-16 2016-05-25 中芯国际集成电路制造(北京)有限公司 测温装置及扩散炉
US9594367B2 (en) * 2011-10-31 2017-03-14 Rockwell Automation Technologies, Inc. Systems and methods for process control including process-initiated workflow
JP5766647B2 (ja) * 2012-03-28 2015-08-19 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
CN103903998B (zh) * 2012-12-24 2016-08-31 中芯国际集成电路制造(上海)有限公司 一种半导体工艺的检测方法和检测系统
JP6566897B2 (ja) * 2016-03-17 2019-08-28 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム
JP7336207B2 (ja) * 2018-05-29 2023-08-31 キヤノン株式会社 基板処理システム、基板処理システムの制御方法、プログラム、および物品製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129529A (ja) * 1995-11-02 1997-05-16 Tokyo Electron Ltd 半導体製造装置のレシピ運用システム
JP2001189249A (ja) * 1999-09-10 2001-07-10 Applied Materials Inc マルチコンピュータチャンバ制御システム、方法及び媒体

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5408405A (en) * 1993-09-20 1995-04-18 Texas Instruments Incorporated Multi-variable statistical process controller for discrete manufacturing
US5646870A (en) * 1995-02-13 1997-07-08 Advanced Micro Devices, Inc. Method for setting and adjusting process parameters to maintain acceptable critical dimensions across each die of mass-produced semiconductor wafers
JP3892493B2 (ja) 1995-11-29 2007-03-14 大日本スクリーン製造株式会社 基板処理システム
US6110214A (en) * 1996-05-03 2000-08-29 Aspen Technology, Inc. Analyzer for modeling and optimizing maintenance operations
US5867398A (en) * 1996-06-28 1999-02-02 Lsi Logic Corporation Advanced modular cell placement system with density driven capacity penalty system
US5943230A (en) * 1996-12-19 1999-08-24 Applied Materials, Inc. Computer-implemented inter-chamber synchronization in a multiple chamber substrate processing system
JP3274095B2 (ja) * 1997-07-18 2002-04-15 富士通株式会社 加熱炉内の被加熱物の熱解析装置及びそれを用いたリフロー炉の制御装置並びにそのプログラムを記録したコンピュータ読み取り可能な記録媒体
US6161054A (en) * 1997-09-22 2000-12-12 On-Line Technologies, Inc. Cell control method and apparatus
JP3077656B2 (ja) * 1997-12-22 2000-08-14 日本電気株式会社 半導体製造装置のレシピ修正方法
DE19838469B4 (de) * 1998-08-25 2007-10-18 Abb Research Ltd. Prozeßsteuer- und Regelsystem mit verteilter Verarbeitung
US6484064B1 (en) * 1999-10-05 2002-11-19 Advanced Micro Devices, Inc. Method and apparatus for running metrology standard wafer routes for cross-fab metrology calibration
US6584369B2 (en) * 2000-02-02 2003-06-24 Texas Instruments Incorporated Method and system for dispatching semiconductor lots to manufacturing equipment for fabrication
JP4357715B2 (ja) * 2000-07-24 2009-11-04 東京エレクトロン株式会社 熱処理装置の温度校正方法
US6842659B2 (en) * 2001-08-24 2005-01-11 Applied Materials Inc. Method and apparatus for providing intra-tool monitoring and control
US6708075B2 (en) * 2001-11-16 2004-03-16 Advanced Micro Devices Method and apparatus for utilizing integrated metrology data as feed-forward data
US6721616B1 (en) * 2002-02-27 2004-04-13 Advanced Micro Devices, Inc. Method and apparatus for determining control actions based on tool health and metrology data
US6732007B1 (en) * 2002-06-05 2004-05-04 Advanced Micro Devices, Inc. Method and apparatus for implementing dynamic qualification recipes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129529A (ja) * 1995-11-02 1997-05-16 Tokyo Electron Ltd 半導体製造装置のレシピ運用システム
JP2001189249A (ja) * 1999-09-10 2001-07-10 Applied Materials Inc マルチコンピュータチャンバ制御システム、方法及び媒体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150079635A (ko) * 2012-10-31 2015-07-08 도쿄엘렉트론가부시키가이샤 기판 처리 장치 및 기판 처리 장치의 제어 장치
KR101928615B1 (ko) * 2012-10-31 2018-12-12 도쿄엘렉트론가부시키가이샤 기판 처리 장치 및 기판 처리 장치의 제어 장치

Also Published As

Publication number Publication date
EP1422743B1 (en) 2008-07-30
US20040215365A1 (en) 2004-10-28
US7139627B2 (en) 2006-11-21
DE60227963D1 (de) 2008-09-11
KR20040029016A (ko) 2004-04-03
EP1422743A1 (en) 2004-05-26
CN1579006A (zh) 2005-02-09
JP4751538B2 (ja) 2011-08-17
TW591687B (en) 2004-06-11
JP2003067005A (ja) 2003-03-07
WO2003021646A1 (fr) 2003-03-13
CN1331192C (zh) 2007-08-08
EP1422743A4 (en) 2006-04-05

Similar Documents

Publication Publication Date Title
KR100857302B1 (ko) 처리 장치
US8082054B2 (en) Method of optimizing process recipe of substrate processing system
CN108286044A (zh) 用于减少膜沉积过程期间的残余物堆积的反应器系统和方法
JP2002091574A (ja) バッチ式熱処理装置及びその制御方法
KR101103096B1 (ko) 열처리 시스템, 열처리 방법 및 컴퓨터 판독가능한 기억 매체
JP5049303B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
US9453683B2 (en) Heat treatment system, heat treatment method, and program
US20070195853A1 (en) Heat treatment apparatus and method of calibrating the apparatus
JP2003512519A (ja) 空間的に分解されたセンサを用いてウェハの均一性を制御するための方法および装置
JP2017174983A (ja) 制御装置、基板処理システム、基板処理方法及びプログラム
US10395934B2 (en) Control device, substrate processing system, substrate processing method, and program
KR100882633B1 (ko) 열처리 장치, 열처리 방법, 제어 장치 및 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체
KR20130111388A (ko) 열처리 시스템, 열처리 방법 및 기록 매체
JP5049302B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
US20040144488A1 (en) Semiconductor wafer processing apparatus
WO2002095087A1 (fr) Procede et dispositif de traitement sous vide
JP7230877B2 (ja) エピタキシャルウェーハの製造システム及びエピタキシャルウェーハの製造方法
JP2004072030A (ja) 半導体製造装置
CN115491761A (zh) 单片式外延生长装置的控制装置和控制方法以及外延晶片的制造系统
JP2003318172A (ja) 成膜方法、成膜処理時間補正式の導出方法、成膜装置、およびプログラム
JP2008218928A (ja) ウエハ加熱成膜装置、及びウエハ温度制御方法
JP4802019B2 (ja) 基板処理装置の温度制御方法、基板処理装置および基板処理システム
JP2003166066A (ja) 成膜制御装置、成膜装置、成膜方法、膜厚流量係数算出方法、およびプログラム
JP2002130961A (ja) 熱処理装置の校正方法及び熱処理装置の数学モデル生成・校正方法
KR20000074726A (ko) 매엽식 반도체 제조장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 10