TWI818304B - 基板處理裝置、半導體裝置之製造方法及程式 - Google Patents

基板處理裝置、半導體裝置之製造方法及程式 Download PDF

Info

Publication number
TWI818304B
TWI818304B TW110131967A TW110131967A TWI818304B TW I818304 B TWI818304 B TW I818304B TW 110131967 A TW110131967 A TW 110131967A TW 110131967 A TW110131967 A TW 110131967A TW I818304 B TWI818304 B TW I818304B
Authority
TW
Taiwan
Prior art keywords
data
mentioned
substrate
processing
substrate processing
Prior art date
Application number
TW110131967A
Other languages
English (en)
Other versions
TW202305530A (zh
Inventor
山本一良
林原秀元
屋敷佳代子
浅井一秀
Original Assignee
日商國際電氣股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商國際電氣股份有限公司 filed Critical 日商國際電氣股份有限公司
Publication of TW202305530A publication Critical patent/TW202305530A/zh
Application granted granted Critical
Publication of TWI818304B publication Critical patent/TWI818304B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
    • G05B23/0224—Process history based detection method, e.g. whereby history implies the availability of large amounts of data
    • G05B23/0227—Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions
    • G05B23/0237—Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions based on parallel systems, e.g. comparing signals produced at the same time by same type systems and detect faulty ones by noticing differences among their responses
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41875—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
    • G05B23/0224—Process history based detection method, e.g. whereby history implies the availability of large amounts of data
    • G05B23/024—Quantitative history assessment, e.g. mathematical relationships between available data; Functions therefor; Principal component analysis [PCA]; Partial least square [PLS]; Statistical classifiers, e.g. Bayesian networks, linear regression or correlation analysis; Neural networks
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0259—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the response to fault detection
    • G05B23/0267—Fault communication, e.g. human machine interface [HMI]
    • G05B23/0272—Presentation of monitored results, e.g. selection of status reports to be displayed; Filtering information to the user
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/26—Pc applications
    • G05B2219/2602—Wafer processing
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Physics (AREA)
  • General Factory Administration (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Weting (AREA)

Abstract

本發明之課題在於提供一種可檢測基板是否被正常處理之基板處理裝置、半導體裝置之製造方法及程式。 本發明之基板處理裝置1，其包含：處理室136〜139，其進行基板200之處理；記憶部322，其記憶配方資訊、製程資料、偏差品質資料、及比較資料；監視部330，其監視製程資料；解析部329，其比較偏差品質資料與比較資料，求出顯示相對於比較資料之再現性的再現指數，於再現指數小於預先被設定之值時，算出於配方資訊中所包含的設定資訊之修正值；及控制部320，其可利用修正值對配方資訊中所包含的設定資訊進行修正。

Description

基板處理裝置、半導體裝置之製造方法及程式
本發明係有關一種基板處理裝置、半導體裝置之製造方法及程式。
於製造LSI(Large Scale Integrated circuit)或DRAM(Dynamic Random Access Memory)等之半導體裝置(半導體元件)時所使用之基板處理裝置中，已知有一種當在矽(Si)晶圓等半導體基板(以下，簡稱為「基板」)上進行各種處理時，為了檢測裝置之故障或製程異常等之各種異常，而進行裝置之動作狀態等之監視的構成。此外，於下述專利文獻1中記載有一種構成，於利用網路連接複數個基板處理裝置之環境中，為了在各基板處理裝置執行相同之處理，而使各基板處理裝置共享一個處理基板裝置之各種資訊，並在其他之基板處理裝置中再現藉由一個基板處理裝置所進行之處理。 [先前技術文獻] [專利文獻]
專利文獻1：日本專利特開2017-194951號公報
(發明所欲解決之問題)
如上述專利文獻1之記載，有關一個基板處理裝置之處理資訊在其他基板處理裝置共享，而在其他之基板處理裝置中再現一個基板處理裝置之處理時，於其他之基板處理裝置中，雖然可高品質地維持藉由一個基板處理裝置所進行之處理的再現性，但希望較佳能整合各基板處理裝置之生產品質。其中，作為評價基板處理裝置之生產品質的方法，可列舉出，例如在各基板處理裝置中對已被成膜之基板進行成膜測定，藉此評價其生產品質。然而，此種之成膜測定通常需要使用專用之測定裝置來進行。由此觀點考量，若可在各基板處理裝置側評價生產品質，則可容易地進行各基板處理裝置之生產品質的整合。
本發明之目的，在於提供一種可評價其生產品質之基板處理裝置、半導體裝置之製造方法及程式。 (解決問題之技術手段)
根據本發明之一個態樣，提供一種構成，其包含： 處理室，其進行基板之處理；記憶部，其記憶配方資訊、製程資料、偏差品質資料、及比較資料；該配方資訊係記載有執行基板之處理的程序；該製程資料係於處理複數片基板之期間被蓄積；該偏差品質資料係自上述製程資料中被算出；該比較資料係用來與上述偏差品質資料比較；監視部，其監視上述製程資料；解析部，其比較上述偏差品質資料與上述比較資料，求出顯示相對於上述比較資料之再現性的再現指數，於上述再現指數小於預先被設定之值時，算出於上述配方資訊中所包含的設定資訊之修正值；及控制部，其可利用上述修正值對上述配方資訊中所包含的設定資訊進行修正。 (對照先前技術之功效)
根據本發明，可在基板處理裝置側進行藉由基板處理裝置所進行之處理的生產品質之評價。
以下，參照圖式對用來實施本發明之一至複數個實施形態進行說明。再者，於以下之說明中，示意顯示為了達成本發明目的之說明所需要之範圍，且主要對本發明之該對應部分之說明所需要之範圍進行說明，而說明省略之部分則係藉由公知技術所構成者。
＜基板處理裝置之概略構成＞ 圖1為顯示本發明一實施形態的基板處理裝置之一例的示意構成圖，詳細而言為自上方觀察該基板處理裝置的示意剖視圖。本實施形態之基板處理裝置1，可為實施半導體裝置的製造方法之至少一部分者。如圖1所示，基板處理裝置1，可為所謂叢集(cluster)型之基板處理裝置1，且被區分為真空側區域(圖1之上側部分)及大氣側區域(圖1之下側部分)，該真空側區域係於真空狀態等低於大氣壓之負壓狀態下動作之區域，該大氣側區域係於大氣壓下動作之區域。再者，作為本實施形態之基板處理裝置1，例示有一種半導體裝置之製造方法中用以對基板200進行成膜處理的裝置。
於大氣側區域，可設置大氣搬送室121、2個載置室(裝載鎖定室)122、123、大氣搬送機器人124、裝載埠(IO工件台)105、及凹口對準裝置106。其中，大氣搬送室121係可於大氣壓下搬送基板200之空間。於該大氣搬送室121內，可配設大氣搬送機器人124。2個載置室122、123係被配設在大氣側區域與真空側區域之邊界部分，且為於2個區域之間進行基板200搬入搬出時基板200所通過的空間。於該2個載置室122、123內，其壓力可隨大氣搬送室121之壓力及後述之真空搬送室103之壓力而變動，因此其具有可承受負壓環境的構造。2個載置室122、123與大氣搬送室121係經由閘閥128、129被連接。大氣搬送機器人124可為用以於大氣壓下移載成膜前後之基板200的機器人。
裝載埠105係以鄰接於大氣搬送室121之方式所配設的工件台，於該裝載埠105之工件台上搭載有複數個被稱為FOUP(Front Opening Unified Pod；前開式晶圓傳送盒)的容納容器(以下，簡稱為晶圓盒)100。該晶圓盒100可於內部容納複數片基板200，作為基板200之搬送載具而發揮功能。複數個晶圓盒100係以其開口部配合被設於大氣搬送室121的基板搬入搬出口134之方式被搭載於裝載埠105上。並且，藉由可開啟關閉基板搬入搬出口134的晶圓盒開啟器108，開啟關閉被設於晶圓盒100之開口的蓋，而使基板200之取出放入成為可能。再者，晶圓盒100藉由未圖示之搬送裝置(例如，OHS(Over Head Shuttle)或OHT(Overhead Hoist Transport) )，被供給至裝載埠105或自裝載埠105被移出。此外，藉由該搬送裝置所進行之晶圓盒之搬送，可藉由例如作為後述之外部電腦之主電腦進行管理。凹口對準裝置106係使用被設於基板200的凹口而使基板200之位置對準的裝置。再者，亦可採用定向平面對準裝置以取代凹口對準裝置106。
於真空側區域內，主要可設置真空搬送室(傳送模組)103、真空搬送機器人112、及複數個處理室136〜139。其中，真空搬送室103係可於負壓下搬送基板200的空間。該真空搬送室103，在俯視時利用多角形狀(在圖1中為六角形)之筐體所構成，且於其中2個側面經由閘閥126、127連接2個載置室122、123，並在其他4個側面連接複數個處理室136〜139。於真空搬送室103與各處理室136〜139之間，可配設封閉時氣密性地將空間彼此遮斷的閘閥。有關真空搬送室103之形狀，可根據基板處理裝置1所具有之載置室或處理室之數量、所操作之基板200的大小等而適當地調整。
真空搬送機器人112被配設於真空搬送室103之大致中央位置，且只要為可於載置室122、123與處理室136〜139之間、或處理室136〜139之間進行基板200之搬送之構成者即可。
複數個(在圖1中為4個)處理室136〜139，可作為執行在半導體裝置之製造方法中之一個步驟、例如成膜步驟的空間。雖然各處理室136〜139之具體構造等並未特別地被限制，但是作為在各處理室136〜139中之處理內容，可採用例如基板改質處理或成膜處理，而作為在各處理室136〜139中之處理方式，則可採用分批式或單片式之處理方式。此外，在各處理室136〜139中之處理內容，既可進行相同之處理，亦可進行不同之處理。
＜控制系統之概略構成＞ 圖2為顯示控制本發明一實施形態之基板處理裝置的控制系統之一例的功能方塊圖。上述基板處理裝置1可藉由控制系統300控制其一系列之動作，該控制系統300係作為主控制器而發揮功能。該控制系統300可藉由例如周知之電腦所構成。所謂該周知之電腦係指可至少包含揮發性或非揮發性之記憶體(例如，RAM(Random Access Memory)或HDD(Hard Disc Drive))、及以CPU(Central Processing Unit)作為代表的處理器。再者，於本實施形態中，雖然例示了由控制系統300構成基板處理裝置1之主控制器的構成，但是該控制系統300亦可為與主控制器不同之其他構成要素而與主控制器併存。
如圖2所示，控制系統300可包含：控制部320，其控制基板處理裝置1整體，並且可修正後述之配方資訊；記憶部322，其可蓄積保存在控制系統300內所被使用的各種資訊；外部記憶部323，其藉由連接半導體記憶體等之外部記憶媒體而可進行資料之傳送/接收；顯示部327a，其顯示基板處理之狀況等之各種資訊；操作部327b，其受理來自操作者(具體而言為裝置操作者、裝置管理者、裝置工程師、保養技師或作業員等)之各種指示；通信部328，其與外部電腦(例如，作為上位電腦之主電腦或資料庫，該等為了運行及監視被設置於工廠內的複數個基板處理裝置)及其他裝置進行通信；解析部329，其進行後述之偏差品質資料、再現指數之算出、及有效性判定；及監視部330，其監視來自搬送系統控制器、製程系統控制器的製程資料。其中，監視部330亦可要求將監視結果蓄積於記憶部322，即使未有藉由監視部330所產生之要求，但是記憶部322亦記憶監視結果。
顯示部327a及操作部327b可利用各種使用者介面來構成，特別是可利用圖形化使用者介面(Graphical User Interface)來構成。此外，顯示部327a可顯示裝置資料或配方資訊之編輯狀況、基板處理中之製程資料或搬送系統之狀態、或需要之訊息。此外，解析部329，可為構成用來進行偏差品質資料之生成或再現指數之算出的運算手段者。有關偏差品質資料之生成及再現指數之算出方法，容待後述。
連接監視部330的搬送系統控制器，可作為用來控制真空搬送機器人112或大氣搬送機器人124等之搬送基板200之構件的控制器。此外，製程系統控制器，可作為主要用來控制處理室136〜139內之構成、例如用來對室內進行真空排氣之泵及閥、為了朝室內供給既定之氣體(例如，處理氣體、作為淨化氣體之惰性氣體)之閥、或加熱基板200之加熱器等之處理基板200時所使用之構件的控制器。當然，該等控制器亦可包含各種感測器(例如，溫度感測器、壓力感測器、氣體流量感測器)。
被容納在記憶部322的資訊，主要可包含記載執行基板200之處理程序的配方資訊、裝置參數、及於處理一個至複數個基板200之期間藉由監視部330被監視而蓄積的製程資料、自該製程資料所算出的偏差品質資料、及用來與偏差品質資料比較的比較資料。
製程資料係於配方執行中被收集的裝置監視資料，例如，可包含自根據配方的處理開始至結束為止藉由各種感測器所檢測的原始波形資料、配方內之各步驟的統計量(最大值、最小值、平均值等)資料。該製程資料可包含自搬送系統控制器所取得的搬送系統之製程資料、及自製程系統控制器所取得的製程系統之製程資料。本實施形態之製程資料，具體而言至少包含在處理室136〜139中之處理執行時的溫度、氣體流量及壓力之波形資料，且該等資料被使用在後述之再現指數的算出。
裝置參數可包含基板處理裝置1處理基板200時之處理溫度、處理壓力、處理氣體之流量等有關基板處理的資料、有關製造完成之產品基板的品質(例如，成膜後之膜厚及該膜厚之累積值)的資料、或有關基板處理裝置1之構成要素(石英反應管、加熱器、閥、質量流量控制器等)的資料(例如，其設定值、實測值)。
偏差品質資料係顯示基板處理裝置1之品質相對於作為基準之品質之偏差程度的資料，其可採用藉由計算而獲取者。當計算該偏差品質資料時，使用藉由監視部330監視且被記憶於記憶部322的製程資料、及作為比較來源的基準製程資料。其中，所謂基準製程資料係指可在既定位準以上之品質進行基板處理時所獲得的製程資料。此外，該基準製程資料可為自進行比較之裝置(例如，品質最優異之裝置)、或自預先進行之實驗等中所抽出的製程資料，且利用在處理一片基板200之期間被蓄積的製程資料所構成。作為上述進行比較之裝置，可採用例如最初具有品質優異資料的裝置、或最初被導入至工廠內等作為基準的裝置(主裝置)。此外，所謂自實驗等中被抽出的資料係指可為例如經由各種實驗被抽出之最優異的資料。再者，有關該偏差品質資料之具體計算方法，容待後述。
比較資料係與上述偏差品質資料進行比較的資料，其可利用使用自比較之裝置(例如，品質最優異之裝置)、或自預先進行之實驗等中被抽出的資料所算出之偏差品質資料來構成。再者，該比較資料及上述之基準製程資料雖然於進行再現指數之有效性判斷等之前被預先記憶於記憶部322內，但是在具有該資料的裝置被連接至網路時，則可經由網路來取得，此外，亦可使用外部記憶媒體且經由外部記憶部323複製於記憶部322。於以下所示之本實施形態中例示者為，比較資料係自進行比較之裝置中經由網路來取得，上述之基準製程資料係經由外部記憶部323、或來自經由網路被連接之外部電腦等且經由通信部326取得來自預先進行之實驗等中所取得的資料且記憶於記憶部322內者。
圖3為顯示包含本發明一實施形態之基板處理裝置的基板處理系統之一態樣的示意圖。本實施形態之基板處理裝置1，例如圖3所示，可於經由網路相互地連接複數個(在圖3中為7個)基板處理裝置1(0)〜1(6)而可傳送及/或接收資料之狀態下，構成設置於工廠等的基板處理系統S。並且，於該等複數個基板處理裝置1(0)〜1(6)中，可具備有共同之硬體構成且可實施共同之處理步驟。圖3所示之基板處理系統S中基板處理裝置的一個基板處理裝置、例如基板處理裝置1(0)，係最初被導入至工廠等的主裝置，該主裝置具有作為標準的裝置資料。並且，其他之基板處理裝置、即其他6個基板處理裝置1(1)〜1(6)，係例如在主裝置之後被導入至工廠等的裝置，屬於重複裝置，其藉由自主裝置直接或自被連接至網路之未圖示的外部電腦等經由網路接收主裝置所具有的各種資訊，來實現與主裝置相同之處理。於以下之說明中，將本實施形態之基板處理裝置1作為與上述複數個基板處理裝置中之一個重複裝置(例如，基板處理裝置1(1))相對應者進行說明。再者，亦可將本實施形態之基板處理裝置1作為與主裝置相對應者。在此情形下之比較資料，只要採用自實驗等中被抽出之資料等即可。
於構成上述重複裝置的基板處理裝置1中，作為上述比較資料，可採用在主裝置之處理室被算出的偏差品質資料，該主裝置係執行與在該基板處理裝置1之處理室所執行之處理共同之處理。如此，藉由採用主裝置之處理室之偏差品質資料作為比較資料，則可評價在重複裝置之處理室中相對於主裝置之處理的再現性。除此之外，藉由比較在重複裝置被算出的偏差品質資料與在主裝置被算出的偏差品質資料，則可對兩裝置之生產品質進行匹配。藉此，可整合在工廠內被製造的產品基板之品質，而可提高該製造良率。
＜半導體裝置之製造方法＞ 在對偏差品質資料之生成方法進行說明之前，對本實施形態之基板處理裝置1中被實施之半導體裝置之製造方法之一例進行說明。再者，在此所謂之半導體裝置之製造方法(基板處理方法)係指構成其一部分之基板成膜步驟，以下，對此基板成膜步驟進行說明。使用本實施形態之基板處理裝置1之半導體裝置的製造方法，並不被限定於基板成膜步驟，亦可為其他之步驟。
首先，為了實施上述之半導體裝置之製造方法，將包含所期望之基板處理內容的配方資訊(製程配方)展開至製程系統控制器內之未圖示的RAM等之記憶體。然後，根據需要，自控制系統300對製程系統控制器、搬送系統控制器提供動作指示。以如此方式所實施之半導體裝置之製造方法，可至少具有搬入步驟、成膜步驟、及搬出步驟。
首先，自控制系統300朝搬送系統控制器發出大氣搬送機器人124等之驅動指示，開始搬入步驟。藉此，大氣搬送機器人124開始將晶圓盒100內之基板200移載至載置室122、123內之處理。若將基板200載置於載置室122、123內，則將載置室122、123內調整為與真空搬送室103相同之負壓，然後，藉由真空搬送機器人112將基板200搬入(裝載)至所期望之處理室(例如處理室136)。
將基板200搬入處理室136內之後，則自控制系統300對製程系統控制器發出根據配方資訊的驅動指示，將基板200之搬入路徑封閉而使處理室136設為氣密狀態，開始進行依照上述配方資訊的成膜步驟。作為成膜步驟，例如首先以成為既定之成膜壓力(真空度)之方式對處理室136內進行真空排氣。然後，藉由加熱器進行加熱而使處理室136內成為既定溫度。接著，於將處理室136內維持在既定壓力及既定溫度之狀態下，一面使基板200旋轉一面對基板200之表面供給既定之氣體(處理氣體)，對基板200進行成膜。再者，於後續之搬出步驟前，可進行使處理室136內之溫度自處理溫度下降或停止基板200之旋轉等必要的調整。
若完成成膜步驟，則自控制系統300朝搬送系統控制器發出真空搬送機器人112等之驅動指示，開始搬出步驟。於搬出步驟中，將處理室136內之處理完成的基板200朝真空搬送室103搬出(卸載)。被搬出之處理完成的基板200，於進行冷卻等之後，經由載置室122、123及大氣搬送機器人124返回並移載至晶圓盒100。
在此，於上述成膜步驟中，與成膜處理同步，藉由監視部330監視製程資料，且將獲得之資料依序地記憶於記憶部322。然後，使用該製程資料生成(算出)偏差品質資料。此外，藉由將該偏差品質資料與被記憶於記憶部322的比較資料比較，求出再現指數，算出於該再現指數不滿足期望值之情形下在所執行之配方資訊所包含的設定資訊之修正值，並進行修正。因此，以下，對上述偏差品質資料之生成、再現指數之算出、再現指數之有效性判定及配方資訊內之設定資訊之修正的各步驟詳細地進行說明。
＜偏差品質資料之生成方法＞ 圖4為顯示在本發明一實施形態之基板處理裝置中偏差品質資料生成方法之一例的流程圖。偏差品質資料係於一個重複裝置之基板處理裝置1中，可於下述時機開始生成，該時機包含：例如電源被設為導通狀態時；或將基板200搬入(裝載)至任意之處理室內，且被載置於處理室內之承載器或晶舟上，而可開始處理動作例如成膜步驟時。再者，於以下之說明中，例示使用單片式之處理室作為處理基板之處理室的構成，該單片式處理室可對基板200進行既定之成膜處理。此外，由於該處理室內之具體構成要素可為周知之構成，因此省略其詳細之說明。並且，於以下之說明中，雖然例示根據來自製程系統控制器之資料來生成偏差品質資料之構成，該來自製程系統控制器之資料係在處理室內執行基板處理時所取得，但是本發明並不受限於此。具體而言，其亦可為根據來自搬送系統控制器之資料來生成偏差品質資料之構成，且亦可配合資料之生成對象適當地調整。
當開始偏差品質資料之生成時，則控制系統300，首先經由通信部328取得基準製程資料y1(S1)。該基準製程資料y1，可利用例如執行外部電腦所保有之理想的處理製程之波形資料來構成。波形資料，具體而言可利用執行處理製程時與溫度變化相關之波形資料、與壓力變化相關之波形資料、或與氣體流量(包含流入量及流出量)相關之波形資料中至少一種來構成。於以下之說明中，例示了利用基板(或處理室內)之溫度變化的波形資料來構成基準製程資料y1的情形。
取得基準製程資料y1之後，於基板處理裝置1中，對為了可生成偏差品質資料而被搬入至處理室內的一片處理基板200，依照配方資訊開始進行成膜處理。且與此相配合，監視部330動作而開始在該處理中作製程資料之監視。然後，當於基板處理裝置1中完成對一片基板200的成膜處理時，則取得與一片基板200處理相關之製程資料的波形資料(以下，亦稱為「製程波形資料」)y2(S2)。在此，所取得之製程資料y2亦可利用與預先所取得之基準製程資料y1作為共同的波形資料、例如基板之溫度變化之波形資料來構成。然後，藉由比較該取得之製程資料y2與預先取得之基準製程資料y1，以取得兩者之差分(S3)。
圖5為顯示執行一系列基板處理時之基準製程資料y1及與該基準製程資料比較之比較對象之製程資料y2之溫度變化的一例之圖。如圖5所示，於基準製程資料y1與藉由監視部330實測之製程資料y2之間，於其溫度變化有所差異。該溫度變化之差異係因基板處理裝置1之機械性異常的產生、或年久劣化等而為顯著的傾向。因此，以既定時間間隔t(例如，一秒間隔)取得該溫度變化之差異作為資料之差分。在此所取得之差分之值，係藉由以下之加總來算出差分的和(S4)。該差分的和x1之算出，可使用下式來實現。 [數式1] 其中，該差分的和之算出以基板處理裝置1之步驟(step)單位實施較佳。在此所謂之步驟係指可於配方資訊中設定不同設定值之製程的部分。具體而言，其可列舉加溫處理室內的加溫步驟、對基板進行成膜的成膜步驟、利用作為惰性氣體之N 2(氮)氣體對處理室內進行淨化(purge)的N 2淨化步驟、將處理完成之基板冷卻的冷卻步驟、對處理室內進行基板之搬入/搬出的裝載/卸載步驟、對為了調整處理室內之壓力的APC(Auto Pressure Controller)閥進行ON/OFF的APC閥ON/OFF步驟、或將處理室內抽成真空的真空抽吸步驟等之步驟。該差分的和之算出係對在配方資訊中所包含之所有步驟重複地執行。如此，藉由利用步驟單位來抽出差分的和，則可利用步驟單位進行後述之修正值來反映。藉此，由於可實現設定資訊之微細調整，因此可容易提高再現性。
在此，所算出之差分的和暫時地被記憶於記憶部322。然後，對為了算出偏差品質資料所需之基板處理片數是否已達到預先所被設定之基板處理片數(亦稱為「Run數」)n作判斷(S5)，於未達到時(S5中為No)，在變更處理對象物的基板之後，繼續進行基板處理(S6)。於繼續進行基板處理之期間，繼續執行藉由監視部330進行製程資料y2之取得(S2)、差分及差分的和之算出(S3及S4)。再者，基板處理片數n之值雖然未特別被限定，但是設定為複數片較佳。藉由將基板處理片數n設定為複數片，由於可使用複數個製程資料算出偏差品質資料，因此可更正確地把握基板處理裝置1之基板處理能力。
繼續基板處理一直達到至既定之片數n為止(S5中為Yes)，則相當於基板片數n的數量其製程資料及與其相關之差分的和之值亦被蓄積於記憶部322內。然後，算出該被蓄積之n片數量基板之差分的和x1、x2、x3、…、xn值之平均值 (x的平均值)(S7)。平均值之算出可使用下式來實現。 [數式2]
算出平均值之後，接著計算無偏方差(unbiased variance，無偏(平)方(偏)差)s 2(S8)。無偏方差之算出可使用下式來實現。 [數式3] 再者，在此被算出之平均值及無偏方差之值皆可與差分的和之算出相同，利用步驟單位算出即可。
然後，將藉由上述步驟所算出之平均值 及無偏方差s 2，作為該基板處理裝置1之一個處理室之Run數n(每一步驟)之偏差品質資料而記憶於記憶部322中。藉此，則完成基板處理裝置1之一個處理室之偏差品質資料的生成。再者，於上述之偏差品質資料之算出方法中，雖然僅對製程資料利用溫度變化之波形資料來構成之情形作說明，但是其可用與其不同或同步地使用其他之製程資料、例如氣體流量之波形資料或壓力變化之波形資料來算出偏差品質資料。並且，先算出複數個基板處理裝置1在一個處理室中之偏差品質資料，則可根據不同之資料算出複數個後述之再現指數，因此較佳。再者，由於使用該其他之製程資料的偏差品質資料之算出方法係與上述方法大致相同，因此為了避免重複，在此省略其說明。
圖6為示意顯示圖4所示之偏差品質資料之生成方法的圖。上述一系列之偏差品質資料之生成方法，如圖6所示，並非只可在本實施形態之基板處理裝置1(例如，基板處理裝置1(1))之一個處理室(例如處理室136)生成，其亦同樣可在其他之處理室中生成。所謂其他之處理室係指包含進行基板處理裝置1內之共同處理的其他處理室、構成主裝置或其他之遠端控制裝置的其他基板處理裝置1(0)、1(2)〜1(6)內之處理室中進行與上述一個處理室共同處理的處理室。在此，如上述，於本實施形態中，由於採用構成主裝置之基板處理裝置1(0)的處理室中之偏差品質資料作為比較資料，因此可於基板處理裝置1(0)之一個處理室中，預先實施偏差品質資料之算出。
＜再現指數之算出方法＞ 以下，接續上述說明，對於本實施形態之基板處理裝置1中算出再現指數之方法、及在使用所算出之再現指數的基板處理裝置1中之處理之有效性判定方法進行說明。所謂再現指數係指藉由基板處理裝置1所被執行的基板處理和比較對象所期望之基板處理可何種程度正確地再現的指數。藉由使用該再現指數，可定量地顯示裝置間或處理室間之製程差，從而可容易辨識再現性。於本實施形態中，以主裝置所進行之基板處理時在利用基板處理裝置1所再現之再現程度的值，即與該再現指數相對應。再者，以下所示之步驟，可主要藉由基板處理裝置1之解析部329來實現。
圖7為顯示在本發明一實施形態之基板處理裝置中再現指數算出方法之一例的流程圖。於本實施形態之基板處理裝置中，於算出再現指數時，首先取得作為主裝置之基板處理裝置1(0)之偏差品質資料作為比較資料(S11)。該主裝置之基板處理裝置1(0)之偏差品質資料之取得，例如可使用通信部326且經由網路來進行，且將在此所取得之資料記憶於記憶部322內。再者，在此所取得之比較資料及利用基板處理裝置1所生成之偏差品質資料，皆利用步驟單位來生成。因此，根據該等資料被算出之再現指數，亦為利用步驟單位所特定者。
執行比較資料之記憶之後，接著，為了自該比較資料、及預先算出之基板處理裝置1之偏差品質資料來確定再現指數，執行t檢定(S12)。該t檢定可使用下式來實現。 [數式4] 其中， [數式5] 其中，t係t檢定值， 係作為比較資料之差分的和之平均值，n 1係作為比較資料之Run數， 係作為比較資料之無偏方差， 係作為(該基板處理裝置1之)偏差品質資料之差分的和之平均值，n 2係作為偏差品質資料之Run數， 係作為偏差品質資料之無偏方差， 係合併之方差(將2個標本之無偏方差合而為一者)。
藉由上式確定t檢定值後，接著，根據該t檢定值算出機率值(p-Value)p(S13)。機率值p之算出，例如可利用t檢定值所顯示的t分布表來求出。
算出機率值p之後，接著，使用該機率值p算出再現指數(S14)。該再現指數可利用再現指數=(1-p)×100來表示。再者，於上述之t檢定中，當s為0時，則無法算出t。因此，在此情形下，可設p=0，且將再現指數設為100。
圖8為顯示記憶於本發明一實施形態之基板處理裝置記憶部之裝置參數表之一例的圖。若於上述步驟中算出再現指數，則解析部329取得用來判定再現指數之有效性的下限值(S15)。如圖8所示，該下限值，亦可容納在被記憶於記憶部322內之裝置參數的裝置參數表內之適當位置。此外，該下限值係藉由管理者等預先所確定之值，作為再現指數之臨限值而發揮功能。
接著，比較所取得之下限值與被算出之再現指數，進行再現指數之有效性判定(S16)。具體而言，判定再現指數之值是否大於下限值。當再現指數在下限值以上時(S16中為Yes)，則判斷為藉由基板處理裝置1所進行之基板處理(相對於在主裝置的處理)之再現性高，將該處理視為正常而結束圖7所示之處理。
相反地，當再現指數低於下限值時(S16中為No)，則判斷為藉由基板處理裝置1所進行之基板處理之再現性低，而認定該處理具有異常之虞。於此情形下，解析部329算出用來修正於配方資訊中所包含的設定資訊的修正值(S17)。在該修正值算出之方法中，除了再現指數之值以外，亦可考慮對算出再現指數時所使用之製程料資料之種類及所對應之處理室內之設備，而自動地算出亦可。具體舉例如下，於根據與溫度變化相關之製程資料來算出再現指數時，當獲得該再現指數低於下限值之判斷結果時，解析部329可自動地算出加熱器用以使目標溫度在任意時刻上升或下降之修正值而預先被設定，且該加熱器係在該處理室之該步驟中進行動作者。如此，藉由自動地辨識及算出對象之製程類別、對象步驟、現在之設定值、及修正值，則可縮短裝置調整所需之時間。再者，具體修正值之決定，並不一定需要解析部329自動地實施。例如，於檢測出再現指數低於下限值之時刻，將此情形告知任意之操作者，且藉由要求經由操作部327b的修正值之輸入，來特定修正值，如此亦可。此時，亦可於顯示部327a顯示為了特定修正值的各種資訊。
圖9為顯示用來修正於配方資訊中所包含的設定資訊的條件變更指示資訊表之一例的圖。當藉由解析部329算出修正值，則控制部320利用將該修正值通知至製程系統控制器，而修正配方資訊中所包含的設定資訊(S18)。作此修正時，較佳為使用圖9所示之條件變更指示資訊表。如圖9所示，該條件變更指示資訊表至少包含有修正對象之處理室編號、配方名稱、步驟編號、變更之製程種類資訊、及具體之修正值，而可在製程系統控制器側實現適當之修正。此外，該條件變更指示資訊表可記憶於記憶部322內。
當於配方資訊中所包含的設定資訊被修正時，則基板處理裝置1告知該情形(S19)，且結束圖7所示之處理。該告知方法可採用各種方法。例如，可採用於控制系統300之顯示部327a顯示與修正內容等相關之訊息、或使用聲音或視覺效果將修正之情形或檢測出異常之情形通知操作者等者。此外，亦可採用將包含產生異常、進行修正、或配方資訊之修正結果等資訊的訊息經由通信部326傳送至外部電腦，且將該訊息顯示於外部電腦、例如主電腦上，藉此將修正之事實通知管理者等。並且，雖然於圖7中已例示修正後對操作者等進行告知之例，但是亦可於進行修正前之時機、例如在檢測被算出再現指數低於下限值之情形(S16中為No)的時機進行該告知。
上述之再現指數最好是根據不同種類(例如，溫度監視資料、氣體流量監視資料、及壓力監視資料之3種類)之製程資料所生成之偏差品質資料及比較資料而算出複數個。藉由對單一處理室所算出之複數個再現指數之各者實施有效性判定，則可多角度地評價根據基板處理裝置1所進行之基板處理之再現性。
此外，如上所述，藉由利用步驟單位算出偏差品質資料及比較資料，而再現指數亦利用步驟單位被算出，因此當檢測出再現指數低於下限值時，可將需要修正之對象限定於該所對應之一個步驟。因此，其可進行微細之調整，並且比較容易特定出修正值。
並且，上述一系列之半導體裝置之製造方法，可藉由執行容納於電腦之記憶體內的程式利用處理器來執行，該電腦例如為構成控制系統300之電腦或主電腦。此外，該程式亦可以配置於網路上之伺服器裝置、或雲端之資料處理平台所提供之應用程式之形式而被提供，亦可以被容納於非暫時性之電腦可讀取之記錄媒體的形態被提供。
如上述，根據本實施形態之基板處理裝置、半導體裝置之製造方法及程式，可不使用另外之測定裝置等來評價藉由基板處理裝置所進行處理之生產品質。藉此，可容易實現與其他基板處理裝置之間生產品質之整合。此外，藉由進行再現指數之有效性判定，可檢測處理再現性之降低，且可檢測或預見異常。並且，於檢測出再現指數低於預先被設定值之情形下，可根據一系列之判定過程，除了需要修正之製程類別、設定值外，亦可特定出最佳之修正值，因此可縮短產生異常時之調整時間。
此外，上述修正亦可對應於伴隨裝置年久劣化之維護的修正。並且，藉由使用與主裝置相同條件動作的重複裝置之調整上，其可容易進行該調整，而可貢獻於早期開始生產。
＜本發明之較佳態樣＞ 以下對本發明之較佳態樣進行附記。
(態樣一) 根據本發明之一個態樣， 提供一種基板處理裝置，其包含： 處理室，其進行基板之處理； 記憶部，其記憶配方資訊、製程資料、偏差品質資料、及比較資料，該配方資訊係記載有執行基板之處理的程序，該製程資料係於處理複數片基板之期間被蓄積，該偏差品質資料係自上述製程資料中被算出，該比較資料係用來與上述偏差品質資料比較； 監視部，其監視上述製程資料，並且向上述記憶部要求上述製程資料之記憶； 解析部，其比較上述偏差品質資料與上述比較資料，求出顯示相對於上述比較資料之再現性的再現指數，當上述再現指數小於預先被設定之值時，算出於上述配方資訊中所包含的設定資訊之修正值；及 控制部，其可利用上述修正值對上述配方資訊中所包含的設定資訊進行修正。
(態樣二) 於態樣一記載之裝置中，其中， 更進一步具備有通信部，其在與外部電腦或其他之外部裝置之間進行通信，且 上述比較資料係經由上述通信部自上述外部電腦或其他之外部裝置接收，且記憶於上述記憶部。
(態樣三) 於態樣一記載之裝置中，其中， 上述偏差品資料係自於處理一片基板之期間所蓄積之製程資料及作為基準之製程資料中，求出每單位時間之差分的和，且根據在複數片基板重複地進行處理所獲得複數片數量之上述基板的上述差分的和，求出平均值及無偏方差所得者， 作為基準之上述製程資料係根據在既定位準以上之品質進行基板處理之裝置所取得之製程資料， 上述平均值係將上述差分的和除以處理之基板之片數所得之結果， 上述無偏方差係根據處理後之基板片數之差分的和與平均值所算出之結果。
(態樣四) 於態樣一記載之裝置中，其中， 上述配方資訊具有至少一個以上之步驟， 於上述步驟中，可進行包含溫度設定值、氣體流量設定值、壓力設定值中之至少任一者的每個製程資訊的資料之設定， 上述製程資料係溫度、氣體流量、壓力控制中之至少一個以上之製程資料，且為於進行一片上述基板之上述處理的期間藉由上述監視部逐一被報告的製程監視資料， 上述偏差品質資料係利用上述步驟單位算出上述製程資料。
(態樣五) 於態樣一記載之裝置中，其中， 使用上述偏差品質資料及上述比較資料，算出t檢定及機率值(p-Value)，且 根據所算出之上述機率值，求出上述再現指數。
(態樣六) 於態樣一記載之裝置中，其中， 上述再現指數之有效性判定係藉由預先被設定之值來進行。
(態樣七) 於態樣一記載之裝置中，其中， 所謂上述預先被設定之值係指顯示在記憶於上述記憶部的裝置參數所記述的上述再現指數之臨限值。
(態樣八) 於態樣一記載之裝置中，其中， 更進一步具有可顯示上述基板之處理狀況的顯示部。
(態樣九) 於態樣八記載之裝置中，其中， 於上述再現指數低於上述預先被設定之值之情形下，上述顯示部顯示對應之訊息資料。
(態樣十) 於態樣一記載之裝置中，其中， 於上述再現指數低於預先被設定之值時，上述控制部使用上述修正值，進行記憶於記憶部的對象之配方之設定值之變更。
(態樣十一) 於態樣二記載之裝置中，其中， 於上述再現指數低於預先被設定之值時，上述通信部將對應之訊息傳送至上述外部電腦或其他之外部裝置。
(態樣十二) 於態樣一記載之裝置中，其中， 於上述再現指數與預先被設定之值相同或高於該值時，上述解析部判斷為相對於上述比較資料具有再現性。
(態樣十三) 根據本態樣之另一態樣，提供一種半導體裝置之製造方法、或基板處理方法，其具有以下之步驟： 將基板搬入至處理室的步驟； 根據記載有執行基板之處理之程序的配方資訊，在處理室處理上述基板，並且進行製程資料之監視、及將上述製程資料記憶於記憶部的步驟； 自複數個上述製程資料算出偏差品質資料的步驟； 比較上述偏差品質資料與記憶於上述記憶部的比較資料，求出顯示相對於上述比較資料之再現性的再現指數， 於上述再現指數小於預先設定之值時，算出於上述配方資訊中所包含的設定資訊之修正值的步驟；及 利用上述修正值對上述配方資訊中所包含的設定資訊進行修正的步驟。
(態樣十四) 根據本發明之另一態樣，提供一種藉由電腦使基板處理裝置執行以下程序之程式、或記錄有該程式之非暫時性電腦可讀取之記錄媒體，該程序包含： 將基板搬入至處理室的程序； 根據記載有執行上述基板之處理程序的配方資訊，在上述處理室處理上述基板，並且進行製程資料之監視、及將上述製程資料記憶於記憶部的程序； 自複數個上述製程資料算出偏差品質資料的程序； 比較上述偏差品質資料與記憶於上述記憶部的比較資料，求出顯示相對於上述比較資料之再現性的再現指數， 於上述再現指數小於預先設定之值時，算出於上述配方資訊中所包含的設定資訊之修正值的程序；及 利用上述修正值對上述配方資訊中所包含的設定資訊進行修正的程序。
上述實施形態僅為例示性而已，因此本發明不被限定於上述之實施形態，其可在不超出本發明之實質內容之範圍內實施各種變更。並且，該等變更皆被包含在本發明之技術思想內。此外，於本發明中，各構成要素只要不產生矛盾，亦可僅存在一個或存在2個以上。
1:基板處理裝置 100:晶圓盒 103:真空搬送室 105:裝載埠(IO工件台) 106:凹口對準裝置 108:晶圓盒開啟器 112:真空搬送機器人 121:大氣搬送室 122、123:載置室(裝載鎖定室) 124:大氣搬送機器人 126、127:閘閥 128、129:閘閥 134:基板搬入搬出口 136〜139:處理室 200:基板 300:控制系統 320:控制部 322:記憶部 323:外部記憶部 327a:顯示部 327b:操作部 328:通信部 329:解析部 330:監視部 S:基板處理系統
圖1係顯示本發明一實施形態之基板處理裝置之一例的示意構成圖。 圖2係顯示控制本發明一實施形態之基板處理裝置的控制系統之一例的功能方塊圖。 圖3係顯示包含本發明一實施形態之基板處理裝置的基板處理系統之一態樣的示意圖。 圖4係顯示本發明一實施形態之基板處理裝置中之偏差品質資料之生成方法之一例的流程圖。 圖5係顯示執行一系列之基板處理時之基準製程資料及與該基準製程資料作比較的比較對象之製程資料溫度變化之一例的圖。 圖6係示意地顯示圖4所示之偏差品質資料之生成方法的圖。 圖7係顯示本發明一實施形態之基板處理裝置中之再現指數的算出方法之一例的流程圖。 圖8係顯示記憶於本發明一實施形態之基板處理裝置之記憶部的裝置參數表之一例的圖。 圖9係顯示為了修正於配方資訊中所包含的設定資訊的條件變更指示資訊表之一例的圖。
300:控制系統
320:控制部
322:記憶部
323:外部記憶部
327a:顯示部
327b:操作部
328:通信部
329:解析部
330:監視部

Claims (14)

  1. 一種基板處理裝置，其具備有：處理室，其進行基板之處理；記憶部，其記憶配方資訊、製程資料、基準製程資料、偏差品質資料、及比較資料；該配方資訊係記載有執行基板之處理的程序；該製程資料係於根據上述配方資訊在上述處理室執行複數次上述基板之處理之期間被蓄積；該基準製程資料係在既定位準以上之品質進行基板處理時所取得；該偏差品質資料係以複數片基板重覆進行以下之處理所獲得，該處理係求得於處理一片基板期間所蓄積之上述製程資料與上述基準製程資料之間的每單位時間之差分的和；該比較資料係用來與上述偏差品質資料比較；監視部，其監視上述製程資料；解析部，其比較上述偏差品質資料與上述比較資料，求出顯示相對於上述比較資料之再現性的再現指數，於上述再現指數小於預先被設定之值時，算出於上述配方資訊中所包含的設定資訊之修正值；及控制部，其利用上述修正值可對上述配方資訊中所包含的設定資訊進行修正。
  2. 如請求項1之基板處理裝置，其中，更進一步，具備有通信部，其在與外部電腦或其他之外部裝置之間進行通信，且上述比較資料係經由上述通信部自上述外部電腦或其他之外部裝置接收，且記憶於上述記憶部。
  3. 如請求項1之基板處理裝置，其中，上述偏差品質資料係 自上述差分的和，求取其平均值及無偏方差所得之資料，上述平均值係將複數片之上述基板的上述差分的和除以處理基板的片數所得之值，上述無偏方差係根據處理後之基板片數之上述差分的和與上述平均值所算出之值。
  4. 如請求項1之基板處理裝置，其中，上述配方資訊具有至少一個以上之步驟，於上述步驟中，可進行包含溫度設定值、氣體流量設定值、壓力設定值中之至少任一者的每個製程資訊之資料的設定，上述製程資料係溫度、氣體流量、壓力控制中之至少一個以上之製程資料，且為於進行一片上述基板之上述處理之期間藉由上述監視部逐一被報告的製程監視資料，上述偏差品質資料係利用上述步驟單位算出上述製程資料。
  5. 如請求項1之基板處理裝置，其中，根據上述偏差品質資料與上述比較資料，使用t檢定來算出機率值(p-Value)，且根據所算出之上述機率值，求出上述再現指數。
  6. 如請求項1之基板處理裝置，其中，上述再現指數之有效性判定係藉由上述預先被設定之值來進行。
  7. 如請求項1之基板處理裝置，其中，所謂上述預先被設定之值係指顯示在記憶於上述記憶部的裝置參數所被記述的上述再現指數之臨限值。
  8. 如請求項1之基板處理裝置，其中，更進一步構成顯示部， 該顯示部係可顯示上述基板之處理狀況。
  9. 如請求項8之基板處理裝置，其中，於上述再現指數低於上述預先被設定之值時，上述顯示部進行對應之訊息資料之顯示。
  10. 如請求項1之基板處理裝置，其中，於上述再現指數低於預先被設定之值時，上述控制部使用上述修正值，進行記憶於記憶部的對象之配方之設定值之變更。
  11. 如請求項2之基板處理裝置，其中，於上述再現指數低於預先被設定之值時，上述通信部將對應之訊息傳送至上述外部電腦或上述其他之外部裝置。
  12. 如請求項1之基板處理裝置，其中，於上述再現指數與預先被設定之值相同或高於該值時，上述解析部判斷為相對於上述比較資料具有再現性。
  13. 一種半導體裝置之製造方法，其包含以下之步驟：根據記載有執行上述基板之處理之程序的配方資訊，在上述處理室執行複數次上述基板之處理，並且進行執行複數次上述基板之處理之期間的製程資料之監視、及將在既定位準以上之品質進行基板處理時所取得的基準製程資料與上述製程資料記憶於記憶部的步驟；算出及記憶偏差品質資料的步驟，該偏差品質資料係以複數片基板重覆進行以下之處理所獲得，該處理係求得於處理一片基板期間所蓄積之上述製程資料與上述基準製程資料之間的每單位時間之差分的和；比較上述偏差品質資料與記憶於上述記憶部的比較資料，求出顯示相對於上述比較資料之再現性的再現指數，於上述再現指數小於預先設定 之值時，算出於上述配方資訊中所包含的設定資訊之修正值的步驟；及利用上述修正值對上述配方資訊中所包含的設定資訊進行修正的步驟。
  14. 一種藉由電腦使基板處理裝置執行程序之程式；其中，該程序包含：根據記載有執行上述基板之處理程序的配方資訊，在上述處理室執行複數次上述基板之處理，並且進行執行複數次上述基板之處理之期間的製程資料之監視、及將在既定位準以上之品質進行基板處理時所取得的基準製程資料與上述製程資料記憶於記憶部的程序；算出及記憶偏差品質資料的程序，該偏差品質資料係以複數片基板重覆進行以下之處理所獲得，該處理係求得於處理一片基板期間所蓄積之上述製程資料與上述基準製程資料之間的每單位時間之差分的和；比較上述偏差品質資料與記憶於上述記憶部的比較資料，求出顯示相對於上述比較資料之再現性的再現指數，於上述再現指數小於預先設定之值時，算出於上述配方資訊中所包含的設定資訊之修正值的程序；及利用上述修正值對上述配方資訊中所包含的設定資訊進行修正的程序。
TW110131967A 2021-07-20 2021-08-30 基板處理裝置、半導體裝置之製造方法及程式 TWI818304B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-119835 2021-07-20
JP2021119835A JP7282837B2 (ja) 2021-07-20 2021-07-20 基板処理装置、半導体装置の製造方法及びプログラム

Publications (2)

Publication Number Publication Date
TW202305530A TW202305530A (zh) 2023-02-01
TWI818304B true TWI818304B (zh) 2023-10-11

Family

ID=82323883

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110131967A TWI818304B (zh) 2021-07-20 2021-08-30 基板處理裝置、半導體裝置之製造方法及程式

Country Status (5)

Country Link
US (1) US11387152B1 (zh)
JP (1) JP7282837B2 (zh)
KR (1) KR102629399B1 (zh)
CN (1) CN115642104A (zh)
TW (1) TWI818304B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7304692B2 (ja) * 2018-12-13 2023-07-07 東京エレクトロン株式会社 基板処理方法および基板処理装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201546895A (zh) * 2014-02-17 2015-12-16 Hitachi Int Electric Inc 清洗方法，半導體裝置之製造方法，基板處理裝置及記錄媒體
TW201635240A (zh) * 2014-11-26 2016-10-01 東京威力科創股份有限公司 測定處理裝置、基板處理系統、測定用治具、測定處理方法及其記錄媒體
TW201704723A (zh) * 2015-02-25 2017-02-01 Hitachi Int Electric Inc 基板處理裝置、熱電偶及半導體裝置之製造方法
JP2017194951A (ja) * 2016-04-19 2017-10-26 株式会社日立国際電気 基板処理装置、装置管理コントローラ、及びプログラム
US20180308715A1 (en) * 2014-03-19 2018-10-25 SCREEN Holdings Co., Ltd. Substrate processing apparatus and substrate processing method
US20190171181A1 (en) * 2017-12-01 2019-06-06 Applied Materials, Inc. Semiconductor process control method
US20190198405A1 (en) * 2017-12-22 2019-06-27 International Business Machines Corporation Statistical framework for tool chamber matching in semiconductor manufacturing processes
TW202017090A (zh) * 2018-09-27 2020-05-01 日商國際電氣股份有限公司 基板處理裝置、半導體裝置之製造方法及記錄媒體
US20200243359A1 (en) * 2019-01-29 2020-07-30 Applied Materials, Inc. Chamber matching with neural networks in semiconductor equipment tools
TW202034408A (zh) * 2019-03-06 2020-09-16 日商國際電氣股份有限公司 半導體裝置之製造方法、基板處理裝置及程式
US20200407845A1 (en) * 2018-02-23 2020-12-31 Kokusai Electric Corporation Cleaning method, method of manufacturing semiconductor device, and substrate processing apparatus
US20210157312A1 (en) * 2016-05-09 2021-05-27 Strong Force Iot Portfolio 2016, Llc Intelligent vibration digital twin systems and methods for industrial environments
TW202120736A (zh) * 2019-08-07 2021-06-01 日商國際電氣股份有限公司（株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ） 半導體裝置之製造方法、基板處理裝置及程式

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7624003B2 (en) * 2005-01-10 2009-11-24 Applied Materials, Inc. Split-phase chamber modeling for chamber matching and fault detection
JP2013135044A (ja) * 2011-12-26 2013-07-08 Hitachi High-Technologies Corp 半導体製造装置
WO2014065269A1 (ja) * 2012-10-24 2014-05-01 東京エレクトロン株式会社 補正値算出装置、補正値算出方法及びコンピュータプログラム
US9245768B2 (en) * 2013-12-17 2016-01-26 Applied Materials, Inc. Method of improving substrate uniformity during rapid thermal processing
CN107305855B (zh) * 2016-04-19 2021-05-07 株式会社国际电气 衬底处理装置、装置管理控制器及装置管理方法
JP2018206847A (ja) 2017-05-31 2018-12-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、プログラムおよび基板処理装置
JP7204478B2 (ja) * 2018-12-26 2023-01-16 キヤノン株式会社 情報処理装置およびその制御方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201546895A (zh) * 2014-02-17 2015-12-16 Hitachi Int Electric Inc 清洗方法，半導體裝置之製造方法，基板處理裝置及記錄媒體
US20180308715A1 (en) * 2014-03-19 2018-10-25 SCREEN Holdings Co., Ltd. Substrate processing apparatus and substrate processing method
TW201635240A (zh) * 2014-11-26 2016-10-01 東京威力科創股份有限公司 測定處理裝置、基板處理系統、測定用治具、測定處理方法及其記錄媒體
TW201704723A (zh) * 2015-02-25 2017-02-01 Hitachi Int Electric Inc 基板處理裝置、熱電偶及半導體裝置之製造方法
JP2017194951A (ja) * 2016-04-19 2017-10-26 株式会社日立国際電気 基板処理装置、装置管理コントローラ、及びプログラム
US20210157312A1 (en) * 2016-05-09 2021-05-27 Strong Force Iot Portfolio 2016, Llc Intelligent vibration digital twin systems and methods for industrial environments
US20190171181A1 (en) * 2017-12-01 2019-06-06 Applied Materials, Inc. Semiconductor process control method
US20190198405A1 (en) * 2017-12-22 2019-06-27 International Business Machines Corporation Statistical framework for tool chamber matching in semiconductor manufacturing processes
US20200407845A1 (en) * 2018-02-23 2020-12-31 Kokusai Electric Corporation Cleaning method, method of manufacturing semiconductor device, and substrate processing apparatus
TW202017090A (zh) * 2018-09-27 2020-05-01 日商國際電氣股份有限公司 基板處理裝置、半導體裝置之製造方法及記錄媒體
US20200243359A1 (en) * 2019-01-29 2020-07-30 Applied Materials, Inc. Chamber matching with neural networks in semiconductor equipment tools
TW202034408A (zh) * 2019-03-06 2020-09-16 日商國際電氣股份有限公司 半導體裝置之製造方法、基板處理裝置及程式
TW202120736A (zh) * 2019-08-07 2021-06-01 日商國際電氣股份有限公司（株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ） 半導體裝置之製造方法、基板處理裝置及程式

Also Published As

Publication number Publication date
KR102629399B1 (ko) 2024-01-25
CN115642104A (zh) 2023-01-24
TW202305530A (zh) 2023-02-01
JP2023015820A (ja) 2023-02-01
KR20230014033A (ko) 2023-01-27
US20230027653A1 (en) 2023-01-26
JP7282837B2 (ja) 2023-05-29
US11387152B1 (en) 2022-07-12

Similar Documents

Publication Publication Date Title
US8972036B2 (en) Method of controlling substrate processing apparatus, maintenance method of substrate processing apparatus and transfer method performed in substrate processing apparatus
TWI511075B (zh) 管理裝置、基板處理系統、資料分析方法以及電腦可讀取記錄媒體
JP5215852B2 (ja) 基板処理装置およびコンディショニング要否決定方法
US10978361B2 (en) Substrate processing apparatus and recording medium
US7738983B2 (en) Method of optimizing process recipe of substrate processing system
US7444572B2 (en) Built-in self test for a thermal processing system
US9244447B2 (en) Substrate processing apparatus, substrate processing method, non-transitory computer-readable recording medium, and substrate transfer method
US20140370628A1 (en) Substrate processing apparatus, semiconductor device manufacturing method, substrate processing method, and recording medium
US7165011B1 (en) Built-in self test for a thermal processing system
JP2006277298A (ja) 基板処理装置、履歴情報記録方法、履歴情報記録プログラム及び履歴情報記録システム
US20140025677A1 (en) Group Management Apparatus, Substrate Processing System and Method of Managing Files of Substrate Processing Apparatus
WO2014115643A1 (ja) 基板処理装置の異常判定方法、異常判定装置、及び基板処理システム並びに記録媒体
US20180350642A1 (en) Method of Manufacturing Semiconductor Device
TWI818304B (zh) 基板處理裝置、半導體裝置之製造方法及程式
JP7186236B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JPWO2007037161A1 (ja) データ記録方法
TWI796622B (zh) 基板處理裝置、半導體裝置的製造方法、及程式
US11996337B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
TW202249072A (zh) 資訊處理系統、溫度控制方法、及熱處理設備
JP7227351B2 (ja) 半導体装置の製造方法、予兆検知プログラム、及び基板処理装置
TW202129070A (zh) 基板處理裝置及半導體裝置之製造方法暨程式
JP5921859B2 (ja) 基板処理システム及び制御装置及びプログラム及び半導体装置の製造方法
US9772624B2 (en) Control apparatus, substrate processing apparatus, and substrate processing system
US20240141483A1 (en) Apparatus, systems, and methods of using an atmospheric epitaxial deposition transfer chamber
TW202414651A (zh) 基板處理裝置、半導體裝置之製造方法及程式