JP2023015820A - 基板処理装置、半導体装置の製造方法及びプログラム - Google Patents

基板処理装置、半導体装置の製造方法及びプログラム Download PDF

Info

Publication number
JP2023015820A
JP2023015820A JP2021119835A JP2021119835A JP2023015820A JP 2023015820 A JP2023015820 A JP 2023015820A JP 2021119835 A JP2021119835 A JP 2021119835A JP 2021119835 A JP2021119835 A JP 2021119835A JP 2023015820 A JP2023015820 A JP 2023015820A
Authority
JP
Japan
Prior art keywords
data
substrate
processing
substrate processing
process data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021119835A
Other languages
English (en)
Other versions
JP7282837B2 (ja
Inventor
一良 山本
Kazuyoshi Yamamoto
秀元 林原
Hidemoto Hayashibara
佳代子 屋敷
Kayoko Yashiki
一秀 浅井
Kazuhide Asai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP2021119835A priority Critical patent/JP7282837B2/ja
Priority to TW110131967A priority patent/TWI818304B/zh
Priority to CN202111092954.6A priority patent/CN115642104A/zh
Priority to KR1020210125759A priority patent/KR102629399B1/ko
Priority to US17/484,101 priority patent/US11387152B1/en
Priority to US17/836,631 priority patent/US20230027653A1/en
Publication of JP2023015820A publication Critical patent/JP2023015820A/ja
Application granted granted Critical
Publication of JP7282837B2 publication Critical patent/JP7282837B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
    • G05B23/0224—Process history based detection method, e.g. whereby history implies the availability of large amounts of data
    • G05B23/0227—Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions
    • G05B23/0237—Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions based on parallel systems, e.g. comparing signals produced at the same time by same type systems and detect faulty ones by noticing differences among their responses
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
    • G05B19/41875—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
    • G05B23/0224—Process history based detection method, e.g. whereby history implies the availability of large amounts of data
    • G05B23/024—Quantitative history assessment, e.g. mathematical relationships between available data; Functions therefor; Principal component analysis [PCA]; Partial least square [PLS]; Statistical classifiers, e.g. Bayesian networks, linear regression or correlation analysis; Neural networks
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0259—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the response to fault detection
    • G05B23/0267—Fault communication, e.g. human machine interface [HMI]
    • G05B23/0272—Presentation of monitored results, e.g. selection of status reports to be displayed; Filtering information to the user
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/26—Pc applications
    • G05B2219/2602—Wafer processing
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Abstract

【課題】基板が正常に処理されたかどうかを検出可能な基板処理装置、半導体装置の製造方法及びプログラムを提供すること。【解決手段】本開示の基板処理装置１は、基板２００の処理を行う処理室１３６～１３９と、レシピ情報、プロセスデータ、ばらつき品質データ、及び、比較データを記憶する記憶部３２２と、プロセスデータをモニタするモニタ部３３０と、ばらつき品質データと比較データとを比較して、比較データに対する再現性を示す再現指数を求め、再現指数が予め定められている値を下回った場合、レシピ情報に含まれる設定情報の補正値を算出する解析部３２９と、レシピ情報に含まれる設定情報を補正値で補正することが可能な制御部３２０と、を含む。【選択図】図２

Description

本開示は基板処理装置、半導体装置の製造方法及びプログラムに関する。
ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）やＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の半導体装置（半導体デバイス）を製造する際に用いられる基板処理装置において、シリコン（Ｓｉ）ウェーハ等の半導体基板（以下、単に「基板」という）に各種処理を行う際、装置の故障やプロセス異常といった各種異常を検出するために、装置の作動状態等の監視を行うものが知られている。また、下記特許文献１には、複数の基板処理装置がネットワークで接続された環境において、各基板処理装置で同一の処理を実行するために、一の基板処理装置の各種情報を共有し、他の基板処理装置では一の基板処理装置による処理を再現するようにしたものが記載されている。
特開２０１７－１９４９５１号公報
上記特許文献１に記載されたもののように、一の基板処理装置の処理に関する情報を他の基板処理装置で共有し、他の基板処理装置において一の基板処理装置における処理を再現する場合、他の基板処理装置において、一の基板処理装置による処理に対する再現性を高く維持することが、各基板処理装置の生産品質を整合させる点で好ましい。ここで、基板処理装置の生産品質を評価する方法としては、例えば各基板処理装置で成膜された基板の成膜測定を行うことによって、その生産品質を評価する方法を挙げることができる。しかし、このような成膜測定は一般に専用の測定装置を用いて測定する必要がある。このような観点から、各基板処理装置側でその生産品質を評価することができれば、簡易に各基板処理装置の生産品質の整合を行うことができるようになる。
本開示は、その生産品質を評価可能な基板処理装置、半導体装置の製造方法及びプログラムを提供することを目的とする。
本開示の一態様によれば、
基板の処理を行う処理室と、基板の処理を実行する手順を記載したレシピ情報、複数の基板を処理する間に蓄積されるプロセスデータ、前記プロセスデータから算出されるばらつき品質データ、及び、前記ばらつき品質データと比較される比較データを記憶する記憶部と、前記プロセスデータをモニタするモニタ部と、前記ばらつき品質データと前記比較データとを比較して、前記比較データに対する再現性を示す再現指数を求め、前記再現指数が予め定められている値を下回った場合、前記レシピ情報に含まれる設定情報の補正値を算出する解析部と、前記レシピ情報に含まれる設定情報を前記補正値で補正することが可能な制御部と、を含む構成が提供される。
本開示によれば、基板処理装置による処理の生産品質の評価を、基板処理装置側で行うことができる。
本開示の一実施の形態に係る基板処理装置の一例を示す概略構成図である。 本開示の一実施の形態に係る基板処理装置を制御する制御システムの一例を示した機能ブロック図である。 本開示の一実施の形態に係る基板処理装置を含む基板処理システムの一態様を示した概略図である。 本開示の一実施の形態に係る基板処理装置におけるばらつき品質データの生成方法の一例を示すフローチャートである。 一連の基板処理を実行した場合の、基準プロセスデータとこの基準プロセスデータと比較する比較対象のプロセスデータの温度変化の一例を示した図である。 図４に示すばらつき品質データの生成方法を模式的に示した図である。 本開示の一実施の形態に係る基板処理装置における再現指数の算出方法の一例を示すフローチャートである。 本開示の一実施の形態に係る基板処理装置の記憶部に記憶された装置パラメータテーブルの一例を示した図である。 レシピ情報に含まれる設定情報を補正するための条件変更指令情報テーブルの一例を示した図である。
以下、図面を参照して本開示を実施するための一乃至複数の実施の形態について説明する。なお、以下では本開示の目的を達成するための説明に必要な範囲を模式的に示し、本開示の該当部分の説明に必要な範囲を主に説明することとし、説明を省略する箇所については公知技術によるものとする。
＜基板処理装置の概略構成＞
図１は、本開示の一実施の形態に係る基板処理装置の一例を示す概略構成図であって、詳しくは、この基板処理装置を上方から見た概略断面図である。本実施の形態に係る基板処理装置１は、半導体装置の製造方法の少なくとも一部を実施するものであってよい。基板処理装置１は、図１に示すように、いわゆるクラスタ型の基板処理装置１であって、真空状態等、大気圧より低い負圧状態下で動作する真空側領域（図１の上側部分）と大気圧下で動作する大気側領域（図１の下側部分）とに区画されているものであってよい。なお、本実施の形態に係る基板処理装置１としては、半導体装置の製造方法のうち、基板２００へ成膜処理を行うための装置を例示するものとする。
大気側領域には、大気搬送室１２１と、２つの載置室（ロードロック室）１２２、１２３と、大気搬送ロボット１２４と、ロードポート（ＩＯステージ）１０５と、ノッチ合わせ装置１０６とが設けられていてよい。このうち、大気搬送室１２１は、大気圧下で基板２００を搬送することができる空間であってよい。この大気搬送室１２１内には、大気搬送ロボット１２４が配設できる。２つの載置室１２２、１２３は、大気側領域と真空側領域との境界部分に配設され、２つの領域間の基板２００の搬出入を行う際に通過する空間である。この２つの載置室１２２、１２３内は、その圧力が大気搬送室１２１の圧力と後述する真空搬送室１０３の圧力とに合わせて変動可能となっており、そのために負圧環境にも耐え得る構造を有しているとよい。２つの載置室１２２、１２３と大気搬送室１２１とはゲートバルブ１２８、１２９を介して接続されている。大気搬送ロボット１２４は、大気圧下で成膜前後の基板２００を移載するためのロボットであってよい。
ロードポート１０５は、大気搬送室１２１に隣接するように配設されたステージであり、このロードポート１０５のステージ上には、ＦＯＵＰ（Ｆｒｏｎｔ Ｏｐｅｎ Ｕｎｉｆｉｅｄ Ｐｏｄ、フープ）と呼ばれる格納容器（以下、単に「ポッド」という）１００が複数搭載される。このポッド１００は、その内部に複数枚の基板２００を格納することができ、基板２００の搬送キャリアとして機能する。複数のポッド１００は、その開口部分が大気搬送室１２１に設けられた基板搬入搬出口１３４に合うように、ロードポート１０５上に搭載される。そして、ポッド１００の開口に設けられた蓋が、基板搬入搬出口１３４を開閉可能とするポッドオープナ１０８によって開閉されることで、基板２００の出し入れを可能とする。なお、ポッド１００は図示しない搬送装置（例えばＯＨＳ（Ｏｖｅｒ Ｈｅａｄ Ｓｈｕｔｔｌｅ）やＯＨＴ（Ｏｖｅｒｈｅａｄ Ｈｏｉｓｔ Ｔｒａｎｓｐｏｒｔ））によって、ロードポート１０５に供給されあるいはロードポート１０５から排出される。またこの搬送装置によるポッドの搬送は、例えば後述する外部コンピュータとしてのホストコンピュータによって管理することができる。ノッチ合わせ装置１０５は、基板２００の位置を基板２００に設けられたノッチを用いて合わせる装置である。なおノッチ合わせ装置１０５に代えて、オリエンテーションフラット合わせ装置を採用することもできる。
真空側領域には、主に真空搬送室（トランスファモジュール）１０３と、真空搬送ロボット１１２と、複数の処理室１３６～１３９とが設けられていてよい。このうち、真空搬送室１０３は、負圧下で基板２００を搬送することができる空間であってよい。この真空搬送室１０３は平面視で多角形（図１では六角形）状の筐体で構成することができ、そのうちの２つの側面には２つの載置室１２２、１２３がゲートバルブ１２６、１２７を介して接続されており、他の４つの側面には、複数の処理室１３６～１３９が接続されている。真空搬送室１０３と各処理室１３６～１３９の間にも、閉塞時に空間同士を気密に遮断するゲートバルブが配設されるとよい。真空搬送室１０５の形状については、基板処理装置１が備える載置室や処理室の数、取り扱う基板２００の大きさ等に合わせて適宜調整が可能である。
真空搬送ロボット１１２は、真空搬送室１０３の略中央位置に配設され、載置室１２２、１２３と処理室１３６～１３９の間、あるいは処理室１３６～１３９間の基板２００の搬送を行うことができるものであればよい。
複数（図１においては４つ）の処理室１３６～１３９は、半導体装置の製造方法における一工程、例えば成膜工程を実行する空間とすることができる。各処理室１３６～１３９の具体的な構造等は特に限定されないが、この各処理室１３６～１３９における処理内容としては、例えば基板改質処理や成膜処理を採用することができ、各処理室１３６～１３９における処理方式としては、バッチ式あるいは枚葉式のものを採用することができる。また、各処理室１３６～１３９における処理内容は、同一の処理を行うものであってもよいし、異なる処理を行うものであってもよい。
＜制御システムの概略構成＞
図２は、本開示の一実施の形態に係る基板処理装置を制御する制御システムの一例を示した機能ブロック図である。上述した基板処理装置１は、その一連の動作がメインコントローラとして機能する制御システム３００によって制御可能であってよい。この制御システム３００は、例えば周知のコンピュータによって構成することができる。当該周知のコンピュータとは、少なくとも揮発性あるいは不揮発性のメモリ（例えばＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＨＤＤ（Ｈａｒｄ Ｄｉｓｃ Ｄｒｉｖｅ））と、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）に代表されるプロセッサとを含むものとすることができる。なお、本実施の形態においては、制御システム３００が基板処理装置１のメインコントローラを構成しているものを例示するが、この制御システム３００がメインコントローラとは別の構成要素としてメインコントローラと併存していてもよい。
制御システム３００は、図２に示すように、基板処理装置１全体を制御すると共に、後述するレシピ情報の補正することが可能な制御部３２０と、制御システム３００内で用いられる各種情報を蓄積保存する記憶部３２２と、半導体メモリ等の外部記憶媒体が接続されることでデータの送受信を行うことが可能な外部記憶部３２３と、基板処理の状況等の各種情報を表示する表示部３２７ａと、操作者（具体的には、装置オペレータ、装置管理者、装置エンジニア、保守員あるいは作業者等）からの各種指示を受け付ける操作部３２７ｂと、外部コンピュータ（例えば、工場内に設置された複数の基板処理装置を運用・監視するための上位コンピュータとしてのホストコンピュータやデータサーバ）や他の装置と通信を行う通信部３２８と、後述するばらつき品質データや再現指数の算出、及び有効性判定を行う解析部３２９と、搬送系コントローラ、プロセス系コントローラからのプロセスデータをモニタリングするモニタ部３３０と、を含むことができる。ここで、モニタ部３３０は、モニタリング結果の記憶部３２２への蓄積を要求してもよいし、モニタ部３３０による要求がなくても、記憶部３２２がモニタリング結果を記憶してもよい。
表示部３２７ａ及び操作部３２７ｂは、種々のユーザインタフェースで構成することができ、特にグラフィカルユーザインタフェース（ＧＵＩ）で構成することができる。また、表示部３２７ａには、装置データやレシピ情報の編集状況、基板処理中のプロセスデータや搬送系の状態、あるいは必要なメッセージを表示することができる。また、解析部３２９は、ばらつき品質データの生成や再現指数の算出を行うための演算手段を構成するものであってよい。ばらつき品質データの生成及び再現指数の算出方法については後述する。
モニタ部３３０が接続された搬送系コントローラは、真空搬送ロボット１１２や大気搬送ロボット１２４といった基板２００を搬送する部材を制御するためのコントローラとすることができる。またプロセス系コントローラは、主に処理室１３６～１３９内の構成、例えば室内を真空排気するためのポンプ及びバルブ、室内に所定のガス（例えば処理ガスや、パージガスとしての不活性ガス）を供給するためのバルブあるいは基板２００を加熱するヒータといった基板２００を処理する際に用いられる部材を制御するためのコントローラとすることができる。当然ながら、これらのコントローラは各種センサ（例えば温度センサ、圧力センサ、ガス流量センサ）を含んでいてよい。
記憶部３２２に格納される情報は、主に、基板２００の処理を実行する手順を記載したレシピ情報と、装置パラメータと、１乃至複数の基板２００を処理する間にモニタ部３３０によってモニタリングされ蓄積されるプロセスデータと、このプロセスデータから算出されるばらつき品質データと、ばらつき品質データと比較するための比較データとを含むことができる。
プロセスデータは、レシピ実行中に収集される装置モニタデータであって、例えば、レシピに基づく処理の開始から終了までに各種センサによって検出された生波形データや、レシピ内の各ステップの統計量（最大値、最小値、平均値等）データを含むことができる。このプロセスデータは、搬送系コントローラから取得される搬送系のプロセスデータと、プロセス系コントローラから取得されるプロセス系のプロセスデータとを含むことができる。本実施の形態におけるプロセスデータは、具体的に、少なくとも処理室１３６～１３９における処理実行時の温度、ガス流量及び圧力の波形データを含んでおり、これらのデータが後述する再現指数の算出に用いられている。
装置パラメータは、基板処理装置１が基板２００を処理するときの処理温度、処理圧力、処理ガスの流量といった、基板処理に関するデータや、製造した製品基板の品質（例えば、成膜した膜厚及び該膜厚の累積値）に関するデータ、あるいは、基板処理装置１の構成要素（石英反応管、ヒータ、バルブ、マスフローコントローラ等）に関するデータ（例えばその設定値や実測値）を含んでいてよい。
ばらつき品質データは、基板処理装置１の品質の、基準となる品質に対するばらつきの程度を示すデータであり、計算により求めることができるものが採用できる。このばらつき品質データの算出に際しては、モニタ部３３０によりモニタリングされ記憶部３２２に記憶されたプロセスデータと、比較元としての基準プロセスデータとが用いられる。ここで、基準プロセスデータとは、所定レベル以上の品質で基板処理を行った際に得られたプロセスデータであってよい。また、この基準プロセスデータは、比較する装置（例えば最も品質の良い装置）から、あるいは予め行った実験等から抽出されたプロセスデータであって、１枚の基板２００を処理する間に蓄積されるプロセスデータで構成されるものであってよい。上記比較する装置としては、例えば最初に品質の良いデータを有する装置や、最初に工場等に納入された基準となる装置（マスタ装置）を採用することができる。また、実験等から抽出されたデータとは、例えば種々の実験を経て抽出された最も良いデータであってよい。なお、このばらつき品質データの具体的な算出方法については後述する。
比較データは、上述のばらつき品質データと比較されるデータであって、比較する装置（例えば最も品質の良い装置）や、あらかじめ行った実験等から抽出されたデータを用いて算出されたばらつき品質データで構成することができる。なお、この比較データ及び上述した基準プロセスデータは、再現指数の有効性判断等を行う前に、予め記憶部３２２内に記憶されるものであるが、当該データを有する装置がネットワークで接続されている場合はネットワーク経由で取得することができ、また、外部記憶媒体を使用して外部記憶部３２３を経由して記憶部３２２にコピーすることも可能である。以下に示す本実施の形態においては、比較データは比較する装置からネットワークを介して取得し、上述した基準プロセスデータは予め行った実験等から取得したデータを、外部記憶部３２３を介して、あるいはネットワークを介して接続された外部コンピュータ等から通信部３２６を介して取得して記憶部３２２内に記憶するものを例示している。
図３は、本開示の一実施の形態に係る基板処理装置を含む基板処理システムの一態様を示した概略図である。本実施の形態に係る基板処理装置１は、例えば図３に示すような、複数（図３においては７つ）の基板処理装置１（０）～１（６）がネットワークを介して相互に接続されることでデータの送受信が可能な状態で、工場等に設置された基板処理システムＳを構成するものであってよい。そして、これら複数の基板処理装置１（０）～１（６）では、共通するハードウェア構成を備えることができ、共通する処理工程を実施することができる。図３に示す基板処理システムＳ中の基板処理装置のうち、一の基板処理装置、例えば基板処理装置１（０）は、標準となる装置データを有する、最初に工場等に納入されたマスタ装置である。そして、他の基板処理装置、すなわち他の６つの基板処理装置１（１）～１（６）は、例えばマスタ装置の後に工場等に納入された装置であって、マスタ装置が有する各種情報をマスタ装置から直接、又はネットワークに接続された図示しない外部コンピュータ等からネットワーク経由で受信することで、マスタ装置と同様の処理を実現する、リピート装置である。以下の説明においては、本実施の形態に係る基板処理装置１が、上記複数の基板処理装置のうち、一のリピート装置（例えば基板処理装置１（１））に対応するものとして説明を行う。なお、本実施の形態に係る基板処理装置１をマスタ装置に対応するものとすることもできる。その場合の比較データは、実験等から抽出されたデータ等を採用すればよい。
上述したリピート装置を構成する基板処理装置１においては、上述した比較データとして、この基板処理装置１の処理室で実行する処理と共通の処理を実行したマスタ装置の処理室において算出されたばらつき品質データを採用することができる。このように、比較データとしてマスタ装置の処理室のばらつき品質データを採用することで、リピート装置の処理室におけるマスタ装置の処理に対する再現性を評価することができる。加えて、リピート装置で算出されたばらつき品質データとマスタ装置で算出されたばらつき品質データを比較することで、両装置における生産品質を合わせることができる。これにより、工場内で製造される製品基板の品質が整合でき、その製造歩留まりを向上させることができる。
＜半導体装置の製造方法＞
ばらつき品質データの生成方法について説明する前に、本実施の形態に係る基板処理装置１で実施される半導体装置の製造方法の一例を説明する。なお、ここでいう半導体装置の製造方法（基板処理方法）は、その一部を構成する基板成膜工程を指すものとして以下に説明を行う。本実施の形態に係る基板処理装置１を用いた半導体装置の製造方法は基板成膜工程に限定されず、他の工程であってもよい。
初めに、上述した半導体装置の製造方法を実施するために、所望の基板処理内容を含むレシピ情報（プロセスレシピ）が、プロセス系コントローラ内の図示しないＲＡＭ等のメモリに展開される。そして、必要に応じて、制御システム３００からプロセス系コントローラや搬送系コントローラへ動作指示が与えられる。このようにして実施される半導体装置の製造方法は、搬入工程と、成膜工程と、搬出工程とを少なくとも有していてよい。
先ず、制御システム３００から搬送系コントローラに対して、大気搬送ロボット１２４等への駆動指示が発せられ、搬入工程が開始される。これにより、大気搬送ロボット１２４はポッド１００内の基板２００の、載置室１２２、１２３への移載処理を開始する。載置室１２２、１２３へ基板２００が載置されると、載置室１２２、１２３内が真空搬送室１０３と同様の負圧に調整されたのち、真空搬送ロボット１１２により、所望の処理室（例えば処理室１３６）へ、基板２００が搬入（ローディング）される。
処理室１３６内に基板２００が搬入されると、制御システム３００からプロセス系コントローラに対して、レシピ情報に基づいた駆動指示が発せられ、基板２００の搬入路を閉塞して処理室１３６を気密状態とし、上記レシピ情報に沿った成膜工程が開始される。成膜工程としては、例えば、先ず所定の成膜圧力（真空度）となるように処理室１３６内が真空排気される。そして、処理室１３６内が所定の温度となるようにヒータによって加熱される。続いて、処理室１３６内を所定の圧力及び所定の温度に維持した状態で、基板２００を回転させつつ基板２００表面に所定のガス（処理ガス）を供給し、基板２００への成膜を行う。なお、次の搬出工程前に、処理室１３６内の温度を処理温度から降下させたり、基板２００の回転を停止させたりといった必要な調整を行うとよい。
成膜工程が完了すると、制御システム３００から搬送系コントローラに対して、真空搬送ロボット１１２等への駆動指示が発せられ、搬出工程が開始される。搬出工程では、処理室１３６内の処理済の基板２００を真空搬送室１０３へ搬出（アンローディング）する。搬出された処理済の基板２００は、冷却等を行った後、載置室１２２、１２３及び大気搬送ロボット１２４を経由してポッド１００へ戻され移載される。
ここで、上記成膜工程では、成膜処理と並行して、モニタ部３３０によってプロセスデータがモニタリングされ、得られたデータは順次記憶部３２２に記憶される。そして、このプロセスデータを用いてばらつき品質データが生成（算出）される。また、このばらつき品質データを記憶部３２２に記憶された比較データと比較することで再現指数が求められ、この再現指数が所望の値に満たない場合には実行したレシピ情報に含まれる設定情報の補正値が算出され、補正が行われる。そこで以下には、上述したばらつき品質データの生成、再現指数の算出、再現指数の有効性判定及びレシピ情報内の設定情報の補正の各工程について、詳細に説明する。
＜ばらつき品質データの生成方法＞
図４は、本開示の一実施の形態に係る基板処理装置におけるばらつき品質データの生成方法の一例を示すフローチャートである。ばらつき品質データは、一のリピート装置としての基板処理装置１において、例えば電源がオン状態とされたタイミングで、あるいは、任意の処理室内に基板２００が搬入（ローディング）され、処理室内のサセプタあるいはボート上に載置され、処理動作、例えば成膜工程が開始可能となったタイミングで、その生成を開始することができる。なお、以下の説明においては、基板を処理する処理室として基板２００に所定の成膜処理を行うことが可能な枚葉式の処理室を用いたものを例示する。また、当該処理室内の具体的な構成要素等については周知のものであってよいため、その詳細な説明は省略する。さらに、以下の説明では処理室内で実行される基板処理の際に取得される、プロセス系コントローラからのデータに基づいてばらつき品質データを生成するものを例示しているが、本開示はこれに限定されない。具体的には、搬送系コントローラからのデータに基づいてばらつき品質データを生成するものであってもよく、データの生成対象に合わせて適宜調整できる。
ばらつき品質データの生成が開始されると、制御システム３００は先ず、通信部３２８を介して基準プロセスデータｙ１を取得する（Ｓ１）。この基準プロセスデータｙ１は、例えば外部コンピュータが保有する理想的な処理プロセスを実行した場合の波形データで構成することができる。波形データは、具体的には、処理プロセス実行時の温度変化に関する波形データ、圧力変化に関する波形データ、あるいはガス流量（流入量及び流出量を含む）に関する波形データの少なくとも１つで構成することができる。以下の説明においては、基準プロセスデータｙ１が基板（あるいは処理室内）の温度変化の波形データで構成されている場合を例示する。
基準プロセスデータｙ１を取得した後、基板処理装置１においては、ばらつき品質データを生成するべく、処理室内に搬入された１枚の基板２００に対し、レシピ情報に沿った成膜処理が開始される。これに合わせて、モニタ部３３０が動作して当該処理におけるプロセスデータのモニタリングが開始される。そして、基板処理装置１において１枚の基板２００に対する成膜処理が完了すると、１枚の基板２００の処理に係るプロセスデータとしての波形データ（以下、「プロセス波形データ」ともいう）ｙ２が取得される（Ｓ２）。ここで取得されたプロセスデータｙ２は予め取得した基準プロセスデータｙ１と共通する波形データ、例えば基板の温度変化の波形データで構成されていてよい。そして、この取得したプロセスデータｙ２と予め取得した基準プロセスデータｙ１とを比較することで、両者の差分を取得する（Ｓ３）。
図５は、一連の基板処理を実行した場合の、基準プロセスデータｙ１とこの基準プロセスデータと比較する比較対象のプロセスデータｙ２の温度変化の一例を示した図である。図５に示すように、基準プロセスデータｙ１とモニタ部３３０によって実測されたプロセスデータｙ２との間には、その温度変化に違いが生じる。この温度変化の違いは、基板処理装置１の機械的な異常の発生や経年劣化等に起因して顕著となる傾向がある。そこで、この温度変化の違いをデータの差分として、所定時間間隔ｔ（例えば１秒間隔）で取得する。ここで取得した差分の値は、次に合算することで差分の和を算出する（Ｓ４）。この差分の和ｘ１の算出は、以下の式を用いて実現できる。
Figure 2023015820000002
ここで、この差分の和の算出は、基板処理装置１のステップ単位で行われることが好ましい。ここでいうステップとは、レシピ情報において異なる設定値が設定可能な工程の部分を指すものである。具体的には、処理室内を加温する加温ステップ、基板に成膜を行う成膜ステップ、不活性ガスとしてのＮ２（窒素）ガスで処理室内をパージ（ｐｕｒｇｅ）するＮ２パージステップ、処理済みの基板を冷却するクーリングステップ、処理室内への基板の搬入／搬出を行うローディング／アンローディングステップ、処理室内の圧力を調整するためのＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブをＯＮ／ＯＦＦするＡＰＣバルブＯＮ／ＯＦＦステップ、あるいは処理室内を真空引きする真空引きステップといったステップを挙げることができる。この差分の和の算出はレシピ情報に含まれる全てのステップに対して繰り返し実行される。このように、ステップ単位で差分の和を抽出することにより、後述する補正値の反映をステップ単位で行うことができるようになる。これにより、設定情報の細やかな調整が実現できるため、再現性が向上しやすくなる。
ここで算出された差分の和は、一時的に記憶部３２２に記憶される。そして、ばらつき品質データを算出するために必要な基板処理枚数としてあらかじめ設定された基板処理枚数（「Ｒｕｎ数」ともいう）ｎに到達したか否かを判断し（Ｓ５）、到達していない場合（Ｓ５でＮｏ）には、処理対象物としての基板を変更した上で、基板処理を継続する（Ｓ６）。基板処理が継続されている間、モニタ部３３０によるプロセスデータｙ２の取得（Ｓ２）や差分及び差分の和の算出（Ｓ３及びＳ４）は継続的に実行される。なお、基板処理枚数ｎの値は特に限定されないが、好ましくは複数枚に設定するとよい。基板処理枚数ｎを複数枚とすることにより、複数のプロセスデータを用いてばらつき品質データを算出することができるため、基板処理装置１の基板処理能力をより正確に把握できるようになる。
基板処理が所定の枚数ｎに到達するまで継続されると（Ｓ５でＹｅｓ）、プロセスデータ及びこれに関連する差分の和の値も基板の枚数ｎ分だけ記憶部３２２内に蓄積される。そこで、次にこの蓄積されたｎ枚分の基板の差分の和ｘ１、ｘ２、ｘ３、・・・、ｘｎの値の平均値ｘ￣（エックスバー）を算出する（Ｓ７）。平均値の算出は以下の式を用いて実現できる。
Figure 2023015820000003
平均値が算出されると、次に不偏分散ｓ２を算出する（Ｓ８）。不偏分散の算出は以下の式を用いて実現できる。
Figure 2023015820000004
なお、ここで算出される平均値及び不偏分散の値はいずれも、差分の和の算出と同様にステップ単位で算出されるとよい。
そして、上述の工程により算出された平均値ｘ￣及び不偏分散ｓ２を、この基板処理装置１の一の処理室のＲｕｎ数ｎにおける（ステップ毎の）ばらつき品質データとして、記憶部３２２に記憶する。これにより、基板処理装置１の一の処理室のばらつき品質データの生成を完了する。なお、上述したばらつき品質データの算出方法においては、プロセスデータが温度変化の波形データで構成されている場合のみを説示したが、これとは別に、あるいは並行して、他のプロセスデータ、例えばガス流量の波形データや圧力変化の波形データを用いてばらつき品質データを算出することが可能である。そして、基板処理装置１の一の処理室におけるばらつき品質データを複数算出しておくことは、後述する再現指数を異なるデータに基づいて複数算出できるようになり、好ましい。なお、当該他のプロセスデータを用いたばらつき品質データの算出方法は、上述したものとほとんど同様であるので、重複を避けるためにここでは説明を省略する。
図６は、図４に示すばらつき品質データの生成方法を模式的に示した図である。上述した一連のばらつき品質データの生成方法は、図６に示すように、本実施の形態に係る基板処理装置１（例えば基板処理装置１（１））の一の処理室（例えば処理室１３６）に対してのみ生成されるものではなく、他の処理室においても同様に生成されるものであってよい。他の処理室とは、基板処理装置１内の共通の処理を行う他の処理室や、マスタ装置あるいは他のリモート装置を構成する他の基板処理装置１（０）、１（２）～１（６）内の処理室のうち、上記一の処理室と共通の処理を行う処理室を含むことができる。ここで、上述したように、本実施の形態においては、比較データとしてマスタ装置を構成する基板処理装置１（０）の処理室のばらつき品質データを採用しているため、基板処理装置１（０）の一の処理室において、ばらつき品質データの算出が予め実施されているとよい。
＜再現指数の算出方法＞
上記に続いて、以下には、本実施の形態に係る基板処理装置１において再現指数を算出する方法、及び算出した再現指数を用いた基板処理装置１における処理の有効性判定手法について、説明を行う。再現指数とは、基板処理装置１によって実行された基板処理が、比較対象となる所望の基板処理をどの程度正確に再現できているかを示す指数であってよい。この再現指数を用いることにより、装置間あるいは処理室間のプロセスの差を定量的に表すことが可能となり、再現性を容易に認識できるようになる。本実施の形態においては、マスタ装置で行われた基板処理を基板処理装置１で再現した場合の再現度合いを表す値が、当該再現指数に対応している。なお、以下に示す工程は、基板処理装置１の解析部３２９によって主に実現することができる。
図７は、本開示の一実施の形態に係る基板処理装置における再現指数の算出方法の一例を示すフローチャートである。本実施の形態に係る基板処理装置において、再現指数を算出する場合には、先ず、比較データとして、マスタ装置としての基板処理装置１（０）のばらつき品質データを取得する（Ｓ１１）。このマスタ装置としての基板処理装置１（０）のばらつき品質データの取得は、例えば通信部３２６を用いネットワークを介して行うことができ、ここで取得されたデータは、記憶部３２２内に記憶される。なお、ここで取得した比較データ及び基板処理装置１で生成されたばらつき品質データは、いずれもステップ単位で生成されたものである。したがって、これらのデータに基づいて算出される再現指数もステップ単位で特定されるものである。
比較データの記憶がなされると、次にこの比較データと、予め算出しておいた基板処理装置１のばらつき品質データとから、再現指数を特定するために、ｔ検定を実行する（Ｓ１２）。このｔ検定は、以下の式を用いて実現できる。
Figure 2023015820000005
ただし、
Figure 2023015820000006
ここで、ｔはｔ検定値、ｘ１￣は比較データとしての差分の和の平均値、ｎ１は比較データとしてのＲｕｎ数、ｓ１ ２は比較データとしての不偏分散、ｘ２￣は（この基板処理装置１の）ばらつき品質データとしての差分の和の平均値、ｎ２はばらつき品質データとしてのＲｕｎ数、ｓ２ ２はばらつき品質データとしての不偏分散、ｓ２はプールした分散（２つの標本の不偏分散を１つにまとめたもの）をそれぞれ指すものである。
上述した式によりｔ検定値を特定すると、次いで、このｔ検定値から確率値（ｐ－Ｖａｌｕｅ）ｐを算出する（Ｓ１３）。確率値ｐの算出は、例えばｔ検定値で表されるｔ分布表から求めることができる。
確率値ｐが算出されると、次に、この確率値ｐを用いて再現指数を算出する（Ｓ１４）。この再現指数は、再現指数＝（１－ｐ）×１００で表すことができる。なお、上述したｔ検定においてｓが０のときはｔが算出できない。よってこの場合はｐ＝０とし、再現指数は１００とする。
図８は、本開示の一実施の形態に係る基板処理装置の記憶部に記憶された装置パラメータテーブルの一例を示した図である。上記の工程で再現指数が算出されると、解析部３２９は、再現指数の有効性を判定するための下限値を取得する（Ｓ１５）。この下限値は、図８に示すように、記憶部３２２内に記憶された装置パラメータを構成する装置パラメータテーブル内の適所に格納されていてよい。またこの下限値は、管理者等により予め定められた値であって、再現指数の閾値として機能するものである。
次に、取得した下限値と算出された再現指数とを比較して、再現指数の有効性判定を行う（Ｓ１６）。具体的には、再現指数の値が下限値よりも大きいか否かを判定する。再現指数が下限値以上であった場合（Ｓ１６でＹｅｓ）には、基板処理装置１による基板処理の（マスタ装置での処理に対する）再現性は高いと判断され、当該処理は正常になされているとして図７に示す処理を終了する。
反対に、再現指数が下限値よりも低かった場合（Ｓ１６でＮｏ）には、基板処理装置１による基板処理の再現性は低いと判断され、当該処理は異常を含む恐れがあると認定される。この場合、解析部３２９は、レシピ情報に含まれる設定情報を補正するための補正値を算出する（Ｓ１７）。この補正値の算出方法に際しては、再現指数の値に加えて、再現指数を算出した際に用いたプロセスデータの種類や対応する処理室内の設備が考慮され、自動的に算出されるように設定されているとよい。具体例を挙げれば、温度変化に関するプロセスデータに基づいて再現指数を算出したところ、当該再現指数が下限値を下回るとの判断結果が得られた場合には、解析部３２９は、該当の処理室における該当のステップにおいて動作するヒータの、任意の時点における目標温度を上昇あるいは下降させるための補正値を自動的に算出するように予め設定されているとよい。このように、対象のプロセス種別や、対象ステップ、現在の設定値、及び補正値を自動で認識・算出することにより、装置の調整に要する時間を短縮することができるようになる。なお、具体的な補正値の決定は、解析部３２９が自動的に行う必要は必ずしもない。例えば、再現指数が下限値よりも低いことを検出した時点で任意の操作者にその旨を報知し、操作部３２７ｂを介した補正値の入力を要求することにより、補正値が特定されるようにしてもよい。この際、表示部３２７ａに補正値を特定するための各種情報を表示するとよい。
図９は、レシピ情報に含まれる設定情報を補正するための条件変更指令情報テーブルの一例を示した図である。解析部３２９により補正値が算出されると、制御部３２０が、当該補正値をプロセス系コントローラに通知することにより、レシピ情報に含まれる設定情報を補正する（Ｓ１８）。この補正の際は、図９に示した条件変更指令情報テーブルを用いると好ましい。この条件変更指令情報テーブルは、図９に示すように、補正対象となる処理室番号と、レシピ名称と、ステップ番号と、変更するプロセス種別情報と、具体的な補正値とを少なくとも含むことにより、プロセス系コントローラ側での適切な補正を実現できる。また、この条件変更指令情報テーブルは、記憶部３２２内に記憶されているとよい。
レシピ情報に含まれる設定情報が補正されると、基板処理装置１はその旨を報知し（Ｓ１９）、図７に示す処理を終了する。この報知の方法としては、種々のものを採用することができる。例えば、制御システム３００の表示部３２７ａに補正内容等の関するメッセージを表示する、あるいは、音声あるいは視覚効果を用いて補正を行ったことあるいは異常が検出されたことを操作者等に伝えるものを採用することができる。また、異常が発生した旨、補正を行った旨、あるいはレシピ情報の補正結果等の情報を含むメッセージを、通信部３２６を介して外部コンピュータに送信し、外部コンピュータ、例えばホストコンピュータに当該メッセージを表示することで、管理者等に補正の事実を伝えるものを採用することもできる。さらに、図７においては補正を行った後に操作者等への報知を行うものを例示しているが、当該報知を、補正を行う前のタイミング、例えば算出された再現指数が下限値を下回ること（Ｓ１６でＮｏ）が検知されたタイミングで行うようにしてもよい。
上述した再現指数は、異なる種類（例えば、温度モニタデータとガス流量モニタデータと圧力モニタデータの３種類）のプロセスデータに基づいて生成されたばらつき品質データ及び比較データを用いることで、複数個算出されると好ましい。単一の処理室に対して算出された複数個の再現指数のそれぞれに対して有効性判定を実施することにより、基板処理装置１による基板処理の再現性を多角的に評価することができる。
また、上述した通り、ばらつき品質データ及び比較データがステップ単位で算出されることにより、再現指数もステップ単位で算出されるため、下限値よりも低い再現指数が検出された際、補正を要する対象を該当する１ステップに限定することができる。よって、細やかな調整が可能となると共に、補正値を比較的容易に特定できるようになる。
さらに、上述した一連の半導体装置の製造方法は、コンピュータ、例えば制御システム３００を構成するコンピュータやホストコンピュータのメモリ内に格納可能なプログラムを実行することにより、プロセッサによって実行させることができる。また、このプログラムは、ネットワーク上に配されたサーバ装置や、クラウドベースのデータ処理プラットフォームが提供するアプリケーションの形式で提供されてもよく、非一時的なコンピュータ読取可能な記録媒体に格納された形態で提供されてもよい。
以上の通り、本実施の形態に係る基板処理装置、半導体装置の製造方法及びプログラムによれば、基板処理装置による処理の生産品質を、別途の測定装置等を用いることなく評価することが可能となる。これにより、簡易に他の基板処理装置との間の生産品質の整合を実現することができる。また、再現指数の有効性判定を行うことで、処理の再現性の低下を検知でき、異常を検出あるいは予見することができる。さらに、再現指数が予め設定された値を下回ることが検出された場合には、一連の判定経過から、補正が必要なプロセス種別、設定値に加えて、最適な補正値をも特定することができるため、異常が発生した際の調整の時間を短縮することができるようになる。
また、上記の補正は、装置の経年劣化に伴うメンテナンスでの補正にも対応できる。さらに、マスタ装置と同じ条件で動作するリピート装置の調整に用いることで当該調整が容易となり、早期生産開始に貢献できる。
＜本開示の好ましい態様＞
以下、本開示の好ましい態様について付記する。
（付記１）
本開示の一態様によれば、
基板の処理を行う処理室と、
基板の処理を実行する手順を記載したレシピ情報と、複数の基板を処理する間に蓄積されるプロセスデータと、前記プロセスデータから算出されるばらつき品質データと、前記ばらつき品質データと比較される比較データと、を記憶する記憶部と、
前記プロセスデータをモニタするとともに、前記記憶部に前記プロセスデータの記憶を要求するモニタ部と、
前記ばらつき品質データと前記比較データとを比較して、前記比較データに対する再現性を示す再現指数を求め、前記再現指数が予め定められている値を下回った場合、前記レシピ情報に含まれる設定情報の補正値を算出する解析部と、
前記レシピ情報に含まれる設定情報を前記補正値で補正することが可能な制御部と、を含む基板処理装置が提供される。
（付記２）
付記１に記載の装置であって、
外部コンピュータ又は他の外部装置との間で通信を行う通信部をさらに備え、
前記比較データは、前記通信部を介して前記外部コンピュータ又は他の外部装置から受信し、前記記憶部に記憶されるよう構成される。
（付記３）
付記１に記載の装置であって、
前記ばらつき品質データは１枚の基板を処理する間に蓄積されるプロセスデータと基準となるプロセスデータより、単位時間当たりの差分の和を求め、複数枚の基板で繰り返し処理を行って得た前記基板複数枚分の前記差分の和より平均値と不偏分散を求めたものであり、
基準となる前記プロセスデータは、所定レベル以上の品質で基板処理を行う装置より取得したプロセスデータであり、
前記平均値は前記差分の和を処理した基板の枚数で割った結果であり、
前記不偏分散は処理した基板枚数分の差分の和と平均値より算出した結果である。
（付記４）
付記１に記載の装置であって、
前記レシピ情報は少なくとも１つ以上のステップを有し、
前記ステップでは温度設定値やガス流量設定値、圧力設定値のうち、少なくともいずれかを含むプロセス情報毎のデータの設定を行うことができ、
前記プロセスデータは、温度、ガス流量、圧力制御のうち、少なくとも１つ以上のプロセスデータであって、前記基板１枚の前記処理を行う間に前記モニタ部より逐次報告されるプロセスモニタデータであり、
前記ばらつき品質データは前記プロセスデータを前記ステップ単位で算出される。
（付記５）
付記１に記載の装置であって、
前記ばらつき品質データと前記比較データを使用してｔ検定と確率値（ｐ－Ｖａｌｕｅ）を算出し、
算出した前記確率値より前記再現指数を求める。
（付記６）
付記１に記載の装置であって、
前記再現指数の有効性判定は、前記予め定められている値により行う。
（付記７）
付記１に記載の装置であって、
前記予め定められている値とは、前記記憶部に記憶された装置パラメータに記述されている前記再現指数の閾値を示す。
（付記８）
付記１に記載の装置であって、
更に前記基板の処理状況を表示可能な表示部を有する。
（付記９）
付記８に記載の装置であって、
前記表示部は前記再現指数が前記予め定められている値を下回った場合、該当するメッセージデータを表示する。
（付記１０）
付記１に記載の装置であって、
前記制御部は前記再現指数が予め定められている値を下回った場合、前記補正値を使用して、記憶部に記憶されている対象のレシピの設定値の変更を行う。
（付記１１）
付記２に記載の装置であって、
前記通信部は前記再現指数が予め定められている値を下回った場合、該当するメッセージを前記外部コンピュータ又は他の外部装置に送信する。
（付記１２）
付記１に記載の装置であって、
前記解析部は前記再現指数が予め定められている値に同じ、または上回った場合、前記比較データに対して、再現性があると判断する。
（付記１３）
本開示の他の態様によれば、
基板を処理室に搬入する工程と、
基板の処理を実行する手順を記載したレシピ情報に基づいて、処理室で前記基板を処理するとともに、プロセスデータのモニタと、前記プロセスデータの記憶部への記憶を行う工程と、
複数の前記プロセスデータからばらつき品質データを算出する工程と、
前記ばらつき品質データと前記記憶部に記憶された比較データとを比較して、前記比較データに対する再現性を示す再現指数を求め、
前記再現指数が予め定めた値を下回った場合、前記レシピ情報に含まれる設定情報の補正値を算出する工程と、
前記レシピ情報に含まれる設定情報を、前記補正値で補正を行う工程と、を有する半導体装置の製造方法、あるいは基板処理方法が提供される。
（付記１４）
本開示のさらに他の態様によれば、
基板を処理室に搬入する手順と、
前記基板の処理を実行する手順を記載したレシピ情報に基づいて、前記処理室で前記基板を処理するとともに、プロセスデータのモニタと、前記プロセスデータの記憶部への記憶を行う手順と、
複数の前記プロセスデータからばらつき品質データを算出し、
前記ばらつき品質データと前記記憶部に記憶された比較データとを比較して、前記比較データに対する再現性を示す再現指数を求め、
前記再現指数が予め定めた値を下回った場合、前記レシピ情報に含まれる設定情報の補正値を算出する手順と、
前記レシピ情報に含まれる設定情報を、前記補正値で補正を行う手順と、をコンピュータによって基板処理装置に実行させるプログラム、または、該プログラムを記録した非一時的なコンピュータ読取可能な記録媒体が提供される。
上述した実施の形態は一例を示したものに過ぎず、以って本開示は上述した実施の形態に限定されるものではなく、本開示の主旨を逸脱しない範囲内で種々変更して実施することが可能である。そして、それらはすべて、本開示の技術思想に含まれるものである。また、本開示において、各構成要素は、矛盾が生じない限りは１つのみ存在しても２つ以上存在してもよい。
１ 基板処理装置
１００ ポッド
１０３ 真空搬送室
１１２ 真空搬送ロボット
１２１ 大気搬送室
１２４ 大気搬送ロボット
１３６～１３９ 処理室
２００ 基板
３００ 制御システム
３２０ 制御部
３２２ 記憶部
３２３ 外部記憶部
３２７ａ 表示部
３２７ｂ 操作部
３２８ 通信部
３２９ 解析部
３３０ モニタ部

Claims (5)

  1. 基板の処理を行う処理室と、
    基板の処理を実行する手順を記載したレシピ情報、複数の基板を処理する間に蓄積されるプロセスデータ、前記プロセスデータから算出されるばらつき品質データ、及び、前記ばらつき品質データと比較される比較データを記憶する記憶部と、
    前記プロセスデータをモニタするモニタ部と、
    前記ばらつき品質データと前記比較データとを比較して、前記比較データに対する再現性を示す再現指数を求め、前記再現指数が予め定められている値を下回った場合、前記レシピ情報に含まれる設定情報の補正値を算出する解析部と、
    前記レシピ情報に含まれる設定情報を前記補正値で補正することが可能な制御部と、を備える、
    基板処理装置。
  2. 前記ばらつき品質データは、１枚の基板を処理する間に蓄積されるプロセスデータと基準プロセスデータとの間の単位時間当たりの差分の和を求める処理を複数枚の基板で繰り返し行って得た前記基板複数枚分の前記差分の和から、平均値と不偏分散を求めることで得られるデータであり、
    前記基準プロセスデータは、所定レベル以上の品質で基板処理を行った際に得られたプロセスデータであり、
    前記平均値は、前記基板複数枚分の前記差分の和を、処理した基板の枚数で割って得られた値であり、
    前記不偏分散は、処理した基板の枚数分の前記差分の和と前記平均値より算出される値である、
    請求項１に記載の基板処理装置。
  3. 前記ばらつき品質データと前記比較データから、ｔ検定を用いて確率値（ｐ－Ｖａｌｕｅ）を算出し、
    算出した前記確率値より前記再現指数を求める、
    請求項１に記載の基板処理装置。
  4. 基板を処理室に搬入する工程と、
    前記基板の処理を実行する手順を記載したレシピ情報に基づいて、前記処理室で前記基板を処理するとともに、プロセスデータのモニタと、前記プロセスデータの記憶部への記憶を行う工程と、
    複数の前記プロセスデータからばらつき品質データを算出する工程と、
    前記ばらつき品質データと前記記憶部に記憶された比較データとを比較して、前記比較データに対する再現性を示す再現指数を求め、前記再現指数が予め定めた値を下回った場合、前記レシピ情報に含まれる設定情報の補正値を算出する工程と、
    前記レシピ情報に含まれる設定情報を、前記補正値で補正する工程と、を備える、
    半導体装置の製造方法。
  5. 基板を処理室に搬入する手順と、
    前記基板の処理を実行する手順を記載したレシピ情報に基づいて、前記処理室で前記基板を処理するとともに、プロセスデータのモニタと、前記プロセスデータの記憶部への記憶を行う手順と、
    複数の前記プロセスデータからばらつき品質データを算出する手順と、
    前記ばらつき品質データと前記記憶部に記憶された比較データとを比較して、前記比較データに対する再現性を示す再現指数を求め、前記再現指数が予め定めた値を下回った場合、前記レシピ情報に含まれる設定情報の補正値を算出する手順と、
    前記レシピ情報に含まれる設定情報を、前記補正値で補正する手順と、をコンピュータによって基板処理装置に実行させる、
    プログラム。
JP2021119835A 2021-07-20 2021-07-20 基板処理装置、半導体装置の製造方法及びプログラム Active JP7282837B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2021119835A JP7282837B2 (ja) 2021-07-20 2021-07-20 基板処理装置、半導体装置の製造方法及びプログラム
TW110131967A TWI818304B (zh) 2021-07-20 2021-08-30 基板處理裝置、半導體裝置之製造方法及程式
CN202111092954.6A CN115642104A (zh) 2021-07-20 2021-09-17 基板处理装置、半导体器件的制造方法及记录介质
KR1020210125759A KR102629399B1 (ko) 2021-07-20 2021-09-23 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
US17/484,101 US11387152B1 (en) 2021-07-20 2021-09-24 Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
US17/836,631 US20230027653A1 (en) 2021-07-20 2022-06-09 Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021119835A JP7282837B2 (ja) 2021-07-20 2021-07-20 基板処理装置、半導体装置の製造方法及びプログラム

Publications (2)

Publication Number Publication Date
JP2023015820A true JP2023015820A (ja) 2023-02-01
JP7282837B2 JP7282837B2 (ja) 2023-05-29

Family

ID=82323883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021119835A Active JP7282837B2 (ja) 2021-07-20 2021-07-20 基板処理装置、半導体装置の製造方法及びプログラム

Country Status (5)

Country Link
US (2) US11387152B1 (ja)
JP (1) JP7282837B2 (ja)
KR (1) KR102629399B1 (ja)
CN (1) CN115642104A (ja)
TW (1) TWI818304B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7304692B2 (ja) * 2018-12-13 2023-07-07 東京エレクトロン株式会社 基板処理方法および基板処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060155410A1 (en) * 2005-01-10 2006-07-13 Applied Materials Inc. Spilt-phase chamber modeling for chamber matching and fault detection
US20170300044A1 (en) * 2016-04-19 2017-10-19 Hitachi Kokusai Electric Inc. Substrate processing apparatus and apparatus management controller
JP2017194951A (ja) * 2016-04-19 2017-10-26 株式会社日立国際電気 基板処理装置、装置管理コントローラ、及びプログラム
US20190198405A1 (en) * 2017-12-22 2019-06-27 International Business Machines Corporation Statistical framework for tool chamber matching in semiconductor manufacturing processes
JP2020107002A (ja) * 2018-12-26 2020-07-09 キヤノン株式会社 情報処理装置およびその制御方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013135044A (ja) * 2011-12-26 2013-07-08 Hitachi High-Technologies Corp 半導体製造装置
WO2014065269A1 (ja) * 2012-10-24 2014-05-01 東京エレクトロン株式会社 補正値算出装置、補正値算出方法及びコンピュータプログラム
US9245768B2 (en) * 2013-12-17 2016-01-26 Applied Materials, Inc. Method of improving substrate uniformity during rapid thermal processing
JP6342670B2 (ja) * 2014-02-17 2018-06-13 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
KR102308587B1 (ko) * 2014-03-19 2021-10-01 가부시키가이샤 스크린 홀딩스 기판 처리 장치 및 기판 처리 방법
JP6254929B2 (ja) * 2014-11-26 2017-12-27 東京エレクトロン株式会社 測定処理装置、基板処理システム、測定用治具、測定処理方法、及びその記憶媒体
JP6579974B2 (ja) * 2015-02-25 2019-09-25 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、温度センサ及び半導体装置の製造方法
US20210157312A1 (en) * 2016-05-09 2021-05-27 Strong Force Iot Portfolio 2016, Llc Intelligent vibration digital twin systems and methods for industrial environments
JP2018206847A (ja) 2017-05-31 2018-12-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、プログラムおよび基板処理装置
US10579041B2 (en) * 2017-12-01 2020-03-03 Applied Materials, Inc. Semiconductor process control method
WO2019163295A1 (ja) * 2018-02-23 2019-08-29 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ クリーニング方法、半導体装置の製造方法、基板処理装置、及びプログラム
JP7124103B2 (ja) * 2018-09-27 2022-08-23 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法およびプログラム
US11133204B2 (en) * 2019-01-29 2021-09-28 Applied Materials, Inc. Chamber matching with neural networks in semiconductor equipment tools
JP6857675B2 (ja) * 2019-03-06 2021-04-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6999616B2 (ja) * 2019-08-07 2022-01-18 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060155410A1 (en) * 2005-01-10 2006-07-13 Applied Materials Inc. Spilt-phase chamber modeling for chamber matching and fault detection
US20170300044A1 (en) * 2016-04-19 2017-10-19 Hitachi Kokusai Electric Inc. Substrate processing apparatus and apparatus management controller
JP2017194951A (ja) * 2016-04-19 2017-10-26 株式会社日立国際電気 基板処理装置、装置管理コントローラ、及びプログラム
US20190198405A1 (en) * 2017-12-22 2019-06-27 International Business Machines Corporation Statistical framework for tool chamber matching in semiconductor manufacturing processes
JP2020107002A (ja) * 2018-12-26 2020-07-09 キヤノン株式会社 情報処理装置およびその制御方法

Also Published As

Publication number Publication date
JP7282837B2 (ja) 2023-05-29
CN115642104A (zh) 2023-01-24
KR102629399B1 (ko) 2024-01-25
TWI818304B (zh) 2023-10-11
KR20230014033A (ko) 2023-01-27
US11387152B1 (en) 2022-07-12
TW202305530A (zh) 2023-02-01
US20230027653A1 (en) 2023-01-26

Similar Documents

Publication Publication Date Title
US7738983B2 (en) Method of optimizing process recipe of substrate processing system
US7444572B2 (en) Built-in self test for a thermal processing system
US7165011B1 (en) Built-in self test for a thermal processing system
US9728432B2 (en) Method of degassing
US20180350642A1 (en) Method of Manufacturing Semiconductor Device
CN108074832A (zh) 异常探测装置
WO2014115643A1 (ja) 基板処理装置の異常判定方法、異常判定装置、及び基板処理システム並びに記録媒体
JP7282837B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
US10236223B2 (en) Substrate processing method, program, apparatus and system to determine substrate processing result
KR102512456B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
US10607869B2 (en) Substrate processing system and control device
KR20220123103A (ko) 처리 장치, 표시 방법, 반도체 장치의 제조 방법 및 프로그램
JP6864705B2 (ja) 基板処理装置、制御システム及び半導体装置の製造方法
US20220283572A1 (en) Display method and control device
JP2017168728A (ja) 制御装置、基板処理システム、基板処理方法及びプログラム
US20220259729A1 (en) Deposition system and deposition method
TW202249072A (zh) 資訊處理系統、溫度控制方法、及熱處理設備
JP7227351B2 (ja) 半導体装置の製造方法、予兆検知プログラム、及び基板処理装置
US9772624B2 (en) Control apparatus, substrate processing apparatus, and substrate processing system
TWI767326B (zh) 基板處理裝置、半導體裝置的製造方法、及預兆偵測程式
CN115125619B (zh) 一种外延片的冷却系统、方法、电子设备及存储介质
JP2012184461A (ja) 真空装置の異常検出方法及び真空装置及びプログラム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220323

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230517

R150 Certificate of patent or registration of utility model

Ref document number: 7282837

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150