JP2013135044A - 半導体製造装置 - Google Patents
半導体製造装置 Download PDFInfo
- Publication number
- JP2013135044A JP2013135044A JP2011283544A JP2011283544A JP2013135044A JP 2013135044 A JP2013135044 A JP 2013135044A JP 2011283544 A JP2011283544 A JP 2011283544A JP 2011283544 A JP2011283544 A JP 2011283544A JP 2013135044 A JP2013135044 A JP 2013135044A
- Authority
- JP
- Japan
- Prior art keywords
- recipe
- semiconductor manufacturing
- performance
- supplied
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】処理装置間の機差、装置の経時変化を自動的に補正して加工精度にバラツキの少ないデバイスを得る。
【解決手段】複数の半導体製造装置とこれら半導体製造装置をそれぞれ制御する制御装置を備え、供給される1つのレシピに従って複数の半導体製造装置を制御して、共通の半導体装置を製造する半導体製造装置において、前記レシピが使用された装置の前記レシピ使用時における性能と、前記複数の半導体製造装置のうち、これから使用する予定の半導体製造装置を使用することにより得られる装置性能との差データをもとに予め記憶されたレシピ補正用データを参照してレシピ補正量を算出し、算出したレシピ補正量をもとに前記供給されたレシピを補正して、前記これから使用する予定の半導体製造装置に供給する。
【選択図】図1
【解決手段】複数の半導体製造装置とこれら半導体製造装置をそれぞれ制御する制御装置を備え、供給される1つのレシピに従って複数の半導体製造装置を制御して、共通の半導体装置を製造する半導体製造装置において、前記レシピが使用された装置の前記レシピ使用時における性能と、前記複数の半導体製造装置のうち、これから使用する予定の半導体製造装置を使用することにより得られる装置性能との差データをもとに予め記憶されたレシピ補正用データを参照してレシピ補正量を算出し、算出したレシピ補正量をもとに前記供給されたレシピを補正して、前記これから使用する予定の半導体製造装置に供給する。
【選択図】図1
Description
本発明は、半導体製造技術に係り、特に、各半導体製造装置間の性能差に基づく製品のバラツキを抑制することのできる半導体製造技術に関する。
半導体製造装置は多くの構成要素、例えば、エッチング処理室、該処理室内にウエハを載置するための電極、ウエハを搬入出するためのゲートバルブ等を備える。
また、エッチングプロセスを行うためのプラズマを発生させるサブシステムとして、エッチングガスを供給するためのマスフローコントローラ、プラズマを発生させるための高周波電源、処理室内を一定の圧力に制御する圧力制御システム等を備える。
さらに、処理室を覆う石英部品、処理室壁面のコーティング材、ウエハを電極に保持するための静電吸着膜等も重要な部品であり、これらのプラズマにさらされる部分はエッチングが行われる環境を清浄に保つため定期的に清掃、あるいは交換がなされる。
前記構成要素のうち、構造部材に関しては機械加工あるいは鋳造により製作されるため、交換部品には製作誤差が発生する。特に石英部品については高周波電力の透過性、終点判定感度上の要求から透明石英が必要となるが、石英は透明化する際のフレーミング処理によって寸法精度が大きく変化する。
また、静電吸着膜は、溶射や焼結により製造されるが製造工程時の条件により膜厚、組成等のばらつきが発生する。
また、マスフローコントローラ、高周波電源等のサブシステムにおいて用いられる流量検出センサ、電力測定センサ等のセンサ類には一定のばらつきが含まれる。
このように、ひとつのエッチング処理装置は、これら多くの構成部品が組み合わされて構成されるため、処理装置全体を見た場合、全く同じ性能の装置は存在せず、必ずなんらかの相違点があることになる。
この相違点の総体がそのエッチング装置の性能に影響を及ぼし、処理装置間の性能差として現れる。
以下、この処理装置間の性能差を機差と呼ぶ。
機差の例としては、同一エッチングレシピを複数の処理装置で実行した際に得られる処理結果、例えばCD寸法、エッチングレート、対マスクあるいは対下地との選択比、ダメージの差等を挙げることができる。
また、処理室単体性能としてのリーク量の相違や製品処理時の異物発生数の相違等も広義の機差といえる。
これら機差の原因を個々の構成要素に還元して指摘することは難しく、また前述のように個々の要素は必ずばらつきを含んでいるため機差は不可避的に発生する。しかし、出現する機差の程度と処理対象であるウエハの構造との関係は薄いと考えられる。
このことは、デバイスのパターン寸法が小さくなればなるほど、機差の加工精度に与える影響が大きくなることを意味する。すなわち、デバイスの微細化に伴い従来は不要であった機差を補正する手段が必要となってくる。
また、エッチング装置は、処理を重ねるとエッチング処理時に発生した反応生成物が処理室の各部に付着し、これら付着した反応生成物(デポ物)によるプロセスへの影響は処理枚数に応じて大きくなる。例えば、多結晶シリコン膜をフッ素系ガスでエッチングしトランジスタのゲート電極構造を形成する工程を考えると、エッチングの進行に従って反応生成物であるフッ化シリコンが生成され、処理室内に拡散する。この生成物は気相であり殆どが排気装置より排気されるが、一部は処理装置壁面に接触し付着してデポ物となる。
デポ物は、エッチング処理枚数の増加に伴い増加するが、一方で、付着したデポ物は一定の割合で壁面より離脱する。処理室内全体でみると気相のフッ化シリコンは処理枚数の増加に従って増加していく。
また、一部のフッ化シリコンガスはエッチング中のウエハ上に入射しそこでデポ物となる。このデポ物はエッチング処理時にゲート電極に側壁保護膜を形成する等の有用な働きを行うが、デポ物が過剰になると側壁のエッチングが十分行われない状態となる。この場合は完成した電極パターンのCD寸法が大きくなる。
このように同一処理装置においても処理枚数経過に伴い性能がシフトしていく現象がみられ、これを経時変化と呼ぶ。経時変化には他にデポ物による異物増加や温度変化による性能シフト等がある。
前記デポ物は、定期的にプラズマクリーニングを実施することによりある程度除去することができる。しかし、プラズマが届かない部分では除去されず増加するのみとなる。
また、処理室を構成する部品とエッチングガスの化合物もデポ物として生成される。例えば、生成されたフッ化アルミニウムのような物質はプラズマでは除去し難いといわれている(特許文献1)。
また、デポとは逆に、プラズマのアタックにより電極等のコーティング材が薄くなり遂には下地金属が露出し、露出した部分から金属汚染が発生することがある。このため、コーティングが施された部品は定期的に交換する必要がある。
以上述べたデポ物の除去、消耗部品の交換のため、処理室は、一定間隔で大気解放し、人手による清掃および部品交換をしなければならない。このような処理をウェットクリーニングと呼ぶ。
ウェットクリーニングにより装置性能は初期状態に近づけることができる。しかし、完全に初期状態と同一な状態となることはない。特に部品交換を伴った場合には交換された部品のばらつきにより装置性能は変動する。
以上述べたように、半導体製造装置は、装置間の機差、装置運転時に徐々に性能が変化する経時変化、ウェットクリーニングあるいは部品交換により生じる不連続な経時変化の3種類の性能シフトがある。更に、製造対象デバイスが微細化するにつれて処理結果に対する機差および経時変化要因の寄与する割合が大きくなる。このため、機差よび経時変化を補正する技術が求められる。
更に、近年の大規模ファウンドリーのように多数の装置を同一製造ライン内に配置し、常に新しい回路構成のデバイスの製造が求められている状況では、同一のプロセスレシピを提供することにより、どの装置を用いても同一性能のデバイスが得られるように、機差を自動的に補正する手段を備えることが望まれる。
本発明はこれらの問題点に鑑みてなされたもので、同一仕様の装置が複数存在する製造ラインにおいて、製造装置間の機差、装置の経時変化を自動的に補正して加工精度にバラツキの少ないデバイスを得ることにある。
本発明は上記課題を解決するため、次のような手段を採用した。
複数の半導体製造装置とこれら半導体製造装置をそれぞれ制御する制御装置を備え、供給される1つのレシピに従って複数の半導体製造装置を制御して、共通の半導体装置を製造する半導体製造装置において、前記レシピが使用された装置の前記レシピ使用時における性能と、前記複数の半導体製造装置のうち、これから使用する予定の半導体製造装置を使用することにより得られる装置性能との差データをもとに予め記憶されたレシピ補正用データを参照してレシピ補正量を算出し、算出したレシピ補正量をもとに前記供給されたレシピを補正して、前記これから使用する予定の半導体製造装置に供給する。
本発明は、以上の構成を備えるため、処理装置間の機差、装置の経時変化を自動的に補正して加工精度にバラツキの少ないデバイスを得ることができる。
以下、本発明の実施形態を添付図面を参照しながら説明する。図1は、本実施形態にかかる半導体製造システムを説明する図である。この図では、半導体製造ラインにおけるエッチング工程を示している。エッチング工程には、ゲート電極形成用、絶縁用深溝加工用、配線形成工程用等の多くの工程があるが、図1に示すエッチング装置は全て同一工程の処理を行う装置であるとする。なお、近年のエッチング装置はクラスターツールと呼ばれる、一つのエッチング装置内に複数の処理室を持つものが一般的であるが、機差は各エッチング処理室間の性能差であること、およびクラスタツール単位の表記は煩雑となるため、図1では処理室を識別する記号(#1、〜#m)を用いて説明する。
図1に示すように、各エッチング装置21,22,・・・2nの近傍にはレール11が敷設され、このレール上には、被処理材料であるウエハを格納したカセットもしくはFOUPと呼ばれるケースを搭載した搬送ロボット12が配置される。なお、このウエハの搬送、処理される単位はロットと呼ばれる。また、各装置は生産ライン管理用のホストコンピュータ1に接続され、オンラインで運転される。
装置制御コンピュータ3は、各エッチング装置の入出力処理、ウエハ搬送等のシーケンス制御、エッチングレシピの実行、実行結果の保存、報告等、エッチング装置に関する全ての情報処理を実行する。なお、装置制御コンピュータ3はホスト用通信回線13を介して前記ホストコンピュータ1と接続される。また、エッチング装置2および装置制御コンピュータ3はEES(equipment engineering system)通信回線を通して機差管理コンピュータ6と接続される。なお、EES通信回線14はホスト用通信回線13とは別に各装置間を接続し情報処理を行うための通信回線である。また、このEES通信回線には、エッチング処理後の処理結果を測定するための測定装置10が接続される。
また、装置制御コンピュータ3および機差管理コンピュータ6には、それぞれ記憶装置4,7が接続されており、記憶装置4にはレシピ補正用データ5が、記憶装置7にはレシピ管理データ8および機差管理データ9が格納されている。
図2は、ホストコンピュータ、装置制御コンピュータおよび機差管理コンピュータの処理を説明する図である。
エッチング処理に際しては、まず、ホストコンピュータ1は、搬送ロボット12により、ウエハを収納したカセット(ロット)を、例えばエッチング装置2nに搬送する(ステップS11)。また、ホストコンピュータ1は装置制御コンピュータ3に対してレシピを送信し、ロット処理を開始させる(ステップS12,13)。
なお、装置制御コンピュータ3がステップS12において受信したレシピは各エッチング装置に共通のレシピであり、受信したレシピを、そのまま各処理装置で実行すると、機差によりエッチング処理の結果は使用するエッチング装置毎にまちまちとなる(受信したレシピを作成したエッチング装置を用いたときと同じ処理結果は得られない)。このため、装置制御コンピュータ3は、例えばエッチング装置2n(処理室#m)でのロット処理に先立ち、受信したレシピのID(識別番号)を機差管理コンピュータ6に送信して、前記受信したレシピを作成したエッチング装置(処理室#2)とこれからそのレシピを実行する装置(処理室#m)との機差情報を問い合わせる(ステップS21)。
機差管理コンピュータ6は、受信したレシピIDおよび記憶装置7に格納しているレシピ管理データをもとに、受信したレシピを作成した装置(処理室#2)および作成日時の情報を得る(ステップS31)。
次いで、記憶装置7に記憶した機差管理データを参照し、レシピを作成した装置(処理室#2)のレシピを作した時点での装置性能、およびこれからそのレシピを実行する装置(処理室#m)の現時点での性能を取得し、これらの差から性能差を算出し、前記問い合わせを行った装置制御コンピュータ3に性能差データを返信する(ステップS32〜35)。
装置制御コンピュータ13は返信された前記性能差データ、および記憶装置4に格納されたレシピ補正用データをもとにレシピ補正量を算出し、該補正量にしたがって前記受信したレシピ内容を補正し、補正されたレシピを用いてエッチング処理を実行する(ステップS22〜24)。
なお、前記補正、すなわち、経時変化によるエッチング性能の変動の補正には、ロット内での変動の補正とロット間での変動の補正があり、必要に応じて両者を組み合わせて適用する。
図1の例では、ロット内での補正は、エッチング装置毎にウエハを1枚処理する毎にレシピの補正を行う。ロット間での補正は、機差管理コンピュータ6により、ロット処理に着手する毎に補正のための処理が実行される。
図3は、レシピ管理データの構成例を示す図である。レシピ管理データには、レシピ毎に、そのレシピがどのエッチング装置(処理室)で、いつ構築されたかが記録されている。
装置制御コンピュータ3は、ステップS31において、ホストコンピュータより受信したレシピのIDをもとに図3のレシピ管理データを参照し、当該レシピの情報を取得する。
半導体製造ラインを構成する各プロセス処理装置は、新規のデバイスを製作する毎に、適応するレシピの構築が行われる。ここで、新規のデバイスとはデバイス設計ルールが同一で回路構成が異なるものを指す。例えば、グラフィックコントローラ製造に用いていたトランジスタあるいは配線回路等の設計手法をそのまま用いて作成された新たなゲートアレイ等を指す。
このような場合には、基本回路構成は同一であるので、プロセスレシピも基本的には同一のものを流用できる。しかし、例えばエッチング工程では回路構成の相違に応じてエッチングする面積が異なったり、デバイスチップ内のパターン粗密度合いが異なったりする。このため、個々のデバイス毎にレシピを再構築することが必要となる。
このような、レシピの再構築は、ファウンドリーと呼ばれる受託生産ラインでは通常の手法であり、新規受注の都度再構築が行われる。このため、前述のような生産形態ではいつ新規のレシピが構築されたか明確でない場合が多い。
また、レシピを開発するエッチング装置はライン内で固定されている場合もあるが、基本的には固定されていないと考えられる。仮に特定の装置に固定化されていたとしても、装置性能には、レシピの開発時期に応じた経時変化が加わっているため、装置性能は開発の都度異なっていることになる。
従って、機差の合わせこみをする(レシピを作した時点での装置性能、およびこれからそのレシピを実行する装置(処理室#m)との性能の差を求める)ためには、処理レシピがどの処理室で、いつ構築されたかの情報が必要となる。
図4,5は、機差管理データを示す図である。機差管理データは、図4に示す初期性能データと図5に示す性能履歴データにより構成される。
初期性能データは各処理室の立ち上げ時(納入時)に測定したエッチング性能を記録したものである。また、性能履歴データは各処理室の性能が時間的にどのように変化していったかを記録したデータである。このデータは、基本的にはウェットクリーニング時に性能シフトが発生する毎、すなわち、ウェットクリーニングおよび部品を交換した後に、ダミーウエハによるならし放電を実施し、処理室内の状況が安定した時点でテストウエハを処理することにより測定したデータである。
図6は、図4と図5を組み合わせて、処理室毎のCD値の変化を時系列で模式的に示した図である。
通常、処理装置は同一ラインの全装置が同時に設置されることはなく、時間を空けて順次設置される。このため、最初に設置された装置から最新に設置された装置までの期間が数か月以上になることもある。
この期間においても、処理したデバイスの性能は徐々に変化している。このため装置性能は、厳密には比較しようとする時点での横並びでしか比較できない。
図6において、時点aにおいてエッチング処理室(#2)を用いて作成したレシピを、時点c(現在時点)において、エッチング処理室(#m)で実行する場合を考える。
まず、時点bにおける初期性能データより、処理室(#m)と処理室(#2)との性能差ΔCDxを求める。次に、性能履歴データをもとに、処理室(#2)において、レシピを作成した時点(時点a)と処理室(#m)との性能差比較が可能な時点(時点b)の間に生じた経時変化分ΔCDyを求める。
さらに、処理室(#m)においても同様に性能履歴データをもとに処理室の立上時点(時点b)と現時点(時点c)の間に生じた経時変化量ΔCDzを求める。そして、これら3者を合計することにより、レシピを作成した時点での処理室(#2)の性能と、これからそのレシピを実行する装置(処理室#m)との性能の差を得ることができる。
性能差ΔCD=ΔCDx+ΔCDy+ΔCDz
この値は装置制御コンピュータ3に返信される(ステップS32〜35)。
この値は装置制御コンピュータ3に返信される(ステップS32〜35)。
図7は、レシピ補正用データの例を示す図であり、ガスnの流量とCD値の関連が記載されている。この図を参照することにより、前記性能差となる前記ΔCDを補正するに要するガス流量を算出することができる(ステップS23)。
ところで、経時変化の補正にはロット内の補正とロット間の補正がある。
図8は、ロット内でCD値がどのように変動するかを測定した実測データテーブルである。このような実測データを予め用意しておき、処理するウエハのロット内の順序にしたがって、例えば図7に示す補正データをガス流量の設定値の補正に適用することにより、ウエハ毎のCD値のバラツキを補正することができる。
また、図1に示す測定装置を用いてエッチング処理後のウエハのCD寸法等を測定することにより、装置の最新の処理性能(ウエハ毎の処理性能)を得ることができる。
上述の例では、図5の性能履歴データテーブル(図6に示す処理室毎の処理性能)をもとに装置性能を参照したが、このテーブルに代えて前記測定値を参照することができる。この場合にはロット間の経時変化を補正することができる。
以上説明したように、本実施形態によれば、レシピの作成に供された処理装置の前記レシピ作成時における処理性能と、これから使用する予定の処理装置を使用することにより得られる装置性能との差データをもとに予め記憶されたレシピ補正用データを参照してレシピ補正量を算出して、前記レシピを補正して前記これから使用する予定の処理装置に供給するので、処理理装置間の機差、処理装置の経時変化を自動的に補正して加工精度にバラツキの少ないデバイスを得ることができる。
1 ホストコンピュータ
2 エッチング装置
3 装置制御コンピュータ
4 記憶装置
5 レシピ補整用データ
6 機差管理コンピュータ
7 記憶装置
8 レシピ管理データ
9 機差管理データ
10 測定装置
11 レール
12 搬送ロボット
13 ホスト通信回線
14 EES通信回線
2 エッチング装置
3 装置制御コンピュータ
4 記憶装置
5 レシピ補整用データ
6 機差管理コンピュータ
7 記憶装置
8 レシピ管理データ
9 機差管理データ
10 測定装置
11 レール
12 搬送ロボット
13 ホスト通信回線
14 EES通信回線
Claims (4)
- 複数の半導体製造装置とこれら半導体製造装置をそれぞれ制御する制御装置を備え、供給される1つのレシピに従って複数の半導体製造装置を制御して、共通の半導体装置を製造する半導体製造装置において、
前記レシピが使用された装置の前記レシピ使用時における性能と、前記複数の半導体製造装置のうち、これから使用する予定の半導体製造装置を使用することにより得られる装置性能との差データをもとに予め記憶されたレシピ補正用データを参照してレシピ補正量を算出し、算出したレシピ補正量をもとに前記供給されたレシピを補正して、前記これから使用する予定の半導体製造装置に供給することを特徴とする半導体製造装置。 - 複数の半導体製造装置とこれら半導体製造装置をそれぞれ制御する制御装置を備え、供給される1つのレシピに従って複数の半導体製造装置を制御して、共通の半導体装置を製造する半導体製造装置において、
前記複数の半導体製造装置の機差を管理する機差管理装置を備え、機差管理装置は、前記供給されたレシピに付与された識別番号をもとに、レシピ管理データを検索して前記レシピが使用された半導体製造装置、および使用された時期を検索し、
さらに、前記レシピが使用された装置の前記レシピ使用時における性能、および前記複数の半導体製造装置のうち、これから使用する予定の半導体製造装置を使用することにより得られる装置性能を、機差管理データを検索して取得し、取得した前記レシピ使用時における性能と、前記複数の半導体製造装置のうち、これから使用する予定の半導体製造装置を使用することにより得られる装置性能との差を性能差データとして算出し、
前記装置制御装置は、前記性能差データをもとに予め記憶されたレシピ補正用データを参照してレシピ補正量を算出し、算出したレシピ補正量をもとに前記供給されたレシピを補正して、前記これから使用する予定の半導体製造装置に供給することを特徴とする半導体製造装置。 - 請求項1記載の半導体製造装置において、
前記性能差データは、前記レシピが使用された装置におけるレシピ使用時から性能比較が可能な時点までの経時変化分、これから使用する予定の装置における前記性能比較が可能な時点から現時点までの経時変化分、および性能比較が可能な時点における前記レシピが使用された装置とこれから使用する予定の装置における性能差の和として算出することを特徴とする半導体製造装置。 - 複数の半導体製造装置とこれら半導体製造装置をそれぞれ制御する制御装置を備え、供給される1つのレシピに従って複数の半導体製造装置を制御して、共通の半導体装置を製造する半導体製造方法において、
前記レシピが使用された装置の前記レシピ使用時における性能と、前記複数の半導体製造装置のうち、これから使用する予定の半導体製造装置を使用することにより得られる装置性能との差データをもとに予め記憶されたレシピ補正用データを参照してレシピ補正量を算出し、算出したレシピ補正量をもとに前記供給されたレシピを補正して、前記これから使用する予定の半導体製造装置に供給することを特徴とする半導体製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011283544A JP2013135044A (ja) | 2011-12-26 | 2011-12-26 | 半導体製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011283544A JP2013135044A (ja) | 2011-12-26 | 2011-12-26 | 半導体製造装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013135044A true JP2013135044A (ja) | 2013-07-08 |
Family
ID=48911559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011283544A Pending JP2013135044A (ja) | 2011-12-26 | 2011-12-26 | 半導体製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013135044A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017163025A (ja) * | 2016-03-10 | 2017-09-14 | 東京エレクトロン株式会社 | 処理プロセスを調整する方法 |
JP2018056174A (ja) * | 2016-09-26 | 2018-04-05 | 株式会社日立国際電気 | 記録媒体、プログラム、半導体装置の製造方法および基板処理装置。 |
JP2019021833A (ja) * | 2017-07-20 | 2019-02-07 | 株式会社Kokusai Electric | 基板処理システム、半導体装置の製造方法およびプログラム |
JP2019114695A (ja) * | 2017-12-25 | 2019-07-11 | 東京エレクトロン株式会社 | 基板処理方法 |
KR20230014033A (ko) * | 2021-07-20 | 2023-01-27 | 가부시키가이샤 코쿠사이 엘렉트릭 | 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체 |
WO2023144874A1 (ja) * | 2022-01-25 | 2023-08-03 | 株式会社日立ハイテク | 装置診断装置、半導体製造装置システムおよび半導体装置製造システム |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005191365A (ja) * | 2003-12-26 | 2005-07-14 | Semiconductor Leading Edge Technologies Inc | 量産移管支援システム |
JP2007305022A (ja) * | 2006-05-15 | 2007-11-22 | Olympus Corp | 処理条件管理装置および処理条件管理方法 |
-
2011
- 2011-12-26 JP JP2011283544A patent/JP2013135044A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005191365A (ja) * | 2003-12-26 | 2005-07-14 | Semiconductor Leading Edge Technologies Inc | 量産移管支援システム |
JP2007305022A (ja) * | 2006-05-15 | 2007-11-22 | Olympus Corp | 処理条件管理装置および処理条件管理方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017163025A (ja) * | 2016-03-10 | 2017-09-14 | 東京エレクトロン株式会社 | 処理プロセスを調整する方法 |
JP2018056174A (ja) * | 2016-09-26 | 2018-04-05 | 株式会社日立国際電気 | 記録媒体、プログラム、半導体装置の製造方法および基板処理装置。 |
JP2019021833A (ja) * | 2017-07-20 | 2019-02-07 | 株式会社Kokusai Electric | 基板処理システム、半導体装置の製造方法およびプログラム |
JP2019114695A (ja) * | 2017-12-25 | 2019-07-11 | 東京エレクトロン株式会社 | 基板処理方法 |
JP6999410B2 (ja) | 2017-12-25 | 2022-01-18 | 東京エレクトロン株式会社 | 基板処理方法 |
KR20230014033A (ko) * | 2021-07-20 | 2023-01-27 | 가부시키가이샤 코쿠사이 엘렉트릭 | 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체 |
KR102629399B1 (ko) * | 2021-07-20 | 2024-01-25 | 가부시키가이샤 코쿠사이 엘렉트릭 | 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램 |
WO2023144874A1 (ja) * | 2022-01-25 | 2023-08-03 | 株式会社日立ハイテク | 装置診断装置、半導体製造装置システムおよび半導体装置製造システム |
JPWO2023144874A1 (ja) * | 2022-01-25 | 2023-08-03 | ||
JP7406045B2 (ja) | 2022-01-25 | 2023-12-26 | 株式会社日立ハイテク | 装置診断装置、半導体製造装置システムおよび半導体装置製造システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6598745B2 (ja) | 半導体製造機器内の消耗部品の摩耗検出 | |
JP2013135044A (ja) | 半導体製造装置 | |
CN102737945B (zh) | 等离子体处理装置、等离子体处理方法 | |
US10879092B2 (en) | Fault detection using showerhead voltage variation | |
US8295966B2 (en) | Methods and apparatus to predict etch rate uniformity for qualification of a plasma chamber | |
TWI713581B (zh) | 用於半導體設備之匹配腔室性能的方法 | |
JP2002231596A (ja) | 半導体装置の製造方法および製造システム | |
WO2007086316A1 (ja) | 重ね合わせ管理方法及び装置、処理装置、測定装置及び露光装置、デバイス製造システム及びデバイス製造方法、並びにプログラム及び情報記録媒体 | |
US10818481B2 (en) | Smart device fabrication via precision patterning | |
US20150253762A1 (en) | Integrated management system, management device, method of displaying information for substrate processing apparatus, and recording medium | |
KR102527489B1 (ko) | 웨이퍼의 다른 cd (critical dimension) 를 예측하기 위해 피드포워드 cd 데이터를 사용하는 가상 계측 시스템들 및 방법들 | |
US8785303B2 (en) | Methods for depositing amorphous silicon | |
JP2020004957A (ja) | 半導体装置の製造方法、部品の管理方法、基板処理装置及び基板処理プログラム | |
TWI460789B (zh) | Whether to proceed with the processing of judgment methods and memory media | |
CN110273138B (zh) | 成膜装置的清洗方法、运用方法以及成膜装置 | |
JP2014099437A (ja) | 半導体装置の製造方法 | |
JP2008117987A (ja) | 減圧cvd装置およびそのクリーンニング方法 | |
CN107924803A (zh) | 用于等离子体蚀刻过程的单晶片实时蚀刻速率及均匀度预测器 | |
JP6119400B2 (ja) | 半導体製造装置及び半導体装置の製造方法 | |
US11535931B2 (en) | Method of manufacturing semiconductor device, method of managing parts, and recording medium | |
TW202336898A (zh) | 用以監測基板處理系統中靜電卡盤之效能的系統 | |
TW202411465A (zh) | 成膜裝置、及半導體裝置之製造方法 | |
JPH10199817A (ja) | 成膜装置 | |
Shiga et al. | Seasoning Optimization by Using Optical Emission Spectroscopy | |
JP2008288420A (ja) | 半導体製造装置およびそのクリーニング方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150728 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151208 |