CN101165617A - 基板处理系统的处理方案最佳化方法 - Google Patents

基板处理系统的处理方案最佳化方法 Download PDF

Info

Publication number
CN101165617A
CN101165617A CNA2007101944829A CN200710194482A CN101165617A CN 101165617 A CN101165617 A CN 101165617A CN A2007101944829 A CNA2007101944829 A CN A2007101944829A CN 200710194482 A CN200710194482 A CN 200710194482A CN 101165617 A CN101165617 A CN 101165617A
Authority
CN
China
Prior art keywords
processing
scheme
process recipe
principal computer
board treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101944829A
Other languages
English (en)
Other versions
CN101165617B (zh
Inventor
山地要
铃木清司
竹永裕一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101165617A publication Critical patent/CN101165617A/zh
Application granted granted Critical
Publication of CN101165617B publication Critical patent/CN101165617B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B13/00—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion
    • G05B13/02—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric
    • G05B13/0205—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric not using a model or a simulator of the controlled system
    • G05B13/021—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric not using a model or a simulator of the controlled system in which a variable is automatically adjusted to optimise the performance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Medical Informatics (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Evolutionary Computation (AREA)
  • Metallurgy (AREA)
  • Software Systems (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提供一种基板处理系统的处理方案最佳化方法，该基板处理系统通过网络连接有根据处理方案执行被处理基板的成膜处理的基板处理装置、进行处理方案最佳化计算的数据处理装置和主计算机。本发明包括：测量由基板处理装置进行成膜处理的被处理基板的膜厚的工序；当测量的膜厚与目标膜厚有偏差且此偏差超过允许范围时，从主计算机向基板处理装置发送处理方案最佳化处理执行指令的工序；根据来自主计算机的处理方案最佳化处理执行指令，从基板处理装置向数据处理装置发送必要的数据，在该数据处理装置中，为了以获得目标膜厚的方式计算出最佳处理方案而执行处理方案最佳化计算，并根据该结果更新基板处理装置中的处理方案的工序。

Description

基板处理系统的处理方案最佳化方法
技术领域
本发明涉及一种处理基板系统的处理方案的最佳化方法。
背景技术
在半导体器件的制造中，为了对被处理基板、例如半导体晶片(以下简称为“晶片”)实施成膜、扩散、退火、蚀刻等处理，使用各种各样的基板处理装置。作为这种基板处理装置，可列举出例如，通过对晶片实施热处理而在晶片上形成氧化膜等薄膜的热处理装置。例如，在包括立式热处理炉的立式热处理装置中，在称为晶片舟(wafer boat：晶舟)的保持器具中以搁板状保持多片晶片，将该晶片舟搬入热处理炉中，进行成膜处理。
然而，例如按照应该成膜的薄膜的种类、膜厚等，根据包含设定压力、加热器设定温度、气体流量等各种处理条件的处理方案(处理参数的设定值)来执行晶片的成膜处理。通过反复执行如下的作业来使处理方案最佳化，即在实际中在晶片舟中装满调整用晶片(dummywafer：模拟晶片)执行成膜处理，根据此处理结果调整处理方案。
更具体地，通过执行以下的处理来执行处理方案的最佳化处理，即利用膜厚测量装置测量在晶片上成膜的薄膜的厚度，将该膜厚数据通过例如软盘等记录介质由操作者的操作存入到热处理装置中，或自动发送给热处理装置，在测量出的膜厚数据和目标膜厚没有偏差时计算出处理方案(例如，参照日本特开2001-217233号公报、日本特开2002-43300号公报)。
但是，由热处理装置等的基板处理装置自身执行用于使处理方案最佳化的数据处理运算时，就会存在较大的运算负担。由此，产生所谓的基板处理装置的晶片处理的生产率下降的问题。为了避免此情况，现阶段，单独构成用于该运算的数据处理装置(例如高级分组控制器(advance group control))，通过网络连接数据处理装置和基板处理装置，从基板处理装置向数据处理装置发送所有必要的数据，在数据处理装置中执行用于使处理方案最佳化的计算处理(例如，参照日本特开2003-217995号公报)。
于是，在近年来的半导体器件的制造中，能够使用主计算机进行生产管理。因此，希望在主计算机侧管理相对于晶片的加工处理的目标值(例如在晶片上形成的薄膜的目标厚度)等，能够在实际的处理结果偏离目标值的情况下，利用来自主计算机侧的指令执行使处理方案最佳化的计算处理。
但是，在现有技术中，在基板处理装置侧管理膜厚的目标值等，利用来自基板处理装置侧的指令执行用于使处理方案最佳化的计算处理。即，不能利用来自主计算机侧的指令执行用于使处理方案最佳化的处理。
这一点是众所周知的，在主计算机侧接收膜厚数据和处理条件，并执行最佳化计算，使工艺方案最佳化(例如，参照日本特开2004-319574号公报)。但是，在主计算机侧执行包含晶片处理条件的最佳化计算的所有处理时，主计算机侧的负担就会增大，因此就会产生工厂整体的生产率下降这样的问题。
发明内容
本发明是鉴于上述情况而完成的，其的目的在于提供一种根据来自主计算机的指令，基板处理装置能够在数据处理装置中执行处理方案的最佳化计算的基板处理装置系统的处理方案最佳化方法。
本发明提供一种基板处理系统的处理方案最佳化方法，其中该基板处理系统通过网络连接根据处理方案执行被处理基板的成膜处理的基板处理装置、进行上述处理方案的最佳化计算的数据处理装置和主计算机；该处理方案最佳化方法的特征在于，包括：测量由上述基板处理装置成膜处理后的被处理基板的膜厚的工序；当测量得到的膜厚与目标膜厚有偏差且此偏差超过允许范围时，从上述主计算机向上述基板处理装置发送处理方案最佳化处理执行指令的工序；以及根据来自上述主计算机的处理方案最佳化处理执行指令，从上述基板处理装置向上述数据处理装置发送必要的数据，在该数据处理装置中为了以获得目标膜厚的方式计算出最佳处理方案而执行处理方案最佳化计算，并根据该结果更新上述基板处理装置中的处理方案的工序。
根据本发明，基板处理装置接收来自主计算机的指令，在数据处理装置中执行处理方案的最佳化计算。由此，可以根据来自主计算机的指令执行处理方案最佳化处理。由此，能够在主计算机侧管理加工处理的目标值(例如膜厚目标)等。因此，也能够在主计算机侧执行能否执行处理方案最佳化处理的判断。由此，对于在与目标值存在任意程度偏差时，也能够在主计算机侧自由地设定、管理是否执行最佳化处理等。此外，根据本发明，根据来自主计算机侧的指令，能够自动地执行处理方案的最佳化。
此外，由最佳化计算得到的处理方案，能够向主计算机侧发送而不需要等待下一指令，在基板处理装置侧直接更新得到。由此，能够暂时结束处理方案最佳化处理。由此，能够防止所谓的因等待来自主计算机侧的指示而使得处理方案最佳化处理变为忙状态、基板处理装置无法接受其它处理的情况。
根据本发明的方法，优选还包括更新处理方案时，从上述基板处理装置向上述主计算机发送该更新后的处理方案的工序，和利用主计算机判断能否允许更新后的处理方案的工序。
此情况下，在主计算机侧，向基板处理装置发送下一个被处理基板的处理执行指令之前，能够判断能否允许更新的处理方案。此外，即使由处理方案最佳化计算自动得到的处理方案未能允许也无妨，都能够防止该方案在下一个被处理基板的处理中使用。
更优选地，在由上述主计算机判断为能允许更新后的处理方案时，对上述基板处理装置发送下一个基板处理执行指令；在由上述主计算机判断为不能允许更新后的处理方案时，对上述基板处理装置发送用于将处理方案还原成更新前的处理方案的处理方案还原指令。由此，利用更新前的处理方案执行被处理基板的成膜处理之后，能够再次执行处理方案的最佳化计算。
此外，优选利用与上述主计算机连接的膜厚测量装置来执行测量上述被处理基板的膜厚的工序。或者，优选利用与上述基板处理装置连接的膜厚测量装置来执行测量上述被处理基板的膜厚的工序。
此外，本发明提供一种基板处理系统的处理方案最佳化方法，其中该基板处理系统通过网络连接有根据处理方案执行被处理基板的处理的基板处理装置、进行上述处理方案的最佳化计算的数据处理装置和主计算机；该处理方案最佳化方法特征在于，包括：在适合规定条件的情况下，从上述主计算机向上述基板处理装置发送处理方案最佳化处理执行指令的工序；根据来自上述主计算机的处理方案最佳化处理执行指令，从上述基板处理装置向上述数据处理装置发送必要的数据(例如，处理方案的数据及由此处理方案的处理结果即上述被处理基板的膜厚的数据)，在该数据处理装置中执行用于算出最佳处理方案的处理方案最佳化计算，并根据该结果更新上述基板处理装置中的处理方案的工序。
根据本发明，能够根据来自主计算机的指令执行处理方案最佳化处理。
优选地，根据本发明的方法，还包括：更新处理方案时，从上述基板处理装置向上述主计算机发送该更新后的处理方案的工序；和利用该主计算机判断能否允许更新后的处理方案的工序。
此情况下，更优选地，在由上述主计算机判断为能允许更新后的处理方案时，对上述基板处理装置发送下一个基板处理执行指令；在由上述主计算机判断为不能允许更新后的处理方案时，对上述基板处理装置发送用于将处理方案还原成更新前的处理方案的处理方案还原指令。即，优选地，基板处理装置在更新处理方案暂时结束处理方案最佳化处理后，按照来自主计算机侧的指令执行处理。由此，能够防止所谓的因等待来自主计算机侧的指示而使得处理方案最佳化处理变为忙状态、基板处理装置无法接受其它处理的情况。
此外，本发明提供一种基板处理系统，其通过网络有连接根据处理方案执行被处理基板的处理的基板处理装置、进行上述处理方案的最佳化计算的数据处理装置和主计算机；该基板处理系统的特征在于：上述主计算机获取由上述基板处理装置处理的被处理基板的工艺数据，并根据该工艺数据判断是否使处理方案最佳化，在判断为使处理方案最佳化的情况下，能够向上述基板处理装置发送处理方案最佳化处理执行指令，当上述基板处理装置接收到来自上述主计算机的处理方案最佳化处理执行指令时，向上述数据处理装置发送必要的数据(例如，处理方案的数据及由此处理方案的处理结果即上述被处理基板的膜厚的数据)，并在该数据处理装置中执行用于算出最佳处理方案的处理方案最佳化计算，能够根据该结果更新处理方案。
根据本发明，能够根据来自主计算机的指令执行处理方案最佳化。
优选地，上述基板处理装置在更新处理方案时，能够将该更新后的处理方案发送给上述主计算机，当上述主计算机从上述基板处理装置接收到更新后的处理方案时，在向上述基板处理装置发送下一个被处理基板的处理执行指令之前，判断能否允许更新后的处理方案。
此情况下，在主计算机侧，向基板处理装置发送下一个被处理基板的处理执行指令之前，判断能否允许更新的处理方案。此外，即使由处理方案最佳化计算自动得到的处理方案未能允许也无妨，都能够防止该方案在下一个被处理基板的处理中使用。
更优选地，上述主计算机在判断为能允许更新后的处理方案时，能够对上述基板处理装置发送下一个基板处理执行指令；另一方面，在判断为不能允许更新后的处理方案时，能够对上述基板处理装置发送用于将处理方案还原成更新前的处理方案的处理方案还原指令。
此时，利用更新前的处理方案执行被处理基板的成膜处理之后，能够再次执行处理方案的最佳化计算。
此外，本发明提供一种基板处理系统，其通过网络连接有根据处理方案执行被处理基板的处理的多个基板处理装置、进行上述处理方案的最佳化计算的数据处理装置和主计算机；该基板处理系统的特征在于：上述主计算机获取由上述各基板处理装置处理的被处理基板的工艺数据，并根据该工艺数据判断是否使处理方案最佳化，在判断为使处理方案最佳化的情况下，能够向上述各基板处理装置发送处理方案最佳化处理执行指令，当上述各基板处理装置接收到来自上述主计算机的处理方案最佳化处理执行指令时，向上述数据处理装置发送必要的数据(例如，处理方案的数据及由此处理方案的处理结果即上述被处理基板的膜厚的数据)，在该数据处理装置中执行用于算出最佳处理方案的处理方案最佳化计算，并能够根据该结果更新处理方案。
根据本发明，各基板处理装置能够接收来自主计算机的指令，在数据处理装置中执行处理方案的最佳化计算。由此，根据来自主计算机的指令就能够执行处理方案最佳化。由此，能够在主计算机侧一元地管理各基板处理装置的加工处理的目标值(例如目标膜厚)等。因此，也能够在主计算机侧集中执行能否对各基板处理装置执行处理方案最佳化处理的判断。
此外，本发明提供一种基板处理装置，其根据处理方案执行被处理基板的处理，其特征在于，可通过网络与执行上述处理方案的最佳化计算的数据处理装置和主计算机连接；根据来自上述主计算机的处理方案最佳化处理执行指令，向上述数据处理装置发送必要的数据，在该数据处理装置中执行用于算出最佳处理方案的处理方案最佳化计算，并根据该结果更新处理方案。
根据本发明，能够根据来自主计算机的指令执行处理方案最佳化。
附图说明
图1是表示本发明的一个实施方式的热处理装置的结构例的剖面图。
图2是表示图1所示的控制部的结构例的方框图。
图3是表示本实施方式的基板处理系统的结构例的方框图。
图4是表示本实施方式的数据处理装置的结构例的方框图。
图5是表示图4所示的主计算机的结构例的方框图。
图6是表示本实施方式的主计算机所执行的处理的具体例的流程图。
图7是表示本实施方式的热处理装置所执行的晶片处理的具体例的流程图。
图8是表示本实施方式的热处理装置所执行的处理方案最佳化处理的具体例的流程图。
图9是表示本实施方式的热处理装置所执行的处理方案还原处理的具体例的流程图。
图10是表示本实施方式的数据处理装置所执行的处理的具体例的流程图。
图11是表示本实施方式的基板处理系统的运用例的流程图。
图12是表示本实施方式的基板处理系统的另一个结构例的方框图。
具体实施方式
下面，参照附图，详细说明本发明的优选实施方式。再有，在本说明书及附图中，对于实质上具有相同的机能结构的构成要素赋予相同的符号，并省略重复说明。
(基板处理装置的结构例)
首先，说明适用于本发明一个实施方式的基板处理系统的基板处理装置。在此，基板处理装置作为能够一次多片热处理作为被处理基板例如半导体晶片(下面简称为“晶片”)的成批式的立式热处理装置(下面简称为“热处理装置”)而构成。图1是热处理装置的结构例的剖面图。
如图1所示，热处理装置100包括用于对晶片W进行热处理的处理室122。处理室122主要由反应管110和歧管(manifold：总管)112构成。反应管110结构为由以石英作成的内管110a以及外管110b构成的二重管结构。在反应管110的下侧设置有金属性的筒状歧管112。对于内管110a而言，其上端开口，其下端被支撑在歧管112上。外管110b的上端形成有天井(炉顶)，下端气密地与歧管112的上端接合。
在反应管110内，在水平的状态下，上下地设置有规定的间隔，将多片(例如150片)晶片以搁板状配置在作为保持器具的晶片舟114中。此晶片舟114通过保温筒(隔热体)118被保持在盖体116之上。
盖体116被搭载在用于将晶片舟114向反应管110内搬入或搬出的舟升降机120之上。而且，盖体116在处于上限位置时，能够起到封闭由反应管110和歧管112构成的处理室122的下端开口部的作用。
再有，在这样的晶片舟114中，能够通过未图示的移载装置来移栽容纳在未图示出盒式容器中的晶片W。然后，利用舟升降机120将晶片舟114搬入反应管110内，执行晶片W的处理。此后，当结束晶片W的处理时，利用舟升降机120从反应管110内搬出晶片舟114，利用上述移载装置将上述晶片舟114的晶片W放回上述盒式容器内。
在上述反应管110的周围，设置有例如由电阻构成的加热器130。加热器130由例如5段配置的加热器单元132a～132e构成。能够从电力控制器134a～134e分别独立地向加热器单元132a～132e供给电力。
在内管110a的内面，在垂直方向上将例如5个内部温度传感器STin配置成1列。为了防止晶片W的金属污染，例如用石英管等来覆盖内部温度传感器STin。同样地，在外管110b的外面，在垂直方向上将例如5个外部温度传感器STout配置成1列。例如，内部传感器STin和外部传感器STout由热电偶来构成。
此外，在歧管112中设置有多个气体供应管，以便向处理室122内供给例如二氯硅烷、氨、氮气体、氧气体等。在图1中，为了便于理解，示出了3根气体供给管140a～140c。在各气体供给管140a～140c中设置有用于调整气体流量的质量流量控制器(MFC)等的流量调整部142a～142c。
此外，在歧管112上连接有排气管150，以便从内管110a和110b的间隙排出反应管110内的气体。此排气管150通过包含用于调整反应管110内的压力的组合阀、蝶形阀以及阀门驱动部等的压力调整部152，与真空泵154连接。
此外，在排气管150中设置有用于检测处理室122内的压力并反馈控制压力调整部152的压力传感器SP。作为压力传感器SP，优选使用难以受到外部气压变化的影响的绝对压型传感器，但也可以使用差压型传感器。
热处理装置100包括控制部200，其用于按照例如应该成膜的薄膜的种类和膜厚等，根据由设定压力、加热器设定温度、气体流量等的处理条件组成的处理方案数据来控制热处理器100。控制部200在从内部温度传感器STin和外部温度传感器STout中取得温度检测信号的同时，从压力传感器SP中取得压力检测信号，根据这些检测信号，能够控制加热器130的电力控制器134a～134e、压力调整部152、流量调整部142a～142c等。
例如，如图2所示，控制部200包括：CPU(中央处理器)210，用于CPU210执行各种处理而使用的存储器220，由用于显示操作画面和选择画面等的液晶显示器等构成的显示单元230，由用于操作者执行各种数据的输入以及向规定的存储介质输出各种数据等各种操作的操作面板和键盘等构成的输入输出单元240，以及用于通过网络等进行数据的取得的通信单元250。
另外，控制200还包括：用于控制热处理装置100的各部的各种控制器260；以及由存储有CPU210执行的各种程序和执行该程序所需的数据的硬盘(HDD)等构成的存储单元270。CPU210按照要求从存储单元270中读出程序和数据并加以使用。
作为各种控制器260，可列举例如通过根据来自热处理装置100的指令控制电力控制器134a～134e等来控制加热器130的温度控制器，进行反应管110内的压力控制的压力控制器等。
在存储单元270中存储有由多个处理方案组成的处理方案数据(处理条件数据)272等，该处理方案由例如按每一要成膜的薄膜的种类和膜厚准备的设定压力、加热器设定温度、气体流量等的处理条件组成。热处理装置100按照例如应该成膜的薄膜种类、膜厚等，从处理方案数据272中读出对应的处理方案，根据此处理方案执行晶片W的成膜处理。
(基板处理系统的结构例)
接着，说明本实施方式的基板处理系统。图3是表示本实施方式的基板处理系统的简要结构的方框图。如图3所示，基板处理系统300包括：热处理装置100、数据处理装置400和主计算机500，通过例如LAN(Local Area Network)等网络310来连接它们。可根据TCP/IP等通信协议来执行通过网络310的数据通信。
例如，如图4所示，数据处理装置400包括：CPU(中央处理装置)410，用于CPU410执行各种数据处理而使用的存储器420，由用于显示操作画面和选择画面等的液晶显示器等构成的显示单元430，由用于操作者执行各种数据的输入以及向规定的存储介质等输出各种数据等操作的操作面板和键盘等构成的输入输出单元440，例如通过网络310等用于与热处理装置100进行数据的取得的通信单元450，以及存储有CPU410执行的各种程序和执行该程序所需的数据等的硬盘(HDD)等的存储单元460等。CPU410按照要求从存储单元460中读出程序和数据并加以使用。这种数据处理装置400例如由计算机构成。
在存储单元460中，存储有用于根据膜厚数据和处理方案数据(例如由加热器130的设定温度组成的温度方案数据)来算出最佳处理方案的处理方案最佳化计算用数据462等。作为这种处理方案最佳化计算用数据，例如，在处理方案数据为温度方案数据时，存储表示此温度和膜厚的关系的膜厚温度系数(例如，表示使温度变化1℃时膜厚随之变化的系数)。
例如，如图5所示，主计算机500包括：CPU(中央处理装置)510，用于CPU510执行各种数据处理而使用的存储器520，由显示操作画面和选择画面等的液晶显示器等构成的显示单元530，由用于操作者执行各种数据的输入以及向规定的存储介质等输出各种数据等操作的操作面板和键盘等构成的输入输出单元540，以及例如通过网络310等用于与热处理装置100进行数据的取得的通信单元550。
通信单元550通过网络310与热处理装置100中的控制部200内的通信单元250连接。热处理装置100的通信单元250具有例如相对于主计算机500的逻辑接口单元，例如HCI(Host CommunicationInterface主通信接口)。能够通过此HCI，根据TCP/IP等协议执行与主计算机500之间的各种数据的交换。再有，通信单元250的结构不限于上述。
另外，主计算机500包括：存储有CPU510执行的各种程序和执行该程序所需的数据等的硬盘(HDD)等的存储单元560等。CPU510按照要求从存储单元560中读出这些程序和数据并加以使用。
在存储单元560中，存储有由目标膜厚及其允许范围等预先设定的膜厚条件组成的膜厚条件数据562，由处理方案的允许范围(例如如果是温度则为其允许温度范围)等组成的处理方案条件数据564，从后述的膜厚测量装置320接收的膜厚数据566等。
在主计算机500上连接有测量由热处理装置100处理过的晶片的膜厚用的膜厚测量装置320。膜厚测量装置320结构为，例如利用偏振光椭圆计(ellipsometer)测量配设在膜厚测量装置内的承载台上承载的晶片的表面的薄膜的厚度。偏振光椭圆计是包含落射照明型显微镜、分光器及数据处理部的光干涉式膜厚计。从光源经物镜对晶片照射光，在这里被反射的光入射至分光器，利用解析部解析此入射光的反射光谱，由此算出膜厚。膜厚测量装置320根据来自主计算机500的指令，测量在晶片上形成的薄膜的膜厚，将此测量膜厚作为膜厚数据发送给主计算机500。
再有，如图3所示，虽然本实施方式的膜厚测量装置被连接在主计算机500上，但并不必限于此，也可以连接在热处理装置100上。在此情况下，来自膜厚测量装置320的膜厚数据一度暂时被取入热处理装置100中，此后通过网络310可发送给主计算机500。
(晶片的处理及处理方案最佳化处理)
接着，参照附图说明这种基本处理系统300中的晶片的处理和处理方案最佳化处理。根据主计算机500的判断，在晶片处理后按要求执行处理方案最佳化处理。具体地，通过利用各个规定的程序控制主计算机500、热处理装置100以及数据处理装置400，交换数据，例如按图6至图10所示的流程图执行晶片处理和处理方案最佳化处理。
图6是表示主计算机的处理的流程图。图7至图9是表示热处理装置的处理的流程图。图10是表示数据处理装置的处理的流程图。
根据来自主计算机500的各种指令，执行通过本实施方式的基板处理系统300的晶片的处理。首先，如图6所示，主计算机500在步骤S110中，对热处理装置100发送晶片处理执行指令。
按照此晶片处理执行指令，热处理装置100执行图7所示的晶片处理。即，在步骤S210中，接收来自主计算机500的晶片处理执行指令时，在步骤S220中，根据存储在存储单元270中的处理方案数据272的处理条件(处理室内的设定压力、加热器的设定温度、气体流量等)执行晶片处理。
在此，说明执行晶片的成膜处理时的热处理装置100的工作。例如，将移载有来自盒式容器中的未处理晶片的晶片舟114搬入反应管110内，根据设定温度控制加热器130，使反应管110内升温到处理温度，然后，向反应管110内供给例如氧气，对晶片进行热处理(例如氧化处理)，使晶片的硅膜的表面部分氧化，形成作为薄膜的氧化膜(氧化硅膜)。
然后，在结束热处理时，使反应室110内为不活性气体气氛，并将其降温到规定温度(例如300℃)，从反应管110内搬出晶片舟114，此后，从晶片舟114中搬出处理后的晶片并将其放回盒式容器中。
此后，利用例如未图示出的自动搬运机械将容纳有处理后晶片的盒式容器搬运到膜厚测量装置320中。然后，在膜厚测量装置320中测量在处理后的晶片上形成的薄膜的膜厚，将此测量膜厚作为膜厚数据发送给主计算机500。
在图6所示的步骤S120中，主计算机500从膜厚测量装置320接收上述处理后的晶片的膜厚数据时，在步骤S130中求出来自膜厚数据的测量膜厚与目标膜厚的偏差，判断此偏差是否在运行范围内。在步骤S130中，判断为测量膜厚和目标膜厚的偏差在允许范围内的情况下，在步骤S180中判断是否满足处理结束条件。作为处理结束条件，在产品用晶片的处理的情况下，可列举例如连续执行的热处理的次数和时间等。此外，在调整用晶片的处理的情况下，设定例如达到后述的目标膜厚作为处理结束条件。
而且，可以在处理结束条件中附加例如热处理装置100的异常发生。由此，在步骤S180的时刻，在热处理装置100中发生异常的情况下，结束主计算机侧的处理。例如在后述的步骤S170中进行处理方案的还原(需要生成)的情况下，也考虑在热处理装置100侧产生任何异常的情况。在这种情况下，在步骤S180中，作为满足结束处理条件时，能够结束计算机500侧的处理。此后，通过在热处理装置100侧进行维护消除异常后，例如与后述的图11所示的维护之后的处理相同，利用主计算机500执行使用调整用晶片的处理方案最佳化处理后，能够实现产品用晶片的处理。
再有，如上所述，在热处理装置100侧发生异常的情况下，即使不在步骤S180的时刻，主计算机500也能够接收通知热处理装置100的异常发生的异常发生信号，即使在图6所示的处理的中途，也可以构成在接收此异常信号的时刻结束主计算机500侧的处理的结构。
另一方面，在步骤S180中，判断为不满足处理结束条件的情况下，返回步骤S110。即，对热处理装置100发送晶片处理执行指令。此情况下，由于没有更新处理方案，所以热处理装置100按原有不变的处理方案执行下一晶片的处理。
在图6的步骤S130中，判断为测量膜厚和目标膜厚的偏差超过允许范围的情况下，执行处理方案的最佳化处理(步骤S140～步骤S170)。即，主计算机500在步骤S140中，对热处理装置100发送膜厚数据和处理方案最佳化处理执行指令。
按照此处理方案最佳化处理执行指令，热处理装置100执行图8所示的处理方案最佳化处理。即，在步骤S310中，热处理装置100在从主计算机500接收膜厚数据和处理方案最佳化处理执行指令时，在步骤S320中，向数据处理装置400发送作为计算所需数据的膜厚数据及处理方案数据，同时发送处理方案最佳化计算指令。
按照此处理方案最佳化计算指令，数据处理装置400执行图10所示的处理方案最佳化计算处理。即，数据处理装置400在步骤S510中，从热处理装置100接收膜厚数据及处理方案数据和处理方案最佳化计算指令时，在步骤S520中执行处理方案最佳化计算。
在此，说明数据处理装置400执行的处理方案最佳化计算的具体例子。在此，设作为最佳化的对象的处理方案为处理方案数据的处理条件中的加热器设定温度。另一方面，膜厚数据为由膜厚测量装置320测量的测量膜厚的数据。
然而，利用热处理装置100，按相同的处理方案连续地反复执行在晶片上形成薄膜的成膜处理时，由于热处理装置100的特性一面劣化，处理室122内的状态一面变化，作为其处理结果的工艺数据的薄膜的膜厚也存在慢慢变化的倾向(时效变化)。此外，也存在通过后述的部件交换等的维护改善热处理装置100的状态来改变作为处理结果的工艺数据的薄膜的膜厚的情况(移位变化)。为此，在最初设定的加热器设定温度下，连续地反复进行成膜处理期间，产生形成在晶片上的薄膜的膜厚和目标膜厚的偏差(膜厚偏差)。因此，应当明白，优选根据这样的处理室内的状态变化，将最初设定的加热器设定温度调整为最佳值。
因此，在本实施方式的处理方案最佳化计算中，求出膜厚数据的测量膜厚和目标膜厚(膜厚设定值)的偏差，根据此偏差，调整加热器设定温度，即算出最佳的数据设定温度。
具体地，在晶片上进行氧化膜成膜处理的情况下，例如将加热器设定温度设定在900℃，氧化膜的膜厚温度系数(表示使加热器设定温度变化1℃时膜厚随之变化的系数)为0.12nm(1.2埃(angstrom))/℃时，测量膜厚比目标膜厚(例如2nm)仅仅增大0.12nm(1.2埃)时，将加热器温度设定为仅降低1℃的899℃的最佳加热器设定温度。由此，就能够得到可获得目标膜厚这样的最佳处理方案(在此为加热器设定温度)。
再有，在本实施方式中，由于将成为最佳化计算的对象的处理方案设为处理方案数据的处理条件中的加热器设定温度，所以，例如在其它处理条件(设定压力、气体流量等)全都被设定后，就能够运用所谓的通过最佳化计算仅对加热器设定温度进行微调整。但是，并不一定限于此，既可以将处理方案的其它处理条件设为最佳化计算的对象，也以全部处理条件为最佳化计算的对象。
此外，作为处理方案最佳化计算，不限于上述计算方法，也可以使用其它的计算方法。例如，在使用统计手法等预先求膜厚数据和处理方案数据(温度方案数据)的关系式时，作为处理方案最佳化计算用数据预先被存储在存储单元460中，使用该关系式算出最佳处理方案也是可以的。
在步骤S530中，数据处理装置400将执行上述这样的处理方案最佳化计算得到的处理方案发送给热处理装置100。热处理装置100在图8所示的步骤S330中，接收从数据处理装置400中算出的处理方案，在步骤S340中将现行的处理方案替换、更新成该算出的处理方案，并将此更新后的处理方案发送给主计算机500。
主计算机500在图6所示的步骤S150中，从热处理装置100接收更新后的处理方案时，在步骤S160中，判断更新后的处理方案是否OK。例如，判断构成更新后的处理方案的设定温度等是不是在允许范围内。
在步骤S160判断为更新后的处理方案OK的情况下，在步骤S180中，判断是否满足处理结束条件。在步骤S180中判断为不满足处理结束条件的情况下，返回步骤S110的处理。即，对热处理装置100发送晶片处理执行指令。此情况下，由于更新了处理方案，热处理装置100按此更新后的处理方案执行下一晶片的处理。
相对于此，在步骤S160中，判断更新后的处理方案不OK的情况下，主计算机500在步骤S170中对热处理装置100发送处理方案还原指令。
当热处理装置100接收处理方案还原指令时，执行图9所示的处理方案和还原处理。即，热处理装置100在步骤S410中从主计算机500接收处理方案还原指令时，在步骤S420中放弃更新后的处理方案而返回到更新前的处理方案。由此，下一晶片的处理按更新前的处理方案执行。
如此，重复主计算机500的晶片处理及处理方案最佳化处理(图6中步骤S110～步骤S170)。然后，在步骤S180中判断为处理结束的情况下，结束一系列的处理。
根据以上这样的本实施方式的处理方案的最佳化处理，热处理装置100接收来自主计算机500的指令，在数据处理装置400中执行处理方案最佳化计算。据此，能够根据来自主计算机500的指令，执行处理方案最佳化处理。
由此，能够在主计算机500侧管理加工处理的目标值(例如目标膜厚)等。因此，能否进行处理方案最佳化处理的判断也能够在主计算机500侧执行。由此，也能够在主计算机500侧自由地设定并管理在与目标值存在某种程度的偏离的情况下进行处理方案最佳化处理等的条件(允许范围)。由此，根据来自主计算机500侧的指令能够自动地进行处理方案的最佳化。
而且，能够在计算机侧管理是否允许最佳化的处理方案的判断基准(例如设定温度等的运行范围)。由此，即使自动地进行处理方案最佳化处理，也能够防止热处理装置100按不适合(不希望)的处理方案自动地进行晶片处理。此外，由于利用这样的处理方案最佳化处理的自动化，不需要在使用者侧进行是否执行处理方案最佳化处理，是否允许最佳化处理方案等判断，就能够减轻使用者的负担。
而且，将通过最佳化计算所获得的处理方案发送到主计算机500侧，不必等待下一指示，就能够在热处理装置100侧直接进行更新。由此，能够暂时结束处理方案最佳化处理。由此，能够防止所谓的因等待来自主计算机500侧的指令，使得处理方案最佳化处理变为忙碌状态，热处理装置100不能接受其它的处理的情况。
再有，以上这样的处理方案最佳化处理能够适用于基板处理系统300的各种运用中。例如，在基板处理系统300运转之后，或部件交换等维护之后，为得到最佳处理方案可适当地使用。此外，即使在基板处理系统300的运转中，也能够适用于在产品用的晶片的热处理后使前馈的处理方案最佳化的情况。此情况下，例如可以每结束1批的热处理时，适当使用处理方案最佳化处理，或也可以每结束规定次数批的热处理时，适当使用处理方案最佳化处理。
(基板处理系统的运用例)
接着，参照附图，说明利用上述这样的晶片处理和处理方案最佳化处理的基板处理系统300的运用例。在此，举例说明利用热处理装置100对晶片进行热处理(例如成膜处理)的情况。图11是表示基板处理300的运用例的流程图。
当运转基板处理系统300时，在处理产品用晶片前，先在步骤S610中，根据来自主计算机500的指令，用预先设定的初始的处理方案对调整用晶片(模拟晶片)进行成膜处理，据此执行处理方案的最佳化处理。具体地，执行将图6至图10中的“晶片处理”切换成“调整用晶片的处理”的各处理。
然后，在步骤S620中，由主计算机500判断是否能达成目标膜厚。具体地，在图6的步骤S180中，将达成目标膜厚即测量膜厚和目标膜厚的偏差在允许范围内作为处理结束条件来进行处理。在达到目标膜厚之前，在步骤S610中重复调整用晶片的处理和处理方案的最佳化。此后，在步骤S620中，判断为能够达成目标膜厚时，在步骤S630中，将最佳化的处理方案作为产品用的处理方案，存储在存储装置270的处理方案数据272中。
接着，在步骤S640中，根据来自主计算机500的指令，利用产品用处理方案对产品用晶片实施成膜处理，此时也能够进行处理方案的最佳化处理。具体地，执行将图6至图10中的“晶片处理”切换成“产品用晶片的处理”的各处理。
接着，在步骤S650中，判断是否维护热处理装置100。在主计算机500侧，判断是否维护热处理装置100。为此，例如，在有热处理装置100的部件交换等的维护时，将此信息发送给主计算机500。
在步骤S650中判断不维护热处理装置100的情况下，在步骤S660中判断是否结束处理。具体地，在图6的步骤S180中，例如将成膜处理达到规定次数作为处理结束条件来进行处理。由此，在成膜处理达到规定次数前，在步骤S640中重复产品用晶片的处理和处理方案的最佳化。由此，通常利用最佳化的处理方案执行晶片的成膜处理。因此，例如即使如上所述，热处理装置100的特性劣化、处理室122内的状态改变，也能够通过修正处理方案，始终持续不断地实现目标膜厚。
另一方面，在步骤S650中判断有热处理装置100的维护的情况下，返回步骤S610的处理。然后再一次设定初始的处理方案，对调整用晶片(模拟晶片)进行成膜处理，执行处理方案的最佳化，最终使最佳化的处理方案成为产品用的处理方案。然后，进行步骤S630以后的产品用晶片的成膜处理和处理方案最佳化处理。由此，如上所述，即使通过热处理装置100的维护改善热处理装置100的状态后，通过设定、修正最佳处理方案，始终能够持续不断地实现目标膜厚。
如上所述，通过运用本实施方式的基板处理系统，不仅基板处理系统运转之后，而其在执行晶片的批处理的期间，也可以根据来自主计算机500的指令，自动地使处理方案最佳化。由此，常常能够实现目标膜厚。
再有，在本实施方式中，作为基板装置以成批式的热处理装置为例进行说明，但并不一定限于此。例如，基板成膜处理装置也可以是单片式的热处理装置。此外，作为加工处理，除成膜处理外，也以是氧化处理、扩散处理等。此外，作为加工处理的结果得到的被处理基板的工艺数据，除上述实施方式中列举的膜厚数据外，也可以是通过蚀刻处理在晶片上形成的元件的微小尺寸(例如元件的宽度尺寸和深度尺寸等)、蚀刻速度，它们的晶片面内均匀性等加工处理后能够测量的各种数据。此情况下，可以代替图3至图12所示的膜厚测量装置320，使用可测量对应的工艺数据的测量装置。
此外，作为基板处理装置，除在上述实施方式中列举的热处理装置100外，还能够适当使用蚀刻处理装置、溅射装置等执行各种类的加工处理的基板处理装置。被处理基板除半导体晶片外，也可以是液晶基板等FPD(Flat Panel Display：平板显示器)基板。
此外，在上述实施方式中，作为基板处理装置说明将1个热处理装置100连接在网络310中的情况。但并不一定限于此。例如可以如图12所示，将多个基板处理装置600A、600B、600C、…连接到网络310上。
此情况下，数据处理装置400结构为可作为高级组控制器(以下称“AGC”)。这样的数据处理装置400能够进行各基板600A、600B、600C、…的处理方案最佳化计算。再有，AGC结构为，除进行上述的处理方案最佳化计算外，还可执行以工艺数据为对象的解析处理和统计处理，工艺数据乃至其解析处理结果/统计处理结果的集中监视环处理，进一步使反映解析处理结果/统计处理结果在方案中反映出的处理等。
AGC既可以由1台计算机构成，也可以由多台计算机构成。此外，也以分成服务器和客户机程序，使功能分散来构成。
在这样的图12所示的基板处理系统300中，各基板处理装置600A、600B、600C、…的控制部610A、610B、610C、…接收来自主计算机500的指令，在数据处理装置400中进行处理方案最佳化计算。据此，根据来自主计算机500的指令，能够进行各基板处理装置600A、600B、600C、…的处理方案最佳化处理。由此，能够在主计算机侧一元地管理各基板处理装置600A、600B、600C、…中的加工处理的目标值(例如目标膜厚)等。因此，能够在主计算机500侧集中进行能否执行处理方案最佳化处理的判断。
此外，在图12所示的结构例中，利用1个膜厚测量装置320，测量由各基板处理装置600A、600B、600C、…处理的晶片的膜厚。但是，不限于此方式。例如，也可以将多个膜厚测量装置分别连接在各基板处理装置600A、600B、600C、…，在各基板处理装置600A、600B、600C、…每一个中测量晶片的膜厚。在此情况下，一度暂时将来自各膜厚测量装置的膜厚数据收入各基板处理装置600A、600B、600C、…中，从此处通过网络310发送给主计算机500。
再有，根据上述实施方式详述的本发明，既可以适用于由多个设备构成的系统，也可以适用于由1个设备构成的装置。
此外，通常，将存储有实现上述实施方式的功能的软件的程序的存储介质等介质提供给系统或装置，该系统或装置中包含的计算机(或CPU、MPU)读出并执行在存储介质等介质中存储的程序，由此，就能够实现本发明。
此情况下，可以说，从存储介质等的介质中读出的程序本身实现了上述实施方式的功能。即，存储此程序的存储介质等，也可以被理解为本申请的保护对象。在此，作为用于供给程序的存储介质等的介质，例如可列举出软盘、硬盘、光盘、光瓷盘、CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-RAM、DVD-RW、DVD+RW、磁带、非易失性存储卡、ROM等。此外，对记录介质等介质，可通过网络经过下载来提供程序。
再有，通过计算机执行仅读出的程序，不限于实现上述实施方式的功能的情况，可以根据此程序的指示，在计算机上正运转的OS等其它程序执行实际的处理的一部分或全部，即与该其它的程序协动实现上述实施方式的功能。即使此情况下能够理解为本申请的保护对象。
并且，可以将从存储介质等的介质读出的程序写入插入计算机的功能扩展板或连接在计算机的功能扩展单元所具备的存储器后，根据此程序的指示，此功能扩展板或功能扩展单元所具备的CPU等执行实际处理的一部分或全部，即，与该CPU等协动实现上述实施方式的功能。即使此情况下能够理解为本申请的保护对象。
在上文中，参照附图说明了本发明的优选实施方式，但毫无疑问，本发明不限于上述实施方式。本领域技术人员很清楚，在权利要求的范围内记载的范畴内，能够考虑到各种的变化例或修改例。应该明白，对于这些内容显然属于本发明的技术范围。

Claims (13)

1.一种基板处理系统的处理方案最佳化方法，其特征在于：
该基板处理系统通过网络连接有根据处理方案执行被处理基板的成膜处理的基板处理装置、对所述处理方案进行最佳化计算的数据处理装置和主计算机，该处理方案最佳化方法包括：
对由所述基板处理装置进行成膜处理后的被处理基板的膜厚进行测量的工序；
当测量得到的膜厚与目标膜厚有偏差且此偏差超过允许范围时，从所述主计算机向所述基板处理装置发送处理方案最佳化处理执行指令的工序；以及
根据来自所述主计算机的处理方案最佳化处理执行指令，从所述基板处理装置向所述数据处理装置发送必要的数据，在该数据处理装置中，为了以获得目标膜厚的方式计算出最佳处理方案而执行处理方案最佳化计算，并且根据该结果更新所述基板处理装置中的处理方案的工序。
2.根据权利要求1所述的基板处理系统的处理方案最佳化方法，其特征在于，还包括：
在更新处理方案时，从所述基板处理装置向所述主计算机发送该更新后的处理方案的工序；和
利用该主计算机判断能否允许更新后的处理方案的工序。
3.根据权利要求2所述的基板处理系统的处理方案最佳化方法，其特征在于：
在由所述主计算机判断为能允许更新后的处理方案时，对所述基板处理装置发送下一个基板处理执行指令，并且，
在由所述主计算机判断为不能允许更新后的处理方案时，对所述基板处理装置发送用于将处理方案还原成更新前的处理方案的处理方案还原指令。
4.根据权利要求1所述的基板处理系统的处理方案最佳化方法，其特征在于，
利用与所述主计算机连接的膜厚测量装置来执行测量所述被处理基板的膜厚的工序。
5.根据权利要求1所述的基板处理系统的处理方案最佳化方法，其特征在于：
利用与所述基板处理装置连接的膜厚测量装置来执行测量所述被处理基板的膜厚的工序。
6.一种基板处理系统的处理方案最佳化方法，其特征在于：
该基板处理系统通过网络连接有根据处理方案执行被处理基板的处理的基板处理装置、进行所述处理方案的最佳化计算的数据处理装置和主计算机，该处理方案最佳化方法包括：
在适合规定条件的情况下，从所述主计算机向所述基板处理装置发送处理方案最佳化处理执行指令的工序；以及
根据来自所述主计算机的处理方案最佳化处理执行指令，从所述基板处理装置向所述数据处理装置发送必要的数据，在该数据处理装置中，执行用于算出最佳处理方案的处理方案最佳化计算，并且根据该结果更新所述基板处理装置中的处理方案的工序。
7.根据权利要求6所述的基板处理系统的处理方案最佳化方法，其特征在于，还包括：
在更新处理方案时，从所述基板处理装置向所述主计算机发送该更新后的处理方案的工序；和
利用该主计算机判断能否允许更新后的处理方案的工序。
8.根据权利要求7所述的基板处理系统的处理方案最佳化方法，其特征在于：
在由所述主计算机判断为能允许更新后的处理方案时，对所述基板处理装置发送下一个基板处理执行指令；并且
在由所述主计算机判断为不能允许更新后的处理方案时，对所述基板处理装置发送用于将处理方案还原成更新前的处理方案的处理方案还原指令。
9.一种基板处理系统，其特征在于：
其通过网络连接有根据处理方案执行被处理基板的处理的基板处理装置、进行所述处理方案的最佳化计算的数据处理装置和主计算机，其中，
所述主计算机获取由所述基板处理装置处理的被处理基板的工艺数据，并根据该工艺数据判断是否使处理方案最佳化，在判断为使处理方案最佳化的情况下，向所述基板处理装置发送处理方案最佳化处理执行指令，
当所述基板处理装置接收到来自所述主计算机的处理方案最佳化处理执行指令时，向所述数据处理装置发送必要的数据，并在该数据处理装置中执行用于算出最佳处理方案的处理方案最佳化计算，根据该结果更新处理方案。
10.根据权利要求9所述的基板处理系统，其特征在于：
所述基板处理装置在更新处理方案时，将该更新后的处理方案发送给所述主计算机，
当所述主计算机从所述基板处理装置接收到更新后的处理方案时，在向所述基板处理装置发送下一个被处理基板的处理执行指令之前，判断能否允许更新后的处理方案。
11.根据权利要求10所述的基板处理系统，其特征在于：
所述主计算机在判断为能允许更新后的处理方案时，对所述基板处理装置发送下一个基板处理执行指令，另一方面，在判断为不能允许更新后的处理方案时，对所述基板处理装置发送用于将处理方案还原成更新前的处理方案的处理方案还原指令。
12.一种基板处理系统，其特征在于：
其通过网络连接有根据处理方案执行被处理基板的处理的多个基板处理装置、进行所述处理方案的最佳化计算的数据处理装置和主计算机，其中，
所述主计算机获取由所述各基板处理装置处理的被处理基板的工艺数据，并根据该工艺数据判断是否使处理方案最佳化，在判断为使处理方案最佳化的情况下，向所述各基板处理装置发送处理方案最佳化处理执行指令，
当所述各基板处理装置接收到来自所述主计算机的处理方案最佳化处理执行指令时，向所述数据处理装置发送必要的数据，在该数据处理装置中执行用于算出最佳处理方案的处理方案最佳化计算，并根据该结果更新处理方案。
13.一种基板处理装置，其特征在于：
其根据处理方案执行被处理基板的处理，
该基板处理装置可通过网络与执行所述处理方案的最佳化计算的数据处理装置和主计算机连接，
根据来自所述主计算机的处理方案最佳化处理执行指令，向所述数据处理装置发送必要的数据，在该数据处理装置中执行用于算出最佳处理方案的处理方案最佳化计算，并根据该结果更新处理方案。
CN2007101944829A 2006-10-05 2007-09-30 基板处理系统的处理方案最佳化方法 Active CN101165617B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006273887A JP4942174B2 (ja) 2006-10-05 2006-10-05 基板処理システムの処理レシピ最適化方法，基板処理システム，基板処理装置
JP2006273887 2006-10-05
JP2006-273887 2006-10-05

Publications (2)

Publication Number Publication Date
CN101165617A true CN101165617A (zh) 2008-04-23
CN101165617B CN101165617B (zh) 2011-08-17

Family

ID=39154225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101944829A Active CN101165617B (zh) 2006-10-05 2007-09-30 基板处理系统的处理方案最佳化方法

Country Status (6)

Country Link
US (2) US7738983B2 (zh)
EP (1) EP1916314B1 (zh)
JP (1) JP4942174B2 (zh)
KR (1) KR101134258B1 (zh)
CN (1) CN101165617B (zh)
TW (1) TWI458016B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103031546A (zh) * 2011-09-29 2013-04-10 中国科学院微电子研究所 一种原子层沉积设备及其使用方法
CN110137103A (zh) * 2018-02-08 2019-08-16 株式会社斯库林集团 数据处理方法、数据处理装置、数据处理系统及记录介质
TWI692830B (zh) * 2014-09-04 2020-05-01 日商尼康股份有限公司 處理系統
TWI782943B (zh) * 2017-01-20 2022-11-11 美商蘭姆研究公司 使用熱控制元件之靜電夾頭溫度估計所用的虛擬量測方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101097912B1 (ko) * 2006-01-27 2011-12-23 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치
JP4942174B2 (ja) * 2006-10-05 2012-05-30 東京エレクトロン株式会社 基板処理システムの処理レシピ最適化方法，基板処理システム，基板処理装置
US8023806B2 (en) * 2007-03-20 2011-09-20 Tokyo Electron Limited Heat processing furnace and vertical-type heat processing apparatus
US8825189B2 (en) * 2007-11-13 2014-09-02 Fisher Rosemount Systems, Inc. Methods and apparatus to execute an auxiliary recipe and a batch recipe associated with a process control system
US8150541B2 (en) 2007-11-13 2012-04-03 Fisher-Rosemount Systems, Inc. Methods and apparatus to modify a recipe process flow associated with a process control system during recipe execution
US8555206B2 (en) * 2007-12-21 2013-10-08 Fisher-Rosemount Systems, Inc. Methods and apparatus to present recipe progress status information
JP4555881B2 (ja) * 2008-03-18 2010-10-06 株式会社日立国際電気 基板処理装置及び表示方法
JP2009283588A (ja) * 2008-05-21 2009-12-03 Sanyo Electric Co Ltd 窒化物半導体発光素子の製造方法
JP5546197B2 (ja) * 2009-10-05 2014-07-09 株式会社日立国際電気 基板処理システム、群管理装置および基板処理装置の情報解析方法
JP5868619B2 (ja) * 2011-06-21 2016-02-24 ニチアス株式会社 熱処理炉及び熱処理装置
US9461153B2 (en) 2011-11-16 2016-10-04 Skyworks Solutions, Inc. Devices and methods related to a barrier for metallization of a gallium based semiconductor
US9847407B2 (en) 2011-11-16 2017-12-19 Skyworks Solutions, Inc. Devices and methods related to a gallium arsenide Schottky diode having low turn-on voltage
JP6254093B2 (ja) * 2012-10-31 2017-12-27 東京エレクトロン株式会社 基板処理装置及び基板処理装置の制御装置
JP6211960B2 (ja) * 2014-03-13 2017-10-11 東京エレクトロン株式会社 制御装置、基板処理装置及び基板処理システム
JP6280407B2 (ja) * 2014-03-19 2018-02-14 東京エレクトロン株式会社 基板処理方法、プログラム、制御装置、基板処理装置及び基板処理システム
JP6566897B2 (ja) * 2016-03-17 2019-08-28 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム
JP6584352B2 (ja) * 2016-03-24 2019-10-02 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム
JP6541599B2 (ja) * 2016-03-28 2019-07-10 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム
JP6771418B2 (ja) * 2017-03-30 2020-10-21 東京エレクトロン株式会社 基板処理システム、制御装置、群コントローラ及びホストコンピュータ
JP7183126B2 (ja) 2019-07-17 2022-12-05 東京エレクトロン株式会社 基板処理装置、情報処理装置及び情報処理方法
JP7450358B2 (ja) * 2019-09-25 2024-03-15 東京エレクトロン株式会社 基板処理制御方法、基板処理装置、及び記憶媒体
JP7241663B2 (ja) * 2019-11-01 2023-03-17 東京エレクトロン株式会社 情報処理装置、情報処理方法、情報処理プログラム及び半導体製造装置
CN111719130B (zh) * 2020-06-22 2022-10-21 北京北方华创微电子装备有限公司 半导体镀膜设备中的温度调整方法及半导体镀膜设备
JP2024014505A (ja) 2022-07-22 2024-02-01 東京エレクトロン株式会社 情報処理装置、プログラム及びプロセス条件最適化方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2961876B2 (ja) * 1990-11-20 1999-10-12 日本電気株式会社 半導体ウェハース酸化・拡散エキスパートシステム
JPH0590119A (ja) * 1991-09-25 1993-04-09 Sony Corp 作業条件指示装置
JP3321499B2 (ja) * 1994-09-01 2002-09-03 株式会社日立製作所 製造システムおよび設備運転パラメータ自動決定装置
JP2986146B2 (ja) * 1995-11-02 1999-12-06 東京エレクトロン株式会社 半導体製造装置のレシピ運用システム
JP3939799B2 (ja) * 1997-02-28 2007-07-04 ペンタックス株式会社 光学薄膜製造システム
US6269279B1 (en) * 1997-06-20 2001-07-31 Tokyo Electron Limited Control system
JP3077656B2 (ja) * 1997-12-22 2000-08-14 日本電気株式会社 半導体製造装置のレシピ修正方法
JP2000012414A (ja) * 1998-06-24 2000-01-14 Toshiba Corp 半導体装置製造用生産システム
US6415193B1 (en) 1999-07-08 2002-07-02 Fabcentric, Inc. Recipe editor for editing and creating process recipes with parameter-level semiconductor-manufacturing equipment
US6159075A (en) * 1999-10-13 2000-12-12 Vlsi Technology, Inc. Method and system for in-situ optimization for semiconductor wafers in a chemical mechanical polishing process
US6524449B1 (en) * 1999-12-03 2003-02-25 James A. Folta Method and system for producing sputtered thin films with sub-angstrom thickness uniformity or custom thickness gradients
JP4459357B2 (ja) 2000-02-01 2010-04-28 東京エレクトロン株式会社 温度調整方法及び温度調整装置
JP4546623B2 (ja) 2000-07-25 2010-09-15 東京エレクトロン株式会社 熱処理装置の制御条件決定方法
JP2002184705A (ja) * 2000-12-18 2002-06-28 Toshiba Corp プロセスデータ補正方法およびその装置
JP2002312014A (ja) * 2001-04-09 2002-10-25 Hitachi Ltd 加工物の製造方法、製造装置及び製造用プログラム
US7160739B2 (en) * 2001-06-19 2007-01-09 Applied Materials, Inc. Feedback control of a chemical mechanical polishing device providing manipulation of removal rate profiles
US6913938B2 (en) * 2001-06-19 2005-07-05 Applied Materials, Inc. Feedback control of plasma-enhanced chemical vapor deposition processes
US7337019B2 (en) * 2001-07-16 2008-02-26 Applied Materials, Inc. Integration of fault detection with run-to-run control
US6616759B2 (en) * 2001-09-06 2003-09-09 Hitachi, Ltd. Method of monitoring and/or controlling a semiconductor manufacturing apparatus and a system therefor
JP3897167B2 (ja) * 2002-08-06 2007-03-22 株式会社日立国際電気 縦型半導体製造装置および半導体デバイスの製造方法
JP2004072030A (ja) * 2002-08-09 2004-03-04 Hitachi Kokusai Electric Inc 半導体製造装置
JP4097485B2 (ja) * 2002-08-28 2008-06-11 独立行政法人科学技術振興機構 酸化還元酵素と基質との反応中間体を捕捉する方法
JP3920206B2 (ja) * 2002-12-09 2007-05-30 東京エレクトロン株式会社 制御システム
JP2004319574A (ja) * 2003-04-11 2004-11-11 Trecenti Technologies Inc 半導体装置の製造方法、半導体製造装置の自動運転方法および自動運転システム、並びにｃｍｐ装置の自動運転方法
US7158851B2 (en) 2003-06-30 2007-01-02 Tokyo Electron Limited Feedforward, feedback wafer to wafer control method for an etch process
CN100335234C (zh) * 2003-08-20 2007-09-05 中芯国际集成电路制造(上海)有限公司 决定化学机械研磨的终点检测时间的方法
JP4520820B2 (ja) * 2004-10-27 2010-08-11 株式会社日立ハイテクノロジーズ 試料処理装置及び試料処理システム
KR100702843B1 (ko) * 2005-08-12 2007-04-03 삼성전자주식회사 로트가변 배치처리가 가능한 반도체 제조설비 및 그로트가변 배치처리방법
JP4942174B2 (ja) * 2006-10-05 2012-05-30 東京エレクトロン株式会社 基板処理システムの処理レシピ最適化方法，基板処理システム，基板処理装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103031546A (zh) * 2011-09-29 2013-04-10 中国科学院微电子研究所 一种原子层沉积设备及其使用方法
CN103031546B (zh) * 2011-09-29 2016-01-20 中国科学院微电子研究所 一种原子层沉积设备及其使用方法
TWI692830B (zh) * 2014-09-04 2020-05-01 日商尼康股份有限公司 處理系統
TWI782943B (zh) * 2017-01-20 2022-11-11 美商蘭姆研究公司 使用熱控制元件之靜電夾頭溫度估計所用的虛擬量測方法
CN110137103A (zh) * 2018-02-08 2019-08-16 株式会社斯库林集团 数据处理方法、数据处理装置、数据处理系统及记录介质
CN110137103B (zh) * 2018-02-08 2023-08-08 株式会社斯库林集团 数据处理方法、数据处理装置、数据处理系统及记录介质

Also Published As

Publication number Publication date
JP4942174B2 (ja) 2012-05-30
EP1916314A1 (en) 2008-04-30
US7738983B2 (en) 2010-06-15
JP2008091826A (ja) 2008-04-17
KR20080031798A (ko) 2008-04-11
TWI458016B (zh) 2014-10-21
US20080086228A1 (en) 2008-04-10
KR101134258B1 (ko) 2012-04-12
US8082054B2 (en) 2011-12-20
US20100198386A1 (en) 2010-08-05
EP1916314B1 (en) 2009-11-25
TW200834722A (en) 2008-08-16
CN101165617B (zh) 2011-08-17

Similar Documents

Publication Publication Date Title
CN101165617B (zh) 基板处理系统的处理方案最佳化方法
JP6830464B2 (ja) 基板処理装置、半導体装置の製造方法および記録媒体。
TWI396946B (zh) 薄膜沉積系統之清潔方法、薄膜沉積系統及其程式
KR100960180B1 (ko) 열처리 방법, 열처리 장치, 제어 장치 및 제어 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체
US10671056B2 (en) Substrate processing system
US20190287831A1 (en) Substrate processing apparatus, substrate processing system and method of manufacturing semiconductor device
TWI639204B (zh) Semiconductor device manufacturing method, recording medium, and substrate processing device
JP7058239B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR20040101197A (ko) 성막 방법
US20020085212A1 (en) Method and apparatus for controlling wafer thickness uniformity in a multi-zone vertical furnace
KR101868669B1 (ko) 제어 장치, 기판 처리 장치 및 기판 처리 시스템
US11422528B2 (en) Substrate processing system, method of manufacturing semiconductor device, and recording medium
US20230187243A1 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
TW504745B (en) Tube mounting fixture for silicon oxide layer homogenization process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant