JP7450358B2 - 基板処理制御方法、基板処理装置、及び記憶媒体 - Google Patents

基板処理制御方法、基板処理装置、及び記憶媒体 Download PDF

Info

Publication number
JP7450358B2
JP7450358B2 JP2019174088A JP2019174088A JP7450358B2 JP 7450358 B2 JP7450358 B2 JP 7450358B2 JP 2019174088 A JP2019174088 A JP 2019174088A JP 2019174088 A JP2019174088 A JP 2019174088A JP 7450358 B2 JP7450358 B2 JP 7450358B2
Authority
JP
Japan
Prior art keywords
unit
processing
processing unit
deviation
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019174088A
Other languages
English (en)
Other versions
JP2021052093A (ja
Inventor
豊久 ▲鶴▼田
儀紀 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2019174088A priority Critical patent/JP7450358B2/ja
Priority to TW109131449A priority patent/TW202125620A/zh
Priority to US17/021,373 priority patent/US11862496B2/en
Priority to KR1020200118273A priority patent/KR20210036266A/ko
Priority to CN202010965656.2A priority patent/CN112558417A/zh
Publication of JP2021052093A publication Critical patent/JP2021052093A/ja
Priority to US18/511,594 priority patent/US20240087928A1/en
Application granted granted Critical
Publication of JP7450358B2 publication Critical patent/JP7450358B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means

Description

本開示は、基板処理制御方法、基板処理装置、及び記憶媒体に関する。
特許文献１には、基板上にレジストパターンを形成した後にその寸法を測定し、その結果に基づいて熱処理の処理温度を補正することが示されている。また、特許文献１では、補正後の処理温度で熱処理を行ったレジストパターンの寸法を測定し、検査結果に基づいて露光処理の処理条件を補正することについても記載されている。
特開２００９－２６７１４４号公報
本開示は、基板処理の状態に応じて各種パラメータを適切に制御する技術を提供する。
本開示の一態様による基板処理制御方法は、基板に対して第１パラメータに基づく第１処理を行う複数の第１水準を含む第１因子、及び、基板に対して第２パラメータに基づく第２処理を行う複数の第２水準を含む第２因子を有する基板処理装置における基板処理制御方法であって、前記第１水準において前記第１処理を行った後に、前記第２水準において前記第２処理を行った複数の基板のそれぞれについて、前記第１処理を行った前記第１水準を特定する情報、前記第２処理を行った前記第２水準を特定する情報、及び、前記基板の特性に係る特徴量に係る情報を含むデータセットを取得する、取得ステップと、前記複数の基板のそれぞれに対応するデータセットに基づいて、前記特徴量の期待値、前記期待値に対する前記第１水準の水準偏差、及び前記期待値に対する前記第２水準の水準偏差を含む情報を算出する、算出ステップと、前記算出ステップにおいて算出された情報に基づいて、前記第１水準における前記第１パラメータ、または、前記第２水準における前記第２パラメータを補正する、補正ステップと、を有する。
本開示によれば、基板処理の状態に応じて各種パラメータを適切に制御する技術が提供される。
図１は、基板処理システムの概略構成の一例を示す模式図である。 図２は、塗布現像装置の一例を示す模式図である。 図３は、検査ユニットの一例を示す模式図である。 図４は、制御装置の機能的な構成の一例を示すブロック図である。 図５は、制御装置のハードウェア構成の一例を示すブロック図である。 図６は、制御装置による制御の一例を示すフロー図である。 図７（ａ）及び図７（ｂ）は、膜厚の補正の一例について説明するための図である。 図８は、制御装置によるユニット偏差の算出方法の一例を示すフロー図である。 図９（ａ）及び図９（ｂ）は、検査結果及びユニット偏差の算出結果の一例を示す図である。 図１０（ａ）及び図１０（ｂ）は、検査結果及びユニット偏差の算出結果の一例を示す図である。 図１１は、ユニット偏差の算出結果の一例を示す図である。 図１２は、ユニット偏差の算出結果の一例を示す図である。
以下、種々の例示的実施形態について説明する。
一つの例示的実施形態において、基板処理制御方法は、基板に対して第１パラメータに基づく第１処理を行う複数の第１水準を含む第１因子、及び、基板に対して第２パラメータに基づく第２処理を行う複数の第２水準を含む第２因子を有する基板処理装置における基板処理制御方法であって、前記第１水準において前記第１処理を行った後に、前記第２水準において前記第２処理を行った複数の基板のそれぞれについて、前記第１処理を行った前記第１水準を特定する情報、前記第２処理を行った前記第２水準を特定する情報、及び、前記基板の特性に係る特徴量に係る情報を含むデータセットを取得する、取得ステップと、前記複数の基板のそれぞれに対応するデータセットに基づいて、前記特徴量の期待値、前記期待値に対する前記第１水準の水準偏差、及び前記期待値に対する前記第２水準の水準偏差を含む情報を算出する、算出ステップと、前記算出ステップにおいて算出された情報に基づいて、前記第１水準における前記第１パラメータ、または、前記第２水準における前記第２パラメータを補正する、補正ステップと、を有する。
上記の基板処理制御方法では、第１処理を行った第１水準を特定する情報、第２処理を行った第２水準を特定する情報、及び、基板の特性に係る特徴量に係る情報を含むデータセットが取得される。そして、このデータセットに基づいて、算出ステップにおいて、特徴量の期待値、期待値に対する第１水準の水準偏差、及び期待値に対する第２水準の水準偏差を含む情報が算出される。また、算出された情報に基づいて、第１水準における第１パラメータ、または、第２水準における第２パラメータが補正される。このような構成とすることで、第１水準及び第２水準について算出された特徴量の期待値及び水準偏差に基づいてパラメータの補正を行うことができる。したがって、複数種類の処理ユニットのように複数の水準での処理が行われた基板であっても、基板の特徴量を含むデータセットを利用して、目標値に対するユニット毎の補正を適切に行うことができる。
前記算出ステップにおいて、複数の前記基板のそれぞれに対応するデータセットに基づいて、前記データセットに基づく前記特徴量の期待値以外のノルムが最小となるように、前記期待値に対する前記第１水準の水準偏差、及び前記期待値に対する前記第２水準の水準偏差を含む情報を算出する、態様とすることができる。
上記の構成では、第１水準における第１水準偏差、及び、第２水準における第２水準偏差の算出の際に、特徴量の期待値以外のノルムが最小となるように水準偏差が算出される。これにより、例えば、最小二乗法等の従来の方法ではユニット毎のユニット偏差を算出できない範囲のデータセットしか取得できない場合であっても、第１水準偏差及び第２水準偏差を算出することができる。したがって、特徴量の期待値に対するユニット毎の補正を適切に行うことができる。
前記算出ステップにおいて、前記第１因子及び前記第２因子について、その補正値を小さくすることを優先する順序に対応するノルム最小化優先度があらかじめ決まっている場合、前記データセットに基づいて、前記ノルム最小化優先度が高い因子から順に、前記特徴量の平均値の期待値以外のノルムが最小となるようにユニット偏差を算出する、態様とすることができる。
補正値を小さくすることを優先する順序に対応するノルム最小化優先度が因子毎に決まっている場合に、ノルム最小化優先度が高い因子から順に、ノルムが最小となるようにユニット偏差が算出される。このような構成とすることで、ノルム最小化優先度が高い因子について、他の因子に由来するユニット偏差を含んで補正を行うことを防ぐことができる。したがって、ノルム最小化優先度が高い因子については補正値を小さくすることが可能となる。
別の例示的実施形態において、基板処理装置は、基板に対して第１パラメータに基づく第１処理を行う複数の第１処理ユニットと、基板に対して第２パラメータに基づく第２処理を行う複数の第２処理ユニットと、前記複数の第１処理ユニットのいずれかにおいて前記第１処理を行った後に、複数の第２処理ユニットのいずれかにおいて前記第２処理を行った基板について、その特性に係る情報を取得する特徴量情報取得部と、前記複数の第１処理ユニット及び前記複数の第２処理ユニットを制御する制御部と、を有する基板処理装置であって、前記制御部は、前記特徴量情報取得部から、複数の前記第１処理ユニットのいずれかにおいて前記第１処理を行った後に、複数の前記第２処理ユニットのいずれかにおいて前記第２処理を行った複数の基板のそれぞれについて、前記第１処理を行った前記第１処理ユニットを特定する情報、前記第２処理を行った前記第２処理ユニットを特定する情報、及び、前記基板の特性に係る特徴量に係る情報を含むデータセットを取得し、前記複数の基板のそれぞれに対応するデータセットに基づいて、前記特徴量の期待値、前記期待値に対する前記第１処理ユニットのユニット偏差、及び前記期待値に対する前記第２処理ユニットのユニット偏差を含む情報を算出し、算出された情報に基づいて、前記第１処理ユニットにおける前記第１パラメータ、または、前記第２処理ユニットにおける前記第２パラメータを補正する。
別の例示的実施形態において、記憶媒体は、上述の基板処理制御方法を装置に実行させるためのプログラムを記憶した、コンピュータ読み取り可能な記憶媒体である。
以下、種々の例示的実施形態について説明する。説明において、同一要素又は同一機能を有する要素には同一の符号を付し、重複する説明を省略する。
［基板処理システム］
基板処理システム１は、基板に対し、感光性被膜の形成、当該感光性被膜の露光、及び当該感光性被膜の現像を施すシステムである。処理対象の基板は、例えば半導体のウェハＷである。
基板処理システム１は、塗布・現像装置２と露光装置３とを備える。露光装置３は、ウェハＷ（基板）上に形成されたレジスト膜（感光性被膜）の露光処理を行う。具体的には、露光装置３は、液浸露光等の方法によりレジスト膜の露光対象部分にエネルギー線を照射する。塗布・現像装置２は、露光装置３による露光処理の前に、ウェハＷ（基板）の表面にレジスト膜を形成する処理を行い、露光処理後にレジスト膜の現像処理を行う。
［基板処理装置］
以下、基板処理装置の一例として、塗布・現像装置２の構成を説明する。図１及び図２に示すように、塗布・現像装置２は、キャリアブロック４と、処理ブロック５と、インタフェースブロック６と、制御装置１００（制御部）とを備える。
キャリアブロック４は、塗布・現像装置２内へのウェハＷの導入及び塗布・現像装置２内からのウェハＷの導出を行う。例えばキャリアブロック４は、ウェハＷ用の複数のキャリアＣ（収容部）を支持可能であり、受け渡しアームを含む搬送装置Ａ１を内蔵している。キャリアＣは、例えば円形の複数枚のウェハＷを収容する。搬送装置Ａ１は、キャリアＣからウェハＷを取り出して処理ブロック５に渡し、処理ブロック５からウェハＷを受け取ってキャリアＣ内に戻す。処理ブロック５は、複数の処理モジュール１１，１２，１３，１４を有する。
処理モジュール１１は、複数の塗布ユニットＵ１と、複数の熱処理ユニットＵ２と、複数の検査ユニットＵ３と、これらのユニットにウェハＷを搬送する搬送装置Ａ３とを内蔵している。処理モジュール１１は、塗布ユニットＵ１及び熱処理ユニットＵ２によりウェハＷの表面上に下層膜を形成する。処理モジュール１１の塗布ユニットＵ１は、例えば、ウェハＷを所定の回転数で回転させながら、下層膜形成用の処理液をウェハＷ上に塗布する。処理モジュール１１の熱処理ユニットＵ２は、下層膜の形成に伴う各種熱処理を行う。熱処理ユニットＵ２は、例えば熱板及び冷却板を内蔵しており、熱板によりウェハＷを所定の加熱温度に加熱し、加熱後のウェハＷを冷却板により冷却して熱処理を行う。検査ユニットＵ３は、ウェハＷの表面の状態を検査するための処理を行い、ウェハＷの表面の状態を示す情報として、例えば膜厚に係る情報を取得する。
処理モジュール１２は、複数の塗布ユニットＵ１と、複数の熱処理ユニットＵ２と、複数の検査ユニットＵ３と、これらのユニットにウェハＷを搬送する搬送装置Ａ３とを内蔵している。処理モジュール１２は、塗布ユニットＵ１及び熱処理ユニットＵ２により下層膜上にレジスト膜を形成する。処理モジュール１２は、ＣＯＴモジュールという場合がある。また、処理モジュールの塗布ユニットＵ１をＣＯＴユニットという場合がある。処理モジュール１２の塗布ユニットＵ１は、レジスト膜形成用の処理液を下層膜の上に塗布することで、ウェハＷの表面に塗布膜を形成する。処理モジュール１２の熱処理ユニットＵ２は、レジスト膜の形成に伴う各種熱処理を行う。処理モジュール１２の熱処理ユニットＵ２は、塗布膜が形成されているウェハＷに対して所定の加熱温度で熱処理（ＰＡＢ：Pre Applied Bake）を施すことでレジスト膜を形成する。検査ユニットＵ３は、ウェハＷの表面の状態を検査するための処理を行い、ウェハＷの表面の状態を示す情報として、例えば膜厚に係る情報を取得する。
処理モジュール１３は、複数の塗布ユニットＵ１と、複数の熱処理ユニットＵ２と、複数の検査ユニットＵ３と、これらのユニットにウェハＷを搬送する搬送装置Ａ３とを内蔵している。処理モジュール１３は、塗布ユニットＵ１及び熱処理ユニットＵ２によりレジスト膜上に上層膜を形成する。処理モジュール１３の塗布ユニットＵ１は、例えば、ウェハＷを所定の回転数で回転させながら、上層膜形成用の液体をレジスト膜の上に塗布する。処理モジュール１３の熱処理ユニットＵ２は、上層膜の形成に伴う各種熱処理を行う。検査ユニットＵ３は、ウェハＷの表面の状態を検査するための処理を行い、ウェハＷの表面の状態を示す情報として、例えば膜厚に係る情報を取得する。
処理モジュール１４は、複数の塗布ユニットＵ１と、複数の熱処理ユニットＵ２と、これらのユニットにウェハＷを搬送する搬送装置Ａ３とを内蔵している。処理モジュール１４は、塗布ユニットＵ１及び熱処理ユニットＵ２により、露光後のレジスト膜Ｒの現像処理を行う。処理モジュール１４の塗布ユニットＵ１は、例えば、ウェハＷを所定の回転数で回転させながら、露光済みのウェハＷの表面上に現像液を塗布した後、これをリンス液により洗い流すことで、レジスト膜Ｒの現像処理を行う。処理モジュール１４の熱処理ユニットＵ２は、現像処理に伴う各種熱処理を行う。熱処理の具体例としては、現像処理前の加熱処理（ＰＥＢ：Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ Ｂａｋｅ）、現像処理後の加熱処理（ＰＢ：Ｐｏｓｔ Ｂａｋｅ）等が挙げられる。
処理ブロック５内におけるキャリアブロック４側には棚ユニットＵ１０が設けられている。棚ユニットＵ１０は、上下方向に並ぶ複数のセルに区画されている。棚ユニットＵ１０の近傍には昇降アームを含む搬送装置Ａ７が設けられている。搬送装置Ａ７は、棚ユニットＵ１０のセル同士の間でウェハＷを昇降させる。
処理ブロック５内におけるインタフェースブロック６側には棚ユニットＵ１１が設けられている。棚ユニットＵ１１は、上下方向に並ぶ複数のセルに区画されている。
インタフェースブロック６は、露光装置３との間でウェハＷの受け渡しを行う。例えばインタフェースブロック６は、受け渡しアームを含む搬送装置Ａ８を内蔵しており、露光装置３に接続される。搬送装置Ａ８は、棚ユニットＵ１１に配置されたウェハＷを露光装置３に渡し、露光装置３からウェハＷを受け取って棚ユニットＵ１１に戻す。
［検査ユニット］
処理モジュール１１～１３に含まれる検査ユニットＵ３について説明する。検査ユニットＵ３は、塗布ユニットＵ１及び熱処理ユニットＵ２により形成された膜（下層膜、レジスト膜、または上層膜）の膜厚に関する情報を取得する。本実施形態では、膜厚は基板の特性に係る情報の一種であり、膜が形成された基板の特性を示す特徴量として用いられる。
図３に示すように、検査ユニットＵ３は、筐体３０と、保持部３１と、リニア駆動部３２と、撮像部３３と、投光・反射部３４とを含む。保持部３１は、ウェハＷを水平に保持する。リニア駆動部３２は、例えば電動モータなどを動力源とし、水平な直線状の経路に沿って保持部３１を移動させる。撮像部３３は、例えばＣＣＤカメラ等のカメラ３５を有する。カメラ３５は、保持部３１の移動方向において検査ユニットＵ３内の一端側に設けられており、当該移動方向の他端側に向けられている。投光・反射部３４は、撮像範囲に投光し、当該撮像範囲からの反射光をカメラ３５側に導く。例えば投光・反射部３４は、ハーフミラー３６及び光源３７を有する。ハーフミラー３６は、保持部３１よりも高い位置において、リニア駆動部３２の移動範囲の中間部に設けられており、下方からの光をカメラ３５側に反射する。光源３７は、ハーフミラー３６の上に設けられており、ハーフミラー３６を通して下方に照明光を照射する。
検査ユニットＵ３は、次のように動作してウェハＷの表面の画像データを取得する。まず、リニア駆動部３２が撮像部３３を移動させる。これにより、ウェハＷがハーフミラー３６の下を通過する。この通過過程において、ウェハＷ表面の各部からの反射光がカメラ３５に順次送られる。カメラ３５は、ウェハＷ表面の各部からの反射光を結像させ、ウェハＷ表面の画像データを取得する。ウェハＷ表面に形成される膜の膜厚が変化すると、例えば、膜厚に応じて色がウェハＷ表面の色が変化する等、カメラ３５で撮像されるウェハＷ表面の画像データが変化する。すなわち、ウェハＷ表面の画像データを取得することは、ウェハＷの表面に形成された膜の膜厚に係る情報を取得することに相当する。なお、画像データから膜厚を算出する方法は特に限定されない。
カメラ３５で取得された画像データは、制御装置１００に対して送られる。制御装置１００において、画像データに基づいてウェハＷ表面の膜の膜厚を推定することができ、推定結果が制御装置１００において検査結果として保持されることになる。
［制御装置］
制御装置１００の一例について詳細に説明する。制御装置１００は、塗布・現像装置２に含まれる各要素を制御する。制御装置１００は、ウェハＷの表面に上述の各膜を形成させること、及び、現像処理を行うことを含むプロセス処理を実行するように構成されている。また、制御装置１００は、プロセス処理を実行した結果に基づいて、プロセス処理に係るパラメータの補正等も実行するように構成されている。これらのプロセス処理等の詳細については後述する。
図４に示されるように、制御装置１００は、機能上の構成として、検査結果保持部１０１と、補正値算出部１０２と、レシピ保持部１０６と、ユニット制御部１０７と、を有する。また、補正値算出部１０２は、回帰係数算出部１０３と、パラメータ補正値算出部１０４と、を有する。
制御装置１００は、検査ユニットＵ３による検査結果に基づいて、塗布ユニットＵ１及び熱処理ユニットＵ２における制御内容を変更することを実現している。この点について、図４を参照しながら説明する。以下の実施形態では、一例として、ウェハＷに対してレジスト膜を形成する処理モジュール１２に対する制御について説明する。処理モジュール１２の場合、塗布ユニットＵ１（第１処理ユニット）における処理液の塗布に係る処理（第１処理）及び、熱処理ユニットＵ２（第２処理ユニット）における処理液の熱処理に係る処理（第２処理）をウェハＷに対して施すことになる。
検査結果保持部１０１は、検査ユニットＵ３による検査の結果、すなわち、ウェハＷの表面のレジスト膜に係る検査結果を検査ユニットＵ３から取得し、保持する機能を有する。また、検査結果保持部１０１では、後述のレシピ保持部１０６において保持されるプロセスレシピに基づいて、検査結果に対応するウェハＷがどのユニット（塗布ユニットＵ１及び熱処理ユニットＵ２）において処理されたものであるかを特定する情報を取得する。検査結果保持部１０１は、これらの情報を検査結果に対応付けて一の基板に係るデータセットとして取得し、保持する。検査結果保持部１０１にて保持される基板毎の一連の情報（データセット）は、補正値算出部１０２による補正値の算出に用いられる。
補正値算出部１０２は、検査結果保持部１０１において保持される検査結果を含むデータセットに基づいて、補正値を算出する機能を有する。補正値算出部１０２による補正値の算出は、回帰係数算出部１０３及びパラメータ補正値算出部１０４によって行われる。回帰係数算出部１０３では回帰計算によるグループ平均膜厚（特徴量）の期待値、塗布ユニットＵ１間での膜厚偏差の期待値、熱処理ユニットＵ２間での膜厚偏差の期待値の算出が行われる。また、パラメータ補正値算出部１０４では、回帰係数算出部１０３において算出された値に基づいてユニット毎のパラメータの補正値の算出を行う。各部における算出の詳細は後述する。補正値算出部１０２では、対象となる処理モジュール１２に含まれる複数の塗布ユニットＵ１及び複数の熱処理ユニットＵ２のそれぞれに対する補正値を個別に算出する。
レシピ保持部１０６は、処理モジュール１２に係るプロセスレシピを保持する機能を有する。プロセスレシピでは、ウェハＷ毎にどのユニット（塗布ユニットＵ１及び熱処理ユニットＵ２）において処理を行うかを特定すると共に、各ユニットでの処理を行う際の各種パラメータが指定されている。
ユニット制御部１０７は、レシピ保持部１０６において保持されるプロセスレシピに対して、補正値算出部１０２において算出される補正値を適用した状態で各ユニットがプロセスを実施するように、各ユニットを制御する機能を有する。
次に、図４を参照しながら、制御装置１００により実行される補正値の算出及び補正値を用いた制御について説明する。上述のように処理モジュール１２には、複数の塗布ユニットＵ１及び複数の熱処理ユニットＵ２が含まれる。図４では、塗布ユニットＵ１をそれぞれＣＯＴ１、ＣＯＴ２、ＣＯＴ３…として示している。また、熱処理ユニットＵ２をそれぞれＰＡＢ１、ＰＡＢ２、ＰＡＢ３…として示している。処理モジュール１２では、ウェハＷは、塗布ユニットＵ１、熱処理ユニットＵ２、検査ユニットＵ３の順にウェハＷが受け渡されて、各ユニットで所定の処理が行われることで、ウェハＷの表面にレジスト膜が形成される。ウェハＷが複数の塗布ユニットＵ１（ＣＯＴ１、ＣＯＴ２…）、熱処理ユニットＵ２（ＰＡＢ１、ＰＡＢ２…）のうちどのユニットを通るかは、制御装置１００のレシピ保持部１０６において保持されるプロセスレシピによって定められている。また、各ユニットでどのような処理を行うかについても、プロセスレシピによって定められている。
処理モジュール１２に含まれる複数の塗布ユニットＵ１及び複数の熱処理ユニットＵ２は、一のウェハＷの経路を構成し得るユニット同士をまとめたグループとして取り扱うことができる。処理モジュール１２の構造上または装置の機能上の理由等により、特定の塗布ユニットＵ１（例えば、ＣＯＴ１）に投入されたウェハＷは、全ての熱処理ユニットＵ２に投入される可能性があるのではない。すなわち、特定の塗布ユニットＵ１（例えば、ＣＯＴ１）に投入されたウェハＷは、一部の特定の熱処理ユニットＵ２に投入ことを想定してプロセスレシピが作成されている。つまり、一のウェハＷが通過し得る塗布ユニットＵ１及び熱処理ユニットＵ２の組み合わせは全ユニットからランダムに選択されるのではなく、特定のグループ内で選択される。プロセスレシピにおいてもこのようにウェハＷの経路が設定される。このように、処理モジュール１２に含まれる複数の塗布ユニットＵ１及び複数の熱処理ユニットＵ２は、同一のウェハＷに対して処理を行うユニット同士を取りまとめた複数のグループに区分して取り扱うことができる。図４では、ＣＯＴ１～ＣＯＴ４と、ＰＡＢ１～ＰＡＢ４が１つのグループＧ１を形成している状態を示している。このような状態では、ＣＯＴ１～ＣＯＴ４またはＰＡＢ１～ＰＡＢ４のように、１つのグループＧ１に含まれる同一ユニット群を「因子」という。また、ＣＯＴ１，ＣＯＴ２のそれぞれのユニットを「水準」という。すなわち、第１因子（ＣＯＴ群）には、複数の第１水準（塗布ユニットＵ１）が含まれ、第２因子（ＰＡＢ群）には、複数の第２水準（熱処理ユニットＵ２）が含まれる。また、図４では、上記のグループＧ１に含まれるユニットとは異なるユニットにより構成されている２つのグループＧ２、Ｇ３が存在する状態を示している。処理モジュール１２では、一のウェハＷは、グループＧ１～Ｇ３のいずれかに含まれる塗布ユニットＵ１及び熱処理ユニットＵ２においてレジスト膜が形成され、検査ユニットＵ３で検査されることになる。
ところで、処理モジュール１２に塗布ユニットＵ１及び熱処理ユニットＵ２が複数ある場合、レジスト膜が一様となるように同一のプロセス条件で各ユニットが基板処理を行った場合でも、ユニットの特性等によって形成される膜にばらつきが生じる場合がある。
ウェハＷ表面へのレジスト膜の形成の場合、例えば、塗布ユニットＵ１では、処理液を塗布する際のウェハＷの回転数によって表面に形成される膜厚が変化する。しかしながら、同一のパラメータ（回転数）を指定して複数の塗布ユニットＵ１を動作させた場合に、ユニット温度その他の影響により塗布される膜厚にばらつきが生じる可能性がある。また、熱処理ユニットＵ２では、熱処理時のウェハＷの加熱温度によって表面に形成される膜厚が変化する。しかしながら、同一のパラメータ（加熱温度）を指定して複数の熱処理ユニットＵ２を動作させた場合に、ユニット間でウェハＷの温度がわずかに変化する可能性がある。ユニット間でウェハＷの温度にばらつきが生じると、ウェハＷ上で固化されて形成されるレジスト膜の膜厚にばらつきが生じる可能性がある。このように、所定の膜厚のレジスト膜を形成するためのプロセスレシピが同一であっても、各ユニットの特性にばらつきがある場合はばらつきの影響を受けてレジスト膜の膜厚にばらつきが生じる可能性がある。すなわち、ウェハＷがどのユニットを経由して処理されたかによって、ウェハＷ間でレジスト膜の膜厚が異なる状態が生じ得る。
ただし、あるユニットの特性の影響を受けてプロセスレシピに基づいた処理では膜厚が所望の値にならず一定の差分が発生する場合、そのユニットに対して当該ユニットに由来する（所望の値からの）差分を補正するための補正値を算出する。そして、この補正値を考慮したパラメータを用いて当該ユニットの制御を行うことで、そのユニットの特性による膜厚の変化を小さくすることができると考えられる。ユニット制御部１０７では、レシピ保持部１０６で保持されるプロセスレシピで特定される当該ユニットのパラメータについて、補正値を基づいて補正した上で、補正後のパラメータを用いて各ユニットを制御する。このような構成とすることで、補正値を反映しながらユニットの制御を行うことが可能となる。
ただし、複数のウェハＷは、それぞれ上述の通り同一のユニットを経由するのではなく、一のグループ（Ｇ１～Ｇ３のいずれか）に含まれる塗布ユニットＵ１のいずれか及び熱処理ユニットＵ２のいずれかによって処理が行われる。したがって、もちろん同一の経路を経るウェハＷも存在するが、ウェハＷ毎に処理が行われたユニットが異なることになる。そのため、あるウェハＷの膜厚がプロセスレシピで想定されている膜厚とは異なるという検査結果が得られた場合に、そのウェハＷに対して処理を行った塗布ユニットＵ１または熱処理ユニットＵ２（の少なくとも一方）について補正する必要があると考えられる。
しかしながら、どのユニットに対してどの程度補正を加えることで膜厚を目標値に近づけることができるか具体的に特定することが困難な場合がある。他のユニットにおいて処理が行われたウェハＷの膜厚と比較すること等に基づいて各ユニットの特性を推定していくことは可能であると考えられる。しかしながら、他のユニットにおいて処理が行われたウェハＷの膜厚には他のユニットの特性の影響が含まれていることも考慮する必要がある。処理モジュール１２のように複数のプロセス処理を実行するモジュールでは、完成品の特性（例えば、レジスト膜の膜厚）が複数のプロセス処理のうちどの段階の処理の影響を受けたものであるかを特定することが難しい場合がある。
処理モジュール１２のグループＧ１のように同一のグループ内に複数の塗布ユニットＵ１及び複数の熱処理ユニットＵ２が含まれている場合、所定の検査結果があれば、どのユニットが膜厚に対してどのような影響を与えているかを特定することができる。すなわち、所定の検査結果によってユニット毎の偏差（ユニット偏差）を特定することができる。ここでのユニット偏差とは、各ユニットによる処理を行った後の膜厚変化量の期待値に対する偏差を指す。塗布ユニットＵ１について膜厚変化量とは処理液の塗布量の膜厚であり、熱処理ユニットＵ２について膜厚変化量とは熱処理前後での膜厚の変化量である。ユニット偏差とは水準偏差ということもできる。塗布ユニットＵ１に係るユニット偏差を第１水準偏差といい、熱処理ユニットＵ２に係るユニット偏差を第２水準偏差という場合がある。
具体的には、例えば、グループ内でウェハＷが経由し得る全てのユニットの組み合わせに対応する膜厚の検査結果があれば、最小二乗法等を用いてどのユニットが膜厚に対してどのような影響を与えているかを特定することができる。すなわち、ＣＯＴ１～ＣＯＴ４及びＰＡＢ１～ＰＡＢ４の場合、すべての組み合わせである１６通りの検査結果がそろっていれば、各ユニットに係るユニット偏差を特定することができる。また、他の例として、全てのユニットの組み合わせがない場合であっても、ウェハＷが通過したユニットの組み合わせが複数のセットに分断していなければ、この１つのセットに含まれている一連の検査結果（所定の検査結果）として用いることができる。なお「セット」とは、互いに関連付けられたものであり、サブグループということもできる。ただし、ウェハＷが通過していないユニット（検査結果が存在しないユニット）については評価ができない。
ただし、同一のグループのユニットであっても、装置におけるウェハＷの処理の流れ上、特定の塗布ユニットと熱処理ユニットとの組み合わせは実行されない場合がある。このような場合、同一グループのユニットであっても、ウェハＷが通過したユニットの組み合わせが複数のセット（サブグループ）に分断することになり、ユニット偏差の特定が困難となる。この場合、何らかの推定を加えた上で、各ユニットに対する補正値を算出することが求められる。
また、ウェハＷの膜厚を所定値に保つために、塗布ユニットＵ１の回転数または熱処理ユニットＵ２の加熱温度に対して何らかの補正値を与えてユニットの制御を行う場合に、塗布ユニットＵ１及び熱処理ユニットＵ２間で、制御のしやすさに差がある場合がある。例えば、塗布ユニットＵ１において回転数を変化させる制御は比較的容易に行うことができるが、熱処理ユニットＵ２において加熱温度を変化させる制御は回転数の変化と比べて困難である場合がある。したがって、ユニット毎の補正値が正確に算出できる場合ではなく、何らかの推定を加えた上でユニット毎の補正値を算出する場合には、加熱温度に対する補正量が小さくなるように推定を行うことが求められる場合もある。このように、ウェハＷの膜厚が所定の値となるように互いに異なる２種類のパラメータを用いた２段階の処理（塗布及び熱処理）を行う場合に、補正を行う際の優先度が決まっている場合がある。
そこで、制御装置１００では、処理モジュール１２内の塗布ユニットＵ１及び熱処理ユニットＵ２に係る補正を行う際に、グループ目標値（グループ目標となる膜厚）という概念を設定する。そして、制御装置１００では、各グループでの膜厚の平均値をグループ目標値に近付けつつ、各ユニットでのユニット偏差を小さくするための補正値を算出する。グループ目標値は、ユーザ指定の目標値となる膜厚としてもよいし、装置に含まれる複数のグループのいずれかに含まれる全ユニットの平均としもよい。また、グループ目標値は各グループの膜厚の平均値であるとして、グループの膜厚の平均値に係る補正は行わず、ユニット偏差のみが小さくなるように補正値を算出してもよい。上記の補正のうち、ユニット偏差を小さくするための補正を層内平均補正ということもある。また、グループ目標値が、現在の膜厚の平均値と異なる場合には、膜厚平均の期待値がグループ目標値となるように補正を行うことをターゲット補正という。
その後、これらの補正値に基づいて、処理モジュール１２内の各塗布ユニットＵ１及び各熱処理ユニットＵ２についての補正値を算出する。これらの各段階の補正値の算出を、回帰係数算出部１０３及びパラメータ補正値算出部１０４が行う。なお、各段階での補正値の算出の詳細については後述する。
制御装置１００は、一つ又は複数の制御用コンピュータにより構成される。例えば制御装置１００は、図５に示される回路１２０を有する。回路１２０は、一つ又は複数のプロセッサ１２１と、メモリ１２２と、ストレージ１２３と、入出力ポート１２４とを有する。ストレージ１２３は、例えばハードディスク等、コンピュータによって読み取り可能な記憶媒体を有する。記憶媒体は、後述のプロセス処理手順を制御装置１００に実行させるためのプログラムを記憶している。記憶媒体は、不揮発性の半導体メモリ、磁気ディスク及び光ディスク等の取り出し可能な媒体であってもよい。メモリ１２２は、ストレージ１２３の記憶媒体からロードしたプログラム及びプロセッサ１２１による演算結果を一時的に記憶する。プロセッサ１２１は、メモリ１２２と協働して上記プログラムを実行することで、上述した各機能モジュールを構成する。入出力ポート１２４は、プロセッサ１２１からの指令に従って、制御対象の部材との間で電気信号の入出力を行う。
なお、制御装置１００のハードウェア構成は、必ずしもプログラムにより各機能モジュールを構成するものに限られない。例えば制御装置１００の各機能モジュールは、専用の論理回路又はこれを集積したＡＳＩＣ（Application Specific Integrated Circuit）により構成されていてもよい。
［プロセス処理手順］
続いて、塗布・現像処理の一例として塗布・現像装置２において実行されるプロセス処理手順について説明する。
プロセス処理手順において、まず制御装置１００は、キャリアＣ内のプロセス処理対象のウェハＷを棚ユニットＵ１０に搬送するように搬送装置Ａ１を制御し、このウェハＷを処理モジュール１１用のセルに配置するように搬送装置Ａ７を制御する。
次に制御装置１００は、棚ユニットＵ１０のウェハＷを処理モジュール１１内の塗布ユニットＵ１及び熱処理ユニットＵ２に搬送するように搬送装置Ａ３を制御する。また、制御装置１００は、このウェハＷの表面上に下層膜を形成するように塗布ユニットＵ１及び熱処理ユニットＵ２を制御する。なお、下層膜の形成後、制御装置１００は、ウェハＷを検査ユニットＵ３に搬送するように搬送装置Ａ３を制御し、検査ユニットＵ３を用いて当該ウェハＷの表面の状態（例えば、下層膜の膜厚）を検査してもよい。その後制御装置１００は、下層膜が形成されたウェハＷを棚ユニットＵ１０に戻すように搬送装置Ａ３を制御し、このウェハＷを処理モジュール１２用のセルに配置するように搬送装置Ａ７を制御する。
次に制御装置１００は、棚ユニットＵ１０のウェハＷを処理モジュール１２内の塗布ユニットＵ１及び熱処理ユニットＵ２に搬送するように搬送装置Ａ３を制御する。また、制御装置１００は、このウェハＷの下層膜上にレジスト膜Ｒを形成するように塗布ユニットＵ１及び熱処理ユニットＵ２を制御する。例えば、制御装置１００は、ウェハＷの下層膜上にレジスト膜形成用の処理液を塗布することによってレジスト被膜を形成するように塗布ユニットＵ１を制御する。次に、制御装置１００は、レジスト被膜に熱処理を施すように熱処理ユニットＵ２を制御する。レジスト膜Ｒの形成後、制御装置１００は、ウェハＷを検査ユニットＵ３に搬送するように搬送装置Ａ３を制御し、検査ユニットＵ３を用いて当該ウェハＷの表面の状態（例えば、レジスト膜の膜厚）を検査するように制御する。
なお、制御装置１００は、検査ユニットＵ３から検査結果を取得した後に、検査結果から、グループ内での平均膜厚の期待値、及び、塗布ユニットＵ１及び熱処理ユニットＵ２に係るユニット偏差を算出する。具体的には、塗布ユニットＵ１（第１処理ユニット）における回転数（第１パラメータ）及び熱処理ユニットＵ２（第２処理ユニット）における加熱温度（第２パラメータ）に係るユニット偏差（第１ユニット偏差、第２ユニット偏差）を算出する。そして、制御装置１００は、算出されたユニット偏差から膜厚に係る補正値を特定し、これに基づいて、各ユニットにおける回転数または加熱温度を補正して制御する。
その後制御装置１００は、ウェハＷを棚ユニットＵ１０に戻すように搬送装置Ａ３を制御し、このウェハＷを処理モジュール１３用のセルに配置するように搬送装置Ａ７を制御する。
次に制御装置１００は、棚ユニットＵ１０のウェハＷを処理モジュール１３内の各ユニットに搬送するように搬送装置Ａ３を制御し、このウェハＷのレジスト膜上に上層膜を形成するように塗布ユニットＵ１及び熱処理ユニットＵ２を制御する。なお、上層膜の形成後、制御装置１００は、ウェハＷを検査ユニットＵ３に搬送するように搬送装置Ａ３を制御し、検査ユニットＵ３を用いて当該ウェハＷの表面の状態（例えば、上層膜の膜厚）を検査してもよい。その後制御装置１００は、ウェハＷを棚ユニットＵ１１に搬送するように搬送装置Ａ３を制御する。
次に制御装置１００は、棚ユニットＵ１１のウェハＷを露光装置３に送り出すように搬送装置Ａ８を制御する。その後制御装置１００は、露光処理が施されたウェハＷを露光装置３から受け入れて、棚ユニットＵ１１における処理モジュール１４用のセルに配置するように搬送装置Ａ８を制御する。
次に制御装置１００は、棚ユニットＵ１１のウェハＷを処理モジュール１４内の各ユニットに搬送するように搬送装置Ａ３を制御し、このウェハＷのレジスト膜Ｒに現像処理を施すように塗布ユニットＵ１及び熱処理ユニットＵ２を制御する。その後制御装置１００は、ウェハＷを棚ユニットＵ１０に戻すように搬送装置Ａ３を制御し、このウェハＷをキャリアＣ内に戻すように搬送装置Ａ７及び搬送装置Ａ１を制御する。以上でプロセス処理が完了する。
［基板処理制御方法］
次に、図６～図１２を参照しながら、制御装置１００による処理モジュール１２に対する基板処理制御方法について説明する。基板処理制御方法には、塗布ユニットＵ１（第１処理ユニット）の回転数（第１パラメータ）及び熱処理ユニットＵ２（第２処理ユニット）の加熱温度（第２パラメータ）に係る補正値の算出手順及び各ユニットの制御手順が含まれる。
図６に示されるように、まず、制御装置１００は、ステップＳ０１（取得ステップ）を実行する。ステップＳ０１では、検査ユニットＵ３からウェハＷに係る検査結果（膜厚の検査結果）を取得し、検査結果保持部１０１において保持する。このとき、検査結果保持部１０１では、検査結果を取得したウェハＷについて、当該ウェハＷを処理したユニット（塗布ユニットＵ１及び熱処理ユニットＵ２）を特定する情報をレシピ保持部１０６から取得する。これにより、一連のデータセットが制御装置１００において取得される。なお、ウェハＷを処理したユニット（塗布ユニットＵ１及び熱処理ユニットＵ２）を特定する情報は、検査ユニットＵ３から取得する構成としてもよい。
次に、制御装置１００は、ステップＳ０２（算出ステップ）を実行する。ステップＳ０２では、補正値算出部１０２の回帰係数算出部１０３において、検査結果保持部１０１において保持される検査結果に基づいて、膜厚変化に係るモデルを作成する。具体的には、回帰係数算出部１０３は、特定のグループでの塗布ユニットＵ１及び熱処理ユニットＵ２における各処理による膜厚を制御する場合の各ユニットでのパラメータの設定の変化に対応する膜厚変化に係るモデルを作成する。そして、当該モデルに基づいて、特定のグループでの平均膜厚の期待値、塗布ユニットＵ１のユニット偏差の期待値、及び、熱処理ユニットＵ２のユニット偏差の期待値を推定するための関数（目的関数）を設定する。その後、平均膜厚の期待値が上述のグループ目標値に近付きながら、塗布ユニットＵ１及び熱処理ユニットＵ２でのユニット偏差が０に近付くように、平均膜厚の期待値、塗布ユニットＵ１のユニット偏差及び熱処理ユニットＵ２でのユニット偏差の最適解を求める。平均膜厚の期待値、塗布ユニットＵ１のユニット偏差及び熱処理ユニットＵ２でのユニット偏差の最適解が、回帰係数に相当する。
平均膜厚の期待値、塗布ユニットＵ１のユニット偏差及び熱処理ユニットＵ２でのユニット偏差の最適解は、等式制約付き最小二乗問題を解くことによって得ることができる。この等式制約付き最小二乗問題とは、複数の塗布ユニットＵ１及び複数の熱処理ユニットＵ２を含むグループでの膜厚の制御を想定したモデルに基づくものである。ただし、上記の等式制約付き最小二乗問題は条件によっては階数不足によって解が一意に定まらない場合がある。したがって、平均膜厚の期待値を除いて、塗布ユニットＵ１のユニット偏差及び熱処理ユニットＵ２でのユニット偏差のノルムが最小となるような制約条件を加えて、多目的最適化問題の一種として定式化する。そして、上記の多目的最適化問題を解くことで、回帰係数を算出することができる。なお、上記の制約条件は、塗布ユニットＵ１のユニット偏差及び熱処理ユニットＵ２のユニット偏差のノルムの最小化に係る優先度（ノルム最小化優先度）を平均膜厚のノルム最小化優先度よりも高くしたともいえる。
上記の多目的最適化問題を解くことで、平均膜厚の期待値、塗布ユニットＵ１のユニット偏差及び熱処理ユニットＵ２でのユニット偏差の最適解が得られると、制御装置１００は、ステップＳ０３（補正ステップ）を実行する。ステップＳ０３では、これらの最適解に基づいて、最適解に対応したパラメータの補正値を求める。パラメータの補正値の算出は、パラメータ補正値算出部１０４にて行われる。ステップＳ０３を実行することで、各ユニットにおける膜厚の補正値が確定する。したがって、膜厚の補正値に対応するパラメータの補正値を算出する。この各ユニットでのパラメータの補正値の算出は、予め制御装置１００が保持している膜厚と各ユニットのパラメータとの関係に基づいて行うことができる。すなわち、各ユニットのパラメータ（ノブ）を変化させた場合にどの程度膜厚が変化するかを予め取得しておき、補正によって変化させたい膜厚の大きさをユニット偏差から得ることにより、予め取得している関係からパラメータの補正値を求めることができる。
次に、制御装置１００は、ステップＳ０４（補正ステップ）を実行する。ステップＳ０４では、ユニット制御部１０７において、レシピ保持部１０６において保持されるプロセスレシピと補正値算出部１０２で算出された補正値とに基づいて、各ユニット（塗布ユニットＵ１または熱処理ユニットＵ２）を制御する。プロセスレシピに含まれる各ユニットでのパラメータに対して、補正値算出部１０２で算出された補正値を適用することで補正後のパラメータが算出される。ユニット制御部１０７はこの補正後のパラメータに基づいて各ユニットを制御する。これにより、補正値が反映された状態で、各ユニットにおけるプロセス処理が行われる。
上記の一連の手順に関して、具体例として図７（ａ）を参照しながら説明する。図７（ａ）では、３つのグループＧ１０～Ｇ３０を示している。グループＧ１０は、ＣＯＴ１１、ＣＯＴ１２、ＰＡＢ１１～ＰＡＢ１３から構成される。また、グループＧ２０は、ＣＯＴ２１、ＣＯＴ２２、ＰＡＢ２１～ＰＡＢ２３から構成される。さらに、グループＧ３０は、ＣＯＴ３１、ＣＯＴ３２、ＰＡＢ３１～ＰＡＢ３３から構成される。図７（ａ）では、各グループに含まれる各ユニットについての膜厚のユニット偏差を示している。また、グループＧ１０の各ユニットに対して破線で示している値Ｒ１は、グループＧ１０で処理したウェハＷの膜厚の平均値を示している。図７（ａ）では、グループＧ１０でのウェハＷの膜厚の平均値が９０．０５ｎｍであることを表している。
これに対して、ＣＯＴ１１は、膜厚が８９．７３ｎｍである。これは、ＣＯＴ１１においてウェハＷが処理されることで、熱処理後のレジスト膜が目標値９０．０５μｍに対して０．３２ｎｍ小さくなる（－０．３２ｎｍ）程度に、ＣＯＴ１１が膜厚の変化に影響を与えていることを示している。また、ＰＡＢ１１は、膜厚が９０．１３ｎｍである。これは、ＰＡＢ１１においてウェハＷが処理されることで、熱処理後のレジスト膜が目標値９０．０５ｎｍに対して０．０８ｎｍ大きくなる（＋０．０８ｎｍ）程度に、ＰＡＢ１１が膜厚の変化に影響を与えていることを示している。このように、補正前は、各ユニットにおけるプロセス処理がそれぞれ熱処理後のレジスト膜の膜厚の変化に影響を与えていることが分かる。ＣＯＴ１１の場合には、－０．３２ｎｍが膜厚に関するユニット偏差となり、ＰＡＢ１１の場合には、＋０．０８ｎｍが膜厚に関するユニット偏差となる。したがって、ＣＯＴ１１及びＰＡＢ１１を通過したウェハＷは、２つのユニットにおけるユニット偏差に対応する膜厚変化を受けて、グループ目標値（ウェハＷの膜厚の平均値）に対して－０．３２ｎｍ＋０．０８ｎｍ＝－０．２４ｎｍだけ膜厚が変化することになる。
このように、補正値算出部１０２では、検査結果保持部１０１において保持されている結果から、グループ毎にグループ目標値を設定する。そして、補正値算出部１０２では、グループ目標値との差分に基づいて各ユニットにおいて行われるプロセス処理の膜厚変化に関するユニット偏差（第１ユニット偏差・第２ユニット偏差）を算出する。なお、グループ目標値はウェハＷの膜厚の平均値とは異なる値と設定してもよい。
ユニット群毎の膜厚に関するユニット偏差を算出することができれば、補正値は当該ユニット偏差に基づいた値とすることができる。すなわち、ＣＯＴ１１の場合には、膜厚変化に対するユニット偏差が－０．３２ｎｍであるので、膜厚が＋０．３２ｎｍとなるようなプロセス処理を実現するためのパラメータの補正値を算出すればよい。また、ＰＡＢ１１の場合には、膜厚変化に対するユニット偏差が＋０．０８ｎｍであるので、膜厚が－０．０８ｎｍとなるようなプロセス処理を実現するためのパラメータの補正値を算出すればよい。
なお、ステップＳ０２で説明した回帰係数の算出に関しては、検査結果保持部１０１において保持される検査結果に応じて、及び、補正を行うパラメータの補正に対する安全度または補正容易度を鑑みて詳細な手順を変更することができる。すなわち、ノルムを最小化するための優先度（ノルム最小化優先度）を設定し、この優先度を考慮して補正値を算出するための詳細な手順に変更することができる。図８では、ノルム最小化優先度を考慮した場合の補正値を算出するための手順を示している。
まず、回帰係数算出部１０３は、ステップＳ１１を実行する。ステップＳ１１では、検査結果保持部１０において保持される結果を利用して、最小二乗法（等式制約付き最小二乗法）によりユニット偏差を算出可能であるかの判定が行われる。そして、この判定の結果がＹＥＳである場合は、回帰係数算出部１０３は、ステップＳ１２を実行する。ステップＳ１２では、等式制約付き最小二乗法を用いて各ユニットのユニット偏差（第１ユニット偏差・第２ユニット偏差）を算出する。
上述のように、同一のグループ内でウェハＷが経由し得る全てのユニットの組み合わせに対応する膜厚の検査結果があれば、等式制約付き最小二乗法等を用いて全てのユニットに係るユニット偏差を特定することができる。例えば、図９（ａ）では、ＣＯＴ１～ＣＯＴ４の４つの塗布ユニットＵ１と、ＰＡＢ１～ＰＡＢ４の４つの熱処理ユニットＵ２と、から構成されるグループに係る例を示している。この図９（ａ）に示すグループにおいて、全ての組み合わせにおけるレジスト膜の膜厚の検査結果が得られる場合、図９（ｂ）に示すように、等式制約付き最小二乗法を用いると各ユニットに係るユニット偏差を算出することができる。すなわち、等式制約付き最小二乗法により、全体平均（グループ内の膜厚の平均値）と、全体平均に対するユニット毎のレジスト膜の膜厚のユニット偏差（差分に相当する値）を算出することができる。上記では、全ての組み合わせにおけるレジスト膜の膜厚の検査結果が得られる場合について説明したが、実際には等式制約付き最小二乗法を用いてユニット偏差を算出できるか否かは、得られた結果がサブグループに分断されているかに対応する。したがって、ステップＳ１１では、得られた結果がサブグループに分断されているか否かの判定を行う。そして、ステップＳ１１における判定結果がＹＥＳである場合、ステップＳ１２において、等式制約付き最小二乗法を用いてユニット偏差及び補正値を算出する。
次に、ステップＳ１１における判定の結果がＮＯである場合、すなわち、検査結果が十分に揃っておらず、等式制約付き最小二乗法によりユニット偏差を算出ができない場合、回帰係数算出部１０３は、ステップＳ１３を実行する。ステップＳ１３では、因子（ユニット群）毎のユニット偏差及び補正値を算出する際のノルム最小化優先度がある（因子毎にノルム最小化優先度が異なる）か否かの判定を行う。そして、この判定の結果がＹＥＳである場合、すなわち、因子毎のユニット偏差及び補正値を算出する際のノルム最小化優先度がある（因子毎にノルム最小化優先度が異なる）場合には、回帰係数算出部１０３は、ステップＳ１４を実行する。ステップＳ１４では、因子毎のノルム最小化優先度に基づく順序で、グループ目標値に対するノルムを最小化しながらユニット偏差を算出する。一方、この判定の結果がＮＯである場合、すなわち、因子毎のユニット偏差及び補正値を算出する際のノルム最小化優先度がない（因子毎のノルム最小化優先度が同じである）場合には、回帰係数算出部１０３は、ステップＳ１５を実行する。ステップＳ１５では、切片以外の因子全体のノルムが最小となるように、各ユニットのユニット偏差を算出する。
図８に関して、上記の通り、等式制約付き最小二乗法によりユニット偏差を算出できるか、及び、因子毎のノルム最小化優先度があるかに基づいて、計算手法を変更する手順について説明した。ただし、図８に示した各条件での計算（ステップＳ１２，Ｓ１４，Ｓ１５）は、ステップＳ１４にて集約することもできる。すなわち、ステップＳ１１，Ｓ１３を行わずに、ステップＳ１４のみを実行することでユニット偏差を算出してもよい。例えば、ステップＳ１２のように等式制約付き最小二乗法を用いて解を求めることができるということは、解に自由度がないことになる。この場合、ノルム最小化優先度があってもなくても同じ解が算出されるため、ノルム最小化優先度を適当に設定してステップＳ１４に対応するアルゴリズムを実行しても解が得られることになる。また、ステップＳ１５は、ステップＳ１４におけるノルム最小化優先度が因子毎に同じである場合と考えるとステップＳ１４と同じアルゴリズムによって解が得られることになる。したがって、ステップＳ１４のみを実行しても図８のフローに基づいて計算を行った場合と同様の解を得ることができる。
ステップＳ１３～ステップＳ１５について、図１０～図１２を参照しながら説明する。図１０（ａ）では、ＣＯＴ１～ＣＯＴ５の５つの塗布ユニットＵ１と、ＰＡＢ１～ＰＡＢ５の５つの熱処理ユニットＵ２と、から構成されるグループにおける検査結果を示している。図１０（ａ）に示す例では、全ての組み合わせにおけるレジスト膜の膜厚の検査結果は得られていない。すなわち、ＣＯＴ１，ＣＯＴ２，ＣＯＴ３，ＰＡＢ１，ＰＡＢ２の組み合わせに係る検査結果であるＳｅｔ１と、ＣＯＴ４，ＣＯＴ５，ＰＡＢ３，ＰＡＢ４，ＰＡＢ５の組み合わせに係る検査結果であるＳｅｔ２と、が得られている状態が図１０に示されている。この状態では、図１０（ｂ）に示すように、全体平均（グループ目標値に相当する）、全体平均とＳｅｔ１，２のそれぞれの平均値との差分、Ｓｅｔ１，２それぞれにおける最小二乗法に基づく各ユニットのグループ目標値に対するユニット偏差を算出可能である。しかしながら、各ユニットに係るユニット偏差は、検査結果が得られているＳｅｔ単位である。したがって、このユニット偏差に基づく補正値とは、Ｓｅｔ単位での平均値へ向けて補正するための補正値であってグループ単位での補正に対応する補正値ではない。また、得られている検査結果が図１０（ａ）に示す状態で、グループでの全体平均に対する各ユニットのユニット偏差を最小二乗法で算出しようとすると、未知数に対して方程式が不足している状態であるので、解が無限に存在していることになる。すなわち、各ユニットにおけるプロセス処理のユニット偏差を算出できない状態である。
等式制約付き最小二乗法で解が無数に存在している状況の場合、一般的には、説明変数のノルムが最小となる解を選択する。ここでは、全体平均（切片）と各ユニット偏差とが説明変数にあたる。図１１は、図１０（ａ）に示す検査結果から、グループ内の膜厚平均の期待値（切片）を除く各ユニット偏差のノルムが最小となるように、各ユニットのユニット偏差を算出した結果を示す。この場合、図１１に示すように、ＣＯＴ／ＰＡＢのノルムが１．５７２となり、ＣＯＴ１～５及びＰＡＢ１～５によるユニット偏差がそれぞれ１．２７８及び０．９１５となる。ノルムが最小となる条件で解を特定する処理（計算）は、図８に示すステップＳ１５に対応するともいえる。また、ノルムが最小となる条件で解を特定する処理の具体的な手順としては、公知の方法を用いることができる。
ただし、上記の図１１に示す結果では、複数のユニット全体での切片以外のノルムは最小とされているが、ユニットに応じたパラメータに関する補正の優先度を考慮していない。上述のように熱処理ユニットＵ２の加熱温度については補正値を小さくしたいという事情がある場合、補正値を小さくしたいパラメータに係る部分、すなわち、熱処理ユニットＵ２に係る加熱温度の補正値が小さくなるように、ノルムの最小化に係る処理を行う。本実施形態の場合、熱処理ユニットＵ２の加熱温度についてノルムが最小となるようにユニット偏差を算出する処理を行う。
上述のように、各ユニットのパラメータに関して、ユニット偏差の算出（補正値の算出）に係るノルム最小化優先度が異なる場合、ノルム最小化優先度が高いパラメータからノルムを最小化するための各ユニットのユニット偏差を算出する。本実施形態の場合、各ユニットのパラメータとは、塗布ユニットＵ１の回転数、及び、熱処理ユニットＵ２の加熱温度の２種類のパラメータである。また、ノルム最小化優先度が高いパラメータとは、補正値を必要以上に大きくしたくないパラメータに相当する。この補正値を必要以上に大きくしたくないパラメータ（因子）とは、補正が容易ではないもの、または、補正を行うことで何らかのリスクが発生するもの等が挙げられる。一方、補正値が大きくなってもよいパラメータとは、例えば、補正が容易であるもの、または、補正した際のリスクが小さいもの等が挙げられる。このように、補正値をできるだけ小さくしたいパラメータがある場合、そのパラメータが属する因子（ユニット群）について、ノルム最小化優先度が高いとして取り扱う。そして、ノルムの最小化の際にはノルム最小化優先度が高い因子から最小化に係る計算を行う。本実施形態の構成の場合、回転数をパラメータとして持つＣＯＴと比べて加熱温度をパラメータとして持つＰＡＢのほうがノルム最小化優先度の高い因子となる。したがって、ノルム最小化優先度の高い因子、すなわち、ＰＡＢからノルムを最小化するための各ユニットに係るプロセス処理のユニット偏差を算出する。
ノルム最小化優先度を考慮したユニット偏差の算出（図８のステップＳ１４に対応する計算）は、例えば以下の方法で行うことができる。すなわち、あるグループにおける平均膜厚の期待値、各ユニットにおける膜厚のユニット偏差を説明変数（回帰係数）とした等式制約及び目的関数を記述する。その上で、ノルム最小化優先度を考慮した追加の目的関数を付加し、多目的最適化問題を解くことで回帰係数を算出する。これにより、各ユニットに関してノルム最小化優先度を考慮した上で、ノルムを最小化するようにユニット偏差の算出を行うことができる。回帰係数の算出自体は公知の方法を用いることができる。
上記の手順で、各ユニットのユニット偏差を算出した結果を図１２に示す。図１２に示す結果では、図１１に示す結果と比較して、二乗誤差は同じであるが、ＣＯＴ１～ＣＯＴ５のユニット偏差が大きく、ＰＡＢ１～ＰＡＢ５のユニット偏差が小さくなっている。具体的には、図１２に示す結果では、塗布ユニットＵ１（ＣＯＴ１～ＣＯＴ５）のノルムは１．６８１となっているのに対して、熱処理ユニットＵ２（ＰＡＢ１～ＰＡＢ５）は、ノルムが０．６６３となっている。
ノルム最小化優先度の高い因子から順にノルムを最小化するように各ユニットに係るプロセス処理のユニット偏差を算出する構成とした場合、ユニット全体に係るノルムは最小とはならない。例えば、図１１に示す計算結果ではＣＯＴ／ＰＡＢノルムは１．５７２となっているのに対して、図１２に示す計算結果ではＣＯＴ／ＰＡＢノルムは１．８０７となっている。ただし、ノルム最小化優先度が高い因子に係るユニットのプロセス処理については、そのユニット偏差を小さく算出することが可能となる。すなわち、ノルム最小化優先度が高いパラメータに係るプロセス処理のユニット偏差についてはノルムを小さくすることができる。これは、ノルム最小化優先度が高い因子に係るユニット偏差がより小さくなるように計算を行うためである。
なお、ノルム最小化優先度が設定されているか否かは、制御装置１００の補正値算出部１０２において把握している態様とすることができる。そして、ステップＳ１３を実行する際に、自装置で保持している情報に基づいて判定を行う態様とすることができる。
本実施形態では、２つの処理ユニットにおける２つのパラメータに基づくプロセス処理について、それぞれユニット偏差（第１ユニット偏差・第２ユニット偏差）を算出して補正する場合について説明している。２つの処理ユニットとは塗布ユニットＵ１及び熱処理ユニットＵ２であり、２つのパラメータとは回転数及び加熱温度である。ただし、上記の手順は、処理ユニットが３つ以上となり、パラメータの種類が３種類以上に増えた場合にも同様の手順で行うことができる。すなわち、３種類の処理ユニット（すなわち３種類のプロセス処理）に３段階のノルム最小化優先度が設定されている場合、ノルム最小化優先度の高い処理ユニットから、順に上記と同様にノルムが最小となるユニット偏差を算出する処理を繰り返す。これにより、３つのプロセス処理を行う３種類のユニットにおける３種類のユニット偏差について、優先度を考慮した状態で算出することができる。また、処理ユニット及びパラメータの種類が４以上となった場合も同様の手順により優先度を考慮してユニット偏差を算出することができる。なお、ノルム最小化優先度は一部の処理ユニット（一部のプロセス処理）においてのみ設定されていてもよい。
なお、上記の基板処理制御方法は、基板処理システム１を用いた基板処理を行う際に、所定のタイミングで実施する構成とすることができる。例えば、ユーザが指定するタイミングで処理を行う構成としてもよい。また、任意のロットの基板について処理が終了した際に、当該ロットの直近の所定枚数の基板の膜厚を参照し、各ユニットで処理を行った基板の膜厚の単純平均が予め定められた範囲から逸脱していた場合に上記の処理を行う構成とすることもできる。この場合、上記の単純平均から各ユニットにおける補正量を算出してもよい。
さらに、９５％信頼区間と基準値との比較結果に基づいて上記の処理の開始を判断する構成としてもよい。具体的には、任意のロットの基板について処理が終了した際に、当該ロットの直近の所定枚数の基板の膜厚の測定結果から、上記の各ユニットにおけるユニット偏差を推定した場合にその推定値の９５％信頼区間を算出する。そして、９５％信頼区間がその推定値の基準となる値を含まなくなった場合に、上記の処理を行うと判断する構成としてもよい。例えば、グループ目標値が現在の膜厚平均の期待値と同じである場合には、塗布ユニットＵ１または熱処理ユニットＵ２におけるユニット偏差の９５％信頼区間が基準値０を含まなくなった場合を上記の基板処理制御方法を開始するトリガとしてもよい。また、グループ目標値を膜厚平均の期待値とは別に設定している場合に、例えば第１ユニットのみが膜厚平均の補正に関与していると仮定してもよい。そして、この仮定に基づいて、膜厚平均の期待値と第１ユニット偏差との和の９５％信頼区間が基準値としてのグループ目標値を含まない場合をトリガとしてもよい。この場合、第２ユニット偏差の９５％信頼区間が基準値０を含まない場合をトリガとしてもよい。なお、上記の手法は一例であり、これらに限定されるものではない。
［作用］
以上の実施形態に係る基板処理制御方法及び基板処理装置によれば、第１処理を行った第１水準（塗布ユニットＵ１）を特定する情報、第２処理を行った第２水準（熱処理ユニットＵ２）を特定する情報、及び、基板の特性に係る特徴量（例えば、膜厚）に係る情報を含むデータセットが、処理後の複数の基板により取得される。また、算出ステップにおいて、特徴量の期待値、期待値に対する第１水準の水準偏差、及び期待値に対する第２水準の水準偏差を含む情報が算出される。また、算出された情報に基づいて、第１ユニットにおける第１パラメータ、または、第２ユニットにおける第２パラメータが補正される。このような構成とすることで、複数の第１処理水準及び複数の第２処理水準のそれぞれについて水準偏差を算出し、当該水準偏差に基づいてそれぞれのパラメータの補正を行うことができる。したがって、複数種類の処理ユニットのように複数水準での処理が行われた基板であっても、基板の特徴量を含むデータセットを利用して、目標値に対するユニット毎の補正を適切に行うことができる。
従来から、処理後の基板の特性に係る特徴量が目標値とは異なる状態である場合に、それを補正する手法は検討されていた。しかしながら、複数種類の処理を繰り返した後の基板の特徴量に基づいて、どの処理を行ったユニットに係るパラメータをどの程度補正すればよいかを適切に把握し補正する方法は検討されていなかった。特に、複数種類の処理を行う処理ユニットがそれぞれ複数ある場合には、どの処理ユニットが基板の特徴量をどの程度変化させているかを考慮して、それを補正するための補正値を算出する方法は検討されていなかった。これに対して、上記の基板処理制御方法及び基板処理装置によれば、第１水準及び第２水準のそれぞれについて、水準偏差を算出し、この結果に基づいて各ユニットのパラメータを補正する。したがって、複数種類の処理ユニットのように複数水準での処理が行われた基板であっても、基板の特徴量を含むデータセットを利用して、目標値に対するユニット毎の補正を適切に行うことができる。
また、上記の実施形態では、第１水準における第１水準偏差、及び、第２水準における第２水準偏差の算出の際に、特徴量の期待値以外のノルムが最小となるように水準偏差を算出している。上記の構成とすることで、例えば、最小二乗法等の従来の方法ではユニット毎のユニット偏差を算出できない範囲のデータセットしか取得できない場合であっても、第１水準偏差（第１ユニット偏差）及び第２水準偏差（第２ユニット偏差）を算出することができる。したがって、上記の構成によれば、目標値に対するユニット毎の補正を適切に行うことができる。特に、データセットが不足している状態においても、ノルムを最小とするという観点で各ユニットに係るユニット偏差を適切に算出することができるため、より適切な補正を行うことが可能となる。
また、上記の実施形態では、補正値を小さくすることを優先する順序に対応するノルム最小化優先度があらかじめ決まっている場合、ノルム最小化優先度が高い因子から順に、特徴量の期待値以外のノルムが最小となるようにユニット偏差を算出する。このような構成とすることで、ノルム最小化優先度が高い因子について、他の因子に由来するユニット偏差を含んで補正を行うことを防ぐことができる。したがって、ノルム最小化優先度が高い因子については補正値を小さくすることが可能となる。上記実施形態では、第２パラメータに相当する熱処理ユニットＵ２の加熱温度が、ノルム最小化優先度が高い因子に属するパラメータである。そのため、熱処理ユニットＵ２からユニット偏差のノルムを最小化して補正値を算出する構成とすることにより、加熱温度の補正値を小さくすることができる。
また、上記の実施形態のように、複数の第１処理ユニット及び複数の第２処理ユニットを、一の基板に対する処理を行う可能性がある処理ユニット同士をまとめたグループ毎に区切ることが可能であるとする。このような場合に、一の基板に対する処理を行う可能性がある処理ユニット同士をまとめたグループ毎に、グループ目標値を設定して、第１ユニット偏差及び第２ユニット偏差を算出する構成とする。これにより、一の基板に対して処理を行う可能性がない処理ユニット同士の組み合わせを考慮してユニット偏差を算出する構成と比較して、より精度よくユニット偏差を算出することができる。グループを考慮せずユニット偏差を算出する構成とした場合、例えば、互いに異なるグループに含まれる第１処理ユニットと第２処理ユニットを用いた基板処理が行われることも考慮したユニット偏差の算出が行われる可能性がある。このような場合、ユニット偏差の算出精度が低下する可能性がある。これに対して、上記のようにグループ毎にユニット偏差を算出する構成とすることで、ユニット偏差の算出を精度よく行うことができる。
［他の実施形態］
以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な省略、置換、及び変更がなされてもよい。また、異なる実施形態における要素を組み合わせて他の実施形態を形成することが可能である。
例えば、上記実施形態では、処理モジュール１２におけるレジスト膜の形成において、複数の塗布ユニットＵ１及び複数の熱処理ユニットＵ２それぞれにおけるパラメータを補正する場合について説明した。しかしながら、上述の基板処理制御方法は、基板に対するレジスト膜の形成とは異なるプロセス処理に対しても適用することができる。例えば、上述の塗布・現像装置２では、下層膜及び上層膜の形成も行われているが、これらの処理についても、制御装置１００によって、パラメータの補正を行いながら制御を行う構成としてもよい。また、上記実施形態では説明していない基板処理のプロセスにおいても、上記制御装置１００によるパラメータの補正を適用してもよい。このように、上記実施形態で説明した処理に係るユニット偏差の算出及びユニット偏差に基づくパラメータの補正の対象は特に限定されない。
また、特徴量についても基板に形成される膜の膜厚に限定されない。特徴量としては、例えば、レジストパターンの線幅等を用いることができる。また、第１処理に係るパラメータ及び第２処理に係るパラメータについても、特徴量に応じて適宜変更される。例えば、上記実施形態では、処理液を塗布する塗布ユニットＵ１における回転数をパラメータとして用いたが、基板を回転させながら処理を行う他の処理ユニットについても回転数をパラメータとして選択してもよい。また、処理液を用いた何らかの処理を行う場合には、処理液に係る特性をパラメータとして選択してもよい。また、処理ユニットにおける処理条件のひとつをパラメータとして選択してもよい。このように、基板の特性に係る特徴量は適宜選択することができると共に、特徴量に応じて第１処理及び第２処理を適宜選択することができる。さらに、第１処理における第１パラメータ及び第２処理における第２パラメータについても、特徴量等に基づいて適宜変更することができる。
また、上記実施形態では、図６に示すように、回帰係数を算出した後にユニット毎のパラメータの補正値を算出する構成について説明したが、この手順は変更できる。
また、制御装置１００によって補正値の算出を行う際に、図８に示す各ステップのすべてを行わない構成としてもよい。例えば、最小二乗法でユニット偏差を算出することができない分のデータセットしか取得できておらず、因子毎の優先度があることが決まっている場合には、ステップＳ１１、ステップＳ１３は省略してもよい。このように、制御装置１００が取得するデータセットの数または内容、ユニット偏差及び補正値を算出する対象となる処理ユニットのパラメータの特性等が予めわかっている場合には、装置が把握している内容に基づいて適宜処理を省略してもよい。
また、上記実施形態では、ノルム最小化優先度を考慮しながら、ユニット偏差をより小さくするための補正値を算出する際に、膜厚平均の期待値、第１ユニット偏差、第２ユニット偏差を個別に取り扱う場合について説明した。しかしながら、これらの３つの要素の一部をひとまとめにして取り扱う構成としてもよい。具体的には、上記実施形態で説明した膜厚平均の期待値と第１ユニット偏差（塗布ユニットＵ１のユニット偏差）とを一体的に取り扱うことが考えられる。この場合、第１ユニット偏差と膜厚平均の期待値（切片）とを組み合わせたものを第１ユニットに係る膜厚の期待値として取り扱い、第１ユニットに係る膜厚の期待値と第２ユニット偏差とで目的関数を記述し、これらの回帰係数の最適解を算出する。第１ユニットに係る膜厚の期待値は平均値が０ではなくなるが、ノルム最小化を分散最小化に置き換えることで、第１ユニット偏差のノルム最小化と同じ効果が得られる。
以上の説明から、本開示の種々の実施形態は、説明の目的で本明細書で説明されており、本開示の範囲及び主旨から逸脱することなく種々の変更をなし得ることが、理解されるであろう。したがって、本明細書に開示した種々の実施形態は限定することを意図しておらず、真の範囲と主旨は、添付の特許請求の範囲によって示される。
１…基板処理システム、２…塗布・現像装置、３…露光装置、１１～１４…処理モジュール、１００…制御装置、１０１…検査結果保持部、１０２…補正値算出部、１０３…回帰係数算出部、１０４…パラメータ補正値算出部、１０６…レシピ保持部、１０７…ユニット制御部、Ｕ１…塗布ユニット、Ｕ２…熱処理ユニット、Ｕ３…検査ユニット。

Claims (4)

  1. 基板に対して第１パラメータに基づく第１処理を行う複数の第１処理ユニット、及び、基板に対して第２パラメータに基づく第２処理を行う複数の第２処理ユニットを有する基板処理装置における基板処理制御方法であって、
    前記第１処理ユニットにおいて前記第１処理を行った後に、前記第２処理ユニットにおいて前記第２処理を行った複数の基板のそれぞれについて、前記第１処理を行った前記第１処理ユニットを特定する情報、前記第２処理を行った前記第２処理ユニットを特定する情報、及び、前記基板の特性に係る特徴量に係る情報を含むデータセットを取得する、取得ステップと、
    前記複数の基板のそれぞれに対応するデータセットに基づいて、前記特徴量の平均値、前記第１処理による前記特徴量の変化量の偏差を第１処理ユニットごとに表す複数の第１処理ユニット偏差、及び前記第２処理による前記特徴量の変化量の偏差を第２処理ユニットごとに表す複数の第２処理ユニット偏差を含む情報を算出する、算出ステップと、
    前記算出ステップにおいて算出された情報に基づいて、前記第１処理ユニットにおける前記第１パラメータ、または、前記第２処理ユニットにおける前記第２パラメータを補正する、補正ステップと、
    を有し、
    前記算出ステップにおいて、複数の前記基板のそれぞれに対応するデータセットに基づいて、前記複数の第１処理ユニット偏差のノルム及び前記複数の第２処理ユニット偏差のノルムの少なくともいずれかが最小となるように、前記複数の第１処理ユニット偏差、及び前記複数の第２処理ユニット偏差を含む情報を算出する、基板処理制御方法。
  2. 前記算出ステップにおいて、前記複数の第１処理ユニット及び前記複数の第２処理ユニットについて、ノルムの最小化に係る優先度であるノルム最小化優先度があらかじめ決まっている場合、前記複数の第１処理ユニット偏差のノルムが最小となるように前記複数の第１処理ユニット偏差を算出することと、前記複数の第２処理ユニット偏差のノルムが最小となるように前記複数の第２処理ユニット偏差を算出することとを、前記ノルム最小化優先度基づく優先度が高い方から順に実行する、請求項１に記載の基板処理制御方法。
  3. 基板に対して第１パラメータに基づく第１処理を行う複数の第１処理ユニットと、
    基板に対して第２パラメータに基づく第２処理を行う複数の第２処理ユニットと、
    前記複数の第１処理ユニットのいずれかにおいて前記第１処理を行った後に、複数の第２処理ユニットのいずれかにおいて前記第２処理を行った基板について、その特性に係る情報を取得する特徴量情報取得部と、
    前記複数の第１処理ユニット及び前記複数の第２処理ユニットを制御する制御部と、を有する基板処理装置であって、
    前記制御部は、
    前記特徴量情報取得部から、複数の前記第１処理ユニットのいずれかにおいて前記第１処理を行った後に、複数の前記第２処理ユニットのいずれかにおいて前記第２処理を行った複数の基板のそれぞれについて、前記第１処理を行った前記第１処理ユニットを特定する情報、前記第２処理を行った前記第２処理ユニットを特定する情報、及び、前記基板の特性に係る特徴量に係る情報を含むデータセットを取得し、
    前記複数の基板のそれぞれに対応するデータセットに基づいて、前記特徴量の平均値、前記第１処理による前記特徴量の変化量の偏差を第１処理ユニットごとに表す複数の第１処理ユニット偏差、及び前記第２処理による前記特徴量の変化量の偏差を第２処理ユニットごとに表す複数の第２処理ユニット偏差を含む情報を算出し、
    算出された情報に基づいて、前記第１処理ユニットにおける前記第１パラメータ、または、前記第２処理ユニットにおける前記第２パラメータを補正し、
    前記複数の第１処理ユニット偏差及び前記複数の第２処理ユニット偏差を算出する際には、複数の前記基板のそれぞれに対応するデータセットに基づいて、前記複数の第１処理ユニット偏差のノルム及び前記複数の第２処理ユニット偏差のノルムの少なくともいずれかが最小となるように、前記複数の第１処理ユニット偏差、及び前記複数の第２処理ユニット偏差を含む情報を算出する、基板処理装置。
  4. 請求項１又は２に記載の基板処理制御方法を装置に実行させるためのプログラムを記憶した、コンピュータ読み取り可能な記憶媒体。
JP2019174088A 2019-09-25 2019-09-25 基板処理制御方法、基板処理装置、及び記憶媒体 Active JP7450358B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2019174088A JP7450358B2 (ja) 2019-09-25 2019-09-25 基板処理制御方法、基板処理装置、及び記憶媒体
TW109131449A TW202125620A (zh) 2019-09-25 2020-09-14 基板處理控制方法、基板處理裝置及記憶媒體
US17/021,373 US11862496B2 (en) 2019-09-25 2020-09-15 Substrate processing control method, substrate processing apparatus and storage medium
KR1020200118273A KR20210036266A (ko) 2019-09-25 2020-09-15 기판 처리 제어 방법, 기판 처리 장치, 및 기억 매체
CN202010965656.2A CN112558417A (zh) 2019-09-25 2020-09-15 基片处理控制方法、基片处理装置和存储介质
US18/511,594 US20240087928A1 (en) 2019-09-25 2023-11-16 Substrate processing control method, substrate processing apparatus and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019174088A JP7450358B2 (ja) 2019-09-25 2019-09-25 基板処理制御方法、基板処理装置、及び記憶媒体

Publications (2)

Publication Number Publication Date
JP2021052093A JP2021052093A (ja) 2021-04-01
JP7450358B2 true JP7450358B2 (ja) 2024-03-15

Family

ID=74879993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019174088A Active JP7450358B2 (ja) 2019-09-25 2019-09-25 基板処理制御方法、基板処理装置、及び記憶媒体

Country Status (5)

Country Link
US (2) US11862496B2 (ja)
JP (1) JP7450358B2 (ja)
KR (1) KR20210036266A (ja)
CN (1) CN112558417A (ja)
TW (1) TW202125620A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031921A (ja) 2002-05-08 2004-01-29 Nikon Corp 露光方法、露光装置及びデバイス製造方法
JP2005026362A (ja) 2003-06-30 2005-01-27 Toshiba Corp 加熱処理装置の温度校正方法、現像処理装置の調整方法、及び半導体装置の製造方法
JP2008300777A (ja) 2007-06-04 2008-12-11 Tokyo Electron Ltd 基板の処理方法、基板の処理装置及びコンピュータ読み取り可能な記憶媒体
JP2009021443A (ja) 2007-07-12 2009-01-29 Tokyo Electron Ltd 基板処理装置及び基板処理方法
JP2009200354A (ja) 2008-02-22 2009-09-03 Nec Electronics Corp 半導体装置の製造方法、半導体装置の製造装置、及び製造プログラム
JP2016528741A (ja) 2013-08-19 2016-09-15 ボード・オブ・リージエンツ，ザ・ユニバーシテイ・オブ・テキサス・システム ナノメータスケール精度を有するユーザ定義プロファイルのプログラム可能な薄膜蒸着
WO2018142840A1 (ja) 2017-02-01 2018-08-09 東京エレクトロン株式会社 基板処理方法、コンピュータ記憶媒体及び基板処理システム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7328126B2 (en) * 2003-09-12 2008-02-05 Tokyo Electron Limited Method and system of diagnosing a processing system using adaptive multivariate analysis
JP4942174B2 (ja) * 2006-10-05 2012-05-30 東京エレクトロン株式会社 基板処理システムの処理レシピ最適化方法，基板処理システム，基板処理装置
JP5162314B2 (ja) 2008-04-25 2013-03-13 東京エレクトロン株式会社 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US9052709B2 (en) * 2010-07-30 2015-06-09 Kla-Tencor Corporation Method and system for providing process tool correctables
WO2017056188A1 (ja) * 2015-09-29 2017-04-06 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び記録媒体

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031921A (ja) 2002-05-08 2004-01-29 Nikon Corp 露光方法、露光装置及びデバイス製造方法
JP2005026362A (ja) 2003-06-30 2005-01-27 Toshiba Corp 加熱処理装置の温度校正方法、現像処理装置の調整方法、及び半導体装置の製造方法
JP2008300777A (ja) 2007-06-04 2008-12-11 Tokyo Electron Ltd 基板の処理方法、基板の処理装置及びコンピュータ読み取り可能な記憶媒体
JP2009021443A (ja) 2007-07-12 2009-01-29 Tokyo Electron Ltd 基板処理装置及び基板処理方法
JP2009200354A (ja) 2008-02-22 2009-09-03 Nec Electronics Corp 半導体装置の製造方法、半導体装置の製造装置、及び製造プログラム
JP2016528741A (ja) 2013-08-19 2016-09-15 ボード・オブ・リージエンツ，ザ・ユニバーシテイ・オブ・テキサス・システム ナノメータスケール精度を有するユーザ定義プロファイルのプログラム可能な薄膜蒸着
WO2018142840A1 (ja) 2017-02-01 2018-08-09 東京エレクトロン株式会社 基板処理方法、コンピュータ記憶媒体及び基板処理システム

Also Published As

Publication number Publication date
US20210090919A1 (en) 2021-03-25
JP2021052093A (ja) 2021-04-01
US20240087928A1 (en) 2024-03-14
CN112558417A (zh) 2021-03-26
US11862496B2 (en) 2024-01-02
TW202125620A (zh) 2021-07-01
KR20210036266A (ko) 2021-04-02

Similar Documents

Publication Publication Date Title
US9355442B2 (en) Film thickness measurement apparatus, film thickness measurement method, and non-transitory computer storage medium
US7905668B2 (en) Coating/developing apparatus and method
WO2008023693A1 (fr) Machine de développement de revêtement, dispositif de formation de motif de réserve, procédé de développement de revêtement, procédé de formation de motif de réserve, et support de stockage
JP2017028086A (ja) 基板処理装置、基板処理方法及びコンピュータ読み取り可能な記録媒体
KR20080049017A (ko) 기판 처리 장치, 기판 처리 방법, 기판 처리 프로그램 및그 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체
US8253077B2 (en) Substrate processing method, computer-readable storage medium and substrate processing system
JP4636555B2 (ja) 基板処理装置、基板処理方法、基板処理プログラム及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体
JP7450358B2 (ja) 基板処理制御方法、基板処理装置、及び記憶媒体
JP2020202290A (ja) 基板検査システム、基板検査方法、及び記憶媒体
TW200525678A (en) Line width measuring method, substrate processing method, substrate processing apparatus and substrate cooling processing unit
JP7282171B2 (ja) 基板処理装置、基板検査方法、及び記憶媒体
JP2018101738A (ja) 基板処理装置、基板処理システム及び基板処理方法
US8377721B2 (en) Substrate processing system and method
WO2018142840A1 (ja) 基板処理方法、コンピュータ記憶媒体及び基板処理システム
JP7425700B2 (ja) 形状特性値推定装置、形状特性値推定方法、及び記憶媒体
CN110767575B (zh) 用于处理基板的设备和方法
TW202229813A (zh) 推定模型作成裝置、推定模型作成方法及記憶媒體
WO2022091779A1 (ja) 反り量推定装置及び反り量推定方法
TWI836079B (zh) 基板檢查方法、基板檢查系統及控制裝置
US11876022B2 (en) Substrate treatment method and substrate treatment system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230314

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230815

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240305

R150 Certificate of patent or registration of utility model

Ref document number: 7450358

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150