KR20070078532A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents
박막 트랜지스터 표시판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20070078532A KR20070078532A KR1020060008878A KR20060008878A KR20070078532A KR 20070078532 A KR20070078532 A KR 20070078532A KR 1020060008878 A KR1020060008878 A KR 1020060008878A KR 20060008878 A KR20060008878 A KR 20060008878A KR 20070078532 A KR20070078532 A KR 20070078532A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- thin film
- film transistor
- containing gas
- conductive layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims description 14
- 239000007789 gas Substances 0.000 claims abstract description 71
- 239000004065 semiconductor Substances 0.000 claims abstract description 65
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 41
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 28
- 239000011733 molybdenum Substances 0.000 claims abstract description 28
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 19
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910001882 dioxygen Inorganic materials 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 229910052731 fluorine Inorganic materials 0.000 claims description 32
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 31
- 239000011737 fluorine Substances 0.000 claims description 31
- 239000000460 chlorine Substances 0.000 claims description 25
- 239000010408 film Substances 0.000 claims description 22
- 229910052801 chlorine Inorganic materials 0.000 claims description 21
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 206010047571 Visual impairment Diseases 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 148
- 229910021417 amorphous silicon Inorganic materials 0.000 description 32
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 238000003860 storage Methods 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 239000012535 impurity Substances 0.000 description 10
- 238000002161 passivation Methods 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 7
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 6
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 6
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 description 6
- WUJISAYEUPRJOG-UHFFFAOYSA-N molybdenum vanadium Chemical compound [V].[Mo] WUJISAYEUPRJOG-UHFFFAOYSA-N 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 3
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 125000001309 chloro group Chemical group Cl* 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
- E05C—BOLTS OR FASTENING DEVICES FOR WINGS, SPECIALLY FOR DOORS OR WINDOWS
- E05C9/00—Arrangements of simultaneously actuated bolts or other securing devices at well-separated positions on the same wing
- E05C9/08—Arrangements of simultaneously actuated bolts or other securing devices at well-separated positions on the same wing with a rotary bar for actuating the fastening means
- E05C9/085—Arrangements of simultaneously actuated bolts or other securing devices at well-separated positions on the same wing with a rotary bar for actuating the fastening means pivoting about an axis perpendicular to the door
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- E—FIXED CONSTRUCTIONS
- E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
- E05C—BOLTS OR FASTENING DEVICES FOR WINGS, SPECIALLY FOR DOORS OR WINDOWS
- E05C9/00—Arrangements of simultaneously actuated bolts or other securing devices at well-separated positions on the same wing
- E05C9/10—Actuating mechanisms for bars
- E05C9/16—Actuating mechanisms for bars with crank pins and connecting rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- E—FIXED CONSTRUCTIONS
- E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
- E05Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES E05D AND E05F, RELATING TO CONSTRUCTION ELEMENTS, ELECTRIC CONTROL, POWER SUPPLY, POWER SIGNAL OR TRANSMISSION, USER INTERFACES, MOUNTING OR COUPLING, DETAILS, ACCESSORIES, AUXILIARY OPERATIONS NOT OTHERWISE PROVIDED FOR, APPLICATION THEREOF
- E05Y2201/00—Constructional elements; Accessories therefor
- E05Y2201/60—Suspension or transmission members; Accessories therefor
- E05Y2201/622—Suspension or transmission members elements
- E05Y2201/688—Rollers
-
- E—FIXED CONSTRUCTIONS
- E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
- E05Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES E05D AND E05F, RELATING TO CONSTRUCTION ELEMENTS, ELECTRIC CONTROL, POWER SUPPLY, POWER SIGNAL OR TRANSMISSION, USER INTERFACES, MOUNTING OR COUPLING, DETAILS, ACCESSORIES, AUXILIARY OPERATIONS NOT OTHERWISE PROVIDED FOR, APPLICATION THEREOF
- E05Y2900/00—Application of doors, windows, wings or fittings thereof
- E05Y2900/10—Application of doors, windows, wings or fittings thereof for buildings or parts thereof
- E05Y2900/13—Type of wing
- E05Y2900/132—Doors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 기판 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막, 반도체층 및 저항성 접촉층을 형성하는 단계, 상기 저항성 접촉층 위에 도전층을 형성하는 단계, 상기 도전층 위에 제1 감광막 패턴을 형성하는 단계, 상기 제1 감광막 패턴을 식각 마스크로 하여 상기 도전층을 식각하는 단계, 상기 제1 감광막 패턴을 식각 마스크로 하여 상기 저항성 접촉층 및 상기 반도체층을 불소 함유 기체, 염소 함유 기체 및 산소(O2) 기체로 식각하는 단계, 상기 제1 감광막 패턴을 소정 두께만큼 제거하여 제2 감광막 패턴을 형성하는 단계, 상기 제2 감광막 패턴을 식각 마스크로 하여 상기 도전층을 식각하여 상기 저항성 접촉층의 일부를 노출시키는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법을 제공한다.
몰리브덴, 알루미늄, 식각, 돌출부, 잔상
Description
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2 및 도 3은 각각 도 1의 박막 트랜지스터 표시판을 II-II' 선 및 III-III' 선을 따라 잘라 도시한 단면도이고,
도 4, 도 18 및 도 21은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이고,
도 5 및 도 6은 도 4의 박막 트랜지스터 표시판을 V-V'선 및 VI-VI'선을 따라 잘라 도시한 단면도이고,
도 7 내지 도 17은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 따라 차례로 도시한 단면도이고,
도 19 및 도 20은 도 18의 박막 트랜지스터 표시판을 XVI-XVI'선 및 XVII-XVII'선을 따라 잘라 도시한 단면도이고,
도 22 및 도 23는 도 21의 박막 트랜지스터 표시판을 XIX-XIX'선 및 XX-XX'선을 따라 잘라 도시한 단면도이다.
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 구조이다. 이 중에서도, 하나의 표시판(이하, '박막 트랜지스터 표시판'이라 함)에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판(이하, '공통 전극 표시판'이라 함)에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조의 형태가 주류이다. 이러한 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 전압을 전달하는 데이터선(data line)을 표시판에 형성한다.
박막 트랜지스터는 게이트선(gate line)을 통하여 전달되는 주사 신호에 따라 데이터선(data line)을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자로서의 역할을 한다.
박막 트랜지스터 표시판은 게이트선 및 데이터선을 포함하는 도전층, 반도체층 및 절연층을 포함한 복수의 박막을 포함하며, 각 박막은 별도의 마스크를 사용하여 패터닝된다.
하나의 마스크가 더 추가됨에 따라 감광막 도포, 노광, 현상 및 세정 공정을 반복해야 되므로 공정시간 및 비용이 현저하게 증가한다. 따라서, 가능한 마스크 수를 줄이는 것이 필요하다. 이에 따라, 데이터용 금속층과 반도체층을 하나의 마스크로 식각하는 방안이 제안되었다.
이 때 데이터용 금속층 하부 전면에 반도체층이 남게 되고, 데이터용 금속층 측면으로 반도체층이 돌출되는 현상이 발생한다. 따라서 광원에서 공급되는 빛에 노출되는 반도체층(151)의 면적이 넓어져서 광 누설 전류(photo leakage current)가 증가하게 되고, 이는 박막트랜지스터의 특성을 저하시켜 외부에서 잔상으로 시인될 수 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 해결하기 위한 것으로서, 데이터용 금속층 측면으로 돌출되는 반도체층의 길이를 감소시켜, 박막 트랜지스터 특성 및 잔상을 개선하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조방법은 기판 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막, 반도체층 및 저항성 접촉층을 형성하는 단계, 상기 저항성 접촉층 위에 도전층을 형성하는 단계, 상기 도전층 위에 제1 감광막 패턴을 형성하는 단계, 상기 제1 감광막 패턴을 식각 마스크로 하여 상기 도전층을 식각하는 단계, 상기 제1 감광막 패턴을 식각 마스크로 하여 상기 저항성 접촉층 및 상기 반도체층을 불소 함유 기체, 염소 함유 기체 및 산소(O2) 기체로 식각하는 단계, 상기 제1 감광막 패턴을 소정 두께만큼 제거하여 제2 감광막 패턴을 형성하는 단계, 상기 제2 감광막 패턴을 식각 마스크로 하여 상기 도전층을 식각하여 상기 저항성 접촉층의 일부를 노출시키는 단계를 포함하고, 상기 불소 함유 기체와 산소(O2) 기체의 유량비는 4:1 내지 1:1일 수 있다.
또한 상기 제1 감광막 패턴을 식각 마스크로 하여 상기 저항성 접촉층 및 상기 반도체층을 불소 함유 기체, 염소 함유 기체 및 산소(O2) 기체로 식각하는 단계에서 상기 게이트 절연막은 800 내지 2500 Å두께로 식각될 수 있다.
또한 상기 제1 감광막 패턴을 식각 마스크로 하여 상기 저항성 접촉층 및 상기 반도체층을 불소 함유 기체, 염소 함유 기체 및 산소(O2) 기체로 식각하는 단계 후, 남아있는 상기 게이트 절연막의 두께는 적어도 2000 Å 이상일 수 있다.
또한 상기 불소 함유 기체는 SF6 또는 CF4 중 적어도 하나를 포함하고, 상기 염소 함유 기체는 염소 함유 기체는 HCl, Cl2, CCl4, BCl3 및 SiCl2H2 중 적어도 하나를 포함할 수 있다.
또한 상기 불소 함유 기체는 SF6 일 수 있다.
또한 상기 불소 함유 기체와 상기 산소 기체의 유량비는 2:1일 수 있다.
또한 상기 염소 함유 기체는 HCl이며, 상기 HCl과 상기 불소 함유 기체의 유량비는 1:5일 수 있다.
또한 상기 제1 감광막 패턴을 식각 마스크로 하여 상기 저항성 접촉층 및 상기 반도체층을 식각하는 단계는 100 내지 500mT의 압력하에 수행될 수 있다.
또한 상기 제1 감광막 패턴을 형성하는 단계는 제1 부분과 상기 제1 부분보다 두께가 얇은 제2 부분을 가지도록 형성할 수 있다.
또한 상기 도전층은 몰리브덴(Mo)을 포함하는 제1 도전층, 알루미늄(Al)을 포함하는 제2 도전층 및 몰리브덴(Mo)을 포함하는 제3 도전층일 수 있다.
또한 상기 도전층을 식각하는 단계는 습식 식각으로 수행될 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 형성되어 있는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있으며 소스 전극을 포함하는 데이터선, 상기 반도체층 위에 형성되어 있으며 상기 소스 전극과 마주하는 드레인 전극, 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하고, 상기 데이터선은 알루미늄(Al)을 포함하는 도전층과 상기 알루미늄(Al)을 포함하는 도전층의 하부 및 상부 중 적어도 하나에 형성되어 있는 몰리브덴(Mo)을 포함하는 도전층을 포함하며, 상기 반도체층은 상기 데이터선 및 상기 드레인 전극과 실질적으로 동일한 평면 모양을 가지고, 상기 반도체층 측면 돌출부 길이는 1.5um 이하일 수 있다.
또한 상기 몰리브덴(Mo)을 포함하는 도전층은 순수 몰리브덴(Mo), 질화 몰리 브덴(MoN), 몰리브덴-니오븀(MoNb), 몰리브덴-바나듐(MoV), 몰리브덴-티타늄(MoTi), 몰리브덴-텅스텐(MoW) 중에서 선택된 어느 하나일 수 있다.
또한 상기 알루미늄(Al)을 포함하는 도전층은 알루미늄-네오디뮴 합금(AlNd)일 수 있다.
또한 상기 데이터선은 몰리브덴을 포함하는 제1 도전층, 알루미늄을 포함하는 제2 도전층 및 몰리브덴을 포함하는 제3 도전층이 차례로 적층될 수 있다.
또한 상기 게이트선은 알루미늄을 포함하는 도전층 및 몰리브덴을 포함하는 도전층을 포함할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면, 도 1 내지 도 3을 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2 및 도 3은 각각 도 1의 박막 트랜지스터 표시판을 II-II' 선 및 III-III' 선을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗은 줄기선과 이로부터 갈라진 복수 쌍의 유지 전극(133a, 133b)을 포함한다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등의 알루미늄 계열 금속을 포함하는 하부막(124p, 131p, 133ap, 133bp)과 몰리브덴(Mo)이나 몰리브덴 합금 등의 몰리브덴 계열 금속을 포함하는 상부막(124q, 131q, 133aq, 133bq)으로 이루어진다.
도 2 및 도 3에서 게이트 전극(124) 및 유지 전극선(131)에 대하여 하부막은 영문자 p를, 상부막은 영문자 q를 도면 부호에 덧붙여 표기하였다.
게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소 (SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다. 선형 반도체(151)는 게이트선(121) 및 유지 전극선(131) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
저항성 접촉 부재(161, 165) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171)은 하부막(171p, 175p), 중간막(171q, 175q) 및 상부막(171r, 175r)을 포함하는 삼중막 구조를 가진다. 하부막(171p, 175p)은 순수 몰리브덴 또는 질화 몰리브덴(MoN), 몰리브덴-니오븀(MoNb), 몰리브덴-바나듐(MoV), 몰리브덴-티타늄(MoTi), 몰리브덴-텅스텐(MoW) 따위의 몰리브덴 합금 등의 몰리브덴 계열의 금속으로 만들어지고, 중간막(171q, 175q)은 비저항이 낮은 알루미늄 또는 알루미늄-네오디뮴(AlNd) 따위의 알루미늄 합금으로 만들어지며, 상부막(171r, 175r)은 ITO나 IZO와의 접촉 특성이 우수한 순수 몰리브덴 또는 질화 몰리브덴(MoN), 몰리브덴-니오븀(MoNb), 몰리브덴-바나듐(MoV), 몰리브덴-티타늄(MoTi), 몰리브덴-텅스텐(MoW) 따위의 몰리브덴 합금 등의 몰리브덴 계열의 금속으로 만들어진다. 일반적으로 데이터선(171)의 측면은 기판면에 대하여 경사져 있으며, 경사각은 약 30ㅀ 내지 약 80ㅀ인 것이 바람직하다.
도 2 및 도 3에서 소스 전극(173) 및 끝부분(179)을 포함하는 데이터선(171) 및 드레인 전극(175)에 대하여 하부막은 영문자 p를, 중간막은 영문자 q를, 상부막은 영문자 r을 도면 부호에 덧붙여 표기하였다.
저항성 접촉 부재(161, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다.
반도체층(151)은 박막 트랜지스터가 위치하는 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉층(161, 163, 165)과 실질적으로 동일한 평면 형태를 가지고 있다. 즉, 선형 반도체층(151)은 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉층(161, 163, 165)의 아래에 모두 형성되어 있으며, 소스 전극(173)과 드레인 전극(175) 사이에는 노출되어 있다. 한편, 저항성 접촉 부재(161, 165) 및 반도체층(151)은 데이터 선(171), 드레인 전극(175)과 접하는 면을 기준면으로 했을 때, 데이터 선(171), 드레인 전극(175)으로부터 돌출되어 있다. 저항성 접촉 부재 및 반도체층이 데이터 선, 드레인 전극과 접하는 면을 기준면으로 하고, 데이터 선, 드레인 전극의 경계로부터 돌출되어 있는 부분을 이하에서는 '반도체층 측면 돌출부'라 하기로 한다.
한편 저항성 접촉 부재와 반도체층의 측면은 일반적으로 기판면에 대하여 경사져 있으며, 경사각은 약 30ㅀ 내지 약 80ㅀ인 것이 바람직하다. 데이터 선(171), 드레인 전극(175)과 저항성 접촉 부재(161, 165)가 접하는 면을 제1 기준면으로 정하고, 제1 기준면 위에서 데이터 선(171), 드레인 전극(175)의 경계선을 제1 선으로 정한다.
한편, 반도체층과 게이트 절연막이 접하는 면을 제2 기준면으로 정하고, 제2기준면 위에서 반도체층의 경계선을 제2 선으로 정한다. 제2 선 상에서, 반도체층 측면에 접하는 가상의 접면(접선)을 생각하고, 가상의 접면과 제1 기준면이 접하는 선을 제3 선으로 정한다. 이 때 제1 선과 제3선의 거리를 반도체층 측면 돌출부의 길이로 정할 수 있다. 반도체층 측면 돌출부의 길이는 1.5um 이하이며, 돌출부의 길이가 작을수록 바람직하다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다.
보호막(180)은 질화규소나 산화규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다. 유기 절연물과 저유전율 절연물의 유전 상수는 4.0 이하인 것이 바람직하다. 보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181), 유지 전극선(131) 일부를 드러내는 복수의 접촉 구멍(184)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 다리(overpass)(84) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적ㅇ전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 "액정 축전기(liquid crystal capacitor)"라 함]를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다.
연결 다리(84)는 게이트선(121)을 가로지르며, 게이트선(121)을 사이에 두고 반대쪽에 위치하는 한 쌍의 접촉 구멍(184)을 통하여 유지 전극선(131)의 노출된 부분과 유지 전극(133b) 자유단의 노출된 끝 부분에 연결되어 있다.
그러면, 도 1 내지 도 3에 도시한 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 4 내지 도 23을 참조하여 상세하게 설명한다.
도 4, 도 18 및 도 21은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이고, 도 5 및 도 6은 도 4의 박막 트랜지스터 표시판을 V-V'선 및 VI-VI'선을 따라 잘라 도시한 단면도이고, 도 7 내지 도 17은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 따라 차례로 도시한 단면도이고, 도 19 및 도 20은 도 18의 박막 트랜지스터 표시판을 XVI-XVI'선 및 XVII-XVII'선을 따라 잘라 도시한 단면도이고, 도 22 및 도 23은 도 21의 박막 트랜지스터 표시판을 XIX-XIX'선 및 XX-XX'선을 따라 잘라 도시한 단면도이다.
먼저, 도 4 내지 도 6에 도시한 바와 같이, 투명 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 알루미늄-네오디뮴(AlNd)으로 만들어진 하부막 및 몰리브덴(Mo)계열의 금속으로 만들어진 하부막을 차례로 적층한다.
그 다음, 하부막 및 상부막을 습식 식각(wet etching)하여 게이트 전극(124) 및 끝부분(129)을 포함하는 복수의 게이트선(121)과 유지 전극(133a, 133b)을 포함하는 복수의 유지 전극선(131)을 형성한다.
이어서, 도 7 및 도 8에 도시한 바와 같이, 게이트선(121) 및 유지 전극선(131) 위에 질화규소(SiNx) 따위로 만들어진 게이트 절연막(140), 불순물이 도핑되지 않은 진성 비정질 규소(a-Si)층(150) 및 불순물이 도핑된 비정질 규소(n+ a-Si)(160)층을 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD) 으로 형성한다. 진성 비정질 규소층(150)은 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 형성하며 불순물이 도핑된 비정질 규소층(160)은 인(P) 등의 n형 불순물이 고농도로 도핑된 비정질 규소 또는 실리사이드로 형성한다.
연속적으로, 불순물이 도핑된 비정질 규소층(160) 위에 몰리브덴 계열의 금속으로 만들어진 하부 몰리브덴층(170p), 알루미늄 계열의 금속으로 만들어진 알루미늄층(170q) 및 몰리브덴 계열의 금속으로 만들어진 상부 몰리브덴층(170r)을 포함하는 데이터 금속층(170)을 스퍼터링으로 차례로 적층한다.
그 다음, 도 9 및 도 10에 도시한 바와 같이, 상부 몰리브덴층(170r) 위에 감광막을 형성한 후 노광 및 현상하여 서로 다른 두께를 가지는 감광막 패턴(52, 54)을 형성한다.
여기서, 설명의 편의상, 배선이 형성될 부분의 데이터 금속층(170), 불순물이 도핑된 비정질 규소층(160), 진성 비정질 규소층(150)을 배선 부분(A)이라 하고, 게이트 전극(124) 위에 채널이 형성되는 부분을 채널 부분(B)이라 하고, 배선 부분(A) 및 채널 부분(B)을 제외한 영역을 나머지 부분(C)이라 한다.
감광막 패턴(52, 54) 중에서 배선 부분(A)에 위치한 제1 부분(52)은 채널 부분(B)에 위치한 제2 부분(54)보다 두껍게 형성하며, 나머지 부분(C)의 감광막은 모두 제거한다. 이 때, 제1 부분(52)의 두께와 제2 부분(54)의 두께의 비(ratio)는 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제2 부분(54)의 두께를 제1 부분(52)의 두께의 1/2 이하로 하는 것이 바람직하다.
이와 같이, 위치에 따라 감광막의 두께를 다르게 형성하는 방법에는 여러 가지가 있을 수 있는데, 노광 마스크에 투명 영역(transparent area)과 차광 영역(light blocking area) 뿐 아니라 반투명 영역(semi-transparent area)을 두는 것이 그 예이다.
이어서, 도 11 및 도 12에 도시한 바와 같이, 감광막 패턴의 제1 부분(52)을 이용하여 나머지 부분(C)에 노출되어 있는 데이터 금속층(170)을 습식 식각(wet etching)으로 제거한다.
그 다음, 도 13 및 도 14에 도시된 바와 같이, 감광막 패턴의 제1 부분(52)을 이용하여 나머지 부분(C)에 남아있는 불순물이 도핑된 비정질 규소층(160) 및 진성 비정질 규소층(150)을 건식 식각(dry etching)한다.
이 때, 건식 식각용 기체로는 불소 함유 기체, 염소 함유 기체 및 산소 기체 를 이용한다.
불소 함유 기체는 SF6 또는 CF4 등 불소 원자(F)가 포함된 기체일 수 있다.
염소 함유 기체는 Cl2, HCl, BCl3, CCl4, SiCl2H2 등 염소 원자(Cl)가 포함된 기체일 수 있다. 한편 불소 함유 기체, 염소 함유 기체와 함께 산소 기체(O2)가 공급된다.
이 때 식각 압력은 사용되는 장비, 장비 모드 및 기판의 크기에 따라 적절하게 선택될 수 있다. 예를 들면, PE mode의 장비에서는 약 100 내지 500mT에서 수행될 수 있다. 보다 바람직하게는 200mT에서 수행될 수 있다. 또한 RIE mode의 장비에서는 약 5 내지 30mT의 범위에서 수행될 수 있다.
SF6, HCl 및 O2가 함께 사용되는 경우, SF6 와 O2의 유량비(flow ratio)는 4:1 내지 1:1인 것이 바람직하다. 보다 바람직하게는 SF6 와 O2의 유량비는 2:1인 것이 바람직하다. 이 때, SF6와 HCl의 유량비는 1:1 내지 5:1의 범위에서 사용될 수 있으나, 5:1로 유지하는 것이 바람직하다.
상기 비율로 비정질 규소층(160) 및 진성 비정질 규소층(150)을 건식 식각(dry etching)하면 박막 트랜지스터의 특성이 개선될 수 있다.
전술한 바와 같이 데이터 금속 패턴(171, 173, 179)과 진성 비정질 규소층(150)을 동일한 감광막 패턴을 이용하여 식각하는 경우, 소스 전극(173) 및 끝부분(179)을 포함하는 데이터선(171)과 돌출부(154)를 포함하는 반도체층(151)이 실질 적으로 동일한 평면 모양을 가진다. 그렇지만 결과적으로 액정 표시 장치에 형성된 반도체층(151)은 데이터 선(171), 드레인 전극(175)과 접하는 면을 기준면으로 했을 때, 데이터 선(171), 드레인 전극(175)으로부터 돌출된 반도체층 측면 돌출부를 갖는다.
이에 따라 본 발명에서는 감광막 패턴의 제1 부분(52)을 이용하여 나머지 부분(C)에 남아있는 불순물이 도핑된 비정질 규소층(160) 및 진성 비정질 규소층(150)을 건식 식각(dry etching)하는 단계에서, 불소 함유 기체, 염소 함유 기체 및 산소 기체의 유량비를 소정 범위로 조절함으로써 반도체층 측면 돌출부의 길이를 감소시켰다.
이어서, 에치백(etch back) 공정을 이용하여 채널 부분(B)에 존재하는 감광막 패턴의 제2 부분(54)을 제거한다. 이 때, 감광막 패턴의 제1 부분(52)의 두께도 어느 정도 얇아진다.
그 다음, 도 15 및 도 16에 도시한 바와 같이, 감광막 패턴의 제2 부분(54)이 제거된 제1 부분(52)을 이용하여 습식 식각하여, 데이터 금속 패턴(174)을 소스 전극(173)과 드레인 전극(175)으로 분리한다. 그 후 소스 전극(173)과 드레인 전극(175) 사이의 채널 영역에 불순물이 도핑된 비정질 규소 패턴(164)을 노출시킨다.
이 때 감광막 패턴의 아래에 있는 데이터 금속 패턴(174)의 측면이 습식 식각액에 노출되므로, 데이터 금속 패턴(174)의 측면도 함께 식각된다. 따라서 반도체 층(151)이 데이터 선(171), 드레인 전극(175)과 접하는 면을 기준으로 돌출되는 반도체층 측면 돌출부가 생긴다. 다만 본 발명에서는 진성 비정질 규소층 및 비정 질 규소층을 건식 식각 하는 단계에서 식각 기체의 비율을 조절하여, 먼저 진성 비정질 규소층 및 비정질 규소층을 더욱 안쪽으로 식각함으로써, 결과적으로 반도체층 측면 돌출부를 감소시킬 수 있다.
그 다음, 감광막 패턴의 제1 부분(52)을 식각 마스크로 하여 채널 영역에 위치한 불순물이 도핑된 비정질 규소 패턴(164)을 건식 식각한다.
표 1은 본 발명의 한 실시예에서 사용된 불소 함유 기체와 산소 기체의 유량비를 다르게 하여 비정질 규소층 및 진성 비정질 규소층을 식각하는 경우에 반도체층 측면 돌출부 및 잔류 게이트 절연층의 두께를 나타내는 시험예이다.
한편 도 17은 사용된 건식 식각 기체인 SF6, HCl 및 O2의 유량이 각각 100sccm, 20sccm 및 50sccm인 경우에 형성된 반도체층 측면 돌출부의 길이를 측정한 결과이다. 도 17을 참조하면, 초기에 형성된 게이트 절연층의 두께는 4500Å이었으나, 잔류 게이트 절연층의 두께는 얇아졌음을 알 수 있다.
각 시험예에서 HCl 공급량은 20sccm으로 유지하였다. 또한 PE mode의 장비에서 200mT, 400W 조건하에서 시험하였다. 그리고 불소 함유 기체인 SF6의 유량을 100sccm으로 유지하고, 산소 기체(O2)의 유량을 25sccm 에서 100sccm 까지 소정비율로 조절하여 유량을 공급하였다.
| : 반도체층 측면 돌출부 길이 | 하부 게이트 절연막 잔류량 | 식각된 게이트 절연막 두께 (초기 두께-잔류량) | 식각 특성 |
| : ≥ 2㎛ | 3680Å | 820Å | 기준. |
| : 약 1.4㎛ | 2960Å | 1540Å | 돌출부 길이30% 감소. 하부 g-SiNx 잔류 양호. |
| : 약 0.75㎛ | 2460Å | 2040Å | 돌출부 길이60% 감소. 하부 g-SiNx 잔류 양호. |
| : 약 0.4 ㎛ | 2060Å | 2440Å | 돌출부 길이80% 감소. 하부 g-SiNx 잔류 충분하나 margin 측면에서 불안함. |
표 1에서 보는 바와 같이, SF6 : O2 의 유량비가 각각 4:1 내지 1:1인 경우, 반도체층 측면 돌출부 길이가 감소하였다. 따라서 잔상 개선 효과가 나타날 것으로 생각된다. 건식 식각 기체에 함유된 산소의 비율이 높아질수록 반도체층 측면 돌출부의 길이가 감소하는 경향을 보였으나, 잔류 게이트 절연층의 두께는 얇아지는 경향을 보였다. SF6 : O2 의 유량비가 각각 4:1 내지 1:1인 경우, 1540 내지 2440Å의 게이트 절연막이 식각된다. 그렇지만 하부 게이트 절연막 잔류량의 두께는 2000Å 이상 유지된다. 만약 하부 게이트 절연막 잔류량의 두께가 2000Å이하인 경우, 게이트 선과 데이터 선간의 단락이 발생될 가능성이 있다.
일반적으로 산소 기체는 등방성 식각 경향이 있으며, 산소 기체를 많이 함유할수록 기판과 평행한 방향으로의 식각 비율(etch rate)이 증가된다. 따라서 건식 식각 시 사용하는 산소 기체 함량을 늘이면, 비정질 규소층(160) 및 진성 비정질 규소층(150)이 데이터 금속층(170)을 기준으로 더욱 안쪽으로 식각된다. 따라서 결과적으로 액정 표시 장치에 형성된 반도체층 측면 돌출부의 길이를 감소시킬 수 있다. 이 때 염소 함유 기체의 비율은 다양하게 사용될 수 있으나, 산소 기체로 인한 등방성 식각 경향의 효과를 높이기 위하여, 불소 함유 기체와 염소 함유 기체의 유량비는 1:1 내지 5:1의 범위에서 사용되는 것이 좋다. 본 발명의 한 실시예에서는 불소 함유 기체와 염소 함유 기체의 유량비는 5:1로 사용하여 시험하였다.
한편 불소 함유 기체, 염소 함유 기체 및 산소 기체를 혼합하여 사용하는 경우 불소 함유 기체와 산소 기체의 유량비는 4:1 내지 1:1의 범위 내에서 시간에 따라 변화시킬 수 있다.
그 후, 도 18, 19 및 도 20에 도시한 바와 같이, 감광막 패턴(52)을 제거한다.
그 다음, 도 21 내지 도 23에 도시한 바와 같이, 데이터선(171) 및 드레인 전극(175)에 의해 가려지지 않는 반도체의 돌출부(154)를 덮도록 보호막(180)을 형성한다.
이어서, 보호막(180)을 사진 공정으로 식각하여 복수의 접촉 구멍(181, 182, 184, 185)을 형성한다.
마지막으로, 도 1 내지 도 3에 도시한 바와 같이, 보호막(180) 위에 ITO 또는 IZO 따위의 투명한 도전 물질을 스퍼터링으로 증착한 후 패터닝하여, 화소 전극(191), 접촉 보조 부재(81, 82) 및 연결 다리(84)를 형성한다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. 또한 본 발명의 실시예는 4매 공정을 기준으로 설명하였으나, 본 발명은 3매 공정 등에도 사용될 수 있음은 물론이다.
상기와 같이, 데이터선을 알루미늄층 및 몰리브덴층을 포함하는 다층막으로 형성하고 소정 유량비를 가지는 식각 기체로 저항성 접촉층 및 상기 반도체층을 식각하여 박막 트랜지스터 특성을 개선시키고 잔상 발생을 방지할 수 있다.
Claims (19)
- 기판 위에 게이트선을 형성하는 단계,상기 게이트선 위에 게이트 절연막, 반도체층 및 저항성 접촉층을 형성하는 단계,상기 저항성 접촉층 위에 도전층을 형성하는 단계,상기 도전층 위에 제1 감광막 패턴을 형성하는 단계,상기 제1 감광막 패턴을 식각 마스크로 하여 상기 도전층을 식각하는 단계,상기 제1 감광막 패턴을 식각 마스크로 하여 상기 저항성 접촉층 및 상기 반도체층을 불소 함유 기체, 염소 함유 기체 및 산소(O2) 기체로 식각하는 단계,상기 제1 감광막 패턴을 소정 두께만큼 제거하여 제2 감광막 패턴을 형성하는 단계,상기 제2 감광막 패턴을 식각 마스크로 하여 상기 도전층을 식각하여 상기 저항성 접촉층의 일부를 노출시키는 단계를 포함하는박막 트랜지스터 표시판의 제조 방법.
- 제1항에서,상기 제1 감광막 패턴을 식각 마스크로 하여 상기 저항성 접촉층 및 상기 반 도체층을 불소 함유 기체, 염소 함유 기체 및 산소(O2) 기체로 식각하는 단계 후, 남아있는 상기 게이트 절연막의 두께는 적어도 2000 Å 이상인박막 트랜지스터 표시판의 제조 방법.
- 제2항에서,상기 제1 감광막 패턴을 식각 마스크로 하여 상기 저항성 접촉층 및 상기 반도체층을 불소 함유 기체, 염소 함유 기체 및 산소(O2) 기체로 식각하는 단계에서식각되는 상기 게이트 절연막의 두께는 1200 내지 2500 Å인박막 트랜지스터 표시판의 제조 방법.
- 제1항에서,상기 불소 함유 기체와 상기 산소(O2) 기체의 유량비는 4:1 내지 1:1인박막 트랜지스터 표시판의 제조 방법.
- 제4항에서,상기 불소 함유 기체와 상기 산소 기체의 유량비는 대략 2:1인박막 트랜지스터 표시판의 제조 방법.
- 제4항에서,상기 불소 함유 기체와 상기 염소 함유 기체의 유량비는 대략 5:1인박막 트랜지스터 표시판의 제조 방법.
- 제4항에서,상기 불소 함유 기체는 SF6 또는 CF4 중 적어도 하나를 포함하고,상기 염소 함유 기체는 HCl, Cl2, CCl4, BCl3 및 SiCl2H2 중 적어도 하나를 포함하는박막 트랜지스터 표시판의 제조 방법.
- 제4항에서,상기 제1 감광막 패턴을 식각 마스크로 하여 상기 저항성 접촉층 및 상기 반도체층을 식각하는 단계는 100 내지 500mT의 압력하에 수행하는박막 트랜지스터 표시판의 제조 방법.
- 제1항에서,상기 불소 함유 기체와 상기 산소 함유 기체의 유량비는 4:1 내지 1:1의 범위 내에서 시간에 따라 변화하는박막 트랜지스터 표시판의 제조 방법.
- 제1항에서,상기 도전층은 몰리브덴(Mo)을 포함하는 제1 도전층, 알루미늄(Al)을 포함하는 제2 도전층 및 몰리브덴(Mo)을 포함하는 제3 도전층인박막 트랜지스터 표시판의 제조 방법.
- 제10항에서,상기 도전층을 식각하는 단계는 습식 식각인박막 트랜지스터 표시판의 제조 방법.
- 기판 위에 게이트선을 형성하는 단계,상기 게이트선 위에 게이트 절연막, 반도체층 및 저항성 접촉층을 형성하는 단계,상기 저항성 접촉층 위에 도전층을 형성하는 단계,상기 도전층 위에 제1 감광막 패턴을 형성하는 단계,상기 제1 감광막 패턴을 식각 마스크로 하여 상기 도전층을 식각하는 단계,상기 제1 감광막 패턴을 식각 마스크로 하여 상기 저항성 접촉층 및 상기 반도체층을 불소 함유 기체, 염소 함유 기체 및 산소(O2) 기체로 식각하는 단계,상기 제1 감광막 패턴을 소정 두께만큼 제거하여 제2 감광막 패턴을 형성하는 단계,상기 제2 감광막 패턴을 식각 마스크로 하여 상기 도전층을 식각하여 상기 저항성 접촉층의 일부를 노출시키는 단계를 포함하며,상기 식각하는 단계에서 상기 불소 함유 기체와 상기 산소 기체의 유량비는 4:1 내지 1:1인박막 트랜지스터 표시판의 제조 방법.
- 제12항에서,상기 불소 함유 기체와 상기 산소 기체의 유량비는 대략 2:1인박막 트랜지스터 표시판의 제조 방법.
- 제12항에서,상기 불소 함유 기체는 SF6 또는 CF4 중 적어도 하나를 포함하고,상기 염소 함유 기체는 HCl, Cl2, CCl4, BCl3 및 SiCl2H2 중 적어도 하나를 포함하는박막 트랜지스터 표시판의 제조 방법.
- 제14항에서,상기 불소 함유 기체와 상기 산소 함유 기체의 유량비는 4:1 내지 1:1의 범위 내에서 시간에 따라 변화하는박막 트랜지스터 표시판의 제조 방법.
- 기판,상기 기판 위에 형성되어 있는 게이트선,상기 게이트선 위에 형성되어 있는 게이트 절연막,상기 게이트 절연막 위에 형성되어 있는 반도체층,상기 반도체층 위에 형성되어 있으며 소스 전극을 포함하는 데이터선,상기 반도체층 위에 형성되어 있으며 상기 소스 전극과 마주하는 드레인 전극,상기 드레인 전극과 연결되어 있는 화소 전극을 포함하고,상기 반도체층은 상기 데이터선 및 상기 드레인 전극과 실질적으로 동일한 평면 모양을 가지고, 상기 반도체층 측면 돌출부 길이는 1.5um 이하인 박막 트랜지스터 표시판.
- 제16항에서,상기 데이터선은 알루미늄(Al)을 포함하는 도전층과 상기 알루미늄(Al)을 포함하는 도전층의 하부 및 상부 중 적어도 하나에 형성되어 있는 몰리브덴(Mo)을 포함하는 도전층을 포함하는박막 트랜지스터 표시판.
- 제16항에서,상기 데이터선은 몰리브덴을 포함하는 제1 도전층, 알루미늄을 포함하는 제2 도전층 및 몰리브덴을 포함하는 제3 도전층이 차례로 적층되어 있는박막 트랜지스터 표시판.
- 제18항에서,상기 게이트선은 알루미늄을 포함하는 도전층 및 몰리브덴을 포함하는 도전층을 포함하는박막 트랜지스터 표시판.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060008878A KR101251995B1 (ko) | 2006-01-27 | 2006-01-27 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US11/544,987 US7758760B2 (en) | 2006-01-27 | 2006-10-06 | Thin film transistor array panel and method of manufacturing the same |
| CN2006101428036A CN101009250B (zh) | 2006-01-27 | 2006-10-26 | 薄膜晶体管阵列面板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060008878A KR101251995B1 (ko) | 2006-01-27 | 2006-01-27 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070078532A true KR20070078532A (ko) | 2007-08-01 |
| KR101251995B1 KR101251995B1 (ko) | 2013-04-08 |
Family
ID=38322481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060008878A KR101251995B1 (ko) | 2006-01-27 | 2006-01-27 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7758760B2 (ko) |
| KR (1) | KR101251995B1 (ko) |
| CN (1) | CN101009250B (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101566766A (zh) * | 2008-04-23 | 2009-10-28 | 深超光电（深圳）有限公司 | 画素布局结构及其制造方法 |
| TWI616707B (zh) | 2008-11-28 | 2018-03-01 | 半導體能源研究所股份有限公司 | 液晶顯示裝置 |
| JP6070073B2 (ja) * | 2012-10-31 | 2017-02-01 | 凸版印刷株式会社 | 薄膜トランジスタアレイ |
| US20140199833A1 (en) * | 2013-01-11 | 2014-07-17 | Applied Materials, Inc. | Methods for performing a via reveal etching process for forming through-silicon vias in a substrate |
| CN106653771B (zh) * | 2016-12-30 | 2019-06-18 | 惠科股份有限公司 | 一种显示面板及制程 |
| CN106653772B (zh) * | 2016-12-30 | 2019-10-01 | 惠科股份有限公司 | 一种显示面板及制程 |
| CN207082531U (zh) * | 2017-08-21 | 2018-03-09 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08172202A (ja) | 1994-12-20 | 1996-07-02 | Sharp Corp | 薄膜トランジスタおよびその製造方法 |
| JP3947515B2 (ja) | 1997-05-27 | 2007-07-25 | 三菱電機株式会社 | アクティブマトリクス基板のコンタクトホール形成方法 |
| US6054392A (en) | 1997-05-27 | 2000-04-25 | Mitsubishi Denki Kabushiki Kaisha | Active matrix substrate and method of forming a contact hole in the same |
| KR100261974B1 (ko) | 1997-08-28 | 2000-07-15 | 구본준 | 액정표시 장치의 기판의 구조 및 그 제조방법 |
| US6432830B1 (en) * | 1998-05-15 | 2002-08-13 | Applied Materials, Inc. | Semiconductor fabrication process |
| US6583065B1 (en) * | 1999-08-03 | 2003-06-24 | Applied Materials Inc. | Sidewall polymer forming gas additives for etching processes |
| JP3074274B1 (ja) | 1999-10-13 | 2000-08-07 | 財団法人工業技術研究院 | 液晶ディスプレイのｔｆｔ製造方法 |
| KR100613767B1 (ko) | 1999-11-10 | 2006-08-18 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정 표시소자의 제조방법 |
| KR100603841B1 (ko) | 2000-02-18 | 2006-07-24 | 엘지.필립스 엘시디 주식회사 | 반사형 액정표시장치 제조방법 |
| KR100720091B1 (ko) | 2000-10-31 | 2007-05-18 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100720095B1 (ko) * | 2000-11-07 | 2007-05-18 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR20020055787A (ko) | 2000-12-29 | 2002-07-10 | 구본준, 론 위라하디락사 | 액정표시장치용 어레이 기판 및 그의 제조방법 |
| KR20030027302A (ko) * | 2001-09-28 | 2003-04-07 | 삼성전자주식회사 | 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법 |
| US7071037B2 (en) | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP4267242B2 (ja) | 2001-03-06 | 2009-05-27 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| JP2002268085A (ja) | 2001-03-09 | 2002-09-18 | Matsushita Electric Ind Co Ltd | 液晶表示装置の製造方法および製造装置 |
| JP2003068755A (ja) | 2001-08-22 | 2003-03-07 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
| TWI232991B (en) | 2002-11-15 | 2005-05-21 | Nec Lcd Technologies Ltd | Method for manufacturing an LCD device |
| KR100925458B1 (ko) | 2003-01-17 | 2009-11-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR20040091484A (ko) | 2003-04-22 | 2004-10-28 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| KR100542986B1 (ko) * | 2003-04-29 | 2006-01-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 상기 박막 트랜지스터 제조 방법 및 이를 이용한 표시장치 |
| KR100980015B1 (ko) * | 2003-08-19 | 2010-09-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP4932150B2 (ja) | 2003-10-21 | 2012-05-16 | 株式会社半導体エネルギー研究所 | 半導体素子の作製方法 |
| TWI382452B (zh) | 2004-03-19 | 2013-01-11 | Samsung Display Co Ltd | 薄膜電晶體陣列面板及其製造方法 |
-
2006
- 2006-01-27 KR KR1020060008878A patent/KR101251995B1/ko active IP Right Grant
- 2006-10-06 US US11/544,987 patent/US7758760B2/en active Active
- 2006-10-26 CN CN2006101428036A patent/CN101009250B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7758760B2 (en) | 2010-07-20 |
| US20070178413A1 (en) | 2007-08-02 |
| CN101009250B (zh) | 2011-11-09 |
| CN101009250A (zh) | 2007-08-01 |
| KR101251995B1 (ko) | 2013-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101189271B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101326128B1 (ko) | 표시 장치용 배선, 식각액, 박막 트랜지스터 표시판 및 그제조 방법 | |
| JP5214858B2 (ja) | Ｔｆｔアレイ基板及びその製造方法 | |
| KR101251995B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP2002055362A (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| KR20060131071A (ko) | 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법 | |
| KR101171187B1 (ko) | 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치 | |
| KR101229277B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR20100019233A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR101152139B1 (ko) | 표시 장치용 세정제 및 이를 사용하는 박막 트랜지스터표시판의 제조 방법 | |
| KR20080019398A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20070092455A (ko) | 표시 장치 및 그 제조 방법 | |
| KR20080034598A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR101282404B1 (ko) | 액정 표시 장치의 제조 방법 | |
| KR101998124B1 (ko) | 어레이 기판 및 그 제조방법 | |
| KR20110017785A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20080030798A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20070008869A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20080030761A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR100984351B1 (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20080057779A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR20070046321A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20070009308A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR20080051274A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20070013804A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AMND | Amendment | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| N231 | Notification of change of applicant | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180403 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190401 Year of fee payment: 7 |