KR20070062413A - 반도체 장치 및 반도체 장치의 수지 밀봉용 금형 - Google Patents

반도체 장치 및 반도체 장치의 수지 밀봉용 금형 Download PDF

Info

Publication number
KR20070062413A
KR20070062413A KR1020060119782A KR20060119782A KR20070062413A KR 20070062413 A KR20070062413 A KR 20070062413A KR 1020060119782 A KR1020060119782 A KR 1020060119782A KR 20060119782 A KR20060119782 A KR 20060119782A KR 20070062413 A KR20070062413 A KR 20070062413A
Authority
KR
South Korea
Prior art keywords
resin
mold
semiconductor device
resin sheet
die pad
Prior art date
Application number
KR1020060119782A
Other languages
English (en)
Other versions
KR100850147B1 (ko
Inventor
히로유키 오자키
히사시 가와후지
신야 나카가와
겐이치 하야시
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20070062413A publication Critical patent/KR20070062413A/ko
Application granted granted Critical
Publication of KR100850147B1 publication Critical patent/KR100850147B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

대(大)전류를 취급하고, 프레임의 다이 패드 이면(裏面)에 배치된 수지 시트를 갖는 반도체 장치에 있어서, 높은 절연성을 확보하면서, 파워 칩에서 발생한 열을 효율적으로 외부로 방열할 수 있는 반도체 장치 및 반도체 장치의 수지 밀봉용 금형을 제공한다.
파워 칩(5)과, IC 칩(7)과, 파워 칩(5)을 표면에 탑재하는 다이 패드(1a) 및 IC 칩(7)의 탑재부를 구비한 굽은 프레임(1)과, 다이 패드(1a)의 이면에 한쪽 면이 밀착하도록 마련된 수지 시트(3)와, 파워 칩(5), IC 칩(7), 다이 패드(1a) 및 수지 시트(3)를 수지 시트(3)의 다른쪽 면이 노출되도록 몰딩한 몰드 수지(2)를 구비하며, 몰드 수지(2)의 수지 시트(3)의 노출면과 반대쪽의 면에, 몰드 수지(2)의 수지 주입구와 수직이고, 또한, 상기 수지 시트와 평행한 방향으로 연장되는 홈(10)을 갖는 것으로 한다.

Description

반도체 장치 및 반도체 장치의 수지 밀봉용 금형{SEMICONDUCTOR DEVICE AND MOLD FOR RESIN-MOLDING SEMICONDUCTOR DEVICE}
도 1은 본 발명에 따른 반도체 장치의 실시예 1을 나타내는 사시도,
도 2는 도 1의 Ⅱ-Ⅱ 단면도,
도 3은 도 1의 하면도,
도 4는 본 실시예 1에 있어서의 수지 밀봉용 제조 공정을 나타내는 단면도,
도 5는 본 실시예 1에 있어서의 수지 밀봉용 금형을 이용한 반도체 장치의 제조 공정을 나타내는 단면도,
도 6은 본 실시예 1에 있어서의 수지 밀봉용 금형을 이용한 반도체 장치의 제조 공정을 나타내는 단면도,
도 7은 본 발명에 따른 반도체 장치의 실시예 1의 다른 일례를 나타내는 단면도,
도 8은 본 발명에 따른 반도체 장치의 실시예 2를 나타내는 평면도,
도 9는 본 발명에 따른 반도체 장치의 실시예 3을 나타내는 단면도,
도 10은 본 발명에 따른 반도체 장치의 실시예 4를 나타내는 단면도,
도 11은 본 발명에 따른 반도체 장치의 실시예 5를 나타내는 단면도.
도면의 주요 부분에 대한 부호의 설명
1 : 굽은 프레임
1a : 다이 패드
1b : 단차부
1c : 단자
2 : 몰드 수지
3 : 수지 시트
4 : 금속박
5 : 파워 칩
6 : 알루미늄 와이어
7 : IC 칩
8 : 금선 와이어
10 : 홈
11 : 고정 핀 구멍 피트(pit)
12 : 수지 주입구
20 : 금형
21 : 상부 금형
22 : 하부 금형
23 : 볼록부
24 : 캐비티
100 : 반도체 장치
본 발명은, 다이 패드를 갖는 프레임과, 다이 패드를 갖는 프레임에 탑재된 IC 칩과, 다이 패드를 갖는 프레임에 탑재된 파워 칩과, 다이 패드 이면에 배치된 절연성을 확보하기 위한 수지 시트와, 전체를 밀봉하는 몰드 수지를 갖는 반도체 장치 및 그 반도체 장치의 수지 밀봉용 금형에 관한 것이다.
반도체 장치는, 파워 칩 및 IC 칩을 프레임 상에 다이 본딩하고, 파워 칩 및 IC 칩과 프레임을 와이어 본딩한 후, 전체를 수지 몰딩하는 공정 등을 거치는 것에 의해 형성된다.
와이어 본드는 이하와 같이 실행된다.
파워 칩과 프레임은 알루미늄 와이어를 이용한 와이어 본딩으로 접속한다. 마찬가지로, IC 칩과 프레임은 금선 와이어를 이용한 와이어 본딩으로 접속한다. 반도체 장치는 대(大)전류를 취급하므로 파워 칩으로부터 열이 발생하기 때문에, 고방열성을 필요로 하고 동시에 고절연성을 만족해야만 한다.
예컨대, 특허 문헌 1에 기재되어 있는 바와 같이, 고절연성을 확보하기 위해서, 절연층의 두께를 일정 두께 이상으로 하고, 또한, 그 절연층을 형성하는 수지의 열전도성이, 몰드 수지의 열전도율보다 높은 수지로 이루어지는 제 1 면과 제 2 면을 갖는 수지 시트를 다이 패드 이면에 배치하고, 전체를 몰드 수지로 밀봉하고 있다.
다이 패드와, 다이 패드 이면에 배치된 수지 시트의 밀착성이 확보되지 않은 경우, 고방열성과 고절연성은 실현되지 않는다. 그래서, 종래 기술에서는, 트랜스퍼 몰드 성형의 수지 몰드 공정에서, 수지 밀봉용 금형에 배치된 고정 핀에 의한 가압에 의해, 다이 패드를, 수지 시트를 향해 누르는 프로세스에 의해서, 다이 패드와 수지 시트의 밀착성의 확보를 실현하고 있다.
[특허 문헌 1]
일본 특허 공개 제 2005-123495 호 공보(5~7 페이지, 도 3~도 6)
대전류를 취급하는 반도체 장치에 있어서는, 종래와 같은 고정 핀을 이용하여, 다이 패드를 수지 시트로 향해 누르는 프로세스에서는 고정 핀을 가압하는 장치가 대형화된다는 문제가 있다.
또한, 다이 패드의 두께가 두꺼워져 강성이 커지기 때문에, 고정 핀에 의해서 다이 패드를 수지 시트에 밀착시키도록 하기 위해서는 고정 핀을 가압하는 대형의 장치가 필요하게 된다는 문제가 있었다.
본 발명은 상기한 바와 같은 문제를 해결하는 것으로, 대전류를 취급하고, 프레임의 다이 패드 이면에 배치된 수지 시트를 갖는 반도체 장치에 있어서, 높은 절연성을 확보하면서, 파워 칩에서 발생한 열을 효율적으로 외부로 방열할 수 있는 반도체 장치 및 그 반도체 장치의 수지 밀봉용 금형을 제공하는 것을 목적으로 하고 있다.
본 발명에 따른 반도체 장치는, 반도체 칩과, 상기 반도체 칩을 표면에 탑재하는 다이 패드와, 상기 다이 패드의 이면에 한쪽 면이 밀착되도록 마련된 절연성의 수지 시트와, 상기 반도체 칩, 상기 다이 패드 및 상기 수지 시트를 상기 수지 시트의 다른쪽 면이 노출되도록 수지를 수지 주입구로부터 주입하여 몰딩한 몰드 수지를 구비하되, 상기 몰드 수지의 상기 수지 시트의 노출면과 반대쪽의 면에, 상기 수지 주입구와 수직이고, 또한, 상기 수지 시트와 평행한 방향으로 연장되는 홈을 갖는 것이다.
또한, 본 발명에 따른 반도체 장치의 수지 밀봉용 금형은, 캐비티를 갖는 상부 금형과 하부 금형으로 이루어지고, 하부 금형의 내부 바닥면에 절연성의 수지 시트를 배치하고, 수지 시트의 상면에, 반도체 칩을 표면에 탑재한 다이 패드를 배치하며, 캐비티 내에 몰드 수지를 주입하는 것에 의해 수지 밀봉하는 반도체 장치의 수지 밀봉용 금형으로서, 수지 밀봉용 금형의 측방으로부터 캐비티 내로 몰드 수지를 주입하기 위한 수지 주입구를 구비하며, 상부 금형의 내부 상면에는 수지 주입구에 수직인 방향으로 연장되는 볼록부를 갖는 것이다.
발명을 실시하기 위한 최선의 형태
(실시예 1)
도 1은 본 발명에 따른 반도체 장치의 실시예 1을 나타내는 사시도이고, 도 2는 도 1의 Ⅱ-Ⅱ 단면도, 도 3은 도 1의 하면도, 도 4, 도 5 및 도 6은 본 실시예 1에 있어서의 수지 밀봉용 금형을 이용한 반도체 장치의 제조 공정을 나타내는 단면도, 도 7은 본 발명에 따른 반도체 장치의 실시예 1의 다른 일례를 나타내는 단면도이다.
도 1에 나타낸 바와 같이, 반도체 장치(100)는, 수지 몰드형 패키지 구조로 이루어지고, 복수의 금속제의 굽은 프레임(1)이 양쪽에 마련된 몰드 수지(2)를 포함한다. 몰드 수지(2)는, 바람직하게는 에폭시로 이루어진다.
도 2에 나타낸 바와 같이, 반도체 장치(100)는 굽은 프레임(1)을 포함한다. 굽은 프레임(1)에는, 논리 칩과 같은 IC 칩(7)이 탑재되어 있다. 또한, 굽은 프레임(1)은 다이 패드부(1a)와 단차부(1b)를 포함하고, 다이 패드부(1a) 위에, IGBT나 FWDiode와 같은 파워 칩(5)이 탑재되어 있다.
파워 칩(5) 및 IC 칩(7)과 굽은 프레임(1) 사이는, 예컨대, 금이나 알루미늄으로 이루어지는 본딩 와이어(6, 8)로 접속되어, IC 칩(7)에 의해 파워 칩(5)의 동작이 제어된다. 파워 칩(5)이나 IC 칩(7)은 반도체 장치(100)의 기능에 따라 복수개 마련한다.
몰드 수지(2)는, 예컨대, 구리로 이루어지는 금속박(4)이 이면에 접합된 절연성 수지 시트(3)를 포함하고, 도 1에 나타낸 바와 같이 굽은 프레임(1)의 복수의 단자(1c)가 나열되는 방향으로 연장되는 홈(10)을 구비하며, 도 3에 나타낸 바와 같이, 금속박(4)이 몰드 수지(2)의 이면으로부터 노출되어 있다. 홈(10)이 연장되는 방향은, 후술하는 바와 같이, 트랜스퍼 몰드 성형시의 몰드 수지(2)의 수지 주입구와 수직인 방향으로 한다.
수지 시트(3)로는, 바람직하게는 충전재(filler)를 포함하는 에폭시를 이용한다. 충전재는 SiO2, Al2O3, AlN, Si3N4, 및 BN 중에서 선택되는 하나 또는 복수로 이루어지는 것으로 한다. 수지 시트(3)의 열전도율은 몰드 수지(2)의 열전도율보다 크게 되어 있다. 또, 도 7에 나타낸 바와 같이, 금속박(4)을 이용하지 않고, 수지 시트(3)만을 이용하여도 상관없다.
굽은 프레임(1)은, 다이 패드(1a)의 이면이 수지 시트(3)의 상면에 직접 접하도록, 몰드 수지(2)로 매립되어 고정되어 있다. 이와 같이, 반도체 장치(100)에서는, 다이 패드(1a)의 이면과 수지 시트(3)의 상면 사이에, 몰드 수지(2) 등이 유지되는 않고, 다이 패드(1a)와 수지 시트(3)가 직접 접하고 있기 때문에, 다이 패드(1a)로부터 수지 시트(3)로의 열전도성이 양호해진다. 이 때문에, 다이 패드(1a)의 상면에 접합된 파워 칩(5)의 방열 특성을 향상시킬 수 있다.
다음에, 도 4 및 도 5를 참조하면서, 이하에 수지 밀봉용 금형(20)을 이용한 반도체 장치(100)의 제조 방법에 대하여 설명한다.
공정 1 : 도 4(a)에 나타낸 바와 같이, 예컨대, 구리로 이루어지는 굽은 프레임(1)을 준비한다. 계속해서, 굽은 프레임(1) 상의 한쪽에 IC 칩(7)을, 굽은 프 레임(1)의 다이 패드(1a) 위에 파워 칩(5)을 각각 땜납이나 은 페이스트 등을 이용하여 고정한다.
공정 2 : 도 4(b)에 나타낸 바와 같이, 알루미늄의 본딩 와이어(6)를 이용하여, 파워 칩(5)끼리, 파워 칩(5)과 굽은 프레임(1), 굽은 프레임(1)끼리를 접속한다(알루미늄 와이어 본딩 공정). 또, 본딩 와이어(6)에는, 알루미늄을 주성분으로 하는 합금이나 다른 금속을 이용하여도 상관없다.
공정 3 : 도 4(c)에 나타낸 바와 같이, 금의 본딩 와이어(8)를 이용하여, IC 칩(7)과 프레임(1)을 접속한다(금 와이어 본딩 공정). 또, 본딩 와이어(8)에는, 금을 주성분으로 하는 합금이나 다른 금속을 이용하여도 상관없다.
도 4의 설명에서는, IC 칩(7)과 파워 칩(5)은 프레임(1)을 거쳐서 접속했지만, IC 칩(7)과 파워 칩(5)을 직접 접속하여도 된다. 또한, 본딩 와이어(6, 8) 대신에 금속판을 이용하여 접속하여도 된다.
공정 4 : 도 4(d)에 나타낸 바와 같이, 수지 밀봉용 금형(20)을 준비한다. 수지 밀봉용 금형(20)은 캐비티(24)를 갖는 상부 금형(21)과 하부 금형(22)으로 나누어지도록 되어 있다. 또, 수지 밀봉용 금형(20)의 측방으로부터 캐비티(24) 내에 수지를 주입하기 위한 수지 주입구(12)를 갖고 있다. 상부 금형(21)의 내부 상면에는, 홈(10)(도 1 및 도 2 참조)을 성형하기 위해 이용하는 볼록부(23)가 수지 주입구(12)(도 5(f) 참조)와 수직인 방향(지면과 수직인 방향)으로 연장되도록 마련되어 있다.
계속해서, 이면에 금속박(4)을 붙인 절연성의 수지 시트(3)를 준비하고, 수 지 밀봉용 금형(20) 내부의 소정의 위치에 배치한다. 이 경우, 수지 시트(3)에 포함되는 금속박(4)의 이면이 하부 금형(22)의 내부 바닥면에 접하도록 수지 시트(3)가 배치된다.
공정 5 : 도 5(e)에 나타낸 바와 같이, 파워 칩(5) 등을 실장한 굽은 프레임(1)을 수지 밀봉용 금형(20) 내부의 소정의 위치에 배치한다. 이 경우, 굽은 프레임(1)의 다이 패드(1a)의 이면이 수지 시트(3)의 상면에 접하도록 굽은 프레임(1)을 배치한다.
또, 공정 5에서는, 하부 금형(22) 상에 먼저 수지 시트(3)를 배치하고, 계속해서 수지 시트(3) 상에 파워 칩(5) 등을 실장한 굽은 프레임(1)을 배치하는 경우에 대하여 설명했지만, 미리, 수지 시트(3) 위에 파워 칩(5) 등을 실장한 굽은 프레임(1)을 임시 고착하고, 그 후, 수지 시트(3)를 하부 금형(22) 상에 배치하여도 된다.
공정 6 : 도 5(f)에 나타낸 바와 같이, 하부 금형(22)에 상부 금형(21)을 접합하여 고정한다. 이 경우, 홈(10)을 성형하는 볼록부(23)는 와이어나 파워 칩(5), IC 칩(7)을 손상시키지 않도록 배치된다.
계속해서, 트랜스퍼 몰드 성형법에 의해, 예컨대, 에폭시로 이루어지는 몰드 수지(2)를 수지 밀봉용 금형(20)에 마련된 수지 주입구(12)로부터 수지 밀봉용 금형(20)의 캐비티(24) 내로 충전한다.
도 6(a)에 나타낸 바와 같이, 수지 주입구(12)로부터 주입된 몰드 수지(2)는, 도면 중 화살표의 방향으로 흐르기 때문에, 캐비티(24) 내를 수지 주입구(12) 에 가까운 쪽부터 순차적으로 충전해 간다.
또한, 수지 밀봉용 금형(20) 내로의 수지 충전이 진행하면, 도 6(b)에 나타낸 바와 같이, 몰드 수지(2)는 수지 주입구(12)와 수직인 방향으로 연장되는 볼록부(23)에 의해서 그 흐름의 방향이 변한다. 도면 중 화살표로 나타낸 바와 같이, 도면 중 하향의 흐름, 즉, 다이 패드(1a)를 수지 시트(3)에 가압 밀착하고자 하는 방향의 흐름으로 된다. 이 결과, 다이 패드(1a)는 수지 시트(3)에 선택적으로 가압되기 때문에, 다이 패드(1a)와 수지 시트(3)의 양호한 밀착을 확실히 확보할 수 있다.
한편, 상부 금형(21)에 볼록부(23)가 없는 경우, 몰드 수지(2)의 흐름은 주입구로부터 평행하게 흐르기 때문에, 다이 패드(1a)를 수지 시트(3)에 선택적으로, 확실히 가압 밀착하는 몰드 수지(2)의 흐름은 얻어지지 않아, 그 결과, 다이 패드(1a)와 수지 시트(3)의 밀착이 불충분하게 될 가능성이 있다.
그에 반하여, 본 실시예 1에 의하면, 전술한 바와 같이, 다이 패드(1a)를 수지 시트(3)에 선택적으로 확실히 가압 밀착할 수 있기 때문에, 가령, 수지 밀봉용 금형(20)의 캐비티(24) 내에 수지 시트(3), 굽은 프레임(1)을 설치했을 때에 다이 패드(1a)와 수지 시트(3) 사이에, 치수 공차의 관계 등에 의해 다소의 간극이 있었던 경우라도, 확실히 다이 패드(1a)와 수지 시트(3) 사이는 밀착된다고 하는 효과가 있다.
공정 7 : 도 5(g)에 나타낸 바와 같이, 전체를 수지 밀봉용 금형(20)으로부터 취출한 후, 몰드 수지(2)를 완전히 경화시키기 위한 포스트큐어(postcure), 타 이버 등의 프레임 여분부의 절단 등을 실행한다. 또한, 굽은 프레임(외부 단자)(1)의 성형을 행하는 것에 의해, 도 1에 나타내는 바와 같은 반도체 장치(100)가 완성된다.
파워 칩, IC 칩은 단수라도 복수라도 무방하며, 알루미늄 와이어나 금선 와이어는 재료를 특정하는 것은 아니고, 예컨대, 알루미늄이나 금을 주성분으로 하는 합금이나, 구리 등의 알루미늄이나 금 이외의 금속으로 이루어지는 와이어라도 무방하다.
(실시예 2)
도 8은 본 발명에 따른 반도체 장치의 실시예 2를 나타내는 평면도이다. 본 실시예 2의 반도체 장치에 있어서는, 홈(10)의 위치가, 몰드 수지(2)의 위쪽에서 수지 시트(3)의 면 투영 영역과 겹치고, 또한 홈(10)이 배치되는 몰드 수지(2)의 상면의 중앙보다도, 수지 주입구(12)에 가까운 위치에 배치되어 있다. 또한, 실시예 1에 있어서의 수지 밀봉용 금형을 이용한 반도체 장치의 제조 공정을 나타내는 도 4~도 6을 참조하여, 본 실시예에 있어서의 반도체 장치의 수지 밀봉용 금형에 대해 설명하면, 이 수지 밀봉용 금형(20)은 볼록부(23)의 배치 장소를, 하부 금형(22)의 내부 바닥면에 배치되는 수지 시트의 면 투영 영역과 겹치고, 또한 상부 금형(21)의 내부 상면의 중앙보다 수지 주입구(12)에 가까운 위치로 한 것이다.
본 실시예 2에 의하면, 트랜스퍼 몰드 성형시에 있어서, 몰드 수지(2)가 다이 패드(1a)를 수지 시트(3)에 가압 밀착하는 가압력이 유효하게 작용하기 때문에, 보다 확실히 다이 패드(1a)와 수지 시트(3) 사이는 밀착된다고 하는 효과가 있다.
(실시예 3)
도 9는 본 발명에 따른 반도체 장치의 실시예 3을 나타내는 단면도이다. 본 실시예 3에 있어서의 반도체 장치로는, 홈(10)이, 몰드 수지(2)의 개구부의 폭이 홈(10)의 바닥부의 폭보다 큰 테이퍼 형상이고, 그 각도는 굽은 프레임(1)과 수직인 방향에 대하여 15°~45° 경사진 각도인 것이 바람직하다. 또한, 실시예 1에 있어서의 수지 밀봉용 금형을 이용한 반도체 장치의 제조 공정을 나타내는 도 4~도 6을 참조하여, 본 실시예에 있어서의 반도체 장치의 수지 밀봉용 금형에 대해 설명하면, 이 수지 밀봉용 금형(20)은 볼록부(23)의 형상을 근원부(根元部)의 폭이 선단부의 폭보다 큰 테이퍼 형상으로 형성한 것이다.
본 실시예 3에 의하면, 트랜스퍼 몰드 성형시에 있어서, 몰드 수지(2)가 다이 패드(1a)를 수지 시트(3)에 가압 밀착하는 가압력이 넓은 범위에 걸쳐 유효하게 작용하기 때문에, 보다 확실히 다이 패드(1a)와 수지 시트(3) 사이는 밀착된다고 하는 효과가 있다.
(실시예 4)
도 10은 본 발명에 따른 반도체 장치의 실시예 4를 나타내는 단면도이다. 본 실시예 4에 있어서의 반도체 장치에서는, 홈(10)의 바닥부가 R 형상으로 되어 있다. 또한, 실시예 1에 있어서의 수지 밀봉용 금형을 이용한 반도체 장치의 제조 공정을 나타내는 도 4~도 6을 참조하여, 본 실시예에 있어서의 반도체 장치의 수지 밀봉용 금형에 대해 설명하면, 이 수지 밀봉용 금형(20)은 볼록부(23)의 선단부를 R 형상으로 한 것이다.
본 실시예 4에 의하면, 트랜스퍼 몰드 성형시에 사용하는 수지 밀봉용 금형(20)의 홈 형성을 위한 볼록부가 몰드 수지(2)의 유동에 의해서 마모되는 것을 저감하여, 금형 부품의 수명이 길어지고, 제조 장치를 염가로 할 수 있다.
(실시예 5)
도 11은 본 발명에 따른 반도체 장치의 실시예 5를 나타내는 단면도이다. 본 실시예 5에 있어서의 반도체 장치에서는, 홈(10)의 바닥부에, 홈(10)의 폭보다 작은 직경의 고정 핀을 삽입한 고정 핀 구멍 피트(pit)(11)를 1 개소 또는 복수 갖는다. 또한, 실시예 1에 있어서의 수지 밀봉용 금형을 이용한 반도체 장치의 제조 공정을 나타내는 도 4~도 6을 참조하여, 본 실시예에 있어서의 반도체 장치의 수지 밀봉용 금형에 대해 설명하면, 이 수지 밀봉용 금형(20)은 볼록부(23)의 선단부에 선단부의 폭보다 작은 직경의 고정 핀을 1개 또는 복수개 구비하고, 몰드 수지 주입시에 고정 핀에 의해 다이 패드를 삽입하는 것이다.
본 실시예 5에 의하면, 트랜스퍼 몰드 성형시에 고정 핀을 이용하는 것에 의해, 보다 확실히 다이 패드(1a)와 수지 시트(3) 사이는 밀착된다고 하는 효과가 있다.
본 발명에 따른 반도체 장치 및 그 반도체 장치의 수지 밀봉용 금형에 의하면, 수지를 주입할 때에, 수지가 다이 패드 전체를 가압하기 때문에, 다이 패드와 수지 시트의 고밀착성 및 고절연성을 확보할 수 있고, 또한, 반도체 제조 장치의 저비용화가 가능해진다.

Claims (7)

  1. 반도체 칩과,
    상기 반도체 칩을 표면에 탑재하는 다이 패드와,
    상기 다이 패드의 이면(裏面)에 한쪽 면이 밀착되도록 마련된 절연성 수지 시트와,
    상기 반도체 칩, 상기 다이 패드 및 상기 수지 시트를 상기 수지 시트의 다른쪽 면이 노출되도록 수지를 수지 주입구로부터 주입하여 몰딩한 몰드 수지
    를 구비하되,
    상기 몰드 수지의 상기 수지 시트의 노출면과 반대쪽의 면에, 상기 수지 주입구와 수직이고, 또한, 상기 수지 시트와 평행한 방향으로 연장되는 홈을 갖는 것
    을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 홈의 배치 장소는 상기 수지 시트의 면 투영 영역과 겹치고, 또한 상기 홈이 배치되는 상기 몰드 수지면의 중앙보다, 상기 수지 주입구에 가까운 위치인 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 홈은 상기 홈의 개구폭이 상기 홈의 바닥부의 폭보다 큰 테이퍼 형상으로 형성되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 홈의 바닥부가 R자 형상인 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 홈의 바닥부에, 상기 홈의 폭보다 작은 직경의 고정 핀을 삽입한 자국인 고정 핀 구멍 피트(pit)를 갖는 것을 특징으로 하는 반도체 장치.
  6. 캐비티를 갖는 상부 금형과 하부 금형으로 이루어지고, 상기 하부 금형의 내부 바닥면에 절연성 수지 시트를 배치하고, 상기 수지 시트의 상면에, 반도체 칩을 표면에 탑재한 다이 패드를 배치하며, 상기 캐비티 내에 몰드 수지를 주입하는 것에 의해 수지 밀봉하는 반도체 장치의 수지 밀봉용 금형으로서,
    상기 수지 밀봉용 금형의 측방으로부터 상기 캐비티 내에 상기 몰드 수지를 주입하기 위한 수지 주입구를 구비하며, 상기 상부 금형의 내부 상면에는 상기 수지 주입구에 수직인 방향으로 연장되는 볼록부를 갖는 것
    을 특징으로 하는 반도체 장치의 수지 밀봉용 금형.
  7. 제 6 항에 있어서,
    상기 볼록부의 배치 장소는, 상기 수지 시트의 면 투영 영역과 겹치고, 또한 상기 볼록부가 배치되는 상기 상부 금형의 내부 상면의 중앙보다, 상기 수지 주입구에 가까운 위치인 것을 특징으로 하는 반도체 장치의 수지 밀봉용 금형.
KR1020060119782A 2005-12-12 2006-11-30 반도체 장치 및 반도체 장치의 수지 밀봉용 금형 KR100850147B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00357171 2005-12-12
JP2005357171A JP4422094B2 (ja) 2005-12-12 2005-12-12 半導体装置

Publications (2)

Publication Number Publication Date
KR20070062413A true KR20070062413A (ko) 2007-06-15
KR100850147B1 KR100850147B1 (ko) 2008-08-04

Family

ID=38138485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060119782A KR100850147B1 (ko) 2005-12-12 2006-11-30 반도체 장치 및 반도체 장치의 수지 밀봉용 금형

Country Status (4)

Country Link
US (1) US7808085B2 (ko)
JP (1) JP4422094B2 (ko)
KR (1) KR100850147B1 (ko)
CN (2) CN1983574A (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007060812A1 (ja) * 2005-11-22 2007-05-31 Sony Corporation 半導体装置および半導体装置の製造方法
US7808088B2 (en) * 2006-06-07 2010-10-05 Texas Instruments Incorporated Semiconductor device with improved high current performance
DE112006004098B4 (de) * 2006-11-06 2013-01-31 Infineon Technologies Ag Halbleiter-Baugruppe mit einer Lead-Frame-Anordnung mit mindestens zwei Halbleiterchips und Verfahren zu deren Herstellung
KR101391924B1 (ko) * 2007-01-05 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지
US7875962B2 (en) * 2007-10-15 2011-01-25 Power Integrations, Inc. Package for a power semiconductor device
JP5272768B2 (ja) * 2009-02-05 2013-08-28 三菱電機株式会社 電力用半導体装置とその製造方法
JP5401292B2 (ja) * 2009-12-15 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置及び通信方法
CN102668042B (zh) * 2009-12-24 2015-06-24 株式会社村田制作所 电子元器件的制造方法
US8178961B2 (en) * 2010-04-27 2012-05-15 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and package process
JP5876669B2 (ja) * 2010-08-09 2016-03-02 ルネサスエレクトロニクス株式会社 半導体装置
JP2012119488A (ja) * 2010-11-30 2012-06-21 Sanken Electric Co Ltd 半導体装置の製造方法及び半導体装置
JP5796956B2 (ja) * 2010-12-24 2015-10-21 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
CN102683299B (zh) * 2011-01-07 2015-01-07 新电元工业株式会社 树脂密封型半导体装置及树脂密封用模具
JP2013093504A (ja) * 2011-10-27 2013-05-16 Toshiba Corp 半導体装置の製造方法および冶具
US8598694B2 (en) * 2011-11-22 2013-12-03 Infineon Technologies Ag Chip-package having a cavity and a manufacturing method thereof
JP2013239659A (ja) * 2012-05-17 2013-11-28 Sumitomo Electric Ind Ltd 半導体デバイス
ITTO20120854A1 (it) 2012-09-28 2014-03-29 Stmicroelectronics Malta Ltd Contenitore a montaggio superficiale perfezionato per un dispositivo integrato a semiconduttori, relativo assemblaggio e procedimento di fabbricazione
JP2015065339A (ja) * 2013-09-25 2015-04-09 三菱電機株式会社 半導体装置
KR101983164B1 (ko) * 2013-12-20 2019-08-28 삼성전기주식회사 전력 반도체 패키지 및 그 제조 방법
JP6273362B2 (ja) * 2013-12-23 2018-01-31 インテル コーポレイション パッケージ構造上のパッケージ及びこれを製造するための方法
JP6183226B2 (ja) * 2014-01-17 2017-08-23 三菱電機株式会社 電力用半導体装置の製造方法
WO2015173862A1 (ja) * 2014-05-12 2015-11-19 三菱電機株式会社 電力用半導体装置及びその製造方法
DE112014006653B4 (de) 2014-05-14 2023-06-29 Mitsubishi Electric Corporation Verfahren zum Herstellen einer Halbleiteranordnung
US9269647B2 (en) * 2014-05-29 2016-02-23 Samsung Electronics Co., Ltd. Semiconductor package having heat dissipating member
WO2016072012A1 (ja) 2014-11-07 2016-05-12 三菱電機株式会社 電力用半導体装置およびその製造方法
WO2016166834A1 (ja) * 2015-04-15 2016-10-20 三菱電機株式会社 半導体装置
US20200031661A1 (en) * 2018-07-24 2020-01-30 Invensense, Inc. Liquid proof pressure sensor
JP2020053611A (ja) * 2018-09-28 2020-04-02 三菱電機株式会社 半導体モジュール、および、半導体モジュールの製造方法
WO2021151949A1 (en) 2020-01-30 2021-08-05 Abb Power Grids Switzerland Ag Power semiconductor module with accessible metal clips
KR20210148743A (ko) * 2020-06-01 2021-12-08 삼성전자주식회사 반도체 패키지

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204064A (ja) 1995-01-25 1996-08-09 Hitachi Ltd 半導体装置
JPH09199645A (ja) * 1996-01-17 1997-07-31 Mitsubishi Electric Corp 半導体装置および半導体モジュール
US6734571B2 (en) * 2001-01-23 2004-05-11 Micron Technology, Inc. Semiconductor assembly encapsulation mold
JP2002329815A (ja) 2001-05-01 2002-11-15 Sony Corp 半導体装置と、その製造方法、及びその製造装置
JP2004146706A (ja) 2002-10-28 2004-05-20 Sony Corp 半導体装置
JP2005109100A (ja) 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3854957B2 (ja) * 2003-10-20 2006-12-06 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP4146785B2 (ja) 2003-11-19 2008-09-10 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
JP2007165425A (ja) 2007-06-28
KR100850147B1 (ko) 2008-08-04
US20070132112A1 (en) 2007-06-14
CN101980357A (zh) 2011-02-23
CN1983574A (zh) 2007-06-20
US7808085B2 (en) 2010-10-05
CN101980357B (zh) 2013-05-01
JP4422094B2 (ja) 2010-02-24

Similar Documents

Publication Publication Date Title
KR100850147B1 (ko) 반도체 장치 및 반도체 장치의 수지 밀봉용 금형
KR100889422B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US7410834B2 (en) Method of manufacturing a semiconductor device
US5527740A (en) Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
JP2875139B2 (ja) 半導体装置の製造方法
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
JP3581814B2 (ja) 樹脂封止方法及び樹脂封止装置
KR19980054919A (ko) 디 게이팅(Degating)용 통공이 형성된 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지용 인쇄 회로 기판 및 이를 이용한 볼 그리드 어레이 반도체 패키지의 몰딩 방법
KR100591718B1 (ko) 수지-밀봉형 반도체 장치
JP4334335B2 (ja) 混成集積回路装置の製造方法
US7795712B2 (en) Lead frame with non-conductive connective bar
JPH0936155A (ja) 半導体装置の製造方法
US8207601B2 (en) Electronic component and a method of fabricating an electronic component
JP3480285B2 (ja) 半導体装置およびその製造方法
JP2004087673A (ja) 樹脂封止型半導体装置
JP2001196401A (ja) 半導体装置の樹脂パッケージ形成方法
JP2004087672A (ja) 樹脂封止型半導体装置およびその製造方法
JPH08156009A (ja) 樹脂モールド装置
JP4760543B2 (ja) モールドパッケージおよびその製造方法
TW506094B (en) Method for avoiding over-flow during molding a SOC package
JP2005033133A (ja) 半導体装置封止用金型およびそれを用いた半導体装置封止方法
JPH0411755A (ja) 半導体装置およびその製造方法並びにそれに使用される成形装置
JP2005050959A (ja) 半導体装置の製造方法
JPH05166862A (ja) 半導体装置
JPH07254676A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120629

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190722

Year of fee payment: 12