KR20070060045A - 캐패시터 블록 및 적층 기판 - Google Patents

캐패시터 블록 및 적층 기판 Download PDF

Info

Publication number
KR20070060045A
KR20070060045A KR1020060132068A KR20060132068A KR20070060045A KR 20070060045 A KR20070060045 A KR 20070060045A KR 1020060132068 A KR1020060132068 A KR 1020060132068A KR 20060132068 A KR20060132068 A KR 20060132068A KR 20070060045 A KR20070060045 A KR 20070060045A
Authority
KR
South Korea
Prior art keywords
capacitor
electrode
electrodes
common
common electrode
Prior art date
Application number
KR1020060132068A
Other languages
English (en)
Other versions
KR100888019B1 (ko
Inventor
심페이 오시마
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20070060045A publication Critical patent/KR20070060045A/ko
Application granted granted Critical
Publication of KR100888019B1 publication Critical patent/KR100888019B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0014—Capacitor filters, i.e. capacitors whose parasitic inductance is of relevance to consider it as filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Filters And Equalizers (AREA)

Abstract

광범위하게 적용 가능한 캐패시터 블록 및 이를 구비한 적층 회로 기판에 관한 것으로서, 단자(121)에 접속된 제 1 캐패시터 전극(101)의 일측면에 대해 유전체를 사이에 두고 일측면이 면대향하는 공통 전극(102)과, 공통 전극(102)의 타측면에 대해 유전체를 사이에 두고 일측면이 면대향하고 또한 단자(122)에 접속된 제 3 캐패시터 전극(103)과, 제 3 캐패시터 전극(103)의 타측면에 대해 유전체를 사이에 두고 면대향하고 또한 공통 전극(102)에 도전 접속된 공통 전극(104)과, 공통 전극(104)의 타측면에 대해 유전체를 사이에 두고 일측면이 면대향하고 또한 단자(123)에 접속된 제 2 캐패시터 전극(105)을 구비하고 있는 캐패시터 블록(100)을 구성한다.
캐패시터 블록, 적층 기판, 유전체, 공통전극, 비아 도체

Description

캐패시터 블록 및 적층 기판 {CAPACITOR BLOCK AND LAMINATED PLATE COMPRISING THE SAME}
도 1은 본 발명의 제 1 실시 형태의 캐패시터 블록을 나타낸 요부 분해 사시도이고,
도 2는 본 발명의 제1실시 형태의 캐패시터 블록의 회로도이고,
도 3은 발명의 제 2 실시 형태의 복합 캐패시터 소자를 나타낸 외관 사시도이고,
도 4는 본 발명의 제 2 실시 형태의 복합 캐패시터 소자를 나타낸 분해 사시도이고,
도 5는 본 발명의 제 3 실시 형태의 캐패시터 블록을 나타낸 요부 분해 사시도이고,
도 6은 본 발명의 제 4 실시 형태의 캐패시터 블록을 나타낸 요부 분해 사시도이고,
도 7은, 본 발명의 제 5 실시 형태의 복합 캐패시터 소자를 나타낸 외관 사시도이고,
도 8은 본 발명의 제 5 실시 형태의 복합 캐패시터 소자를 나타낸 분해 사시도이고,
도 9는 본 발명의 제 6 실시 형태의 캐패시터 블록을 나타낸 요부 분해 사시도이고,
도 10은 본 발명의 제 7 실시 형태의 캐패시터 블록을 나타낸 요부 분해 사시도이고,
도 11은 본 발명의 제 7 실시 형태의 캐패시터 블록의 회로도이고,
도 12는 본 발명의 제 8 실시 형태의 복합 캐패시터 소자를 나타낸 외관 사시도이고,
도 13은 본 발명의 제 8 실시 형태의 복합 캐패시터 소자를 나타낸 분해 사시도이고,
도 14는 본 발명의 제 9 실시 형태의 하이 패스 필터를 나타낸 회로도이고,
도 15는 본 발명의 제 9 실시 형태의 하이 패스 필터의 주파수 특성을 나타낸 도면이고,
도 16은 본 발명의 제 9 실시 형태의 적층 회로 기판을 나타낸 투과 사시도이고,
도 17은 본 발명의 제 9 실시 형태의 적층 회로 기판을 나타내는 분해 사시도이고,
도 18은 본 발명의 제 9 실시 형태와 관련된 종래예의 적층 회로 기판을 나타낸 투과 사시도이고,
도 19는 본 발명의 제 9 실시 형태와 관련된 종래예의 적층 회로 기판을 나타낸 분해 사시도이다.
****도면의 주요 부분에 대한 부호의 설명****
100, 100A, 300, 300A : 캐패시터 블록
101∼105, 102A, 104A, 301, 302 : 전극
111 : 접속 도체
121∼123 : 외부 단자
131 : 제 1 캐패시터
132 : 제 2 캐패시터
133 : 제 3 캐패시터
200 : 복합 캐패시터 소자
201 : 본체
211∼213 : 외부 전극
221∼227 : 유전체층
231∼235 : 캐패시터 전극
400 : 복합 캐패시터 소자
401 : 본체
411∼413 : 외부 전극
421∼429 : 유전체층
431∼437 : 캐패시터 전극
500 : 캐패시터 블록
501∼508 : 전극
511,512 : 접속 도체
521 ∼524 : 외부 단자
531 : 제 1 캐패시터
532 : 제 2 캐패시터
533 : 제 3 캐패시터
534 : 제 4 캐패시터
535 : 제 5 캐패시터
600 : 복합 캐패시터 소자
601 : 본체
611∼614 : 외부 전극
621∼630 : 유전체층
641∼648 : 캐패시터 전극
700 : 하이 패스 필터
701 : 입력 단자
702 : 출력 단자
710, 720 : 캐패시터 블록
711 : 제 1 캐패시터
712 : 제 2 캐패시터
713 : 제 3 캐패시터
721 : 제 1 캐패시터
722 : 제 2 캐패시터
723 : 제 3 캐패시터
731, 732 : 인덕터
800 : 적층 회로 기판
801, 802 : GND 전극
803, 804, 805, 807, 811, 813, 821, 824, 831, 834 : 캐패시터 전극
812, 814, 841, 845 : 코일 도체
본 발명은, 필터 회로 등에 이용될 수 있는 캐패시터 블록에 관한 것으로서, 특히 서로 전기적으로 접속된 복수의 캐패시터를 포함하는 캐패시터 블록 및 이를 구비한 적층 기판에 관한 것이다.
이러한 종래 캐패시터 블록으로서 예를 들면 일본특허 제2978553호 공보에 개시되는 캐패시터 블록이 알려져 있다. 이 캐패시터 블록은, 다층 기판의 내부에 복수의 캐패시터 전극을 내장하여 이루어지는 것으로서, 최외층의 2개의 캐패시터 전극을 GND 전극과 공용하고 그 2개의 GND 전극 사이에, 유전체층을 사이에 두고 2층 이상의 캐패시터 전극이 적층되어 구성되어 있다. 이러한 구성에 의해 형성된 접지형의 π 혹은 T형 캐패시터 블록은 캐패시터간을 접속시키는 도체가 불필요하고, GND 전극에 의해 개재된 구조로 되어 있어 스토리지 캐패시턴스를 저감할 수 있는 메리트가 있다.
그러나, 전술한 캐패시터 블록은 외부 단자에 접속되는 캐패시터 전극들이 서로 근접하고 있기 때문에 소형화에 의해 캐패시터 전극 사이가 좁아지면 불필요한 기생 용량이 발생하여 결과적으로 각종 필터의 설계가 어려워지며, 반대로 기생 용량을 줄이기 위해 캐패시터 전극 사이를 넓게 하면 형상이 커져 소형화가 어려워지는 문제점이 있었다. 또한, 2개의 GND 전극에 의해 개재된 구조이므로 3부분 이상의 GND결합이 필요한 3단 이상의 소형 필터 회로를 구성하기 어려웠다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 그 목적은, 광범위하게 적용 가능한 캐패시터 블록 및 이를 구비한 적층 기판을 제공함에 있다.
본 발명은 상기 목적을 달성하기 위해, 서로 유전체를 사이에 두고 면대향하도록 적층 배치된 복수의 용량전극을 갖는 캐패시터 블록으로서, 상기 용량전극은 각각 다른 단자에 접속된 3개 이상의 캐패시터 전극과, 외부와 격절된 2개 이상의 공통 전극으로 이루어지고, 상기 캐패시터 전극은 상기 공통 전극과 유전체를 사이에 두고 면대향하도록 배치되고, 하나의 상기 캐패시터 전극과, 다른 상기 캐패시터 전극 사이에 상기 공통 전극이 배치되고, 상기 캐패시터 전극 및 이 캐패시터 전극을 개재하는 유전체를 사이에 두고 인접하는 2개의 상기 공통 전극이 서로 도전 접속되어 있는 캐패시터 블록을 제안한다.
본 발명의 캐패시터 블록에 의하면, 제 1 캐패시터 전극과 이에 면대향하는 하나의 공통 전극에 의해 제 1 캐패시터가 형성되고, 상기 전극 유닛의 캐패시터 전극과 이에 면대향하는 2개의 공통 전극에 의해 제 2 캐패시터가 형성되며, 또한 제 2 캐패시터 전극과 이에 면대향하는 하나의 공통 전극에 의해 제 3 캐패시터가 형성된다. 이 제 1 내지 제 3 캐패시터들 각각의 일단은 공통 전극을 사이에 두고 접속되어 있으므로 3단자의 T형 캐패시터 블록이 구성된다.
또한 본 발명은 상기 목적을 달성하기 위해, 내부에 도전체 패턴에 의해 구성된 전자 부품이 매설되어 있는 유전체로 이루어지는 적층 회로 기판으로서, 서로 유전체를 사이에 두고 면대향하도록 적층 배치된 복수의 용량전극을 갖는 캐패시터 블록을 상기 적층 기판 내에 구비하고, 상기 용량전극은, 각각 다른 배선에 접속된 3개 이상의 캐패시터 전극과, 외부와 격절된 2개 이상의 공통 전극으로 이루어지고, 상기 캐패시터 블록은, 상기 캐패시터 전극이, 상기 공통 전극과 유전체를 사이에 두고 면대향하도록 배치되고, 하나의 상기 캐패시터 전극과, 다른 상기 캐패시터 전극 사이에 상기 공통 전극이 배치되고, 상기 캐패시터 전극 및 이 캐패시터 전극을 개재하는 유전체를 사이에 두고 인접하는 2개의 상기 공통 전극이 서로 도전 접속되어 있는 것을 적층 회로 기판을 제안한다.
본 발명의 적층 회로 기판에 따르면, 상기 캐패시터 블록이 전자 부품으로서 적층 회로 기판에 매설되어 있다.
이하, 도면을 참조하여 본 발명의 일 실시형태에 대해 설명한다.
도 1 및 도 2는 본 발명의 제 1 실시 형태의 캐패시터 블록을 나타낸 것으로서, 도 1은 본 발명의 제 1 실시 형태의 캐패시터 블록을 나타낸 요부 분해 사시도, 도 2는 본 발명의 제 1 실시 형태의 캐패시터 블록의 회로도이다.
도 1에서, 100은 캐패시터 블록으로서, 직사각형을 이룬 동일 면적의 5개의 용량전극(101∼105)이, 이웃하는 전극이 서로 평행하고 또한 면대향하도록 유전체를 사이에 두고 소정의 간격을 두고 상하 방향으로 나란히 배치되어 있다.또한, 도 1에서, 위에서 2번째로 배치되어 있는 전극(102)(이하, 공통 전극이라 칭함) (제 1 공통 전극)과 4번째로 배치되어 있는 전극(104)(이하, 공통 전극이라 칭함) (제 2 공통 전극)은 접속 도체(111)에 의해 도전 접속되고, 위에서 첫번째로 배치되어 있는 캐패시터 전극(101)(제 1 캐패시터 전극)에는 제 1 외부 단자(121)가 접속되고, 3번째로 배치되어 있는 캐패시터 전극(103)(제 3 캐패시터 전극)에는 제 2 외부 단자(122)가 접속되고, 5번째로 배치되어 있는 캐패시터 전극(105)(제 2 캐패시터 전극)에는 제 3 외부 단자(123)가 접속되어 있다.
상기 구성에서, 제 1 캐패시터 전극(101)과 제 2 캐패시터 전극(105)에 의해 한쌍의 캐패시터 전극이 구성되어 있다. 또한, 공통 전극(102, 104)과 제 3 캐패시터 전극(103)에 의해 1세트의 전극 유닛이 구성되어 있다.
상기 구성으로 이루어지는 캐패시터 블록(100)의 회로도는, 도 2에 도시된 바와 같다. 도 2에서, 제 1 외부 단자(121)와 제 3 외부 단자(123) 사이에는 제 1 캐패시터(131)와 제 3 캐패시터(133)가 직렬 접속되고, 이 두 캐패시터(131, 133)들의 접속점과 제 2 외부 단자(122) 사이에 제 2 캐패시터(132)가 접속되어 있다. 여기서, 제 1 캐패시터(131)는 상기 제 1 캐패시터 전극(101)과 공통 전극(102)에 의해 구성되고, 제 2 캐패시터(132)는 상기 공통 전극(102)과 제 3 캐패시터 전 극(103)과 공통 전극(104)에 의해 구성되고, 제 3 캐패시터(133)는 상기 공통 전극(104)과 제 2 캐패시터 전극(105)에 의해 구성되어 있다. 상기 구성에서는 모든 전극(101∼105)의 면적, 전극의 간격 및 전극간의 유전율이 동일할 경우, 제 2 캐패시터(132)의 정전용량은 제 1 및 제 3 캐패시터(131, 133)의 정전용량의 2배가 된다.
본 실시형태의 캐패시터 블록(100)에 의하면, 3단자의 T형 캐패시터 블록이 구성되므로 광범위하게 적용 가능하고, 이러한 캐패시터 블록을 사용함으로써 고주파 영역의 하이 패스 필터나 밴드 패스 필터 등을 용이하게 소형화할 수 있게 된다.
또한, 상기 캐패시터 블록(100)을 실제 사용할 때에는 전극(101∼105) 사이에 유전체 부재를 개재시키는 것이 바람직하다.
이어서, 본 발명의 제 2 실시형태에 대해 설명한다.
도 3 및 도 4는 본 발명의 제 2 실시형태의 복합 캐패시터 소자를 나타낸 도면으로서, 도 3은 본 발명의 제 2 실시형태의 복합 캐패시터 소자를 나타낸 외관 사시도, 도 4는 본 발명의 제 2 실시형태의 복합 캐패시터 소자를 나타낸 분해 사시도이다.
제 2 실시형태의 복합 캐패시터 소자는, 상기 제 1 실시형태의 캐패시터 블록을 소자로 하여 구성한 것이다.
도 3 및 도 4에서, 200은 복합 캐패시터 소자로서, 유전체층(221, 227)과 표면에 캐패시터 전극(231∼235)이 형성된 유전체층(222∼226)을 적층하여 이루어지 는 본체(201)와, 본체(201)의 외표면에서 소정의 캐패시터 전극에 접속되어 있는 외부 전극(211∼213)으로 구성되어 있다.
유전체층(221~227)은, 사각형의 시트형 세라믹 소결체로 이루어지고, 세라믹 소결체는, 예를 들어 티탄산 마그네슘 등을 주성분으로 하는 유전체 자기재료나 LTCC(저온 소성 세라믹) 재료 등으로 형성되어 있다.
캐패시터 전극(231)은, 제 1 실시형태의 제 1 캐패시터 전극(101)에 상당하고, 유전체층(222)의 표면 중앙부에 직사각 형상으로 형성되며, 그 일 변에 접속된 접속 전극(231a)을 구비하고, 이 접속 전극(231a)은 제 1 외부 전극(211)에 접속되어 있다.
캐패시터 전극(232)은, 제 1 실시형태의 공통 전극(102)에 상당하고, 유전체층(223)의 표면 중앙부에 직사각 형상으로 형성되며, 그 일 변에 접속된 접속 전극(232a)을 구비하고, 이 접속 전극(232a)에는 유전체층(223)을 두께 방향으로 관통하는 비아 도체(241)가 접속되어 있다. 또한, 이 비어 도체(241)는 유전체층(224)에 동일하게 형성된 비아 도체(241)를 통해 유전체층(225)의 표면에 형성되어 있는 캐패시터 전극(234)의 접속 전극(234a)에 접속되어 있다.
캐패시터 전극(233)은, 제 1 실시형태의 제 3 캐패시터 전극(103)에 상당하며, 유전체층(224)의 표면 중앙부에 직사각 형상으로 형성되고, 그 일 변에 접속된 접속 전극(233a)을 구비하며, 이 접속 전극(233a)은 제 2 외부 전극(212)에 접속되어 있다.
캐패시터 전극(234)은, 제 1 실시형태의 공통 전극(104)에 상당하며, 유전체 층(225)의 표면 중앙부에 직사각 형상으로 형성되고, 그 일 변에 접속된 접속 전극(234a)을 구비하며, 이 접속 전극(234a)은 비아 도체(241)를 통해 캐패시터 전극(232)에 접속되어 있다.
캐패시터 전극(235)은, 제 1 실시형태의 제 2 캐패시터 전극(105)에 상당하며, 유전체층(226)의 표면 중앙부에 직사각 형상으로 형성되고, 그 일 변에 접속된 접속 전극(235a)를 구비하며, 이 접속 전극(235a)은 제 3 외부 전극(213)에 접속되어 있다.
이 캐패시터 전극(231∼235)들은, 금속 페이스트를 소결시킨 금속 박막으로 이루어지고, 금속 페이스트로서는, 예를 들어 Pd, Ag, Cu와 같은 금속 재료를 주성분으로 하는 것이 사용되고 있다.
외부 전극(211∼213)도 캐패시터 전극(231∼235)과 같은 재료에 의해 형성되며, 표면에는 땜납 젖음성을 좋게 하기 위해 땜납 도금(도시하지 않음)이 실시되어 있다.
본 실시형태의 복합 캐패시터 소자(200)에 의하면, 광범위하게 적용 가능하고, 이 복합 캐패시터 소자(200)를 사용함으로써 3단자의 T형 캐패시터 블록을 용이하게 사용할 수 있으므로 고주파 영역의 하이 패스 필터나 밴드 패스 필터 등을 용이하게 소형화할 수 있게 된다.
이어서, 본 발명의 제 3 실시형태에 대해 설명한다.
도 5는 본 발명의 제 3 실시형태의 캐패시터 블록을 나타낸 요부 분해 사시도이다. 도면에서, 전술한 제 1 실시형태와 동일한 구성 부분은 동일한 부호로써 나타내고 그 설명을 생략하기로 한다. 또한, 제 3 실시형태와 제 1 실시형태의 차이점은, 제 3 실시형태의 캐패시터 블록(100A)이, 제 1 실시형태의 공통 전극(102) 및 공통 전극(104) 대신에 공통 전극(102A)과 공통 전극(104A)을 이용한 것이다. 여기서, 공통 전극(102A)의 면적이 제 1 캐패시터 전극(101) 및 제 3 캐패시터 전극(103)의 면적보다 크게 설정되어 있음과 아울러, 공통 전극(104A)의 면적이 제 3 캐패시터 전극(103) 및 제 2 캐패시터 전극(105)의 면적보다 크게 설정되어 있다.
이와 같이, 본 실시형태에서는, 공통 전극이 되는 공통 전극(102A)과 공통 전극(104A)의 면적을 크게 설정함으로써 실제 제조 공정시의 인쇄 어긋남, 적층 어긋남 등의 공정 변형에 의해 발생하는 제 1 캐패시터 전극(101)과 제 3 캐패시터 전극(103)간의 전계결합(용량결합)을 감소시킴과 아울러, 제 3 캐패시터 전극(103)과 제 2 캐패시터 전극(105)간의 전계결합(용량결합)을 감소시킬 수 있다.
이어서, 본 발명의 제 4 실시형태에 대해 설명한다.
도 6은 본 발명의 제 4 실시형태의 캐패시터 블록을 나타낸 요부 분해 사시도이다. 도면에서, 전술한 제 1 실시형태와 동일한 구성 부분은 동일한 부호로써 나타내고 그 설명을 생략하기로 한다. 또한, 제 4 실시형태와 제 1 실시형태의 차이점은, 제 4 실시형태에서는 제 1 캐패시터 전극(101)의 상측에 공통 전극(301)을 배치함과 동시에, 제 2 캐패시터 전극(105)의 하측에 공통 전극(302)을 배치하고, 이 공통 전극(301, 302)들을 접속 도체(111)에 의해 공통 전극(102)과 공통 전극(104)에 도전 접속시킨 캐패시터 블록(300)을 구성한 것이다.
이에 의해, 제 1 캐패시터(131)는 제 1 캐패시터 전극(101)과 공통 전 극(102)과 공통 전극(301)에 의해 형성되고, 제 3 캐패시터(133)는 제 2 캐패시터 전극(105)과 공통 전극(104)과 공통 전극(302)에 의해 형성된다.
이와 같이 공통 전극(301, 302)을 마련함으로써, 제 1 캐패시터 전극(101)에 의해 형성되는 제 1 캐패시터(131)의 정전용량, 및 제 2 캐패시터 전극(105)에 의해 형성되는 제 3 캐패시터(133)의 정전용량을 증대시킬 수 있다.
이어서, 본 발명의 제 5 실시형태에 대해 설명한다.
도 7 및 도 8은 본 발명의 제 5 실시형태의 복합 캐패시터 소자를 나타낸 도면으로, 도 7은 본 발명의 제 5 실시형태의 복합 캐패시터 소자를 나타낸 외관사시도, 도 8은 본 발명의 제 5 실시형태의 복합 캐패시터 소자를 나타낸 분해 사시도이다.
제 5 실시형태의 복합 캐패시터 소자는, 상기 제 4 실시형태의 캐패시터 블록을 소자로 하여 구성한 것이다.
도 7 및 도 8에서, 400은 복합 캐패시터 소자로서, 유전체층(421, 429)과 표면에 캐패시터 전극(431∼437)이 형성된 유전체층(422∼428)을 적층하여 이루어지는 본체(401)와, 본체(401)의 외표면에서 소정의 캐패시터 전극에 접속되어 있는 외부 전극(411∼413)으로 구성되어 있다.
유전체층(421∼429)은, 사각형의 시트형의 세라믹 소결체로 이루어지고, 세라믹 소결체는, 예를 들어 티탄산 마그네슘 등을 주성분으로 하는 유전체 자기 재료나 LTCC 재료 등으로 형성되어 있다.
캐패시터 전극(431)은, 제 4 실시형태의 공통 전극(301)에 상당하며, 유전체 층(422)의 표면 중앙부에 직사각 형상으로 형성되고, 그 일 변에 접속된 접속 전극(431a)를 구비하며, 이 접속 전극(431a)에는 유전체층(422)을 두께 방향으로 관통하는 비아 도체(441)가 접속되어 있다. 또한, 이 비아 도체(441)는 유전체층(423)에 동일하게 형성된 비아 도체(441)를 통해 유전체층(424)의 표면에 형성되어 있는 캐패시터 전극(433)의 접속 전극(433a)에 접속되어 있다.
캐패시터 전극(432)은, 제 4 실시형태의 제 1 캐패시터 전극(101)에 상당하며, 유전체층(423)의 표면 중앙부에 직사각 형상으로 형성되고, 그 일 변에 접속된 접속 전극(432a)을 구비하며, 이 접속 전극(432a)은 제 1 외부 전극(411)에 접속되어 있다.
캐패시터 전극(433)은, 제 4 실시형태의 공통 전극(102)에 상당하며, 유전체층(424)의 표면 중앙부에 직사각 형상으로 형성되고, 그 일 변에 접속된 접속 전극(433a)을 구비하며, 이 접속 전극(433a)에는 유전체층(424)을 두께 방향으로 관통하는 비아 도체(441)가 접속되어 있다. 또한, 이 비아 도체(441)는 유전체층(425)에 동일하게 형성된 비아 도체(441)를 통해 유전체층(426)의 표면에 형성되어 있는 캐패시터 전극(435)의 접속 전극(435a)에 접속되어 있다.
캐패시터 전극(434)은, 제 4 실시형태의 제 3 캐패시터 전극(103)에 상당하고, 유전체층(425)의 표면의 중앙부에 직사각 형상으로 형성되며, 그 일 변에 접속된 접속 전극(434a)을 구비하고, 이 접속 전극(434a)은 제 2 외부 전극(412)에 접속되어 있다.
캐패시터 전극(435)은, 제 4 실시형태의 공통 전극(104)에 상당하고, 유전체 층(426)의 표면 중앙부에 직사각 형상으로 형성되며, 그 일 변에 접속된 접속 전극(435a)를 구비하고, 이 접속 전극(435a)은 비아 도체(441)를 통해 캐패시터 전극(433)에 접속되어 있다.
캐패시터 전극(436)은, 제 4 실시형태의 제 2 캐패시터 전극(105)에 상당하고, 유전체층(427)의 표면 중앙부에 직사각 형상으로 형성되며, 그 일 변에 접속된 접속 전극(436a)를 구비하고, 이 접속 전극(436a)은 제 3 외부 전극(413)에 접속되어 있다.
캐패시터 전극(437)은, 제 4 실시형태의 공통 전극(302)에 상당하고, 유전체층(428)의 표면 중앙부에 직사각 형상으로 형성되며, 그 일 변에 접속된 접속 전극(437a)를 구비하고, 이 접속 전극(437a)은 비아 도체(441)를 통해 유전체층(426)의 표면에 형성되어 있는 캐패시터 전극(435)의 접속 전극(435a)에 접속되어 있다.
이 캐패시터 전극(431∼437)들은, 금속 페이스트를 소결시킨 금속 박막으로 이루어지고, 금속 페이스트로서는, 예를 들어 Pd, Ag, Cu와 같은 금속재료를 주성분으로 하는 것이 사용되고 있다.
외부 전극(411∼413)도 캐패시터 전극(431∼437)과 같은 재료에 의해 형성되며, 표면에는 땜납 젖음성을 좋게 하기 위해 땜납 도금(도시하지 않음)이 실시되어 있다.
본 실시형태의 복합 캐패시터 소자(400)에 의하면, 광범위하게 적용가능하고, 이 복합 캐패시터 소자(400)를 사용함으로써 3단자의 T형 캐패시터 블록을 용이하게 사용할 수 있으므로 고주파 영역의 하이 패스 필터나 밴드 패스 필터 등을 용이하게 소형화할 수 있게 된다. 또한, 제 1 캐패시터(131) 및 제 3 캐패시터(133) 또한 제 2 캐패시터(132)와 마찬가지로 큰 정전용량을 얻을 수 있다.
이어서, 본 발명의 제 6 실시형태에 대해 설명한다.
도 9는 본 발명의 제 6 실시형태의 캐패시터 블록을 나타낸 요부 분해 사시도이다. 도면에서, 전술한 제 4 실시형태와 동일한 구성 부분은 동일한 부호로써 나타내고 그 설명을 생략하기로 한다. 또한, 제 6 실시형태와 제 4 실시형태의 차이점은, 제 6 실시형태의 캐패시터 블록(300A)이, 제 4 실시형태의 공통 전극(301, 302), 공통 전극(102, 104) 대신에 공통 전극(301A, 302A)과 공통 전극(102A, 104A)을 채용한 것이다. 여기서, 공통 전극(301A)의 면적은 제 1 캐패시터 전극(101)의 면적보다 크게 설정되고 있고, 공통 전극(302A)의 면적은 제 2 캐패시터 전극(105)의 면적보다 크게 설정되어 있다. 또한, 공통 전극(102A)의 면적이 제 1 캐패시터 전극(101) 및 제 3 캐패시터 전극(103)의 면적보다 크게 설정되어 있음과 아울러, 공통 전극(104A)의 면적이 제 3 캐패시터 전극(103) 및 제 2 캐패시터 전극(105)의 면적보다 크게 설정되어 있다.
이와 같이, 본 실시형태에서는, 공통 전극(102A, 104A)의 면적을 크게 설정함으로써, 실제 제조 공정시의 인쇄 어긋남, 적층 어긋남 등의 공정 변형에 의해 발생하는 제 1 캐패시터 전극(101)과 제 3 캐패시터 전극(103)간의 전계결합(용량결합)을 감소시킴과 동시에, 제 3 캐패시터 전극(103)과 제 2 캐패시터 전극(105)간의 전계결합(용량결합)을 감소시킬 수 있다.
이어서, 본 발명의 제 7 실시형태에 대해 설명한다.
도 10 및 도 11은 본 발명의 제 7 실시형태의 캐패시터 블록을 나타낸 것으로서, 도 10은 본 발명의 제 7 실시형태의 캐패시터 블록을 나타낸 요부 분해 사시도, 도 11은 본 발명의 제 7 실시형태의 캐패시터 블록의 회로도이다.
도 10에서, 500은 캐패시터 블록으로서, 직사각형을 이룬 동일 면적의 8개의 캐패시터 전극(501∼508)이, 이웃하는 전극이 서로 평행하고 또한 면대향하도록 소정의 간격을 두고 상하 방향으로 나란히 배치되어 있다. 또한, 도 10에서, 위에서 2번째 캐패시터 전극(502)과 4번째 캐패시터 전극(504)은 접속 도체(511)에 의해 도전 접속되고, 위에서 5번째 캐패시터 전극(505)과 7번째 캐패시터 전극(507)은 접속 도체(512)에 의해 도전 접속되어 있다.
또한, 첫번째 캐패시터 전극(501)에는 제 1 외부 단자(521)가 접속되고, 3번째 캐패시터 전극(503)에는 제 2 외부 단자(522)가 접속되고, 6번째 캐패시터 전극(506)에는 제 3 외부 단자(523)가 접속되고, 8번째 캐패시터 전극(508)에는 제 4 외부 단자(524)가 접속되어 있다.
상기 구성에서, 2번째 내지 4번째의 캐패시터 전극(502∼504)을 1세트의 전극 유닛으로 하고 5번째 내지 7번째의 캐패시터 전극(505∼507)을 1세트의 전극 유닛으로 하면, 최상층에 위치하는 캐패시터 전극(501)과 최하층에 위치하는 캐패시터 전극(508) 사이에 2세트의 전극 유닛이 직렬로 배치되어 있게 된다. 한편, 이러한 전극 유닛을 전술한 제 1 내지 제 6 실시형태에 적용시키면, 제 1 내지 제 6 실시형태에서는, 최상층에 위치하는 캐패시터 전극과 최하층에 위치하는 캐패시터 전극 사이에 1세트의 전극 유닛이 직렬로 배치되어 있게 된다.
상기 구성으로 이루어지는 제 7 실시형태의 캐패시터 블록(500)의 회로도는, 도 11에 도시된 바와 같다. 도 11에서, 제 1 외부 단자(521)와 제 4 외부 단자(524) 사이에는 제 1 캐패시터(531)와 제 3 캐패시터(533)와 제 5 캐패시터(535)가 직렬 접속되고, 제 1 및 제 3 캐패시터(531, 533)의 접속점과 제 2 외부 단자(522) 사이에 제 2 캐패시터(532)가 접속되고, 제 3 및 제 5 캐패시터(533, 535)의 접속점과 제 3 외부 단자(523) 사이에 제 4 캐패시터(534)가 접속되어 있다.
여기서, 제 1 캐패시터(531)는 상기 첫번째 캐패시터 전극(501)과 2번째 캐패시터 전극(502)에 의해 구성되고, 제 2 캐패시터(532)는 상기 2번째 캐패시터 전극(502)과 3번째 캐패시터 전극(503)과 4번째 캐패시터 전극(504)에 의해 구성되고, 제 3 캐패시터(533)는 상기 4번째 캐패시터 전극(504)과 5번째 캐패시터 전극(505)에 의해 구성된다. 또한, 제 4 캐패시터(534)는 상기 5번째 캐패시터 전극(505)과 6번째 캐패시터 전극(506)과 7번째 캐패시터 전극(507)에 의해 구성되고, 제 5 캐패시터(535)는 상기 7번째 캐패시터 전극(507)과 8번째의 캐패시터 전극(508)에 의해 구성되어 있다. 상기 구성에서는 모든 캐패시터 전극(501∼508)의 면적, 캐패시터 전극의 간격 및 캐패시터 전극간의 유전율이 동일할 경우, 제 2 캐패시터(532)와 제 4 캐패시터(534)의 정전용량은 제 1, 제 3, 제 5 캐패시터(531, 533, 535)의 정전용량의 2배가 된다.
상기한 캐패시터 블록(500)은, 4단자의 π형 캐패시터 블록을 용이하게 사용할 수 있으므로, 고주파 영역의 하이 패스 필터나 밴드 패스 필터 등을 용이하게 소형화할 수 있게 된다.
이어서, 본 발명의 제 8 실시형태에 대해 설명한다.
도 12 및 도 13은 본 발명의 제 8 실시형태의 복합 캐패시터 소자를 나타낸 도면으로, 도 12는 본 발명의 제 8 실시형태의 복합 캐패시터 소자를 나타낸 외관사시도, 도 13은 본 발명의 제 8 실시형태의 복합 캐패시터 소자를 나타낸 분해 사시도이다.
제 8 실시형태의 복합 캐패시터 소자는, 상기 제 7 실시형태의 캐패시터 블록을 소자로 하여 구성한 것이다.
도 12 및 도 13에서, 600은 복합 캐패시터 소자로서, 유전체층(621, 630)과 표면에 캐패시터 전극(641∼648)이 형성된 유전체층(622∼629)을 적층하여 이루어지는 본체(601)와, 본체(601)의 외표면에서 소정의 캐패시터 전극에 접속되어 있는 외부 전극(611∼614)으로 구성되어 있다.
유전체층(621∼630)은, 사각형의 시트형의 세라믹 소결체로 이루어지고, 세라믹 소결체는, 예를 들어 티탄산 마그네슘 등을 주성분으로 하는 유전체 자기 재료나 LTCC 재료 등으로 형성되어 있다.
캐패시터 전극(641)은, 제 7 실시형태의 캐패시터 전극(501)에 상당하고, 유전체층(622)의 표면 중앙부에 직사각 형상으로 형성되며, 그 일 변에 접속된 접속 전극(641a)을 구비하고, 이 접속 전극(641a)은 제 1 외부 전극(611)에 접속되어 있다.
캐패시터 전극(642)은, 제 7 실시형태의 캐패시터 전극(502)에 상당하고, 유전체층(623)의 표면 중앙부에 직사각 형상으로 형성되며, 그 일 변에 접속된 접속 전극(642a)를 구비하고, 이 접속 전극(642a)에는 유전체층(623)을 두께 방향으로 관통하는 비아 도체(651)가 접속되어 있다. 또한, 이 비아 도체(651)는 유전체층(624)에 동일하게 형성된 비아 도체(651)를 통해 유전체층(625)의 표면에 형성되어 있는 캐패시터 전극(644)의 접속 전극(644a)에 접속되어 있다.
캐패시터 전극(643)은, 제 7 실시형태의 캐패시터 전극(503)에 상당하고, 유전체층(624)의 표면 중앙부에 직사각 형상으로 형성되며, 그 일 변에 접속된 접속 전극(643a)을 구비하고, 이 접속 전극(643a)은 제 2 외부 전극(612)에 접속되어 있다.
캐패시터 전극(644)은, 제 7 실시형태의 캐패시터 전극(504)에 상당하고, 유전체층(625)의 표면 중앙부에 직사각 형상으로 형성되며, 그 일 변에 접속된 접속 전극(644a)을 구비하고, 이 접속 전극(644a)는 비아 도체(651)를 통해 캐패시터 전극(642)에 접속되어 있다.
캐패시터 전극(645)은, 제 7 실시형태의 캐패시터 전극(505)에 상당하고, 유전체층(626)의 표면 중앙부에 직사각 형상으로 형성되며, 그 일 변에 접속된 접속 전극(645a)를 구비하고, 이 접속 전극(645a)에는 유전체층(626)을 두께 방향으로 관통하는 비아 도체(651)가 접속되어 있다. 또한, 이 비아 도체(651)는 유전체층(627)에 동일하게 형성된 비아 도체(651)를 통해 유전체층(628)의 표면에 형성되어 있는 캐패시터 전극(647)의 접속 전극(647a)에 접속되어 있다.
캐패시터 전극(646)은, 제 7 실시형태의 캐패시터 전극(506)에 상당하고, 유전체층(627)의 표면 중앙부에 직사각 형상으로 형성되며, 그 일 변에 접속된 접속 전극(646a)을 구비하고, 이 접속 전극(646a)은 제 3 외부 전극(613)에 접속되어 있다.
캐패시터 전극(647)은, 제 7 실시형태의 캐패시터 전극(507)에 상당하고, 유전체층(628)의 표면 중앙부에 직사각 형상으로 형성되며, 그 일 변에 접속된 접속 전극(647a)을 구비하고, 이 접속 전극(647a)은 비아 도체(651)를 통해 캐패시터 전극(645)에 접속되어 있다.
캐패시터 전극(648)은, 제 7 실시형태의 캐패시터 전극(508)에 상당하고, 유전체층(629)의 표면 중앙부에 직사각 형상으로 형성되며, 그 일 변에 접속된 접속 전극(648a)을 구비하고, 이 접속 전극(648a)은 제 4 외부 전극(614)에 접속되어 있다.
이 캐패시터 전극(641∼648)들은, 금속 페이스트를 소결시킨 금속 박막으로 이루어지고, 금속 페이스트로서는, 예를 들어 Pd, Ag, Cu와 같은 금속재료를 주성분으로 하는 것이 사용되고 있다.
외부 전극(611∼614)도 캐패시터 전극(641∼648)과 같은 재료에 의해 형성되며, 표면에는 땜납 젖음성을 좋게 하기 위해 땜납 도금(도시하지 않음)이 실시되어 있다.
본 실시형태의 복합 캐패시터 소자(600)에 의하면, 광범위하게 적용가능하고, 이 복합 캐패시터 소자(600)를 사용함으로써, 4단자의 曹 캐패시터 블록을 용이하게 사용할 수 있으므로, 고주파 영역의 하이 패스 필터나 밴드 패스 필터 등을 용이하게 소형화할 수 있게 된다.
이어서, 본 발명의 제 9 실시형태에 대해 설명한다.
도 14 내지 도 19는 본 발명의 제 9 실시형태를 나타낸 것으로서, 도 14는 본 발명의 제 9 실시형태의 하이 패스 필터를 나타낸 회로도, 도 15는 본 발명의 제 9 실시형태의 하이 패스 필터의 주파수 특성을 나타내는 도면, 도 16은 본 발명의 제 9 실시형태의 적층 회로 기판을 나타내는 투과 사시도, 도 17은 본 발명의 제 9 실시형태의 적층 회로 기판을 나타낸 분해 사시도, 도 18은 본 발명의 제 9 실시형태와 관련된 종래예의 적층 회로 기판을 나타내는 투과 사시도, 도 19는 본 발명의 제 9 실시형태와 관련된 종래예의 적층 회로 기판을 나타낸 분해 사시도이다.
본 실시형태에서는 도 14에 도시된 회로의 하이 패스 필터가 매설된 적층 회로 기판에 대해 설명한다. 상기 하이 패스 필터(700)는 전술한 3단자의 T형 캐패시터 블록을 2세트 사용하여 구성되어 있다. 일측의 캐패시터 블록(710)은 제 1 캐패시터(711)와 제 2 캐패시터(712)와 제 3 캐패시터(713)로 구성되어 있다. 다른 일측의 캐패시터 블록(720)은 제 1 캐패시터(721)와 제 2 캐패시터(722)와 제 3 캐패시터(723)로 구성되어 있다.
하이 패스 필터(700)의 입력 단자(701)는 일측의 캐패시터 블록(710)의 제 1 캐패시터(711)의 일단에 접속되어 있다. 이 제 1 캐패시터(711)의 타단은 제 2 캐패시터(712)의 일단과 제 3 캐패시터(713)의 일단에 접속되고, 제 2 캐패시터(712)의 타단은 인덕터(731)를 통해 접지되어 있다. 또한, 제 3 캐패시터(713)의 타단은, 타측의 캐패시터 블록(720)의 제 1 캐패시터(721)의 일단에 접속되어 있다. 이 제 1 캐패시터(721)의 타단은 제 2 캐패시터(722)의 일단과 제 3 캐패시터(723)의 일단에 접속되고, 제 2 캐패시터(722)의 타단은 인덕터(732)를 통해 접지되어 있다. 또한, 제 3 캐패시터(723)의 타단은 출력 단자(702)에 접속되어 있다.
도 16 및 도 17은, 상기한 하이 패스 필터(700)를 회로 기판 내에 매설한 적층 회로 기판을 나타내는 도면이다. 이 도면들에서는, 상기 하이 패스 필터의 구성을 알 수 있도록 하이 패스 필터의 도전체 부분만을 도시하고 있으며, 각 층의 도전체간에 존재하는 유전체의 도시를 생략하고 있다. 도면에서, 800은 적층 회로 기판으로서, 도시하지 않은 직육면체 형상의 저온 소성 세라믹(LTCC : Low Temperature Co-fired Ceramic)으로 이루어지는 기판의 복수층에 코일 도체 및 캐패시터 전극을 마련하고, 소정 부분에서 다른 층의 전극들을 비아 도체로 접속시킴으로써 기판 내에 하이 패스 필터(700)가 구성되어 있다.
즉, 적층 회로 기판(800)은, 상기 기판 내에 최상층인 제 1 층부터 최하층인 제 7 층까지 각 층에 전극이 배치되어 있다. 최상층인 제 1 층과 최하층인 제 7 층에는 GND 전극(접지 전극)(801, 802)이 배치되고, 제 2 층에는 양단부에 캐패시터 전극(803, 804)이 형성된 접속 전극이 배치되어 있다.
또한, 제 3 층에는, 접속 전극(806)을 갖는 캐패시터 전극(805)과, 접속 전극(808)을 갖는 캐패시터 전극(807)이 배치되어 있다. 여기서, 캐패시터 전극(805)은 제 2 층의 캐패시터 전극(803)에 면대향하고, 캐패시터 전극(807)은 제 2 층의 캐패시터 전극(804)에 면대향하도록 각각 배치되어 있다.
제 4 층에는, 일단에 캐패시터 전극(811)이 접속되어 있는 루프형의 코일 도 체(812)와, 일단에 캐패시터 전극(813)이 접속되어 있는 루프형의 코일 도체(814)가 배치되어 있다. 여기서, 캐패시터 전극(811)은 제 3 층의 캐패시터 전극(805)에 면대향하고, 캐패시터 전극(813)은 제 3 층의 캐패시터 전극(807)에 면대향하도록 각각 배치되어 있다.
제 5 층에는, 접속 전극(822)을 갖는 캐패시터 전극(821)과, 접속 전극(825)을 갖는 캐패시터 전극(824)이 배치되어 있다. 여기서, 캐패시터 전극(821)은 제 4 층의 캐패시터 전극(811)에 면대향하고, 캐패시터 전극(824)은 제 4 층의 캐패시터 전극(813)에 면대향하도록 각각 배치되어 있다. 또한, 접속 전극(822)은 비아 도체(823)에 의해 제 3 층의 접속 전극(806)에 접속되고, 접속 전극(825)은 비아 도체(826)에 의해 제 3 층의 접속 전극(808)에 접속되어 있다.
제 6 층에는, 입력 단자 전극(832)를 갖는 캐패시터 전극(831)과, 출력 단자 전극(834)을 갖는 캐패시터 전극(833), 및 루프형의 2개의 코일 도체(841, 845)가 마련되어 있다. 여기서, 캐패시터 전극(831)은 제 5 층의 캐패시터 전극(821)에 면대향하도록 배치되고, 캐패시터 전극(833)은 제 5 층의 캐패시터 전극(824)에 면대향하도록 배치되어 있다. 또한, 코일 도체(841)는 제 4 층의 코일 도체(812)에 중첩되도록 배치되어 그 일단이 비아 도체(842)에 의해 코일 도체(812)의 타단에 접속되고, 타단은 비아 도체(843)에 의해 GND 전극(802)에 접속되어 있다. 또한, 코일 도체(845)는 제 4 층의 코일 도체(814)에 중첩되도록 배치되어 그 일단이 비아 도체(846)에 의해 코일 도체(814)의 타단에 접속되고, 타단은 비아 도체(847)에 의해 GND 전극(802)에 접속되어 있다. 이에 의해, 코일 도체(812, 841)에 의해 하 나의 코일이 형성되고, 코일 도체(814, 845)에 의해 하나의 코일이 형성된다.
상기 구성에서는, 도 14에 도시된 하이 패스 필터(700)의 각 구성 요소가 다음과 같이 형성된다. 즉, 일측의 캐패시터 블록(710)의 제 1 캐패시터(711)는, 캐패시터 전극(831, 821)에 의해 형성되고, 제 2 캐패시터(712)는 캐패시터 전극(821, 811, 805)에 의해 형성되고, 제 3 캐패시터(713)는 캐패시터 전극(803, 805)에 의해 형성된다. 또한, 인덕터(731)는 코일 도체(812, 841)가 이루는 코일에 의해 형성된다.
타측의 캐패시터 블록(720)의 제 1 캐패시터(721)는, 캐패시터 전극(804, 807)에 의해 형성되고, 제 2 캐패시터(722)는 캐패시터 전극(824, 813, 807)에 의해 형성되고, 제 3 캐패시터(723)는 캐패시터 전극(824, 833)에 의해 형성된다. 또한, 인덕터(732)는 코일 도체(814, 845)가 이루는 코일에 의해 형성된다.
또한, 최상층과 최하층의 GND 전극(801, 802)은 외부로부터의 전자파 등의 영향을 차단하는 씰드 기능도 갖고 있다.
상기한 적층 회로 기판(800)에 형성된 하이 패스 필터(700)의 주파수 특성은 도 15에 도시된 바와 같다. 도면에서, 가로축은 주파수를 나타내고, 세로축은 감쇄량 또는 반사량을 나타내고 있다. 또한, 특성곡선 A는 감쇄량을 나타내고, 특성곡선 B은 반사량을 나타내고 있다.
비교예로서 상기한 캐패시터 블록을 사용하지 않고 하이 패스 필터를 형성한 적층 회로 기판을 도 18 및 도 19에 도시한다. 이 도면들에서는, 상기 하이 패스 필터의 구성을 알 수 있도록 하이 패스 필터의 도전체만을 나타내고 각 층의 도전 체간에 존재하는 유전체의 도시를 생략하고 있다.
도면에서, 900은 적층 회로 기판으로서, 도시하지 않은 직육면체 형상의 저온 소성 세라믹(LTCC : Low Temperature Co-fired Ceramic)으로 이루어지는 기판의 복수층에 코일 도체 및 캐패시터 전극을 마련하고, 소정 부분에서 다른 층의 전극들을 비아 도체로 접속시킴으로써 기판 내에 본 발명의 캐패시터 블록을 사용하지 않는 하이 패스 필터(700)가 구성되어 있다.
즉, 적층 회로 기판(900)은, 상기 기판 내에 최상층인 제 1 층부터 최하층인 제 5 층까지의 각 층에 전극이 배치되어 있다. 최상층인 제 1 층과 최하층인 제 5 층에는 GND 전극(접지 전극)(901, 902)이 배치되고, 제 2 층에는 서로 도전 접속된 캐패시터 전극(911, 912, 913)과, 서로 도전 접속된 캐패시터 전극(921, 922, 923)이 배치되어 있다.
또한, 제 3 층에는, 입력 단자 전극(932)을 갖는 캐패시터 전극(931)과, 출력 단자 전극(942)을 갖는 캐패시터 전극(941), 양단부에 캐패시터 전극(971, 972)이 형성된 접속 전극, 및 일단에 캐패시터 전극(951)이 접속되어 있는 루프형 코일 도체(952)와, 일단에 캐패시터 전극(961)이 접속되어 있는 루프형 코일 도체(962)가 배치되어 있다. 여기서, 캐패시터 전극(931)은 제 2 층의 캐패시터 전극(911)에 면대향하도록 배치되고, 캐패시터 전극(951)은 제 2 층의 캐패시터 전극(912)에 면대향하도록 배치되고, 캐패시터 전극(971)은 제 2 층의 캐패시터 전극(913)에 면대향하도록 배치되어 있다. 또한, 캐패시터 전극(941)은 제 2 층의 캐패시터 전극(921)에 면대향하도록 배치되고, 캐패시터 전극(961)은 제 2 층의 캐패시터 전 극(922)에 면대향하도록 배치되고, 캐패시터 전극(972)은 제 2 층의 캐패시터 전극(923)에 면대향하도록 배치되어 있다.
제 4 층에는, 루프형의 2개의 코일 도체(981, 991)이 마련되어 있다. 여기서, 코일 도체(981)는 제 3 층의 코일 도체(952)에 중첩되도록 배치되어 그 일단이 비아 도체(982)에 의해 코일 도체(952)의 타단에 접속되고, 타단은 비아 도체(983)에 의해 GND 전극(902)에 접속되어 있다. 또한, 코일 도체(991)는 제 3 층의 코일 도체(962)에 중첩되도록 배치되어 그 일단이 비아 도체(992)에 의해 코일 도체(962)의 타단에 접속되고, 타단은 비아 도체(993)에 의해 GND 전극(902)에 접속되어 있다. 이에 의해, 코일 도체(952, 981)에 의해 하나의 코일이 형성되고, 코일 도체(962, 991)에 의해 하나의 코일이 형성된다.
상기 구성에서는, 도 14에 도시된 하이 패스 필터(700)의 각 구성 요소가 다음과 같이 형성된다. 즉, 제 1 캐패시터(711)는, 캐패시터 전극(931, 911)에 의해 형성되고, 제 2 캐패시터(712)는 캐패시터 전극(912, 951)에 의해 형성되고, 제 3 캐패시터(713)는 캐패시터 전극(913, 971)에 의해 형성된다. 또한, 인덕터(731)는 코일 도체(952, 981)가 이루는 코일에 의해 형성된다.
또한, 제 1 캐패시터(721)는, 캐패시터 전극(972, 923)에 의해 형성되고, 제 2 캐패시터(722)는 캐패시터 전극(922, 961)에 의해 형성되고, 제 3 캐패시터(723)는 캐패시터 전극(921, 941)에 의해 형성된다. 또한, 인덕터(732)는 코일 도체(962, 991)가 이루는 코일에 의해 형성된다.
이와 같이, 상기 실시형태의 캐패시터 블록을 사용하지 않고 하이 패스 필터 를 형성한 적층 회로 기판(900)에서는 하이 패스 필터 형성 영역(면적)이 증대되어 형상이 커지게 된다. 이에 반해, 본 실시형태의 캐패시터 블록을 사용한 적층 회로 기판(800)에서는 하이 패스 필터 형성 영역(면적)을 필요 최소한으로 축소할 수 있어 형상의 소형화를 도모할 수 있다.
또한, 상기 각 실시형태의 구성을 적절히 조합할 수 있으며 본원 발명이 상기 각 실시형태의 구성에 한정되지 않는다.
본 발명의 캐패시터 블록에 의하면, 공통 전극 및 캐패시터 전극으로 구성되는 전극 유닛을 조합시킴으로써 3단자 이상의 캐패시터 블록이 용이하게 구성되므로 광범위하게 적용가능하고, 이러한 캐패시터 블록을 사용함으로써 캐패시터 전극간의 용량결합을 저감시킬 수 있게 되므로 원하는 특성을 갖는 고주파 영역의 하이 패스 필터나 밴드 패스 필터 등을 용이하게 소형화할 수 있게 된다. 또한, 3단 이상의 소형 필터를 용이하게 얻을 수 있게 된다.
또한, 본 발명의 적층 기판에 의하면, 기판에 상기 캐패시터 블록이 매설되어 있으므로 이 캐패시터 블록은 광범위하게 적용가능하며, 이러한 캐패시터 블록을 사용함으로써, 상기 기판을 사용하여 구성하는 고주파 영역의 하이 패스 필터나 밴드 패스 필터 등을 용이하게 소형화할 수 있게 된다.

Claims (8)

  1. 서로 유전체를 사이에 두고 면대향하도록 적층 배치된 복수의 용량전극을 갖는 캐패시터 블록에 있어서,
    상기 용량전극은 각각 다른 단자에 접속된 3개 이상의 캐패시터 전극과, 외부와 격절된 2개 이상의 공통 전극으로 이루어지고,
    상기 캐패시터 전극은 상기 공통 전극과 유전체를 사이에 두고 면대향하도록 배치되고,
    하나의 상기 캐패시터 전극과, 다른 상기 캐패시터 전극 사이에 상기 공통 전극이 배치되고,
    상기 캐패시터 전극 및 이 캐패시터 전극을 개재하는 유전체를 사이에 두고 인접하는 2개의 상기 공통 전극이 서로 도전 접속되어 있는 것을 특징으로 하는 캐패시터 블록.
  2. 제 1 항에 있어서,
    상기 캐패시터 전극은, 제 1 캐패시터 전극, 제2캐패시터 전극 및 제 3 캐패시터 전극으로 이루어지고,
    상기 공통 전극은, 제 1 공통 전극 및 제 2 공통 전극으로 이루어지고,
    상기 제 1 캐패시터 전극의 일측면에 대해 유전체를 사이에 두고 일측면이 면대향하도록 배치된 제 1 공통 전극과,
    상기 제 1 공통 전극의 타측면에 대해 유전체를 사이에 두고 일측면이 면대향하도록 배치된 제 3 캐패시터 전극과,
    상기 제 3 캐패시터 전극의 타측면에 대해 유전체를 사이에 두고 면대향하도록 배치됨과 동시에 상기 제 2 캐패시터 전극의 일측면에 대해 유전체를 사이에 두고 면대향하도록 배치되며, 상기 제 1 공통 전극에 도전 접속되어 있는 제 2 공통 전극으로 이루어지는 전극 유닛을 구비하고 있는 것을 특징으로 하는 캐패시터 블록.
  3. 제 2 항에 있어서,
    상기 전극 유닛은, 상기 제 1 캐패시터 전극의 타측면에 대해 유전체를 사이에 두고 일측면이 면대향하도록 배치됨과 동시에 상기 제 1 공통 전극에 도전 접속되어 있는 제 3 공통 전극과,
    상기 제 2 캐패시터 전극의 타측면에 대해 유전체를 사이에 두고 일측면이 면대향하도록 배치됨과 동시에 상기 제 2 공통 전극에 도전 접속되어 있는 제4공통 전극을 구비하고 있는 것을 특징으로 하는 캐패시터 블록.
  4. 제 2 항에 있어서,
    상기 제 1 공통 전극의 면적이, 상기 제 1 캐패시터 전극 및 제 3 캐패시터 전극의 면적보다 크게 설정되어 있음과 동시에,
    상기 제 2 공통 전극의 면적이, 상기 제 3 캐패시터 전극 및 제 2 캐패시터 전극의 면적보다 크게 설정되어 있는 것을 특징으로 하는 캐패시터 블록.
  5. 내부에 도전체 패턴에 의해 구성된 전자 부품이 매설되어 있는 적층 기판에 있어서,
    서로 유전체를 사이에 두고 면대향하도록 적층 배치된 복수의 용량전극을 갖는 캐패시터 블록을 상기 적층 기판 내에 구비하고,
    상기 용량전극은, 각각 다른 배선에 접속된 3개 이상의 캐패시터 전극과, 외부와 격절된 2개 이상의 공통 전극으로 이루어지고,
    상기 캐패시터 블록은,
    상기 캐패시터 전극이, 상기 공통 전극과 유전체를 사이에 두고 면대향하도록 배치되고,
    하나의 상기 캐패시터 전극과, 다른 상기 캐패시터 전극 사이에 상기 공통 전극이 배치되고,
    상기 캐패시터 전극 및 이 캐패시터 전극을 개재하는 유전체를 사이에 두고 인접하는 2개의 상기 공통 전극이 서로 도전 접속되어 있는 것을 특징으로 하는 적층 기판.
  6. 제 5 항에 있어서,
    상기 캐패시터 블록은, 상기 캐패시터 전극이 제 1 캐패시터 전극, 제 2 캐패시터 전극 및 제 3 캐패시터 전극으로 이루어지고,
    상기 공통 전극이 제 1 공통 전극 및 제 2 공통 전극으로 이루어지고,
    상기 제 1 캐패시터 전극의 일측면에 대해 유전체를 사이에 두고 일측면이 면대향하도록 배치된 제 1 공통 전극과,
    상기 제 1 공통 전극의 타측면에 대해 유전체를 사이에 두고 일측면이 면대향하도록 배치된 제 3 캐패시터 전극과,
    상기 제 3 캐패시터 전극의 타측면에 대해 유전체를 사이에 두고 면대향하도록 배치됨과 동시에 상기 제 2 캐패시터 전극의 일측면에 대해 유전체를 사이에 두고 면대향하도록 배치되며, 상기 제 1 공통 전극에 도전 접속되어 있는 제 2 공통 전극으로 이루어지는 전극 유닛을 구비하고 있는 것을 특징으로 하는 적층 기판.
  7. 제 6 항에 있어서,
    상기 캐패시터 블록은, 상기 전극 유닛이,
    상기 제 1 캐패시터 전극의 타측면에 대해 유전체를 사이에 두고 일측면이 면대향하도록 배치됨과 동시에 상기 제 1 공통 전극에 도전 접속되어 있는 제 3 공통 전극과,
    상기 제 2 캐패시터 전극의 타측면에 대해 유전체를 사이에 두고 일측면이 면대향하도록 배치됨과 동시에 상기 제 2 공통 전극에 도전 접속되어 있는 제4공통 전극을 구비하고 있는 것을 특징으로 하는 적층 기판.
  8. 제 6 항에 있어서,
    상기 제 1 공통 전극의 면적이 상기 제 1 캐패시터 전극 및 제 3 캐패시터 전극의 면적보다 크게 설정되어 있음과 동시에,
    상기 제 2 공통 전극의 면적이 상기 제 3 캐패시터 전극 및 제 2 캐패시터 전극의 면적보다 크게 설정되어 있는 것을 특징으로 하는 적층 기판.
KR1020060132068A 2005-12-07 2006-12-21 캐패시터 블록 및 적층 기판 KR100888019B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00375458 2005-12-07
JP2005375458A JP2007180183A (ja) 2005-12-27 2005-12-27 コンデンサブロック及び積層基板

Publications (2)

Publication Number Publication Date
KR20070060045A true KR20070060045A (ko) 2007-06-12
KR100888019B1 KR100888019B1 (ko) 2009-03-10

Family

ID=38232256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060132068A KR100888019B1 (ko) 2005-12-07 2006-12-21 캐패시터 블록 및 적층 기판

Country Status (3)

Country Link
US (1) US7542264B2 (ko)
JP (1) JP2007180183A (ko)
KR (1) KR100888019B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102076493B1 (ko) * 2019-01-14 2020-02-12 울산과학기술원 무선 전력 수신기 및 이를 포함하는 무선 전력 시스템

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809239B1 (ko) * 2006-12-29 2008-03-07 삼성전기주식회사 적층 커패시터 어레이
JP4905498B2 (ja) * 2009-04-22 2012-03-28 株式会社村田製作所 積層型セラミック電子部品
JP5540912B2 (ja) * 2009-08-12 2014-07-02 株式会社村田製作所 積層型フィルタ
JP4511625B1 (ja) * 2009-10-16 2010-07-28 ルビコン株式会社 積層コンデンサ、その製造方法、回路基板および電子機器
KR101130767B1 (ko) * 2010-10-20 2012-03-28 주식회사 바우압텍 정전기 방전 보호소자
CN102754339B (zh) * 2011-02-16 2015-06-10 株式会社村田制作所 电子元器件
DE102011118580B4 (de) * 2011-09-07 2016-08-04 Epcos Ag Kondensator-Bauteil sowie Verfahren zur Herstellung des Kondensator-Bauteils
JP6282388B2 (ja) * 2011-10-24 2018-02-21 デクセリアルズ株式会社 静電容量素子、及び共振回路
CN105515545B (zh) * 2016-01-13 2018-09-14 深圳振华富电子有限公司 叠层式高通滤波器及其制备方法
JP2018093164A (ja) 2016-12-02 2018-06-14 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその実装基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2978553B2 (ja) 1990-10-29 1999-11-15 ティーディーケイ株式会社 コンデンサブロック
JPH05335866A (ja) 1991-08-16 1993-12-17 Tdk Corp 高周波フィルタ
US5635669A (en) * 1992-07-27 1997-06-03 Murata Manufacturing Co., Ltd. Multilayer electronic component
JPH0662571A (ja) 1992-08-03 1994-03-04 Yamaha Corp スイッチング電源回路
JP2589925Y2 (ja) * 1993-02-08 1999-02-03 株式会社村田製作所 コンデンサ内蔵多層基板
JPH1012490A (ja) * 1996-06-20 1998-01-16 Murata Mfg Co Ltd 貫通型積層コンデンサアレイ
JP3481069B2 (ja) * 1997-02-26 2003-12-22 日本特殊陶業株式会社 トリミングコンデンサ付積層回路
JPH11214251A (ja) * 1998-01-27 1999-08-06 Murata Mfg Co Ltd 積層型コンデンサアレイ
JP4635302B2 (ja) * 2000-07-03 2011-02-23 Ｔｄｋ株式会社 積層ｌｃハイパスフィルタと移動体通信機器用周波数分波回路およびフロントエンドモジュール
US7023301B2 (en) * 2001-05-16 2006-04-04 Matsushita Electric Industrial Co., Ltd. Laminated filter with a single shield conductor, integrated device, and communication apparatus
JP2003051729A (ja) * 2001-08-06 2003-02-21 Tdk Corp 積層型フィルタアレイ
JP2005176341A (ja) * 2003-11-21 2005-06-30 Kyocera Corp ハイパスフィルタ、ダイプレクサ及びそれを用いた無線通信器
JP2006128523A (ja) * 2004-10-29 2006-05-18 Alps Electric Co Ltd 複合コンデンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102076493B1 (ko) * 2019-01-14 2020-02-12 울산과학기술원 무선 전력 수신기 및 이를 포함하는 무선 전력 시스템

Also Published As

Publication number Publication date
KR100888019B1 (ko) 2009-03-10
US7542264B2 (en) 2009-06-02
US20070159273A1 (en) 2007-07-12
JP2007180183A (ja) 2007-07-12

Similar Documents

Publication Publication Date Title
KR100888019B1 (ko) 캐패시터 블록 및 적층 기판
US6222427B1 (en) Inductor built-in electronic parts using via holes
US5146191A (en) Delay line device and a method for producing the same
US10141116B2 (en) Composite electronic component and resistor device
KR20010021003A (ko) 표면 실장형 ｒｃ 디바이스 및 그 제조 방법
JP4401981B2 (ja) フィルタ
JP2018078450A (ja) 積層型フィルタ
JP4530866B2 (ja) フィルタ素子及び電子モジュール
JP6620885B2 (ja) 複合部品内蔵回路基板、及び、複合部品
KR100716156B1 (ko) 저온 동시 소성 세라믹 다층 기판을 이용한 초광대역통신용대역통과필터
CN109845101B (zh) 层叠型lc滤波器阵列
WO2010106840A1 (ja) 電子部品
JPH11225033A (ja) 積層型バンドパスフィルタ
WO2005060093A1 (ja) 積層セラミック電子部品
KR100744908B1 (ko) 적층형 대역 통과 필터
JP2004296927A (ja) 電子部品収納用配線基板
JP4454512B2 (ja) フィルタ素子及び電子モジュール
JP4659369B2 (ja) フィルタ素子及び電子モジュール
JP4706876B2 (ja) 共振器、フィルタ、及び、共振器の製造方法
JP2585865Y2 (ja) 誘電体ストリップライン共振器
JP2005051322A (ja) フィルタ素子及び電子モジュール
JP4547645B2 (ja) 高周波用フィルタ
JPH1188008A (ja) 積層型フィルタ及び積層型共用器
JP2006148736A (ja) ノイズフィルタ
JP4771097B2 (ja) 共振器、フィルタ、コンデンサ装置、及び、共振器の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee