KR20070028239A

KR20070028239A - 하전 입자선 묘화 데이터의 작성 방법, 하전 입자선 묘화데이터의 변환 방법 및 하전 입자선 묘화 방법

Info

Publication number: KR20070028239A
Application number: KR1020060085265A
Authority: KR
Inventors: 준 가사하라; 시게히로 하라; 히또시 히구라시; 아끼히또 안뽀
Original assignee: 가부시키가이샤 뉴플레어 테크놀로지
Priority date: 2005-09-07
Filing date: 2006-09-05
Publication date: 2007-03-12
Also published as: JP4989158B2; US7592611B2; JP2007103923A; KR100758777B1; US20070053242A1

Abstract

본 발명의 일 양태의 전자선 묘화 데이터의 작성 방법은, 회로의 설계 데이터로부터 전자선을 이용하여 묘화하기 위한 묘화 데이터를 작성하는 전자선 묘화 데이터의 작성 방법에서, 상기 설계 데이터에 기초하여, 묘화하는 영역을 복수의 블록 영역으로 가상 분할하고, 가상 분할된 상기 복수의 블록 영역의 블록 영역마다, 복수의 구성 요소 패턴 중 어느 하나를 배치하기 위한 배치 정보를 포함하는 배치 정보 파일을 상기 묘화 데이터의 일부로서 작성하고, 상기 설계 데이터에 기초하여, 상기 복수의 구성 요소 패턴의 각 패턴 정보를 포함하는 패턴 정보 파일을 상기 묘화 데이터의 일부로서 작성하고, 상기 설계 데이터에 기초하여, 상기 배치 정보와 상기 패턴 정보를 링크시키는 링크 정보를 포함하는 링크 정보 파일을 상기 묘화 데이터의 일부로서 작성하는 것을 특징으로 한다.

묘화, 로컬라이즈, 전자선, 포맷

Description

하전 입자선 묘화 데이터의 작성 방법, 하전 입자선 묘화 데이터의 변환 방법 및 하전 입자선 묘화 방법{CREATION METHOD AND CONVERSION METHOD OF CHARGED PARTICLE BEAM WRITING DATA, AND WRITING METHOD OF CHARGED PARTICLE BEAM}

도 1은 제1 실시예에서의 전자선 묘화 데이터의 작성 방법과 전자선 묘화 데이터의 변환 방법의 주요부 공정을 도시하는 플로우차트도.

도 2는 묘화 장치의 주요부 구성의 일례를 도시하는 개념도.

도 3은 묘화 데이터 작성 장치의 주요 구성을 도시하는 블록도.

도 4는 데이터의 계층 구조의 일례를 도시하는 도면.

도 5는 셀 배치의 일례를 도시하는 도면.

도 6a와 도 6b와 도 6c는 셀 배치 정보 파일과 링크 정보 파일과 셀 패턴 정보 파일의 일례를 대응 관계와 함께 도시하는 도면.

도 7은 셀 배치 정보의 일례를 도시하는 도면.

도 8은 링크 정보 파일의 일례를 도시하는 도면.

도 9는 제1 실시예에서의 묘화 데이터 처리 회로의 주요 구성을 도시하는 블록도.

도 10a와 도 10b는, 제1 실시예의 로컬라이즈 처리 전후의 셀 패턴 정보 파일의 일례를 도시하는 도면.

도 11a와 도 11b와 도 11c는, 셀 배치 정보 파일과 로컬라이즈 처리된 후의 셀 패턴 정보 파일과의 관계를 설명하기 위한 도면.

도 12는 제2 실시예에서의 전자선 묘화 데이터의 작성 방법과 전자선 묘화 데이터의 변환 방법의 주요부 공정을 도시하는 플로우차트도.

도 13은 제2 실시예에서의 묘화 데이터 처리 회로의 주요 구성을 도시하는 블록도.

도 14는 셀 배치의 일례를 도시하는 도면.

도 15a와 도 15b와 도 15c는, 제2 실시예에서의 셀 배치 정보 파일과 링크 정보 파일과 셀 패턴 정보 파일의 일례를 도시하는 도면.

도 16은 제2 실시예에서의 로컬라이즈 처리 전후의 셀 패턴 정보 파일의 일례를 도시하는 도면.

도 17은 대응 테이블의 일례를 도시하는 도면.

도 18은 제2 실시예에서의 묘화 장치 내의 묘화 데이터 변환 플로우를 도시하는 도면.

도 19는 프로그램에 의해 구성하는 경우의 하드웨어 구성의 일례를 도시하는 블록도.

도 20은 가변 성형형 전자선 묘화 장치의 동작을 설명하기 위한 개념도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 설계 데이터

12 : 묘화 데이터

14 : 장치 내부 데이터

300 : 묘화 데이터 작성 장치

150 : 묘화부

[특허 문헌1] 일본 특개평5-29202호 공보

본 출원은 일본에서 2005년 9월 7일자로 출원된 일본특허출원 제2005-258734호에 기초한 것으로서, 그 우선권을 주장하며, 그 전체 내용이 본 명세서에서 참조로서 인용된다.

본 발명은, 하전 입자선 묘화 데이터의 작성 방법, 하전 입자선 묘화 데이터의 변환 방법 및 하전 입자선 묘화 방법에 관한 것으로, 특히, 전자선 묘화 장치에 이용되는 묘화 데이터의 작성 방법과 전자선 묘화 장치 내에서 처리되는 묘화 데이터의 변환 방법에 관한 것이다.

반도체 디바이스의 미세화의 진전을 담당하는 리소그래피 기술은 반도체 제조 프로세스 중에서도 유일하게 패턴을 생성하는 매우 중요한 프로세스이다. 최근, LSI의 고집적화에 수반하여, 반도체 디바이스에 요구되는 회로선 폭은 해마다 미세화되고 있다. 이들의 반도체 디바이스에의 원하는 회로 패턴을 형성하기 위해서는, 고정밀도의 원화 패턴(레티클 혹은 마스크라고도 함)이 필요하게 된다. 여 기에서, 전자선(전자 빔) 묘화 기술은 본질적으로 우수한 해상성을 갖고 있으며, 고정밀도의 원화 패턴의 생산에 이용된다.

도 20은, 가변 성형형 전자선 묘화 장치의 동작을 설명하기 위한 개념도이다.

가변 성형형 전자선 묘화 장치(EB(Electron beam) 묘화 장치)에서의 제1 아파쳐(410)에는, 전자선(442)을 성형하기 위한 사각형, 예를 들면 직사각형의 개구(411)가 형성되어 있다. 또한, 제2 아파쳐(420)에는, 제1 아파쳐(410)의 개구(411)를 통과한 전자선(442)을 원하는 사각형 형상으로 성형하기 위한 가변 성형용 개구(421)가 형성되어 있다. 하전 입자 소스(430)로부터 조사되어, 제1 아파쳐(410)의 개구(411)를 통과한 전자선(442)은, 편향기에 의해 편향되어, 제2 아파쳐(420)의 가변 성형용 개구(421)의 일부를 통과하여, 소정의 한 방향(예를 들면, X 방향으로 함)으로 연속적으로 이동하는 스테이지 상에 탑재된 시료에 조사된다. 즉, 제1 아파쳐(410)의 개구(411)와 제2 아파쳐(420)의 가변 성형용 개구(421)의 양방을 통과할 수 있는 직사각형 형상이, X 방향으로 연속적으로 이동하는 스테이지 상에 탑재된 시료(340)의 묘화 영역에 묘화된다. 제1 아파쳐(410)의 개구(411)와 제2 아파쳐(420)의 가변 성형용 개구(421)의 양방을 통과시켜, 임의 형상을 작성하는 방식을 가변 성형 방식이라고 한다.

이러한 전자 빔 묘화를 행하는데 있어서, 먼저, 반도체 집적 회로의 레이아웃이 설계되고, 레이아웃 데이터(설계 데이터)가 생성된다. 그리고, 이러한 레이아웃 데이터가 변환되고, 전자선 묘화 장치에 입력되는 묘화 데이터가 생성된다. 그리고, 묘화 데이터에 기초하여, 또한, 전자선 묘화 장치 내의 포맷의 데이터로 변환되어 묘화된다.

LSI의 고집적화에 수반하여 전자선 묘화 장치가 처리하는 데이터량이 방대한 것으로 되어 있기 때문에 데이터량의 압축이 요구되고 있다. 종래, 설계 데이터를 묘화 데이터로 변환할 때에는 변환 대상으로 되는 모든 도형에 대해 순차적으로 묘화 데이터로의 변환이 행해졌었지만, 이것으로는 묘화 데이터 작성에 걸리는 처리 시간이 방대한 것으로 된다는 문제가 있었다. 또한, 작성된 묘화 데이터를 전자선 묘화 장치에 전송하는 것만으로도 방대한 처리 시간이 필요하게 된다는 문제도 있었다.

여기서, 데이터량을 저감하는 것을 목적으로 하여, 기본 패턴 데이터와 이러한 기본 패턴 데이터를 배치하는 배치 정보를 조로 한 정보가 1개의 데이터 파일에 하나로 연속되어 나열된 묘화 데이터를 작성하는 기술에 대한 기재가 문헌에 개시되어 있다(예를 들면, 특허 문헌1 공보 참조).

여기서, 상기 특허 문헌1 공보에 기재되어 있는 묘화 데이터와 같이 기본 패턴 데이터와 배치 정보를 조로 한 정보로서 작성하고, 1개의 기본 패턴 데이터에 대하여 복수의 배치 정보를 하나로 연속되게 정의함으로써 데이터량 저감을 도모할 수 있지만, 즉 배치 정보와 패턴 정보가 각각 혼재된 상태에서 1개의 데이터 파일에 하나로 연속되게 나열하고 있기 때문에, 데이터의 자유도가 낮아 배치 정보의 재구성 등을 할 수 없다는 문제가 남는다.

본 발명의 일 양태는, 이러한 문제점을 극복하고, 처리 효율이 우수한 묘화 데이터를 작성하는 방법을 제공함과 함께, 처리 효율이 우수한 묘화 데이터의 변환 방법을 제공하는 것을 목적으로 한다.

본 발명의 일 양태의 하전 입자선 묘화 데이터의 작성 방법은,

회로의 설계 데이터로부터 하전 입자선을 이용하여 묘화하기 위한 묘화 데이터를 작성하는 하전 입자선 묘화 데이터의 작성 방법에서,

상기 설계 데이터에 기초하여, 묘화하는 영역을 복수의 블록 영역으로 가상 분할하고, 가상 분할된 상기 복수의 블록 영역의 블록 영역마다 복수의 구성 요소 패턴 중 어느 하나를 배치하기 위한 배치 정보를 정의하고, 정의된 배치 정보를 포함하는 배치 정보 파일을 상기 묘화 데이터의 일부로서 작성하고,

상기 설계 데이터에 기초하여, 상기 복수의 구성 요소 패턴의 각 패턴 정보를 포함하는 패턴 정보 파일을 상기 묘화 데이터의 일부로서 작성하고,

상기 설계 데이터에 기초하여, 상기 배치 정보와 상기 패턴 정보의 링크시킨 링크 정보를 포함하는 링크 정보 파일을 상기 묘화 데이터의 일부로서 작성하는 것을 특징으로 한다.

본 발명의 다른 양태의 하전 입자선 묘화 데이터의 작성 방법은,

상기 설계 데이터에 기초하여, 묘화하는 영역을 복수의 블록 영역으로 가상 분할하고, 가상 분할된 상기 복수의 블록 영역의 블록 영역마다 복수의 구성 요소 패턴 중 어느 하나를 배치하기 위한 배치 정보를 모은 제1 데이터군을 상기 묘화 데이터의 일부로서 작성하고,

상기 설계 데이터에 기초하여, 상기 복수의 구성 요소 패턴의 각 패턴 정보를 모은 제2 데이터군을 상기 묘화 데이터의 일부로서 작성하고,

상기 설계 데이터에 기초하여, 상기 배치 정보와 상기 패턴 정보의 링크시킨 링크 정보를 모은 제3 데이터군을 상기 묘화 데이터의 일부로서 작성하고,

상기 제1 데이터군과 제2 데이터군과 제3 데이터군을 연결시킨 데이터 파일을 작성하는 것을 특징으로 한다.

본 발명의 일 양태의 하전 입자선 묘화 데이터의 변환 방법은,

복수의 구성 요소 패턴의 각 패턴 정보가 1회씩 저장된 패턴 정보 파일을 포함하는 전자선 묘화 데이터를 입력하고,

상기 패턴 정보 파일에 포함되는 상기 복수의 구성 요소 패턴의 각 패턴 정보에 기초하여, 묘화하는 영역을 복수의 블록 영역으로 가상 분할하고, 가상 분할된 상기 복수의 블록 영역의 블록 영역마다 배치되는 구성 요소 패턴의 패턴 정보를 각각 저장한 패턴 정보 파일을 재작성하는 것을 특징으로 한다.

본 발명의 다른 양태의 하전 입자선 묘화 데이터의 변환 방법은,

하전 입자선을 이용하여 묘화하기 위한 묘화 데이터를 입력하고,

상기 묘화 데이터에 포함되는 복수의 구성 요소 패턴의 패턴 정보 중, 묘화하는 영역 내에서 복수회 이용되는 구성 요소 패턴의 패턴 정보를 묘화 장치 내에 서 이용하기 위한 장치 내 포맷의 데이터로 변환하고,

변환된 상기 묘화 장치 내 포맷 데이터를 기억 장치에 기억하고,

묘화하는 영역을 복수의 블록 영역으로 가상 분할하고, 가상 분할된 상기 복수의 블록 영역의 블록 영역마다 각 블록 영역에 배치되는 구성 요소 패턴의 패턴 정보에 대해, 이미 상기 장치 내 포맷의 데이터로 변환된 패턴 정보가 포함되는 경우에는 상기 기억 장치로부터 상기 이미 변환된 패턴 정보를 판독하고, 그 이외의 패턴 정보를 상기 장치 내 포맷의 데이터로 변환하는 것을 특징으로 한다.

본 발명의 일 양태의 하전 입자선 묘화 방법은,

복수의 구성 요소 패턴 중 어느 하나를 배치하기 위한 배치 정보를 모은 제1 데이터군과, 상기 복수의 구성 요소 패턴의 각 패턴 정보를 모은 제2 데이터군과, 상기 배치 정보와 상기 패턴 정보를 링크시키는 링크 정보를 모은 제3 데이터군을 포함하는 묘화 데이터를 입력하고,

제1과 제2와 제3 데이터군에 기초하여 상기 묘화 데이터를 묘화 장치 내에서 이용하기 위한 장치 내 포맷의 데이터로 변환하고,

상기 장치 내 포맷의 데이터에 기초하여, 시료에 소정의 패턴을 묘화하는 것을 특징으로 한다.

이하 실시예에서는, 하전 입자선(하전 입자 빔)의 일례로서, 전자선(전자 빔)을 이용한 구성에 대해 설명한다. 단, 하전 입자선은, 전자선에 한정되는 것은 아니며, 이온선 등의 하전 입자를 이용한 빔이어도 된다.

제1 실시예.

설계 데이터가 갖는 계층 구조를 이용하여 데이터 변환을 행하고, 계층적인 포맷의 묘화 데이터에 출력함으로써, 변환 시간의 단축과 묘화 데이터량의 압축을 가능하게 할 수 있다. 한편, 묘화 장치 내부에서는, 입력한 묘화 데이터를 더 가공하는 처리가 행해지고, 최종적으로는, 거의 플랫한 데이터 구조로 한다. 여기에서, 계층 전개에 수반하는 처리 효율의 저감을 억제하기 위해서는 가능한 한 후단에서 전개하는 것이 바람직하다. 따라서, 본 제1 실시예에서는, 계층적이면서 고효율의 병렬 처리를 행하는 데이터 처리 방법에 대해 설명한다.

도 1은 제1 실시예에서의 전자선 묘화 데이터의 작성 방법과 전자선 묘화 데이터의 변환 방법의 주요부 공정을 도시하는 플로우차트도이다.

도 1에 도시하는 바와 같이, 설계 데이터(10)를 묘화 데이터 작성 장치에서 변환하여 묘화 데이터(12)를 작성한다. 그리고, 작성된 묘화 데이터(12)를 전자선 묘화 장치 내에 입력하여 장치 내부 데이터(14)로 변환한다. 도 1에서, 전자선 묘화 데이터의 작성 방법은, 배치 정보 파일 작성 공정의 일례로 되는 셀 배치 정보 파일 작성 공정(S102)과, 패턴 정보 파일 작성 공정의 일례로 되는 셀 패턴 정보 파일 작성 공정(S104)과, 링크 정보 파일 작성 공정(S106)이라는 일련의 공정을 실시한다. 그리고, 전자선 묘화 데이터의 변환 방법은, 입력 공정(S108)과, 로컬라이즈 처리 공정(S110)과, 장치 내 포맷 변환 공정(S112)이라는 일련의 공정을 실시한다.

도 2는, 묘화 장치의 주요부 구성의 일례를 도시하는 개념도이다.

도 2에서, 묘화 장치의 일례로 되는 가변 성형형 EB 묘화 장치(100)는, 묘화 부(150)와 제어부(160)를 구비하고 있다. 제어부(160)는, 제어 회로(110), 묘화 데이터 처리 회로(120)를 구비하고 있다. 묘화부(150)는, 전자 경통(102), XY 스테이지(105), 전자총(202), 대물 렌즈(207), 제1 아파쳐(203), 투영 렌즈(204), 편향기(205), 제2 아파쳐(206), 편향기(208), 패러데이 컵(209)을 가지고 있다. 도 2에서는, 본 제1 실시예를 설명하는데 있어서 필요한 구성 성분 이외에 대해서는 기재를 생략하고 있다. 가변 성형형 EB 묘화 장치(100)에서, 통상적으로, 필요한 그 밖의 구성이 포함되는 것은 물론이다.

또한, 묘화 데이터 작성 장치(300)에서, 묘화 데이터(12)를 작성하고, 묘화 데이터 처리 회로(120)에 출력한다. 그리고, 묘화 데이터 처리 회로(120)는, 입력한 묘화 데이터(12)를 장치 내부 데이터(14)로 변환하여, 이러한 장치 내부 데이터(14)를 따라, 제어 회로(110)에 의해 묘화부(150)가 제어되어, 시료에 원하는 도형 패턴이 묘화된다.

전자총(201)으로부터 나온 전자 빔(200)은, 조명 렌즈(202)에 의해 사각형, 예를 들면, 직사각형의 구멍을 가진 제1 아파쳐(203) 전체를 조명한다. 여기서, 전자 빔(200)을 먼저 정사각형으로 성형한다. 그리고, 제1 아파쳐(203)를 통과한 제1 아파쳐상의 전자 빔(200)은, 투영 렌즈(204)에 의해 제2 아파쳐(206) 상에 투영된다. 이러한 제2 아파쳐(206) 상에서의 제1 아파쳐상(像)의 위치는, 편향기(205)에 의해 제어되어, 빔 형상과 치수를 변화시킬 수 있다. 그리고, 제2 아파쳐(206)를 통과한 제2 아파쳐상의 전자 빔(200)은, 대물 렌즈(207)에 의해 초점을 맞추고, 편향기(208)에 의해 편향되어, 이동 가능하게 배치된 XY 스테이지(105) 상 의 시료(101)의 원하는 위치에 조사된다. 또한, 빔 강도 등은 패러데이 컵(209)에 전자 빔(200)을 조사하여 측정할 수 있다.

도 3은, 묘화 데이터 작성 장치의 주요 구성을 도시하는 블록도이다.

도 3에서, 묘화 데이터 작성 장치(300)는, 셀 배치 정보 파일 작성 회로(310), 셀 패턴 정보 파일 작성 회로(320), 링크 정보 파일 작성 회로(330)를 구비하고 있다. 도 3에서는, 본 제1 실시예를 설명하는데 있어서 필요한 구성 부분 이외에 대해서는 기재를 생략하고 있다. 묘화 데이터 작성 장치(300)에서, 통상적으로, 필요한 그 밖의 구성이 포함되는 것은 물론이다. 예를 들면, 입출력 수단 등의 도시는 생략하고 있다.

도 4는, 데이터의 계층 구조의 일례를 도시하는 도면이다.

설계 데이터(10)에서는, 칩 상에 복수의 셀이 배치되고, 그리고, 각 셀에는, 이러한 셀을 구성하는 패턴으로 되는 도형이 배치되어 있다. 그리고, 묘화 데이터(12)에서는, 도 4에 도시하는 바와 같이, 묘화 영역이, 칩의 층, 칩 영역을 묘화면과 평행한 임의의 방향, 예를 들면 y 방향을 향해 단책 형상으로 분할한 프레임의 층, 프레임 영역을 소정의 크기의 영역으로 분할한 블록의 층, 전술한 셀의 층, 이러한 셀을 구성하는 패턴으로 되는 도형의 층 등의 일련의 복수의 내부 구성 단위마다 계층화되어 있다. 그리고, 장치 내부 데이터(14)는, 클러스터의 층을 내부 구성 단위로서 더 갖고 있다. 도 4에서는, 계층 수가 많은 장치 내부 데이터(14)를 일례로서 기재하고 있다. 또한, 여기에서는 프레임에 대해 칩 영역을 y 방향(소정의 방향)을 향해 단책 형상으로 분할한 영역으로 되어 있지만, 이것은 일례이 며, 묘화면과 평행하고 y 방향과 직교하는 x 방향으로 분할하는 경우도 있을 수 있다.

반도체 집적 회로를 제조함에 있어서, 먼저, 반도체 집적 회로의 레이아웃이 설계되고, 설계 데이터(10)가 생성된다. 다음으로, 설계 데이터(10)가 묘화 데이터 작성 장치(300)에 의해 변환되어, 전자선 묘화 장치의 일례인 가변 성형형 EB 묘화 장치(100)에서 이용되는 묘화 데이터(12)가 생성된다. 이러한 묘화 데이터(12)가 가변 성형형 EB 묘화 장치(100)에 입력되면, 묘화 데이터 처리 회로(120)에서, 장치 내 포맷으로 변환되고, 장치 내부 데이터(14)가 생성되고, 묘화 장치가 마스크 등의 시료에 데이터에 포함되는 도형 패턴을 전자선으로 묘화하게 된다.

도 5는, 셀 배치의 일례를 도시하는 도면이다.

예를 들면, 임의의 프레임의 일부의 각 블록에 도 5에 도시하는 바와 같은 셀 A, 셀 B, 셀 C가 배치되어 있는 것으로 한다. 구체적으로 말하면, 각 블록의 위치를 좌표로 나타내고, 블록(0, 0)에는, 좌표 P1에 셀 A가, 좌표 P2에 셀 C가 배치되어 있다. 어느 블록에 배치되는지에 대해서는 셀의 기준점의 위치에 의해 결정하면 된다. 블록(0, 1)에는, 좌표 P3에 셀 C가, 좌표 P4에 셀 A가 배치되어 있다. 블록(1, 0)에는, 좌표 P5에 셀 B가, 좌표 P6에도 셀 B가 배치되어 있다. 블록(1, 1)에는, 좌표 P7에 셀 C가 배치되어 있다.

S(스텝)102에서, 셀 배치 정보 파일 작성 공정으로서, 설계 데이터(10)가 묘화 데이터 작성 장치(300)에 입력되면, 셀 배치 정보 파일 작성 회로(310)는, 설계 데이터(10)에 기초하여, 셀 배치 정보 파일을 작성한다.

도 6a와 도 6b와 도 6c는, 셀 배치 정보 파일과 링크 정보 파일과 셀 패턴 정보 파일의 일례를 대응 관계와 함께 도시하는 도면이다.

도 6a에 도시하는 바와 같이, 셀 배치 정보 파일에는, 묘화하는 영역을 복수의 블록 영역으로 가상 분할한 상기 복수의 블록 영역의 각 블록 영역마다, 복수의 구성 요소 패턴인 셀 A∼C 중 어느 하나를 배치하기 위한 배치 정보가 포함되어 있다. 셀 배치 정보는, 셀의 기준점의 배치 위치를 나타내는 좌표 등으로 나타난다. 여기에서는, 셀 배치 정보 파일의 파일 헤더에 이어, 블록(0, O) 헤더, 블록(0, 0) 내에 배치된 셀 배치 정보 L1, 셀 배치 정보 L2, 블록(0, 1) 헤더, 블록(0, 1) 내에 배치된 셀 배치 정보 L3, 셀 배치 정보 L4, 블록(1, 0) 헤더, 블록(1, 0) 내에 배치된 셀 배치 정보 L5, 셀 배치 정보 L6, 블록(1, 1) 헤더, 블록(1, 1) 내에 배치된 셀 배치 정보 L7이 저장되어 있다.

도 7은, 셀 배치 정보의 일례를 도시하는 도면이다.

각 셀 배치 정보 Ln에는, 셀 배치 좌표 Pn(Xn, Yn), 링크 정보 인덱스(Kn)가 포함되어 있다. 이러한 데이터에 의해, 셀 배치 정보 파일에서는, 각 블록에 배치되는 셀의 위치를 나타내는 좌표, 그리고 후술하는 셀 패턴 정보와 링크시키기 위한 정보를 파악할 수 있다.

S(스텝)104에서, 셀 패턴 정보 파일 작성 공정으로서, 설계 데이터(10)가 묘화 데이터 작성 장치(300)에 입력되면, 셀 패턴 정보 파일 작성 회로(320)는, 설계 데이터(10)에 기초하여, 셀 패턴 정보 파일을 작성한다.

도 6c에 도시하는 바와 같이, 셀 패턴 정보 파일에는, 상기 복수의 구성 요 소 패턴인 셀 A∼C의 각 패턴 정보가 포함되어 있다. 여기에서는, 셀 패턴 정보 파일의 파일 헤더에 이어, 패턴 데이터 세그먼트1 헤더, 셀 A의 패턴 데이터를 나타내는 셀 패턴 데이터 A, 셀 B의 패턴 데이터를 나타내는 셀 패턴 데이터 B, 셀 C의 패턴 데이터를 나타내는 셀 패턴 데이터 C가 순서대로 1회씩 저장되어 있다. 셀 패턴 데이터에는, 셀 패턴을 구성하는 데이터량이 큰 도형 데이터 등이 포함된다. 도 5에 도시하는 바와 같은 레이아웃으로 셀이 배치된 경우, 셀 패턴 데이터 A는, 셀 배치 정보 L1과 L4에서 필요하게 되고, 셀 패턴 데이터 B는, 셀 배치 정보 L5와 L6에서 필요하며, 셀 패턴 데이터 C는, 셀 배치 정보 L2와 L3과 L7에서 필요하게 된다. 각각의 배치마다 셀 패턴 데이터를 몇 번이나 반복하여 기재하면 데이터량이 방대한 것으로 되는데, 특히, 데이터량이 커지는 셀 패턴 데이터를 몇 번이나 반복하여 기재하지 않고, 도 6c에 도시하는 바와 같이, 1개의 세그먼트에 순서대로 1회씩 저장함으로써 데이터량의 압축을 도모할 수 있다.

S(스텝)106에서, 링크 정보 파일 작성 공정으로서, 설계 데이터(10)가 묘화 데이터 작성 장치(300)에 입력되면, 링크 정보 파일 작성 회로(330)는, 설계 데이터(10)에 기초하여, 링크 정보 파일을 작성한다.

도 8은, 링크 정보 파일의 일례를 도시하는 도면이다,

도 8에 도시하는 바와 같이, 링크 정보 파일에는, 상기 셀 배치 정보와 상기 셀 패턴 정보를 링크시키는 링크 정보가 포함된다. 여기에서는, 링크 정보 파일의 파일 헤더에 이어, 각 셀 패턴 데이터에 대응하여 셀 패턴 정보 파일 내에서의 패턴 테이터 세그먼트의 선두의 어드레스와 그 패턴 데이터 세그먼트 내에서의 셀 패 턴 데이터의 선두 어드레스를 1조로 하는 링크 정보가 복수 저장되어 있다. 예를 들면, 도 6b에 도시하는 바와 같이, 셀 배치 정보 L1로부터 링크 정보 k1을 통하여 셀 A가 참조된다. 셀 패턴 데이터 A가 속하는 패턴 데이터 세그먼트의 어드레스와 셀 패턴 데이터 A의 어드레스의 조가 링크 파일 내에서 몇 번째에 저장되었는지를 나타내는 인덱스의 값을, 도 7에 도시하는 셀 배치 정보 Ln(여기서는 n=1)에 링크 정보 인덱스 Km(여기서는 m=1)로 하여 저장한다. 여기에서는 패턴 정보 파일에서 패턴 데이터 세그먼트가 1개만 있기 때문에, 모든 링크 정보에서 동일한 패턴 데이터 세크먼트 어드레스의 값이 저장되게 되어, 용장이지만, 후단의 로컬라이즈 처리 후의 데이터를 동일 포맷으로 저장하기 위해서는 각 링크 정보에 패턴 데이터 세그먼트 어드레스를 저장하는 구조가 필요하다.

이상과 같이, 묘화 데이터 작성 장치(300)에서, 묘화 데이터(12)의 일부로서, 셀 배치 정보 파일과 셀 패턴 정보 파일과 링크 정보 파일을 작성함으로써, 데이터량을 압축하면서 효율적으로 데이터를 읽으러 갈 수 있는 묘화 데이터(12)를 작성할 수 있다.

이상과 같이, 전자선 묘화 데이터로서, 배치 정보와 패턴 정보를 따로 따로 파일에 작성함으로써, 배치 위치마다 순차적으로 패턴 정보를 배치한 묘화 데이터를 작성할 필요를 없앨 수 있다. 그 결과, 가장 방대한 데이터량으로 되는 패턴 정보의 데이터량을 저감할 수 있어, 전체적으로 데이터량의 저감을 도모할 수 있다. 또한, 여기에서는, 셀 배치 정보(제1 데이터군), 셀 패턴 정보(제2 데이터군), 링크 정보(제3 데이터군)를 각각 개별의 파일로 출력하는 형식을 설명하였지만, 파일의 작성 방식은 이것에 한정되지 않는다. 예를 들면, 이들 3개가 연결된 형태의 1 파일로 출력하는 것도 가능하다. 또한, 각각의 정보 파일이 프레임마다 1개씩 작성해도 되고, 그 밖의 작성 방법이어도 된다. 예를 들면, 셀 배치 정보 파일과 링크 정보 파일을 프레임마다 작성하고, 셀 패턴 정보 파일은 1칩으로 1파일 작성하는 것도 가능하다. 이 경우, 서로 다른 프레임에서 동일한 패턴을 반복하고 있는 경우, 셀 패턴 정보를 모든 프레임에서 공유하게 되기 때문에 데이터량의 압축에 의해 효과적이다.

또한, 묘화 장치에서는, 근접 효과 보정 등을 행함에 있어서, 인접하는 칩으로부터의 영향을 고려할 필요성 때문에 복수의 칩을 1개로 통합하여 셀을 특정한 영역으로 분류하는 칩 머지 처리를 행하는 것이 일반적이다. 여기에서, 칩 머지 처리라는 배치 정보의 재구성 처리를 행함에 있어서, 셀 배치 정보와 셀 패턴 정보가 혼재한 데이터 파일에서는, 배치 정보의 재구성 처리를 행하는 것이 곤란하거나, 혹은 처리 시간이 길어지게 된다. 그러나, 본 실시예와 같이, 셀 배치 정보 파일과 셀 패턴 정보 파일을 별도의 파일로서 작성함으로써, 배치 정보의 재구성을 자유롭게 행할 수 있어, 배치 정보의 재구성 처리를 행하기 쉽게 할 수 있다.

S108에서, 입력 공정으로서, 묘화 데이터 처리 회로(120)는, 묘화 데이터 작성 장치(300)에서 작성된 묘화 데이터(12)를 입력한다. 여기서, 짧은 수치나 식별자라고 한 정보로 구성 가능한 셀 배치 정보 파일이나 링크 정보 파일과 비교하여, 전술한 바와 같이, 특히 데이터량이 커지는 셀 패턴 데이터를 몇 번이나 반복하여 기재하지 않고, 도 6c에 도시하는 바와 같이, 1개의 세그먼트에 순서대로 1회씩 저 장함으로써 데이터량의 압축을 도모하고 있기 때문에, 입력 처리(데이터 전송 처리)에 걸리는 시간을 크게 단축할 수 있다.

도 9는, 제1 실시예에서의 묘화 데이터 처리 회로의 주요 구성을 도시하는 블록도이다.

도 9에서, 묘화 데이터 처리 회로(120)는, 로컬라이즈 처리 회로(122), 장치 내 포맷 변환 회로(124)를 구비하고 있다. 장치 내 포맷 변환 회로(124) 내에는, 복수의 데이터 변환 회로(125)가 배치되어 있다. 도 9에서는, 본 제1 실시예를 설명하는데 있어서 필요한 구성 부분 이외에 대해서는 기재를 생략하고 있다. 묘화 데이터 처리 회로(120)에서, 통상적으로, 필요한 그 밖의 구성이 포함되는 것은 물론이다. 예를 들면, 입출력 수단 등의 도시는 생략하고 있다.

S110에서, 로컬라이즈 처리 공정으로서, 로컬라이즈 처리 회로(122)는, 입력된 묘화 데이터(12)에서의 셀 패턴 정보 파일을 상기 각 블록 영역마다 배치되는 구성 요소 패턴인 셀 패턴 정보를 각각 저장한 패턴 정보 파일에 재작성한다.

도 10a와 도 10b는, 로컬라이즈 처리 전후의 셀 패턴 정보 파일의 일례를 도시하는 도면이다.

도 10a에는, 도 6b에 도시한 셀 패턴 정보 파일이 도시되어 있다. 이러한 도 10a에 도시하는 셀 패턴 정보 파일은, 전술한 바와 같이, 1개의 세그먼트에 패턴 데이터를 순서대로 1회씩 기재함으로써 데이터량의 압축을 도모하고 있지만, 이러한 파일을 도 10b에 도시하는 바와 같이, 블록 영역마다 배치되는 셀 패턴 데이터를 1개의 세그먼트로서 통합하여(로컬라이즈하여), 블록 영역마다 셀 패턴 데이 터를 저장한 파일에 재작성하고 있다. 바꿔 말하면, 블록에 대응한 셀 패턴 정보를 그룹으로 나누어 다시 정의하고 있다. 여기에서는, 셀 패턴 정보 파일의 파일 헤더에 이어, 패턴 데이터 세그먼트1 헤더, 셀 A의 패턴 데이터를 나타내는 셀 패턴 데이터 A, 셀 C의 패턴 데이터를 나타내는 셀 패턴 데이터 C, 패턴 데이터 세그먼트2 헤더, 셀 C의 패턴 데이터를 나타내는 셀 패턴 데이터 C, 셀 A의 패턴 데이터를 나타내는 셀 패턴 데이터 A, 패턴 데이터 세그먼트3 헤더, 셀 B의 패턴 데이터를 나타내는 셀 패턴 데이터 B, 패턴 데이터 세그먼트4 헤더, 셀 C의 패턴 데이터를 나타내는 셀 패턴 데이터 C가 순서대로 저장되어 있다.

도 11a, 도 11b와 도 11c는, 셀 배치 정보 파일과 로컬라이즈 처리된 후의 셀 패턴 정보 파일과의 관계를 설명하기 위한 도면이다.

블록(0, 0)용에는, 패턴 데이터 세그먼트1이, 블록(0, 1)용에는, 패턴 데이터 세그먼트2가, 블록(1, 0)용에는, 패턴 데이터 세그먼트3이, 블록(1, 1)용에는, 패턴 데이터 세크먼트4가, 각각 대응하고 있다.

이상과 같이, 블록 영역마다 배치되는 셀 패턴 데이터를 1개의 세그먼트로서 통합하여(로컬라이즈하여), 블록 영역마다 셀 패턴 데이터를 저장함으로써, 데이터량은 증가하게 되지만, 후술하는 장치 내 포맷 변환 공정에서 각 블록을 병렬 처리할 수 있게 된다. 또한, 링크 정보 파일에 대해서도 셀 패턴 정보 파일의 재구성에 수반하여 링크할 수 있도록 내용을 변경하는 것은 물론이다.

S112에서, 장치 내 포맷 변환 공정으로서, 장치 내 포맷 변환 회로(124)는, 묘화 데이터(12)를 장치 내 포맷으로 변환하여 장치 내부 데이터(14)를 생성한다. 예를 들면, 클러스터 분할 처리나 샷 데이터 작성이라는 분산 처리를 행한다. 이러한 경우에, 하나하나의 처리를 직렬로 순서대로 행해서는 처리 시간이 방대하게 된다. 묘화 장치에 입력할 때의 묘화 데이터(12)는, 1개의 패턴 데이터 세그먼트 중에 모든 셀 패턴 데이터가 저장되어 있기 때문에, 그대로 병렬 처리를 행하는 경우에는, 장치 내 포맷 변환 회로(124) 내의 복수의 데이터 변환 회로(125) 각각이 모든 셀 패턴 데이터를 입력으로 하고, 그 중에서 필요한 셀 패턴 데이터를 찾아, 판독하여, 처리해야만 한다. 그 때문에, 입력 처리에 시간이 걸려, 병렬 처리의 효율이 나빠진다. 앞 공정에서, 셀 패턴 데이터를 블록에 대응한 세그먼트로 그룹화하여 저장함으로써, 각 변환 회로(125)는 필요한 1세그먼트만을 입력으로 하면 되기 때문에, 앞 공정을 행하지 않았을 경우에 비하여 입력 데이터량이 대폭 작아도 되므로, 입력 처리를 단축시킬 수 있다.

여기서, 동일한 블록 영역 내에서 동일한 셀 패턴이 배치되어 있는 경우에는, 1개의 셀 패턴 데이터를 1회 저장하면 적합하다. 복수회 저장하지 않음으로써, 그만큼 데이터량을 압축할(저감할) 수 있다. 도 11c에 도시하는 예에서는, 블록(1, 0)용의 패턴 데이터 세그먼트3이 상당한다. 여기에서는, 셀 배치 정보 L5, L6에서, 셀 패턴 데이터 B를 각각 1회씩 계 2회 참조할 필요가 있지만, 패턴 데이터 세그먼트3에서는, 셀 패턴 데이터 B를 1회 저장하고 있다.

그리고, 전술한 바와 같이, 셀 배치 정보와 셀 패턴 정보와 링크 정보의 각데이터군에 기초하여 묘화 데이터를 묘화 장치 내에서 이용하기 위한 장치 내 포맷의 데이터로 변환한 데이터에 기초하여, 시료에 소정의 패턴을 묘화한다.

이상과 같이, 본 실시예에서의 데이터 구성에 따르면, 묘화 장치 외로부터 묘화 장치에 데이터 전송할 때에는, 묘화 데이터(12)와 같이, 셀 패턴 데이터를 블록과는 무관하게 칩 전체에서 하나로 통합하여 정의하여 가능한 한 데이터량을 저감함으로써 전송 시간을 단축시키고, 묘화 장치 내에서는, 반대로, 로컬라이즈 처리에 의해, 셀 패턴 데이터를 몇 개의 그룹으로 나누어 정의하여 장치 내 포맷 변환을 각 블록간에서 병렬 처리하여 처리 시간의 단축을 도모할 수 있다.

제2 실시예.

도 12는, 제2 실시예에서의 전자선 묘화 데이터의 작성 방법과 전자선 묘화 데이터의 변환 방법의 주요부 공정을 도시하는 플로우차트도가다.

도 12에 도시하는 바와 같이, 설계 데이터(10)를 묘화 데이터 작성 장치(300)에서 변환하여 묘화 데이터(12)를 작성한다. 그리고, 작성된 묘화 데이터(12)를 전자선 묘화 장치 내에 입력하여 장치 내부 데이터(14)로 변환한다. 도 12에서, 전자선 묘화 데이터의 작성 방법은, 배치 정보 파일 작성 공정의 일례로 되는 셀 배치 정보 파일 작성 공정(S102)과, 패턴 정보 파일 작성 공정의 일례로 되는 셀 패턴 정보 파일 작성 공정(S104)과, 링크 정보 파일 작성 공정(S106)이라는 일련의 공정을 실시하는 점은, 제1 실시예와 마찬가지이다.

그리고, 전자선 묘화 데이터의 변환 방법은, 입력 공정(S108)과, VBG 로컬라이즈 처리 공정(S1002)과, 장치 내 포맷 변환 공정(S1004)과, 장치 내 포맷 변환 공정 내에서 대응 테이블 작성 공정(S1006), 데이터 변환 공정(1)(S1008), 데이터기억 공정(S1010), 데이터 변환 공정(2)(S1012), 로컬라이즈 처리 공정(S1014)이라 는 일련의 공정을 실시한다.

또한, 묘화 장치의 일례로 되는 가변 성형형 EB 묘화 장치(100)의 구성은, 도 2와 마찬가지이므로 설명을 생략한다. 또한, 묘화 데이터 작성 장치(300)의 구성도 도 3과 마찬가지이므로 설명을 생략한다.

도 13은, 제2 실시예에서의 묘화 데이터 처리 회로의 주요 구성을 도시하는 블록도이다.

도 13에서, 묘화 데이터 처리 회로(120)는, VBG 로컬라이즈 처리 회로(123)와 복수의 장치 내 포맷 변환 회로(124)를 구비하고 있다. 장치 내 포맷 변환 회로(124) 내에는, 대응 테이블 작성 회로(126), 데이터 변환 회로(1)(127), 데이터 기억 장치(128), 데이터 변환 회로(2)(129), 로컬라이즈 처리 회로(130)가, 배치되어 있다. 도 13에서는, 본 제2 실시예를 설명하는데 있어서 필요한 구성 부분 이외에 대해서는 기재를 생략하고 있다. 묘화 데이터 처리 회로(120)에서, 통상적으로, 필요한 그 밖의 구성이 포함되는 것은 물론이다. 예를 들면, 입출력 수단 등의 도시는 생략하고 있다.

도 14는, 셀 배치의 일례를 도시하는 도면이다.

예를 들면, 임의의 프레임의 일부의 각 블록에 도 14에 도시하는 바와 같은 셀 A, 셀 B, 셀 C, 셀 D, 셀 E, 셀 F, 셀 G, 셀 H가 배치되어 있다고 하자. 구체적으로 말하면, 각 블록의 위치를 좌표로 나타내고, 블록(0, 0)에는, P1의 위치에 셀 A가, P2의 위치에 셀 C가 배치되어 있다. 어느 블록에 배치될지에 대해서는 셀의 기준점의 위치에 의해 결정하면 되는 것은 제1 실시예와 마찬가지이다. 블 록(0, 1)에는, P3의 위치에 셀 B가, P4의 위치에 셀 A가 배치되어 있다. 블록(1, 0)에는, P5의 위치에 셀 C가, P6의 위치에도 셀 D가 배치되어 있다. 블록(1, 1)에는, P7의 위치에 셀 C가, P8의 위치에도 셀 E가 배치되어 있다. 블록(2, 0)에는, P9의 위치에 셀 A가 배치되어 있다. 블록(2, 1)에는, P10의 위치에 셀 C가 배치되어 있다. 블록(3, 0)에는, P11의 위치에 셀 G가, P12의 위치에도 셀 H가 배치되어 있다. 블록(3, 1)에는, P13의 위치에 셀 F가 배치되어 있다.

도 12에서의 S102로부터 S108의 각 공정은, 제1 실시예에서 설명한 내용과 마찬가지이기 때문에 설명을 생략한다. 단, 여기에서는, 셀 배치가 제1 실시예와는 서로 다른 예를 이용하여 설명하고 있기 때문에, 셀 배치 정보 파일과 셀 패턴 정보 파일의 내용이 제1 실시예와는 서로 다르므로, 이하, 일례를 설명한다.

도 15a, 도 15b와 도 15c는, 제2 실시예에서의 셀 배치 정보 파일, 링크 정보 파일과 셀 패턴 정보 파일의 일례를 도시하는 도면이다.

도 15a에 도시하는 바와 같이, 셀 배치 정보 파일에는, 묘화하는 영역을 복수의 블록 영역으로 가상 분할한 상기 복수의 블록 영역의 블록 영역마다, 복수의 구성 요소 패턴인 셀 A∼H 중 어느 하나를 배치하기 위한 배치 정보가 포함되어 있다. 셀 배치 정보는, 셀의 기준점의 위치 정보 등으로 나타난다. 여기에서는, 셀 배치 정보 파일의 파일 헤더에 이어, 블록(0, 0) 헤더, 블록(0, 0) 내에 배치된 셀 배치 정보 L1, 셀 배치 정보 L2, 블록(0, 1) 헤더, 블록(0, 1) 내에 배치된 셀 배치 정보 L3, 셀 배치 정보 L4, 블록(1, 0) 헤더, 블록(1, O) 내에 배치된 셀 배치 정보 L5, 셀 배치 정보 L6, 블록(1, 1) 헤더, 블록(1, 1) 내에 배치된 셀 배치 정 보 L7, 셀 배치 정보 L8, 블록(2, O) 헤더, 블록(2, 0) 내에 배치된 셀 배치 정보 L9, 블록(2, 1) 헤더, 블록(2, 1) 내에 배치된 셀 배치 정보 L10, 블록(3, 0) 헤더, 블록(3, O) 내에 배치된 셀 배치 정보 L11, 셀 배치 정보 L12, 블록(3, 1) 헤더, 블록(3, 1) 내에 배치된 셀 배치 정보 L13이 기재되어 있다. 셀 배치 정보의 내용에 대해서는, 도 7과 마찬가지이므로 설명을 생략한다.

도 15c에 도시하는 바와 같이, 셀 패턴 정보 파일에는, 상기 복수의 구성 요소 패턴인 셀 A∼H의 각 패턴 정보가 포함되어 있다. 여기에서는, 셀 패턴 정보 파일의 파일 헤더에 이어, 패턴 데이터 세그먼트1 헤더, 셀 A의 패턴 데이터를 나타내는 셀 패턴 데이터 A, 셀 B의 패턴 데이터를 나타내는 셀 패턴 데이터 B, 셀 C의 패턴 데이터를 나타내는 셀 패턴 데이터 C, 셀 D의 패턴 데이터를 나타내는 셀 패턴 데이터 D, 셀 E의 패턴 데이터를 나타내는 셀 패턴 데이터 E, 셀 F의 패턴 데이터를 나타내는 셀 패턴 데이터 F, 셀 G의 패턴 데이터를 나타내는 셀 패턴 데이터 G, 셀 H의 패턴 데이터를 나타내는 셀 패턴 데이터 H가 순서대로 1회씩 저장되어 있다. 셀 패턴 데이터에는, 셀 패턴을 구성하는 데이터량이 큰 도형 데이터 등이 포함된다. 도 14에 도시하는 바와 같이 셀이 배치된 경우, 셀 패턴 데이터 A는, 셀 배치 정보 L1과, L4와 L9에서 필요하게 되고, 셀 패턴 데이터 B는, 셀 배치 정보 L3에서 필요하게 되고, 셀 패턴 데이터 C는, 셀 배치 정보 L2와 L5와 L7과 L10에서 필요하게 되고, 셀 패턴 데이터 D는, 셀 배치 정보 L6에서 필요하게 되고, 셀 패턴 데이터 E는, 셀 배치 정보 L8에서 필요하게 되고, 셀 패턴 데이터 F는, 셀 배치 정보 L13에서 필요하게 되고, 셀 패턴 데이터 G는, 셀 배치 정보 L11에서 필 요하게 되고, 셀 패턴 데이터 H는, 셀 배치 정보 L12에서 필요하게 된다. 각각의 배치마다 셀 패턴 데이터를 몇 번이나 반복하여 기재하면 데이터량이 방대하게 되는데, 특히, 데이터량이 커지는 셀 패턴 데이터를 몇 번이나 반복하여 기재하지 않고, 도 15c에 도시하는 바와 같이, 1개의 세그먼트에 순서대로 1회씩 저장함으로써 데이터량의 압축을 도모할 수 있다. 셀 배치 정보로부터 셀 패턴 데이터에의 참조 정보는 도 6b와 같이 링크 정보를 통하여 행한다. 링크 정보의 내용에 대해서도 도 8과 마찬가지이므로 설명을 생략한다.

여기에서는, 내부 구성 요소로서, 셀 정보를 중심으로 하여 기재하였지만, 이것에 한정되는 것은 아니며, 별도의 계층 데이터를 중심으로 데이터 구성해도 상관없는 점은 제1 실시예와 마찬가지이다.

또한, 본 실시예와 같이, 셀 배치 정보 파일과 셀 패턴 정보 파일을 별도의 파일로서 작성함으로써, 배치 정보의 재구성을 자유롭게 행할 수 있어, 배치 정보의 재구성 처리를 행하기 쉽게 할 수 있는 점도 제1 실시예와 마찬가지이다.

그리고, 도 15c에 도시하는 바와 같이, 1개의 세그먼트에 순서대로 1회씩 저장함으로써 데이터량의 압축을 도모하고 있기 때문에, 입력 처리(데이터 전송 처리)에 걸리는 시간을 크게 단축할 수 있는 점도 제1 실시예와 마찬가지이다.

여기서, 제2 실시예에서는, 제1 실시예와 같이 블록 단위가 아닌 VBG(가상 블록 군)라고 하는 복수 블록으로 구성되는 단위로 로컬라이즈 처리를 S1002에서 행한다.

도 16a와 도 16b는, VBG 로컬라이즈 처리 전후의 셀 패턴 정보 파일의 일례를 도시하는 도면이다.

도 16a에는, 도 15c에 도시한 셀 패턴 정보 파일이 도시되어 있다. 도 16a에 도시하는 셀 패턴 정보 파일은, 전술한 바와 같이, 1개의 세그먼트에 셀 패턴 데이터가 1회씩 기재되어 있다. 이 셀 패턴 정보 파일에 대하여 VBG 단위로 로컬라이즈 처리를 행한다. 여기에서는, 도 14의 블록(0, 0), 블록(0, 1), 블록(1, 0), 블록(1, 1)을 하나의 VBC, 블록(2, 0), 블록(2, 1), 블록(3, 0), 블록(3, 1)을 별도의 VBG로 하여, 각 VBG에 대응하는 셀 패턴 데이터 세그먼트마다 셀 패턴 정보를 로컬라이즈한다. VBG마다의 로컬라이즈 처리를 실시한 셀 패턴 정보 파일을 도 16b에 도시하고 있다

S1004에서, 이 VBG마다 장치 내 포맷 변환 회로(124)에서 장치 내부 데이터에의 변환 처리를 병렬로 행한다. 제1 실시예에서 병렬 처리의 효율화를 위해 블록마다 로컬라이즈한 것과 마찬가지로 여기에서의 병렬 처리의 처리 단위인 VBG마다 로컬라이즈 처리를 행함으로써, 병렬 처리의 효율화를 도모하고 있다.

장치 내 포맷 변환 회로(124)에서, S1006에서, 대응 테이블 작성 공정으로서, 대응 테이블 작성 회로(126)는, 1개의 VBG에 대응하는 셀 패턴 데이터 세그먼트 내를 검사하여, 서로 다른 블록으로부터 복수회 참조되고 있는 셀 패턴 데이터 와, 1개의 블록으로부터만 참조되고 있는 셀 패턴 데이터로 나눈다. 그리고, 서로 다른 블록으로부터 복수회 참조되고 있는 셀 패턴 데이터의 셀을 레퍼런스 셀, 1개의 블록으로부터만 참조되고 있는 셀 패턴 데이터의 셀을 밸류 셀로 하여, 각 셀 패턴 데이터와 그 데이터의 참조 횟수를 대응시킨 대응 테이블을 작성한다.

여기에서는, 1번째의 VBG에 대응하는 세그먼트에 대해 설명한다.

도 17은, 대응 테이블의 일례를 도시하는 도면이다.

도 17에서, 대응 테이블에서는, 셀 패턴 데이터 A가, 2회 참조되는 레퍼런스 셀의 패턴 데이터, 셀 패턴 데이터 B가, 1회 참조되는 밸류 셀의 패턴 데이터, 셀 패턴 데이터 C가, 3회 참조되는 레퍼런스 셀의 패턴 데이터, 셀 패턴 데이터 D가, 1회 참조되는 밸류 셀의 패턴 데이터, 셀 패턴 데이터 E가, 1회 참조되는 밸류 셀의 패턴 데이터인 것을 대응시켜 도시하고 있다.

S1008에서, 데이터 변환 공정(1)로서, 데이터 변환 회로(127)를 이용하여, 레퍼런스 셀에 대해, 장치 내 포맷으로 변환하는 처리를 행한다. 예를 들면, 클러스터 분할 처리나 샷 데이터 작성 등의 변환을 행한다. 변환하기 위한 구성 요소패턴의 패턴 정보가 어느 것인지, 바꿔 말하면, 어느 셀 패턴 데이터가 레퍼런스 셀의 셀 패턴 데이터인지의 식별은, 상기 대응 테이블에 기초하여 식별할 수 있다.

S1010에서, 데이터 기억 공정으로서, 데이터 변환 회로(127)는, 레퍼런스 셀의 셀 패턴 데이터에 대해 변환한 변환 후의 데이터를 기억 장치(128)에 기억(저장)하여 보존한다.

S1012에서, 데이터 변환 공정(2)로서, 데이터 변환 회로(129)는, 밸류 셀의 셀 패턴 데이터에 대해 마찬가지로 장치 내 포맷으로 변환하는 처리를 행한다.

도 18은, 제2 실시예에서의 묘화 장치 내의 묘화 데이터 변환 플로우를 도시하는 도면이다.

도 18에서, 레퍼런스 셀의 셀 패턴 데이터인 셀 패턴 데이터 A, C에 대해, 먼저, 장치 내 포맷으로 변환한다. 도 18에서는, 데이터 변환(1)로서 도시하고 있다. 그리고, 변환된 셀 패턴 데이터 A, C의 데이터는, 기억 장치에 데이터 저장된다. 그리고, 데이터 변환(2)으로서, 밸류 셀의 셀 패턴 데이터인 셀 패턴 데이터 B, D, E에 대해 변환 처리를 행한다. 최종 로컬라이즈 공정 S1014에서, 변환 후의 셀 패턴 데이터를 블록마다 로컬라이즈하여 출력한다. 레퍼런스 셀의 셀 패턴 데이터인 셀 패턴 데이터 A, C에 대해서는, 변환하지 않고 기억 장치에 저장된 데이터를 이용한다. 이상과 같이 하여 묘화 데이터(12)를 장치 내부 데이터(14)로 변환한다. 이와 같이, 묘화하는 영역 내에서 복수회 이용되는 셀 패턴의 패턴 정보를 묘화 장치 내에서 이용하기 위한 장치 내 포맷의 데이터로 변환하여, 기억 장치에 기억함으로써, 데이터 변환 공정(2)에서, 기억 장치로부터 판독함으로써 변환 처리 시간의 단축을 도모할 수 있다.

이상과 같이, 계층적인 묘화 데이터(12)를, 어느 정도의 영역 내에서 계층을 유지한 상태에서 처리함으로써, 완전하게 플랫한 데이터를 순차적으로 모두 처리하는 경우에 비하여, 장치 내부의 데이터 처리 시간을 단축할 수 있다. 병렬 처리를 행함으로써 장치 내부의 데이터 처리 시간을 대폭으로 더 단축할 수 있다. 그 결과, 높은 스루풋의 묘화 장치용의 데이터 처리계를 실현할 수 있다.

이상의 설명에서, 「∼회로」 혹은 「∼공정」이라고 기재한 것은, 컴퓨터로 동작 가능한 프로그램에 의해 구성할 수 있다. 혹은, 소프트웨어로 되는 프로그램 뿐만 아니라, 하드웨어와 소프트웨어와의 조합에 의해 실시시켜도 된다. 혹은, 펌웨어와의 조합이어도 된다. 또한, 프로그램에 의해 구성되는 경우, 프로그램은, 자기 디스크 장치, 자기 테이프 장치, FD, 혹은 ROM(리드 온리 메모리) 등의 기록 매체에 기록된다.

도 19는, 프로그램에 의해 구성하는 경우의 하드웨어 구성의 일례를 도시하는 블록도이다.

컴퓨터로 되는 CPU(50)는, 버스(74)를 통하여, RAM(랜덤 액세스 메모리)(52), ROM(54), 자기 디스크(HD) 장치(62), 키보드(K/B)(56), 마우스(58), 외부 인터페이스(I/F)(60), 모니터(64), 프린터(66), FD(68), DVD(70), CD(72)에 접속되어 있다. 여기에서, RAM(랜덤 액세스 메모리)(52), ROM(54), 자기 디스크(HD) 장치(62), FD(68), DVD(70), CD(72)는, 기억 장치의 일례이다. 키보드(K/B)(56), 마우스(58), 외부 인터페이스(I/F)(60), FD(68), DVD(70), CD(72)는, 입력 수단의 일례이다. 외부 인터페이스(I/F)(60), 모니터(640, 프린터(66), FD(68), DVD(70), CD(72)는, 출력 수단의 일례이다.

이상, 구체예를 참조하면서 실시예에 대해 설명하였다. 그러나, 본 발명은, 이들 구체예에 한정되는 것은 아니다. 예를 들면, 각 실시예에서는, 내부 구성 요소로서, 셀 정보를 중심으로 하여 기재하였지만, 이것에 한정되는 것은 아니며, 별도의 계층 데이터를 중심으로 데이터 구성해도 된다. 또한, 각 실시예에서는, 배 치 정보와 패턴 정보를 링크 정보 파일에서의 링크 정보에 의해 링크시키고 있지만, 이것에 한정되는 것은 아니다. 배치 정보에 배치될 패턴 정보를 얻을 수 있는 수단이면 된다. 예를 들면, 배치 정보에 원하는 패턴 정보에 액세스하기 위한 식별자(예를 들면, 패턴 정보의 어드레스)가 저장되어 있어도 된다.

또한, 장치 구성이나 제어 방법 등, 본 발명의 설명에 직접 필요하지 않은 부분 등에 대해서는 기재를 생략하였지만, 필요하게 된 장치 구성이나 제어 방법을 적당히 선택하여 이용할 수 있다. 예를 들면, 가변 성형형 EB 묘화 장치(100)를 제어하는 제어부 구성에 대해서는, 기재를 생략하였지만, 필요하게 된 제어부 구성을 적당히 선택하여 이용하는 것은 물론이다.

그 밖에, 본 발명의 요소를 구비하고, 당업자가 적당히 설계 변경할 수 있는 모든 전자선 묘화 데이터의 작성 방법, 전자선 묘화 데이터의 변환 방법, 및 그들 장치는, 본 발명의 범위에 포함된다.

추가적인 장점 및 변경은 당업계의 숙련된 자에게 용이하게 발생할 것이다. 따라서, 보다 넓은 관점에서의 본 발명은 본 명세서에 도시되고 서술된 특정한 설명 및 대표적인 실시예들에 제한되지 않는다. 따라서, 첨부된 청구항에 의해 정의된 바와 같은 일반적인 발명의 개념 및 그 균등한 것의 사상 및 범주를 벗어나지 않고 다양한 변경이 가능하다.

본 발명에 따르면, 처리 효율이 우수한 묘화 데이터를 작성하는 방법을 제공함과 함께, 처리 효율이 우수한 묘화 데이터의 변환 방법을 제공할 수 있다.

Claims

회로의 설계 데이터로부터 하전 입자선을 이용하여 묘화하기 위한 묘화 데이터를 작성하는 하전 입자선 묘화 데이터의 작성 방법으로서,

상기 설계 데이터에 기초하여, 묘화하는 영역을 복수의 블록 영역으로 가상 분할하고, 가상 분할된 상기 복수의 블록 영역의 블록 영역마다 복수의 구성 요소패턴 중 어느 하나를 배치하기 위한 배치 정보를 정의하고, 정의된 배치 정보를 포함하는 배치 정보 파일을 상기 묘화 데이터의 일부로서 작성하고,

상기 설계 데이터에 기초하여, 상기 복수의 구성 요소 패턴의 각 패턴 정보를 포함하는 패턴 정보 파일을 상기 묘화 데이터의 일부로서 작성하고,

상기 설계 데이터에 기초하여, 상기 배치 정보와 상기 패턴 정보를 링크시키는 링크 정보를 포함하는 링크 정보 파일을 상기 묘화 데이터의 일부로서 작성하는 것을 특징으로 하는 하전 입자선 묘화 데이터의 작성 방법.
제1항에 있어서,

상기 블록 영역은, 묘화면과 평행한 소정의 방향을 향하여 단책(短冊) 형상으로 가상 분할한 프레임 영역 내의 영역인 것을 특징으로 하는 하전 입자선 묘화 데이터의 작성 방법.
제2항에 있어서,

상기 블록 영역은, 상기 프레임 영역을 소정의 크기의 영역으로 분할한 영역인 것을 특징으로 하는 하전 입자선 묘화 데이터의 작성 방법.
제1항에 있어서,

상기 패턴 정보로서, 셀 패턴 정보를 포함하는 것을 특징으로 하는 하전 입자선 묘화 데이터의 작성 방법.
제1항에 있어서,

상기 배치 정보로서, 상기 구성 요소 패턴의 배치 좌표와 상기 링크 정보의 인덱스 정보를 포함하는 것을 특징으로 하는 하전 입자선 묘화 데이터의 작성 방법.
제1항에 있어서,

상기 배치 정보 파일과 상기 패턴 정보 파일과 상기 링크 정보 파일을 묘화면과 평행한 소정의 방향을 향하여 단책 형상으로 가상 분할한 프레임 영역마다 작성하는 것을 특징으로 하는 하전 입자선 묘화 데이터의 작성 방법.
제1항에 있어서,

상기 배치 정보 파일과 상기 링크 정보 파일을 묘화면과 평행한 소정의 방향을 향하여 단책 형상으로 가상 분할한 프레임 영역마다 작성하고, 상기 패턴 정보 파일을 프레임 또는 칩마다 작성하는 것을 특징으로 하는 하전 입자선 묘화 데이터의 작성 방법.
제1항에 있어서,

상기 패턴 정보 파일을 작성할 때에, 상기 패턴 정보 파일에 포함되는 상기 복수의 구성 요소 패턴의 각 패턴 정보는, 1회씩 저장되는 것을 특징으로 하는 하전 입자선 묘화 데이터의 작성 방법.
제1항에 있어서,

상기 패턴 정보 파일을 작성할 때에, 상기 패턴 정보 파일에 포함되는 상기 복수의 구성 요소 패턴의 각 패턴 정보는, 1회씩 저장되고,

상기 하전 입자선 묘화 데이터의 작성 방법은, 또한 작성된 상기 패턴 정보 파일에 포함되는 상기 복수의 구성 요소 패턴의 각 패턴 정보에 기초하여, 상기 블록 영역마다 배치되는 구성 요소 패턴의 패턴 정보를 각각 저장한 패턴 정보 파일에 재작성하는 것을 특징으로 하는 하전 입자선 묘화 데이터의 작성 방법.
제9항에 있어서,

상기 패턴 정보 파일을 재작성할 때에, 동일한 구성 요소 패턴이 복수회 배치되는 블록 영역이 존재하는 경우에, 상기 동일한 구성 요소 패턴이 복수회 배치되는 블록 영역에서는, 동일한 구성 요소 패턴의 패턴 정보를 1회 저장하는 것을 특징으로 하는 하전 입자선 묘화 데이터의 작성 방법.
제1항에 있어서,

상기 하전 입자선에는, 전자선을 포함하는 것을 특징으로 하는 하전 입자선 묘화 데이터의 작성 방법.
회로의 설계 데이터로부터 하전 입자선을 이용하여 묘화하기 위한 묘화 데이터를 작성하는 하전 입자선 묘화 데이터의 작성 방법으로서,

상기 설계 데이터에 기초하여, 묘화하는 영역을 복수의 블록 영역으로 가상 분할하고, 가상 분할된 상기 복수의 블록 영역의 블록 영역마다 복수의 구성 요소패턴 중 어느 하나를 배치하기 위한 배치 정보를 모은 제1 데이터군을 상기 묘화 데이터의 일부로서 작성하고,

상기 설계 데이터에 기초하여, 상기 복수의 구성 요소 패턴의 각 패턴 정보를 모은 제2 데이터군을 상기 묘화 데이터의 일부로서 작성하고,

상기 설계 데이터에 기초하여, 상기 배치 정보와 상기 패턴 정보를 링크시키는 링크 정보를 모은 제3 데이터군을 상기 묘화 데이터의 일부로서 작성하고,

상기 제1 데이터군과 제2 데이터군과 제3 데이터군을 연결시킨 데이터 파일을 작성하는 것을 특징으로 하는 하전 입자선 묘화 데이터의 작성 방법.
복수의 구성 요소 패턴의 각 패턴 정보가 1회씩 저장된 패턴 정보 파일을 포 함하는 전자선 묘화 데이터를 입력하고,

상기 패턴 정보 파일에 포함되는 상기 복수의 구성 요소 패턴의 각 패턴 정보에 기초하여, 묘화하는 영역을 복수의 블록 영역으로 가상 분할하고, 가상 분할된 상기 복수의 블록 영역의 블록 영역마다 배치되는 구성 요소 패턴의 패턴 정보를 각각 저장한 패턴 정보 파일을 재작성하는 것을 특징으로 하는 하전 입자선 묘화 데이터의 변환 방법.
제13항에 있어서,

상기 패턴 정보 파일을 재작성할 때에, 동일한 구성 요소 패턴이 복수회 배치되는 블록 영역이 존재하는 경우에, 상기 동일한 구성 요소 패턴이 복수회 배치되는 블록 영역에서는, 동일한 구성 요소 패턴의 패턴 정보를 1회 저장하는 것을 특징으로 하는 하전 입자선 묘화 데이터의 변환 방법.
제13항에 있어서,

상기 하전 입자선 묘화 데이터의 변환 방법은, 또한, 상기 복수의 블록 영역의 블록 영역마다 각 블록 영역에 배치되는 구성 요소 패턴의 패턴 정보를 묘화 장치 내에서 이용하기 위한 장치 내 포맷의 데이터로 변환하는 것을 특징으로 하는 하전 입자선 묘화 데이터의 변환 방법.
제13항에 있어서,

상기 하전 입자선에는, 전자선을 포함하는 것을 특징으로 하는 하전 입자선 묘화 데이터의 변환 방법.
하전 입자선을 이용하여 묘화하기 위한 묘화 데이터를 입력하고,

상기 묘화 데이터에 포함되는 복수의 구성 요소 패턴의 패턴 정보 중, 묘화하는 영역 내에서 복수회 이용되는 구성 요소 패턴의 패턴 정보를 묘화 장치 내에서 이용하기 위한 장치 내 포맷의 데이터로 변환하고,

변환된 상기 묘화 장치 내 포맷 데이터를 기억 장치에 기억하고,

묘화하는 영역을 복수의 블록 영역으로 가상 분할하고, 가상 분할된 상기 복수의 블록 영역의 블록 영역마다 각 블록 영역에 배치되는 구성 요소 패턴의 패턴 정보에 대해, 이미 상기 장치 내 포맷의 데이터로 변환된 패턴 정보가 포함되는 경우에는 상기 기억 장치로부터 상기 이미 변환된 패턴 정보를 판독하고, 그 이외의 패턴 정보를 상기 장치 내 포맷의 데이터로 변환하는 것을 특징으로 하는 하전 입자선 묘화 데이터의 변환 방법.
제17항에 있어서,

상기 하전 입자선 묘화 데이터의 변환 방법은, 또한, 상기 묘화 데이터에 포함되는 복수의 구성 요소 패턴과, 각 구성 요소 패턴이 묘화하는 영역 내에서 이용되는 횟수를 대응시킨 대응 테이블을 작성하고,

묘화하는 상기 영역 내에서 복수회 이용되는 상기 패턴 정보를 변환할 때에, 변환하기 위한 상기 구성 요소 패턴의 패턴 정보를 상기 대응 테이블에 기초하여 식별하는 것을 특징으로 하는 하전 입자선 묘화 데이터의 변환 방법.
제17항에 있어서,

상기 하전 입자선에는, 전자선을 포함하는 것을 특징으로 하는 하전 입자선 묘화 데이터의 변환 방법.
복수의 구성 요소 패턴 중 어느 하나를 배치하기 위한 배치 정보를 모은 제1 데이터군과, 상기 복수의 구성 요소 패턴의 각 패턴 정보를 모은 제2 데이터군과, 상기 배치 정보와 상기 패턴 정보를 링크시키는 링크 정보를 모은 제3 데이터군을 포함하는 묘화 데이터를 입력하고,

제1과 제2와 제3 데이터군에 기초하여 상기 묘화 데이터를 묘화 장치 내에서 이용하기 위한 장치 내 포맷의 데이터로 변환하고,

상기 장치 내 포맷의 데이터에 기초하여, 시료에 소정의 패턴을 묘화하는 것을 특징으로 하는 하전 입자선 묘화 방법.