JP4745278B2 - 回路パターンの設計方法及び回路パターンの設計システム - Google Patents

Description

本発明は、部分一括露光方式の荷電粒子ビーム露光に用いられる回路パターンの設計方法及び回路パターンの設計システムに関する。

電子ビーム露光は、半導体回路の微細パターンの加工を行う有効な手段である。代表的な電子ビーム露光方式である可変成形ビーム（Variable Shaped Beam：ＶＳＢ）方式では、回路パターンを微小な長方形や三角形に分割して露光を繰り返すために、電子ビームのショット回数が莫大なものとなり、スループットが得られない。

それに対して、電子ビームサイズ以内の大きさの図形の形状の電子ビームを成形して、図形（キャラクタ）の一括露光を行う部分一括露光（Character Projection：ＣＰ）方式の露光方法により、ショット数を削減し、スループットを向上させる試みがなされている。

電子ビーム露光装置の概略を図１２に示す。図１２に示すように、電子銃９０１から打ち出された電子ビーム９０２は、第１成形アパーチャ９０３によって成形される。成形された電子ビーム９０２は、キャラクタ選択用偏向器９０４でＣＰアパーチャ９０５に形成された透過窓からなるキャラクタに照射される。キャラクタの透過窓を透過した電子ビーム９０２は、縮小レンズ９０６で縮小された後、対物偏向器９０７で試料９０８上の所望の位置に照射される。

電子ビームの成形は、キャラクタ形状の開口をもつＣＰアパーチャによってなされる。通常の電子ビーム露光装置では、キャラクタ選択偏向器の偏向領域内に配置することができるキャラクタの数は、多くとも１００個程度である。

ここで、ＡＳＩＣやシステムＬＳＩなどの半導体製品の回路パターンの設計方法と、電子ビーム露光までの流れを見てみる。図１３では、タイミング解析や回路の最適化、それにさまざまな検証などを省いて、本提案と密接なかかわりのあるステップのみ示した。

（ステップＳ４０１）
半導体デバイスの電子回路の記述を行う。一般にハードウェア記述言語（ＨＤＬ）を使って記述する。その中でも、レジスタおよびレジスタ間の論理回路の構成および動作を記述するレジスタトランスファレベル（ＲＴＬ）記述がよく使われる。

（ステップＳ４０２）
記述したＲＴＬと、動作周波数などのデバイス特性やチップ面積などといった、設計制約条件をもとに、論理合成を行う。これにより、設計制約を満たす論理回路ができ、それをもとに回路パターンを合成する。ここで、論理ゲートやフリップフロップなどの機能単位について単位回路パターンを最適化したスタンダード・セルに機能を割り当てることにより、論理回路の合成を行う。そして、チップ上にそれらのスタンダード・セルのパターンを配置し、各スタンダード・セル間を配線する（Place and Route：Ｐ＆Ｒ：）。

（ステップＳ４０３）
ステップＳ４０１およびＳ４０２ならびに、さまざまな検証を行ない、デバイスのパターンデータをＧＤＳIIＳＴＲＥＡＭ形式などでリリースする。

（ステップＳ４０４）
実際にデバイスの作製を行うプロセス技術者は、設計者からパターンデータを受け取る。

（ステップＳ４０５）
パターンデーテに含まれる図形の中から、繰り返し使用されているような、ＣＰ露光を行うときのキャラクタとなり得る図形を抽出する。その中から、露光装置に搭載可能なキャラクタ数まで、ＣＰ露光を行うキャラクタに割り当て、それ以外の図形は、ＶＳＢ方式で露光することとする。

（ステップＳ４０６）
ステップＳ４０５で抽出したキャラクタの情報に基づき、ＣＰアパーチャを製作する。

（ステップＳ４０７）
ステップＳ４０５およびＳ４０６の情報をもとに、パターンデータを使用する電子ビーム露光装置に入力可能な露光データに変換する。

（ステップＳ４０８）
ステップＳ４０６で作製したＣＰアパーチャを装置にセットし、ステップＳ４０７で生成した露光データを装置（あるいは露光装置の制御装置）に入力し、電子ビーム露光を行う。

（ステップＳ４０９）
電子ビーム露光を行った試料を露光装置から取り出し、加熱や現像を行ない、レジストパターンを作製する。

このような方法では、設計者が設計する回路パターンでは、ＣＰ方式での電子ビーム露光でのキャラクタについて考慮されていない。そして、プロセス技術者は、設計者がリリースしたパターンデータの中から、ＣＰ露光を行う単位となる図形を抽出し、キャラクタに割り当てていく。

図１３のステップＳ４０２で使用されるスタンダード・セルを収めたスタンダード・セル・ライブラリには、一般的なもので、数百種類のスタンダード・セルが含まれている。ステップＳ４０５のキャラクタ抽出では、回路パターンを構成する論理回路の構成単位となっているスタンダード・セルをＣＰ露光方式で露光を行うキャラクタとして割り当てる。その結果、すべての図形をＣＰ方式で露光するために必要なキャラクタ数が増大し、パターンの一部分の図形のみＣＰ方式で、その他の図形は、微小矩形に分割するＶＳＢ方式で露光を行うことになる。したがって、ＡＳＩＣなどのロジックデバイスでは、メモリなどの繰り返し使用される図形の割合が多いデバイスと較べて、ＶＳＢ方式で露光する割合が多くなるため、ＣＰ方式でもショット数の削減効果が得られず、スループットが得られないことが問題となる。

そのため、アパーチャ上に配置されるキャラクタの数を多くする努力が行なわれているが、精度の高い開発が困難であるばかりでなく、既存の装置に変えて設備を整えなくてはならず、非常に多くのコストがかかってしまう。

上述したように、繰り返し使用される図形の割合が少ないＡＳＩＣでは、キャラクタの数が多くなるが、アパーチャに配置されるキャラクタの数に限りがあるため、ショット数の削減効果が得られないという問題があった。

本発明の目的は、露光を行う回路パターンの設計の際に、ＣＰ方式での電子ビーム露光に適したパターンを自動的に生成することにより、アパーチャに配置されるキャラクタ数を増加させなくても、ショット数の増加を抑制することができ、高いスループットを得ることができる回路パターンの設計方法及び回路パターンの設計システムを提供することにある。

［構成］
本発明は、上記目的を達成するために以下のように構成されている。

本発明に係わる回路パターンの設計方法は、半導体デバイスの回路動作が記述された論理記述から、機能単位について単位回路パターンを最適化した複数のスタンダード・セルを用いて、部分一括露光方式と可変成形ビーム方式とを併用した荷電粒子ビーム露光に対応する回路パターンを作成する回路パターンの設計方法であって、前記回路パターンが、設計制約条件を満足すると共に、可変成形ビーム露光方式又は部分一括露光方式の露光に用いられるアパーチャにより生じる所定条件を満足するように、回路パターンの設計に用いるスタンダード・セルの中からキャラクタ・アパーチャでショットしたときのショット削減効果（ＣＰ化効率）の大きいスタンダード・セルから順番に選択し、且つ選択したスタンダード・セルに対応するキャラクタの総数がアパーチャに形成可能なキャラクタの個数を越えない範囲で選択し、選択したスタンダード・セルを部分一括露光方式で露光するものとし、選択されなかったスタンダード・セルを可変成形ビーム方式で露光すると設定し、前記選択したスタンダード・セルのうちＣＰ化効率の小さいものを１つ又は複数個削除した後に回路パターンを作成することを、その都度ショット数を求めながら、設計制約条件を満たす範囲で繰り返し、ショット数が最小となる回路パターンを露光を行うパターンとして決定することを特徴とする。

本発明に係わる回路パターンの設計システムは、機能単位について単位回路パターンを最適化した複数のスタンダード・セルを用いて、部分一括露光方式と可変成形ビーム方式とを併用した荷電粒子ビーム露光に対応する回路パターンを生成する回路パターン設計システムにおいて、前記スタンダード・セル・ライブラリから回路パターンの設計に用いるスタンダード・セルを設定するスタンダード・セル設定部と、このスタンダード・セル設定部で設定されたスタンダード・セルの中からキャラクタ・アパーチャでショットしたときのショット削減効果（ＣＰ化効率）の大きいスタンダード・セルから順番に選択し、且つ選択したスタンダード・セルに対応するキャラクタの総数がアパーチャに形成可能なキャラクタの個数を越えない範囲で選択するスタンダード・セル選択部と、前記選択したスタンダード・セルを部分一括露光方式で露光するものとし、選択されなかったスタンダード・セルを可変成形ビーム方式で露光すると設定し、前記選択したスタンダード・セルのうちＣＰ化効率の小さいものを１つ又は複数個削除した後に回路パターンを生成することを、その都度ショット数を求めながら、設計制約条件を満たす範囲で繰り返し、ショット数が最小となる回路パターンを露光を行うパターンとして決定する回路パターン設計部と、を具備してなることを特徴とする。

［作用］
本発明は、上記構成によって以下の作用・効果を有する。

前記回路パターンを前記試料上に転写するのに必要な荷電粒子ビームの総ショット数が最も少なくなるような条件、或いは前記回路パターン露光する際に、部分一括露光方式の露光で用いられるキャラクタの数が、前記キャラクタが配置されたアパーチャを動かすこと無く前記荷電粒子ビームが照射可能な領域に配置可能な数以下になるような条件下で、回路パターンを設計することによって、設計の際に使用するスタンダード・セル数を削減し、回路パターンを部分一括露光方式により電子ビーム露光するために必要なキャラクタ数を大幅に減らすことができる。これにより、電子ビーム露光装置のキャラクタ選択偏向器の偏向領域内に搭載可能なキャラクタ形状の開口の数を、大幅に増加することなく、あるいは、そのようなキャラクタ数を多く搭載できるような装置を開発する必要もなく、電子ビームのショット数を大幅に削減し、スループットを増加させることができる。

本発明によれば、設計の際に使用するスタンダード・セル数を削減し、回路パターン全体を部分一括露光方式により電子ビーム露光するために必要なキャラクタ数を大幅に減らすことができる。これにより、電子ビーム露光装置のキャラクタ選択偏向器の偏向領域内に搭載可能なキャラクタ形状の開口の数を、大幅に増加することなく、あるいは、そのようなキャラクタ数を多く搭載できるような装置を開発する必要もなく、電子ビームのショット数を大幅に削減し、スループットを増加させることができる。

以下、本発明の詳細を図示の実施形態によって説明する。

（第１の実施形態）
本実施形態では、ＡＳＩＣやシステムＬＳＩでよく使われるある機能ブロックについて、その回路のＲＴＬ記述を用いて、論理合成および自動配置配線（Place and Route：Ｐ＆Ｒ）を行った。その際に使用するスタンダード・セル数を削減することにより、部分一括露光（Character Projection：ＣＰ）方式の電子ビーム露光におけるショット数をもっとも少なくできるパターンを生成する方法を示す。

図１は、本発明の第１の実施形態に係わる回路パターンの設計システムの概略構成を示すブロック図である。

この設計システムを用いた回路パターンの設計方法を図２のフローチャートを参照して説明する。

（ステップＳ１０１）
半導体デバイスの電子回路の動作が記述された論理記述１２１を生成する。一般に、論理記述は、ハードウェア記述言語（ＨＤＬ）を使って記述される。その中でも、レジスタおよびレジスタ間の論理回路の構成および動作を記述するレジスタトランスファレベル（ＲＴＬ）記述がよく使われる。

（ステップＳ１０２）
システム設計ワークステーション（ＷＳ）１０２により、論理記述１２１に対して、所望のテクノロジーのスタンダード・セル・ライブラリ１０１を用いて論理合成を行ない、回路を構成するセルの接続情報を記述したネットリスト１２２を生成する。

さらに、レイアウト設計ワークステーション（ＷＳ）１０３により、生成されたネットリスト１２２から、自動配置配線（Ｐ＆Ｒ）により、レイアウト（パターンデータ）１２３を生成する。

（ステップＳ１０３）
設計制約条件を設定して、検証ツール１０４により、生成されたレイアウト１２３が、設計制約条件下で論理回路が動作するかの確認を行う。今回設定した条件は、生成する論理回路が１００ＭＨｚで動作することである。ここでは、回路が１００ＭＨｚで動作することが確認できたので、次のステップＳ１０４へ移行する。

（ステップＳ１０４）
ステップＳ１０３において生成されたパターンに対して、：ＣＰ方式で電子ビーム露光を行った場合の、ショット数を計算する。

後述のＣＰ化効率及び実際の電子ビーム露光を行うときのショット数は、チップ上に自動配置配線によりこれらのスタンダード・セルを配置した後のパターンについて考える必要がある。なぜならば、論理合成やその後のタイミング解析やその他の処理により、使用するスタンダード・セルが決定しても、配置するときには、上下反転、左右反転、そして１８０°反転など、異なった方向に配置される。現状の電子ビーム露光装置では、ＣＰアパーチャを用いてキャラクタの形状に成形した電子ビームを、反転および回転させて試料に照射することができないからである。このようなビームの反転や回転を制御することができるようになったとしても、Ｐ＆Ｒによる配置及び配線の後に、タイミング検証やテストを行った結果、使用するスタンダード・セルの駆動力を変えたり、別のスタンダード・セルを挿入したりすることがあるため、やはり、Ｐ＆Ｒ後に、パターンが確定してから、ショット数の評価をするのが望ましい。

本実施形態では、５μｍ□の大きさのキャラクタを１００個搭載可能な電子ビーム露光装置を使用した。つまり、ステップＳ１０２で生成したレイアウト１２３の中で使用されているスタンダード・セルを、可変成形ビーム（Variable Shaped Beam：ＶＳＢ）方式で露光した場合と較べて後述するショット数の削減の効果が大きいものから順番に、キャラクタ１００個分まで：ＣＰ方式で露光を行うキャラクタに割り当て、キャラクタに割り当てられなかったスタンダード・セルは、ＶＳＢ方式で露光する。また、このパターンのうち、ゲート層を電子ビームで露光することとし、以後の評価は、すべて生成されたパターンのうちのゲート層について行った。

このショット数の計算ステップについて、図３に示すフローチャートを参照して説明する。

（ステップＳ２０１）
先ず、キャラクタサイズ１２４をキャラクタ抽出部１０５に入力した後、キャラクタ抽出部１０５により、レイアウト１２３中に含まれる全スタンダード・セルを抽出し、ＣＰ方式で露光可能なキャラクタに割り当てた場合のキャラクタデータ１２５を出力する。

ステップＳ１０２で自動配置配線を行って生成されたパターンデータを解析して、同じスタンダード・セルでも、配置方向が異なるものは、別のキャラクタに割り当てたところ、このパターンをすべてＣＰ方式で露光するためには、２６６個ものキャラクタを必要とすることがわかった。

（ステップＳ２０２）
次いで、ＣＰ化効率算出部１０６により、各スタンダード・セルに対して、キャラクタデータ１２５を参照してＣＰ化効率を算出して、各スタンダード・セルについてＣＰ化効率１２６を出力する。ＣＰ化効率は、ＣＰ方式で露光を行った場合に対してＶＳＢ方式で露光を行った場合のショット画数の削減効果を現している。このＣＰ化効率は、以下の式で表される。

式（１）において、ＶＳＢビームショット数とＣＰショット数は、それぞれ、評価を行う図形（スタンダード・セル）をＶＳＢ方式、およびＣＰ方式で露光した場合のショット数である。ＣＰショット数は、スタンダード・セルを形成するのに必要なキャラクタ数と等しく、ＣＰアパーチャ上に必要なキャラクタ数を意味する。例えば、ビームサイズより大きいセルには、複数のキャラクタが必要となる。参照回数は、生成されたパターン中で、そのキャラクタが使用されている回数である。

例として、図４に、ステップＳ１０２の論理合成により合成された論理回路の中で使用されているスタンダード・セルについて、ＣＰ化効率の評価結果を示す。合成されたパターン中には、全部で８３種類のスタンダード・セルが使用されており、その中でもっとも大きいＣＰ化効率であったのは、Ｄ−フリップフロップ（ＦＤ１Ｘ１）であり、もっとも小さいものは、駆動力が中くらいの大きさのインバータ（ＩＶＸ４）であった。また、参照回数がもっとも多い駆動力が小さいインバータ（ＩＶＸ１）は、もっとも簡単なゲートの形状であり、ＶＳＢ方式で露光したときのショット数がもっとも少ないスタンダード・セルである。そのため、参照回数が多くても、最もＣＰ化効率が大きいＦＤ１Ｘ１の１／３程度のＣＰ化効率となっている。

（ステップＳ２０３）
次いで、入力されたキャラクタ数１２７に応じて、露光方式設定部１０７により、ＣＰ方式で露光を行うスタンダード・セルと、ＶＳＢ方式で露光を行うスタンダード・セルとを設定し、設定結果をＣＰアパーチャデータとして出力する。ここでは、ショット数の削減効果が大きい（ＣＰ化効率が高いもの）スタンダード・セルから順番に、入力されたキャラクタ数までのスタンダード・セルはＣＰ方式で露光を行うもの選択し、選択されなかったスタンダード・セルをＶＳＢ方式で露光を行うと設定する。

このとき、式（１）のＣＰ化効率の大きい順に、ＣＰ偏向器の変更可能領域内に設置可能なキャラクタの数である１００個までのスタンダード・セルはＣＰ方式で露光し、残りのスタンダード・セルはＶＳＢ方式で露光するものとした。

なお、設定されるキャラクタの数は、ＣＰ偏向器で変更可能領域内に設置可能なキャラクタの数に限定されるものではなく、場合によってはＣＰ偏向器で変更可能領域内に設置可能なキャラクタの数以上であっても良い。

（ステップＳ２０４）
次いで、総ショット数算出部１０８により、各スタンダード・セルの露光方法が記録されたＣＰアパーチャデータ１２８に基づいて、回路パターンの露光を行った場合に、パターンを形成するのに必要な電子ビームの総ショット数１２９を計算する。

本実施形態の場合、パターンを形成するのに、３０，０４１回のショットが必要であることがわかった。なお、同じパターンを、すべてＶＳＢ方式で露光すると、２２３，４４８ショットである。

（ステップＳ１０５）
ショット数比較部１０９では、ステップＳ１０４で計算したショット数“３０，０４１”が、一番はじめに生成したパターンのショット数なので、最少ショット数であると判断して、ステップＳ１０６へ移る。

（ステップＳ１０６）
次いで、ショット数比較部１０９は、一番小さい総ショット数としてステップＳ１０４で計算したショット数３０,０４１と、そのレイアウトを、記憶部１１０に記憶させる。

（ステップＳ１０７）
次いで、使用スタンダード・セル（ＳＣ）設定部１１１により、ステップＳ１０２で使用したスタンダード・セルのうち、ＣＰ化効率が一番小さかったＩＶＸ４を、次回以降の論理合成およびＰ＆Ｒでは使用しないようにシステム設計ワークステーション１０２を設定することにより、レイアウトの形成に用いるスタンダード・セルを一つ削減する。このとき、スタンダード・セルの削減数を複数にしてもよく、また、使用しないスタンダード・セルの指定ではなくて、前回のパターン生成（この場合はステップＳ１０２）で使用したスタンダード・セルのうち、ＣＰ化効率の小さいものを一つあるいは複数個取り除いたものを使用する、と設定してもよい。

（ステップＳ１０２）
ステップＳ１０７で、使用するスタンダード・セルが削減された状態で、再び論理回路の合成および自動配置配線を行ない、パターンを生成する。今回は、前回の合成の際に使用した８３種類のスタンダード・セルからステップＳ１０７で使用しないとしたＩＶＸ４を除く８２種類のスタンダード・セルを使用可能にしてパターンを生成した。しかし、実際に生成されたパターンが使用しているスタンダード・セル数は、７４種類であった。

（ステップＳ１０３）
検証ツール１０４により、再び生成したパターンが設計制約条件である１００ＭＨｚでの動作を確認し、合成に成功したため、ステップＳ１０４へ移る。

（ステップＳ１０４）
２度目のステップＳ１０２で生成したパターンを露光するのに必要なショット数を計算する。なお、ここでもＣＰ化効率を新たに算出した後、１回目と同様に、使用するキャラクタ数を１００個以下に限定して、ＣＰ方式の露光でパターンを形成するものと、ＶＳＢ方式でパターンを形成するものとを分けてから総ショット数の算出を行う。計算の結果、ショット数は、３３，６１０であった。なお、すべてのパターンをのＣＰ方式で露光するために必要なキャラクタ数は２５４であった。

（ステップＳ１０５）
ショット数比較部１０９は、記憶部１１０に記憶されている最小ショット数と、２度目のステップＳ１０４で計算したショット数とを比較する。計算されたショット数“３３，６１０”は、現在の最少ショット数として記憶している３０，０４１よりも多いため、記憶部１１０の内容を変更せずに、ステップＳ１０７へ移る。

（ステップＳ１０７）
今回のパターンの中で使用されているスタンダード・セルのうち、ＣＰ化効率がもっとも小さいものは、クロックバッファのＮＩＶＸ３であったので、これを次回以降のパターンの合成では使用しないように使用スタンダード・セル設定部１１１で設定した。

ステップＳ１０２〜Ｓ１０７を７４回繰り返したところ、制約条件を満足する回路を合成することができなくなった。その間に合成したパターンについて、使用したスタンダード・セル数に対するショット数の計算値を示したのが、図５である。同図には、それぞれのバターンをすべてＣＰ方式で露光するのに必要なキャラクタ数も記した。

（ステップＳ１０３）
７５回目に生成した回路が、検証ツール１０４で設計制約条件である１００ＭＨｚでの動作を行うことができなくなったので、検証ツール１０４はパターン決定部１１２に設計制約条件を満足する回路パターンが形成されなかった旨を出力する。

（ステップＳ１０８）
次いで、パターン決定部１１２では、記憶部１１０に記憶されている最少のショット数であったレイアウトを露光を行うパターンとして選択する。本実施形態の場合では、６１回目に生成したパターンの、１３，６５６回のショット数が最少であった。このとき使用したスタンダード・セルは２６種類であり、ＣＰ方式の露光に用いられるキャラクタ数は９９個であった。

（ステップＳ１０９）
そして、ステップＳ１０８で選択したパターンを、最終的なパターンデータ１３０としてリリースする。

はじめに生成したパターンをすべてＣＰ方式で露光するのに必要なキャラクタ数が２６６個必要であり、ＶＳＢ方式と併用することで、ショット数は３０，０４１回になった。本実施形態のパターン設計方法により、必要なキャラクタ数を９９個、ショット数を１３，６５６に減らすことができた。これは、はじめに生成したパターンと較べると、１／２．２のショット数に減らすことができたことになり、ＶＳＢ方式で露光した場合と較べると、１／１６にまでショット数を削減できた。

また、パターンを生成するときに使用するスタンダード・セル数を１７個にまで減らしたが、本実施形態で用いた機能ブロックの面積は、１０％以下の増加に収められている。図６に示したように、ＣＰ方式の電子ビーム露光に、ショット数がもっとも少なくなるという点で最適なパターンでも、スタンダード・セル数は２６種類のとき、わずか２％の面積増加に抑制することができていることがわかる。図６は、スタンダード・セル数と生成された回路パターンの面積の関係を示す図である。

本実施形態のパターンデータ設計方法により、設計の際に使用するスタンダード・セル数を削減し、回路パターン全体をＣＰ方式により電子ビーム露光するために必要なキャラクタ数を大幅に減らすことができる。これにより、電子ビーム露光装置のキャラクタ選択偏向器の偏向領域内に搭載可能なキャラクタ形状の開口の数を、大幅に増加させることなく、あるいは、そのようなキャラクタ数を多く搭載できるような装置を開発する必要もなく、電子ビームのショット数を大幅に削減し、スループットを増加させることができる。

（第２の実施形態）
（構成）
本実施形態では、第１の実施形態に記載された方法により生成されたパターンの露光方法を説明する。フローチャートを図７に示す。

パターンの設計時に、ショット数の計算を行うことからもわかるように、パターンデータのリリースの時点でＣＰ方式で露光を行うキャラクタに割り当てるスタンダード・セルおよび配置方向が異なるスタンダード・セルが決定している。したがって、ＣＰアパーチャの製作指示を、プロセス技術者がキャラクタ抽出を行うより以前に行うことができる。

上述した設計方法を用いて形成されたパターンデータを用いた露光方法について、図７に示すフローチャートを参照して説明する。

（ステップＳ３０１）
第１の実施形態に示したパターンデータ生成の過程で、ＣＰアパーチャデータ１２８には、ＣＰ方式で露光を行うキャラクタに割り当てる図形が記録されている。このＣＰアパーチャデータ１２８，或いはこれに基づいて作製したＣＰアパーチャ仕様書に従って、ＣＰアパーチャを作製することになる。このＣＰアパーチャデータは、ＣＰ方式で露光を行うスタンダード・セルについて、・ＣＰ化効率の大きい順番に付けられたインデックス・各スタンダード・セルの大きさ・ＣＰアパーチャへの配置位置により構成される。

（ステップＳ３０２）
ステップＳ３０１で用意されたＣＰアパーチャデータをもとに、ＣＰアパーチャを製作する。あるいは、ここで、所有するＣＰアパーチャの中に、ＣＰアパーチャデータに対応するＣＰアパーチャがあれば、新しく製作する必要がなく、その対応するＣＰアパーチャを選択する。

（ステップＳ３０３）
第１の実施形態の方法で生成されたパターンデータ１３０を用意する。このパターンデータは、図８に示すように、ステップＳ３０１で示したＣＰ方式で露光を行うスタンダード・セルに付けられたインデックスにより、各スタンダード・セルを配置する位置と大きさが定義されている。たとえば、図８中の＃１はＦＤ１Ｑを、＃２はＦＤ１Ｑの左右反転したパターンである。

（ステップＳ３０４）
ステップＳ３０３で用意したパターンデータを、使用する電子ビーム露光装置に入力できる形式に変換する。ここでのデータ変換では、順番に露光を行うキャラクタのＣＰアパーチャ上での位置と、露光を行う試料上への電子ビームの照射位置の対応をとることが主な作業となる。また、すべてのパターンをＣＰ方式で露光できない場合には、ＶＳＢ方式で露光を行うパターンを、複数の微小矩形に分割し、それぞれを照射する順番と試料上の位置との対応をとる。

（ステップＳ３０５）
ステップＳ３０２で製作あるいは選択したＣＰアパーチャを電子ビーム露光装置に装着し、露光を行うパターンに対応したキャラクタをキャラクタ選択偏向器で選択可能な状態とし、さらに、データ変換を行ったパターンデータを入力し、これらを用いて電子ビーム露光を行う。

（ステップＳ３０６）
ステップＳ３０５で電子ビーム露光した試料に対して、加熱処理、現像処理などを行ない、レジストパターンを作製する。

本実施形態の方法によれば、ＣＰアパーチャデータを、設計時に生成することができ、そのデータに基づいてＣＰアパーチャを作製、あるいは選択することができる。また、レイアウトの設計時に生成されたＣＰアパーチャデータを参照してデータ変換を行うことができ、パターンデータからＣＰ方式で露光を行うキャラクタを抽出する工程を省略することができる。

本実施形態で説明したＣＰアパーチャデータは、回路パターンの設計時に、パターンデータと同時に生成される。したがって、パターンデータのリリースと同時に、その回路パターンをＣＰ方式の電子ビーム露光により形成するのに必要とされるＣＰアパーチャの作製にとりかかることができる。また、ＣＰアパーチャデータと、過去に作製して保有しているＣＰアパーチャのデータとを比較することにより、新規にＣＰアパーチャを作製しなくても、それら保有するＣＰアパーチャを用いて露光を行うことができることがわかり、適切なＣＰアパーチャを選択することができる。これにより、従来の方法と較べて、ＣＰアパーチャの製作を早めたり、製作にかかる費用を削減したりすることが可能となる。

また、回路パターンに含まれるパターンのうち、ＣＰ方式で露光を行うことができるパターンの割合が多くなり、ＶＳＢ方式で露光するパターンが少なくなる。そのため、データ変換の際に行なわれるパターンの矩形分割処理を行う時間を削減することができる。従来の最適なキャラクタ抽出工程を省略することができることと合わせて、データ変換の処理時間を短縮するとともに、処理装置（コンピュータ）にかける負荷も小さくすることができる。

さらに、生成されるパターンデータには、ＣＰ方式で露光を行うキャラクタについては、それらのチップ上の位置と、インデックスのみが記録されているため、パターンデータの容量を従来のものと較べて、小さくすることができる。このことも、処理装置にかける負荷を小さくするとともに、インターネットなどのネットワークを経由したパターンデータのアップロード、ダウンロードなどを容易に行うことが可能となる。

（第３の実施形態）
第１の実施形態では回路パターンの生成方法について、ゲート層を電子ビームで露光することとし、回路パターンのゲート層の露光時のショット数が少なくなるような設計方法を示した。

本実施形態では、回路パターンのうち、電子ビーム露光を行うのが、複数の層にわたる場合について、各層のパターンに対するショット数の合計がもっとも少くなるような、回路パターンの生成方法を示す。

（構成）
本実施形態における、設計システムの構成、回路パターン生成の手順などは、第１の実施形態で図１及び図２に示したものと同じである。本実施形態では、電子ビーム露光を行う回路パターン層として、ゲート層、アクティブエリア（ＡＡ）層、コンタクト層の３層を考える。

ここで説明するのは、本発明のパターン生成方法に対して、図２および３に示したフローチャートにおけるステップＳ１０４、すなわち、ステップＳ２０２の各スタンダード・セル（ＳＣ）に対するＣＰ化効率の計算方法、そして、それを反映させたステップＳ２０３およびＳ２０４のショット数の計算方法と、ステップＳ１０７の使用ＳＣの削減方法を示すものである。

ステップＳ１０２において合成した回路パターン中で使用されている全ＳＣについて、以下の（２）式を用いて、複数層に対応したＣＰ化効率を計算する。

（ＣＰ化効率）＝Σ（各層のＣＰ化効率）…（２）
例えば、図９に示すような２入力ＮＯＲ回路パターンのＳＣについて、ＣＰ化効率の計算を行うと、以下のようになる。この２入力ＮＯＲ回路パターンから、アクティブエリア（ＡＡ）層、ゲート層、および、コンタクト層のパターンを抜き出すと、図１０のようになる。図１０（ａ）はアクティブエリア層のパターンを示し、図１０（ｂ）はゲート層のパターンを示し、図１０（ｃ）はコンタクト層のパターンを示している。

これらのパターンの外形サイズ、すなわち、パターンに外接する最小の長方形の大きさと、ＶＳＢおよびＣＰ方式で各層のパターンをＥＢ露光するのに必要なショット数は、表１に示すようになっている。

表１のＣＰ化効率には、式（１）を用いて計算した、参照回数が１回の場合のＣＰ化効率を示した。これらから、式（２）を用いて、ゲート、ＡＡ、および、コンタクトの３層のパターンについての２入力ＮＯＲ回路パターンのＣＰ化効率を計算すると、最初に生成したパターン中で使用されている回数が２３であったので、（５＋６＋８）×２３＝４３７と計算することができる。

次に、Ｓ１０２で生成したパターン中で使用されている全ＳＣを抽出し、それらのＣＰ化効率を計算する。そして、ＣＰ化効率の大きい順番に、ＣＰ露光を行うキャラクタの合計数が１００になるまでキャラクタ抽出を行ない、それらをＣＰ方式で、残りのセルをＶＳＢ方式で露光するように、設定を行う。

ここで、各層のＣＰ化効率を用いてキャラクタ抽出を行った場合と、式（２）により計算した複数層に対応したＣＰ化効率を用いた場合について比較を行う。以下に、複数層（この場合は３層）のパターンについてのＣＰ化効率についてのキャラクタ抽出をした場合のショット数を、１．００００として、各ショット数を規格化した。

表２によると、３層分のＣＰ化効率によりキャラクタ抽出を行うことにより、それら３層のパターンを露光するのに必要なショット数の合計が、一層のみのＣＰ化効率によりキャラクタ抽出を行った場合よりも、少くなることがわかる。例えば、ウェーハ全体のショット数が、３層分のＣＰ化効率により１億ショットになったとすると、一層のみでキャラクタ抽出をした場合だと、全体で、４６万〜３１７万ショットも多く露光しなければならなくなってしまう。

次に、ステップＳ１０７での、使用ＳＣ数を削減しながらパターン生成を繰り返す場合の、削除するＳＣの決定過程においては、この複数層のパターンについてのＣＰ化効率が最も小さいＳＣを削除すればよいことになる。

上記の方法で、使用ＳＣ数を削減しながらパターン生成を繰り返した場合の、各生成されたパターンのキャラクタ数とショット数の関係を、図１１に示す。ゲート層のみを考えた場合の図５と同様の特性が得られることが確認できる。

本実施形態の複数層に対応したＣＰ化効率を用いることにより、ゲート層、ＡＡ層，コンタクト層の３層のパターンを露光する際、その合計数が最も少ないショット数で電子ビーム露光を行うことができるパターンの生成を行うことができる。

（効果）
本実施形態の複数層に対応したＣＰ化効率を用いることにより、電子ビーム露光の対象となる複数の層のパターンについて、それぞれの層のパターンを露光したときのショット数の合計を、最も少なくすることができる。これにより、本発明で提案する半導体デバイスの回路パターンの設計方法により生成されたパターンを、ＣＰ方式の電子ビーム露光により、適正に露光することができ、デバイスの作製にかかる時間を最も短くすることができ、電子ビーム露光を用いた、半導体デバイスの生産における生産性を向上させることができる。

（変形例）
なお、本発明は、上記実施形態に限定されるものではない。例えば、電子ビーム露光以外にも、イオンビーム等を用いた荷電粒子ビーム露光にも適用することができる。

また、ショット数が一番少ないものを最終的にリリースする回路パターンとしたが、これに限らずキャラクタ数がアパーチャを動かさずに電子ビームを照射できる領域に配置できる数以下となる回路パターンをリリースしても良い。

その他、本発明は、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。

第１の実施形態に係わる回路パターンの設計システムの概略構成を示すブロック図。 図１に示す設計システムを用いた回路パターンの設計方法を示すフローチャート。 ショット数の計算ステップを詳細に説明するためのフローチャート。 論理合成により合成された論理回路の中で使用されているスタンダード・セルについて、ＣＰ化効率の評価結果を示す図表。 スタンダード・セル数に対するキャラクタ数及び電子ビームショット数の関係を示す図。 スタンダード・セル数と生成された回路パターンの面積の関係を示す図。 第２の実施形態に係わる電子ビーム露光方法を示すフローチャート。 第２の実施形態に係わる、スタンダード・セルに付けられたインデックスにより、各スタンダード・セルを配置する位置と大きさが定義されたパターンを示す図。 第３の実施形態に係わる、２入力ＮＯＲ回路パターン例を示す図。 図９に示す２入力ＮＯＲ回路パターンの各層のパターンを示す図。 複数層対応ＣＰ化効率を用いた場合のセル数とキャラクタ数、ショット数の関係を示す特性図。 電子ビーム露光装置の概略構成を示す図。 従来の回路パターンの設計方法、及び露光方法を示すフローチャート。

符号の説明

１０１…スタンダード・セル・ライブラリ
１０２…システム設計ワークステーション
１０３…レイアウト設計ワークステーション
１０４…検証ツール
１０５…キャラクタ抽出部
１０６…ＣＰ化効率算出部
１０７…露光方式設定部
１０８…総ショット数算出部
１０９…ショット数比較部
１１０…記憶部
１１１…使用スタンダード・セル決定部
１１２…パターン決定部
１２１…論理記述
１２２…ネットリスト
１２３…レイアウト
１２４…キャラクタサイズ
１２５…キャラクタデータ
１２６…ＣＰ化効率
１２７…キャラクタ数
１２８…ＣＰアパーチャデータ
１２９…総ショット数
１３０…パターンデータ

Claims (2)

1. 半導体デバイスの回路動作が記述された論理記述から、機能単位について単位回路パターンを最適化した複数のスタンダード・セルを用いて、部分一括露光方式と可変成形ビーム方式とを併用した荷電粒子ビーム露光に対応する回路パターンを作成する回路パターンの設計方法であって、
   前記回路パターンが、設計制約条件を満足すると共に、可変成形ビーム露光方式又は部分一括露光方式の露光に用いられるアパーチャにより生じる所定条件を満足するように、
   回路パターンの設計に用いるスタンダード・セルの中からキャラクタ・アパーチャでショットしたときのショット削減効果（ＣＰ化効率）の大きいスタンダード・セルから順番に選択し、且つ選択したスタンダード・セルに対応するキャラクタの総数がアパーチャに形成可能なキャラクタの個数を越えない範囲で選択し、
   選択したスタンダード・セルを部分一括露光方式で露光するものとし、選択されなかったスタンダード・セルを可変成形ビーム方式で露光すると設定し、
   前記選択したスタンダード・セルのうちＣＰ化効率の小さいものを１つ又は複数個削除した後に回路パターンを作成することを、その都度ショット数を求めながら、設計制約条件を満たす範囲で繰り返し、ショット数が最小となる回路パターンを露光を行うパターンとして決定することを特徴とする回路パターンの設計方法。
2. 機能単位について単位回路パターンを最適化した複数のスタンダード・セルを用いて、部分一括露光方式と可変成形ビーム方式とを併用した荷電粒子ビーム露光に対応する回路パターンを生成する回路パターン設計システムにおいて、
   前記スタンダード・セル・ライブラリから回路パターンの設計に用いるスタンダード・セルを設定するスタンダード・セル設定部と、
   このスタンダード・セル設定部で設定されたスタンダード・セルの中からキャラクタ・アパーチャでショットしたときのショット削減効果（ＣＰ化効率）の大きいスタンダード・セルから順番に選択し、且つ選択したスタンダード・セルに対応するキャラクタの総数がアパーチャに形成可能なキャラクタの個数を越えない範囲で選択するスタンダード・セル選択部と、
   前記選択したスタンダード・セルを部分一括露光方式で露光するものとし、選択されなかったスタンダード・セルを可変成形ビーム方式で露光すると設定し、前記選択したスタンダード・セルのうちＣＰ化効率の小さいものを１つ又は複数個削除した後に回路パターンを生成することを、その都度ショット数を求めながら、設計制約条件を満たす範囲で繰り返し、ショット数が最小となる回路パターンを露光を行うパターンとして決定する回路パターン設計部と、
   を具備してなることを特徴とする回路パターンの設計システム。

Images