KR20060096363A

KR20060096363A - 진동형 자이로센서

Info

Publication number: KR20060096363A
Application number: KR20060020441A
Authority: KR
Inventors: 가즈오 다까하시; 데루오 이나구마; 준이찌 혼다; 고지 스즈끼; 시게또 와따나베; 신 사사끼; 에이지 나까시오; 마나부 아이자와
Original assignee: 소니 가부시끼 가이샤
Priority date: 2005-03-04
Filing date: 2006-03-03
Publication date: 2006-09-11
Also published as: CN1837751A; US7723905B2; US20060197414A1; US20090174292A1; CN102620727A; CN1837751B; EP1701132A2; JP2007040961A; JP5037819B2; US7400078B2; CN102620727B; EP1701132A3

Abstract

소형화, 특성 향상, 코스트 저감을 도모하여 2축의 진동 검출을 가능하게 한다. 본 발명의 진동형 자이로센서(1)는, 복수개의 랜드(4)를 갖는 배선 패턴(5)이 형성된 지지 기판(2)과, 이 지지 기판(2)의 표면에 실장된 진동 소자(20)를 구비하고, 1개의 지지 기판(2) 상에, 각각 서로 다른 축 방향의 진동을 검출하는 적어도 2개의 진동 소자(20X, 20Y)가 실장되어 있다. 진동자부(23)의 축선 방향을 서로 다르게 하여 2개의 진동 소자(20X, 20Y)를 지지 기판(2)에 실장함으로써, 각각의 진동 소자(20)에 의해 2축 방향의 검출 신호를 각각 독립하여 얻는 것이 가능하게 된다. 이에 의해, 각각의 진동 소자(20)가 효율적으로 또한 저코스트로 제작됨과 함께, 안정된 동작을 행함으로써 신뢰성의 향상을 도모할 수 있게 된다.

진동 소자, 지지 기판, 진동자부, 랜드, 교류 신호

Description

진동형 자이로센서{VIBRATING GYROSENSOR}

도 1은 본 발명의 제1 실시 형태에 따른 진동형 자이로센서의 커버 부재를 제거하여 보았을 때의 전체 사시도.

도 2는 진동형 자이로센서의 진동 소자의 주요부 단면도.

도 3은 진동형 자이로센서를 제어 기판에 실장하였을 때의 상태를 도시하는 진동 소자의 주요부 단면도.

도 4는 진동 소자의 저면도.

도 5는 진동형 자이로센서의 저면도.

도 6은 부하 완충홈부의 구성의 변형예를 도시하는 지지 기판의 평면도.

도 7은 진동형 자이로센서의 회로 구성도.

도 8은 진동 소자의 저면측으로부터 본 전체 사시도.

도 9는 진동 소자의 진동자부의 사시도.

도 10은 진동형 자이로센서의 제조 방법을 설명하는 주요 공정 플로우도.

도 11은 진동 소자의 제조 공정에 이용하는 실리콘 기판의 평면도.

도 12는 동 실리콘 기판의 단면도.

도 13은 포토레지스트층에 진동 소자 형성 부위를 패터닝한 실리콘 기판의 평면도.

도 14는 동 실리콘 기판의 단면도.

도 15는 실리콘 산화막에 진동 소자 형성 부위를 패터닝한 실리콘 기판의 평면도.

도 16은 동 실리콘 기판의 단면도.

도 17은 진동자부의 두께를 규정하는 다이어프램부를 구성하는 에칭 오목부를 형성한 실리콘 기판의 평면도.

도 18은 동 실리콘 기판의 단면도.

도 19는 에칭 오목부의 확대 단면도.

도 20은 다이어프램부에 제1 전극층과 압전막층과 제2 전극층을 적층 형성한 상태의 주요부 단면도.

도 21은 제2 전극층에 구동 전극층과 검출 전극을 패터닝한 상태의 주요부 평면도.

도 22는 동 주요부 단면도.

도 23은 압전막층에 압전 박막층을 패터닝한 상태의 주요부 평면도.

도 24는 동 주요부 단면도.

도 25는 제1 전극층에 기준 전극층을 패터닝한 상태의 주요부 평면도.

도 26은 동 주요부 단면도.

도 27은 평탄화층을 형성한 상태의 주요부 평면도.

도 28은 동 주요부 단면도.

도 29는 기초부 형성 영역에 리드를 형성한 상태의 주요부 평면도.

도 30은 동 주요부 단면도.

도 31은 절연 보호층 형성용의 포토레지스트층을 형성한 상태의 주요부 평면도.

도 32는 절연 보호층의 제1 알루미나층을 형성한 상태의 주요부 단면도.

도 33은 절연 보호층의 산화 실리콘층을 형성한 상태의 주요부 단면도.

도 34는 절연 보호층의 제2 알루미나층 및 에칭 스톱층을 형성한 상태의 주요부 단면도.

도 35는 진동자부의 외형을 형성하는 외형 홈을 형성한 상태의 주요부 평면도.

도 36은 동 진동자부의 길이 방향과 수직인 방향으로부터 본 주요부 단면도.

도 37은 동 진동자부의 길이 방향으로부터 본 주요부 단면도.

도 38은 도금 범프의 형성 방법을 설명하는 진동 소자의 측단면도.

도 39는 진동 소자의 조정 공정의 설명도.

도 40은 실리콘 기판으로부터의 소자의 획득수의 비교도.

도 41은 진동 소자의 배치 상태에 의한 2축간 간섭의 특성도.

도 42는 실장 공정에서의 진동 소자의 각도 어긋남의 히스토그램으로서, A는 위치 정렬용 마크를 인식하여 실장한 경우, B는 외형 인식에 의해 실장한 경우를 도시하는 도면.

도 43은 2개의 진동 소자의 동작 주파수를 변화시켜 주파수차에 의한 간섭 신호의 크기를 측정한 결과를 도시하는 특성도.

도 44는 레이저 가공 위치와 공진 주파수 및 이조도와의 관계를 도시하는 특성도.

도 45는 이조도 조정용의 레이저 가공 위치와 공진 주파수 조정용의 레이저 가공 위치를 모식적으로 도시하는 진동자부의 평면도.

도 46은 본 발명의 제2 실시 형태에서 설명하는 종래의 진동형 자이로센서의 주요부 평면도.

도 47은 본 발명의 제2 실시 형태에 따른 진동형 자이로센서의 주요부 평면도.

도 48은 본 발명의 제2 실시 형태에서 설명하는 실시예의 측정 결과를 도시하는 특성도.

도 49는 본 발명의 제3 실시 형태에서 설명하는 진동 소자와 구동 검출 회로부와의 관계를 도시하는 모식도.

도 50은 상기 진동 소자의 일 작용을 설명하는 도면.

도 51은 압전체의 압전 특성과 오프셋 전위와의 관계의 일례를 도시하는 도면.

도 52는 압전체의 히스테리시스 루프를 도시하는 도면.

<도면의 주요 부분에 대한 부호의 설명>

1 : 진동형 자이로센서

2 : 지지 기판

2-1 : 제1 주면

2-2 : 제2 주면

4 : 랜드

5 : 배선 패턴

7 : IC 회로 소자

8 : 전자 부품

11 : 간격 구성 오목부

12, 14 : 부하 완충홈부

15 : 커버 부재

20, 20X, 20Y : 진동 소자

21 : 실리콘 기판

22 : 기초부

22-2 : 실장면

23 : 진동자부

23-2 : 기판 대향면

25 : 단자부

26 : 금 범프

27 : 기준 전극층

28 : 압전 박막층

29 : 구동 전극층

30 : 검출 전극

31 : 리드

32 : 위치 정렬용 마크

33 : 실리콘 산화막

37 : 에칭 오목부

38 : 다이어프램부

39 : 외형 홈

45 : 절연 보호층

46, 48 : 알루미나층

47 : 산화 실리콘층

50 : 구동 검출 회로부

100 : 제어 기판

133 : 에칭 경사면

[특허 문헌1] 일본 특개평7-113643호 공보

[특허 문헌2] 일본 특개평7-190783호 공보

본 발명은, 예를 들면, 비디오 카메라의 손 떨림 검지나 버추얼 리얼리티 장치에서의 동작 검지, 카 내비게이션 시스템에서의 방향 검지 등에 이용되는 각속도 센서에 관한 것으로, 특히, 외팔보 진동자를 갖는 진동 소자를 구비한 진동형 자이로센서에 관한 것이다.

종래부터, 민생용의 각속도 센서로서는, 외팔보의 진동자를 소정의 공진 주파수에서 진동시키고, 각속도의 영향에 의해 발생하는 코리올리력을 압전 소자 등으로 검출함으로써 각속도를 검출하는, 소위 진동형의 자이로센서가 널리 이용되고 있다.

진동형 자이로센서는, 단순한 기구, 짧은 기동 시간, 염가로 제조 가능하다는 이점을 갖고 있으며, 예를 들면, 비디오 카메라, 버추얼 리얼리티 장치, 카 내비게이션 시스템 등의 전자 기기에 탑재되고, 각각 손 떨림 검지, 동작 검지, 방향 검지 등을 할 때의 센서로서 활용되고 있다.

종래의 진동형 자이로센서는, 진동 소자가 적절한 압전 재료를 기계 가공에 의해 잘라내어 소정의 형상으로 정형하여 제작되었다. 진동형 자이로센서로서는, 탑재되는 본체 기기의 소형 경량화, 다기능 고성능화에 수반하여, 한층 더 소형화나 고성능화가 요구되고 있지만, 기계 가공에 의한 가공 정밀도의 한계에 의해 소형이고 고정밀도인 진동 소자를 제작하는 것이 곤란하였다.

따라서, 최근, 반도체 프로세스에 적용되는 박막 기술을 이용하여, 실리콘 기판 상에 압전 박막층을 사이에 두고 한 쌍의 전극층을 적층 형성함으로써, 외팔보 형상의 진동 소자를 구비한 것이 제안되고 있다(예를 들면 특허 문헌1 참조). 이러한 진동형 자이로센서는, 소형 박형화가 도모됨에 따라, 다른 용도의 센서 등과 조합하여 복합화나 고기능화가 도모된다.

그런데, 비디오 카메라 등의 손떨림 보정 기구에는, 적어도 X축 방향과 Y축 방향의 회전각을 각각 검출할 필요가 있어, 종래 각각의 축 방향의 회전각을 검출하는 2개의 자이로센서가 구비되어 있었다. 따라서, 종래의 손떨림 보정 기구는, 자이로센서 자체의 소형화가 도모되어도, 전체적인 소형화에 한계가 있었다.

진동형 자이로센서에서는, 상술한 반도체 기술을 이용하여 실리콘 웨이퍼 상에 2축의 진동자를 갖는 진동 소자를 형성함으로써 1 패키지화를 도모하는 것도 고려된다(상기 특허 문헌2 참조). 그러나, 2축 일체형의 진동 소자는, 실리콘 웨이퍼 상에서의 1개당 진동 소자를 형성하기 때문에 큰 스페이스를 필요로 하여, 재료 수율이 나쁘다고 하는 문제가 있다. 또한, 2축 일체형의 진동 소자는, 소형화에 수반하여 2축의 진동자 사이에서의 크로스토크 특성의 문제도 발생한다.

종래의 진동형 자이로센서에서는, 상술한 문제의 대응을 도모함에 따라 구조가 복잡하게 되어, 소형·박형화의 실현이 점점더 곤란하게 되어 있다. 즉, 손떨림 보정 기구에 구비되어 2축 대응을 도모하기 위해 2개의 진동자를 구비한 경우에 소형화의 실현이 점점 더 곤란해져, 상술한 2축 일체형의 진동 소자를 구비한 1 패키지화라도 원하는 소형화의 실현이 곤란하였다.

본 발명은 상술한 문제를 감안하여 이루어진 것으로, 소형화나 특성 향상 혹은 코스트 저감을 도모하여 2축의 진동 검출을 가능하게 하는 진동형 자이로센서를 제공하는 것을 과제로 한다.

이상의 과제를 해결하는 데 있어서, 본 발명의 진동형 자이로센서는, 복수 개의 랜드를 갖는 배선 패턴이 형성된 지지 기판과, 이 지지 기판의 표면에 실장된 진동 소자를 구비한 진동형 자이로센서에서, 1개의 지지 기판 상에, 각각 상이한 축 방향의 진동을 검출하는 적어도 2개의 진동 소자가 실장되어 있다.

본 발명의 진동형 자이로센서는, 진동자부의 축선 방향을 상이하게 하여 2개의 진동 소자를 지지 기판에 실장함으로써, 각각의 진동 소자에 의해서 2축 방향의 검출 신호를 각각 독립적으로 얻는 것이 가능하게 된다. 이에 의해, 각각의 진동 소자가 효율적이고 또한 저코스트로 제작됨과 함께, 안정된 동작을 행함으로써 신뢰성의 향상을 도모할 수 있게 된다.

본 발명의 진동형 자이로센서를 구성하는 각각의 진동 소자는, 지지 기판 상의 랜드에 접속되는 복수의 단자부가 형성된 실장면을 갖는 기초부와, 이 기초부의 측주부로부터 외팔보 형상으로 일체로 돌출 설치되고 상기 기초부의 실장면과 동일면을 구성하는 기판 대향면을 갖는 진동자부를 갖고, 상기 진동자부의 기판 대향면에는, 제1 전극층과, 이 제1 전극층 상에 적층된 압전층과, 이 압전층 상에 적층된 제2 전극층이 각각 형성되어 있다. 그리고, 2개의 진동 소자가, 각각의 진동자부를 상호 90° 상이한 축선 상에 배치하여 실장되어 있다.

본 발명의 진동형 자이로센서에서는, 구동 검출 회로부로부터 각 진동 소자에 대하여 소정 주파수의 교류 전계를 인가함으로써, 진동자부에 고유 진동을 발생시킨다. 그리고, 손 떨림 등에 의해 발생하는 코리올리력에 의해 진동자부가 변위하고, 이 변위를 압전층이 검출하여 한 쌍의 검출 전극으로부터 상호 역극성의 검 출 신호를 출력한다. 이 검출 신호를 구동 검출 회로부에 의해 처리하여 각속도 신호로서 출력한다.

이 때, 각 진동 소자의 동작 주파수를 각각 1㎑ 이상 떨어뜨림으로써, 축간 크로스토크를 저감할 수 있다.

이하, 본 발명의 실시 형태로서 도면에 도시한 진동형 자이로센서에 대하여, 상세히 설명한다.

또한, 본 발명은 이것에 한정되지 않고, 본 발명의 기술적 사상에 기초하여 다양한 변형이 가능하다. 또한, 본 명세서에서는, 이하에 설명한 바와 같이 구성 부재의 각 부위에 대하여 구체적인 치수값을 예로 들어 설명하고 있지만, 각 치수값은 중심 기준값이다. 각 부위는, 이 중심 기준값에 한정된 치수값으로 형성되는 것에 한정되지 않고, 일반적인 공차 범위의 치수값을 갖고 형성되는 것은 물론이다. 또한, 진동형 자이로센서는, 이러한 치수값의 형상에 한정되지 않고, 특성 사양에 따라 각 부가 적절하게 형성된다.

(제1 실시 형태)

[진동형 자이로센서의 개략 구성]

진동형 자이로센서(1)는, 도 1에 도시한 바와 같이 지지 기판(2)과, 이 지지 기판(2)의 제1 주면(2-1) 상에 조립되어 부품 실장 공간부(3)를 구성하는 커버 부재(15)에 의해 외관 부재를 구성하고, 예를 들면 비디오 카메라에 탑재되어 손떨림 보정 기구를 구성한다. 또한, 진동형 자이로센서(1)는, 예를 들면 버추얼 리얼리티 장치에 이용되어 동작 검지기를 구성하거나, 혹은 카 내비게이션 장치에 이용되 어 방향 검지기를 구성한다.

진동형 자이로센서(1)는, 지지 기판(2)에 예를 들면 세라믹 기판이나 글래스 기판 등이 이용되고 있다. 지지 기판(2)의 제1 주면(2-1) 상에는 복수 개의 랜드(4) 등을 갖는 소정의 배선 패턴(5)이 형성되어 부품 실장 영역(6)이 구성되어 있다. 부품 실장 영역(6)에는, 상세 내용을 후술하는 서로 상이한 축 방향의 진동을 검출하도록 탑재되는 제1, 제2 한 쌍의 진동 소자(20X, 20Y)(이하, 개별적으로 설명하는 경우를 제외하고 진동 소자(20)라고 총칭함), IC 회로 소자(7), 또한 외장용의 다수개의 세라믹 컨덴서와 적절한 전자 부품(8)이 혼재되어 있다.

지지 기판(2)의 부품 실장 영역(6)에는, IC 회로 소자(7)나 전자 부품(8)과 함께 진동 소자(20)가 적절한 실장기를 이용하여 각각 플립 칩법 등의 표면 실장법에 의해서 실장되어 있다. 동일 형상으로 형성된 한 쌍의 진동 소자(20X, 20Y)는, 지지 기판(2)의 제1 주면(2-1)의 상대하는 코너 부위(2C-1, 2C-2)에 위치하여 상호 축선을 상이하게 하여 실장되어 있다. 진동 소자(20)는, 도 2에 도시한 바와 같이 금 범프(26)를 개재하여 랜드(4)에 접속되는 복수의 단자부(25)가 형성된 실장면을 갖는 기초부(22)와, 이 기초부(22)의 일측 주부로부터 외팔보 형상으로 일체로 돌출 설치된 진동자부(23)를 갖는다. 또한, 진동 소자(20)의 구성 상세 내용은 후술한다.

도 1에 도시한 바와 같이 한쪽의 제1 진동 소자(20X)는, 지지 기판(2)의 코너 부위(2C-1)에서 부품 실장 영역(6)에 구성한 떠있는 섬 형상의 제1 진동 소자 실장 영역(13A)에 기초부(22)가 고정되고, 이 기초부(22)로부터 일체로 돌출 설치 된 진동자부(23)가 지지 기판(2)의 측연을 따라 인접하는 코너 부위(2C-3)를 향하게 한다. 다른쪽의 제2 진동 소자(20Y)는, 지지 기판(2)의 코너 부위(2C-2)에서 부품 실장 영역(6)에 구성한 떠있는 섬 형상의 제2 진동 소자 실장 영역(13B)에 기초부(22)가 고정되고, 이 기초부(22)로부터 일체로 돌출 설치된 진동자부(23)가 지지 기판(2)의 측연을 따라 인접하는 코너 부위(2C-3)를 향하게 한다.

즉, 제1 진동 소자(20X) 및 제2 진동 소자(20Y)는, 각각의 진동자부(23)를 코너 부위(2C-3)를 향하여 상호 90°의 각도로 지지 기판(2)에 각각 실장되어 있다. 또한, 진동형 자이로센서(1)는, 한 쌍의 진동 소자(20X, 20Y)에 의해 직교하는 2축의 진동 검출을 행하게 하지만, 본체 기기의 사양에 따라 적절한 각도차를 갖고 진동 소자(20X, 20Y)를 지지 기판(2)에 실장하도록 해도 되는 것은 물론이다.

진동형 자이로센서(1)는, 진동 소자(20)의 진동자부(23)를 공진시킨 상태에서, 진동자부(23)에 더해진 길이 방향의 주위의 각속도를 검출한다. 진동형 자이로센서(1)에서는, 제1 진동 소자(20X)와 제2 진동 소자(20Y)를 지지 기판(2)에 각도를 상이하게 하여 탑재함으로써, X축 방향과 Y축 방향의 각속도를 동시에 검출하고, 예를 들면 비디오 카메라의 손 떨림에 의한 진동 상태에 기초하는 제어 신호를 출력하여 손떨림 보정 기구를 구성한다.

다음으로, 지지 기판(2)의 구성 상세에 대하여 설명한다.

[부하 완충 구조]

진동형 자이로센서(1)는, 지지 기판(2)을 얇은 두께로 함으로써 소형, 박형화가 도모되기 때문에, 외부로부터 가해지는 진동이나 충격 등의 외부 부하에 의해 지지 기판(2)에 왜곡이나 응력이 발생하는 경우가 있다. 따라서, 본 실시 형태에서는, 지지 기판(2)에 외부 부하의 완충 구조가 설치됨에 따라, 왜곡이나 응력이 발생한 경우에도 지지 기판(2)에 탑재한 진동 소자(20)에의 영향이 저감되도록 구성되어 있다.

지지 기판(2)에는, 도 1 내지 도 3에 도시한 바와 같이 제1 주면(2-1)의 각코너 부위(2C-1, 2C-2)에 제1 부하 완충 홈부(12A, 12B)(이하, 개별적으로 설명하는 경우를 제외하고 제1 부하 완충 홈부(12)라고 총칭함)가 형성되어 있다. 상술한 진동 소자 실장 영역(13A, 13B)(이하, 개별적으로 설명하는 경우를 제외하고 진동 소자 실장 영역(13)이라고 총칭함)은 제1 부하 완충 홈부(12)에 의해 둘러싸인 영역에 구성되어 있고, 각 진동 소자 실장 영역(13)에 진동 소자(20)가 실장된다.

또한, 지지 기판(2)에는, 도 3에 도시한 바와 같이 본체 기기 등의 외부의 제어 기판(100)에 실장되는 제2 주면(2-2)측에 제2 부하 완충 홈부(14)가 형성되어 있다. 이 제2 부하 완충 홈부(14)는, 도 5에 도시한 바와 같이 제2 부하 완충 홈부(14A)와 제2 부하 완충 홈부(14B)로 이루어지고, 이하 개별적으로 설명하는 경우를 제외하고 제2 부하 완충 홈부(14)라고 총칭한다. 제2 부하 완충 홈부(14)에 의해 둘러싸인 영역은, 도 5에 도시한 바와 같이 단자 형성 영역(115A, 115B)(이하, 개별적으로 설명하는 경우를 제외하고 단자 형성 영역(115)이라고 총칭함)으로서 구성되어 있다.

제1 부하 완충 홈부(12)는, 도 4에 도시한 바와 같이 진동 소자(20)의 기초부(22)의 외형 치수보다도 큰 진동 소자 실장 영역(13)을 구성하는 전체 틀 형상의 유저홈에 의해 구성되어 있다. 제1 부하 완충 홈부(12)는, 예를 들면 다이서 등에 의한 기계적 홈 가공이나 웨트 에칭법에 의한 화학적 홈 가공 혹은 레이저 등에 의한 드라이 에칭법에 의해 형성된다. 제1 부하 완충 홈부(12)는, 지지 기판(2)의 기계적 강도를 손상시키지 않는 범위에서 홈의 깊이를 100㎛ 이상으로 하여 형성된다.

제2 부하 완충 홈부(14A, 14B)는, 도 5에 도시한 바와 같이 각각 지지 기판(2)의 외주 측연부를 따라 평행하게 형성되어 있다. 이들 제2 부하 완충 홈부(14A, 14B)와 외주 측연부 사이의 영역에는, 단자 형성 영역(115A, 115B)으로서 각각에 외부 접속용 단자부로서 복수 개의 실장 단자부(116A, 116B)(이하, 개별적으로 설명하는 경우를 제외하고 실장 단자부(116)라고 총칭함)가 적절하게 배열하여 형성되어 있다. 지지 기판(2)은, 각 실장 단자부(116)에 각각 설치한 범프(117)를 개재하여 실장 단자부(외부 접속 단자부)(116)가 상대하는 제어 기판(100)측의 랜드와 접속됨으로써, 제어 기판(100)에 실장된다.

제2 부하 완충 홈부(14)도, 제1 부하 완충 홈부(12)와 마찬가지로, 예를 들면 다이서 등에 의한 기계적 홈 가공이나 웨트 에칭법에 의한 화학적 홈 가공 혹은 레이저 등에 의한 드라이 에칭법 등에 의해 지지 기판(2)의 제2 주면(2-2)에 소정의 깊이로써 형성된다. 제2 부하 완충 홈부(14)는, 지지 기판(2)의 제2 주면(2-2)에서 떠있는 섬 형상의 단자 형성 영역(115)을 구성하고, 이 단자 형성 영역(115)에 외주 측연부를 따라 복수 개의 실장 단자부(116)가 배열되어 형성되도록 한다. 또한, 제2 부하 완충 홈부(14)는, 외주 측연부를 따른 직선 홈에 한정되지 않고, 예를 들면 실장 단자부(116)를 둘러싼 틀 형상이나 양 단을 외주 측연부에 개방된 대략 コ자 형상으로 형성하게 하여도 된다.

또한, 지지 기판(2)에는, 제1 주면(2-1)과 제2 주면(2-2)을 관통하여 다수개의 비아가 형성되어 있고, 이들 비아를 통하여 제1 주면(2-1)측의 배선 패턴(5)과 제2 주면(2-2)측의 실장 단자부(116)가 적절하게 접속된다.

진동형 자이로센서(1)는, 본체 기기에 충격 등이 가해지면, 제어 기판(100)을 통하여 지지 기판(2)에 왜곡이나 응력이 발생한다. 본 실시 형태에서는, 상술한 바와 같이 제1 부하 완충 홈부(12)에 의해 둘러싸여 떠있는 섬 상태로 된 진동 소자 실장 영역(13) 상에 진동 소자(20)를 실장함으로써, 외부 부하에 의해 지지 기판(2)에 발생한 왜곡이나 응력이 제1 부하 완충 홈부(12)에 의해 흡수된다. 따라서, 제1 부하 완충 홈부(12)는 일종의 댐퍼 작용을 발휘함으로써 진동 소자 실장 영역(13) 상에 실장한 진동 소자(20)에 대한 외부 부하의 영향을 저감하여, 진동 소자(20)가 안정된 상태에서 검출 동작을 행하도록 한다.

한편, 진동형 자이로센서(1)에서는, 상술한 바와 같이 제2 부하 완충 홈부(14)를 설치하여 떠있는 섬 상태로 한 단자 형성 영역(115)에 설치된 실장 단자부(116)가 제어 기판(100)과의 고정부를 구성한다. 본 실시 형태에서는, 제어 기판(100)을 통하여 전달되는 외부 부하가 제2 부하 완충 홈부(14)에 의해 흡수된다. 따라서, 제2 부하 완충 홈부(14)는 일종의 댐퍼 작용을 발휘함으로써 진동 소자 실장 영역(13) 상에 실장한 진동 소자(20)에 대한 외부 부하의 영향을 저감하여, 진동 소자(20)가 안정된 상태에서 검출 동작을 행하도록 한다.

또한, 제1 부하 완충 홈부(12)는, 전체 둘레에 걸쳐 연속한 단면 コ자 형상의 홈부에 의해 구성되지만, 이것에 한정되지 않는다. 제1 부하 완충 홈부(12)는, 소정의 특성을 만족시키는 것을 조건으로, 예를 들면 다수개의 홈부를 전체로 하여 틀 형상으로 배열하여 구성하게 하여도 된다. 또한, 제2 부하 완충 홈부(14)도, 연속한 홈부에 의해 구성될 필요는 없고, 예를 들면 다수개의 홈부를 배열하여 구성하게 해도 된다. 또한, 지지 기판(2)의 제1 주면(2-1)에 제1 부하 완충 홈부(12)를 형성함과 함께 제2 주면(2-2)에 제2 부하 완충 홈부(14)를 형성하여 표리 주면의 부하 완충 구조를 구성하게 하였지만, 소정의 특성을 갖는 것을 조건으로 제1 부하 완충 홈부(12)만 또는 제2 부하 완충 홈부(14)만에 의해서 부하 완충 구조를 구성하게 해도 된다.

또한, 상술한 바와 같이 지지 기판(2)의 제1 주면(2-1)에 진동 소자 실장 영역(13)을 둘러싼 틀 형상의 제1 부하 완충 홈부(12)를 형성하였지만, 이 제1 부하 완충 홈부(12)의 구성은 이것에 한정되는 것은 아니다. 도 6에 도시한 진동형 자이로센서(170)는, 지지 기판(171)에 틀 형상의 제1 부하 완충 홈부(172X, 172Y)를 형성하고 있지만, 또한 이 제1 부하 완충 홈부(172) 내에 십자 형상의 구획 홈(173A, 173B)을 형성하고 4개의 개별 실장 영역(174A∼174D)을 구성하고 있다.

즉, 진동형 자이로센서(170)는, 각 개별 실장 영역(174)이 각각 진동 소자(20)의 기초부(22)에 형성한 단자부(25)와 대응하여 개별로 구분되어 있고, 도시하지 않았지만 각각에 실장 단자부가 설치되어 있다. 진동형 자이로센서(170)에서는, 이러한 구조에 의해, 금 범프(26)를 통하여 상대하는 실장 단자부에 각 단자부 (25)를 고정하여 지지 기판(171)에 실장되는 진동 소자(20)가, 전체를 제1 부하 완충 홈부(172)에 의해 둘러싸인 제1 떠있는 섬 내에서 각 고정부마다 구획 홈(173)에 의해 구획된 제2 떠있는 섬 내에 개별로 고정되어 실장된다. 따라서, 진동형 자이로센서(170)에서는, 진동 소자(20)가, 외부 부하에 의해 발생하는 지지 기판(171)의 왜곡이나 응력의 영향을 보다 확실하게 저감하여 안정된 각속도의 검출 동작이 행해지게 한다.

[간격 구성 오목부]

다음으로, 지지 기판(2)에는, 진동 소자(20X, 20Y)에 대응하여 부품 실장 영역(6)에, 진동자부(23)를 그 두께 방향으로 자유 진동시키는 공간부를 구성하는 오목부(11A, 11B)(이하, 개별적으로 설명하는 경우를 제외하고 간격 구성 오목부(11)라고 총칭함)가 형성되어 있다. 간격 구성 오목부(11)는, 지지 기판(2)의 제1 주면(2-1)에 대하여 예를 들면 에칭 가공이나 홈파기 가공을 실시함으로써 소정의 깊이와 개구 치수를 갖는 사각형의 유저홈 형상으로 형성된다.

진동형 자이로센서(1)는, 기초부(22)와 외팔보 형상의 진동자부(23)가 일체로 형성된 진동 소자(20)가, 금 범프(26)를 개재하여 지지 기판(2)의 제1 주면(2-1) 상에 실장된다. 진동 소자(20)는, 금 범프(26)의 두께에 의해 진동자부(23)와 지지 기판(2)의 제1 주면(2-1)과의 대향 간격이 규정되어 전체의 박형화가 도모되고 있지만, 금 범프(26)의 가공 한계에 의해 충분한 간격을 유지할 수 없는 경우가 있다.

진동 소자(20)는, 진동자부(23)의 진동 동작에 수반하여 지지 기판(2)의 제1 주면(2-1) 사이에 공기의 흐름을 발생시킨다. 이 공기의 흐름은, 지지 기판(2)의 제1 주면(2-1)에 닿아 진동자부(23)를 밀어 올리는 덤핑 효과를 발생시킨다. 본 실시 형태에서는, 지지 기판(2)의 제1 주면(2-1)에 간격 구성 오목부(11)를 형성함으로써, 도 2에 도시한 바와 같이 지지 기판(2)과 진동자부(23) 사이에 충분한 간격 m을 유지하며 진동 소자(20)에 작용하는 덤핑 효과의 영향을 저감한다.

진동형 자이로센서(1)는, 지지 기판(2)의 제1 주면(2-1) 상에 진동 소자(20)를 실장한 상태에서 진동자부(23)가 간격 구성 오목부(11)와 대향하여 연장됨 으로써 박형화를 유지하면서 도 2에 도시한 바와 같이 진동자부(23)와 지지 기판(2) 사이에 충분한 간격이 유지되게 된다. 이에 의해, 진동자부(23)의 두께 방향으로 진동 동작하였을 때에 덤핑 효과의 작용이 저감되어, 진동 소자(20)의 안정된 검출 동작이 확보된다.

간격 구성 오목부(11)는, 진동 소자(20)의 진동자부(23)의 치수에 맞게 최적화되어 지지 기판(2)에 형성된다. 본 실시 형태에서는, 진동 소자(20)가 후술하는 치수값으로 형성됨과 함께 진동자부(23)의 최대 진폭량을 p로 한 경우, 간격 구성 오목부(11)의 개구 치수는 2.1㎜ × 0.32㎜로 되고, 깊이 치수 k(도 2 참조)는, k ≥ p/2 + 0.05(㎜)로 형성된다. 지지 기판(2)에 이러한 구성의 간격 구성 오목부(11)가 형성됨으로써, 높이 치수가 억제되어 박형화가 도모됨과 함께, 진동 소자(20)에 대한 덤핑 효과의 영향이 저감되어 고 Q 값화가 유지되어 고감도이면서 안정된 손 떨림 등의 검출 동작을 행할 수 있게 된다.

계속해서, 진동 소자(20)의 구성의 상세 내용에 대하여 설명한다.

[금 범프]

진동 소자(20)는, 후술하는 바와 같이 실리콘 기판(21)의 제2 주면(21-2)에 의해 구성되는 기초부(22)의 제2 주면(22-2)이 지지 기판(2)에 대한 고정면(실장면)을 구성하여 상술한 진동 소자 실장 영역(13) 상에 실장된다. 도 4에 도시한 바와 같이 기초부(22)의 실장면(22-2)에는, 제1 단자부(25A)∼제4 단자부(25D)(이하, 개별적으로 설명하는 경우를 제외하고 단자부(25)라고 총칭함)가 형성됨과 함께, 이들 단자부(25) 상에 각각 금속 볼록부로서 제1 금 범프(26A)∼제4 금 범프(26D)(이하, 개별적으로 설명하는 경우를 제외하고 금 범프(26)라고 총칭함)가 형성되어 있다.

진동 소자(20)의 각 단자부(25)는, 각각 지지 기판(2)측의 배선 패턴(5)에 형성한 각 랜드(4)에 대응하여 형성되어 있다. 각 단자부(25)는, 대응하는 랜드(4)와 위치 정렬되어 지지 기판(2)에 조합된다. 그리고, 이 상태에서 진동 소자(20)를 지지 기판(2)에 밀어 부치면서 초음파를 인가하고, 금 범프(26)를 통하여 각 단자부(25)와 랜드(4)를 용착 접합시킨다. 이에 따라 진동 소자(20)는 지지 기판(2) 상에 실장된다. 이와 같이 진동 소자(20)를 소정 높이의 금 범프(26)를 개재하여 실장함으로써, 진동자부(23)가 그 제2 주면(기판 대향면)(23-2)을 지지 기판(2)의 제1 주면(2-1)에 대하여 소정의 높이 위치로 유지된 상태에서 소정의 진동 동작을 행할 수 있게 한다.

본 실시 형태에서는, 표면 실장법으로 진동 소자(20)를 지지 기판(2)에 실장함으로써 실장 공정의 효율화를 도모하고 있다. 표면 실장법에서의 접속자로서는, 상술한 금 범프(26)에 한정되지 않고, 반도체 프로세스에서 일반적으로 채용되는 땜납볼과 구리 범프 등의 각종 다른 금속 볼록부를 이용할 수도 있다. 본 실시 형태에서는, 본체 기기의 제조 공정에서 리플로우 땜납 처리 등이 실시되어, 지지 기판(2)의 실장 단자부(116)가 범프(117)를 개재하여 제어 기판(100)의 각 랜드와 접속 고정되기 때문에, 내열성이 크고 또한 작업성이 높은 금 범프(26)가 접속자로서 채용되고 있다.

진동형 자이로센서에서는, 지지 기판에 대한 진동 소자의 고정 구조에 의해 기계 품질 계수 Q(Q factor)가 결정된다. 본 실시 형태에서는, 진동 소자(20)가 기초부(22)를 금 범프(26)를 통하여 지지 기판(2)의 제1 주면(2-1)으로부터 띄운 상태에서 실장됨으로써, 예를 들면 접착층을 개재하여 기초부 전체면을 지지 기판에 접합한 경우와 비교하여 진동자부(23)의 선단부의 감쇠 비율이 커져 양호한 Q 값을 얻을 수 있다. 또한, 기초부(22)를 지지 기판(2)의 제1 주면(2-1)에 대하여 1 개소에서 고정하는 것보다도 복수 개소에서 고정하는 구조쪽이 양호한 Q 값 특성을 얻을 수 있기 때문에, 기초부(22)를 지지 기판(2)에 대하여 네 구석의 위치를 고정함으로써 양호한 Q 값 특성을 얻게 하고 있다.

또한, 각 금 범프(26)는 진동자부(23)의 길이 방향의 중심축선에 대하여 폭 치수 t6(도 9 참조)의 범위 내의 영역에서 전체의 무게 중심을 위치시키게 하여 설치할 수 있다. 이와 같이 금 범프(26)를 배치함으로써, 두께 방향으로 진동 동작하는 진동자부(23)는 좌우의 밸런스를 무너뜨리지 않고 안정된 상태에서 진동 동작하는 것이 가능하게 된다.

또한, 각 금 범프(26)를 기초부(22)로부터 돌출되는 진동자부(23)의 기단 부위로부터 진동자부(23)의 폭 치수 t6의 2배를 반경으로 하는 영역의 외측 영역에 위치하여 형성함으로써, 금 범프(26)에 의한 진동자부(23)의 진동 동작을 흡수하는 작용을 저감하여 고 Q 값을 유지하는 것이 가능하게 된다.

또한, 적어도 1개의 금 범프(26)가, 진동자부(23)의 기단부로부터 기초부(22)의 두께 치수 t1(도 8 참조)의 2배의 범위의 영역 내에 형성됨으로써 진동자부(23)의 진동 동작이 기초부(22)에 전달되어 공진 주파수의 어긋남을 발생시키는 것이 방지되게 된다.

또한, 금 범프(26)는 소위 2단 범프에 의해 형성되게 하여도 된다. 또한, 기초부(22)의 제2 주면 상에 전기적 접속을 행하지 않는, 소위 더미의 제5 금 범프를 형성하게 하여도 된다. 이 경우에는 물론, 지지 기판(2)측에는, 이 제5 금 범프가 용착 고정되는 더미 단자부가 형성된다.

[소자 형상]

그런데, 본 실시 형태의 진동 소자(20)는, 도 8에 도시한 바와 같이 진동자부(23)가, 기초부(22)의 제2 주면(실장면)(22-2)과 동일면을 구성하는 제2 주면(기판 대향면)(23-2)을 갖고, 일단부가 기초부(22)에 일체화되어 외팔보 형상으로 돌출 설치되어 있다. 진동자부(23)는, 그 상면(23-1)이 도 2에 도시한 바와 같이 기초부(22)의 제1 주면(상면)(22-1)으로부터 단락(段落)됨으로써 소정의 두께로 된다. 진동자부(23)는, 소정의 길이와 단면적을 갖고 기초부(22)의 일측 주부와 일체로 형성된 단면 사각형의 외팔보에 의해 구성된다.

진동 소자(20)의 기초부(22)는, 도 8에 도시한 바와 같이 두께 치수 t1을 300㎛, 진동자부(23)의 선단부까지의 길이 치수 t2를 3㎜, 폭 치수 t3을 1㎜의 크기로써 형성된다. 진동 소자(20)의 진동자부(23)는, 도 9에 도시한 바와 같이 두께 치수 t4를 100㎛, 길이 치수 t5를 2.5㎜, 폭 치수 t6을 100㎛로 형성한다. 진동 소자(20)는, 상세 내용을 후술한 바와 같이 구동 검출 회로부(50)로부터 인가되는 소정 주파수의 구동 전압에 의해 진동 동작하지만, 상술한 형상으로부터 40㎑의 공진 주파수에서 진동한다. 또한, 진동 소자(20)는, 이러한 구성에 한정되는 것이 아니라, 사용하는 주파수나 목표로 하는 전체 형상에 따라 다양하게 설정된다.

또한, 기초부(22)와 진동자부(23)의 각 부가 다음 조건을 만족하여 진동 소자(20)를 형성할 수 있다. 즉, 기초부(22)는, 그 폭 치수 t3을 진동자부(23)의 폭 치수 t6의 2배보다도 큰 폭 치수로 됨과 함께, 무게 중심 위치를 진동자부(23)의 길이 방향의 중심축선에 대하여 진동자부(23)의 폭 치수 t6의 2배의 영역 내에 위치하여 형성된다. 이러한 구성에 의해 진동자부(23)가 좌우의 밸런스를 무너뜨리지 않고 양호한 상태에서 진동 동작이 행해지게 된다. 또한, 기초부(22)의 두께 치수 t1을 진동자부(23)의 두께 치수 t4의 1.5배로 형성함으로써, 기초부(22)의 기계적 강도가 유지되어 진동자부(23)의 진동 동작에 의한 진동 동작의 발생을 억제할 수 있어서, 공진 주파수의 어긋남이 발생하지 않게 된다.

[압전막·각종 전극층]

진동 소자(20)에는, 후술하는 진동 소자 제조 공정에 의해, 도 4에 도시한 바와 같이 진동자부(23)의 제2 주면(기판 대향면)(23-2) 상에 길이 방향의 대략 전 체 길이에 걸쳐, 기준 전극층(제1 전극층)(27)과, 압전 박막층(28)과, 구동 전극층(제2 전극층)(29)이 적층 형성되어 있다. 진동자부(23)의 제2 주면(기판 대향면)(23-2) 상에는, 구동 전극층(29)을 사이에 두고 한 쌍의 검출 전극(30R, 30L)(이하, 개별적으로 설명하는 경우를 제외하고 검출 전극(30)이라고 총칭함)이 형성되어 있고, 이들 구동 전극층(29)과 검출 전극(30)에 의해 제2 전극층이 구성되어 있다.

진동자부(23)의 제2 주면(기판 대향면)(23-2)에는, 제1층으로서 기준 전극층(27)이 형성되고, 이 기준 전극층(27) 상에 거의 동일 길이의 압전 박막층(28)이 적층 형성된다. 압전 박막층(28) 상에는, 이것과 거의 동일 길이이고 또한 폭이 좁은 구동 전극층(29)이 폭 방향의 중앙부에 위치하여 적층 형성됨과 함께, 이 구동 전극층(29)을 사이에 두고 압전 박막층(28) 상에 한 쌍의 검출 전극(30R, 30L)이 적층 형성된다.

[리드·단자부]

진동 소자(20)에는, 도 4에 도시한 바와 같이 기초부(22)의 제2 주면(실장면)(22-2) 상에, 기준 전극층(27)과 제1 단자부(25A)를 접속하는 제1 리드(31A)가 형성됨과 함께, 구동 전극층(29)과 제3 단자부(25C)를 접속하는 제3 리드(31C)가 형성되어 있다. 마찬가지로, 기초부(22)의 실장면(22-2) 상에는, 제1 검출 전극(30R)과 제2 단자부(25B)를 접속하는 제2 리드(31B)가 형성됨과 함께, 제2 검출 전극(30L)과 제4 단자부(25D)를 접속하는 제4 리드(31D)가 형성되어 있다. 또한, 각 리드(31A∼31D)에 대해서는, 이하, 개별적으로 설명하는 경우를 제외하고 리드(31) 라고 총칭한다.

제1 리드(31A)는, 진동자부(23)에 형성한 기준 전극층(27)의 기단부로부터 기초부(22)측에 일체로 연장되고, 도 4에 도시한 바와 같이 기초부(22)의 제2 주면(실장면)(22-2) 상에 진동자부(23)를 일체로 형성한 측의 한쪽 코너부에 위치하여 형성된 제1 단자부(25A)와 일체화된다. 구동 전극층(29)과 검출 전극(30)은, 각각의 기단부가 진동자부(23)로부터 기초부(22)까지 약간 폭이 넓은 부위에서 일체로 연장되고, 이들 광폭 부위가 평탄화층(24)에 의해 피복된다.

제2 리드(31B)는, 일단부가 평탄화층(24)을 타고 넘도록 하여 형성되고, 기초부(22)의 일측부를 따라 제1 단자부(25A)와 대향하는 후방측의 코너부로 유도됨으로써, 이 코너부에 형성된 제2 단자부(25B)와 접속된다. 제3 리드(31C)는, 일단부가 평탄화층(24)을 타고 넘도록 하여 형성되고, 기초부(22)의 대략 중앙부를 가로 질러 후방측으로 유도됨과 함께 후단측을 따라 제2 단자부(25B)와 대향하는 코너부로 유도됨으로써, 이 코너부에 형성된 제3 단자부(25C)와 접속된다. 제4 리드(31D)도, 일단부가 평탄화층(24)을 타고 넘도록 하여 형성되고, 기초부(22)의 다른측부를 따라 제3 단자부(25C)와 대향하는 전방측의 다른쪽 코너부로 유도됨으로써, 이 코너부에 형성된 제4 단자부(25D)와 접속된다.

또한, 진동 소자(20)에는, 상술한 구성과 관계없이, 단자부(25)가 기초부(22)의 제2 주면(실장면)(22-2) 상에 최적화되는 적절한 위치이고 또한 적절한 개수로써 형성된다. 또한, 진동 소자(20)는, 각 전극층의 리드(31)와 단자부(25)의 접속 패턴이 상술한 구성에 한정되는 것이 아닌 것은 물론이며, 단자부(25)의 위치 나 개수에 따라 기초부(22)의 제2 주면 상에 적절하게 형성된다.

[절연 보호층]

진동 소자(20)에는, 도 2 및 도 4에 도시한 바와 같이 제2 주면(21-2)측에서 기초부(22)와 진동자부(23)를 피복하는 절연 보호층(45)이 형성되어 있다. 절연 보호층(45)은, 제1층의 제1 알루미나(산화 알루미늄 : Al₂O₃)층(46)과, 제2층의 산화 실리콘(SiO₂)층(47)과, 제3층의 제2 알루미나층(48)으로 이루어지는 3층 구조에 의해 구성된다.

절연 보호층(45)에는, 도 2에 도시한 바와 같이 각 단자부(25)의 형성 영역에 대응하여 단자 개구부(49)가 형성되어 있고, 이들 단자 개구부(49)를 통하여 각 단자부(25)가 외방에 면하고 있다. 진동 소자(20)는, 도 2에 도시한 바와 같이 단자 개구부(49)로부터 돌출되게 하여 각 단자부(25)에 금 범프(26)가 형성된다.

절연 보호층(45)은, 도 4에 도시한 바와 같이 기초부(22)와 진동자부(23) 각각의 외주연과, 기준 전극층(27)이나 단자부(25)의 최외주 부위 사이에서 실리콘 기판(21)의 제2 주면(21-2)이 틀 형상으로 노출되게 하여 형성된다. 절연 보호층(45)은, 외주 부위에 제2 주면(21-2)의 노출 부위를 남김으로써, 후술하는 진동 소자(20)의 잘라내기 공정 시에 외주 부위로부터 박리가 발생하는 것이 방지되고 있다. 또한, 절연 보호층(45)은, 폭 치수 t6이 100㎛로 된 진동자부(23)에서, 예를 들면 98㎛의 폭 치수로써 형성된다.

절연 보호층(45)은, 제1 알루미나층(46)이 예를 들면 50㎚의 두께 치수로써 형성된다. 제1 알루미나층(46)은, 기초부(22)나 진동자부(23)의 주면과의 밀착성을 향상시키는 기초 밀착층으로서 작용하고, 진동 동작하는 진동자부(23) 상에 절연 보호층(45)이 강고하게 성막 형성되게 하여 박리 등의 발생이 방지되게 한다.

산화 실리콘층(47)은, 공기 내의 수분 등을 차단하여 각 전극층 등에의 부착을 방지함과 함께, 각 전극층의 산화 억제, 각 전극층의 전기적 절연 혹은 박막의 각 전극층이나 압전 박막층(28)의 기계적 보호를 도모하는 기능을 발휘한다. 최상층의 제2 알루미나층(48)은, 실리콘 기판(21)에 후술하는 외형 홈 형성 공정을 실시하여 진동자부(23)를 형성할 때에 형성되는 레지스트층과의 밀착성을 향상시키는 작용을 발휘하여, 에칭제에 의한 산화 실리콘층(47)의 손상을 방지한다.

산화 실리콘층(47)은, 제2 전극층(42)의 적어도 2배의 두께로, 1㎛ 이하의 두께로 형성되어 있다. 또한, 산화 실리콘층(47)은, 0.4 Pa 이하의 아르곤 가스 분위기 속에서 스퍼터법에 의해 제1 알루미나층(46) 상에 성막된다. 절연 보호층(45)은, 산화 실리콘층(47)을 상술한 막 두께로 함으로써, 충분한 절연 보호 기능을 발휘함과 함께 성막 시의 버어 발생이 방지된다. 또한, 산화 실리콘층(47)은, 상술한 스퍼터 조건에서 성막함으로써, 고막 밀도로 형성된다.

[위치 정렬용 마크]

진동형 자이로센서(1)에서는, 동일 형상의 제1 진동 소자(20X)와 제2 진동 소자(20Y)를 지지 기판(2)에 대하여 정밀하게 위치 결정하여 실장하기 때문에, 지지 기판(2)의 각 랜드(4)의 위치가 실장기측에 인식된다. 진동 소자(20)에는, 실장기에 의해 인식된 각 랜드(4)에 대하여 위치 결정되어 실장되게 하기 위해, 기초 부(22)의 제1 주면(상면)(22-1)에 위치 정렬용 마크(32A, 32B)(이하, 위치 정렬용 마크(32)라고 총칭함)가 형성되어 있다.

위치 정렬용 마크(32)는, 도 1 및 도 4에 도시한 바와 같이 기초부(22)의 제1 주면(상면)(22-1) 상에 폭 방향으로 이격되어 형성된 금속박 등으로 이루어지는 한 쌍의 사각형부에 의해 구성된다. 진동 소자(20)는, 실장기에 의해 위치 정렬용 마크(32)가 판독되고, 지지 기판(2)에 대한 위치나 자세의 실장 데이터가 생성된 후, 이 실장 데이터와 상술한 랜드(4)의 데이터에 기초하여, 지지 기판(2)에 대하여 정밀하게 위치 결정되어 실장된다.

진동 소자(20)는, 위치 정렬용 마크(32)를 기초부(22)의 제1 주면 상에 형성하였지만, 이러한 구성에 한정되는 것은 아니다. 위치 정렬용 마크(32)는, 기초부(22)의 제2 주면(실장면)(22-2)에, 예를 들면 배선 공정과 동일 공정에서 도체부로 이루어지는 위치 정렬용 마크를 단자부(25)나 리드(31)를 피한 적절한 위치에 형성하게 하여도 된다. 위치 정렬용 마크(32)는, 상세 내용을 후술하는 바와 같이 진동 소자(20)의 전극층이나 진동자부(23)를 형성하는 외형 홈 형성 공정에서 이용되는 유도 결합형 플라즈마 장치에 의한 반응성 이온 에칭 처리 시에 이용되는 기준 마커에 맞게, 위치 결정되어 형성되는 것이 바람직하다. 위치 정렬용 마크(32)는, 스테퍼 노광 장치를 이용함으로써, 진동자부(23)에 대하여 0.1㎛ 이하의 정밀도로 형성하는 것이 가능하다.

위치 정렬용 마크(32)는, 적절한 방법에 의해 형성된다. 예를 들면 기초부(22)의 제2 주면(실장면)(22-2)에 후술하는 바와 같이 티탄층과 백금층으로 이루어 지는 제1 전극층(40)의 패터닝에 의해 형성한 경우에, 실장 공정 시에 판독이 행해져 화상 처리를 실시할 때에 양호한 콘트라스트가 얻어져 실장 정밀도의 향상이 도모되게 된다.

[커버]

계속해서, 지지 기판(2)의 제1 주면(2-1)을 외부로부터 차폐하는 커버(15)의 상세 내용에 대하여 설명한다.

진동형 자이로센서(1)는, 손 떨림 등에 의해 발생하는 코리올리력에 의한 진동 소자(20)의 변위를, 상세 내용을 후술하는 바와 같이 이 진동 소자(20)에 형성한 압전 박막층(28)과 검출 전극(30)에 의해 검출하여 검출 신호를 출력한다. 그리고, 압전 박막층(28)에 광이 조사되면 초전 효과에 의해 전압이 발생하여, 이 초전압이 검출 동작에 영향을 미치게 하여 검출 특성이 저하한다.

진동형 자이로센서(1)에서는, 지지 기판(2)과 커버 부재(15)에 의한 부품 실장 공간부(3)의 차광 대응이 도모되고, 외부광의 영향에 의한 특성 저하의 방지가 도모되고 있다. 지지 기판(2)에는, 도 1에 도시한 바와 같이 부품 실장 영역(6)의 가장자리를 취하게 하여 외주 부위가 전체 둘레에 걸쳐 제1 주면(2-1)으로부터 단락되어 수직벽으로 이루어지는 차광 단부(9)를 구성함으로써 커버 고정부(10)가 형성되어 있다. 그리고, 지지 기판(2)에 대하여 금속 박판에 의해 형성한 커버 부재(15)를, 커버 고정부(10) 상에 수지 접착에 의해 전체 둘레에 걸쳐 접합함으로써, 부품 실장 공간부(3)를 밀폐하여 방진, 방습함과 함께 차광 공간부로서 구성한다.

커버 부재(15)는, 도 1에 도시한 바와 같이 지지 기판(2)의 부품 실장 영역 (6)을 피복하기에 충분한 외형 치수를 갖는 주면부(16)와, 이 주면부(16)의 외주부에 전체 둘레에 걸쳐 일체로 절곡 형성된 외주벽부(17)로 이루어지는 전체 상자 형상으로 형성되어 있다. 커버 부재(15)는, 외주벽부(17)가, 지지 기판(2)에 조립된 상태에서 진동 소자(20)의 진동자부(23)가 진동 동작을 가능하게 하는 부품 실장 공간부(3)를 구성하는 높이 치수로써 형성되어 있다. 커버 부재(15)에는, 외주벽부(17)의 개구연에 전체 둘레에 걸쳐, 지지 기판(2)에 형성한 커버 고정부(10)보다도 약간 소폭으로 된 외주 플랜지부(18)가 일체로 절곡 형성되어 있다. 또한, 도시하지 않았지만 외주 플랜지부(18)는 어스 볼록부를 형성하고, 진동형 자이로센서(1)가 제어 기판(100)에 실장되었을 때에 제어 기판(100) 상의 그라운드 단자에 접속된다.

커버 부재(15)는, 금속 박판에 의해 형성됨으로써 진동형 자이로센서(1)의 소형 경량화를 유지하고 있지만, 적외 파장의 외부광에 대한 차광성이 저하하여 충분한 차광 기능을 발휘할 수 없는 경우도 있다. 따라서 본 실시 형태에서는, 주면부(16)와 외주벽부(17)의 표면 전체에 예를 들면 적외 파장의 광을 흡수하는 적외선 흡수 도료를 도포하여 차광층(19)을 형성하고, 부품 실장 공간부(3) 내에의 적외 파장의 외부광의 방사를 차폐하여 진동 소자(20)가 안정된 동작을 행하게 한다. 또한, 차광층(19)은, 적외선 흡수 도료 용액 내에 디프하여 표리 주면에 형성하거나, 흑색 크롬 도금 처리나 흑 염색 처리 혹은 흑색 양극 산화 처리를 실시하여 형성하여도 된다.

전술된 바와 같이, 진동형 자이로센서(1)에서는, 지지 기판(2)에 대하여 커 버 부재(15)가, 외주 플랜지부(18)를 커버 고정부(10) 상에 서로 겹치게 하여 접착제에 의해 접합됨으로써 조립되고, 밀폐 또한 차광된 부품 실장 공간부(3)를 구성한다. 그런데, 서로 겹쳐진 커버 고정부(10)와 외주 플랜지부(18) 사이의 간극에 개재하는 접착제층을 투과하여 외부광이 부품 실장 공간부(3) 내에 진입하는 경우가 있다. 따라서 본 실시 형태에서는, 상술한 바와 같이 지지 기판(2)이 주면(2-1)에 대하여 차광 단부(9)를 개재하여 커버 고정부(10)를 단락 형성한 것에 의해, 접착제층을 투과한 외부광이 차광 단부(9)에 의해 차광되게 하고 있다.

본 실시 형태에서는, 지지 기판(2)에 대하여 커버 부재(15)도 다른 구성 부재와 마찬가지로 표면 실장법에 의해 조립하도록 함으로써, 조립 공정의 합리화가 도모되고 있다. 진동형 자이로센서(1)에서는, 커버 부재(15)를 지지 기판(2)의 단락된 커버 고정부(10) 상에 고정하기 때문에 박형화가 도모됨과 함께, 접착제의 부품 실장 영역(6)에의 유입도 방지된다. 또한, 부품 실장 공간부(3)가 방진, 방습 공간부로서 구성됨과 함께 차광 공간부로서 구성됨으로써 진동 소자(20)에서의 초전 효과의 발생을 억제하여 안정된 손 떨림 등의 검출 동작을 행하는 것을 가능하게 한다.

[회로 구성]

다음으로, 진동형 자이로센서(1)를 구동하는 회로 구성에 대하여 도 7을 참조하여 설명한다.

진동형 자이로센서(1)는, 제1 진동 소자(20X)와 제2 진동 소자(20Y)에 각각 접속되어 IC 회로 소자(7)나 전자 부품(8) 등에 의해 구성된 제1 구동 검출 회로부 (50X)와 제2 구동 검출 회로부(50Y)를 구비하고 있다. 이들 제1 구동 검출 회로부(50X)와 제2 구동 검출 회로부(50Y)는 상호 동일한 회로 구성으로 되기 때문에, 이하, 구동 검출 회로부(50)라고 총칭하여 설명한다. 구동 검출 회로부(50)는, 임피던스 변환 회로(51)와, 가산 회로(52)와, 발진 회로(53)와, 차동 증폭 회로(54)와, 동기 검파 회로(55)와, 직류 증폭 회로(56) 등을 구비하고 있다.

구동 검출 회로부(50)는, 도 7에 도시한 바와 같이 진동 소자(20)의 제1 검출 전극(30R)와 제2 검출 전극(30L)에 대하여 임피던스 변환 회로(51)와 차동 증폭 회로(54)가 접속된다. 임피던스 변환 회로(51)에는 가산 회로(52)가 접속되고, 이 가산 회로(52)에 접속된 발진 회로(53)가 구동 전극층(29)과 접속된다. 차동 증폭 회로(54)와 발진 회로(53)에는 동기 검파 회로(55)가 접속되고, 이 동기 검파 회로(55)에 직류 증폭 회로(56)가 접속된다. 또한, 진동 소자(20)의 기준 전극층(27)은, 지지 기판(2)측의 기준 전위(57)와 접속된다.

구동 검출 회로부(50)는, 진동 소자(20)와 임피던스 변환 회로(51)와 가산 회로(52)와 발진 회로(53)에 의해 자려 발진 회로를 구성한다. 그리고, 발진 회로(53)로부터 구동 전극층(29)에 대하여 소정 주파수의 발진 출력 Vgo를 인가함으로써 진동 소자(20)의 진동자부(23)에 고유 진동을 발생시킨다. 진동 소자(20)의 제1 검출 전극(30R)으로부터의 출력 Vgr과 제2 검출 전극(30L)으로부터의 출력 Vgl은 임피던스 변환 회로(51)에 공급되고, 이들의 입력에 기초하여 임피던스 변환 회로(51)로부터 가산 회로(52)에 대하여 각각 출력 Vzr와 Vzl을 출력한다. 가산 회로(52)는, 이들의 입력에 기초하여 발진 회로(53)에 대하여 가산 출력 Vsa를 출력한 다.

진동 소자(20)의 제1 검출 전극(30R)으로부터의 출력 Vgr과 제2 검출 전극(30L)으로부터의 출력 Vgl은 차동 증폭 회로(54)에 공급된다. 구동 검출 회로부(50)는, 후술하는 바와 같이 진동 소자(20)가 손 떨림을 검출하면 이들 출력 Vgr과 출력 Vgl에 차이가 발생하기 때문에, 차동 증폭 회로(54)에 의해 소정의 출력 Vda가 얻어진다. 차동 증폭 회로(54)로부터의 출력 Vda는, 동기 검파 회로(55)에 공급된다. 동기 검파 회로(55)는 출력 Vda를 동기 검파함으로써 직류 신호 Vsd로 변환하여 직류 증폭 회로(56)에 공급하고, 소정의 직류 증폭을 행한 직류 신호 Vsd를 출력한다.

동기 검파 회로(55)는, 차동 증폭 회로(54)의 출력 Vda를, 발진 회로(53)로부터 구동 신호에 동기하여 출력되는 클럭 신호 Vck의 타이밍에서 전파 정류한 후에 적분하여 직류 신호 Vsd를 얻는다. 구동 검출 회로부(50)는, 상술한 바와 같이이 직류 신호 Vsd를 직류 증폭 회로(56)에서 증폭하여 출력함으로써, 손 떨림에 의해 발생하는 각속도 신호의 검출이 행하여진다.

구동 검출 회로부(50)는, 임피던스 변환 회로(51)가 하이 임피던스 입력 Z2 상태에서 로우 임피던스 출력 Z3을 얻게 되어 있으며, 제1 검출 전극(30R)과 제2 검출 전극(30L) 사이의 임피던스 Z1과 가산 회로(52)의 입력 사이의 임피던스 Z4를 분리하는 작용을 발휘한다. 임피던스 변환 회로(51)를 설치함으로써, 이들 제1 검출 전극(30R)과 제2 검출 전극(30L)으로부터 큰 출력 차이를 얻는 것이 가능하게 된다.

구동 검출 회로부(50)에서는, 상술한 임피던스 변환 회로(51)가 입력과 출력과의 임피던스 변환 기능을 발휘하는 것만으로는 신호의 크기에 영향을 주지는 않는다. 따라서, 제1 검출 전극(30R)으로부터의 출력 Vgr과 임피던스 변환 회로(51)의 한쪽 측의 출력 Vzr, 및 제2 검출 전극(30L)으로부터의 출력 Vgl과 임피던스 변환 회로(51)의 다른쪽측의 출력 Vzl은 각각 동일한 크기이다. 구동 검출 회로부(50)에서는, 진동 소자(20)에 의해 손 떨림 검출이 행하여져 제1 검출 전극(30R)으로부터의 출력 Vgr과 제2 검출 전극(30L)으로부터의 출력 Vgl에 차가 있어도, 가산 회로(52)로부터의 출력 Vsa로 유지된다.

구동 검출 회로부(50)에서는, 예를 들면 스위칭 동작 등에 의해 노이즈가 중첩되는 경우가 있어도, 발진 회로(53)의 출력 Vgo에 중첩된 노이즈 성분이 진동 소자(20)에서의 밴드 필터와 동등한 기능에 의해 공진 주파수 이외의 성분이 제거됨으로써, 차동 증폭 회로(54)로부터 노이즈 성분이 제거된 고정밀도의 출력 Vda를 얻는 것이 가능하게 된다. 또한, 진동형 자이로센서(1)는, 상술한 구동 검출 회로부(50)에 한정되는 것은 아니고, 고유 진동하는 진동자부(23)의 손 떨림 동작에 의한 변위를 압전 박막층(28)과 한 쌍의 검출 전극(30)에 의해 검출하고, 적절한 처리를 행하여 검출 출력을 얻도록 구성되면 된다.

진동형 자이로센서(1)에서는, 상술한 바와 같이 X축 방향의 각속도를 검출하는 제1 진동 소자(20X)와 Y축 방향의 각속도를 검출하는 제2 진동 소자(20Y)를 구비하고 있다. 제1 진동 소자(20X)에 접속된 제1 구동 검출 회로부(50X)로부터는 X축 방향의 검출 출력 VsdX가 얻어짐과 함께, 제2 진동 소자(20Y)에 접속된 제2 구 동 검출 회로부(50Y)로부터는 Y축 방향의 검출 출력 VsdY가 얻어진다. 진동형 자이로센서(1)에서는, 제1 진동 소자(20X)와 제2 진동 소자(20Y)가, 각각 수㎑ 내지 수백㎑의 범위에서 동작 주파수의 설정이 가능하다. 그리고, 제1 진동 소자(20X)의 동작 주파수 fx와 제2 진동 소자(20Y)의 동작 주파수 fy와의 주파수 차(fx-fy)를 1㎑ 이상으로 함으로써 크로스토크가 저감되어 정밀한 진동 검출이 행하여지게 된다.

또한 필요에 따라, 상술한 구동 검출 회로부(50)에는, 가산 회로(52)의 출력에 포함되는 진동 소자(20X, 20Y)의 동작 주파수 fx, fy의 검출 신호를 선택적으로 증폭하여 발진 회로(53)에 공급하는 필터 증폭 회로가 설치된다.

[진동형 자이로센서의 제조 방법]

이하, 본 실시 형태의 진동형 자이로센서(1)의 제조 방법에 대하여 설명한다. 도 10은 진동형 자이로센서(1)의 제조 방법을 설명하는 주요 공정 플로우도이다.

진동형 자이로센서(1)에서는, 상술한 진동 소자(20)가, 예를 들면 도 11 및 도 12에 도시한 바와 같이 주면(21-1)의 방위면이 (100)면, 측면(21-3)의 방위면이 (110)면으로 되도록 잘라낸 실리콘 기판(21)을 기재로 하여 다수개가 일괄적으로 형성된 후에, 절단 공정을 거쳐 1개씩으로 절단된다.

[기판 준비 공정]

실리콘 기판(21)은, 외형 치수가, 공정에 이용되는 설비 사양에 따라 잘라내기 치수가 적절하게 결정되어, 예를 들면 300 × 300(㎜)로 된다. 실리콘 기판 (21)은 도 11에 도시한 바와 같이 평면에서 보아 사각 형상의 기판에 한하지 않고, 평면에서 보아 원형의 웨이퍼 형상이어도 된다. 실리콘 기판(21)은, 작업성이나 코스트 등에 의해 두께 치수가 결정되지만, 적어도 진동 소자(20)의 기초부(22)의 두께 치수보다도 큰 두께이면 된다. 실리콘 기판(21)은, 상술한 바와 같이 기초부(22)의 두께가 300㎛임과 함께 진동자부(23)의 두께가 100㎛이기 때문에, 300㎛ 이상의 기판이 이용된다.

실리콘 기판(21)에는, 열 산화 처리가 실시되어, 도 12에 도시한 바와 같이 제1 주면(21-1) 상 및 제2 주면(21-2) 상에 각각 실리콘 산화막(SiO₂막)(33A, 33B)( 이하, 개별적으로 설명하는 경우를 제외하고 실리콘 산화막(33)이라고 총칭함)이 전체면에 걸쳐 형성되어 있다. 실리콘 산화막(33)은, 후술하는 바와 같이 실리콘 기판(21)에 결정 이방성 에칭 처리를 실시할 때에 보호막으로서 기능한다. 실리콘 산화막(33)은, 보호막 기능을 발휘하면 되므로 적절한 두께로써 형성되는데, 예를 들면 0.3㎛ 정도의 두께 치수로 형성된다.

[에칭 오목부 형성 공정]

진동 소자 제조 공정은, 반도체 프로세스의 박막 공정과 마찬가지의 공정으로 이루어지고, 실리콘 기판(21)의 제1 주면(21-1)측으로부터 각 진동 소자(20)의 진동자부(23)를 형성하는 부위를 소정의 두께 치수로 하는 상술한 에칭 오목부(37)를 형성하는 에칭 오목부 형성 공정을 포함한다.

에칭 오목부 형성 공정은, 도 13∼도 19에 도시한 바와 같이 실리콘 기판 (21)의 제1 주면(21-1)에, 포토레지스트층(34)을 형성하는 포토레지스트층 형성 공정과, 에칭 오목부(37)의 형성 부위에 대응하여 포토레지스트층(34)에 포토레지스트층 개구부(35)를 형성하는 포토레지스트 패터닝 공정과, 포토레지스트층 개구부(35)에 면하는 실리콘 산화막(33A)을 제거하여 실리콘 산화막 개구부(36)를 형성하는 제1 에칭 처리 공정과, 실리콘 산화막 개구부(36) 내에 에칭 오목부(37)를 형성하는 제2 에칭 처리 공정 등을 갖는다.

포토레지스트층 형성 공정은, 실리콘 기판(21)의 제1 주면(21-1)에 형성한 실리콘 산화막(33A) 상에 전체면에 걸쳐 포토레지스트재를 도포하여 포토레지스트층(34)을 형성한다. 포토레지스트층 형성 공정은, 포토레지스트재로서 예를 들면 동경 오우카 사 제조의 감광성 포토레지스트재 「OFPR-8600」가 이용되어, 이 포토레지스트재를 도포한 후에 마이크로파로 가열하여 수분을 제거하는 프리베이킹 처리를 실시하여 실리콘 산화막(33A) 상에 포토레지스트층(34)을 형성한다.

포토레지스트 패터닝 공정은, 포토레지스트층(34) 상에 각 실리콘 산화막 개구부(36)를 형성하는 부위를 개구부로 한 마스킹 처리를 실시하고, 포토레지스트층(34)에 대하여 노광, 현상 처리를 실시한다. 포토레지스트 패터닝 공정은, 각 실리콘 산화막 개구부(36)의 대응 부위의 포토레지스트층(34)을 제거하고, 도 13 및 도 14에 도시한 바와 같이 실리콘 산화막(33A)을 외측에 면하게 하는 다수개의 포토레지스트층 개구부(35)를 일괄하여 형성한다. 또한, 실리콘 기판(21)에는, 도 13에 도시한 바와 같이 3×5개의 포토레지스트층 개구부(35)가 형성됨으로써 후술하는 각 공정을 거쳐 15개의 진동 소자(20)가 일괄하여 제조되도록 한다.

제1 에칭 처리 공정은, 포토레지스트층 개구부(35)를 통해 외부에 면하는 실리콘 산화막(33A)을 제거하는 공정이다. 제1 에칭 처리는, 실리콘 기판(21)의 계면의 평활성을 유지하기 위해, 실리콘 산화막(33A)만을 제거하는 습식 에칭법을 채용하지만, 이 방법에 한정되는 것이 아니라 예를 들면 이온 에칭법 등의 적절한 에칭 처리이어도 된다.

제1 에칭 처리에는, 에칭액으로서 예를 들면 불화암모늄 용액을 이용하여, 실리콘 산화막(33A)을 제거하여 실리콘 산화막 개구부(36)를 형성한다. 이에 의해, 도 15 및 도 16에 도시한 바와 같이, 실리콘 기판(21)의 제1 주면(21-1)을 외부에 면하게 한다. 또한, 제1 에칭 처리는, 장시간에 걸쳐 에칭을 행한 경우에 실리콘 산화막 개구부(36)의 측면으로부터 에칭이 진행되는 소위 사이드 에칭 현상이 발생하기 때문에, 실리콘 산화막(33A)이 에칭된 시점에서 종료하도록 에칭 시간을 정확하게 관리하는 것이 바람직하다.

제2 에칭 처리는, 실리콘 산화막 개구부(36)를 통해 외부에 면하는 실리콘 기판(21)의 제1 주면(21-1)에 에칭 오목부(37)를 형성하는 공정이다. 제2 에칭 처리 공정은, 실리콘 기판(21)의 결정 방향에 에칭 속도가 의존하는 성질을 이용한 결정 이방성의 습식 에칭 처리에 의해, 실리콘 기판(21)을 진동자부(23)의 두께까지 에칭한다.

제2 에칭 처리 공정에는, 에칭액으로서 예를 들면 TMAH(수산화테트라메틸암모늄)이나 KOH(수산화칼륨) 혹은 EDP(에틸렌 디아민-피로카테콜 물) 용액이 이용된다. 제2 에칭 처리는, 구체적으로는 에칭액으로서 표리면의 실리콘 산화막(33A, 33B)의 에칭 레이트의 선택비가 보다 커지는 TMAH 20% 용액을 이용하고, 이 에칭액을 교반하면서 온도를 80℃로 유지하며, 6시간의 에칭을 행하여 도 17 및 도 18에 도시하는 에칭 오목부(37)를 형성한다.

제2 에칭 처리 공정에서는, 기재로서 이용하는 실리콘 기판(21)의 제1 주면(21-1)이나 제2 주면(21-2)에 대하여 측면(21-3)의 대에칭성이 작은 특성을 이용하여, (100)면에 대하여 약 55°의 각도의 면방위로 되는 (110)면이 출현하는 에칭이 행해진다. 이에 의해, 개구부로부터 저면을 향하여 약 55°의 경사 각도에서 점차로 개구 치수가 작아지게 되어, 내주벽에 약 55°의 경사 각도의 에칭 사면(133)을 갖는 에칭 오목부(37)가 형성된다.

에칭 오목부(37)는, 후술하는 외형 잘라 냄 공정이 실시되어 진동자부(23)를 형성하는 다이어프램부(38)를 구성한다. 에칭 오목부(37)는, 도 17에 도시한 바와 같이 길이 치수 t8, 폭 치수 t9의 개구 치수를 갖고, 도 19에 도시한 바와 같이 깊이 치수 t10을 갖고 형성된다. 에칭 오목부(37)는, 도 19에 도시한 바와 같이 제1 주면(21-1)으로부터 제2 주면(21-2)측을 향하여 점차로 개구 치수가 작아지는 단면이 사다리꼴의 공간부에 의해 구성된다.

에칭 오목부(37)는, 내주벽이 상술한 바와 같이 내방을 향하여 55°의 경사 각도 θ가 부여되어 형성된다. 다이어프램부(38)는, 후술하는 바와 같이, 진동자부(23)의 폭 치수 t6과 길이 치수 t5 및 그 외주부를 잘라 내도록 하여 실리콘 기판(21)에 형성하는 외형 홈(39)의 폭 치수 t7(도 36 및 도 37 참조)에 의해 규정한다. 외형 홈(39)의 폭 치수 t7은, (깊이 치수 t10×1/tan55°)에 의해 구해진다.

따라서, 에칭 오목부(37)는, 다이어프램부(38)의 폭을 규정하는 개구 폭 치수 t9가, (깊이 치수 t10×1/tan55°)×2+t6(진동자부(23)의 폭 치수)+2×t7(외형 홈(39)의 폭 치수)로부터 구해진다. 에칭 오목부(37)는, 개구 부위의 폭 치수 t9가, t10=200㎛, t6=100㎛, t7=200㎛로 하면, t9=780㎛로 된다.

또한, 에칭 오목부(37)는, 상술한 제2 에칭 처리를 실시함으로써 길이 방향에 대해서도 폭 방향과 마찬가지로 그 내주벽이 각각 경사 각도가 55°의 경사면으로서 구성된다. 따라서, 에칭 오목부(37)는, 다이어프램부(38)의 길이를 규정하는 길이 치수 t8이, (깊이 치수 t10×1/tan55°)×2+t5(진동자부(23)의 길이 치수)+t7(외형 홈(39)의 폭 치수)로부터 구해진다. 에칭 오목부(37)는, 길이 치수 t8이, t10= 200㎛, t5=2.5㎜, t7=200㎛로 하면, t8=2980㎛로 된다.

[전극 형성 공정(성막)]

상술한 에칭 오목부 형성 공정에 의해, 실리콘 기판(21)에 에칭 오목부(37)의 저면과 제2 주면(21-2) 사이에, 소정 두께를 갖는 사각형의 다이어프램부(38)가 구성된다. 다이어프램부(38)는, 진동 소자(20)의 진동자부(23)를 구성한다. 에칭 오목부 형성 공정 후, 다이어프램부(38)의 제2 주면(21-2)측을 가공면으로 하여 전극 형성 공정이 실시된다.

전극 형성 공정은, 예를 들면 마그네트론 스퍼터 장치에 의해, 에칭 오목부(37)의 형성 부위와 대향하는 제2 주면(21-2) 상에, 실리콘 산화막(33B)을 개재하여 각 전극층을 형성한다. 전극 형성 공정은, 도 20에 도시한 바와 같이 실리콘 산화막(33B)을 개재하여 기준 전극층(27)을 구성하는 제1 전극층(40)을 형성하는 제1 전극층 형성 공정과, 압전 박막층(28)을 구성하는 압전막층(41)을 형성하는 압전막층 형성 공정과, 구동 전극층(29) 및 검출 전극(30)을 구성하는 제2 전극층(42)을 형성하는 제2 전극층 형성 공정을 포함한다.

또한, 진동 소자 제조 공정에서는, 진동자부(23)에 대한 상술한 제1 전극층(40)의 형성 공정과 제2 전극층(42)의 형성 공정에 맞춰, 기초부(22)의 형성 부위에 각 리드(31)나 단자부(25)를 형성하기 위한 도체층의 형성 공정도 동시에 행해지도록 한다.

제1 전극층 형성 공정은, 도 20에 도시한 바와 같이 진동자부(23)의 구성 부위에 대응하는 실리콘 산화막(33B) 상에 전체면에 걸쳐 티탄을 스퍼터링하여 티탄 박막층을 형성하는 공정과, 이 티탄 박막층 상에 플라티나(백금)를 스퍼터링하여 플라티나층을 형성하여 2층 구성의 제1 전극층(40)을 적층 형성하는 공정으로 이루어진다. 티탄 박막층 형성 공정은, 예를 들면 가스압 0.5Pa, RF(고주파) 파워 1㎾의 스퍼터 조건에서 실리콘 산화막(33B) 상에 막 두께가 50㎚ 이하(예를 들면 5㎚∼20㎚)의 티탄 박막층을 성막한다. 플라티나층 형성 공정은, 예를 들면 가스 두께 0.5Pa, RF 파워 0.5㎾의 스퍼터 조건에서 티탄 박막층 상에 막 두께가 200㎚ 정도인 플라티나 박막층을 성막한다.

제1 전극층(40)은, 티탄 박막층이 실리콘 산화막(33B)과의 밀착성을 향상시키는 작용을 발휘함과 함께, 플라티나층이 양호한 전극으로서 작용한다. 제1 전극층 형성 공정은, 상술한 제1 전극층(40)의 형성과 동시에 다이어프램부(38)로부터 기초부(22)의 형성 영역으로 연장하여 제1 리드(31A)와 제1 단자부(25A)를 구성하 는 도체층도 형성한다.

압전막층 형성 공정은, 상술한 제1 전극층(40) 상에 전체면에 걸쳐, 예를 들면 티탄산지르콘산납(PZT)을 스퍼터링하여 소정 두께의 압전막층(41)을 적층 형성한다. 압전막층 형성 공정은, Pb_(1+x)(Zr_0.53Ti_0.47)O_3-y 산화물을 타깃으로서 이용하여, 예를 들면 가스압 0.7Pa, RF 파워 0.5㎾의 스퍼터 조건에서 제1 전극층(40) 상에 막 두께가 1㎛ 정도인 PZT층으로 이루어지는 압전막층(41)을 적층 형성한다. 압전막층 형성 공정은, 전기로에 의해 압전막층(41)을 베이킹함으로써, 결정화 열처리를 실시한다. 베이킹 처리는, 예를 들면 산소 분위기 하에서, 700℃, 10분간의 조건에서 행한다. 또한, 압전막층(41)은, 상술한 제1 전극층(40)으로부터 연장된 기초부(22)의 형성 영역에 형성된 전극층의 일부를 피복하여 형성된다.

제2 전극층 형성 공정은, 상술한 압전막층(41) 상에 전체면에 걸쳐, 플라티나를 스퍼터링하여 플라티나층을 형성함으로써 제2 전극층(42)을 적층 형성한다. 제2 전극층 형성 공정은, 가스압 0.5Pa, RF 파워 0.5㎾의 스퍼터 조건에서 압전막층(41) 상에 막 두께가 200㎚ 정도인 플라티나 박막층을 성막한다.

[전극 형성 공정(패터닝)]

다음으로, 최상층에 형성된 제2 전극층(42)에 대하여 패터닝 처리를 실시하는 제2 전극층 패터닝 공정이 행해진다. 제2 전극층 패터닝 공정에서는 도 21 및 도 22에 도시한 바와 같이 소정 형상의 구동 전극층(29)과 한쌍의 검출 전극(30R, 30L)을 형성한다.

구동 전극층(29)은, 상술한 바와 같이 진동자부(23)를 구동시키는 소정의 구동 전압이 인가되는 전극으로서, 진동자부(23)의 폭 방향의 중앙 영역에 소정의 폭을 갖고 길이 방향의 거의 전역에 걸쳐 형성된다. 검출 전극(30)은, 진동자부(23)에 발생한 코리올리력을 검출하는 전극으로서, 구동 전극층(29)의 양측에 위치하며 길이 방향의 거의 전역에 걸쳐 상호 절연이 유지되어 평행하게 형성된다.

제2 전극층 패터닝 공정은, 제2 전극층(42)에 대하여 포토리소그래프 처리를 실시하여 도 21에 도시한 바와 같이 압전막층(41) 상에 구동 전극층(29)과 검출 전극(30)을 형성한다. 제2 전극층 패터닝 공정은, 구동 전극층(29)과 검출 전극(30)의 대응 부위에 레지스트층을 형성하고, 불필요한 부위의 제2 전극층(42)을 예를 들면 이온 에칭법 등에 의해 제거한 후에 레지스트층을 제거하는 등의 공정을 거쳐, 구동 전극층(29)과 검출 전극(30)을 패턴 형성한다. 제2 전극층 패터닝 공정은, 이러한 공정에 한정되지 않고, 반도체 프로세스에서 채용되고 있는 적절한 도전층 형성 공정을 이용하여 구동 전극층(29)이나 검출 전극(30)을 형성하도록 해도 되는 것은 물론이다.

구동 전극층(29)과 검출 전극(30)은, 도 21에 도시한 바와 같이 선단부와 함께 진동자부(23)의 근원으로 되는 근원 부위(43)에서도 동일하게 되도록 하여 형성된다. 이 제2 전극층 패터닝 공정에서는, 근원 부위(43)에서 일치된 구동 전극층(29)과 검출 전극(30)의 기초 단부에, 각각 폭이 넓은 리드 접속부(29-1, 30R-1, 30L-1)가 일체로 패턴 형성된다.

제2 전극층 패터닝 공정에서는, 제2 전극층(42)을 패터닝하여 예를 들면 길 이 치수 t12가 2㎜, 폭 치수 t13이 50㎛인 구동 전극층(29)을 형성한다. 그리고, 이 구동 전극층(29)을 사이에 두고, 도 21에 도시한 바와 같이 각각 폭 치수 t14가 10㎛인 제1 검출 전극(30R)과 제2 검출 전극(30L)을, 5㎛의 간격 치수 t15를 갖고 패턴 형성한다. 또한, 제2 전극층 패터닝 공정은, 길이 치수가 각각 50㎛, 폭 치수도 각각 50㎛로 한 리드 접속부(29-1, 30R-1, 30L-1)를 패턴 형성한다. 또한, 구동 전극층(29)과 검출 전극(30)은 상술한 치수값에 한정되는 것이 아니라, 진동자부(23)의 제2 주면 상에 형성하는 것이 가능한 범위에서 적절하게 형성된다.

계속해서, 상술한 압전막층(41)에 대하여 패터닝 처리를 실시하는 압전막층 패터닝 공정에 의해, 도 23 및 도 24에 도시하는 소정 형상의 압전 박막층(28)을 형성한다. 압전 박막층(28)은, 압전막층(41)에 대하여 상술한 구동 전극층(29)과 검출 전극(30)보다도 큰 면적의 부위를 남기도록 패터닝 처리를 실시하여 형성된다. 압전 박막층(28)은, 진동자부(23)에 대하여, 그 폭보다 약간 소폭이며 기초 단부로부터 선단부의 근방 위치에 걸쳐 형성된다.

압전막층 패터닝 공정은, 압전막층(41)에 대하여 포토리소그래프 처리를 실시하여 압전 박막층(28)의 대응 부위에 레지스트층을 형성하고, 불필요한 부위의 압전막층(41)을 예를 들면 불질산 용액을 이용한 습식 에칭법 등에 의해 제거한 후에, 레지스트층을 제거하는 등의 공정을 거쳐, 도 23 및 도 24에 도시하는 압전 박막층(28)을 형성한다. 또한, 상기의 예에서는 압전막층(41)을 습식 에칭법에 의해 에칭 처리를 실시하도록 하였지만, 이러한 방법에 한정되는 것이 아니라, 예를 들면 이온 에칭법이나 반응성 이온 에칭법(RIE : Reactive Ion Etching) 등의 적절한 방법을 실시함으로써 압전 박막층(28)을 형성하도록 해도 되는 것은 물론이다.

압전막층 패터닝 공정에서는, 압전 박막층(28)의 기초 단부가 도 23에 도시한 바와 같이 진동자부(23)의 근원으로 되는 근원 부위(43)에서 구동 전극층(29)과 검출 전극(30)과 거의 동형으로 되도록 하여 형성된다. 그리고, 압전 박막층(28)은, 기초 단부로부터 구동 전극층(29)이나 검출 전극(30)의 리드 접속부(29-1, 30R-1, 30L-1)보다 약간 큰 면적을 갖고 단자 접수부(28-1)가 일체로 패턴 형성된다.

압전막층 패터닝 공정은, 길이 치수 t18이 구동 전극층(29)이나 검출 전극(30)보다 약간 긴 2.2㎜, 폭 치수 t19가 90㎛인 압전 박막층(28)을 패턴 형성한다. 압전 박막층(28)의 기초 단부에 형성되는 단자 접수부(28-1)는, 구동 전극층(29)이나 검출 전극(30)의 리드 접속부(29-1, 30R-1, 30L-1)의 주위에 5㎛의 폭 치수를 갖고 패터닝된다. 또한, 압전 박막층(28)은 상술한 치수값에 한정되는 것이 아니라, 구동 전극층(29)이나 검출 전극(30)보다도 큰 면적을 갖고 진동자부(23)의 제2 주면(23-2) 상에 형성하는 것이 가능한 범위에서 적절하게 형성된다.

그리고, 제1 전극층(40)에 대하여, 상술한 제2 전극층 패터닝 공정과 마찬가지의 패터닝 처리를 실시하는 제1 전극층 패터닝 공정에 의해, 도 25 및 도 26에 도시한 바와 같이 기준 전극층(27)을 패턴 형성한다. 제1 전극층 패터닝 공정은, 기준 전극층(27)의 대응 부위에 레지스트층을 형성하고, 불필요한 부위의 제1 전극층(40)을 예를 들면 이온 에칭법 등에 의해 제거한 후에 레지스트층을 제거하는 등의 공정을 거쳐, 기준 전극층(27)을 패턴 형성한다. 또한, 제1 전극층 패터닝 공 정은, 이러한 공정에 한정되지 않고, 반도체 프로세스에서 채용되어 있는 적절한 도전층 형성 공정을 이용하여 기준 전극층(27)을 형성하도록 해도 되는 것은 물론이다.

제1 전극층 패터닝 공정에서는, 진동자부(23)의 제2 주면 상에서 그 폭보다 약간 소폭이며 압전 박막층(28)보다도 큰 폭을 갖는 기준 전극층(27)을 형성한다. 기준 전극층(27)의 기초 단부는, 도 25에 도시한 바와 같이 진동자부(23)의 근원으로 되는 근원 부위(43)에서 구동 전극층(29)과 검출 전극(30) 및 압전 박막층(28)과 거의 동형으로 되도록 하여 형성된다. 이 제1 전극층 패터닝 공정에서는, 기초 단부로부터 측방으로 일체로 인출되어 기초부(22)의 형성 부위 상에 제1 리드(31A)와 그 선단부의 제1 단자부(25A)가 동시에 패턴 형성된다.

제1 전극층 패터닝 공정에서는, 길이 치수 t20이 2.3㎜, 폭 치수 t21이 94㎛로 되며, 압전 박막층(28)의 주위에 5㎛의 폭 치수를 갖고 기준 전극층(27)을 형성한다. 또한, 제1 전극층 패터닝 공정은, 기준 전극층(27)이 상술한 치수값에 한정되는 것이 아니라, 진동자부(23)의 제2 주면 상에 형성하는 것이 가능한 범위에서 적절하게 형성된다.

[평탄화층 형성 공정]

진동 소자 제조 공정에서는, 상술한 각 공정을 거쳐 기초부(22)의 형성 부위에 대응하여, 구동 전극층(29)과 검출 전극(30)의 리드 접속부(29-1, 30R-1, 30L-1) 및 단자부(25B∼25D)를 형성함과 함께, 이들 각 단자부(25)와 일체화되는 리드(31B∼31D)를 형성한다. 이 때, 리드(31B∼31D)를 리드 접속부(29-1, 30R-1, 30L- 1)와 원활하게 접속하기 위해, 도 27 및 도 28에 도시하는 평탄화층(24)을 형성한다.

리드 접속부(29-1, 30R-1, 30L-1)와 단자부(25B∼25D)를 접속하는 리드(31B∼31D)는, 도 29 및 도 30에 도시한 바와 같이 압전 박막층(28)의 단자 접수부(28-1)나 기준 전극층(27)의 단부를 통과하여 기초부(22)의 형성 부위를 주회하도록 하여 형성된다. 상술한 바와 같이 압전 박막층(28)은 압전막층(41)에 습식 에칭 처리를 실시하여 패터닝되기 때문에, 에칭 개소의 단부가 실리콘 기판(21)의 제2 주면(21-2)측을 향하여 역테이퍼 혹은 수직인 단부로 되어 있다. 따라서, 기초부(22)의 형성 부위에 리드(31B∼31D)를 직접 형성한 경우에, 상기 단부에서 단선을 발생시키는 경우가 있다. 또한, 기초부(22)의 형성 부위에 주회되어 있는 제1 리드(31A)와 리드(31B∼31D)의 절연을 유지할 필요도 있다.

평탄화층 형성 공정은, 기초부(22)의 형성 부위에 형성한 레지스트층에 포토리소그래프 처리를 실시하여, 리드 접속부(29-1, 30R-1, 30L-1)와 제1 리드(31A)를 피복하는 레지스트층을 패턴 형성한다. 패턴 형성된 레지스트층은, 예를 들면 160℃∼300℃ 정도의 가열 처리가 실시됨으로써 경화하여 평탄화층(24)을 구성한다. 평탄화층 형성 공정은, 폭 치수 t24가 200㎛, 길이 치수 t25가 50㎛, 두께 치수가 2㎛(도 28에서는 강조하여 도시하고 있음)의 평탄화층(24)을 형성한다. 또한, 평탄화층 형성 공정은, 이러한 공정에 한정되는 것이 아니라, 반도체 프로세스 등에 실시되는 적절한 레지스트층 형성 공정이나 적절한 절연성 재료를 이용하여 평탄화층(24)을 형성하도록 해도 된다.

[배선층 형성 공정]

다음으로, 기초부(22)의 형성 부위에 상술한 제2 단자부(25B)∼제4 단자부(25D) 및 제2 리드(31B)∼제4 리드(31D)를 형성하는 배선층 형성 공정이 실시된다. 배선층 형성 공정은, 기초부(22)의 형성 부위에 전체면에 걸쳐 감광성의 포토레지스트층을 형성함과 함께, 이 포토레지스트층에 대하여 포토리소그래프 처리를 실시하여 제2 단자부(25B)∼제4 단자부(25D)나 제2 리드(31B)∼제4 리드(31D)에 대응하는 개구 패턴을 형성하고, 또한 스퍼터링에 의해 각 개구부 내에 도체층을 형성하여 배선층을 형성한다. 배선층 형성 공정은, 소정의 도체부를 형성한 후에, 포토레지스트층을 제거하여 도 29 및 도 30에 도시하는 제2 단자부(25B)∼제4 단자부(25D) 및 제2 리드(31B)∼제4 리드(31D)를 패턴 형성한다.

이 배선층 형성 공정에서는, 실리콘 산화막(33B)에 대한 밀착성의 향상을 도모하는 티탄층이나 알루미나층이 기초층으로서 형성된 후에, 이 티탄층 상에 전기 저항이 낮고 저코스트의 구리층이 형성된다. 이 예에서는, 예를 들면 티탄층이 20㎚의 두께로 형성되고, 구리층이 300㎚의 두께로 형성된다. 또한, 배선층 형성 공정은, 이러한 공정에 한정되지 않고, 예를 들면 반도체 프로세스에서 범용되는 각종 배선 패턴 형성 기술에 의해 배선층을 형성하도록 해도 된다.

[절연 보호층 형성 공정]

계속해서, 상술한 공정을 거쳐 주면 상에 단자부(25)와 리드(31)를 형성한 기초부(22)와, 각 전극층과 압전 박막층(28)을 형성한 진동자부(23)의 주면 상에 3층 구성의 절연 보호층(45)을 형성하는 절연 보호층 형성 공정이 실시된다. 절연 보호층 형성 공정은, 레지스트층 형성 공정과, 레지스트층 패터닝 형성 공정과, 제1 알루미나층 형성 공정과, 산화 실리콘층 형성 공정과, 제2 알루미나층 형성 공정과, 레지스트층 제거 공정을 갖는다.

절연 보호층 형성 공정은, 레지스트층 형성 공정과 레지스트층 패터닝 형성 공정을 거쳐, 도 31에 도시한 바와 같이 실리콘 기판(21)의 제2 주면 상에 절연 보호층(45)의 형성 부위를 개구한 레지스트층(44)을 형성한다. 레지스트층 형성 공정은, 실리콘 기판(21) 상에 전체면에 걸쳐 감광성 레지스트제를 도포하여 레지스트층(44)을 형성한다. 레지스트층 패터닝 형성 공정은, 레지스트층(44)에 대하여 포토리소그래프 처리를 실시하여 절연 보호층(45)의 형성 영역에 대응하는 부위를 개구하여 절연 보호층 형성 개구부(44A)를 형성한다. 또한, 레지스트층(44)은, 도시를 생략하지만 단자부(25)의 대응 부위가 각각 원형으로 남겨진다.

절연 보호층 형성 공정은, 스퍼터법에 의해 제1 알루미나층(46)과 산화 실리콘층(47)과 제2 알루미나층(48)을 적층 형성함과 함께, 불필요한 스퍼터 형성막을 레지스트층(44)과 함께 제거하여 레지스트층(44)의 절연 보호층 형성 개구부(44A) 내에 3층 구조의 스퍼터 형성층을 남기는 소위 리프트 오프법에 의해 원하는 절연 보호층(45)을 형성한다. 또한, 도 32∼도 34에서는, 절연 보호층 형성 개구부(44A)에 형성되는 각 스퍼터막만을 도시하고 있지만, 이 절연 보호층 형성 개구부(44A)를 구성하는 레지스트층(44) 상에도 마찬가지로 하여 스퍼터막이 형성되는 것은 물론이며, 이들 스퍼터막은 레지스트층 제거 공정에 의해 레지스트층(44)과 함께 일괄하여 제거된다.

제1 알루미나층 형성 공정은, 알루미나의 스퍼터링을 실시하여, 도 32에 도시한 바와 같이 상술한 절연 보호층 형성 개구부(44A)의 내부에 제1 알루미나층(46)을 형성한다. 제1 알루미나층(46)은, 50㎚ 정도의 두께 치수 t26로써 형성되며, 절연 보호층 형성 개구부(44A) 내에서 상술한 바와 같이 실리콘 기판(21)이나 구동 전극층(29) 혹은 검출 전극(30)과의 밀착성을 향상시키는 기초 금속층으로서 기능한다.

산화 실리콘층 형성 공정은, 산화 실리콘의 스퍼터링을 실시하여, 도 33에 도시한 바와 같이 상술한 제1 알루미나층(46) 상에 산화 실리콘층(47)을 형성한다. 산화 실리콘층 형성 공정은, 스퍼터 수조 내에서의 아르곤압이 0.35Pa를 방전 한계의 하한으로 하기 때문에, 아르곤압을 하한값보다 약간 고압으로 한 0.4Pa로 설정하여 산화 실리콘의 스퍼터링을 행하여, 고밀도의 산화 실리콘막(47)을 형성한다. 산화 실리콘막 형성 공정은, 구동 전극층(29)이나 검출 전극(30)의 적어도 2배의 두께를 가짐으로써 충분한 절연 보호 기능을 발휘하고, 또한 리프트 오프법에서 버어 발생율이 작은 범위의 두께인 1㎛ 이하의 두께 치수 t27를 갖는 산화 실리콘층(47)을 형성한다. 산화 실리콘층(47)은, 구체적으로는 750㎚의 두께 치수 t7로 형성된다.

제2 알루미나층 형성 공정은, 알루미나의 스퍼터링을 실시하여, 도 34에 도시한 바와 같이 상술한 산화 실리콘층(47) 상에 제2 알루미나층(48)을 전체면에 걸쳐 형성한다. 제2 알루미나층(48)은, 50㎚ 정도의 두께 치수 t28로써 형성되며, 후술하는 외형 홈 형성 공정에서 형성되는 레지스트층과의 밀착성을 향상시킴으로 써, 에칭제에 의한 산화 실리콘층(47)의 손상을 방지한다.

[외형 홈 형성 공정]

다음으로, 실리콘 기판(21)의 제1 주면(21-1) 상에, 도 34에 도시한 바와 같이 에칭 스톱층(70)을 형성하는 공정이 실시된다. 에칭 스톱층(70)은, 후술하는 외형 홈 형성 공정을 실리콘 기판(21)에 대하여 실시할 때에, 제1 주면(21-1)측에 플라즈마 집중이 발생하여 소정의 엣지 형상이 형성되지 않는 형상 불량의 발생을 억제하는 기능을 발휘한다. 에칭 스톱층 형성 공정은, 예를 들면 실리콘 기판(21)의 제1 주면(21-1) 상에, 스퍼터법에 의해 전체면에 걸쳐 두께가 500㎚ 정도의 산화 실리콘을 형성한다.

외형 홈 형성 공정은, 다이어프램부(38)를 관통하여 진동자부(23)의 외주부를 구성하는 외형 홈(39)을 형성한다. 외형 홈 형성 공정에서는, 도 35∼도 37에 도시한 바와 같이 다이어프램부(38)와 대향하는 실리콘 기판(21)의 제2 주면(21-2)측으로부터, 상술한 각 전극층을 적층 형성한 실리콘 기판(21)의 진동자부(23)의 한쪽측의 근원 부위(43)를 시단(39A)으로 하고, 진동자부(23)를 둘러싸도록 다른쪽측의 근원 부위(43)를 종단(39B)으로 하는 대략 コ자형의 관통홈으로 이루어지는 외형 홈(39)이 형성된다. 외형 홈(39)은, 상술한 바와 같이 200㎛의 폭 치수 t27을 갖고 형성된다.

외형 홈 형성 공정은, 구체적으로는 실리콘 산화막(33B)을 소정 형상의 コ자형으로 제거하여 실리콘 기판(21)의 제2 주면(21-2)을 노출시키는 제1 에칭 처리 공정과, 노출된 실리콘 기판(21)에 대하여 외형 홈(39)을 형성하는 제2 에칭 처리 공정으로 이루어진다.

제1 에칭 공정에서는, 실리콘 산화막(33B) 상에 전체면에 걸쳐 감광성의 포토레지스트층을 형성함과 함께, 이 포토레지스트층에 대하여 포토리소그래프 처리를 실시하여 상술한 각 전극층의 형성 영역을 포위하여 진동자부(23)의 외형 크기와 동일한 개구 치수를 갖는 コ자형의 개구 패턴을 형성한다. 제1 에칭 처리 공정은, 개구 패턴을 통해 노출된 실리콘 산화막(33B)을 이온 에칭에 의해 제거한다. 또한, 제1 에칭 처리 공정은, 예를 들면 습식 에칭에 의해 실리콘 산화막(33B)를 コ자형으로 제거하는 것도 가능하지만, 사이드 에칭에 의한 치수 오차의 발생을 고려하면, 이온 에칭이 적합하게 실시된다.

제2 에칭 공정에서는, 남겨진 실리콘 산화막(33B)이 레지스트막(에칭 보호막)으로서 이용된다. 제2 에칭 처리 공정은, 레지스트막(실리콘 산화막(33B))과의 선택비가 얻어지며, 또한 진동자부(23)의 외주부가 고정밀도의 수직면에 의해 구성되도록 하기 위해, 실리콘 기판(21)에 대하여 예를 들면 반응성 이온 에칭이 실시된다.

제2 에칭 처리 공정에는, 고밀도의 플라즈마를 생성하는 유도 결합형 플라즈마(ICP : Inductively Coupled Plasma)를 생성하는 기능을 갖는 반응성 이온 에칭(RIE) 장치가 이용된다. 제2 에칭 처리 공정은, 에칭 개소에 SF₆ 가스를 도입하는 에칭 처리와, C₄F₈ 가스를 도입하여 에칭한 개소에 외주벽을 보호하기 위한 보호막 형성 공정을 반복하는 Bosch(Bosch사) 프로세스가 이용되어, 매분 10㎛ 정도의 속 도로 수직의 내벽을 갖는 외형 홈(39)을 실리콘 기판(21)에 형성한다.

제2 에칭 처리 공정 후, 실리콘 기판(21)의 제1 주면(21-1)에 형성된 에칭 스톱층(70)을 제거하는 공정이 실시된다. 에칭 스톱층의 제거 공정은, 예를 들면 불화암모늄을 이용한 습식 에칭 처리에 의해 산화 실리콘으로 이루어지는 에칭 스톱층(70)을 제거한다. 또한, 에칭 스톱층 제거 공정은, 상술한 외형 홈 형성 공정에서 형성한 포토레지스트층을 제거하면 절연 보호층(45)도 제거되기 때문에, 에칭 스톱층(70)을 제거한 후에 해당 포토레지스트층의 제거가 행해지도록 한다.

[분극 처리 공정]

계속해서, 실리콘 기판(21) 상에 형성되는 각 진동 소자(20)의 압전 박막층(28)을 일괄하여 분극 처리하는 분극 처리 공정이 행해진다. 분극 처리를 위한 분극용 배선에는 Cu 배선이 이용된다. Cu 배선은, 후술하는 분극 처리를 행한 후에 습식 에칭 처리에 의해 용이하게 용해함으로써, 각 진동 소자(20)에 손상을 주지 않고 제거하는 것이 가능하다. 또한, 분극용 배선에 대해서는, Cu 배선에 한정되지 않고, 상술한 기능을 발휘하는 적절한 도전체에 의해 형성해도 되는 것은 물론이다.

Cu 배선의 형성에는, 예를 들면 포토리소그래프 처리에 의해 원하는 형상을 개구부로 하는 레지스트층을 실리콘 기판(21)의 제2 주면(21-2) 상에 패턴 형성한 후에, Cu층을 스퍼터법에 의해 성막함과 함께 불필요한 부위에 부착한 Cu층을 레지스트층과 함께 제거하는 리프트 오프법이 이용된다. Cu 배선은, 분극 처리 시의 도통을 확보하기 위해, 예를 들면 폭 치수가 30㎛ 이상, 두께가 400㎚ 정도로 한 다.

분극 처리 공정은, Cu 배선에 형성된 인가측 패드와 그라운드측 패드를 통해 각 진동 소자(20)를 외부 전원에 일괄하여 접속함으로써, 효율적으로 행하는 것이 가능하다. 또한, 분극 처리 공정은, 예를 들면 와이어 본딩법에 의해 각 패드와 외부 전원과의 접속을 행함과 함께, 20V-20min의 조건에서 통전을 행하여 분극 처리를 실시한다. 분극 처리 공정은, 이러한 조건에 한정되지 않고, 적절한 접속 방법이나 분극 조건에 의해 분극 처리를 실시하도록 해도 되는 것은 물론이다.

[금 범프 형성 공정]

다음으로, 금 범프 형성 공정이 행해진다. 진동 소자(20)는, 상술한 바와 같이 지지 기판(2)에 표면 실장되기 때문에, 각 단자부(25) 상에 금 범프(26)가 형성된다. 금 범프 형성 공정은, 각 단자부(25)에 금 와이어의 본딩 툴을 꽉 눌러 소정 형상의 스터드 범프를 형성한다. 금 범프 형성 공정에서는, 필요에 따라 기초부(22) 상에 소위 더미 범프도 형성된다. 또한, 금 범프(26)의 다른 형성 방법으로서는, 후술하는 도금 범프법이 있다.

도금 범프법은, 도 38의 (a)에 도시한 바와 같이 단자부(25) 상에 소정의 개구부(61)를 갖는 도금 레지스트층(62)을 형성하는 공정과, 도 38의 (b)에 도시한 바와 같이 금도금 처리에 의해 각 개구부(61) 내에 금 도금층(26)을 소정의 높이까지 성장시키는 금 도금 공정과, 도금 레지스트층(62)을 제거하는 공정을 포함한다. 또한, 금 범프 형성 공정에서는, 도금 처리의 조건에 따라 형성되는 금 범프(26)의 두께(높이)에 한계가 있어, 원하는 높이를 갖는 금 범프(26)를 형성할 수 없는 경 우도 있다. 금 범프 형성 공정에서는, 1번의 도금 처리에 의해 원하는 금 범프(26)를 얻을 수 없는 경우에, 제1 층의 금 도금층을 전극으로 하는 2회 도금 처리를 실시하여 소위 단차가 있는 금 범프(26)를 형성하도록 해도 된다.

또한, 범프 형성 공정에 대하여, 상술한 방법에 한정되지 않고, 반도체 프로세스에서 실시되어 있는 예를 들면 증착법이나 전사법 등에 의해 범프 형성을 행하도록 해도 된다. 또한, 진동 소자 제조 공정에서는, 상세 내용을 생략하지만, 금 범프(26)와 단자부(25)의 밀착성을 향상시키기 위해, TiW, TiN 등의 소위 범프 기초 금속층이 형성된다.

[절단 공정]

계속해서, 실리콘 기판(21)으로부터 각 진동 소자(20)를 절단하는 절단 공정이 실시된다. 절단 공정에서는, 예를 들면 다이아몬드 컷터 등에 의해 기초부(22)의 대응 부위를 절단함으로써, 각 진동 소자(20)의 절단이 행해진다. 절단 공정에서는, 다이아몬드 컷터에 의해 절단홈을 형성한 후에, 실리콘 기판(21)을 구부려 절단한다. 또한, 절단 공정은, 지석이나 연삭에 의해 실리콘 기판(21)의 면방위를 이용하여 절단을 행하도록 해도 된다.

상술한 진동 소자 제조 공정에서는, 예를 들면 기초부(22)를 공통으로 하고, 이 기초부(22)의 인접하는 측면에 진동자부를 각각 일체로 형성함으로써 2축의 검출 신호를 얻는 2축 일체형 진동 소자와의 비교에서, 실리콘 기판(웨이퍼)(21)으로부터의 획득수를 대폭 향상시키는 것을 가능하게 한다.

[실장 공정]

이상의 공정을 거쳐 제조된 진동 소자(20)는, 실리콘 기판(21)의 제2 주면(21-2)측을 실장면으로 하여, 지지 기판(2)의 제1 주면(2-1) 상에 표면 실장법에 의해 실장된다. 진동 소자(20)는, 각 단자부(25)에 설치된 금 범프(26)를 지지 기판(2)측의 상대하는 랜드(4)에 위치 정렬된다. 이 때, 진동 소자(20)는, 상술한 바와 같이 위치 정렬용 마크(32)가 판독되어, 실장기에 의해 위치와 방향이 고정밀도로 위치 결정된다.

진동 소자(20)는, 지지 기판(2)에 눌려진 상태에서 초음파가 인가되어, 각 금 범프(26)가 상대하는 랜드(4)에 용착됨으로써 지지 기판(2)의 제1 주면(2-1) 상에 실장된다. 지지 기판(2)에는, 제1 주면(2-1) 상에 IC 회로 소자(7)나 전자 부품(8)이 실장되며, 진동 소자(20)에 대하여 후술하는 조정 공정이 행해진 후, 커버 부재(15)가 부착됨으로써 진동형 자이로센서(1)가 완성된다.

이상과 같이, 본 실시 형태에서는, 기초부(22)에 진동자부(23)를 일체로 형성하여 이루어지는 다수개의 진동 소자(20)를 실리콘 기판(21)에 일괄하여 제작하고, 각각을 개개로 절단하도록 하고 있다. 그리고, 지지 기판(2)의 제1 주면(2-1) 상에, 동일 형상의 제1 진동 소자(20X)와 제2 진동 소자(20Y)를 90° 서로 다른 2축 상에 실장함으로써, 해당 2축의 검출 신호를 얻는 진동형 자이로센서(1)가 제작된다.

[조정 공정]

진동 소자 제조 공정에서는, 상술한 바와 같이 유도 결합형 플라즈마를 이용한 에칭 처리를 실시하여 실리콘 기판(21)으로부터 각 진동 소자(20)의 진동자부 (23)를 각각 고정밀도로 잘라 내도록 하지만, 재료 획득의 수율 등의 조건에 따라 각 진동자부(23)가 플라즈마의 출사 중심선 상에 대하여 모두 좌우 대칭으로 위치하여 형성되기 어렵다. 이 때문에, 각 진동 소자(20)의 위치 어긋남이나 그 밖의 다양한 공정 조건 등에 의해 각 진동자부(23)의 형상에 변동이 발생하는 경우가 있다. 진동 소자(20)는, 예를 들면 진동자부(23)의 단면 형상이 사다리꼴 형상 또는 평행 사변형 형상으로 형성된 경우에, 정규의 사각형 형상의 진동자부(23)와의 비교에서 수직의 상하 진동으로부터 어긋나서 중심축선에 대하여 질량이 작은 측으로 기운 상태로 진동 동작을 행하게 된다.

따라서, 진동자부(23)의 소정 개소에 레이저 가공을 실시하여 질량이 큰 측을 연삭함으로써 진동 상태를 교정하는 조정 공정이 실시된다. 조정 공정은, 미세한 크기로 형성되는 진동자부(23)의 단면 형상을 직접 시인하는 것이 곤란하기 때문에, 절단한 개개의 진동 소자(20)에 대하여 소정의 세로 공진 주파수로 진동자부(23)를 진동 동작시켜 좌우의 검출 신호의 크기를 비교하는 방법에 의해, 진동자부(23)의 단면 형상의 변동을 확인한다. 조정 공정은, 좌우의 검출 신호에 차이가 발생하고 있는 경우에, 레이저 가공에 의해 작은 검출 신호를 출력하는 쪽의 진동자부(23)의 일부를 연삭한다.

조정 공정은, 예를 들면 대상으로 하는 진동 소자(20)에 대하여, 조정 전에 도 39의 (a)에 도시한 바와 같이 발진 회로(71)의 발진 출력 G0을 구동 전극층(29)에 인가함으로써 진동 소자(20)를 세로 공진 상태에서 구동시킨다. 조정 공정은, 한쌍의 검출 전극층(30L, 30R)으로부터 얻는 검출 신호 Gl0, Gr0을 가산 회로(72) 에 의해 가산하고, 그 가산 신호를 발진 회로(71)에 귀환시킨다. 그리고, 검출 전극(30L, 30R)으로부터 얻는 검출 신호 Gl0, Gr0에 기초하여, 발진 회로(71)의 발진 주파수를 세로 공진 주파수 f0으로 하여 측정함과 함께 검출 신호 Gl0, Gr0의 차를 차분 신호로서 측정한다.

또한, 조정 공정은, 도 39의 (b)에 도시한 바와 같이 발진 회로(71)의 발진 출력 G1을 검출 전극(30L)에 인가함으로써 진동 소자(20)를 가로 공진 상태에서 구동시킨다. 조정 공정은, 검출 전극(30R)로부터 얻는 검출 신호 Gr-1을 발진 회로(71)에 귀환시킴과 함께, 검출 신호 Gr-1에 기초하여, 발진 회로(71)의 발진 주파수를 가로 공진 주파수 f1로서 측정한다. 또한, 가로 공진 주파수는, 검출 신호 Gr-1로부터 얻는 가로 공진 주파수 f1과 검출 신호 Gl-1로부터 얻는 가로 공진 주파수 f2는 동일하기 때문에, 검출 전극(30L, 30R) 중 어느 한쪽의 접속 상태에서 행하도록 하면 된다.

또한, 조정 공정은, 도 39의 (c)에 도시한 바와 같이 발진 회로(71)의 발진 출력 G2를 검출 전극(30R)에 인가함으로써 진동 소자(20)를 가로 공진 상태에서 구동시킨다. 조정 공정은, 검출 전극(30L)으로부터 얻는 검출 신호 Gl-2를 발진 회로(71)에 귀환시킴과 함께, 검출 신호 Gl-2에 기초하여, 발진 회로(71)의 발진 주파수를 가로 공진 주파수 f2로서 측정한다. 조정 공정은, 상술한 각 측정에 의해 얻은 세로 공진 주파수 f0과 가로 공진 주파수 f1, f2의 주파수차를 이조도로 하고, 이조도가 소정의 범위인지의 여부를 판정한다. 또한, 조정 공정은, 검출 전극(30L, 30R)으로부터 검출되는 차분 신호가 소정의 범위인지의 여부를 판정한다.

조정 공정은, 상술한 이조도나 차분 신호의 판정 결과에 기초하여, 그 크기로부터 진동자부(23)에 대한 조정 가공 위치를 결정하고 레이저 조사를 행하여 일부를 연삭하여 조정을 행한다. 조정 공정은, 이하 마찬가지의 측정·레이저 가공을, 이조도와 차분 신호가 목표값에 도달할 때까지 실시한다.

조정 공정에는, 스폿 직경을 조정 가능한 파장 532㎚의 레이저를 출사하는 레이저 장치가 이용된다. 조정 공정은, 진동 소자(20)의 진동자부(23)에 대하여, 예를 들면 측면과 제1 주면(23-1)에 걸치는 능선 부위에 대하여 길이 방향의 적절한 장소에 레이저를 조사함으로써 조정을 행한다. 진동 소자(20)는, 진동자부(23)의 기단부로부터 선단부을 향할수록 레이저 조사에 의한 조정의 변화량이, 주파수차, 검출 신호 밸런스 모두 작기 때문에, 기초 단부측에서 대략적인 조정을 행하고, 선단부측에서 미세 조정을 행하는 것이 가능하다.

그리고, 이 조정 공정은 진동 소자(20)가 지지 기판(2)에 실장된 상태에서 행해지기 때문에, 실장 전에 해당 조정을 행하였을 때의 실장 후에서의 재조정이 불필요하게 되어, 진동형 자이로센서(1)의 생산성이 높아진다. 이 경우, 조정용 레이저가 조사되는 영역은 진동자부(23)의 상면(23-2)측이기 때문에, 실장 후의 조정 작업성이 우수하다. 또한, 이 진동자부(23)의 상면(23-2)은 압전층이나 전극층이 형성되어 있지 않은 면이기 때문에, 레이저 가공 시에 발생하는 열에 의해 압전 박막층(28)의 특성이 변화되거나, 분극 상태가 변화되는 등의 영향을 최대한 방지하는 것이 가능하다.

그런데, 진동형 자이로센서(1)는, 진동 소자(20)가, 구동 전극층(29)에 대하 여 구동 검출 회로부(50)로부터 소정 주파수의 교류 전압이 인가됨으로써, 진동자부(23)가 고유의 진동수를 갖고 진동한다. 진동자부(23)는, 두께 방향인 세로 방향으로 세로 공진 주파수로 공진함과 함께 폭 방향인 가로 방향으로도 가로 공진 주파수로 공진한다. 진동 소자(20)는, 세로 공진 주파수와 가로 공진 주파수의 차인 이조도가 작을 수록 고감도 특성을 갖는다. 진동형 자이로센서(1)는, 상술한 바와 같이 결정 이방성 에칭 처리나 반응성 이온 에칭 처리를 실시하여 진동자부(23)의 외주부를 정밀도 좋게 형성함으로써 고이조도화가 도모되고 있다.

진동 소자(20)는, 진동자부(23)의 길이 치수 t5의 정밀도에 따라 세로 공진 주파수 특성에 큰 영향이 발생한다. 진동 소자(20)는, 상술한 바와 같이 진동자부(23)의 길이 치수 t5를 규정하는 근원 부위(43)가, 결정 이방성 에칭 처리를 실시함으로서 형성되는 다이어프램부(38)의 (100)면 및 55°의 각도를 이루는 에칭 경사면(133)인 (111)면과, 평탄면인 경계선에 「어긋남」이 발생한 경우에, 이 「어긋남」량에 따라 이조도가 커지게 된다.

즉, 진동 소자(20)는, 이러한 「어긋남」량이, 결정 이방성 에칭 처리 시의 실리콘 산화막(33B) 상에 형성하는 레지스트막 패턴과, 반응성 이온 에칭 처리 시의 레지스트막 패턴의 위치 어긋남이 원인으로 된다. 따라서, 진동 소자(20)는, 예를 들면 공정 중에 실리콘 기판(21)의 제1, 제2 주면(21-1, 21-2)을 동시에 관찰 가능한 양면 얼라이너 장치에 의해 위치 결정하는 대응을 도모하도록 해도 된다. 또한, 진동 소자(20)는, 실리콘 기판(21)의 제1 주면(21-1) 상이나 제2 주면(21-2) 상에 적절한 위치 결정용 패턴이나 마크를 형성하고, 이들을 기준으로 하여 다른쪽 주면의 위치 규제를 행하는 얼라인먼트 장치에 의해 위치 결정하는 대응을 도모하도록 해도 된다. 진동 소자(20)는, 이러한 위치 결정의 대응이 지지 기판(2)에의 실장 공정에서도 적용 가능하다.

또한, 진동 소자(20)는, 상술한 「어긋남」량이 약 30㎛ 정도보다도 작은 범위이면, 세로 공진 주파수와 가로 공진 주파수가 거의 일치한다. 따라서, 진동 소자(20)는, 약간 정밀도가 높은 에칭 공정을 실시함으로써 실질적인 「어긋남」량에 의한 이조도 특성의 저하를 억제하는 것이 가능하여, 상술한 얼라인먼트 장치를 이용한 대응을 불필요로 하여 제조된다.

[한쌍의 진동 소자의 효과]

진동 소자 제조 공정에서는, 상술한 바와 같이 기초부(22)에 진동자부(23)를 일체로 형성하여 이루어지는 다수개의 진동 소자(20)를 실리콘 기판(21)에 일괄하여 제작하고 각각을 절단하도록 한다. 진동 소자 제조 공정에서는, 지지 기판(2)의 주면 상에 2축 상에 위치하여 실장되어 2축의 검출 신호를 얻는 진동형 자이로센서(1)에 구비되는 동일 형상의 제1 진동 소자(20X)와 제2 진동 소자(20Y)를 제작한다.

진동 소자 제조 공정에서는, 예를 들면 기초부(22)를 공통으로 하여, 이 기초부(22)가 인접하는 측면에 진동자부를 각각 일체로 형성함으로써 2축의 검출 신호를 얻는 2축 일체형 진동 소자와의 비교에서, 실리콘 기판(웨이퍼)(21)으로부터의 획득수를 대폭 향상시키는 것을 가능하게 한다. 각 부가 상술한 치수값을 갖는 진동 소자(20)와, 동등한 기능을 갖는 2축 일체형 진동 소자를 제작한 경우의 획득 수의 비교를 도 40에 도시한다.

진동 소자(20)는, 도 40으로부터 명백해지는 바와 같이 3㎝각의 실리콘 기판을 이용한 경우에 총계 60개(2개 사용으로 되기 때문에 진동형 자이로센서(1)가 30개분)가 제작되어, 반도체 프로세스의 양산 공정에서 일반적으로 이용되는 4인치 직경의 웨이퍼를 이용한 경우에 총계 1200개(동 600개분)가 제작되며, 또한 5인치 직경의 웨이퍼를 이용한 경우에는 총계 4000개(동 2000개분)가 제작된다. 한편, 2축 일체형 진동 소자는, 3㎝각의 실리콘 기판을 이용한 경우에 총계 20개가 제작되며, 4인치 직경의 웨이퍼를 이용한 경우에 300개가 제작되고, 또한 5인치 직경의 웨이퍼를 이용한 경우에는 총계 800개가 제작된다. 진동 소자(20)는, 재료의 수율을 대폭 향상시켜, 코스트 저감이 도모되도록 된다.

진동형 자이로센서에서는, 상술한 바와 같이 지지 기판(2)에 2축의 검출 신호를 얻는 제1 진동 소자(20X)와 제2 진동 소자(20Y)를 직교하는 2축 상에 위치하여 실장한다. 진동형 자이로센서(1)에서는, 한쪽의 진동 소자의 진동 동작이 다른쪽의 진동 소자에 영향을 미치게 하여 소위 2축간 간섭의 발생이 고려된다. 도 41은, 제1 진동 소자(20X)와 제2 진동 소자(20Y)를 방향을 바꿔 지지 기판(2)에 실장한 경우에, 크로스토크를 측정한 결과를 나타낸다.

도 41에서 타입1은, 제1 진동 소자(20X-1)와 제2 진동 소자(20Y-1)가, 각각의 진동자부(23X-1, 23Y-1)를 상호 마주 보도록 하여 지지 기판(2)의 대각 위치의 코너부에 기초부(22X-1, 22Y-1)가 고정되어 실장된다. 타입2는, 제1 진동 소자(20X-2)와 제2 진동 소자(20Y-2)가, 동일 코너부에서 각각의 기초부(22X-2, 22Y-2) 를 고정함과 함께 진동자부(23X-2, 23Y-2)를 서로 직교하는 측연을 따라 연장시키도록 하여 지지 기판(2)에 실장된다. 타입3은, 제1 진동 소자(20X-3)가 있는 코너부에 기초부(22X-3)를 고정하고 진동자부(23X-3)를 인접하는 한쪽의 코너부를 향하게 하여 지지 기판(2)에 실장함과 함께, 제2 진동 소자(20Y-3)가 인접하는 코너부에 기초부(22Y-3)를 고정하고 진동자부(23Y-3)를 제1 진동 소자(20X-3)를 향하게 하여 지지 기판(2)에 실장한다. 또한, 도 41에는 비교예로서, 상술한 2축 일체형의 진동 소자(타입0)(60)에 대한 크로스토크값을 나타낸다. 크로스토크의 단위는, dbm(데시벨 실효값)이다.

도 41에 도시한 바와 같이, 타입0의 진동 소자(60)의 크로스토크값은 -50dbm, 타입1의 진동 소자(20X-1, 20Y-1)의 크로스토크값은 -70dbm, 타입2의 진동 소자(20X-2, 20Y-2)의 크로스토크값은 -60dbm, 타입3의 진동 소자(20X-3, 20Y-3)의 크로스토크값은 -72dbm이었다.

본 발명에 따른 타입1∼3의 진동형 자이로센서에서는, 타입0의 2축 일체형의 진동 소자(60)에 대하여, 실장 상태에 상관없이 최소라도 -10dbm 정도의 개선이 도모된다. 진동형 자이로센서(1)는, 독립된 2개의 진동 소자(20)를 구비함으로써, 검출 신호에 대한 2축간의 간섭 신호를 1㎷ 정도로 억제할 수 있다. 이에 대하여, 2축 일체형의 진동 소자를 구비한 진동형 자이로센서에서는, 검출 신호에 대한 2축간의 간섭 신호가 10㎷ 정도로 되어, 검출 특성을 저하시킨다.

또한, 본 실시 형태의 진동형 자이로센서(1)에서는, 제1 진동 소자(20X)와 제2 진동 소자(20Y)를 타입1과 같이 배치하여 지지 기판(2)에 실장함으로써, 2축간 간섭이 가장 작은 결과를 얻었다. 진동형 자이로센서(1)에서는, 지지 기판(2)에 대하여 어떠한 위치에 제1 진동 소자(20X)와 제2 진동 소자(20Y)를 탑재하도록 해도 되지만, 소형의 IC 회로 소자(7)나 다수개의 전자 부품(8)의 실장이나 배선 패턴(5)의 인출을 고려하면, 상술한 각 타입과 같이 지지 기판(2)의 코너부에 기초부(22)를 고정하여 실장하는 것이 가장 실장 효율의 향상이 도모된다.

진동형 자이로센서(1)에서는, 각 진동 소자(20)에 각각 위치 정렬용 마크(32)를 설치하고, 이 위치 정렬용 마크(32)를 인식하여 2개의 제1 진동 소자(20X)와 제2 진동 소자(20Y)를 실장기에 의해 지지 기판(2)의 직교하는 2축 상에 상호 마주 보게 하는 자세로 실장한다. 진동형 자이로센서(1)에서는, 각 진동 소자(20)의 진동자부(23)가 위치 어긋남을 발생하지 않도록 하여 지지 기판(2)에 실장할 필요가 있다. 도 42는, 각 진동 소자(20)의 위치 어긋남(중심축에 대한 어긋남 각도의 분포)을 나타낸 히스토그램으로서, 횡축은 어긋남 각도(deg), 종축은 수량이다. 위치 정렬용 마크(32)를 인식하여 실장을 행한 경우를 도 42의 (a)에, 진동 소자(20)의 외형 형상으로 인식하여 실장을 행한 경우를 도 42의 (b)에 도시한다. 진동형 자이로센서(1)에서는, 도 42로부터 명백해지는 바와 같이 위치 정렬용 마크(32)에 의해 고도의 인식이 행해짐으로써, 각 진동 소자(20)가 지지 기판(2)에 대하여 각도 어긋남 발생의 변동도 적고 또한 어긋남 각도도 작은 범위에서 고정밀도로 실장된다. 따라서, 진동형 자이로센서(1)에서는, 각 진동 소자(20)에 의해 고정밀도이며 또한 안정된 손 떨림의 검출 동작이 행해지게 된다.

또한, 상술한 실시 형태에서는, 지지 기판(2)의 제1 주면(2-1)에 한쌍의 진 동 소자(20X, 20Y)를 각각의 진동자부(23)가 상호 직교하는 축 방향을 향하도록 실장함으로써, 2축 방향의 각속도를 검출하도록 하였다. 이 대신에, 공통의 지지 기판(2) 상에 3개 이상의 진동 소자를 각각 서로 다른 축 방향을 향하게 하여 실장함으로써, 마찬가지의 2축 방향의 각속도 검출을 행하도록 해도 된다. 예를 들면, 공통의 지지 기판 상에 3개의 진동 소자를 각각의 진동자부가 120°의 각도차를 갖도록 실장하도록 해도 된다.

또한, 이상과 같이 구성되는 본 실시 형태의 진동형 자이로센서(1)를 2개 준비하고, 이들을 비디오 카메라 등의 본체 기기의 내부에 상호 직교하는 면에 실장하도록 하면, 전후 방향, 가로 방향 및 상하 방향의 3축 방향의 각속도 검출을 동시에 행하는 것이 가능하게 된다.

[크로스토크]

진동 소자(20)의 동작 주파수는 수㎑ 내지 수백㎑의 범위에서 설정 가능하고, 이 2축 각속도 센서(진동형 자이로센서(1))에서는, 2개의 진동 소자(20X, 20Y)의 동작 주파수 (fx, fy)를 변화시켜 주파수차 (fx-fy)에 의한 간섭 신호의 크기를 측정한 결과, 도 43에 도시하는 결과가 얻어졌다. 도 43에서, 횡축은 진동 소자(20X, 20Y)의 동작 주파수차 (fx-fy), 종축은 센서 출력(직류)에 중첩되는 교류의 노이즈 성분 Vo(노이즈를 나타내는 교류 파형의 상 진폭 피크와 하 진폭 피크 사이의 크기)를 나타내고 있으며, 여기서는 축간 크로스토크로 칭한다.

주파수차 (fx-fy)가 1㎑ 미만에서는 크로스토크값은 1500㎷pp 이상에 도달하여 안정된 각속도 검출을 행할 수 없게 된다. 이에 대하여, 주파수차를 1㎑ 부근 에서 크로스토크값은 500㎷pp로 현저하게 저감되기 시작하고, 주파수차 1.4㎑에서 200㎷pp, 2㎑ 이상에서 100㎷pp 이하로까지 저하시킬 수 있다. 도 43의 결과로부터, 주파수차 (fx-fy)를 1㎑ 이상으로 함으로써 축간 크로스토크가 현저하게 저감되는 것을 알 수 있다. 2개의 진동 소자(20X, 20Y)의 동작 주파수 (fx, fy)를 1㎑ 이격한 2종류의 샘플을 제작한 결과, 매우 안정적으로 동작하는 2축 각속도 센서를 얻을 수 있었다.

샘플1 제1 진동 소자(20X)의 동작 주파수 37㎑

제2 진동 소자(20Y)의 동작 주파수 36㎑

샘플2 제1 진동 소자(20X)의 동작 주파수 40㎑

제2 진동 소자(20Y)의 동작 주파수 39㎑

또한, 도 43에 도시한 바와 같이, 주파수차 (fx-fy)를 2㎑ 내지 3㎑로 설정함으로써, 한쌍의 진동 소자(20X, 20Y) 사이의 크로스토크에 의한 영향을 회피할 수 있다. 따라서, 2㎑ 이상의 주파수차를 갖고 각 진동 소자(20X, 20Y)를 구동함으로써, 센서 출력의 한층 더한 고정밀도화를 도모할 수 있다.

또한, 본 실시 형태의 진동형 자이로센서는, 이들 진동 소자(20)와 본체 기기측에 내장되는 다른 전자 부품(센서 등) 사이의 크로스토크에 의한 영향도 받는 경우가 있지만, 이러한 영향을 미치지 않는 주파수를 진동 소자의 구동 주파수로서 선정할 수 있도록, 구동 주파수가 서로 다른 복수의 진동 소자를 미리 준비해 두는 것이 바람직하다. 구체적으로는, 구동 주파수가 예를 들면 35㎑ 이상 60㎑ 이하의 범위에서 진동 소자를 복수종 준비해 두고, 한쌍의 진동 소자간은 물론, 본체 기기 에 내장되는 다른 전자 부품과의 크로스토크를 회피할 수 있는 상호 1㎑ 이상(바람직하게는 2㎑ 이상) 이격된 2개의 동작 주파수의 소자를 선택한다.

각 진동 소자(20X, 20Y)의 동작 주파수의 조정은, 예를 들면 진동 소자(20)의 조정 공정에서, 이조도(세로 공진 주파수와 가로 공진 주파수의 주파수차)와 좌우의 검출 신호 밸런스 등의 각종 진동 특성의 조정을 행한 후, 진동자부(23)의 선단측에 마찬가지의 레이저 트리밍을 실시하여 공진 주파수의 조정을 행하도록 하고 있다.

진동 소자(20)의 진동자부(23)는 외팔보 형상의 진동자이기 때문에, 공진 주파수는 하기의 수학식으로 나타낸 바와 같이, 보의 길이의 2승에 반비례한다. 수학식 중, fn은 외팔보의 공진 주파수, E는 영율, I는 보의 단면 2차 모멘트, ρ는 밀도, A는 보의 단면적, L은 보의 길이, λ는 비례 계수이다. 이에 의해, 진동자부(23)의 선단 부분을 레이저 트리밍하여, 보의 강성 및 실효적인 길이를 감함으로써, 보의 공진 주파수를 증가시킬 수 있다.

한편, 해당 공진 주파수의 조정 시, 먼저 조정된 이조도가 변동되는 것은 피해야만 한다. 도 44는, 레이저 가공 깊이 11㎛, 보 길이 1.9㎜인 경우에서의 보의 가공 위치와 공진 주파수 및 이조도의 변화를 측정하여 얻어진 각 점의 데이터의 플롯도(그래프)이다. 보의 근원(진동자부(23)의 기초 단부 위치)으로부터 1.6㎜ 이상(진동자부(23)의 전체 길이의 4/5 이상) 떨어진 위치를 레이저 가공함으로써, 이조도(93㎐)를 변화시키지 않고 공진 주파수를 증가시킬 수 있다.

이상의 결과로부터, 도 45에 도시한 바와 같이 진동자부(23)의 상면(23-1)측에서, 그 근원 부위보다 해당 진동자부(23)의 전체 길이의 4/5 이상 떨어진 위치를 공진 주파수 조정용의 레이저 가공 오목부(가공 흔적)(90)의 형성 영역으로 하고, 이 이외의 영역을 이조도 조정용의 레이저 가공 오목부(80)의 형성 영역으로 한다.

이에 의해, 이조도를 변동시키지 않고 각각의 진동 소자(20X, 20Y)의 공진 주파수를 서로 다른 임의의 주파수로 조정할 수 있어, 축간의 크로스토크를 용이하게 회피 가능하게 된다. 또한, 이들 진동 소자간의 크로스토크뿐만 아니라, 본체 기기 내부의 다른 전자 장치 사이에서도 크로스토크의 영향이 적은 주파수 대역에 각 진동 소자(20X, 20Y)의 공진 주파수를 조정할 수 있다.

(제2 실시 형태)

본 실시 형태에서는, 지지 기판(2)에 대한 IC 회로 소자(7)의 실장 영역에 대하여 검토한다.

도 46에 도시한 바와 같이, 지지 기판(2)에는, 한쌍의 진동 소자(20)(20X, 20Y) 외 IC 회로 소자(7)나 다른 전자 부품(8)이 혼재되어 있다. 이들 부품은, 리플로우 납땜법에 의해 실장되는 경우가 많다.

따라서, 진동 소자(20)의 플립 칩 실장 후에, IC 회로 소자(7) 등의 다족 부품이 리플로우 실장될 때, 지지 기판(2)이 열응력에 의해 휘어짐이 발생하여, 진동 소자(20)에 영향을 미쳐 진동 모드를 변화시켜 특성을 저하시킬 우려가 있다. 또 한, 진동 소자(20)가 탑재된 지지 기판(2)이 본체 기기측의 제어 기판 상에 리플로우 실장되는 경우, 지지 기판(2) 상의 IC 회로 소자(7)의 접합부가 재차 리플로우되고, 그 실장 과정에서 발생하는 지지 기판(2)의 휘어짐 등이 영향을 미쳐 진동 소자(20)에 영향을 미치는 것이 생각된다.

상술한 제1 실시 형태에서는, 도 46에 도시한 바와 같이 IC 회로 소자(7)는 진동 소자(20)가 실장되는 지지 기판(2)의 코너부와는 다른 코너부 근방에 실장되어 있었다. 또한, 지지 기판(2) 상에 실장되는 다른 전자 부품(8)도 치우친 영역에 집중되어 있었다. 따라서, 리플로우 시에서의 열응력이나 열왜곡이 지지 기판(2)의 면 내에 불균일하게 발생하고, 이것이 원인으로 한쌍의 진동 소자(20)의 실장 영역에 균등한 열응력 등이 작용되지 않게 되기 때문에, 진동 소자간에서 검출 정밀도에 변동이 발생할 우려가 있다.

따라서, 본 실시 형태에서는, 도 47에 도시한 바와 같이 한쌍의 진동 소자(20)의 실장 영역간을 연결하는 직선의 중간 영역에 IC 회로 소자의 주요 실장 영역을 정하고 있다. 이에 의해, IC 회로 소자(7)의 리플로우 실장 과정 혹은 제어 기판 상의 지지 기판(2)의 리플로우 실장 과정에서 지지 기판(2)에 작용하는 열응력을, 한쌍의 진동 소자(20)에 대하여 균등하게 작용시키는 것이 가능해져, 진동 소자간의 특성차의 발생을 억제하는 것이 가능하게 된다.

여기서, IC 회로 소자(7)의 실장 영역은, 도 47에 도시한 바와 같이 평면에서 보아 사각 형상의 IC 회로 소자(7)가 한쌍의 진동 소자(20)의 중간점(대칭 위치)에 설정되는 것이 바람직하지만, 실제적으로는, 도시하는 IC 회로 소자(7)의 실 장 영역을 중심으로 하는 일정한 영역 내에 설정할 수 있다. 여기서 말하는 일정한 영역 내로서는, 지지 기판(2)의 면 내를 제1∼제4의 4개의 상한으로 나누었을 때에, 적어도 각 상한에 IC 회로 소자(7)의 실장 영역의 일부가 속하는 영역 내이면 된다.

또한, IC 회로 소자(7)의 실장 영역과 함께, 그 밖의 전자 부품(8)에 대해서도 도 47에 도시한 바와 같이 각 진동 소자(20)에 대하여 균등 혹은 대칭인 위치에 부품 수 및 부품 실장 영역을 각각 분산하여 설정하는 것이 바람직하다. 이에 의해, IC 회로 소자(7)뿐만 아니라, 다른 전자 부품(8)의 리플로우 과정에서 발생하는 응력도, 각 진동 소자(20)에 대하여 균등하게 작용시키는 것이 가능하게 된다.

도 48은 IC 회로 소자(7)의 실장 영역의 상위에 의한 지지 기판(2)의 리플로우 횟수와 한쌍의 진동 소자간의 출력차와의 관계를 도시하고 있다. 진동 소자간의 출력차가 작을수록 각 진동 소자에 전파되는 왜곡량이 균일하고, 출력차가 클수록 각 진동 소자에 전파되는 왜곡량의 차가 큰 것을 의미하고 있다. 또한, 리플로우 전에는 출력차는 0이다. IC 회로 소자(7)가 지지 기판(2)의 코너부에 치우쳐 배치된 비교예(도 46)의 구성에 비해, 도 47에 도시한 본 발명의 실시 형태의 효과는 역연하며, 진동 소자간의 출력차는 거의 인지되지 않았다.

(제3 실시 형태)

계속해서 본 발명의 제3 실시 형태에 대하여 설명한다.

도 49는 진동 소자(20)와 구동 검출 회로부(50)(IC 회로 소자(7)) 사이의 배선 구조를 모식적으로 도시하고 있다. 기준 전극층(27)은 구동 검출 회로부(50)의 Ref 단자에 접속되어 있고, 구동 전극층(29)은 구동 검출 회로부(50)의 Ga 단자에 접속되어 있다. 또한, 한쌍의 검출 전극(30L, 30R)은 구동 검출 회로부(50)의 Gb, Gc 단자에 각각 접속되어 있다.

종래의 진동형 자이로센서에서는, Ref 단자가 Ga∼Gc 단자와 동일한 소정의 플러스 전위(예를 들면 1.35V)로 설정되어 있었다. 즉, 구동 전극층(29)에 입력되는 교류 신호의 중심 전위 및 검출 전극(30L, 30R)으로부터 출력되는 검출 신호의 중심 전위는 모두, 기준 전극층(27)과 동등한 전위로 설정되어 있었다. 이 때문에, 검출 전극(30L, 30R)으로부터 출력되는 검출 신호는 기준 전위에 대하여 대소(플러스 및 마이너스)의 값을 나타내며, 그 결과, 소자의 소형화에 수반하여 검출 감도가 저하된다고 하는 문제가 있었다.

따라서, 본 실시 형태의 진동형 자이로센서에서는, 진동 소자(20)의 기준 전극층(27)이 접속되는 Ref 단자가, GND(그라운드) 전위로 설정되어 있다. 즉, 구동 전극층(29)에 입력되는 교류 신호의 중심 전위 및 검출 전극(30L, 30R)으로부터 출력되는 검출 신호의 중심 전위가 모두, 도 50에 도시한 바와 같이 기준 전극층(27)에 대하여 소정의 전위만큼 높아지도록 설정되어 있다. 이에 의해, Ga∼Gc 단자와 Ref 단자 사이에는 소정의 직류 바이어스(오프셋 전위)가 인가된 상태에서 진동자부(23)가 구동되게 되어, 검출 전극(30L, 30R)으로부터의 검출 신호를 기준 전위보다 높은 전위에서 발생시키는 것이 가능해지므로, SN비를 높여 검출 감도의 향상을 도모할 수 있게 된다.

구동 전극층(29)(검출 전극(30L, 30R))과 기준 전극층(27) 사이에 설정되는 오프셋 전위의 크기는, 압전 박막층(28)의 압전 특성(출력 감도 특성)에 크게 영향을 미친다. 도 51은 오프셋 전위와 압전 특성의 관계를 도시하고 있다. 또한, 여기서는 오프셋 전위를 압전 박막층(28)에 작용하는 전계 강도(V/㎛)로 나타내고 있다.

도 51로부터 명백해지는 바와 같이, 오프셋 전위가 0일 때의 압전 특성을 1로 하였을 때, 오프셋 전위의 상승에 수반하여 압전 특성도 향상되지만, 오프셋 전위가 약 8V/㎛ 이상으로 되면, 반대로 압전 특성이 저하되는 경향을 나타낸다. 그리고, 오프셋 전위가 15V/㎛를 초과하면, 압전 특성이 오프셋 전위 0일 때보다도 저하된다. 이상의 점으로부터, 본 실시 형태에서 압전 특성의 향상을 도모할 수 있는 오프셋 전위는 15V/㎛ 이하, 바람직하게는, 8V/㎛ 이하로 된다.

여기서, 압전 박막층(28)의 외부 전계 강도에 대한 분극량의 변화를 나타내는 히스테리시스 루프(P-E 커브)를 도 52에 도시한다. 기준 전극층(27)과 구동 전극층(29)이 등전위로 설치되는 경우에는, 구동 전극층(29)에 인가되는 입력 신호의 중심 전위(동작 전압)는 도 52의 루프 중심(전계 강도0)에 일치한다. 이에 대하여, 기준 전극층(27)이 GND 단자에 접속되는 본 실시 형태에서는, 동작 전압은 루프 중심으로부터 우측(전계 강도 플러스 방향)으로 시프트한 위치에 설정된다. 이 시프트량은, 즉 오프셋 전위이며, 본 실시 형태에서는 1.35V이다. 이에 의해, 압전체의 잔류 분극 Pr보다도 높은 분극량의 영역에서 압전체를 구동시키게 되기 때문에, 검출 전극(30L, 30R)의 출력 전압이 그 만큼 높아지게 되는 것을 알 수 있다.

또한, 동작 전압의 시프트량(오프셋 전위 혹은 바이어스 전위)이 커질수록 분극량이 큰 영역에서 압전체를 구동할 수 있게 되지만, 분극량이 포화 분극 Ps 근방으로 되면, 압전체의 구동 방향이 규제되게 되어 바람직하지 못하다. 따라서, 시프트량으로서는, 예를 들면 압전체의 항전계(+Ec) 이하가 바람직하다.

이상과 같이, 본 실시 형태에 따르면, 검출 전압을 종래보다 높일 수 있기 때문에, 진동자부(23)에 작용하는 각속도 혹은 코리올리력을 고감도로 검출할 수 있어, 진동 소자(20)의 소형화에도 용이하게 대응할 수 있게 된다. 또한, 구동 검출 회로부(50)의 동작 전압의 또 다른 저전압화에도 대응 가능하게 되므로, 진동형 자이로센서의 저소비 전력화에 공헌할 수 있다.

이상과 같이 본 명세서에 개시한 진동형 자이로센서는, 그 외에 이하의 구성을 구비하고 있다.

1. 복수개의 랜드를 갖는 배선 패턴이 형성된 지지 기판과, 이 지지 기판의 표면에 실장된 진동 소자를 구비한 진동형 자이로센서에 있어서,

상기 진동 소자는, 상기 랜드에 접속되는 복수의 단자부가 형성된 실장면을 갖는 기초부와, 이 기초부의 측주부로부터 외팔보 형상으로 일체로 돌출 설치되고 상기 기초부의 실장면과 동일면을 구성하는 기판 대향면을 갖는 진동자부를 갖고,

상기 진동자부의 기판 대향면에는, 제1 전극층과, 이 제1 전극층 상에 적층된 압전층과, 이 압전층의 상에 적층된 제2 전극층이 각각 형성되어 있고,

상기 진동자부는, 상기 제1 전극층과 상기 제2 전극층 사이에 교류 신호를 인가함으로써 진동하고, 상기 교류 신호의 중심 전계 강도는, 상기 압전층의 히스 테리시스 루프의 중심으로부터 플러스 방향으로 시프트한 위치에 설정되어 있는 것을 특징으로 하는 진동형 자이로센서.

2. 상기 교류 신호의 중심 전계 강도의 시프트량은, 15V/㎛ 이하인 상기 1에 기재된 진동형 자이로센서.

3. 상기 제1 전극층은, 그라운드 전위에 접속되어 있는 상기 1에 기재된 진동형 자이로센서.

4. 상기 진동 소자는, 상기 지지 기판 상에 각각의 진동자부의 축 방향을 서로 다르게 하여 복수 실장되어 있는 상기 1에 기재된 진동형 자이로센서.

5. 상기 각 진동 소자는, 동작 주파수를 1㎑ 이상 떨어뜨려 각각 구동되는 상기 4에 기재된 진동형 자이로센서.

6. 상기 지지 기판에는, 상기 복수의 진동 소자 외에, 회로 소자나 복수의 전자 부품이 실장되어 있는 상기 4에 기재된 진동형 자이로센서.

7. 상기 회로 소자는 IC 부품이며, 상기 복수의 진동 소자의 실장 영역간을 연결하는 직선의 중간 영역이 해당 IC 부품의 주요 실장 영역으로 되어 있는 상기 6에 기재된 진동형 자이로센서.

본 발명의 진동형 자이로센서에 따르면, 1개의 지지 기판에 서로 상이한 축 방향의 진동을 검출하는 적어도 2개의 진동 소자를 실장함으로써, 구조의 간이화와 소형화를 도모하고, 2축 방향의 검출 동작을 고정밀도로 행하는 것이 가능하다. 또한, 각 진동 소자의 생산 효율의 향상이 도모됨과 함께 고정밀도로 제작되기 때 문에, 코스트의 저감과 고정밀도화가 도모되게 된다.

Claims

복수 개의 랜드를 갖는 배선 패턴이 형성된 지지 기판과, 상기 지지 기판의 표면에 실장된 진동 소자를 구비한 진동형 자이로센서에 있어서,

1개 상기 지지 기판 상에, 각각 상이한 축 방향의 진동을 검출하는 적어도 2개의 상기 진동 소자가 실장되어 있는 것을 특징으로 하는 진동형 자이로센서.
제1항에 있어서,

상기 각 진동 소자는, 동작 주파수를 1㎑ 이상 떨어뜨려 각각 구동되는 것을 특징으로 하는 진동형 자이로센서.
제2항에 있어서,

상기 각 진동 소자는, 동작 주파수를 2㎑ 내지 3㎑ 떨어뜨려 각각 구동되는 것을 특징으로 하는 진동형 자이로센서.
제1항에 있어서,

2개 상기 진동 소자 중 적어도 한쪽이, 상기 지지 기판의 코너 부위에 실장되어 있는 것을 특징으로 하는 진동형 자이로센서.
제4항에 있어서,

상기 2개의 진동 소자가, 상기 지지 기판의 상대하는 코너 부위에 각각 실장되어 있는 것을 특징으로 하는 진동형 자이로센서.
제1항에 있어서,

상기 진동 소자는, 상기 랜드에 접속되는 복수의 단자부가 형성된 실장면을 갖는 기초부와, 상기 기초부의 측주부로부터 외팔보 형상으로 일체로 돌출 설치되고 상기 기초부의 실장면과 동일면을 구성하는 기판 대향면을 갖는 진동자부를 갖고,

상기 진동자부의 기판 대향면에는, 제1 전극층과, 이 제1 전극층 상에 적층된 압전층과, 상기 압전층 상에 적층된 제2 전극층이 각각 형성되어 있는 것을 특징으로 하는 진동형 자이로센서.
제6항에 있어서,

2개 상기 진동 소자가, 각각 상기 진동자부를 상호 90° 상이한 축선 상에 배치하여 실장되어 있는 것을 특징으로 하는 진동형 자이로센서.
제6항에 있어서,

상기 각 진동 소자는, 상기 기초부의 실장면에 형성된 복수의 단자부에 금속 범프가 설치되어 있고, 이들 금속 범프를 통하여 상기 복수의 단자부가 상기 랜드에 접속되어 있는 것을 특징으로 하는 진동형 자이로센서.
제6항에 있어서,

상기 진동자부는, 상기 제1 전극층과 상기 제2 전극층 사이에 교류 신호를 인가함으로써 진동하고, 상기 교류 신호의 중심 전계 강도는, 상기 압전층의 히스테리시스 루프의 중심으로부터 정방향으로 시프트한 위치에 설정되어 있는 것을 특징으로 하는 진동형 자이로센서.
제9항에 있어서,

상기 교류 신호의 중심 전계 강도의 시프트량은, 15 V/㎛ 이하인 것을 특징으로 하는 진동형 자이로센서.
제9항에 있어서,

상기 제1 전극층은, 그라운드 전위에 접속되어 있는 것을 특징으로 하는 진동형 자이로센서.
제1항에 있어서,

상기 진동 소자의 진동자부의 선단측에는, 공진 주파수 조정용의 가공흔이 형성되어 있는 진동형 자이로센서.
제12항에 있어서,

상기 가공흔은, 상기 진동자부의 기단 부위로부터 그 진동자부의 전체 길이의 4/5 이상 떨어진 위치에 형성되어 있는 것을 특징으로 하는 진동형 자이로센서.
제1항에 있어서,

상기 각 진동 소자에는, 상기 지지 기판에 대한 위치 정렬용의 위치 정렬 마크가 형성되어 있는 것을 특징으로 하는 진동형 자이로센서.
제1항에 있어서,

상기 지지 기판에는, 상기 복수의 진동 소자 외에, 회로 소자나 복수의 전자 부품이 실장되어 있는 것을 특징으로 하는 진동형 자이로센서.
제15항에 있어서,

상기 회로 소자는 IC 부품으로서, 상기 복수의 진동 소자의 실장 영역 사이를 연결하는 직선의 중간 영역이 상기 IC 부품의 주요 실장 영역으로 되어 있는 것을 특징으로 하는 진동형 자이로센서.
제1항에 있어서,

상기 지지 기판의 표면은, 차광성의 커버 부재로 피복되어 있는 것을 특징으로 하는 진동형 자이로센서.