KR20050121432A - 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법 - Google Patents

웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법 Download PDF

Info

Publication number
KR20050121432A
KR20050121432A KR1020040046558A KR20040046558A KR20050121432A KR 20050121432 A KR20050121432 A KR 20050121432A KR 1020040046558 A KR1020040046558 A KR 1020040046558A KR 20040046558 A KR20040046558 A KR 20040046558A KR 20050121432 A KR20050121432 A KR 20050121432A
Authority
KR
South Korea
Prior art keywords
wafer
bump
support
adhesive tape
thin
Prior art date
Application number
KR1020040046558A
Other languages
English (en)
Other versions
KR100618837B1 (ko
Inventor
황현
정기권
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040046558A priority Critical patent/KR100618837B1/ko
Priority to US11/144,213 priority patent/US7494845B2/en
Publication of KR20050121432A publication Critical patent/KR20050121432A/ko
Application granted granted Critical
Publication of KR100618837B1 publication Critical patent/KR100618837B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

웨이퍼 레벨 패키지(WLP)를 위한 얇은 웨이퍼들의 스택(stack)을 형성하는 방법을 제시한다. 본 발명에 따르면, 제1범프가 앞면으로부터 뒷면으로 관통하게 박혀 있고 앞면에 딱딱한 판재의 유리와 같은 제1지지부가 부착된 얇은 두께의 제1웨이퍼를 준비한다. 제2범프가 앞면으로부터 뒷면으로 관통하게 박혀 있고 뒷면에 제2지지부가 부착된 얇은 두께의 제2웨이퍼를 준비한다. 제1범프의 밑단이 제2범프의 상단에 전기적으로 연결되게 제1웨이퍼를 제2웨이퍼 상에 정렬하고 접합한다. 제1웨이퍼로부터 제1지지부를 제거하고 제2웨이퍼로부터 제2지지부를 제거한다. 이때, 지지부는 발포성 접착 테이프에 의해서 웨이퍼에 부착되고, 자외선(UV) 조사 또는 열의 인가에 의해서 용이하게 떼어지게 된다. 지지부는 웨이퍼가 얇아지는 가공 공정 및 다루는 동안, 얇은 웨이퍼가 말리거나 휘는 것을 방지하여 펴 주는 역할을 한다.

Description

웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을 형성하는 방법{Method for forming thin wafer stack for wafer level package}
본 발명은 반도체 제조에 관한 것으로, 특히, 웨이퍼 레벨 패키지(Wafer Level Package)를 구현하기 위해서 얇은 웨이퍼들이 상호 간에 연결된 얇은 웨이퍼 스택(stack)을 형성하는 방법에 관한 것이다.
현재, 반도체 제조 기술 분야에서 집적 회로가 집적된 반도체 소자 칩(chip)을 패키징(packaging)하는 다양한 방법들이 제시되고 있다. 몇몇 반도체 소자 패키징 기술은, 패키지의 고밀도 집적화를 위해 수십 ㎛의 매우 얇은 두께의 칩을 요구하고 있다. 또한, 매우 얇은 두께의 박형 칩이나 패키지를 적층(stacking)하는 기술이 제시되고 있다.
예를 들어, 다중 칩 패키지(MCP: Multi Chip Packaging)이나 다중 적층 패키지(MSP: Multi Stack Package)에 관련된 제조 기술에서는, 칩의 적층(stacking)이 요구되어 매우 얇은 두께의 칩이 요구된다. 또한, 매우 얇은 두께의 초박형 패키지를 제조할 때도 예컨대 대략 50㎛ 이하의 매우 얇은 두께의 칩이 요구된다.
이와 같이 얇은 두께의 칩을 적층하거나 또는 패키징하기 위해서는 웨이퍼를 얇게 하는 공정(wafer thinning process)이 선행되고 있다. 그런데, 이러한 웨이퍼를 얇게 하는 공정에 의해 형성된 얇은 두께는 웨이퍼를 다루기는 매우 어렵다. 예를 들어, 대략 50㎛ 이하 두께로 웨이퍼의 두께가 얇아지면, 얇은 두께의 웨이퍼가 말리는 현상(warpage)이 발생되고 있다.
이러한 웨이퍼가 말리는 현상에 의해, 얇은 두께의 웨이퍼를 다루기가 매우 어렵게 된다. 이에 따라, 후속되는 공정, 예컨대, 소잉(sawing) 또는 다이싱(dicing)을 수행하기가 매우 어렵게 된다. 또한, 웨이퍼 크랙 발생(wafer cracking) 및 깨짐 현상이 매우 쉽게 발생될 수 있다. 이에 따라, 얇은 두께의 웨이퍼들을 가공하여 둘 이상의 반도체 소자 칩들이 적층된 형태의 패키지를 형성하는 것은 매우 실행되기 어렵게 되고 있다. 더욱이, 웨이퍼들을 적층하여 웨이퍼 스택을 형성하기는 더욱 어렵게 된다.
본 발명이 이루고자 하는 기술적 과제는, 집적회로가 형성된 웨이퍼의 두께를 얇게 가공할 때 그리고 웨이퍼의 두께를 얇게 가공한 후 얇은 두께의 웨이퍼를 다룰 때, 얇아진 두께에 때문에 웨이퍼가 말리는 현상이 발생하는 것을 방지하여, 웨이퍼 레벨 패키지를 형성하기 위해서 얇은 웨이퍼들이 서로 연결되게 적층된 웨이퍼 스택을 형성하는 방법을 제공하는 데 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 웨이퍼 레벨 패키지를 형성하기 위해서 얇은 웨이퍼들이 서로 연결되게 적층된 웨이퍼 스택을 형성하는 방법을 제공한다.
상기 웨이퍼들의 스택을 형성하는 방법은, 제1범프가 앞면으로부터 내부로 연장되게 박힌 제1웨이퍼를 준비하는 단계, 상기 제1웨이퍼의 앞면 상에 딱딱한 판재의 지지부를 부착하는 단계, 상기 제1범프의 밑단이 상기 제1웨이퍼의 뒷면에 돌출되게 상기 제1웨이퍼의 두께를 얇게 줄이는 단계, 제2범프가 앞면으로부터 뒷면으로 관통하게 박힌 얇은 두께의 제2웨이퍼를 준비하는 단계, 상기 제1범프의 돌출된 밑단이 상기 제2범프 상에 전기적으로 연결되게 상기 얇은 두께의 제1웨이퍼를 상기 제2웨이퍼 상에 정렬하고 접합하는 단계, 및 상기 얇은 두께의 제1웨이퍼로부터 상기 지지부를 제거하는 단계를 포함하여 구성될 수 있다.
또는 상기 웨이퍼들의 스택을 형성하는 방법은, 제1범프가 앞면으로부터 뒷면으로 관통하게 박힌 얇은 두께의 제1웨이퍼를 준비하는 단계, 제2범프가 앞면으로부터 내부로 연장되게 박힌 제2웨이퍼를 준비하는 단계, 상기 제2웨이퍼의 앞면 상에 제1지지부를 부착하는 단계, 상기 제2범프의 밑단이 상기 제2웨이퍼의 뒷면에 돌출되게 상기 제2웨이퍼의 두께를 얇게 줄이는 단계, 상기 얇은 두께의 제2웨이퍼의 뒷면 상에 딱딱한 판재의 제2지지부를 부착하는 단계, 상기 제2범프의 상단이 노출되게 상기 제1지지부를 상기 제2웨이퍼로부터 제거하는 단계, 상기 제1범프가 상기 제2범프의 상단에 전기적으로 연결되게 상기 얇은 두께의 제1웨이퍼를 상기 제2웨이퍼 상에 정렬하고 접합하는 단계, 및 상기 제2범프의 밑단이 노출되게 상기 제2웨이퍼로부터 상기 제2지지부를 제거하는 단계를 포함하여 구성될 수 있다.
또는, 상기 웨이퍼 스택을 형성하는 방법은, 제1범프가 앞면으로부터 내부로 연장되게 박힌 제1웨이퍼를 준비하는 단계, 상기 제1웨이퍼의 앞면 상에 딱딱한 판재의 제1지지부를 부착하는 단계, 상기 제1범프의 밑단이 상기 제1웨이퍼의 뒷면에 돌출되게 상기 제1웨이퍼의 두께를 얇게 줄이는 단계, 제2범프가 앞면으로부터 내부로 연장되게 박힌 제2웨이퍼를 준비하는 단계, 상기 제2웨이퍼의 앞면 상에 제2지지부를 부착하는 단계, 상기 제2범프의 밑단이 상기 제2웨이퍼의 뒷면에 돌출되게 상기 제2웨이퍼의 두께를 얇게 줄이는 단계, 상기 얇은 두께의 제2웨이퍼의 뒷면 상에 딱딱한 판재의 제3지지부를 부착하는 단계, 상기 제2범프의 상단이 노출되게 상기 제2지지부를 상기 제2웨이퍼로부터 제거하는 단계, 상기 제1범프가 상기 제2범프의 상단에 전기적으로 연결되게 상기 얇은 두께의 제1웨이퍼를 상기 제2웨이퍼 상에 정렬하고 접합하는 단계, 및 상기 제1범프의 상단이 노출되게 상기 제1웨이퍼로부터 상기 제1지지부를 제거하고 상기 제2범프의 밑단이 노출되게 상기 제2웨이퍼로부터 상기 제3지지부를 제거하는 단계를 포함하여 구성될 수 있다.
또는, 상기 웨이퍼 스택을 형성하는 방법은, 제1범프가 앞면으로부터 뒷면으로 관통하게 박혀 있고 앞면에 딱딱한 판재의 제1지지부가 부착된 얇은 두께의 제1웨이퍼를 준비하는 단계, 제2범프가 앞면으로부터 뒷면으로 관통하게 박혀 있고 뒷면에 딱딱한 판재의 제2지지부가 부착된 얇은 두께의 제2웨이퍼를 준비하는 단계, 상기 제1범프의 밑단이 상기 제2범프의 상단에 전기적으로 연결되게 상기 제1웨이퍼를 상기 제2웨이퍼 상에 정렬하고 접합하는 단계, 및 상기 제1웨이퍼로부터 상기 제1지지부를 제거하고 상기 제2웨이퍼로부터 상기 제2지지부를 제거하는 단계를 포함하여 구성될 수 있다.
상기 지지부는 유리 판재로 도입될 수 있다.
상기 지지부를 상기 제1웨이퍼 상에 부착시키는 발포성 접착 테이프를 상기 제1웨이퍼의 앞면에 부착하는 단계를 더 포함할 수 있다.
상기 지지부를 제거하는 단계는 상기 발포성 접착 테이프에 열을 인가하거나 자외선(UV)을 조사하여 상기 발포성 접착 테이프를 제거하는 단계를 포함할 수 있다.
상기 제2웨이퍼 상에 정렬하고 접합하는 단계는 상기 제2웨이퍼와 상기 제1웨이퍼 사이에 이방 도전성 필름(ACF)을 부착하는 단계, 및 상기 제2웨이퍼를 상기 제1웨이퍼에 압착 접합하는 단계를 포함하여 구성될 수 있다.
또는, 상기 제2웨이퍼 상에 정렬하고 접합하는 단계는 상기 제2웨이퍼 상에 이방 도전성 페이스트(ACP)를 도포하는 단계, 및 상기 제2웨이퍼를 상기 제1웨이퍼에 정렬 압착한 후 상기 이방 도전성 페이스트를 큐어링(curing)하여 접합하는 단계를 포함하여 구성될 수 있다.
또는, 상기 제2웨이퍼 상에 정렬하고 접합하는 단계는, 상기 제1범프의 밑단에 대향되는 상기 제2범프 상에 솔더 페이스트(solder paste)를 선택적으로 도포하는 단계, 및 상기 솔더 페이스트 도포 부분에 상기 제1범프의 밑단을 접촉시키고 상기 도포된 솔더 페이스트를 리플로우(reflow)시켜 상기 제1범프와 상기 제2범프를 전기적으로 연결하고 접합하는 전기적 접합부를 형성하는 단계를 포함하여 구성될 수 있다. 이때, 상기 솔더 페이스트(solder paste)는 스크린 프린팅(screen printing)으로 상기 제2웨이퍼 상에 선택적으로 도포될 수 있다.
상기 웨이퍼의 두께를 얇게 줄이는 단계는, 상기 지지부에 반대되는 상기 웨이퍼의 뒷면을 상기 범프의 밑단 표면이 노출되게 그라인딩(grinding)하는 단계, 및 상기 그라인딩된 상기 웨이퍼의 뒷면을 선택적으로 식각하여 상기 범프의 밑단이 상기 웨이퍼의 뒷면에 돌출되게 하는 단계를 포함하여 구성될 수 있다.
본 발명에 따르면, 집적회로가 형성된 웨이퍼의 두께를 얇게 가공할 때 그리고 웨이퍼의 두께를 얇게 가공한 후 얇은 두께의 웨이퍼를 다룰 때, 얇아진 두께에 때문에 웨이퍼가 말리는 현상이 발생하는 것을 방지할 수 있다. 이에 따라, 웨이퍼 레벨 패키지를 형성하기 위해 얇은 웨이퍼들이 서로 연결되게 적층된 웨이퍼 스택을 효과적으로 불량 발생을 방지하며 형성할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다.
본 발명의 실시예에서는 웨이퍼 레벨 패키지를 형성하기 위해서, 얇은 웨이퍼들이 도전성 범퍼(bump)와 도전성 연결 패드의 전기적 연결에 의해서 상호 연결된 웨이퍼 스택을 형성하는 바를 제시한다. 이때, 웨이퍼가 스택되기 이전에, 집적 회로가 형성된 웨이퍼의 앞면에 반대되는 뒷면에 백 그라인딩(back grinding) 또는/ 및 에칭(etching)을 수행하여, 웨이퍼를 매우 얇은 두께로, 예컨대, 대략 수십 ㎛의 두께로 만드는 웨이퍼 두께 줄임 공정을 수행한다.
웨이퍼를 스택하기 이전에 웨이퍼의 두께를 매우 얇은 두께로 줄여줌으로써, 웨이퍼들이 2층 또는 그 이상으로 적층 스택된 웨이퍼 스택을 형성할 수 있다. 이에 따라, 이러한 웨이퍼 스택을 단위 반도체 칩 패키지들로 절삭 분리함으로써, 개개의 반도체 칩들이 2층 또는 그 이상으로 적층 스택된 형태의 패키지를 구현할 수 있다.
그런데, 이와 같이 웨이퍼들을 스택하기 위해서는 얇은 두께의 웨이퍼를 안정적으로 가공하고 다루는 기술이 우선적으로 요구된다. 얇은 두께의 웨이퍼는 자연적으로 휘어지거나 말리게 된다. 이러한 현상들이 발생되면 웨이퍼를 다루기가 매우 어렵게되어, 웨이퍼의 깨짐 또는 크랙 발생, 범프(bump)에의 손상 발생 등과 같은 원하지 불량들 발생되게 된다.
이러한 취약점들을 극복 개선하기 위해서, 본 발명의 실시예에서는 웨이퍼의 어느 한 면 상에 지지부로서 평평한 판재(plate)를 부착하여, 웨이퍼의 두께에 얇아짐에 따라 웨이퍼가 말리거나 휘는 것을 방지하는 기술을 제시한다. 이때, 웨이퍼를 펴 주고 지지하는 지지부의 판재로는 원형 유리 판재를 이용하는 기술을 제시한다. 또한, 이러한 판재를 부착하는 부착 테이프 재료로는 특정 파장대의 빛 또는 열에 의해 발포되는 특성을 가지는 발포성 접착 테이프를 이용하는 점을 제시한다.
한편, 본 발명의 실시예에서는 웨이퍼 스택을 형성하는 웨이퍼들 간의 전기적 연결을 위해, 백 그라인딩 또는/ 및 에칭 가공된 얇은 웨이퍼를 관통하는 스터드(stud) 형태의 범프를 도입한다. 이러한 범프는 백 그라인딩 또는/ 및 에칭 가공 이전에, 집적 회로가 형성된 웨이퍼에 형성된다. 범프는 얇아진 웨이퍼의 두 표면에 각각 두 단자(terminal)가 노출되게, 얇아진 웨이퍼를 관통하게 형성된다.
웨이퍼 스택은 어느 하나의 웨이퍼에 속한 범프의 단자와 이에 상응하는 다른 웨이퍼에 속한 범프의 다른 단자가 전기적으로 접촉하게 부착되도록 형성된다. 또한, 범프의 어느 한 단자는 상기한 에칭 가공에 의해서 웨이퍼 외부로 돌출되게 되는 데, 이러한 돌출된 범프는 다른 범프에 전기적으로 접촉 연결된다. 또는, 이러한 돌출된 범프는 웨이퍼 또는 웨이퍼로부터 절삭 분리된 개개의 칩을 패키지의 캐리어(carrier), 예컨대, 인쇄 회로 기판(PCB) 또는 캐리어 테이프 등의 패드 또는 솔더 볼(solder ball) 등과 같은 접속 단자에 전기적으로 연결되게 된다.
이와 같이 도전성 범프를 웨이퍼 내부로 깊게 스터드 형태로 형성하는 점은, 본 발명의 실시예에 따른 웨이퍼 스택 방법에서 웨이퍼들 간을 전기적으로 연결하는 하나의 방편으로 중요한 요소이다. 웨이퍼 상태로 스택된 웨이퍼들의 집적 회로들을 전기적으로 연결하는 방법들은 여러 다양한 방법으로 제시될 수 있다. 그러나, 본 발명의 실시예에서와 같이 웨이퍼를 얇게 하는 공정을 위해 웨이퍼를 펴 주는 판재를 도입하는 경우에는 상기한 얇은 웨이퍼를 관통하는 스터드 범프를 웨이퍼 내에 형성하는 경우가 유리하다.
도 1은 본 발명의 실시예에 따른 웨이퍼 스택 형성 방법에 도입된 웨이퍼를 관통할 스터드 범프를 설명하기 위해서 개략적으로 도시한 단면도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 웨이퍼 스택 형성 방법은 먼저 스택될 웨이퍼(100)를 준비한다. 웨이퍼(100)는 반도체 소자 제조 과정을 거친 것으로 예컨대 앞면 또는 경면에 집적 회로가 집적 형성된 웨이퍼이다.
이러한 웨이퍼(100)에는 경면 상에 제1절연층(171)이 형성되고, 이러한 제1절연층(171) 상에 아래의 집적 회로에 전기적으로 연결되는 연결 패드(155)가 구비되게 된다. 연결 패드(155)는 외부로 집적 회로를 전기적으로 연결시키는 단자로 구비된다. 이러한 연결 패드(155)를 노출하는 창(window)을 가지는 제2절연층(173)이 더 구비될 수 있다. 제1절연층(171)은 예컨대 실질적으로 실리콘 산화물 등과 같은 절연 물질로 형성될 수 있으며, 제2절연층(173)은 예컨대 실리콘 질화물 등과 같은 절연 물질로 형성되어 웨이퍼(100)의 앞면을 보호하게 형성될 수 있다.
이와 같이 반도체 소자 제조 공정을 거친 웨이퍼(100)에 예컨대 수십 ㎛ 정도의 깊은 깊이를 가지는 비아홀(via hole)을 형성한다. 이러한 비아홀은 예컨대 드릴링(drilling) 등과 같은 물리적인 홀 형성 과정으로 형성될 수 있다. 이와 같이 웨이퍼(100) 내부로 깊게 연장된 비아홀을 채우는 도전층을 형성하고 이러한 도전층을 패터닝한다. 이에 따라, 웨이퍼(100) 내부에 깊게 박힌 스터드 형태의 범프(150)가 형성된다.
한편, 도전층을 형성할 때 도전층이 웨이퍼(100)의 연결 패드(155)에 제2절연층(173)의 창을 통해 연결되도록 한다. 또한, 도전층을 패터닝할 때 이러한 연결 부위(151)가 범프(150)와 연결 패드(155)를 전기적으로 연결되도록 리라우팅(rerouting)한다. 이에 따라, 웨이퍼(100)에 형성된 집적 회로는 연결 패드(155) 및 범프로의 연결부(151)에 의해서 범프(150)에 전기적으로 연결된다. 이러한 범프(150)는 구리 또는 알루미늄, 금 등과 같은 금속 재료로 형성될 수 있다.
범프(150)의 끝단을 웨이퍼(100)의 뒷면으로 돌출하여 노출하기 위해서, 웨이퍼(100)의 뒷면을 백 그라인딩하고 에칭한다. 이에 따라, 백 그라인딩 및 에칭된 웨이퍼 뒷면(103) 상으로 범프(150)의 끝단이 돌출되게 된다. 웨이퍼(100)의 경면 상에는 백 그라인딩을 위한 테이프 또는 평평한 원형 판재를 부착하기 위한 접착 테이프(200) 및 원형 판재가 부착된 상태로 이러한 백 그라인딩 및 에칭이 수행된다.
범퍼(150)의 웨이퍼(100)의 뒷면(103)에 돌출된 부분은 웨이퍼 스택이 형성될 때, 다른 웨이퍼의 범퍼의 연결 부위에 전기적으로 연결되게 된다. 또는, 범(150)의 웨이퍼(100)의 뒷면(103)에 돌출된 부분은 단자로서, 웨이퍼 스택이나 또는 개개로 분리된 칩 스택이 PCB나 캐리어 테이프 등에 실장될 때 PCB나 캐리어 테이프의 연결 패드 등과 같은 접속 단자에 접촉 연결되게 된다.
이와 같이 웨이퍼(100) 내에 깊게 비아홀을 형성하고 비아홀을 채우는 스터드 형태의 범프(150)가 형성된 웨이퍼(100)를, 본 발명의 실시예에서는 바람직하게 사용한다.
도 2 내지 도 14는 본 발명의 실시예에 따른 웨이퍼 스택 형성 방법을 설명하기 위해서 공정 흐름에 따라 개략적으로 도시한 사시도들이다. 도 15는 본 발명의 실시예에 따른 웨이퍼 스택 형성 방법에 의한 웨이퍼들 간의 접합의 일례를 설명하기 위해서 개략적으로 도시한 단면도이다.
도 2는 제1웨이퍼(100)를 준비하는 단계를 개략적으로 보여준다.
도 2 및 도 1을 함께 참조하면, 도 1에 제시된 바와 같이 스터드 형태의 범프(도 1의 150)가 웨이퍼(100)의 내부에 깊게 연장되게 형성된 제1웨이퍼(도 1의 100)를 준비한다. 제1웨이퍼(100)의 앞면(101)에는 도 1에 제시된 바와 같이 범프(150)와 연결 패드(155) 등을 연결하는 범프 연결부(151)가 형성된 상태이고, 웨이퍼(100)의 뒷면(102)은 이러한 앞면(101)에 반대되는 웨이퍼 면이다. 이러한 제1웨이퍼(100)는 웨이퍼 스택을 이루는, 예컨대, 두 개의 웨이퍼 중 상측에 도입되는 웨이퍼이다.
도 3은 제1웨이퍼(100) 상에 제1접착 테이프(200)를 부착하는 단계를 개략적으로 보여준다.
도 3을 참조하면, 제1웨이퍼(100) 상에 앞면(101)을 덮는 제1접착 테이프(200)를 부착한다. 이러한 제1접착 테이프(200)는 제1웨이퍼(100) 상에 평평한 판재를 지지부로 부착하기 위한 접착 수단으로 도입된다. 제1접착 테이프(200)로는 용이한 탈착을 위해서, 특정 파장의 빛, 예컨대, 자외선(UV)이나 열을 가하면 가스가 생겨 용이하게 분리되는 발포성 접착 테이프를 이용할 수 있다.
도 4는 제1접착 테이프(200) 상에 제1웨이퍼(100)를 지지할 제1지지부(300)를 부착하는 단계를 개략적으로 보여준다.
도 4를 참조하면, 제1접착 테이프(200) 상에 원형 판재 형태의 제1지지부(300)를 부착한다. 제1지지부(300)는 제1웨이퍼(100)가 얇게 된 후, 얇아진 제1웨이퍼의 휘어짐이나 깨짐을 방지하기 위해 얇은 제1웨이퍼를 지지하는 역할을 한다. 이러한 제1지지부(300)는 딱딱한 판형 부재로서 형성되어, 얇아진 웨이퍼가 말리거나 휘어지기 않게 펴 주는 역할을 한다. 이러한 제1지지부(300)는 제1접착 테이프(200)의 발포를 위해 UV 조사를 이용할 때, UV 광이 투과될 수 있도록 원형 유리 판재로 구성될 수 있다.
도 5는 제1웨이퍼(100)의 두께를 줄이는 단계를 개략적으로 보여준다.
도 5를 참조하면, 제1지지부(300)가 부착된 제1웨이퍼(100)의 뒷면(103)을 그라인딩하여 제1웨이퍼(100)의 두께를 줄여 얇아진 두께의 제1웨이퍼(120)를 형성한다. 이때, 백 그라인딩은 스터드 형태의 범프(도 1의 150) 끝단이 노출될 때까지 수행될 수 있다. 백 그라인딩 후에 범프(150)의 끝단이 돌출되게 제1웨이퍼(100)의 후면을 선택적으로 습식 에칭(etching)한다.
이때, 얇아진 제1웨이퍼(120)의 두께는 만들고자 하는 웨이퍼 레벨 패키지 종류에 따라 달라질 수 있으나, 대략 50 내지 60㎛ 정도 일 수 있다. 범프(150)의 돌출된 단자 부분은 대략 10㎛ 내지 20㎛ 정도 높이일 수 있다.
이와 같이 하여, 제1웨이퍼(120)를 관통하여 뒷면에 끝단이 연결 단자로 노출되는 다수 개의 범프(150)들을 뒷면에 가지는 얇은 두께의 제1웨이퍼(120)를 준비한다.
도 6은 제2웨이퍼(1100)를 준비하는 단계를 개략적으로 보여준다.
도 6 및 도 1을 함께 참조하면, 도 1에 제시된 바와 같이 스터드 형태의 범프(도 1의 150)가 웨이퍼(100)의 내부에 깊게 연장되게 형성된 웨이퍼(도 1의 100)와 마찬가지로 내부에 스터드 형태의 범프를 가지는 제2웨이퍼(1100)를 준비한다. 제2웨이퍼(1100)는 제1웨이퍼(도 2의 110)가 같은 종류의 집적 회로가 집적된 것일 수도 있으나 또는 다른 종류의 집적 회로가 집적된 것일 수도 있다. 제2웨이퍼(1100)의 앞면(1101)에는 도 1에 제시된 바와 마찬가지로 범프와 연결 패드 등을 연결하는 범프 연결부가 형성된 상태이고, 웨이퍼(1100)의 뒷면(1102)은 이러한 앞면(1101)에 반대되는 웨이퍼 면이다. 이러한 제2웨이퍼(1100)는 웨이퍼 스택을 이루는, 예컨대, 두 개의 웨이퍼 중 아래 측에 도입되는 웨이퍼이다.
도 7은 제2웨이퍼(1100) 상에 제2접착 테이프(1200)를 부착하는 단계를 개략적으로 보여준다.
도 7을 참조하면, 제2웨이퍼(1100) 상에 앞면(1101)을 덮는 제2접착 테이프(1200)를 부착한다. 이러한 제2접착 테이프(1200)는 도 3을 참조하여 설명한 제1접착 테이프(200)와 마찬가지로 제2웨이퍼(1100) 상에 평평한 판재를 지지부로 부착하기 위한 접착 수단으로 도입된다. 따라서, 제2접착 테이프(1200) 또한 용이한 탈착을 위해서, 특정 파장의 빛, 예컨대, 자외선(UV)이나 열을 가하면 가스가 생겨 용이하게 분리되는 발포성 접착 테이프로 형성될 수 있다.
도 8은 제2접착 테이프(1200) 상에 제2웨이퍼(1100)를 지지할 제2지지부(1300)를 부착하는 단계를 개략적으로 보여준다.
도 8을 참조하면, 제2접착 테이프(1200) 상에 원형 판재 형태의 제2지지부(1300)를 부착한다. 제2지지부(1300)는 제1지지부(도 5의 300)와 마찬가지로 제2웨이퍼(1100)가 얇게 된 후, 얇아진 제2웨이퍼의 휘어짐이나 깨짐을 방지하기 위해 얇은 제2웨이퍼를 지지하는 역할을 한다. 따라서, 이러한 제2지지부(1300)는, 제1지지부(300)와 마찬가지로, 딱딱한 판형 부재로서 형성되어, 얇아진 웨이퍼가 말리거나 휘어지기 않게 펴 주는 역할을 한다. 이러한 제2지지부(1300)는 제2접착 테이프(1200)의 발포를 위해 UV 조사를 이용할 때, UV 광이 투과될 수 있도록 투명한 원형 유리 판재로 구성될 수 있다.
도 9는 제2웨이퍼(1200)의 두께를 줄이는 단계를 개략적으로 보여준다.
도 9를 참조하면, 제2지지부(1300)가 부착된 제2웨이퍼(도 8의 1100)의 뒷면(1103)을 그라인딩하여 제2웨이퍼(1100)의 두께를 줄여 얇아진 두께의 제2웨이퍼(1120)를 형성한다. 이때, 백 그라인딩은 스터드 형태의 제2범프(1150) 끝단이 노출될 때까지 수행될 수 있다. 백 그라인딩 후에 제2범프(1150)의 끝단이 돌출되게 제2웨이퍼(1100)의 후면을 선택적으로 습식 에칭(etching)하여 얇아진 두께의 제2웨이퍼(1120)를 형성한다.
이때, 얇아진 제1웨이퍼(1120)의 두께는 만들고자 하는 웨이퍼 레벨 패키지 종류에 따라 달라질 수 있으나, 대략 50 내지 60㎛ 정도 일 수 있다. 제2범프(1150)의 돌출된 단자 부분은 대략 10㎛ 내지 20㎛ 정도 높이일 수 있다.
이와 같이 하여, 제2웨이퍼(1120)를 관통하여 뒷면에 끝단이 연결 단자로 노출되는 다수 개의 제2범프(1150)들을 뒷면에 가지는 얇은 두께의 제2웨이퍼(1120)를 준비한다.
도 10은 제2웨이퍼(1120) 뒷면에 제3접착 테이프(1201) 및 제3지지부(1301)를 부착하는 단계를 개략적으로 보여준다.
도 10을 참조하면, 얇은 두께의 제2웨이퍼(1200)의 뒷면 상에 제3접착 테이프(1201)를 부착한다. 이에 따라, 얇은 두께의 제2웨이퍼(1120) 뒷면에 백 그라인딩 및 에칭 과정에 의해서 돌출된 제2범프(1150)는 제3접착 테이프(1201)에 의해 가려져 보호되게 된다. 이에 따라, 후속되는 웨이퍼 적층 스택 과정 중에 제2범프(1150)가 손상되는 것이 효과적으로 방지될 수 있다.
이러한 제3접착 테이프(1201)는 앞서 설명한 제2접착 테이프(1200)와 마찬가지로 제2웨이퍼(1120) 뒷면에 평평한 판재를 지지부로 부착하기 위한 접착 수단으로 도입된다. 따라서, 제3접착 테이프(1201)는 앞서 설명한 바와 마찬가지로 발포성 접착 테이프로 형성될 수 있다.
제3접착 테이프(1201) 하면 상에 원형 판재 형태의 제3지지부(1301)를 부착한다. 제3지지부(1301)는 제2지지부(1300)와 마찬가지로 얇은 두께의 제2웨이퍼(1120)의 휘어짐이나 깨짐을 방지하기 위해 얇은 제2웨이퍼(1120)를 지지하는 역할을 한다. 따라서, 이러한 제3지지부(1301)는 역시 딱딱한 판형 부재로서 형성되어, 얇아진 제2웨이퍼(1120)가 말리거나 휘어지기 않게 펴 주는 역할을 한다. 이러한 제3지지부(1301)는 제3접착 테이프(1201)의 발포를 위해 UV 조사를 이용할 때, UV 광이 투과될 수 있도록 투명한 원형 유리 판재로 구성될 수 있다.
도 11은 제2접착 테이프(1200)에 자외선을 조사하는 단계를 개략적으로 보여준다.
도 11을 참조하면, 제2웨이퍼(1120) 후면 상에 제3지지부(1301)를 부착한 후, 제2웨이퍼(1120)의 앞면을 노출하기 위해서 제2접착 테이프(1200)를 제거한다. 제2접착 테이프(1200)의 제거에 의해서 제2지지부(1300)는 제2웨이퍼(1120) 앞면으로부터 제거된다.
제2접착 테이프(1200)가 UV 발포성 접착 테이프로 형성되고 제2지지부(1300)가 투명한 유리 판재로 구성된 경우, 투명한 유리 판재를 투과하여 UV 발포성 제2접착 테이프(1200)에 UV를 조사한다. UV 조사에 의해서 제2접착 테이프(1200)에 가스 발포가 발생하고 제2접착 테이프(1200)는 제2웨이퍼(1120) 앞면으로부터 제2지지부(1300)와 함께 탈착되게 된다. 제2접착 테이프(1200)가 열에 의한 발포성 접착 테이프로 형성된 경우, 제2접착 테이프(1200)를 가열하여 발포시킴으로써 제2웨이퍼(1120) 앞면으로부터 제2접착 테이프(1200) 및 제2지지부(1300)를 탈착시킬 수 있다.
도 12는 앞면(1101)이 노출된 제2웨이퍼(1120)를 마련하는 단계를 개략적으로 보여준다.
도 12를 참조하면, 제2접착 테이프(1200) 및 제2지지부(1300)를 제거하여, 집적 회로 패턴이 형성된 앞면(1101)을 노출한다. 이러한 앞면(1101)에는 도 1에 제시된 바와 같은 연결 패드(155)에 접속된 범프의 연결 부위(151)와 같은 패턴이 노출되게 된다.
도 13은 제2웨이퍼(1120) 상에 제1웨이퍼(120)를 적층하는 단계를 개략적으로 보여준다. 도 14는 제1지지부(300) 및 제3지지부(1301)를 제거하는 단계를 개략적으로 보여준다. 도 15는 제2웨이퍼(1120) 상에 제1웨이퍼(120)가 적층된 접합의 일례를 개략적으로 보여준다.
도 13을 참조하면, 도 5에 제시된 바와 같이 마련된 제1웨이퍼(120)를 도 12에 제시된 바와 같이 마련된 제2웨이퍼(1120) 상에 정렬 적층시킨다. 먼저, 제1웨이퍼(120)의 노출된 뒷면이 제2웨이퍼(1120)의 노출된 앞면에 대향되게 정확히 정렬시킨다. 이때, 도 15에 제시된 바와 같이, 제1웨이퍼(120)의 제1범퍼(150)의 노출된 단자가 이에 대응하는 제2웨이퍼(1120)의 노출된 제1범퍼의 연결 부위(1151)에 정렬되게 제1웨이퍼(120)를 제2웨이퍼(1120) 상에 정렬시킨다.
이후에, 제1웨이퍼(120)를 제2웨이퍼(1120)에 접합시켜, 얇은 제2웨이퍼(1120) 상에 얇은 제1웨이퍼(1120)가 적층 부착된 웨이퍼 스택을 형성한다. 이러한 접합은 여러 방법으로 이루어질 수 있으나, 도 15에 제시된 바와 같이, 제1웨이퍼(120)의 제1범퍼(150)의 노출된 단자가 이에 대응하는 제2웨이퍼(1120)의 노출된 제1범퍼의 연결 부위(1151)와 전기적으로 연결되어, 제1범퍼(150)와 제2범퍼(1150)가 전기적으로 연결되도록 하는 것이 바람직하다.
제2범퍼(1150)는 제2웨이퍼(1120)의 제3절연층(1171) 상에 형성된 제2연결 패드(1155)에 제4절연층(1173)에 형성된 창을 통해 또한 연결된다. 이에 따라, 제2범프(1150)를 통해 전달되는 전기 신호는 제2웨이퍼(1120)의 제2연결 패드(1155)에 전달되며 또한 제1범프(150)를 통해 제1웨이퍼(120)의 제1연결 패드(155)에 전달되게 된다.
이와 같이 범퍼들(150, 1150)의 전기적인 연결과 웨이퍼들(120, 1120)들의 접착을 구현하는 방법의 일례로, 이방 도전성 필름(ACF: Anisotropic Conductive Film)을 사용하는 방법이 있다. 예컨대, 제2웨이퍼(1120)의 노출된 앞면에 이방 도전성 필름을 부착한다. 이때, 이방 도전성 필름은 제2웨이퍼(1120)의 앞면에 패턴으로 노출된 제2범프의 연결부위(1151)에 접촉하게 된다. 이러한 이방 도전성 필름 상에 제1웨이퍼(120)의 제1범프(150)의 돌출된 단자를 접촉시키고, 제1웨이퍼(120)를 제2웨이퍼(1120) 상에 압착시켜 접합한다. 이에 따라, 이방 도전성 필름은 제1범프(150)와 제2범프(1150)를 전기적으로 연결시키게 된다.
또는, 이방 도전성 페이스트(ACP: Anisotropic Conductive Paste)를 제2웨이퍼(1120)의 노출된 앞면에 도포한 후, 제1웨이퍼(120)를 압착 부착한 후 도포된 이방 도전성 페이스트를 큐어링(curing)함으로써, 제1웨이퍼(120)와 제2웨이퍼(1120)의 접합을 형성할 수 있다.
또는, 솔더 페이스트(solder paste)를 이용하여 제1웨이퍼(120)와 제2웨이퍼(1120)의 접합을 형성할 수 있다. 먼저, 스크린 프린팅(screen printing)과 같은 선택적 도포 방법으로 제2웨이퍼(1120) 상에 솔더 페이스트를 도포한다. 이때, 솔더 페이스트는 도 15에 제시된 바와 같이 전기적 접합부(400)를 형성하기 위해서 선택적으로 도포된다. 즉, 솔더 페이스트는 제2범프의 연결부위(1151) 상에 선택적으로 도포되고, 도포된 솔더 페이스트에 제1범프(150)의 돌출된 단자 부위가 접촉된 후, 솔더 페이스트를 리플로우(reflow)한다. 이에 따라, 도 15에 제시된 바와 같이, 제1범프(150)의 돌출된 단자 부위와 제2범프의 연결부위(1151)를 전기적으로 연결시키며, 제1웨이퍼(120)와 제2웨이퍼(1120)를 접합시키는 전기적 접합부(400)가 형성된다.
이러한 일련의 웨이퍼들(120, 1120)을 접합하는 과정에서도 웨이퍼들(120, 1120)은 지지부들(300, 1301)에 의해서 지지된 상태이므로, 얇은 웨이퍼들(120, 1120)들이 휘거나 말리는 현상이 방지된다. 특히, 솔더 페이스트 등을 리플로우하는 공정은 가열을 수반하는 공정으로 얇은 웨이퍼들이 휘거나 말릴 우려가 매우 높은 공정이다. 그러나, 얇은 웨이퍼들(120, 1120)은 지지부들(300, 1301)에 의해서 지지되고 있으므로, 이러한 리플로우 과정에서도 얇은 웨이퍼들(120, 1120)은 펴진 상태로 계속 유지될 수 있다. 이에 따라, 웨이퍼들(120, 1120)에 손상이 발생되는 것이 효과적으로 방지될 수 있다.
이와 같이 웨이퍼들(120, 1120)을 접합한 후, 제1지지부(300) 및 제3지지부(1301)를 웨이퍼들(120, 1120)로부터 제거하여, 도 14에 제시된 바와 같이 웨이퍼 스택을 형성한다. 도 11을 참조하여 설명한 바와 마찬가지로 제1접착 테이프(200) 또는/ 및 제3접착 테이프(1201)에 UV를 조사하거나 열을 가하여 제1접착 테이프(200) 또는/ 및 제3접착 테이프(1201)를 웨이퍼들(120, 1120)로부터 떼어낸다. 이에 따라, 제1지지부(300) 및 제3지지부(1301)는 웨이퍼들(120, 1120)로부터 탈착되게 된다.
한편, 도 14에서는 2매의 얇은 웨이퍼들(120, 1120)이 적층되어 형성된 웨이퍼 스택을 예시하고 있으나, 이제까지 설명한 바와 같은 공정을 반복하여 2매 이상의 웨이퍼들을 스택하는 것도 가능하다.
이와 같이 웨이퍼 스택을 형성한 후, 반도체 소자 패키지 과정을 계속 더 수행할 수 있다. 예컨대, 웨이퍼 스택을 개개의 칩 스택들로 분리한 후, 칩 스택들을 PCB 또는 캐리어 테이프 등에 실장하는 등의 알려진 패키징 과정을 수행할 수 있다. 또는, 웨이퍼 스택을 PCB 또는 캐리어 테이프 등에 실장한 후 개별 칩 스택들로 분리하는 등의 알려진 패키징 과정을 수행할 수 있다.
상술한 본 발명에 따르면, 웨이퍼 레벨 스택을 제공하여, 웨이퍼를 절삭(sawing)한 후 개별적으로 분리된 각각의 칩들을 스택하는 칩 스택 공정에 비해, 공정 시간을 크게 단축할 수 있다.
웨이퍼 지지부의 도입으로 웨이퍼 다룸에 수반되는 위험성을 크게 줄일 수 있다. 이에 따라, 웨이퍼의 두께를 줄이는 공정 이후에 얇은 웨이퍼들을 스택하는 것이 가능하다. 이에 따라, 웨이퍼를 스택한 후 웨이퍼의 두께를 줄이는 경우 흔히 발생하는 웨이퍼 가장 자리 크랙(edge crack) 및 범프 손상 등과 같은 불량 발생을 방지할 수 있다. 특히, 웨이퍼가 얇아짐에 따라 수반되는 웨이퍼의 휨 또는 말림 등을 효과적으로 방지할 수 있다.
본 발명에 따르면, 웨이퍼 레벨 패키지를 위한, 얇은 두께의 웨이퍼들이 적층된 웨이퍼 스택을 효과적으로 형성할 수 있다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
도 1은 본 발명의 실시예에 따른 웨이퍼 스택 형성 방법에 도입된 스터드(stud) 형태의 범프(bump)를 설명하기 위해서 개략적으로 도시한 단면도이다.
도 2는 본 발명의 실시예에 따른 제1웨이퍼를 준비하는 방법을 설명하기 위해서 개략적으로 도시한 사시도이다.
도 3은 본 발명의 실시예에 따른 제1웨이퍼 상에 제1접착 테이프를 부착하는 방법을 설명하기 위해서 개략적으로 도시한 사시도이다.
도 4는 본 발명의 실시예에 따른 제1접착 테이프 상에 제1웨이퍼를 지지할 제1지지부를 부착하는 방법을 설명하기 위해서 개략적으로 도시한 사시도이다.
도 5는 본 발명의 실시예에 따른 제1웨이퍼의 두께를 줄이는 방법을 설명하기 위해서 개략적으로 도시한 사시도이다.
도 6은 본 발명의 실시예에 따른 제2웨이퍼를 준비하는 방법을 설명하기 위해서 개략적으로 도시한 사시도이다.
도 7은 본 발명의 실시예에 따른 제2웨이퍼 상에 제2접착 테이프를 부착하는 방법을 설명하기 위해서 개략적으로 도시한 사시도이다.
도 8은 본 발명의 실시예에 따른 제2접착 테이프 상에 제2웨이퍼를 지지할 제2지지부를 부착하는 방법을 설명하기 위해서 개략적으로 도시한 사시도이다.
도 9는 본 발명의 실시예에 따른 제2웨이퍼의 두께를 줄이는 방법을 설명하기 위해서 개략적으로 도시한 사시도이다.
도 10은 본 발명의 실시예에 따른 제2웨이퍼 뒷면에 제3접착 테이프 및 제3지지부를 부착하는 방법을 설명하기 위해서 개략적으로 도시한 사시도이다.
도 11은 본 발명의 실시예에 따른 제2접착 테이프에 자외선을 조사하는 방법을 설명하기 위해서 개략적으로 도시한 사시도이다.
도 12는 본 발명의 실시예에 따른 앞면이 노출된 제2웨이퍼를 마련하는 방법을 설명하기 위해서 개략적으로 도시한 사시도이다.
도 13은 본 발명의 실시예에 따른 제2웨이퍼 상에 제1웨이퍼를 적층하는 방법을 설명하기 위해서 개략적으로 도시한 사시도이다.
도 14는 본 발명의 실시예에 따른 제1지지부 및 제3지지부를 제거하는 방법을 설명하기 위해서 개략적으로 도시한 사시도이다.
도 15는 본 발명의 실시예에 따른 제2웨이퍼 상에 제1웨이퍼가 적층된 접합의 일례를 설명하기 위해서 개략적으로 도시한 단면도이다.

Claims (23)

  1. 제1범프가 앞면으로부터 내부로 연장되게 박힌 제1웨이퍼를 준비하는 단계;
    상기 제1웨이퍼의 앞면 상에 딱딱한 판재의 지지부를 부착하는 단계;
    상기 제1범프의 밑단이 상기 제1웨이퍼의 뒷면에 돌출되게 상기 제1웨이퍼의 두께를 얇게 줄이는 단계;
    제2범프가 앞면으로부터 뒷면으로 관통하게 박힌 얇은 두께의 제2웨이퍼를 준비하는 단계;
    상기 제1범프의 돌출된 밑단이 상기 제2범프 상에 전기적으로 연결되게 상기 얇은 두께의 제1웨이퍼를 상기 제2웨이퍼 상에 정렬하고 접합하는 단계; 및
    상기 얇은 두께의 제1웨이퍼로부터 상기 지지부를 제거하는 단계를 포함하는 것을 특징으로 하는 웨이퍼들의 스택을 형성하는 방법.
  2. 제1항에 있어서,
    상기 지지부는 유리 판재로 도입되는 것을 특징으로 하는 웨이퍼들의 스택을 형성하는 방법.
  3. 제1항에 있어서,
    상기 지지부를 상기 제1웨이퍼 상에 부착시키는 발포성 접착 테이프를 상기 제1웨이퍼의 앞면에 부착하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼들의 스택을 형성하는 방법.
  4. 제3항에 있어서,
    상기 지지부를 제거하는 단계는 상기 발포성 접착 테이프에 열을 인가하거나 자외선(UV)을 조사하여 상기 발포성 접착 테이프를 제거하는 단계를 포함하는 것을 특징으로 하는 웨이퍼들의 스택을 형성하는 방법.
  5. 제1항에 있어서, 상기 제1웨이퍼의 두께를 얇게 줄이는 단계는
    상기 지지부에 반대되는 상기 제1웨이퍼의 뒷면을 상기 제1범프의 밑단 표면이 노출되게 그라인딩(grinding)하는 단계; 및
    상기 그라인딩된 상기 제1웨이퍼의 뒷면을 선택적으로 식각하여 상기 제1범프의 밑단이 상기 제1웨이퍼의 뒷면에 돌출되게 하는 단계를 포함하는 것을 특징으로 하는 웨이퍼들의 스택을 형성하는 방법.
  6. 제1항에 있어서, 상기 제2웨이퍼 상에 정렬하고 접합하는 단계는
    상기 제2웨이퍼와 상기 제1웨이퍼 사이에 이방 도전성 필름(ACF)을 부착하는 단계; 및
    상기 제2웨이퍼를 상기 제1웨이퍼에 압착 접합하는 단계를 포함하는 것을 특징으로 하는 웨이퍼들의 스택을 형성하는 방법.
  7. 제1항에 있어서, 상기 제2웨이퍼 상에 정렬하고 접합하는 단계는
    상기 제2웨이퍼 상에 이방 도전성 페이스트(ACP)를 도포하는 단계; 및
    상기 제2웨이퍼를 상기 제1웨이퍼에 정렬 압착한 후 상기 이방 도전성 페이스트를 큐어링(curing)하여 접합하는 단계를 포함하는 것을 특징으로 하는 웨이퍼들의 스택을 형성하는 방법.
  8. 제1항에 있어서, 상기 제2웨이퍼 상에 정렬하고 접합하는 단계는
    상기 제1범프의 밑단에 대향되는 상기 제2범프 상에 솔더 페이스트(solder paste)를 선택적으로 도포하는 단계; 및
    상기 솔더 페이스트 도포 부분에 상기 제1범프의 밑단을 접촉시키고 상기 도포된 솔더 페이스트를 리플로우(reflow)시켜 상기 제1범프와 상기 제2범프를 전기적으로 연결하고 접합하는 전기적 접합부를 형성하는 단계를 포함하는 것을 특징으로 하는 웨이퍼들의 스택을 형성하는 방법.
  9. 제1항에 있어서,
    상기 솔더 페이스트는 스크린 프린팅(screen printing)으로 상기 제2웨이퍼 상에 선택적으로 도포되는 것을 특징으로 하는 웨이퍼들의 스택을 형성하는 방법.
  10. 제1범프가 앞면으로부터 뒷면으로 관통하게 박힌 얇은 두께의 제1웨이퍼를 준비하는 단계;
    제2범프가 앞면으로부터 내부로 연장되게 박힌 제2웨이퍼를 준비하는 단계;
    상기 제2웨이퍼의 앞면 상에 제1지지부를 부착하는 단계;
    상기 제2범프의 밑단이 상기 제2웨이퍼의 뒷면에 돌출되게 상기 제2웨이퍼의 두께를 얇게 줄이는 단계;
    상기 얇은 두께의 제2웨이퍼의 뒷면 상에 딱딱한 판재의 제2지지부를 부착하는 단계;
    상기 제2범프의 상단이 노출되게 상기 제1지지부를 상기 제2웨이퍼로부터 제거하는 단계;
    상기 제1범프가 상기 제2범프의 상단에 전기적으로 연결되게 상기 얇은 두께의 제1웨이퍼를 상기 제2웨이퍼 상에 정렬하고 접합하는 단계; 및
    상기 제2범프의 밑단이 노출되게 상기 제2웨이퍼로부터 상기 제2지지부를 제거하는 단계를 포함하는 것을 특징으로 하는 웨이퍼들의 스택을 형성하는 방법.
  11. 제10항에 있어서,
    상기 제1지지부를 상기 제2웨이퍼 상에 부착시키는 제1발포성 접착 테이프를 상기 제2웨이퍼의 앞면에 부착하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼들의 스택을 형성하는 방법.
  12. 제11항에 있어서,
    상기 제1지지부를 제거하는 단계는 상기 제1발포성 접착 테이프에 열을 인가하거나 자외선(UV)을 조사하여 상기 제1발포성 접착 테이프를 제거하는 단계를 포함하는 것을 특징으로 하는 웨이퍼들의 스택을 형성하는 방법.
  13. 제10항에 있어서,
    상기 제2지지부를 상기 제2웨이퍼 상에 부착시키는 제2발포성 접착 테이프를 상기 제2웨이퍼의 뒷면에 부착하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼들의 스택을 형성하는 방법.
  14. 제13항에 있어서,
    상기 제2지지부를 제거하는 단계는 상기 제2발포성 접착 테이프에 열을 인가하거나 자외선(UV)을 조사하여 상기 제2발포성 접착 테이프를 제거하는 단계를 포함하는 것을 특징으로 하는 웨이퍼들의 스택을 형성하는 방법.
  15. 제10항에 있어서, 상기 제2웨이퍼의 두께를 얇게 줄이는 단계는
    상기 제1지지부에 반대되는 상기 제2웨이퍼의 뒷면을 상기 제2범프의 밑단 표면이 노출되게 그라인딩(grinding)하는 단계; 및
    상기 그라인딩된 상기 제2웨이퍼의 뒷면을 선택적으로 식각하여 상기 제2범프의 밑단이 상기 제2웨이퍼의 뒷면에 돌출되게 하는 단계를 포함하는 것을 특징으로 하는 웨이퍼들의 스택을 형성하는 방법.
  16. 제1범프가 앞면으로부터 내부로 연장되게 박힌 제1웨이퍼를 준비하는 단계;
    상기 제1웨이퍼의 앞면 상에 딱딱한 판재의 제1지지부를 부착하는 단계;
    상기 제1범프의 밑단이 상기 제1웨이퍼의 뒷면에 돌출되게 상기 제1웨이퍼의 두께를 얇게 줄이는 단계;
    제2범프가 앞면으로부터 내부로 연장되게 박힌 제2웨이퍼를 준비하는 단계;
    상기 제2웨이퍼의 앞면 상에 제2지지부를 부착하는 단계;
    상기 제2범프의 밑단이 상기 제2웨이퍼의 뒷면에 돌출되게 상기 제2웨이퍼의 두께를 얇게 줄이는 단계;
    상기 얇은 두께의 제2웨이퍼의 뒷면 상에 딱딱한 판재의 제3지지부를 부착하는 단계;
    상기 제2범프의 상단이 노출되게 상기 제2지지부를 상기 제2웨이퍼로부터 제거하는 단계;
    상기 제1범프가 상기 제2범프의 상단에 전기적으로 연결되게 상기 얇은 두께의 제1웨이퍼를 상기 제2웨이퍼 상에 정렬하고 접합하는 단계; 및
    상기 제1범프의 상단이 노출되게 상기 제1웨이퍼로부터 상기 제1지지부를 제거하고 상기 제2범프의 밑단이 노출되게 상기 제2웨이퍼로부터 상기 제3지지부를 제거하는 단계를 포함하는 것을 특징으로 하는 웨이퍼들의 스택을 형성하는 방법.
  17. 제16항에 있어서,
    어느 하나의 상기 지지부는 투명한 유리 판재로 도입되는 것을 특징으로 하는 웨이퍼들의 스택을 형성하는 방법.
  18. 제16항에 있어서,
    어느 하나의 상기 지지부는 발포성 접착 테이프에 의해서 상기 웨이퍼에 부착되는 것을 특징으로 하는 웨이퍼들의 스택을 형성하는 방법.
  19. 제18항에 있어서,
    상기 발포성 접착 테이프에 의해 부착된 상기 지지부는 상기 발포성 접착 테이프에 열을 인가하거나 자외선(UV)을 조사하여 상기 발포성 접착 테이프를 제거함에 따라 제거되는 것을 특징으로 하는 웨이퍼들의 스택을 형성하는 방법.
  20. 제16항에 있어서, 상기 웨이퍼의 두께를 얇게 줄이는 단계는
    상기 지지부에 반대되는 상기 웨이퍼의 뒷면을 상기 범프의 밑단 표면이 노출되게 그라인딩(grinding)하는 단계; 및
    상기 그라인딩된 상기 웨이퍼의 뒷면을 선택적으로 식각하여 상기 범프의 밑단이 상기 웨이퍼의 뒷면에 돌출되게 하는 단계를 포함하는 것을 특징으로 하는 웨이퍼들의 스택을 형성하는 방법.
  21. 제1범프가 앞면으로부터 뒷면으로 관통하게 박혀 있고 앞면에 딱딱한 판재의 제1지지부가 부착된 얇은 두께의 제1웨이퍼를 준비하는 단계;
    제2범프가 앞면으로부터 뒷면으로 관통하게 박혀 있고 뒷면에 딱딱한 판재의 제2지지부가 부착된 얇은 두께의 제2웨이퍼를 준비하는 단계;
    상기 제1범프의 밑단이 상기 제2범프의 상단에 전기적으로 연결되게 상기 제1웨이퍼를 상기 제2웨이퍼 상에 정렬하고 접합하는 단계; 및
    상기 제1웨이퍼로부터 상기 제1지지부를 제거하고 상기 제2웨이퍼로부터 상기 제2지지부를 제거하는 단계를 포함하는 것을 특징으로 하는 웨이퍼들의 스택을 형성하는 방법.
  22. 제21항에 있어서,
    상기 지지부는 투명한 유리 판재로 도입되는 것을 특징으로 하는 웨이퍼들의 스택을 형성하는 방법.
  23. 제21항에 있어서,
    상기 지지부는 발포성 접착 테이프에 의해서 상기 웨이퍼에 부착되는 것을 특징으로 하는 웨이퍼들의 스택을 형성하는 방법.
KR1020040046558A 2004-06-22 2004-06-22 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법 KR100618837B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040046558A KR100618837B1 (ko) 2004-06-22 2004-06-22 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법
US11/144,213 US7494845B2 (en) 2004-06-22 2005-06-02 Method of forming a thin wafer stack for a wafer level package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040046558A KR100618837B1 (ko) 2004-06-22 2004-06-22 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법

Publications (2)

Publication Number Publication Date
KR20050121432A true KR20050121432A (ko) 2005-12-27
KR100618837B1 KR100618837B1 (ko) 2006-09-01

Family

ID=35481165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040046558A KR100618837B1 (ko) 2004-06-22 2004-06-22 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법

Country Status (2)

Country Link
US (1) US7494845B2 (ko)
KR (1) KR100618837B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780690B1 (ko) * 2006-03-03 2007-11-30 주식회사 하이닉스반도체 스택 패키지의 제조방법
KR20140057992A (ko) * 2012-11-05 2014-05-14 삼성전자주식회사 일체형 단위 반도체 칩들을 갖는 반도체 패키지
WO2021137469A1 (ko) * 2019-12-30 2021-07-08 한국과학기술원 감광성 이방성 전도층을 이용하여 형성된 전기접속부재를 포함하는 반도체 패키지 및 그 제조 방법

Families Citing this family (167)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US20060046433A1 (en) * 2004-08-25 2006-03-02 Sterrett Terry L Thinning semiconductor wafers
US7083425B2 (en) 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7049208B2 (en) 2004-10-11 2006-05-23 Intel Corporation Method of manufacturing of thin based substrate
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
DE102006037538B4 (de) * 2006-08-10 2016-03-10 Infineon Technologies Ag Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
US8513789B2 (en) * 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7791199B2 (en) * 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
CN101675516B (zh) 2007-03-05 2012-06-20 数字光学欧洲有限公司 具有通过过孔连接到前侧触头的后侧触头的芯片
US8232183B2 (en) * 2007-05-04 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Process and apparatus for wafer-level flip-chip assembly
SG149710A1 (en) * 2007-07-12 2009-02-27 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
JP5572089B2 (ja) 2007-07-27 2014-08-13 テッセラ，インコーポレイテッド 適用後パッド延在部を伴う再構成ウエハ積層パッケージング
KR101588723B1 (ko) 2007-07-31 2016-01-26 인벤사스 코포레이션 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US8492263B2 (en) * 2007-11-16 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protected solder ball joints in wafer level chip-scale packaging
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US20100053407A1 (en) * 2008-02-26 2010-03-04 Tessera, Inc. Wafer level compliant packages for rear-face illuminated solid state image sensors
US20090212381A1 (en) * 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
US8334170B2 (en) * 2008-06-27 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for stacking devices
US7851346B2 (en) * 2008-07-21 2010-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding metallurgy for three-dimensional interconnect
US8932906B2 (en) 2008-08-19 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via bonding structure
US9524945B2 (en) 2010-05-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with L-shaped non-metal sidewall protection structure
US7943421B2 (en) 2008-12-05 2011-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Component stacking using pre-formed adhesive films
US9117828B2 (en) * 2009-03-27 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of handling a thin wafer
US8377816B2 (en) 2009-07-30 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming electrical connections
US8841766B2 (en) 2009-07-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8324738B2 (en) 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US8803332B2 (en) * 2009-09-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Delamination resistance of stacked dies in die saw
US8659155B2 (en) 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
EP2339614A1 (en) * 2009-12-22 2011-06-29 Imec Method for stacking semiconductor chips
US8299616B2 (en) * 2010-01-29 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. T-shaped post for semiconductor devices
US10297550B2 (en) * 2010-02-05 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC architecture with interposer and interconnect structure for bonding dies
US8610270B2 (en) * 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
US8803319B2 (en) 2010-02-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8318596B2 (en) * 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8519537B2 (en) * 2010-02-26 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US9385095B2 (en) 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US8378480B2 (en) * 2010-03-04 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy wafers in 3DIC package assemblies
US8455995B2 (en) 2010-04-16 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. TSVs with different sizes in interposers for bonding dies
US8441124B2 (en) 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8716867B2 (en) 2010-05-12 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Forming interconnect structures using pre-ink-printed sheets
US8674513B2 (en) 2010-05-13 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for substrate
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US8901736B2 (en) 2010-05-28 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Strength of micro-bump joints
US9018758B2 (en) 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap
TWI456012B (zh) 2010-06-08 2014-10-11 Henkel IP & Holding GmbH 使用脈衝式ｕｖ光源之晶圓背面塗覆方法
KR101617600B1 (ko) 2010-06-08 2016-05-02 헨켈 아이피 앤드 홀딩 게엠베하 그라인딩 전의 다이싱 및 마이크로 제조된 웨이퍼들 상의 접착제의 코팅
US8426961B2 (en) 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
US8241963B2 (en) 2010-07-13 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed pillar structure
SG177816A1 (en) 2010-07-15 2012-02-28 Soitec Silicon On Insulator Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
SG177817A1 (en) * 2010-07-19 2012-02-28 Soitec Silicon On Insulator Temporary semiconductor structure bonding methods and related bonded semiconductor structures
US8581418B2 (en) 2010-07-21 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die stacking using bumps with different sizes
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8629568B2 (en) 2010-07-30 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device cover mark
US8540506B2 (en) 2010-08-16 2013-09-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor molding chamber
US8546254B2 (en) 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
US8541262B2 (en) 2010-09-02 2013-09-24 Taiwan Semiconductor Manufacturing Company, Ltd. Die edge contacts for semiconductor devices
US9343436B2 (en) 2010-09-09 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked package and method of manufacturing the same
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8936966B2 (en) 2012-02-08 2015-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices
US8105875B1 (en) 2010-10-14 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for bonding dies onto interposers
US8338945B2 (en) 2010-10-26 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Molded chip interposer structure and methods
KR101059490B1 (ko) 2010-11-15 2011-08-25 테세라 리써치 엘엘씨 임베드된 트레이스에 의해 구성된 전도성 패드
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
JP2012156292A (ja) * 2011-01-26 2012-08-16 Seiko Epson Corp 基板の加工方法
EP2671249A4 (en) 2011-02-01 2015-10-07 Henkel IP & Holding GmbH FILLING FILM APPLIED TO A PRE-CUTTING WAFER
KR101997293B1 (ko) 2011-02-01 2019-07-05 헨켈 아이피 앤드 홀딩 게엠베하 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8610285B2 (en) 2011-05-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC packaging structures and methods with a metal pillar
US8664760B2 (en) 2011-05-30 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Connector design for packaging integrated circuits
US8580683B2 (en) 2011-09-27 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for molding die on wafer interposers
US8501590B2 (en) 2011-07-05 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for dicing interposer assembly
US8476770B2 (en) 2011-07-07 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for forming through vias
US8647796B2 (en) 2011-07-27 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Photoactive compound gradient photoresist
US20130040423A1 (en) 2011-08-10 2013-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of Multi-Chip Wafer Level Packaging
US8754514B2 (en) 2011-08-10 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip wafer level package
US8557684B2 (en) 2011-08-23 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit (3DIC) formation process
US8569086B2 (en) 2011-08-24 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of dicing semiconductor devices
US8963334B2 (en) 2011-08-30 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Die-to-die gap control for semiconductor structure and method
US9245773B2 (en) 2011-09-02 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packaging methods and structures thereof
US9418876B2 (en) 2011-09-02 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of three dimensional integrated circuit assembly
US9530761B2 (en) 2011-09-02 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems including passive electrical components
US8531032B2 (en) 2011-09-02 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally enhanced structure for multi-chip device
US9390060B2 (en) 2011-09-02 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods, material dispensing methods and apparatuses, and automated measurement systems
US9219016B2 (en) 2011-09-28 2015-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Structure design for 3DIC testing
US10475759B2 (en) 2011-10-11 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure having dies with connectors of different sizes
US8878182B2 (en) 2011-10-12 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Probe pad design for 3DIC package yield analysis
US8518753B2 (en) 2011-11-15 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Assembly method for three dimensional integrated circuit
US8772929B2 (en) 2011-11-16 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package for three dimensional integrated circuit
US8629043B2 (en) 2011-11-16 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for de-bonding carriers
US8779599B2 (en) 2011-11-16 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages including active dies and dummy dies and methods for forming the same
US8759118B2 (en) 2011-11-16 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Plating process and structure
US8779588B2 (en) 2011-11-29 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for multi-chip packaging
US8643148B2 (en) 2011-11-30 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-Wafer structures and methods for forming the same
US8653658B2 (en) 2011-11-30 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Planarized bumps for underfill control
US8557631B2 (en) 2011-12-01 2013-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer wafer bonding method and apparatus
US8536573B2 (en) 2011-12-02 2013-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Plating process and structure
US8558229B2 (en) 2011-12-07 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation layer for packaged chip
US8828848B2 (en) 2011-12-16 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Die structure and method of fabrication thereof
US8871568B2 (en) 2012-01-06 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Packages and method of forming the same
US8518796B2 (en) 2012-01-09 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die connection system and method
US8691706B2 (en) 2012-01-12 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing substrate warpage in semiconductor processing
US9620430B2 (en) 2012-01-23 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Sawing underfill in packaging processes
US8698308B2 (en) 2012-01-31 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structural designs to minimize package defects
US9406500B2 (en) 2012-02-08 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Flux residue cleaning system and method
US9230932B2 (en) 2012-02-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
US8975183B2 (en) 2012-02-10 2015-03-10 Taiwan Semiconductor Manufacturing Co., Ltd. Process for forming semiconductor structure
US8816495B2 (en) 2012-02-16 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structures and formation methods of packages with heat sinks
US8900922B2 (en) 2012-02-16 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Fine-pitch package-on-package structures and methods for forming the same
US9646942B2 (en) 2012-02-23 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for controlling bump height variation
US8953336B2 (en) 2012-03-06 2015-02-10 Taiwan Semiconductor Manufacturing Co., Ltd. Surface metal wiring structure for an IC substrate
US8962392B2 (en) 2012-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill curing method using carrier
US9006004B2 (en) 2012-03-23 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Probing chips during package formation
US9034695B2 (en) 2012-04-11 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated thermal solutions for packaging integrated circuits
US9391000B2 (en) 2012-04-11 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming silicon-based hermetic thermal solutions
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US8741691B2 (en) 2012-04-20 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating three dimensional integrated circuit
US9515036B2 (en) 2012-04-20 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for solder connections
US9576830B2 (en) 2012-05-18 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for adjusting wafer warpage
US9583365B2 (en) 2012-05-25 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming interconnects for three dimensional integrated circuit
US8970035B2 (en) 2012-08-31 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US8628990B1 (en) 2012-09-27 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Image device and methods of forming the same
US9070644B2 (en) 2013-03-15 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
US9646894B2 (en) 2013-03-15 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
US10056267B2 (en) 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US10026671B2 (en) 2014-02-14 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9653443B2 (en) 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
US9935090B2 (en) 2014-02-14 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9768090B2 (en) 2014-02-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
KR102258739B1 (ko) 2014-03-26 2021-06-02 삼성전자주식회사 하이브리드 적층 구조를 갖는 반도체 소자 및 그 제조방법
US9564416B2 (en) 2015-02-13 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
JP6429388B2 (ja) * 2015-03-19 2018-11-28 株式会社ディスコ 積層デバイスの製造方法
US9613931B2 (en) 2015-04-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) having dummy dies and methods of making the same
KR102619466B1 (ko) * 2016-06-13 2024-01-02 삼성전자주식회사 팬 아웃 패널 레벨 패키지의 제조 방법 및 그에 사용되는 캐리어 테이프 필름
US10236260B2 (en) 2016-06-30 2019-03-19 Nxp Usa, Inc. Shielded package with integrated antenna
CN109285825B (zh) * 2017-07-21 2021-02-05 联华电子股份有限公司 芯片堆叠结构及管芯堆叠结构的制造方法
CN107452638B (zh) * 2017-08-11 2019-06-28 中国科学院上海微系统与信息技术研究所 圆片级封装结构及其制备方法
KR102467030B1 (ko) * 2018-01-17 2022-11-14 삼성전자주식회사 반도체 패키지 및 그 패키지를 포함한 반도체 장치
US10319696B1 (en) 2018-05-10 2019-06-11 Micron Technology, Inc. Methods for fabricating 3D semiconductor device packages, resulting packages and systems incorporating such packages
JP7201386B2 (ja) 2018-10-23 2023-01-10 株式会社ダイセル 半導体装置製造方法
JP7224138B2 (ja) * 2018-10-23 2023-02-17 株式会社ダイセル 半導体装置製造方法
CN112913015B (zh) * 2018-10-23 2024-01-16 株式会社大赛璐 半导体装置制造方法
US10985134B2 (en) * 2018-11-09 2021-04-20 Nanya Technology Corporation Method and system of manufacturing stacked wafers
KR20210054786A (ko) 2019-11-06 2021-05-14 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
CN111916345A (zh) * 2020-09-11 2020-11-10 北京华卓精科科技股份有限公司 一种晶圆键合方法及装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63304655A (ja) 1987-06-05 1988-12-12 Hitachi Ltd 積層体の製造方法
US5432999A (en) * 1992-08-20 1995-07-18 Capps; David F. Integrated circuit lamination process
US5618752A (en) * 1995-06-05 1997-04-08 Harris Corporation Method of fabrication of surface mountable integrated circuits
KR100336778B1 (ko) 1999-12-07 2002-05-16 박종섭 적층형 칩 사이즈 패키지 및 그 제조방법
JP2001308061A (ja) * 2000-04-25 2001-11-02 Nec Corp 半導体装置の製造方法
KR100345166B1 (ko) * 2000-08-05 2002-07-24 주식회사 칩팩코리아 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
KR20020024624A (ko) 2000-09-26 2002-04-01 윤종용 칩 수준의 크기를 갖는 적층 패키지와 그 제조 방법
JP2003124147A (ja) 2001-10-15 2003-04-25 Fujitsu Ltd 半導体装置の製造方法
KR20030050665A (ko) * 2001-12-19 2003-06-25 삼성전자주식회사 적층 칩 패키지와 그 제조 방법
US6642081B1 (en) * 2002-04-11 2003-11-04 Robert Patti Interlocking conductor method for bonding wafers to produce stacked integrated circuits
KR100570514B1 (ko) * 2004-06-18 2006-04-13 삼성전자주식회사 웨이퍼 레벨 칩 스택 패키지 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780690B1 (ko) * 2006-03-03 2007-11-30 주식회사 하이닉스반도체 스택 패키지의 제조방법
KR20140057992A (ko) * 2012-11-05 2014-05-14 삼성전자주식회사 일체형 단위 반도체 칩들을 갖는 반도체 패키지
WO2021137469A1 (ko) * 2019-12-30 2021-07-08 한국과학기술원 감광성 이방성 전도층을 이용하여 형성된 전기접속부재를 포함하는 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
US20050282374A1 (en) 2005-12-22
US7494845B2 (en) 2009-02-24
KR100618837B1 (ko) 2006-09-01

Similar Documents

Publication Publication Date Title
KR100618837B1 (ko) 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
JP4813035B2 (ja) 貫通電極付基板の製造方法
KR100636770B1 (ko) 반도체 장치 및 그 제조 방법
KR101157726B1 (ko) 극박 적층 칩 패키징
US8394677B2 (en) Method of fabricating semiconductor device
JP4663184B2 (ja) 半導体装置の製造方法
JP2013518432A (ja) Ｉｃダイ又はウエハをｔｓｖウエハに接合するためのデュアルキャリア
JP4312786B2 (ja) 半導体チップの製造方法
KR20010098592A (ko) 반도체패키지 및 그 제조방법
JP4105202B2 (ja) 半導体装置の製造方法
CN101764047A (zh) 减薄半导体衬底的方法
JP2008130704A (ja) 半導体装置の製造方法
WO2008038345A1 (fr) Procédé de fabrication d'un dispositif à semi-conducteur
TWI590398B (zh) 製造包含高可靠性晶粒底膠之積體電路系統的方法
CN1645597B (zh) 半导体器件及其制造方法
JP2004119726A (ja) 回路装置の製造方法
KR20010083235A (ko) 베어칩의 장착 방법 및 장치
JP5064158B2 (ja) 半導体装置とその製造方法
JP2004119727A (ja) 回路装置の製造方法
JP4828515B2 (ja) 半導体装置の製造方法
JP2004343088A (ja) 半導体装置及びその製造方法
JP2002222824A (ja) 半導体装置及びその製造方法
JP4779924B2 (ja) 半導体装置の製造方法
JP4062305B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 14