KR20040060797A - 집적회로 카드 및 상기 집적회로 카드를 사용한 기장 시스템 - Google Patents

집적회로 카드 및 상기 집적회로 카드를 사용한 기장 시스템 Download PDF

Info

Publication number
KR20040060797A
KR20040060797A KR1020030097375A KR20030097375A KR20040060797A KR 20040060797 A KR20040060797 A KR 20040060797A KR 1020030097375 A KR1020030097375 A KR 1020030097375A KR 20030097375 A KR20030097375 A KR 20030097375A KR 20040060797 A KR20040060797 A KR 20040060797A
Authority
KR
South Korea
Prior art keywords
card
substrate
display device
film
integrated circuit
Prior art date
Application number
KR1020030097375A
Other languages
English (en)
Other versions
KR101024958B1 (ko
Inventor
순페이 야마자키
토루 타카야마
준야 마루야마
유우고 고토
유미코 오노
마이 아키바
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20040060797A publication Critical patent/KR20040060797A/ko
Application granted granted Critical
Publication of KR101024958B1 publication Critical patent/KR101024958B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07701—Constructional details, e.g. mounting of circuits in the carrier the record carrier comprising an interface suitable for human interaction
    • G06K19/07703—Constructional details, e.g. mounting of circuits in the carrier the record carrier comprising an interface suitable for human interaction the interface being visual
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/38—Payment protocols; Details thereof
    • G06Q20/40—Authorisation, e.g. identification of payer or payee, verification of customer or shop credentials; Review and approval of payers, e.g. check credit lines or negative lists
    • G06Q20/401—Transaction verification
    • G06Q20/4014—Identity check for transactions
    • G06Q20/40145—Biometric identity checks
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Accounting & Taxation (AREA)
  • General Business, Economics & Management (AREA)
  • Strategic Management (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Security & Cryptography (AREA)
  • Finance (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

본 발명은, 안면 사진의 바꿔치기 등의 위조를 방지함으로써 보안성을 확보할 수 있고, 더구나 안면 사진 이외의 화상을 표시할 수 있는, 대단히 고기능화된 카드를 제공하는데 목적이 있다. 표시장치와 박막집적회로를 갖는 카드에 있어서, 박막집적회로에 의해 표시장치의 구동이 제어되고, 박막집적회로 및 표시장치에 사용하고 있는 반도체소자는 다결정반도체막을 사용하여 형성되며, 박막집적회로 및 표시장치는 카드가 갖는 제 1 기판과 제 2 기판 사이에 수지로 밀봉되어 있고, 제 1 기판 및 제 2 기판은 플라스틱 기판이다.

Description

집적회로 카드 및 상기 집적회로 카드를 사용한 기장 시스템{IC CARD AND BOOKING ACCOUNT SYSTEM USING THE IC CARD}
본 발명은, 메모리나 마이크로프로세서(CPU) 등의 집적회로를 내장한 전자카드로 대표되는 카드에 관한 것이다. 또한, 본 발명은 그 카드를 ATM 카드(현금카드라고 불리는, 자동 예금 지불기)로서 사용한 경우의 거래 내용의 기장 시스템에 관한 것이다.
자기적으로 데이터를 기억하는 자기카드는 기억할 수 있는 데이터가 겨우 수십 바이트 정도인 데 대하여, 반도체 메모리가 내장되어 있는 전자카드(IC 카드)는, 기억할 수 있는 데이터가 5KB 정도, 또는 그 이상의 일반적으로, 상당히 큰 용량을 확보할 수 있다. 더구나, IC카드는, 자기카드와는 다른, 카드 상에 사철을 놓는 물리적방법에 의해 데이터가 판독될 우려가 없고, 또한 그 IC 카드에 기억되어 있는 데이터가 쉽게 위조되지 않는다는 장점이 있다.
이때, 전자카드로 대표되는 카드에는, 신분증명서를 대체하는 것과 같은 ID카드, 플라스틱 카드와 같이 가요성을 갖는 세미하드 카드 등이 포함된다.
그리고, 최근에, 메모리와 CPU가 탑재되는 것에 의해, IC 카드는 더욱 더 고성능이 되고, 그것의 응용은, ATM 카드, 신용카드, 선불카드, 진찰권, 학생증이나 사원 ID 등의 신분증명증, 기차패스, 회원증 등의 다방면에 걸쳐 있다. 고기능화의 일례로서, 참조문헌 1(일본국 특공평 2-7105호 공보)에는, 단순한 문자나 숫자 등을 표시할 수 있는 표시장치와, 숫자를 입력하기 위한 키보드가 탑재된 IC 카드에 관해 기재되어 있다.
참조문헌 1에 기재되어 있는 것과 같이, IC 카드에 새로운 기능을 부가함으로써, 새로운 이용 방식이 가능하게 된다. 현재, IC 카드를 사용한 전자상거래, 재택근무, 원격의료, 원격교육, 행정서비스의 전자화, 고속도로의 자동요금수수, 영상분배 서비스 등의 실용화가 진행되고 있으며, 장래적으로는 보다 광범위한 분야에서 IC 카드가 이용될 것으로 생각된다.
이와 같이 IC 카드가 널리 사용됨에 따라서, IC 카드의 부정사용이 무시할 수 없는 큰 문제가 되고 있어, IC 카드 사용시의 개인인증의 보안성을 향상시키는 것이 앞으로의 과제이다.
IC 카드의 부정사용의 방지책의 한가지로 IC 카드에의 안면 사진의 게재가 있다. 안면 사진을 게재함으로써, ATM 등의 무인 단말장치가 아닌 한, IC 카드 사용시에 제 3자가 육안으로 본인의 인증을 행하는 것이 가능하다. 그리고, 가까운 거리에서 사용자의 얼굴을 촬영할 수 있도록 하는 방범용 감시카메라를 설치하지 않고 있는 경우에도, 부정사용의 방지를 효과적으로 행할 수 있다.
그러나, 일반적으로, 안면 사진은 인쇄법에 의해 IC 카드에 전사되고 있어, 위조에 의해 비교적 용이하게 바꿔치는 것이 가능하다고 하는 함정이 있다.
또한, IC 카드의 두께는, 일반적으로 0.7 mm로 얇다. 그 때문에, 집적회로가 탑재되는 에어리어가 한정되어 있는 경우, 고기능화를 목표로 하고자 하면, 회로 규모 또는 메모리 용량이 보다 큰 집적회로를 그 한정된 용적 안에 더욱 많이 탑재할 필요가 있다.
그래서, 본 발명은, 안면 사진의 바꿔치기 등의 위조를 방지함으로써 보안성을 확보할 수 있고, 더구나 안면 사진 이외의 화상을 표시할 수 있는 더욱 고기능의 IC 카드를 제공하는데 그 목적이 있다.
도 1은 본 발명의 IC 카드의 외관도와, 내부 구조를 나타낸 도면,
도 2는 대형의 카드 기판을 사용한 본 발명의 IC 카드의 제조방법을 나타낸 도면,
도 3은 본 발명의 IC 카드의 단면도를 나타낸 도면,
도 4는 박막집적회로와 표시장치의 블록도,
도 5는 반도체소자의 제조방법을 나타낸 도면,
도 6은 반도체소자의 제조방법을 나타낸 도면,
도 7은 반도체소자의 제조방법을 나타낸 도면,
도 8은 반도체소자의 제조방법을 나타낸 도면,
도 9는 반도체소자의 제조방법을 나타낸 도면,
도 10은 입출력용 인터페이스의 구조를 나타낸 블록도,
도 11은 액정표시장치의 단면도,
도 12는 발광장치의 단면도,
도 13은 본 발명의 IC 카드의 이용방법을 나타낸 도면,
도 14는 본 발명의 IC 카드의 외관도,
도 15는 플라스틱 기판 상에 형성된 박막집적회로와 표시장치의 사진,
도 16은 실시예 5에서 사용된 샘플의 SEM 단면 사진,
도 17은 도 16의 포인트 1에서의 EDX 측정의 측정된 값을 나타낸 도면,
도 18은 도 16의 포인트 2에서의 EDX 측정의 측정된 값을 나타낸 도면,
도 19는 도 16의 포인트 19에서의 EDX 측정의 측정된 값을 나타낸 도면,
도 20은 도 16의 포인트 20에서의 EDX 측정의 측정된 값을 나타낸 도면,
도 21은 실시예 5에서 사용된 샘플의 TEM 단면 사진,
도 22는 실시예 5에서 사용된 샘플의 TEM 단면 사진,
도 23은 실시예 5에서 사용된 샘플의 TEM 단면 사진,
도 24는 도 23의 포인트 2에서의 EDX 측정의 측정된 값을 나타낸 도면,
도 25는 도 23의 포인트 3에서의 EDX 측정의 측정된 값을 나타낸 도면,
도 26은 도 23의 포인트 4-1에서의 EDX 측정의 측정된 값을 나타낸 도면,
도 27은 도 23의 포인트 5에서의 EDX 측정의 측정된 값을 나타낸 도면,
도 28은 도 23의 포인트 11에서의 EDX 측정의 측정된 값을 나타낸 도면,
도 29는 도 23의 포인트 12에서의 EDX 측정의 측정된 값을 나타낸 도면,
도 30은 도 23의 포인트 13에서의 EDX 측정의 측정된 값을 나타낸 도면,
도 31은 도 23의 포인트 14에서의 EDX 측정의 측정된 값을 나타낸 도면,
도 32는 도 23의 포인트 15에서의 EDX 측정의 측정된 값을 나타낸 도면,
도 33은 도 23의 포인트 16에서의 EDX 측정의 측정된 값을 나타낸 도면,
도 34는 도 23의 포인트 17에서의 EDX 측정의 측정된 값을 나타낸 도면,
도 35는 도 23의 포인트 18에서의 EDX 측정의 측정된 값을 나타낸 도면,
도 36은 도 23의 포인트 19에서의 EDX 측정의 측정된 값을 나타낸 도면.
*도면의 주요 부분에 대한 부호의 설명*
101 : 카드 본체 102 : 화소부
103 : 안테나 코일 104 : 카드 기판
105 : 표시장치 106 : 박막집적회로
108 : 배선
본 발명에서는, 집적회로에 덧붙여, IC 카드 내부에 수납될 만큼 얇은 표시장치를 IC 카드 내부에 탑재한다. 구체적으로는, 이하의 방법을 사용하여 집적회로와 표시장치를 제조한다.
우선, 제 1 기판 상에 금속막을 형성하고, 그 금속막의 표면을 산화함으로써수 nm의 극히 얇은 금속산화막을 형성한다. 다음에, 그 금속산화막 상에 절연막, 반도체막을 순차로 적층하도록 막형성한다. 그리고, 그 반도체막을 사용하여, 집적회로 및 표시장치에 사용되는 반도체소자를 제조한다. 본 명세서에서는, 기존의 실리콘웨이퍼를 사용하여 형성된 집적회로와 구별하기 위해, 이하, 본 발명에서 사용하는 상기 집적회로를 박막집적회로로 부른다.
본 발명에서는, 반도체소자를 형성하는 공정에서 행해지는 가열처리에 의해 금속산화막이 결정화되도록 한다. 결정화시킴으로써, 금속산화막의 취성이 높아져, 기판을 반도체소자로부터 박리하기 쉬워진다. 이때, 반드시 반도체소자를 형성하는 공정에서 행해지는 가열처리가, 이 금속산화막의 결정화의 공정을 겸하고 있지 않아도 되지만, 나중에 부착시킬 카드 기판이나 커버재, 더구나 액정표시장치에 사용되는 대향기판 등이 내열성이 떨어지는 경우는, 그것들을 부착시키기 전에 가열처리를 행하는 것이 바람직하다.
그리고, 반도체소자를 형성한 후, 표시장치에 사용된 표시소자를 제조하기 전에, 그 반도체소자를 덮도록 제 2 기판을 부착하여, 제 1 기판과 제 2 기판 사이에 반도체소자가 끼워진 상태를 만든다.
그리고, 제 1 기판의 반도체소자가 형성되어 있는 측과는 반대의 측에, 제 1 기판의 강성을 보강하기 위해 제 3 기판을 부착한다. 제 2 기판보다도 제 1 기판의 강성이 높은 쪽이, 제 1 기판을 박리할 때에, 반도체소자에 손상없이 스무스하게 박리할 수 있다. 그러나, 제 3 기판은, 나중에 제 1 기판을 반도체소자로부터 박리할 때에, 제 1 기판의 강성이 충분하면, 반드시 부착시킬 필요는 없다.
그리고, 제 1 기판을 제 3 기판과 동시에, 반도체소자로부터 박리한다. 이 박리(peeling)에 의해, 금속막과 금속산화막 사이에서 분리되는 부분과, 절연막과 금속산화막 사이에서 분리되는 부분과, 금속산화막 자체가 양쪽으로 분리되는 부분이 생긴다. 어쨌든, 반도체소자는 제 2 기판측에 부착하도록, 제 1 기판으로부터 박리한다.
그리고, 제 1 기판을 박리한 후, 반도체소자를 IC 카드용의 기판(이하, 카드 기판으로 부른다)에 마운트하고, 제 2 기판을 박리한다. 그후, 표시장치에 설치되는 표시소자를 제조한다. 표시소자를 제조한 후, 그 반도체소자나 그 표시소자를 사용한 집적회로 및 표시장치를 덮도록, 반도체소자 및 표시소자의 보호용의 기판(이하, 커버재로 부른다)를 부착하고, 집적회로 및 표시장치가 카드 기판과 커버재 사이에 끼워진 상태를 만든다.
카드 기판과 커버재의 두께는, 그 합계의 막두께가 IC 카드 자체의 박막화를 방해하지 않을 정도로 얇게 하고, 구체적으로는 수백 ㎛ 정도로 하는 것이 바람직하다.
이때, 이 상태에서 IC 카드를 완성하거나, 카드 기판과 커버재를 수지로 밀봉하여, IC 카드의 기계적 강도를 높이도록 하여도 된다.
또한, 표시장치의 표시소자는, 그 반도체소자를 실장한 후에 제조하거나, 실장하기 전에 제조하여도 된다. 이 경우, 제 2 기판을 박리한 후에 커버재를 부착하여도 되고, 제 2 기판의 두께가 문제가 되지 않으면, 제 2 기판을 박리하지 않고서, 부착한 채로 완성으로 하여도 된다.
또한, 실장한 후에 표시소자를 제조하는 경우, 액정표시장치의 제조공정에서, 예를 들면 반도체소자의 한 개인 TFT에 전기적으로 접속된 액정셀의 화소전극이나, 그 화소전극을 덮고 있는 배향막을 제조하고 나서 실장하고, 그후, 별도 제조해 둔 대향기판을 부착하고 액정을 주입하여 표시장치를 완성시키도록 한다. 이때, 커버재의 표면에 대향전극, 칼라필터, 편광판, 배향막 등을 제조해 놓고, 대향기판 대신에 사용하도록 하여도 된다.
또한, 별도로 제조된 박막집적회로를 부착하여, 박막집적회로를 적층하여 회로 규모나 메모리의 용량을 크게 하도록 하여도 된다. 본 발명의 IC 카드는, 박막집적회로가 실리콘웨이퍼로 제조한 것에 비해 상당히 얇기 때문에, IC 카드가 결정된 용적 내부에 더욱 많은 박막집적회로를 적층시켜 실장할 수 있다. 따라서, 박막집적회로의 레이아웃에 차지하는 면적을 억제하면서, 회로 규모나 메모리 용량을 보다 크게 할 수 있어, IC 카드를 보다 고기능화할 수 있다. 적층된 박막집적회로끼리의 접속은, 플립칩법, TAB(Tape Automated Bonding)법, 와이어본딩법 등의 공지의 접속방법을 사용할 수 있다.
또한, 실리콘웨이퍼를 사용한 집적회로를 실장하여, 박막집적회로와 접속하 도록 하여도 된다. 실리콘웨이퍼를 사용한 집적회로에는 인덕터, 커패시터, 저항 등이 포함된다.
이때, 적층되는 박막집적회로 또는 실리콘웨이퍼를 사용한 집적회로는 베어칩으로서 직접 실장하는 형태에 한정되지 않고, 인터포저 상에 실장하고 패키징하고 나서 실장하는 형태도 얻는다. 패키지는, CSP(Chip Size Package), MCP(MultiChip Package) 뿐만 아니라, DIP(Dual In-line Package), QFP(Quad Flat Package), SOP(Small Outline Package) 등의 모든 공지의 형태가 가능하다.
이때, 한개의 대형기판으로부터 복수의 IC 카드를 형성하는 경우, 도중에서 다이싱을 행하여, 박막집적회로와 표시장치를 IC 카드마다 서로 분리하도록 한다.
본 발명에서는, 실리콘웨이퍼로 제조된 집적회로의 막두께가 50㎛ 정도인 데 대하여, 막두께 500nm 이하의 박막의 반도체막을 사용하여, 전체의 막두께가 1㎛부터 5㎛까지, 대표적으로는 2㎛ 정도의 비약적으로 얇은 박막집적회로를 형성할 수 있다. 또한, 표시장치의 두께를 0.5mm, 보다 바람직하게는 0.3mm 정도로 할 수 있다. 따라서, 표시장치를 두께 0.05mm부터 1.5mm까지의 IC 카드에 탑재하는 것이 가능하다.
또한, 본 발명은, 실리콘웨이퍼에 비해 염가로 대형의 유리기판을 사용할 수 있기 때문에, 보다 낮은 비용으로, 더구나 높은 스루풋으로 박막집적회로를 대량생산할 수 있어, 생산비용을 비약적으로 억제할 수 있다. 또한, 기판을 반복하여 사용하는 것도 가능하기 때문에, 박막집적회로에 드는 비용을 삭감할 수 있다.
또한, 그 박막집적회로는, 실리콘웨이퍼를 사용하여 형성된 집적회로와 달리, 크랙이나 연마 흔적의 원인이 되는 백그라인드 처리를 행할 필요가 없고, 또한, 두께의 변동도, 박막집적회로를 구성하는 각 막의 막형성시의 변동에 의존하게 되기 때문에, 크더라도 수백 nm 정도로서, 백그라인드 처리에 의한 수∼수십 ㎛의 변동에 비해 상당히 작게 억제할 수 있다.
또한, 카드 기판의 형상에 맞추어 박막집적회로나 표시장치를 부착하는 것이가능하기 때문에, IC 카드의 형상의 자유도가 높아진다. 따라서, 예를 들면, 원주형 병 등에 부착될 수 있는 곡면을 갖는 형상으로 IC 카드를 형성하는 것도 가능하다.
이때, 표시장치로서, 예를 들면 액정표시장치, 유기발광소자로 대표되는 발광소자를 각 화소에 구비한 발광장치, DMD(Digital Micromirror Device) 등을 사용할 수 있다. 또한, 박막집적회로에는 마이크로프로세서(CPU), 메모리, 전원회로, 또한 그 밖의 디지털회로나 아날로그회로를 설치할 수 있다. 더구나, 그 표시장치의 구동회로나, 그 구동회로에 공급하는 신호를 생성하는 콘트롤러를 박막집적회로 내부에 설치하여도 된다.
본 발명은 카드로 한정되지 않는다. 본 발명의 범주는, 상술한 박막집적회로 및 표시장치를 포함하고, 호스트에 데이터를 송수신할 수 있는 휴대형 기록매체를 포함한다.
[발명의 실시예]
[실시형태]
도 1a는 본 발명의 IC 카드의 평면도를 나타낸다. 도 1a에 나타낸 IC 카드는, 비접촉으로 단말장치의 리더/라이터와 데이터를 송수신하는 비접촉형이다. 도면부호 101은 카드 본체이며, 102는 카드본체(101)에 탑재되어 있는 표시장치의 화소부에 해당한다.
도 1b는 도 1a에 나타낸 카드 본체(101)의 내부에 밀봉되어 있는 카드기판(104)의 구성을 나타낸다. 카드 기판(104)의 한쪽의 면에는, 표시장치(105)와 박막집적회로(106)가 형성되어 있다. 표시장치(105)와 박막집적회로(106)는, 배선(108)에 의해 전기적으로 접속되어 있다.
또한, 카드 기판(104) 상에는, 박막집적회로(106)와 전기적으로 접속된 안테나 코일(103)이 형성되어 있다. 안테나 코일(103)에 의해, 단말장치와의 사이의 데이터의 송수신을, 전자유도를 사용하여 비접촉으로 행할 수 있기 때문에, 접촉형 IC카드에 비해 IC 카드가 물리적인 마모에 의한 손상을 받기 어렵다.
이때, 도 1b는 안테나 코일(103)을 카드 기판(104) 상에 형성한 예를 나타내고 있지만, 별도도 제조해 둔 안테나 코일을 카드 기판(104)에 실장하여도 된다. 예를 들면, 동선 등을 코일 형태로 감고, 100㎛ 정도의 두께를 갖는 2장의 플라스틱 필름 사이에 그 동선을 끼워 프레스한 것을, 안테나 코일로서 사용할 수 있다.
또한, 도 1b에서는, 한 개의 IC 카드에 안테나 코일(103)이 한 개만 사용되고 있지만, 도 1c에 나타낸 것처럼 복수의 안테나 코일(103)이 사용되어도 된다.
다음에, 박막집적회로 및 표시장치의 제조방법에 관해 서술한다. 이때, 본 실시형태에서는, 반도체소자로서 TFT를 예로 들어 나타내지만, 박막집적회로와 표시장치에 포함되는 반도체소자는 이것에 한정되지 않고, 모든 회로소자를 사용할 수 있다. 예를 들면, TFT 이외에, 기억소자, 다이오드, 광전변환소자, 저항소자, 코일, 용량소자, 인덕터 등을 대표적으로 들 수 있다.
우선, 도 5a에 나타낸 것과 같이, 스퍼터링법을 사용하여 제 1 기판(500) 상에 금속막(501)을 형성한다. 여기서는, 금속막(501)에 텅스텐을 사용하고, 막두께를 10nm∼200nm, 바람직하게는 50nm∼75nm로 한다. 이때, 본 실시형태에서는 제 1 기판(500) 상에 직접 금속막(501)을 형성하지만, 예를 들면 산화실리콘, 질화실리콘, 질화산화실리콘 등의 절연막으로 제 1 기판(500)을 덮고 나서, 금속막(501)을 형성하여도 된다.
그리고, 금속막(501) 형성 후, 대기에 노출시키지 않고 절연막을 구성하는 산화물막(502)을 적층하도록 형성한다. 여기서는, 산화물막(502)으로서 산화실리콘막을 막두께 150nm∼300nm가 되도록 형성한다. 이때, 스퍼터링링법을 사용하는 경우, 제 1 기판(500)의 단면에도 막형성이 시행된다. 그 때문에, 나중의 공정에서의 박리시에, 산화물막(502)이 제 1 기판(500) 측에 남아 버리는 것을 막기 위해, 단면에 막형성된 금속막(501)과 산화물막(502)을 O2애싱 등으로 선택적으로 제거하는 것이 바람직하다.
또한, 산화물막(502)의 막형성시에, 스퍼터링의 전단층으로서 타겟과 기판의 사이를 셔터로 차단하고 플라즈마를 발생시키는, 프리스퍼터링을 행한다. 프리스퍼터링은, Ar를 10sccm, O2을 각각 30sccm의 유량으로 하고, 제 1 기판(500)의 온도를 270℃, 막형성 파워를 3kW의 평행상태로 유지하여 행한다. 프리스퍼터링에 의해, 금속막(501)과 산화물막(502)의 사이에 극히 얇은 수 nm(여기서는 3 nm) 정도의 금속산화막(503)이 형성된다. 금속산화막(503)은, 금속막(501)의 표면이 산화함으로써 형성된다. 따라서, 본 실시형태에서는, 금속산화막(503)은 산화텅스텐으로 형성된다.
이때, 본 실시형태에서는, 프리스퍼터링에 의해 금속산화막(503)을 형성하고 있지만, 본 발명은 이 방법으로 한정되지 않는다. 예를 들면, 산소, 또는 산소에 Ar 등의 불활성가스를 첨가하고, 플라즈마에 의해 의도적으로 금속막(501)의 표면을 산화하여, 금속산화막(503)을 형성하여도 된다.
다음에, 산화물막(502)을 형성한 후, PCVD(플라즈마 CVD)법을 사용하여 절연막을 구성하는 하지막(504)을 형성한다. 여기서는, 하지막(504)으로서, 산화질화실리콘막을 막두께 100nm 정도가 되도록 막형성한다. 그리고, 하지막(504)을 형성한 후, 대기에 노출시키지 않고 반도체막(505)을 형성한다. 반도체막(505)의 막두께는 25∼100nm(바람직하게는, 30∼60nm)로 한다. 이때, 반도체막(505)은, 비정질 반도체도 되고, 다결정반도체이어도 된다. 또한, 반도체는 실리콘 뿐만 아니라 실리콘게르마늄도 사용할 수 있다. 실리콘게르마늄을 사용하는 경우, 게르마늄의 농도는 0.01∼4.5atomic% 정도인 것이 바람직하다.
다음에, 반도체막(505)을 공지의 기술에 의해 결정화한다. 공지의 결정화방법으로서는, 전열로를 사용한 열결정화방법, 레이저광을 사용한 레이저 결정화법, 적외광을 사용한 램프 어닐링 결정화법이 있다. 이와는 달리, 일본국 특개평 7-130652호 공보에 개시된 기술에 따라서, 촉매원소를 사용하는 결정화법을 사용할 수도 있다.
본 실시형태에서는 레이저결정화에 의해, 반도체막(505)을 결정화한다. 레이저 결정화 전에, 반도체막의 레이저에 대한 내성을 높이기 위해, 500℃ 1시간의 열어닐링을 그 반도체막에 대하여 행한다. 본 실시형태에서는, 이 가열처리에 의해,금속산화막(503)의 취성이 높아져, 나중에 제 1 기판 박리를 하기 쉬워진다. 결정화에 의해, 금속산화막(503)이 결정화에 의해 깨어지기 쉬워져, 취성을 높일 수 있다. 본 실시형태에서 금속산화막(503)의 결정화는, 420℃∼550℃, 0.5∼5시간 정도의 가열처리가 바람직하다.
그리고, 연속발진이 가능한 고체레이저를 사용하여, 기본파의 제 2 고조파∼제 4 고조파의 레이저광을 조사함으로써, 대입경의 결정을 얻을 수 있다. 예를 들면, 대표적으로는, Nd:YVO4레이저(기본파 1064 nm)의 제 2 고조파(파장: 532nm) 또는 제 3 고조파(파장: 355nm)를 사용하는 것이 바람직하다. 구체적으로는, 연속발진의 YVO4 레이저로부터 사출된 레이저광을 비선형 광학소자에 의해 고조파로 변환하여, 출력 10W의 레이저광을 얻는다. 또한, 비선형 광학소자를 사용하여, 고조파를 사출하는 방법도 있다. 그리고, 바람직하게는 광학계에 의해 조사면에서 사각형 또는 타원 형상의 레이저광으로 성형하여, 반도체막(505)에 조사한다. 이때에, 에너지 밀도는, 0.01∼100MW/cm2정도(바람직하게는 0.1∼10MW/cm2)가 필요하다. 그리고, 주사속도를 10∼2000cm/s 정도로 하여, 조사한다.
레이저 결정화는, 연속발진의 기본파의 레이저광과 연속발진의 고조파의 레이저광을 조사하여도 되고, 연속발진의 기본파의 레이저광과 펄스발진의 고조파의 레이저광을 조사하여도 된다.
이때, 희가스나 질소 등의 불활성 가스 분위기속에서 레이저광을 조사하여도 된다. 이에 따라, 레이저광 조사에 의한 반도체 표면의 거칠기를 막을 수 있고, 계면준위 밀도의 변동에 의해 생기는 임계전압의 변동을 억제할 수 있다.
상술한 반도체막(505)에의 레이저광의 조사에 의해, 결정성이 보다 높아진 반도체막(506)이 형성된다. 이때, 미리 다결정반도체막인 반도체막(506)을, 스퍼터링법, 플라즈마 CVD법, 열 CVD법등으로 형성하여도 된다.
다음에, 도 5b에 나타낸 것처럼, 반도체막(506)을 패터닝하여, 섬 형상의 반도체막(507, 508)을 형성하고, 그 섬 형상의 반도체막(507, 508)을 사용하여 TFT로 대표되는 각종의 반도체소자를 형성한다. 이때, 본 실시형태에서는, 하지막(504)과 섬 형상의 반도체막(507, 508)이 접하고 있지만, 반도체소자에 따라서는, 하지막(504)과 섬 형상의 반도체막(507, 508) 사이에, 전극이나 절연막 등이 형성되어도 된다. 예를 들면, 반도체소자의 하나인 보텀 게이트형의 TFT일 경우, 하지막(504)과 섬 형상의 반도체막(507, 508) 사이에, 게이트전극과 게이트절연막이 형성된다.
본 실시형태에서는, 섬 형상의 반도체막(507, 508)을 사용하여 톱게이트형의 TFT(509, 510)를 형성한다(도 5c). 구체적으로는, 섬 형상의 반도체막(507, 508)을 덮도록 게이트절연막(511)을 형성한다. 그리고, 게이트절연막(511) 상에 도전막을 막형성하고, 패터닝함으로써, 게이트전극(512, 513)을 형성한다. 더구나, 본 실시형태에서는, 그 도전막의 패터닝에 의해 안테나 코일(506)을 형성한다. 그리고, 게이트전극(512, 513)이나, 또는 레지스트를 막형성하여 패터닝한 것을 마스크로서 사용하고, 섬 형상의 반도체막(507, 508)에 n형을 부여하는 불순물을 첨가하여, 소스영역, 드레인영역, 그 위에 LDD 영역 등을 형성한다. 이때, 여기서는 TFT(509,510)를 모두 n형으로 하지만, p형의 TFT일 경우에는, p형 부여하는 불순물을 첨가한다.
상기한 일련의 공정에 의해 TFT(509, 510)를 형성할 수 있다. 이때, TFT의 제조방법은, 상술한 공정으로 한정되지 않는다. 또한, 안테나 코일(506)과 박막집적회로의 전기적인 접속은, 상술한 형태로 한정되지 않는다.
다음에, TFT(509, 510) 및 안테나 코일(506)를 덮도록 제 1 층간절연막(514)을 형성한다. 그리고, 게이트절연막(511) 및 제 1 층간절연막(514)에 콘택홀을 형성한 후, 콘택홀을 통해 TFT(509, 510), 안테나 코일(506)과 접속하는 배선(515∼518)을, 제 1 층간절연막(514)에 접하도록 형성한다.
배선(515)에 의해, 박막집적회로에 사용되는 TFT(509)와 안테나 코일(506)이 전기적으로 접속된다. 이때, 안테나 코일(506)은 반드시 게이트전극과 같은 도전막으로 형성하지 않아도 되며, 배선(515∼518)과 동일한 도전막으로 형성하여도 된다.
또한, 표시장치의 화소부의 스위칭소자로서 사용되는 TFT(510)는, 배선(518)과 전기적으로 접속되어 있지만, 그 배선(518)의 일부는 나중에 형성되는 액정셀의 화소전극으로서도 기능한다.
다음에, 절연막을 사용하여 스페이서(519)를 형성한다. 그리고, 배선(518) 및 스페이서(519)를 덮도록 배향막(520)을 형성하고, 이 배향막(520)에 러빙처리를 시행한다. 이때, 배향막(520)은 박막집적회로 또는 안테나 코일(506)과 겹치도록 형성해 두어도 된다.
다음에, 액정을 밀봉하기 위해 밀봉재(521)를 형성한다. 그리고, 도 6a에 나타낸 것처럼, 밀봉재(521)로 둘러싸인 영역에 액정(522)을 적하한다. 그리고, 도 6b에 나타낸 것처럼, 별도도 형성해 둔 대향기판(523)을, 밀봉재(521)를 사용하여 부착한다. 밀봉재에는 충전재가 혼입되어도 된다. 대향기판(523)의 두께는, 수백 ㎛ 정도이며, 투명도전막으로 이루어진 대향전극(524)과, 러빙처리가 시행된 배향막(526)이 형성되어 있다. 이때, 이것에 덧붙여, 칼라필터나, 회위(disclination)를 방지하기 위한 차폐막 등이 형성되어도 된다. 또한, 편광판(527)을, 대향기판(523)의 대향전극(524)이 형성되어 있는 면의 반대의 면에 부착해 둔다.
대향전극(524), 액정(522) 및 배선(518)이 적층된 부분이 액정셀(528)에 해당한다. 액정셀(528)이 완성되어서, 표시장치(529)가 완성된다. 본 실시형태에서는 박막집적회로(530)와 대향기판(523)이 겹치지 않았지만, 대향기판(523)과 박막집적회로(530)를 포개도록 하여도 된다. 이 경우, IC 카드의 기계적 강도를 높이기 위해, 대향기판과 박막집적회로 사이에 절연성을 갖는 수지를 충전시키도 된다.
이때, 본 실시형태에서는 디스펜서(dispenser)식(적하식)을 사용하여 액정을 봉입하였지만, 본 발명은 이것으로 한정되지 않는다. 대향기판을 부착하고 나서 모세관 현상을 사용하여 액정을 봉입하는 딥(dip)식(퍼올리기식)을 사용하여도 된다.
다음에, 도 7a에 나타낸 것처럼, 박막집적회로(530) 및 표시장치(529)로 덮도록 보호층(531)을 형성한다. 보호층(531)은, 나중에 제 2 기판을 접착 또는 박리할 때에, 박막집적회로(530) 및 표시장치(529)를 보호할 수 있으며, 더구나 제 2 기판의 박리후에 제거하는 것이 가능한 재료를 사용한다. 예를 들면, 물 또는 알코올류에 가용인 에폭시계, 아크릴레이트계 또는 실리콘계의 수지를 전체면에 도포함으로써 보호층(531)을 형성할 수 있다.
본 실시형태에서는 스핀코트로 수용성 수지(TOAGOSEI Co., Ltd.: VL-WSHL10)를 막두께 30㎛가 되도록 도포하고, 가경화시키기 위해 2분간의 노광을 행한 후, UV광을 이면으로부터 2.5분, 표면에서 10분, 합계 12.5분의 노광을 행하고 본경화시켜, 보호층(531)을 형성한다.
복수의 유기수지를 적층하는 경우, 유기수지끼리는 사용하고 있는 용매에 따라서 도포 또는 소성시에 일부 용해하거나, 밀착성이 지나치게 높아질 우려가 있다. 따라서, 제 1 층간절연막(514)과 보호층(531)을 모두 같은 용매에 가용인 유기수지를 사용하는 경우, 나중의 공정에서 보호층(531)의 제거가 스무스하게 행해지도록, 제 1 층간절연막(514)을 덮도록, 무기절연막(SiNx막, SiNxOY막, AlNx막, 또는 AlNxOY막)을 형성해 두는 것이 바람직하다.
다음에, 금속산화막(503)과 산화물막(502)의 사이의 밀착성, 또는 금속산화막(503)과 금속막(501) 사이의 밀착성을 부분적으로 저하시켜, 박리개시의 동기가 되는 부분을 형성하는 처리를 행한다. 구체적으로는, 박리하고자 하는 영역의 주연을 따라 외부에서 국소적으로 압력을 가하여 금속산화막(503)의 층 내부 또는 계면 근방의 일부에 손상을 준다. 본 실시형태에서는, 다이아몬드펜 등의 딱딱한 바늘을 금속산화막(503)의 단부 근방에 수직하게 꽉 눌러, 그대로 하중을 건 상태에서 금속산화막(503)을 따라 움직인다. 바람직하게는, 스크라이버장치를 사용하여, 압입깊이를 0.1mm∼2mm로 하여, 압력을 가하면서 상기 펜을 움직이면 된다. 상술한 것처럼, 박리를 하기 전에, 박리가 시작되는 동기가 되도록 하는, 밀착성이 저하된 부분을 형성함으로써, 나중의 박리공정에서의 불량을 저감시킬 수 있어, 수율을 향상시킨다.
이어서, 양면 테이프 532를 사용하여, 보호층(531)에 제 2 기판(533)을 부착하고, 다시 양면 테이프 534를 사용하여, 제 1 기판(500)에 제 3 기판(535)을 부착한다. 이때, 양면 테이프 대신에 접착제를 사용하여도 된다. 예를 들면, UV광에 의해 박리하는 접착제를 사용함으로써, 제 2 기판 박리시에 반도체소자에 가해진 하중을 경감시킬 수 있다. 제 3 기판(535)은, 나중의 박리공정에서 제 1 기판(500)이 파손하는 것을 막기 위해서 부착한다. 제 2 기판(533) 및 제 3 기판(535)으로서는, 제 1 기판(500)보다도 강성이 높은 기판, 예를 들면 석영 기판 또는 반도체 기판을 사용하는 것이 바람직하다.
이어서, 금속막(501)과 산화물막(502)을 물리적수단에 의해 박리한다. 이 박리는, 이전의 공정에서, 금속산화막(503)의 금속막(501) 또는 산화물막(502)에 대한 밀착성이 부분적으로 저하한 영역에서 시작한다.
이 박리에 의해, 금속막(501)과 금속산화막(503) 사이에서 분리하는 부분과, 산화물막(502)과 금속산화막(503) 사이에서 분리하는 부분과, 금속산화막(503) 자체가 양쪽으로 분리하는 부분으로 이루어진 3가지 경우가 생긴다. 그리고, 제 2 기판(533)측에 반도체소자(여기서는, TFT(509, 510))이, 제 3 기판(535)측에 제 1 기판(500) 및 금속막(501)이, 각각 접착된 채 분리된다. 이 박리는, 비교적 작은 힘(예를 들면, 인간의 손, 노즐로부터 내뿜어지는 가스의 풍압, 초음파 등)으로 행할 수 있다. 박리후의 상태를 도 7b에 나타낸다.
다음에, 접착제(539)로 카드 기판(540)과, 부분적으로 금속산화막(503)이 부착되어 있는 산화물막(502)을 접착한다(도 8a). 이 접착제 접착시에, 양면 테이프(532)에 의한 제 2 기판(533)과 보호층(531) 사이의 밀착력보다도, 접착제(539)에 의한 산화물층(502)과 카드 기판(540) 사이의 밀착력쪽이 높아지도록, 접착제(539)의 재료를 선택하는 것이 중요하다.
접착제(539)로서는, 반응경화형 접착제, 열경화형 접착제 또는 자외선 경화형 접착제 등의 광경화형 접착제, 혐기형 접착제 등의 각종 경화형 접착제를 들 수 있다. 은, 니켈, 알루미늄 또는 질화알루미늄으로 이루어진 분말, 또는 충전재를 포함시켜 접착제(539)도 높은 열전도성을 구비하는 것이 바람직하다.
이때, 일부의 경우는, 금속산화막(503)이 산화물막(502)의 표면에 잔존하고 있으면, 카드 기판(540)과의 밀착성이 나빠진다. 이를 막기 위해서, 완전히 금속산화막(503)을 제거하고 나서, 카드 기판에 접착시켜, 밀착성을 높이도록 하여도 된다.
다음에, 도 8b에 나타낸 것처럼, 보호층(531)으로부터 양면 테이프(532)와 제 2 기판(533)을 순차로 또는 동시에 박리한다.
그리고, 도 9a에 나타낸 것처럼 보호층(531)을 제거한다. 여기서는, 보호층(531)이 수용성 수지로 형성되기 때문에, 보호층(531)은 물에 용해시켜 제거한다. 보호층(531)이 잔류하고 있으면 불량의 원인이 되는 경우는, 제거후의 표면에 세정처리나 O2플라즈마처리를 시행하여, 잔류하고 있는 보호층(531)의 일부를 제거하는 것이 바람직하다.
다음에, 도 9b에 나타낸 것처럼, 박막집적회로(530) 및 표시장치(529)를 수지(542)로 덮고, 박막집적회로(530) 및 표시장치(529)를 보호하기 위한 커버재(543)를 설치한다. 이 상태에서 IC 카드를 완성하여도 되지만, 카드 기판(540) 및 커버재(543)를 덮도록, 밀봉재로 밀봉하여도 된다. 또한, 커버재(543)는 반드시 설치할 필요는 없고, 그대로 카드 기판(540)을 밀봉재로 밀봉하여도 된다.
IC 카드의 밀봉에는 일반적으로 사용하고 있는 재료를 사용할 수 있으며, 예를 들면 폴리에스테르, 아크릴산, 폴리초산비닐, 프로필렌, 클로로에텐, 아클리로니트릴-부타디엔-스티렌 수지 또는 폴리에틸렌 테레프탈레이트 등의 고분자 재료를 사용하는 것이 가능하다. 이때, 밀봉시에, 표시장치의 화소부가 노출하도록 하고, 더구나 접촉형 IC 카드인 경우는, 화소부에 덧붙여 접속단자도 노출하도록 한다. 밀봉에 의해, 도 1a에 나타낸 외관을 갖는 IC 카드를 형성할 수 있다.
밀봉재로 밀봉하는 것에 의해, 그 패키지의 기계적 강도를 높이거나, 박막집적회로와 표시장치에서 발생한 열을 방열하거나, IC 카드에 인접한 회로로부터의 전자 노이즈를 차단할 수 있다.
이때, 카드 기판(540), 커버재(543) 및 대향기판(523)은, 플라스틱 기판을 사용할 수 있다. 플라스틱 기판으로서는, 극성기가 붙은 노르보넨 수지를 함유한 ARTON(JSR사 제조)를 사용할 수 있다. 또한, 폴리에틸렌 테레프탈레이트(PET), 폴리에텔 술폰(PES), 폴리에틸렌 나프탈레이트(PEN), 폴리카보네이트(PC), 나일론, 폴리에테르에테르케톤(PEEK), 폴리술폰(PSF), 폴리에테르이미드(PEI), 폴리아릴레이트(PAR), 폴리부틸렌 테레프탈레이트(PBT), 폴리이미드 등의 플라스틱 기판을 사용할 수 있다. 카드 기판(540)은 박막집적회로 또는 표시장치에서 발생한 열을 확산시키기 위해, 2∼30W/mK 정도의 높은 열전도율을 갖는 것이 바람직하다.
이때, 본 실시형태에서는, 금속막(501)으로서 텅스텐을 사용하고 있지만, 본 발명은 이것으로 한정되지 않는다. 그 재료의 표면에 금속산화막(503)이 형성되고, 그 금속산화막(503)을 결정화함으로써 기판을 박리할 수 있는 금속을 포함하는 재료이면 된다. 예를 들면, TiN, WN, Mo 등을 사용할 수 있다. 또한, 이들 합금을 금속막으로서 사용하는 경우, 그것의 조성비에 의해 결정화시의 가열처리의 최적의 온도가 다르다. 따라서, 조성비를 조정함으로써, 반도체소자의 제조공정에서 방해가 되지 않은 온도에서 가열처리를 행할 수 있어, 반도체소자의 프로세스의 선택이 제한되기 어렵다.
레이저 결정화시에, 각 박막집적회로를, 레이저광의 빔스폿의 주사방향에 대하여 수직한 방향으로 폭 내에 있는 영역에 형성함으로써, 박막집적회로가, 빔스폿의 종축의 양단에 형성되는 결정성이 뒤떨어진 영역(엣지)을 가로지르는 것을 방지하여, 적어도 결정입계가 거의 존재하지 않는 반도체막을, 박막집적회로 내의 반도체소자에 사용할 수 있다.
상기 제조방법에 의해, 전체의 막두께 1㎛부터 5㎛까지, 대표적으로는 2㎛ 정도의 비약적으로 얇은 박막집적회로를 형성할 수 있다. 또한, 표시장치 WDP의 두께를 0.5mm, 보다 바람직하게는 0.02mm 정도로 할 수 있다. 따라서, 표시장치를 0.05mm부터 1.5mm까지의 IC 카드에 탑재하는 것이 가능하다. 이때, 박막집적회로의 두께 WIC에는, 반도체소자 자체의 두께 뿐만 아니라, 금속산화막과 반도체소자 사이에 설치된 절연막의 두께와, 반도체소자를 형성한 후에 덮은 층간절연막의 두께를 포함시킨다.
이때, 본 실시형태에 나타낸 액정표시장치는 반사형이지만, 백라이트의 탑재가 가능하면 투과형이어도 된다. 반사형 액정표시장치가 사용되는 경우, 화상을 표시하기 위해 소비되는 전력을 투과형보다도 억제할 수 있다. 투과형 액정표시장치의 경우, 반사형과 달리 어두운 곳에서 화상의 인식이 용이하게 된다.
이때, 본 발명에서 사용하는 표시장치는, 안면 사진으로 인물을 식별할 수 있을 정도의 해상도를 갖는 것이 필요하다. 따라서, 증명사진 대신에 사용하는 것이라면, 적어도 QVGA(320×240) 정도의 해상도가 필요하다고 생각된다.
다음에, 대형 기판을 사용하여 복수의 IC 카드를 형성하는 예에 관해 설명한다. 도 2a는 대형의 카드 기판(201) 상에 복수의 IC 카드에 대응한 표시장치, 안테나 코일 및 집적회로가 형성되어 있는 모양을 나타낸다. 도 2a는 보호층을 제거한 후, 수지를 사용하여 커버재를 부착하기 전의 상태에 해당한다. 점선으로 둘러싼 영역(202)은, 한 개의 IC 카드에 대응한다. 이때, 표시장치로서 액정표시장치를 사용하는 경우, 액정의 주입은 디스펜서식 또는 딥식이어도 되지만, 도 2a에 나타낸 것처럼, 딥식으로 사용하는 액정의 주입구가 기판의 단부에 오도록 배치할 수 없는 경우에는, 디스펜서식을 사용한다.
다음에, 도 2b에 나타낸 것처럼, 각 IC 카드에 대응하는 집적회로, 표시장치 및 안테나 코일을 덮도록, 수지(203)를 도포한다. 이때, 도 2b에서는, 각 IC 카드에 대응하도록, 수지(203)를 도포하는 영역이 서로 분리되어 있지만, 전체면에 도포하도록 하여도 된다.
다음에, 도 2c에 나타낸 것과 같이, 커버재(204)를 부착한다. 그리고, 점선(205) 위치에서 다이싱을 행하여, IC 카드를 서로 분리한다. 이 상태에서 IC 카드를 완성하여도 되지만, 그후 봉지재로 밀봉하여 완성하여도 된다.
도 3a는 도 2c의 점선 A-A'에서의 단면도를 나타낸다. 도 3a에 나타낸 단면도에서는, 카드 기판(201)과 커버재(204) 사이에, 박막집적회로(207)와 표시장치(206)에 덧붙여, 실리콘웨이퍼로 형성된 집적회로(208)가 설치된다. 집적회로 범주 내에는, 커패시터, 인덕터, 저항 등을 포함하여도 된다.
다음에, 도 3b는 도 3a와는 다른 구조를 갖는 IC 카드의 단면도를 나타낸다. 도 3b에 나타낸 IC 카드는, 카드 기판(221) 상에 박막집적회로(222)와 표시장치(223)가 설치되어 있다. 그리고, 도 3b에서는, 표시장치의 표시소자를 밀봉하고 있는 기판(224)의 일부는, 커버재(225)에 설치된 개구부에서 노출되어 있다. 기판(224)은, 투과 재료로 형성된다. 구체적으로, 기판(224)은, 예를 들면 액정표시장치이면 대향기판에 해당하고, 발광장치이면 발광소자를 밀봉하기 위한 기판에 해당한다. 그리고, 커버재(225)는, 빛을 투과하지 않도록 하는 재료가 사용되고 있다. 이때, 카드 기판(221)도 빛을 투과하지 않도록 하는 재료를 사용하여도 된다. 상기 구성에 의해, 화소부만 빛을 투과시킬 수 있다.
다음에, 비접촉형 IC 카드에서의 박막집적회로와 표시장치의 구성의 일 형태에 관해 설명한다. 도 4는 본 발명의 IC 카드에 탑재된 박막집적회로(401)와 표시장치(402)의 블록도를 나타낸다.
도면부호 400은 입력용 안테나 코일이고, 413은 출력용 안테나 코일이다. 또한, 도면부호 403a는 입력용 인터페이스이며, 403b는 출력용 인터페이스이다. 이때, 각종 안테나 코일의 수는, 도 4에 나타낸 수에 한정되지 않는다.
입력용 안테나 코일(400)에 의해, 단말장치로부터 입력된 교류의 전원전압이나 각종 신호는, 입력용 인터페이스(403a)에서 복조되거나 직류화되어, 각종 회로에 공급된다. 또한, 박막집적회로(401)로부터 출력되는 각종 신호는, 출력용 인터페이스(403b)에서 변조되어, 출력용 안테나 코일(413)에 의해 단말장치로 보내진다.
또한, 도 4에 나타낸 박막집적회로(401)에는, CPU(404), ROM(405), RAM(406), EEPROM(407), 코프로세서(408) 및 콘트롤러(409)가 설치되어 있다.
CPU(404)에 의해, IC 카드의 모든 처리가 제어되고 있고, ROM(405)에는, CPU(404)에서 사용되는 각종 프로그램이 기억되어 있다. 코프로세서(408)는, 메인 CPU(404)의 동작을 돕는 부프로세서이며, RAM(406)은 단말장치와의 사이의 통신시의 버퍼로서 기능하는 것 이외에, 데이터처리시의 작업 에어리어로서도 사용된다. 그리고, EEPROM(407)은, 신호로서 입력된 데이터를 정해진 어드레스에 기억한다.
이때, 안면 사진 등의 화상 데이터를, 재기록가능한 상태로 기억시키면 EEPROM(407)에 기억되고, 재기록이 불가능한 상태로 기억시키면 ROM(405)에 기억된다. 이와는 달리, 화상 데이터의 기억용 메모리를 준비하여도 된다.
콘트롤러(409)는, 화상 데이터를 포함하는 신호에 표시장치(402)의 사양에 맞추어 데이터 처리를 시행하여, 비디오신호로서 표시장치(402)에 공급한다. 또한, 콘트롤러(409)는, 입력용 인터페이스(403a)로부터 입력된 전원전압이나 각종 신호를 기준으로, Hsync 신호, Vsync 신호, 클록신호 CLK, 교류전압(AC Cont) 등을 생성하여, 표시장치(402)에 공급한다.
표시장치(402)에는, 표시소자가 각 화소에 설치된 화소부(410)와, 상기 화소부(410)에 설치된 화소를 선택하는 주사선 구동회로(411)와, 선택된 화소에 비디오신호를 공급하는 신호선 구동회로(412)가 설치된다.
도 10a는 입력용 인터페이스(403a)의 보다 자세한 구성을 나타낸다. 도 10a에 나타낸 입력용 인터페이스(403a)는, 정류회로(420)와 복조회로(421)가 설치되어 있다. 입력용 안테나 코일(400)로부터 입력된 교류 전원전압은, 정류회로(420)에서 정류화되고, 직류 전원전압으로서 박막집적회로(401) 내의 각종 회로에 공급된다. 또한, 입력용 안테나 코일(400)로부터 입력된 교류의 각종 신호는, 복조회로(422)에서 복조된다. 그리고, 복조됨으로써 파형정형된 각종 신호는, 박막집적회로(401) 내의 각 회로에 공급된다.
도 10b는 출력용 인터페이스(403b)의 보다 자세한 구성을 나타낸다. 도 10b에 나타낸 출력용 인터페이스(403b)에는, 변조회로(423)와, 앰프(424)가 설치되어 있다. 박막집적회로(401) 내의 각 회로로부터 출력용 인터페이스(403b)에 입력된 각종 신호는, 변조회로(423)에서 변조되고, 앰프(424)에서 증폭 또는 완충증폭된후, 출력용 안테나 코일(413)로부터 단말장치로 보내진다.
이때, 본 실시형태에서는, 비접촉형으로서 안테나 코일을 사용한 예를 나타내었지만, 비접촉형 IC 카드는 이것에 한정되지 않고, 발광소자나 광센서 등을 사용하여 데이터를 송수신하여도 된다.
또한, 본 발명의 IC 카드는 비접촉형 카드에 한정되지 않고, 접촉형 카드이어도 된다. 도 14a는 접촉형 IC 카드의 외관도를 나타낸다. 접촉형 IC 카드에는 접속단자(1501)가 설치되어 있고, 접속단자(1501)와 단말장치의 리더/라이터를 전기적으로 접속함으로써, 데이터를 송수신할 수 있다.
또한, 본 실시형태에서는, 단말장치의 리더/라이터로부터 전원전압이 공급되고 있는 예에 관해 나타내었지만, 본 발명은 이것에 한정되지 않는다. 예를 들면, 도 14b에 나타낸 것처럼, IC 카드에 태양 전지(1502)가 설치되어도 된다. 또한, 리튬전지 등의 초박형 전지가 내장되어도 된다.
이때, 도 4 및 도 10에 나타낸 박막집적회로(401)와 표시장치(402)의 구성은 일례로서, 본 발명은 이 구성에 한정되지 않는다. 표시장치(402)는 화상을 표시하는 기능을 갖고 있으면 되며, 액티브형 또는 패시브형이어도 된다. 또한, 박막집적회로(401)는, 표시장치(402)의 구동을 제어하는 신호를 표시장치(402)에 공급할 수 있는 기능을 갖고 있으면 된다. 또한, 예를 들면 GPS(범용 지구 측위 시스템) 등의 기능을 갖고 있어도 된다.
이와 같이 안면 사진의 데이터를 표시장치에서 표시시킴으로써, 인쇄법을 사용한 경우에 비해 안면 사진의 바꿔치기를 곤란하게 할 수 있다. 더구나, 안면 사진의 데이터를 ROM 등의 재기록이 불가능한 메모리에 기억함으로써, 위조되는 것을 방지할 수 있어, IC 카드의 보안성을 더욱 더 확보할 수 있다. 또한, 무리하게 IC 카드를 분해하면 ROM이 파괴되도록 하는 구성으로 해 두면, 보다 확실하게 위조를 방지할 수 있다.
또한, 표시장치에 사용된 반도체막이나 절연막 등에, 시리얼 넘버를 각인해 두면, 예를 들면 ROM에 화상 데이터를 기억시키기 전의 IC 카드가, 도난 등에 의해 제 3자에게 부정하게 건너졌다고 하여도, 시리얼 넘버로부터 그것의 유통 경로를 어느 정도 산출하는 것이 가능하다. 이 경우, 복원 불가능한 정도로 표시장치를 분해하지 않으면 제거할 수 없도록 하는 위치에, 시리얼 넘버를 각인해 두면 더욱 효과적이다.
또한, 반도체소자의 제조공정에서의 온도에 대하여, 플라스틱 기판은 내성이 낮아져서, 사용하는 것이 어렵다. 그러나, 본 발명에서는, 가열처리를 포함하는 제조공정은 온도에 대한 내성이 비교적 높은 유리 기판이나 실리콘웨이퍼 등을 사용하고, 그 제조공정이 종료하고 나서 반도체소자를 플라스틱 기판으로 옮길 수 있기 때문에, 유리기판 등에 비해 두께가 얇은 플라스틱 기판 상에 집적회로나 표시장치를 형성할 수 있다. 그리고, 유리기판을 사용하여 형성된 표시장치의 두께가, 적어도 2mm 내지 3mm 정도인 데 대하여, 본 발명에서는 플라스틱 기판을 사용하는 것으로, 표시장치의 두께를 0.5mm 정도, 보다 바람직하게는 0.02mm 정도로 상당히 얇게 할 수 있다. 따라서, 표시장치를 0.05mm부터 1.5mm까지의 IC 카드에 탑재하는 것이 가능하여, 소형화 및 경량화를 방해하지 않고서 IC 카드의 고기능화를 실현할 수있다.
또한, 본 발명에서는 매우 얇은 박막집적회로를 형성할 수 있기 때문에, 박막집적회로를 적층함으로써 회로 규모나 메모리 용량이 보다 큰 박막집적회로를, IC 카드의 한정된 용적 내부에 보다 많이 탑재할 수 있다.
또한, 카드 기판의 형상에 따라 박막집적회로 또는 표시장치를 부착하는 것이 가능하기 때문에, IC 카드의 형상의 가요성이 높아진다. 따라서, 예를 들면, 원주형 병 등에 부착될 수 있는 곡면을 갖는 형상으로 IC 카드를 형성하는 것도 가능하다.
[실시예]
이하, 본 발명의 실시예에 관해 설명한다.
(실시예 1)
본 실시예에서는, 액정표시장치를 완성하고 나서 제 1 기판을 박리하는 경우에 사용하는 액정의 재료에 관해 설명한다.
도 11a 및 도 11b는 본 실시예의 액정표시장치의 단면도를 나타낸다. 도 11a에 나타낸 액정표시장치는, 화소에 원주형 스페이서(1401)가 설치되고, 그 원주형 스페이서(1401)에 의해 대향기판(1402)과 소자측의 기판(1403) 사이의 밀착성을 높이고 있다. 이에 따라, 제 1 기판의 박리시에, 밀봉재와 겹치는 영역 이외의 반도체소자가 제 1 기판측에 잔류하여 버리는 것을 막을 수 있다.
또한, 도 11b는 네마틱 액정, 스메틱 액정, 강유전성 액정 또는 그 액정들이고분자 수지 중에 함유된 PDLC(폴리머 분산형 액정)을 사용한 액정표시장치의 단면도를 나타낸다. PDLC(1404)를 사용함으로써, 대향기판(1402)과 소자측의 기판(1403) 사이의 밀착성이 높아져, 제 1 기판의 박리시에 밀봉재와 겹치는 영역 이외의 반도체소자가 제 1 기판측에 잔류하여 버리는 것을 막을 수 있다.
(실시예 2)
본 실시예에서는, 본 발명의 IC 카드에 탑재되어 있는 발광장치의 구성에 관해 설명한다.
도 12에서, 카드 기판(6000)에, 하지막(6001)이 형성되어 있고, 그 하지막(6001) 상에 트랜지스터(6002)가 형성되어 있다. 또한, 트랜지스터(6002)는, 제 1 층간절연막(6006)으로 덮어져 있고, 제 1 층간절연막(6006) 상에는 제 2 층간절연막(6007)과 제 3 층간절연막(6008)이 적층되어 있다.
제 1 층간절연막(6006)은, 플라즈마 CVD법 또는 스퍼터링법을 사용하여, 산화실리콘, 질화실리콘 또는 산화질화실리콘막을 단층으로 또는 적층하여 사용할 수 있다. 또한, 산소보다도 질소의 몰비율이 높은 산화질화실리콘막 상에, 질소보다도 산소의 몰비율이 높은 산화질화실리콘막을 적층한 막을 제 1 층간절연막(6006)으로서 사용하여도 된다.
제 1 층간절연막(6006)을 형성한 후, 가열처리(300∼550℃에서 1∼12시간 동안) 열처리를 행한 결과, 제 1 층간절연막(6006)에 함유된 수소에 의해, 활성층(6003)에 포함되는 반도체의 댕글링 본드를 종단할 수(수소화할 수) 있다.
또한, 유기수지막, 무기 절연막, 실록산재를 시작재료로서 사용하여 형성된Si-O 접합 및 Si-CHx 접합을 포함한 절연막 등은, 제 2 층간절연막(6007)으로서 사용될 수 있다. 본 실시예에서는 비감광성 아크릴 수지가 사용된다. 제 3 층간절연막(6008)은, 수분이나 산소 등의 발광소자의 열화를 촉진시키는 원인이 되는 물질을, 다른 절연막과 비교하여 투과시키기 어려운 막을 사용한다. 대표적으로는, 예를 들면 DLC(다이아몬드형 카본)막, 질화탄소막, RF 스퍼터링법으로 형성된 질화실리콘막 등을 사용하는 것이 바람직하다.
또한, 도 12에서는, TiN으로 형성된 양극(6010) 상에, 정공주입층(6011)으로서 막두께 20nm의 CuPc, 정공수송층(6012)으로서 막두께 40nm의 α-NPD, 발광층(6013)으로서 DMQd가 첨가된 막두께 37.5nm의 Alq3, 전자수송층(6014)으로서 막두께 37.5 nm의 Alq3, 전자주입층(6015)으로서 막두께 1 nm의 CaF2, 10∼30nm의 막두께를 갖는 Al로 형성된 음극(6016)이 순차적으로 적층되어 있다. 도 12에서는, 양극(6011)으로서 빛을 투과하지 않는 재료를 사용하고, 더구나 음극(6016)의 막두께를 10∼30nm으로 하여 빛을 투과시킴으로써, 발광소자로부터 발생하는 빛이 음극(6016)측으로부터 얻을 수 있도록 하였다. 이때, 음극(6016)측으로부터 빛을 얻기 위해서는, 막두께를 얇게 하는 방법 이외에, Li을 첨가함으로써 일함수가 작아진 ITO을 사용하는 방법도 있다. 음극측에서 빛이 발생하는 발광소자의 구성을 나타낸다.
트랜지스터(6002)는, 발광소자에 공급된 전류를 제어하는 구동용 트랜지스터로서, 발광소자와 직접, 또는 다른 회로소자를 통해 직렬로 접속되어 있다.
양극(6010)은 제 3 층간절연막(6008) 상에 형성되어 있다. 또한, 제 3 층간절연막(6008) 상에는 격벽으로서 사용하는 유기수지막(6018)이 형성되어 있다. 이때, 본 실시예에서, 유기수지막은, 격벽으로서 사용되지만, 무기절연막, 실록산재를 시작재료로서 사용하여 형성된 Si-CHx접합 및 Si-O 접합을 포함한 절연막 등을 격벽으로 사용되어도 된다. 유기수지막(6018)은, 개구부(6017)를 갖고, 그 개구부에서 양극(6010), 정공주입층(6011), 정공수송층(6012), 발광층(6013), 전자수송층(6014), 전자주입층(6015), 음극(6016)이 중첩됨으로써 발광소자(6019)가 형성된다.
그리고, 유기수지막(6018) 및 음극(6016) 상에, 보호막(6020)이 형성되어 있다. 보호막(6020)은 제 3 층간절연막(6008)과 마찬가지로, 수분과 산소 등의 발광소자의 열화를 촉진시키는 원인이 되는 물질을, 다른 절연막과 비교하여 투과시키기 어려운 막을 사용한다. 대표적으로는, 예를 들면 DLC막, 질화탄소막, RF 스퍼터링법으로 형성된 질화실리콘막 등을 사용하는 것이 바람직하다. 또한, 상술한 수분과 산소 등의 물질을 투과시키기 어려운 막과, 이 막에 비해 수분과 산소 등의 물질을 투과시키기 쉬운 막을 적층시켜, 보호막으로서 사용하는 것도 가능하다.
또한, 유기수지막(6018)의 개구부(6017)에서의 단부는, 유기수지막(6018) 상에 일부 겹쳐 형성된 전계발광층(6011)에, 그 단부에 있어서 구멍이 뚫리지 않도록, 둥근 형상을 갖게 하는 것이 바람직하다. 구체적으로는, 개구부에서의 유기수지막의 단면이 나타내져 있는 곡선의 곡률반경이, 0.2∼2㎛인 것이 바람직하다.
상기 구성에 의해, 나중에 형성되는 정공주입층(6011), 정공수송층(6012),발광층(6013), 전자수송층(6014), 전자주입층(6015) 및 음극(6016)의 커버리지를 양호하게 할 수 있어, 양극(6010)과 음극(6016)이 쇼트하는 것을 막을 수 있다. 또한, 상기 각 층의 응력을 완화시킴으로써, 발광영역이 감소하는 쉬링크(shrink)로 불리는 불량을 저감시킬 수 있어, 신뢰성을 높일 수 있다.
이때, 실제로는 도 12에 나타낸 장치까지 완성하면, 다시 외기에 노출되지 않도록 기밀성이 높고, 탈가스가 적은 보호 필름(라미네이트 필름, 자외선 경화수지 필름 등)이나 투광성 밀봉용 기판으로 패키징(봉입)하는 것이 바람직하다. 그 때, 제 2 기판 박리 공정에서 밀봉용 기판이 박리되는 것을 막기 위해, 수지를 봉입하여 밀봉용 기판의 밀착성을 높이도록 한다.
도 12는 커버재를 부착하기 전의 발광장치를 나타낸다. 본 실시예에서는, 발광소자(6019)로부터 발생된 빛이, 화살표로 나타낸 것처럼 커버재측에 조사되게 된다. 그러나, 본 발명은 이것에 한정되지 않고, 발광소자로부터 발생하는 빛이 카드 기판측으로부터 방출되어도 된다. 이 경우, 화소부에 표시된 화상은, 카드 기판측에서 보인다.
본 발명의 발광장치는 도 12에 나타낸 구성으로 한정되지 않는다.
(실시예 3)
본 실시예에서는, 본 발명의 IC 카드를 은행의 ATM 카드로서 사용하는 경우의 구체적인 이용방법의 일례에 관해 설명한다.
도 13에 나타낸 것처럼, 우선 은행 등의 금융기관에서 구좌를 개설할 때에, 예금자의 안면 사진의 화상 데이터를, ATM 카드의 박막집적회로에 설치된 ROM에 기억한다. ROM에 안면 사진의 데이터를 기억함으로써, 안면 사진의 바꿔치기 등의 위조를 방지할 수 있다. 그리고, 그 ATM 카드를 예금자에게 제공한 후, 제 3 자가 ATM 카드를 사용하기 시작한다.
ATM 카드는 ATM(자동 예금 지불기) 또는 창구에서의 거래에 사용된다. 그리고, 인출, 예입, 불입 등의 거래가 행해지면, ATM 카드의 박막집적회로에 설치되어 있는 EEPROM에, 예금 잔고나, 거래일시 등의 명세가 기억되도록 한다.
이 거래 후, ATM 카드의 화소부에서, 예금 잔고나 거래일시 등의 명세가 표시되도록 하고, 일정시간 경과후에 그 표시가 꺼지도록 프로그램해 놓아도 된다. 그리고, 이 거래시에, 예를 들면 자동불입에 의한 인출 등의 ATM 카드를 사용하지 않고서 행해진 결제를 전부 IC 카드 내에 기장하여, 화소부에서 이것을 확인할 수 있도록 하여도 된다.
또한, 지불 카드(R)와 같이 은행의 ATM 카드를 사용하여, 현금을 거래하지 않고 구좌로부터 직접 지불을 행하여 결제하기 전에, 결제를 행할 때에 사용되는 단말장치를 통해 은행의 호스트컴퓨터로부터 예금 잔고의 정보를 인출하여, IC 카드의 화소부에 그 예금 잔고를 표시하도록 하여도 된다. 단말장치에서 그 데이터를 표시하고 있을 때, 배후에서 제 3자가 훔쳐 볼 염려가 있지만, IC 카드의 화소부에 예금 잔고를 표시함으로써, 훔쳐 보지 못하게 하며 IC 카드의 사용자가 예금잔고를 확인할 수 있다. 그리고, 판매점에 설치된 단말장치를 사용하여 예금잔고를 확인할 수 있기 때문에, 은행의 창구나 ATM으로 잔액조회와 기장을 행하는 번잡함을 해소할 수 있다.
본 발명의 IC 카드는 ATM 카드에 한정되지 않는다. 본 발명의 IC 카드를 기차패스나 선불카드로서 사용하여, 잔금이 화소부에 표시되도록 하여도 된다.
(실시예 4)
본 실시예에서는, 플라스틱 기판 상에 실장된 표시장치와, 집적회로의 하나인 CPU의 사진을 도 15a 내지 도 15f에 나타낸다.
우선, 도 15a는 본 발명의 IC 카드의 카드 기판의 구성을 나타낸다. 도면부호 1501은 표시장치이고, 1502는 집적회로이며, 1503은 집적회로의 하나인 CPU이다.
도 15b는 200㎛의 폴리카보네이트 기판 상에 형성된 표시장치의 사진을 나타낸다. 도 15b에 나타낸 표시장치는 발광장치로서, 사진은 폴리카보네이트 기판측에서 촬영한 것이다. 도면부호 1504는 신호선 구동회로, 1505는 주사선 구동회로, 1506은 화소부에 해당한다. 도 15c는 도 15b에 나타낸 발광장치의 화소부(1506)의 확대도를 나타낸다. 도 15c에 나타낸 것처럼, 각 화소에 발광소자가 구비되어 있다. 발광소자로부터 발생하는 빛은 폴리카보네이트 기판측을 향하여 방출한다.
또한, 도 15d는 표시장치와 전기적으로 접속된 배선의 확대도를 나타낸다. 배선(1507∼1509)은, 각각 순차적으로 표시장치에 구비된 주사선 구동회로(1505)에 공급되는 클록바 신호, 클록신호, 스타트 펄스신호가 입력된다. 그리고, 배선(1507∼1509)은, 표시장치에 사용하고 있는 TFT끼리를 전기적으로 접속하고 있는 배선과, 동일한 도전막으로 형성된다.
또한, 도 15e는 200㎛의 폴리카보네이트 기판 상에 형성된 CPU(1503)의 사진을 나타낸다. 도 15e에 나타낸 CPU(1503)의 사진은, 폴리카보네이트 기판측에서 촬영한 것이다. 그리고, CPU(1503)에 구비된 연산회로(1510)의 확대도를 도 15f에 나타낸다.
상술한 것처럼, 집적회로와 표시장치를 플라스틱 기판 상에 형성함으로써, 가요성 IC 카드를 형성하는 것이 가능하다.
본 발명에 의하면, 실리콘웨이퍼를 사용하여 형성된 집적회로의 막두께가 50㎛정도이지만, 막두께 500nm 이하의 박막의 반도체막을 사용하여, 전체의 막두께가 1㎛부터 5㎛까지, 대표적으로는 2㎛ 정도의 초박막 집적회로를 형성할 수 있다. 또한, 표시장치의 두께를 0.5mm정도, 바람직하게는 0.02mm로 설정할 수 있다. 따라서, 표시장치를 0.05mm부터 1.5mm까지의 IC 카드에 탑재하는 것이 가능하다.
또한, 본 발명에 의하면, 실리콘웨이퍼에 비해 저가로 대형의 유리기판을 사용할 수 있기 때문에, 보다 낮은 비용으로, 더구나 높은 스루풋으로 박막집적회로를 대량생산할 수 있어, 제조비용을 상당히 삭감시킬 수 있다. 또한, 기판을 반복하여 사용하는 것도 가능하기 때문에, 박막집적회로에 드는 비용을 삭감할 수 있다.
또한, 박막집적회로는, 실리콘웨이퍼를 사용하여 형성된 집적회로를 형성할 때 필요한 백 그라인드 공정이 필요하지 않다. 이 백 그라인드 공정은 크랙이나 그라인드 흔적이 원인이 된다. 또한, 두께의 변동도, 박막집적회로를 구성하는 각 막의 막형성시에 변동에 의존하게 되기 때문에, 크더라도 수백 nm 정도로서, 백 그라인드 공정에 의한 수∼수십 ㎛의 변동에 비해 본 발명에 따르면 가능한 한 많이 변동을 억제할 수 있다.
(실시예 5)
본 실시예에서는 플라스틱 기판 상에 실제로 전사하여 형성된 발광소자의 단면도 및 구성을 설명한다.
본 실시예에서 관찰된 샘플을 설명한다. 본 실시예에서는, 폴리카보네이트를 함유한 플라스틱 기판 상에 발광소자의 동작을 제어하는 TFT를 전사한다. 그리고, TFT에 전기적으로 접속된 발광소자를 형성하고, 별도로 형성된 플라스틱 기판을 상술한 플라스틱 기판에 접착하고 그 발광소자를 그들 사이에 상기 양 기판이 중첩되도록 삽입한다. 이때, 먼저 설명된 플라스틱 기판과 나중에 접착된 플라스틱 기판을 구별할 필요성이 있다. 그리고, 이때, 전자를 제 1 기판으로, 후자를 제 2 기판으로 부른다. TFT를 전사할 때에 사용된 접착제와 상기 제 2 기판을 접착할 때 사용된 접착제로는 에폭시 수지를 사용한다.
도 16은 본 실시예에서 사용된 샘플의 주사형 전자현미경(SEM)의 단면 사진이다. No.20은 제 1 플라스틱 기판, No.19는 접착제, No.2는 접착제, No.1은 도 16의 제 2 플라스틱 기판을 나타낸다. No.19로 나타낸 접착제와 No.2로 나타낸 접착제 사이에 TFT와 발광소자를 형성한다. 한 층이 No.1로 나타낸 플라스틱 기판과 No.2로 나타낸 접착제 사이에 보여진 것 같지만, 그 층은 제 2 플라스틱 기판과 No.2로 나타낸 접착제가 측정을 위해 단면을 연마할 때 일부 박리된 영역에 해당한다.
도 17은 No.1로 나타낸 제 2 기판의 조성을 식별하도록 행해진 EDX 측정을한 측정값을 나타낸다. 도 20은 No.20으로 나타낸 제 1 기판의 조성을 식별하도록 행해진 EDX 측정을 한 측정값을 나타낸다. 산소와, 폴리카보네이트의 성분이 있는 탄소를 검출하고, 또한 전자빔으로 인한 샘플의 충전을 막도록 형성된 도전막에 함유된 Pt를 도 18 및 도 19에 도시된 것처럼 검출한다.
이후 본 실시예에서 사용된 샘플로서 TFT와 발광소자의 투과형 전자현미경(TEM)의 사진을 설명한다.
도 21은 TFT에 접속된 TFT와 배선의 TEM 사진을 나타낸다. 도면부호 4001은 에폭시 수지로 이루어진 접착제, 4002는 산화실리콘과 질화산화실리콘을 순차로 적층한 하지막, 4003은 TFT에 포함된 섬 형상의 반도체막, 4004는 산화실리콘을 함유한 게이트전극, 4005는 TaN과 W를 순차로 적층한 게이트전극, 4007은 아크릴수지로 이루어진 제 2 층간절연막, 4008은 Ti, Al-Si 및 Ti를 순차로 적층한 배선, 4009는 질화실리콘으로 이루어진 제 3 층간절연막, 4010은 아크릴 수지로 이루어진 격벽, 4011은 그 격벽에 형성된 질화실리콘막, 4010, 4012는 전계발광층, 4013은 Al을 함유한 음극, 4014는 에폭시수지를 함유한 접착제를 나타낸다.
도 22는 발광소자의 TEM 사진을 나타낸다. 도 21에 나타낸 소자는, 동일한 도면부호로 나타낸다. 도면부호 4015는 ITO로 이루어진 양극을 나타낸다. 양극(4015), 전계발광층(4012) 및 음극(4013)이 중첩된 부분은 상기 발광소자에 해당한다.
도 23은 TFT의 TEM 사진이다. 도 21에 나타낸 소자는 동일한 도면부호로 나타낸다. 도 24 내지 도 36은 EDX측정을 하여 도 23에 도시된 각 층의 조성을 식별하는 측정값을 나타낸다. 도 24 내지 도 36의 Ga의 피크는, 이온집적빔(FIB:focused ion beam) 처리관찰장치로 샘플을 처리할 경우, 빔을 형성하는데 Ga를 사용한다.
도 24는 도 23의 접착제(4014)의 포인트 2에서의 EDX측정의 측정값이다. 에폭시 수지의 조성인 산소와 탄소를 도 24에 나타낸 것처럼 검출한다.
도 25는 도 23의 음극(4013)의 포인트 3에서의 EDX측정의 측정값이다. Al을 도 25에 나타낸 것처럼 검출한다.
도 26은 도 23의 전계발광층(4012)의 포인트 4-1에서의 EDX측정의 측정값이다. 전계발광층의 조성인 산소, 탄소 및 Al을 도 26에 나타낸 것처럼 검출한다.
도 27은 도 23의 질화실리콘막(4011)의 포인트 5에서의 EDX측정의 측정값이다. 질소와 실리콘을 도 27에 나타낸 것처럼 검출한다.
도 28은 도 23의 제 3 층간절연막(4009)의 포인트 11에서의 EDX측정의 측정값이다. 질화실리콘의 조성인 질소와 실리콘은 도 28에 나타낸 것처럼 검출한다.
도 29는 도 23의 제 2 층간절연막(4007)의 포인트 12에서의 EDX측정의 측정값이다. 아크릴수지의 조성인 탄소와 산소는 도 29에 나타낸 것처럼 검출한다.
도 30은 도 23의 제 1 층간절연막(4006)의 포인트 13에서의 EDX측정의 측정값이다. 질화실리콘의 조성인 질소와 실리콘은 도 30에 나타낸 것처럼 검출한다.
도 31은 도 23의 게이트전극(4005)의 포인트 14에서의 EDX측정의 측정값이다. 도 32는 도 23의 게이트전극(4005)의 포인트 15에서의 EDX측정의 측정값이다. W를 도 31에 나타낸 것처럼 게이트전극(4005)의 포인트 14에서 검출하고, Ta를 도32에 나타낸 것처럼 게이트전극(4005)의 포인트 15에서 검출한다.
도 33은 도 23의 게이트 절연막(4004)의 포인트 16에서의 EDX측정의 측정값이다. 산화실리콘의 조성인 산소와 실리콘은 도 33에 나타낸 것처럼 검출한다.
도 34는 도 23의 섬 형상의 반도체막(4003)의 포인트 17에서의 EDX측정의 측정값이다. 실리콘을 도 34에 나타낸 것처럼 검출한다.
도 35는 도 23의 하지막(4002)의 포인트 18에서의 EDX측정의 측정값이다. 산화실리콘의 조성인 산소와 실리콘은 도 35에 나타낸 것처럼 검출한다. 실제로, 질화산화실리콘으로 이루어진 막은, 산화실리콘으로 이루어진 막 상에 형성하여 하지막(4002)을 형성한다.
도 36은 도 23의 접착제(4001)의 포인트 19에서의 EDX측정의 측정값이다. 에폭시수지의 조성인 산소와 탄소는 도 36에 나타낸 것처럼 검출한다.
이상과 같은 본 발명에 의하면 다음과 같은 효과를 갖는다.
먼저, 본 발명에 의하면, 반도체막을 사용하여 초박막 집적회로를 형성할 수 있다. 또한, 표시장치의 두께를 얇게 설정할 수 있어 이 표시장치를 IC 카드에 탑재할 수 있다.
또한, 본 발명에 의하면, 보다 낮은 비용으로, 더구나 높은 스루풋으로 박막집적회로를 대량생산할 수 있어, 제조비용을 상당히 삭감시킬 수 있다. 또한, 기판을 반복하여 사용할 수 있기 때문에, 박막집적회로에 드는 비용을 삭감할 수 있다.
또한, 본 발명에 의하면, 박막집적회로는, 실리콘웨이퍼를 사용하여 형성된 집적회로를 형성할 때 필요한 백 그라인드 공정이 필요하지 않다. 또한, 두께의 변동도, 가능한 한 많이 변동을 억제할 수 있다.

Claims (19)

  1. 표시장치와,
    박막집적회로와,
    제 1 기판과,
    제 2 기판을 구비하고,
    상기 박막집적회로에 의해 상기 표시장치의 구동이 제어되고,
    상기 박막집적회로 및 상기 표시장치에 사용된 반도체소자는, 다결정반도체막을 사용하여 형성되고,
    상기 박막집적회로 및 상기 표시장치는, 카드의 제 1 기판과 제 2 기판 사이에 수지로 밀봉되고,
    상기 제 1 기판 및 상기 제 2 기판은 플라스틱재인 것을 특징으로 하는 카드.
  2. 제 1 항에 있어서,
    상기 카드는 0.05mm부터 1.5mm까지의 두께인 것을 특징으로 하는 카드.
  3. 제 1 항에 있어서,
    상기 표시장치는 패시브 매트릭스형인 것을 특징으로 하는 카드.
  4. 제 1 항에 있어서,
    상기 표시장치는 액티브 매트릭스형인 것을 특징으로 하는 카드.
  5. 표시장치와,
    복수의 박막집적회로와,
    제 1 기판과,
    제 2 기판을 구비하고,
    상기 복수의 박막집적회로에 의해 상기 표시장치의 구동이 제어되고,
    상기 복수의 박막집적회로가 적층되고,
    상기 복수의 박막집적회로 및 상기 표시장치는, 카드의 제 1 기판과 제 2 기판 사이에 수지로 밀봉되고,
    상기 제 1 기판 및 상기 제 2 기판은 플라스틱재인 것을 특징으로 하는 카드.
  6. 제 5 항에 있어서,
    상기 표시장치는 패시브 매트릭스형인 것을 특징으로 하는 카드.
  7. 제 5 항에 있어서,
    상기 표시장치는 액티브 매트릭스형인 것을 특징으로 하는 카드.
  8. 제 5 항에 있어서,
    상기 복수의 박막집적회로는 각각, 1㎛ 내지 5㎛의 두께인 것을 특징으로 하는 카드.
  9. 제 1 항에 있어서,
    상기 표시장치는 액정표시장치인 것을 특징으로 하는 카드.
  10. 제 5 항에 있어서,
    상기 표시장치는 액정표시장치인 것을 특징으로 하는 카드.
  11. 제 1 항에 있어서,
    상기 표시장치는 발광장치인 것을 특징으로 하는 카드.
  12. 제 5 항에 있어서,
    상기 표시장치는 발광장치인 것을 특징으로 하는 카드.
  13. 제 1 항에 있어서,
    상기 카드는 ID 카드인 것을 특징으로 하는 카드.
  14. 제 5 항에 있어서,
    상기 카드는 ID 카드인 것을 특징으로 하는 카드.
  15. 제 1 항에 있어서,
    상기 카드는 세미 하드 카드인 것을 특징으로 하는 카드.
  16. 제 5 항에 있어서,
    상기 카드는 세미 하드 카드인 것을 특징으로 하는 카드.
  17. 제 1 항에 있어서,
    상기 카드는 IC 카드인 것을 특징으로 하는 카드.
  18. 제 5 항에 있어서,
    상기 카드는 IC 카드인 것을 특징으로 하는 카드.
  19. 표시장치와 박막집적회로를 구비한 카드를 사용하고,
    상기 박막집적회로에 의해 상기 표시장치의 구동을 제어하고,
    상기 카드의 막두께는 0.05mm부터 1.5mm까지이고,
    금융기관의 구좌에서 행하여진 거래의 금액, 상기 거래의 일시 또는 예금 잔고를 상기 박막집적회로에 기억하고,
    상기 기억된 상기 거래의 금액, 상기 거래의 일시 또는 상기 예금 잔고를 상기 표시장치에 표시하는 것을 특징으로 하는 기장 시스템.
KR1020030097375A 2002-12-27 2003-12-26 집적회로 카드 및 상기 집적회로 카드를 사용한 기장 시스템 KR101024958B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00378853 2002-12-27
JP2002378853 2002-12-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020100018810A Division KR101028392B1 (ko) 2002-12-27 2010-03-03 반도체장치의 제작방법

Publications (2)

Publication Number Publication Date
KR20040060797A true KR20040060797A (ko) 2004-07-06
KR101024958B1 KR101024958B1 (ko) 2011-03-25

Family

ID=32501138

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020030097375A KR101024958B1 (ko) 2002-12-27 2003-12-26 집적회로 카드 및 상기 집적회로 카드를 사용한 기장 시스템
KR1020100018810A KR101028392B1 (ko) 2002-12-27 2010-03-03 반도체장치의 제작방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020100018810A KR101028392B1 (ko) 2002-12-27 2010-03-03 반도체장치의 제작방법

Country Status (5)

Country Link
US (1) US7518692B2 (ko)
EP (1) EP1437683B1 (ko)
KR (2) KR101024958B1 (ko)
CN (2) CN100568268C (ko)
TW (1) TWI357579B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441099B2 (en) 2004-09-09 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Wireless chip

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7211828B2 (en) * 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
US7652359B2 (en) * 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
TWI351566B (en) 2003-01-15 2011-11-01 Semiconductor Energy Lab Liquid crystal display device
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
EA008679B1 (ru) * 2003-06-12 2007-06-29 Майкл Арнуз Идентификации личности с определением местоположения и времени
US7566001B2 (en) 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
KR101172466B1 (ko) 2003-08-29 2012-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작방법
US7768405B2 (en) * 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7130234B2 (en) * 2003-12-12 2006-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7405665B2 (en) * 2003-12-19 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RFID tag and label-like object
US7508305B2 (en) * 2003-12-26 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Packing material, tag, certificate, paper money, and securities
US7975926B2 (en) 2003-12-26 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Paper money, coin, valuable instrument, certificates, tag, label, card, packing containers, documents, respectively installed with integrated circuit
TWI406688B (zh) * 2004-02-26 2013-09-01 Semiconductor Energy Lab 運動器具，娛樂工具，和訓練工具
TWI233323B (en) * 2004-04-22 2005-05-21 Phoenix Prec Technology Corp Circuit board with identifiable information and method for fabricating the same
JP2005311205A (ja) * 2004-04-23 2005-11-04 Nec Corp 半導体装置
KR101020661B1 (ko) 2004-06-02 2011-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US8426293B2 (en) * 2004-07-09 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. IC chip and its manufacturing method
US7591863B2 (en) 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
JP4445343B2 (ja) * 2004-08-10 2010-04-07 株式会社日立製作所 Ｉｃタグ実装液晶表示器、およびその製造方法
CN100390819C (zh) * 2004-08-17 2008-05-28 漳立冰 电泳显示智能卡及其制造方法
WO2006022169A1 (en) * 2004-08-23 2006-03-02 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method thereof
US8698262B2 (en) 2004-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method of the same
TWI372413B (en) * 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
KR101164437B1 (ko) 2004-10-18 2012-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그것의 구동 방법
EP1810334B1 (en) 2004-11-11 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for Manufacturing a Semiconductor Device
CN100541803C (zh) * 2004-11-11 2009-09-16 株式会社半导体能源研究所 半导体器件
US7688624B2 (en) * 2004-11-26 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7960719B2 (en) 2004-12-03 2011-06-14 Semiconductor Energy Laboratotry Co., Ltd. Semiconductor device
JP5025134B2 (ja) 2005-01-21 2012-09-12 株式会社半導体エネルギー研究所 半導体装置
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
WO2006080322A1 (en) 2005-01-28 2006-08-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8023302B2 (en) 2005-01-31 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US7866564B2 (en) * 2005-02-04 2011-01-11 Chun-Hsin Ho Dual card system
US7303137B2 (en) * 2005-02-04 2007-12-04 Chun-Hsin Ho Dual integrated circuit card system
EP1854140A4 (en) 2005-02-10 2008-06-04 Semiconductor Energy Lab MEMORY ELEMENT AND SEMICONDUCTOR DEVICE
DE102005008255A1 (de) * 2005-02-23 2006-08-24 Giesecke & Devrient Gmbh Datenträger mit einem Display zum Anzeigen von Einmalpasswörtern
EP1696368B1 (en) 2005-02-28 2011-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7307006B2 (en) * 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US20060202269A1 (en) * 2005-03-08 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and electronic appliance having the same
KR101241066B1 (ko) * 2005-05-20 2013-03-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
US7566971B2 (en) * 2005-05-27 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20060267769A1 (en) * 2005-05-30 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Terminal device and communication system
US7651932B2 (en) * 2005-05-31 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing antenna and method for manufacturing semiconductor device
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
US7605056B2 (en) 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
US7485511B2 (en) 2005-06-01 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit device and method for manufacturing integrated circuit device
US20090255995A1 (en) * 2005-06-24 2009-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and wireless communication system
WO2007013571A1 (en) * 2005-07-29 2007-02-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI409934B (zh) * 2005-10-12 2013-09-21 Semiconductor Energy Lab 半導體裝置
EP1966740B1 (en) 2005-12-27 2016-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5394071B2 (ja) * 2006-01-23 2014-01-22 ディジマーク コーポレイション 物理的な物品で有用な方法
US8224018B2 (en) * 2006-01-23 2012-07-17 Digimarc Corporation Sensing data from physical objects
DE102006033713A1 (de) 2006-05-30 2007-12-06 Osram Opto Semiconductors Gmbh Organisches lichtemittierendes Bauelement, Vorrichtung mit einem organischen lichtemittierenden Bauelement und Beleuchtungseinrichtung sowie Verfahren zur Herstellung eines organischen lichtemittierenden Bauelements
EP1863090A1 (en) * 2006-06-01 2007-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8044800B2 (en) * 2006-11-14 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8215553B2 (en) * 2006-11-15 2012-07-10 Digimarc Corporation Physical credentials and related methods
US20080204197A1 (en) * 2007-02-23 2008-08-28 Semiconductor Energy Laboratory Co., Ltd. Memory carrier and method for driving the same
US8511571B2 (en) 2007-03-19 2013-08-20 Nagraid S.A. Intermediate product intervening in the manufacturing of electronic cards
AU2012211464B2 (en) * 2007-03-19 2015-05-28 Nagravision S.A. Card with digital display
ES2491515T3 (es) * 2007-03-19 2014-09-08 Nagravision S.A. Tarjeta que incorpora una visualización electrónica
JP2009087928A (ja) * 2007-09-13 2009-04-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8655350B2 (en) * 2007-10-02 2014-02-18 Sharp Kabushiki Kaisha Semiconductor storage device and storage system
US20090188105A1 (en) * 2008-01-28 2009-07-30 Ming-Chin Chien Slim battery packaging method
JP4977101B2 (ja) * 2008-08-26 2012-07-18 株式会社東芝 積層型半導体装置
WO2010037471A1 (en) * 2008-10-01 2010-04-08 Cardiola Ltd. An apparatus for use on a person's lap
DE102009009263A1 (de) * 2009-02-17 2010-08-19 Giesecke & Devrient Gmbh Verfahren zur Herstellung einer ein Fenster enthaltenden Abschlußschicht für einen tragbaren Datenträger und Abschlußschicht
DE102009028991A1 (de) * 2009-08-28 2011-05-05 Bundesdruckerei Gmbh Dokument mit einem integrierten Display und Verfahren zu seiner Herstellung
TW201222420A (en) * 2010-11-26 2012-06-01 Smartdisplayer Technology Co Ltd Method for performing login process by light sensing and electronic card device thereof
DE102011080620B4 (de) * 2011-08-08 2014-06-05 Siemens Aktiengesellschaft Verfahren für die Beschichtung eines Isolationsbauteils und Isolationsbauteil sowie elektrisch leitfähiges Heizkabel
JP2016110075A (ja) 2014-10-03 2016-06-20 株式会社半導体エネルギー研究所 発光装置、モジュール、及び電子機器
US10664020B2 (en) 2015-04-23 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US10977540B2 (en) 2016-07-27 2021-04-13 Composecure, Llc RFID device
JP6797042B2 (ja) * 2017-02-02 2020-12-09 株式会社ジャパンディスプレイ 表示装置
US10243088B1 (en) * 2017-12-21 2019-03-26 Capital One Services, Llc Transaction card for transferring solar power

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5288370A (en) * 1976-01-20 1977-07-23 Hitachi Ltd Electronic watch
JPS5614369A (en) 1979-07-13 1981-02-12 Fujitsu Ltd Card
GB2109304B (en) * 1981-01-08 1984-05-10 Lucy Ann Boutaleb Identification of articles
EP0073603B1 (en) * 1981-08-19 1987-08-26 Hitachi, Ltd. Polycrystalline thin-film transistor,integrated circuit including such transistors and a display device including such a circuit
US4472627A (en) * 1982-09-30 1984-09-18 The United States Of America As Represented By The Secretary Of The Treasury Authenticating and anti-counterfeiting device for currency
US4709991A (en) * 1983-04-26 1987-12-01 Seiko Epson Kabushiki Kaisha Liquid crystal display with barrier layer to reduce permeability
US4876441A (en) * 1984-03-27 1989-10-24 Casio Computer Co., Ltd. Card-like electronic apparatus
US4754418A (en) * 1984-03-27 1988-06-28 Casio Computer Co., Ltd. Combined electronic calculator and credit card
US4709995A (en) * 1984-08-18 1987-12-01 Canon Kabushiki Kaisha Ferroelectric display panel and driving method therefor to achieve gray scale
US4918631A (en) * 1984-09-07 1990-04-17 Casio Computer Co., Ltd. Compact type electronic information card
US4614861A (en) * 1984-11-15 1986-09-30 Intellicard International, Inc. Unitary, self-contained card verification and validation system and method
US4667087A (en) * 1986-03-31 1987-05-19 Max A. Quintana Secure credit card
CN1013528B (zh) 1987-05-09 1991-08-14 株式会社半导体能源研究所 铁电液晶数据存储卡
DE3876322T2 (de) * 1987-07-13 1993-05-06 Oki Electric Ind Co Ltd Chipkarte mit solarzellenbatterie.
US6064988A (en) * 1987-08-17 2000-05-16 Thomas; Harold K. Data processing system including transaction authorization device
US4931623A (en) * 1987-11-14 1990-06-05 Kabushiki Kaisha Toshiba Portable storage medium
JPH0731534B2 (ja) 1988-01-20 1995-04-10 三菱電機株式会社 オフセット形状の作成方法
JPH0391932A (ja) * 1989-09-04 1991-04-17 Canon Inc 半導体装置の製造方法
US5148301A (en) * 1990-02-27 1992-09-15 Casio Computer Co., Ltd. Liquid crystal display device having a driving circuit inside the seal boundary
US7158031B2 (en) * 1992-08-12 2007-01-02 Micron Technology, Inc. Thin, flexible, RFID label and system for use
KR100370698B1 (ko) * 1992-09-08 2003-03-31 세이코 엡슨 가부시키가이샤 액정표시장치
JPH06314787A (ja) * 1993-03-05 1994-11-08 Semiconductor Energy Lab Co Ltd 薄膜半導体装置およびその作製方法
US5567967A (en) * 1993-06-28 1996-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a crystallized island semiconductor layer
US5412192A (en) * 1993-07-20 1995-05-02 American Express Company Radio frequency activated charge card
US5436744A (en) * 1993-09-03 1995-07-25 Motorola Inc. Flexible liquid crystal display with integrated driver circuit and display electrodes formed on opposite sides of folded substrate
TW264575B (ko) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
US5923962A (en) * 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2860869B2 (ja) * 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
US5733814A (en) * 1995-04-03 1998-03-31 Aptek Industries, Inc. Flexible electronic card and method
US5671271A (en) * 1995-05-25 1997-09-23 Henderson; Daniel A. Dialer programming system and device with integrated printing process
TW383502B (en) * 1995-06-01 2000-03-01 Seniconductor Energy Lab Kk Method of manufacturing semiconductor device
US5789732A (en) * 1995-06-08 1998-08-04 Mcmahon; Steven A. Portable data module and system for consumer transactions
JP3825475B2 (ja) * 1995-06-30 2006-09-27 株式会社 東芝 電子部品の製造方法
JPH0951020A (ja) 1995-08-08 1997-02-18 Hitachi Ltd 半導体装置およびその製造方法ならびにｉｃカード
JPH09263082A (ja) * 1996-03-29 1997-10-07 Toshiba Corp Ｉｃモジュールの製造方法、ｉｃカードの製造方法及びｉｃモジュール
US5693956A (en) * 1996-07-29 1997-12-02 Motorola Inverted oleds on hard plastic substrate
US5834071A (en) * 1997-02-11 1998-11-10 Industrial Technology Research Institute Method for forming a thin film transistor
US6012636A (en) * 1997-04-22 2000-01-11 Smith; Frank E. Multiple card data system having first and second memory elements including magnetic strip and fingerprints scanning means
JPH11120312A (ja) * 1997-10-09 1999-04-30 Toppan Printing Co Ltd Ｉｃカード
DE69807513T2 (de) * 1997-10-22 2003-04-24 Cambridge Consultants Tragbare chipkarte
US6019284A (en) * 1998-01-27 2000-02-01 Viztec Inc. Flexible chip card with display
DE19805282A1 (de) * 1998-02-10 1999-08-19 Siemens Ag Flächiger Träger mit einer Anzeigeeinrichtung
JPH11250215A (ja) * 1998-03-04 1999-09-17 Nippon Telegr & Teleph Corp <Ntt> Ｉｃチップおよびｉｃカード
JP4298068B2 (ja) * 1998-08-18 2009-07-15 セイコーエプソン株式会社 電気光学装置およびそれらを備えた電子機器並びに電気光学装置の製造方法
JP3462135B2 (ja) * 1999-01-14 2003-11-05 シャープ株式会社 二次元画像検出器およびアクティブマトリクス基板並びに表示装置
JP3331999B2 (ja) * 1999-02-09 2002-10-07 日本電気株式会社 半導体薄膜の製造方法
KR100338011B1 (ko) * 1999-06-30 2002-05-24 윤종용 액정 표시 장치용 기판의 제조 방법
DE19935527A1 (de) 1999-07-28 2001-02-08 Giesecke & Devrient Gmbh Aktive Folie für Chipkarten mit Display
CN1186683C (zh) * 1999-09-08 2005-01-26 松下电器产业株式会社 显示装置及其制造方法
US6456353B1 (en) * 1999-11-04 2002-09-24 Chi Mei Opto Electronics Corp. Display driver integrated circuit module
KR100720066B1 (ko) * 1999-11-09 2007-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 제작방법
WO2001061657A1 (en) * 2000-02-18 2001-08-23 Cypak Ab Method and device for identification and authentication
JP3617458B2 (ja) * 2000-02-18 2005-02-02 セイコーエプソン株式会社 表示装置用基板、液晶装置及び電子機器
JP4588203B2 (ja) * 2000-12-14 2010-11-24 レノボ シンガポール プライヴェート リミテッド 表示装置
TWI249712B (en) 2001-02-28 2006-02-21 Hitachi Ltd Memory card and its manufacturing method
SG117406A1 (en) * 2001-03-19 2005-12-29 Miconductor Energy Lab Co Ltd Method of manufacturing a semiconductor device
JP2002328396A (ja) * 2001-04-26 2002-11-15 Nec Corp 液晶表示装置及びその製造方法
KR100510423B1 (ko) * 2001-06-01 2005-08-30 세이코 엡슨 가부시키가이샤 컬러 필터, 표시 장치 및 전자 기기
JP2002366051A (ja) * 2001-06-08 2002-12-20 Sanyo Electric Co Ltd 集積回路チップ及びこれを用いた表示装置
DE10147140A1 (de) 2001-09-25 2003-04-17 Giesecke & Devrient Gmbh Chipkarte mit Display
KR100885378B1 (ko) * 2001-10-10 2009-02-26 엘지디스플레이 주식회사 액정표시장치
US7255899B2 (en) * 2001-11-12 2007-08-14 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus and heat treatment method of substrate
JP4031291B2 (ja) * 2001-11-14 2008-01-09 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JP4240276B2 (ja) * 2002-07-05 2009-03-18 株式会社半導体エネルギー研究所 発光装置
US7235466B2 (en) * 2002-10-31 2007-06-26 Au Optronics Corporation Method of fabricating a polysilicon layer
KR100506006B1 (ko) * 2002-12-04 2005-08-03 엘지.필립스 엘시디 주식회사 액정표시장치의 전계효과트랜지스터에 대한 오프-스테이트스트레스 인가용 패널구조
US7652359B2 (en) * 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
US7566001B2 (en) * 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
US7239564B2 (en) * 2003-11-19 2007-07-03 Semiconductor Energy Laboratory, Co., Ltd. Semiconductor device for rectifying memory defects
KR101044489B1 (ko) * 2003-12-29 2011-06-27 엘지디스플레이 주식회사 대형 폭의 채널을 구비하는 폴리실리콘 액정표시소자 및그 제조방법
KR100632257B1 (ko) * 2004-11-09 2006-10-11 삼성전자주식회사 액정 디스플레이 구동용 탭 패키지의 배선 패턴 구조

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441099B2 (en) 2004-09-09 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Wireless chip
KR101272768B1 (ko) * 2004-09-09 2013-06-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 무선 칩

Also Published As

Publication number Publication date
TWI357579B (en) 2012-02-01
EP1437683B1 (en) 2017-03-08
CN100568268C (zh) 2009-12-09
CN1519775A (zh) 2004-08-11
US7518692B2 (en) 2009-04-14
EP1437683A2 (en) 2004-07-14
CN101499201B (zh) 2014-02-26
EP1437683A3 (en) 2009-07-22
KR101028392B1 (ko) 2011-04-13
KR20100038182A (ko) 2010-04-13
CN101499201A (zh) 2009-08-05
TW200422966A (en) 2004-11-01
KR101024958B1 (ko) 2011-03-25
US20040129450A1 (en) 2004-07-08

Similar Documents

Publication Publication Date Title
KR101028392B1 (ko) 반도체장치의 제작방법
JP4393859B2 (ja) 記録媒体の作製方法
KR101013478B1 (ko) Ｉｃ 카드 및 그 ｉｃ 카드를 사용한 기장(記帳) 시스템
JP5165080B2 (ja) Ｉｃカード及びｉｃカードの作製方法
JP4393857B2 (ja) 記録媒体の作製方法
JP4646925B2 (ja) Ｉｃカードの作製方法
JP4437555B2 (ja) Ｉｃカードの作製方法
JP2005100380A (ja) Ｉｃカード

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee