JPH11250215A - Ｉｃチップおよびｉｃカード - Google Patents
ＩｃチップおよびｉｃカードInfo
- Publication number
- JPH11250215A JPH11250215A JP5190898A JP5190898A JPH11250215A JP H11250215 A JPH11250215 A JP H11250215A JP 5190898 A JP5190898 A JP 5190898A JP 5190898 A JP5190898 A JP 5190898A JP H11250215 A JPH11250215 A JP H11250215A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- silicon
- integrated circuit
- card
- crystal defects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ＩＣチップの裏面側から光学的に集積回路の
配置等の情報を読み出すことができないようにする。 【解決手段】 アルゴンガス中で、温度７５０℃で、１
６８時間の熱処理を行うことにより、ｐ型シリコン基板
１７中の結晶欠陥１８の密度を２×１０12／ｃｍ3 とす
る。これにより、結晶欠陥１８が赤外光の散乱体として
作用し、この結晶欠陥１８がおびただしく存在している
ので、シリコンチップ２’の裏面側から赤外光を入射し
てもフラッシュメモリ３５やＣＭＯＳ回路３８の配置等
を観察することができなくなる。
配置等の情報を読み出すことができないようにする。 【解決手段】 アルゴンガス中で、温度７５０℃で、１
６８時間の熱処理を行うことにより、ｐ型シリコン基板
１７中の結晶欠陥１８の密度を２×１０12／ｃｍ3 とす
る。これにより、結晶欠陥１８が赤外光の散乱体として
作用し、この結晶欠陥１８がおびただしく存在している
ので、シリコンチップ２’の裏面側から赤外光を入射し
てもフラッシュメモリ３５やＣＭＯＳ回路３８の配置等
を観察することができなくなる。
Description
【０００１】
【発明の属する技術分野】この発明は、電子現金用のＩ
Ｃカードに搭載して好適なＩＣチップおよびこのＩＣチ
ップを搭載したＩＣカードに関するものである。
Ｃカードに搭載して好適なＩＣチップおよびこのＩＣチ
ップを搭載したＩＣカードに関するものである。
【０００２】
【従来の技術】近年、コンピュータ関連技術の進歩に伴
い、電子現金用のＩＣカードの開発が活発に行われてい
る。図３はこの電子現金用のＩＣカードの一例を示す平
面図である。このＩＣカードは非接触型であり、カード
１中に、ＩＣチップ（シリコンチップ）２と大容量のコ
ンデンサ３とコイル４とが設けられている。このＩＣカ
ード５では、コンデンサ３とコイル４とでＬＣカップリ
ング回路が構成され、このＬＣカップリング回路が外部
からの電波を受信する役割を果たす。
い、電子現金用のＩＣカードの開発が活発に行われてい
る。図３はこの電子現金用のＩＣカードの一例を示す平
面図である。このＩＣカードは非接触型であり、カード
１中に、ＩＣチップ（シリコンチップ）２と大容量のコ
ンデンサ３とコイル４とが設けられている。このＩＣカ
ード５では、コンデンサ３とコイル４とでＬＣカップリ
ング回路が構成され、このＬＣカップリング回路が外部
からの電波を受信する役割を果たす。
【０００３】図４はＩＣカード５におけるＩＣチップ２
の搭載状況を示す断面構造図である。同図において、６
はカード１の基体、７は基体６に設けられた金属パッ
ド、８は金バンプ、９はＩＣチップ２上に形成されたア
ルミニウム電極、１０はＩＣチップ２に作り込まれた集
積回路、１１は異方性伝導膜（ＡＣＦ：Anisotropic Co
nductive Film）、１２はエポキシ樹脂やポリイミド等
の樹脂（防御膜）である。ＩＣチップ２は集積回路１０
が作り込まれている面（表面）を基体６側として配置さ
れている。また、ＩＣチップ２のアルミニウム電極９を
金バンプ８を介して基体６上の金属パッド７に接続して
おり、その周囲に異方性伝導膜１１を形成したうえ、Ｉ
Ｃチップ２をその裏面側から防御膜１２で覆っている。
これにより、ＩＣチップ２は、その前後左右上下が基体
６と防御膜１２とで覆われ、簡単に取り出すことができ
ないように保護されている。
の搭載状況を示す断面構造図である。同図において、６
はカード１の基体、７は基体６に設けられた金属パッ
ド、８は金バンプ、９はＩＣチップ２上に形成されたア
ルミニウム電極、１０はＩＣチップ２に作り込まれた集
積回路、１１は異方性伝導膜（ＡＣＦ：Anisotropic Co
nductive Film）、１２はエポキシ樹脂やポリイミド等
の樹脂（防御膜）である。ＩＣチップ２は集積回路１０
が作り込まれている面（表面）を基体６側として配置さ
れている。また、ＩＣチップ２のアルミニウム電極９を
金バンプ８を介して基体６上の金属パッド７に接続して
おり、その周囲に異方性伝導膜１１を形成したうえ、Ｉ
Ｃチップ２をその裏面側から防御膜１２で覆っている。
これにより、ＩＣチップ２は、その前後左右上下が基体
６と防御膜１２とで覆われ、簡単に取り出すことができ
ないように保護されている。
【０００４】図５はＩＣチップ２に作り込まれた集積回
路１０のレイアウトを例示する図（ＩＣチップ２を表面
側から見た図）である。同図において、１３は不揮発性
メモリであるフラッシュメモリ、１４は読み出し専用の
メモリ（ＲＯＭ）、１５は中央演算回路（ＣＰＵ）、１
６は揮発性のランダムアクセスメモリ（ＲＡＭ）であ
る。このＩＣチップ２において、セキリュティに必須な
パスワードや現金の金額など重要な情報は、フラッシュ
メモリ１３に格納されている。また、このＩＣチップ２
において、外部からの電気信号の読み出しや書き込みに
は電気信号の暗号技術が使われる。従って、暗号情報を
知らない限り、フラッシュメモリ１３に蓄えられている
情報を読み出すことは事実上不可能である。
路１０のレイアウトを例示する図（ＩＣチップ２を表面
側から見た図）である。同図において、１３は不揮発性
メモリであるフラッシュメモリ、１４は読み出し専用の
メモリ（ＲＯＭ）、１５は中央演算回路（ＣＰＵ）、１
６は揮発性のランダムアクセスメモリ（ＲＡＭ）であ
る。このＩＣチップ２において、セキリュティに必須な
パスワードや現金の金額など重要な情報は、フラッシュ
メモリ１３に格納されている。また、このＩＣチップ２
において、外部からの電気信号の読み出しや書き込みに
は電気信号の暗号技術が使われる。従って、暗号情報を
知らない限り、フラッシュメモリ１３に蓄えられている
情報を読み出すことは事実上不可能である。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
ＩＣチップ２では、セキュリティの観点から充分な対応
がなされているとは言えない。すなわち、この業界で
は、シリコンチップの裏面側からシリコンチップ内に赤
外光を入射させて、シリコンチップの表面側に設けられ
た集積回路の配置を読み取ることが可能なことが知られ
ている。これをＩＣカード５に搭載されたＩＣチップ２
に利用すると、金額の改ざん等の不正使用を目的とした
情報収集が可能になってしまう。これに対抗するため
に、ＩＣチップ２の裏面を粗面化（凹凸を設ける）し、
赤外光を乱反射させることが考えられるが、これも研磨
することによって乱反射を抑えることが可能なため、有
力な対抗策にはならない。こうした事情から、ＩＣチッ
プ２の裏面側から光学的（赤外光）に集積回路１０の配
置等の情報を読み出そうとする試みに対しては、必ずし
も充分であるとは言えない。
ＩＣチップ２では、セキュリティの観点から充分な対応
がなされているとは言えない。すなわち、この業界で
は、シリコンチップの裏面側からシリコンチップ内に赤
外光を入射させて、シリコンチップの表面側に設けられ
た集積回路の配置を読み取ることが可能なことが知られ
ている。これをＩＣカード５に搭載されたＩＣチップ２
に利用すると、金額の改ざん等の不正使用を目的とした
情報収集が可能になってしまう。これに対抗するため
に、ＩＣチップ２の裏面を粗面化（凹凸を設ける）し、
赤外光を乱反射させることが考えられるが、これも研磨
することによって乱反射を抑えることが可能なため、有
力な対抗策にはならない。こうした事情から、ＩＣチッ
プ２の裏面側から光学的（赤外光）に集積回路１０の配
置等の情報を読み出そうとする試みに対しては、必ずし
も充分であるとは言えない。
【０００６】本発明はこのような課題を解決するために
なされたもので、その目的とするところは、その裏面側
から光学的に集積回路の配置等の情報を読み出すことの
できないＩＣチップを提供することにある。また、搭載
されたＩＣチップの裏面側から光学的に集積回路の配置
等の情報を読み出すことのできないＩＣカードを提供す
ることにある。
なされたもので、その目的とするところは、その裏面側
から光学的に集積回路の配置等の情報を読み出すことの
できないＩＣチップを提供することにある。また、搭載
されたＩＣチップの裏面側から光学的に集積回路の配置
等の情報を読み出すことのできないＩＣカードを提供す
ることにある。
【０００７】
【課題を解決するための手段】このような目的を達成す
るために、第１発明（請求項１に係る発明）は、シリコ
ンチップに集積回路を作り込んでなるＩＣチップにおい
て、シリコンチップ中の結晶欠陥の密度を１０10／ｃｍ
3 以上としたものである。この発明によれば、シリコン
チップ中の結晶欠陥の密度を１０10／ｃｍ3 以上とする
ことにより、遮光性が得られる。第２発明（請求項２に
係る発明）は、第１発明において、シリコンチップ中の
結晶欠陥が設けられている領域と集積回路の拡散層とを
離したものである。この発明によれば、シリコンチップ
中の結晶欠陥が設けられている領域と集積回路の拡散層
とを離すことにより、集積回路に対する結晶欠陥の影響
を避けることができる。
るために、第１発明（請求項１に係る発明）は、シリコ
ンチップに集積回路を作り込んでなるＩＣチップにおい
て、シリコンチップ中の結晶欠陥の密度を１０10／ｃｍ
3 以上としたものである。この発明によれば、シリコン
チップ中の結晶欠陥の密度を１０10／ｃｍ3 以上とする
ことにより、遮光性が得られる。第２発明（請求項２に
係る発明）は、第１発明において、シリコンチップ中の
結晶欠陥が設けられている領域と集積回路の拡散層とを
離したものである。この発明によれば、シリコンチップ
中の結晶欠陥が設けられている領域と集積回路の拡散層
とを離すことにより、集積回路に対する結晶欠陥の影響
を避けることができる。
【０００８】第３発明（請求項３に係る発明）は、第１
発明において、シリコンチップ中の結晶欠陥の寸法を
０．１ミクロン程度以上としたものである。この発明に
よれば、その寸法が０．１ミクロン程度以上の結晶欠陥
がシリコンチップ中に１０10／ｃｍ3 以上の密度で設け
られる。第４発明（請求項４に係る発明）は、第１、第
２又は第３発明のＩＣチップをＩＣカードに搭載したも
のである。この発明によれば、第１、第２，第３発明と
同様の作用・効果を有するＩＣカードが得られる。
発明において、シリコンチップ中の結晶欠陥の寸法を
０．１ミクロン程度以上としたものである。この発明に
よれば、その寸法が０．１ミクロン程度以上の結晶欠陥
がシリコンチップ中に１０10／ｃｍ3 以上の密度で設け
られる。第４発明（請求項４に係る発明）は、第１、第
２又は第３発明のＩＣチップをＩＣカードに搭載したも
のである。この発明によれば、第１、第２，第３発明と
同様の作用・効果を有するＩＣカードが得られる。
【０００９】
【発明の実施の形態】以下、本発明を実施の形態に基づ
き詳細に説明する。実施の形態の説明に入る前に、先
ず、本発明の原理について説明する。
き詳細に説明する。実施の形態の説明に入る前に、先
ず、本発明の原理について説明する。
【００１０】〔原理〕シリコンチップの裏面側からシリ
コンチップ内に赤外光を入射させた場合、結晶欠陥があ
ると、その部分で赤外光が乱反射し、黒くなる（図２参
照）。この黒い部分（黒点）の向こう側は見えなくな
る。このような結晶欠陥がおびただしく存在すれば、い
ずれシリコンチップ全面が黒くなり、表面側の集積回路
の配置情報等を観察できなくなる。
コンチップ内に赤外光を入射させた場合、結晶欠陥があ
ると、その部分で赤外光が乱反射し、黒くなる（図２参
照）。この黒い部分（黒点）の向こう側は見えなくな
る。このような結晶欠陥がおびただしく存在すれば、い
ずれシリコンチップ全面が黒くなり、表面側の集積回路
の配置情報等を観察できなくなる。
【００１１】しかし、通常、シリコンチップ内の結晶欠
陥数は、非常に少なく、１３０ｎｍ程度の寸法の結晶欠
陥としては、その密度が１０5 〜１０6 ／ｃｍ3 程度で
ある。この程度の密度では、シリコンチップの裏面側か
ら入射される赤外光に対して黒点を作り、表面側の集積
回路の配置情報等を観察できなくするという目的は到底
達成することはできない。
陥数は、非常に少なく、１３０ｎｍ程度の寸法の結晶欠
陥としては、その密度が１０5 〜１０6 ／ｃｍ3 程度で
ある。この程度の密度では、シリコンチップの裏面側か
ら入射される赤外光に対して黒点を作り、表面側の集積
回路の配置情報等を観察できなくするという目的は到底
達成することはできない。
【００１２】そこで、通常のシリコンウエハを用いて、
結晶欠陥を増やす検討を行った。その結果、アルゴンガ
ス中で、温度７５０℃で、１６８時間の熱処理を行う
と、１３０ｎｍの寸法の結晶欠陥が２×１０12／ｃｍ3
程度発生することを見出した。これだけ多数の結晶欠陥
がランダムに存在した場合、単位面積（１ｃｍ2 ）あた
りの黒点の総面積数Ｓは、 Ｓ＝１３０ｎｍ×１３０ｎｍ×（２×１０12／ｃｍ3 ）×０．０５ｍｍ＝１．７ ｃｍ2 /ｃｍ2 ・・・・（１） となり、優に１ｃｍ2 を超える。但し、ここでは、シリ
コンウエハの厚さを５０ミクロンとした。
結晶欠陥を増やす検討を行った。その結果、アルゴンガ
ス中で、温度７５０℃で、１６８時間の熱処理を行う
と、１３０ｎｍの寸法の結晶欠陥が２×１０12／ｃｍ3
程度発生することを見出した。これだけ多数の結晶欠陥
がランダムに存在した場合、単位面積（１ｃｍ2 ）あた
りの黒点の総面積数Ｓは、 Ｓ＝１３０ｎｍ×１３０ｎｍ×（２×１０12／ｃｍ3 ）×０．０５ｍｍ＝１．７ ｃｍ2 /ｃｍ2 ・・・・（１） となり、優に１ｃｍ2 を超える。但し、ここでは、シリ
コンウエハの厚さを５０ミクロンとした。
【００１３】このように、単位面積あたりの黒点の面積
が優に１ｃｍ2 を越えるため、このシリコンウエハの裏
面側から入射した赤外光は殆ど散乱されてしまって、表
面側に設けられた集積回路の配置等の情報は読み取るこ
とができない。こうした構造のシリコンウエハを使え
ば、シリコンチップの裏面側から入射される赤外光に対
して黒点を作り、表面側の集積回路の配置情報等を観察
できなくするという目的を達成することができる。
が優に１ｃｍ2 を越えるため、このシリコンウエハの裏
面側から入射した赤外光は殆ど散乱されてしまって、表
面側に設けられた集積回路の配置等の情報は読み取るこ
とができない。こうした構造のシリコンウエハを使え
ば、シリコンチップの裏面側から入射される赤外光に対
して黒点を作り、表面側の集積回路の配置情報等を観察
できなくするという目的を達成することができる。
【００１４】一方、１３０ｎｍの寸法の結晶欠陥が２×
１０12／ｃｍ3 程度あった場合、その一部がシリコンウ
エハ表面に露出するため、歩留まりの悪化や性能を劣化
させる要因となる。これを回避するには、シリコンウエ
ハ表面にエピタキシャル層を形成すればよい。集積回路
に使われるウエル拡散層の深さが３ミクロンの場合、エ
ピタキシャル層の厚さを３．５ミクロン以上にすると、
こうした結晶欠陥の影響を避けることができる。すなわ
ち、シリコンウエハ中の結晶欠陥が設けられている領域
と集積回路のウエル拡散層とを０．５ミクロン以上離す
ことにより、集積回路に対する結晶欠陥の影響を避ける
ことができる。
１０12／ｃｍ3 程度あった場合、その一部がシリコンウ
エハ表面に露出するため、歩留まりの悪化や性能を劣化
させる要因となる。これを回避するには、シリコンウエ
ハ表面にエピタキシャル層を形成すればよい。集積回路
に使われるウエル拡散層の深さが３ミクロンの場合、エ
ピタキシャル層の厚さを３．５ミクロン以上にすると、
こうした結晶欠陥の影響を避けることができる。すなわ
ち、シリコンウエハ中の結晶欠陥が設けられている領域
と集積回路のウエル拡散層とを０．５ミクロン以上離す
ことにより、集積回路に対する結晶欠陥の影響を避ける
ことができる。
【００１５】なお、実際には、１３０ｎｍの欠陥は、図
２に示すように直径４ミクロン程度の黒点に見える。従
って、黒点の実質的な総面積Ｓeff は、 Ｓeff ＝２０００ｎｍ×２０００ｎｍ×３．１４×（２×１０12／ｃｍ3 ）×０ ．０５ｍｍ＝１３００ｃｍ2 /ｃｍ2 ・・・・（２） となり、優に１０００ｃｍ2 を越える。但し、ここで
は、シリコンウエハの厚さを５０ミクロンとした。
２に示すように直径４ミクロン程度の黒点に見える。従
って、黒点の実質的な総面積Ｓeff は、 Ｓeff ＝２０００ｎｍ×２０００ｎｍ×３．１４×（２×１０12／ｃｍ3 ）×０ ．０５ｍｍ＝１３００ｃｍ2 /ｃｍ2 ・・・・（２） となり、優に１０００ｃｍ2 を越える。但し、ここで
は、シリコンウエハの厚さを５０ミクロンとした。
【００１６】すなわち、黒点の実質的な面積は１０００
ｃｍ2 を越えているため、結晶欠陥の密度は２×１０12
／ｃｍ3 より少なくても、充分遮光性が得られる。この
場合、１０10／ｃｍ3 程度まで少なくしても充分遮光性
がある。いずれにしても、これらの密度の値は、通常の
良品シリコンウエハの結晶欠陥の密度（１０5 〜１０6
／ｃｍ3 程度）と比べて桁違いに大きく、上述した特殊
な熱処理を施すことにより得る。また、結晶欠陥の寸法
は、１００ｎｍ（０．１ミクロン）程度以上であればよ
い。
ｃｍ2 を越えているため、結晶欠陥の密度は２×１０12
／ｃｍ3 より少なくても、充分遮光性が得られる。この
場合、１０10／ｃｍ3 程度まで少なくしても充分遮光性
がある。いずれにしても、これらの密度の値は、通常の
良品シリコンウエハの結晶欠陥の密度（１０5 〜１０6
／ｃｍ3 程度）と比べて桁違いに大きく、上述した特殊
な熱処理を施すことにより得る。また、結晶欠陥の寸法
は、１００ｎｍ（０．１ミクロン）程度以上であればよ
い。
【００１７】〔実施の形態〕図１は本発明に係るＩＣチ
ップ２’の要部を示す断面構造図である。同図におい
て、１７はｐ型シリコン基板であり、その厚さｄ１は５
０〜２００ミクロンである。１８はｐ型シリコン基板１
７中の結晶欠陥であり、その寸法は１３０ｎｍ、密度は
２×１０12／ｃｍ3 である。この結晶欠陥１８は、アル
ゴンガス中で、温度７５０℃で、１６８時間の熱処理を
行うことによって得ている。
ップ２’の要部を示す断面構造図である。同図におい
て、１７はｐ型シリコン基板であり、その厚さｄ１は５
０〜２００ミクロンである。１８はｐ型シリコン基板１
７中の結晶欠陥であり、その寸法は１３０ｎｍ、密度は
２×１０12／ｃｍ3 である。この結晶欠陥１８は、アル
ゴンガス中で、温度７５０℃で、１６８時間の熱処理を
行うことによって得ている。
【００１８】１９はエピタキシャル法で堆積したｐ型シ
リコン層であり、その厚さｄ２は３．５ミクロンであ
る。２０はｎ型拡散層であり、その深さｄ３は３ミクロ
ンである。２１は素子間分離用のシリコン酸化膜、２２
−１はソース・ドレインとして作用するｎ型拡散層、２
３はゲート絶縁膜として作用する薄いシリコン酸化膜、
２４は浮遊ゲートとして作用する多結晶シリコン膜、２
５はゲート間絶縁膜として作用するシリコン酸化膜、２
６は制御ゲートとして作用する多結晶シリコン膜であ
る。
リコン層であり、その厚さｄ２は３．５ミクロンであ
る。２０はｎ型拡散層であり、その深さｄ３は３ミクロ
ンである。２１は素子間分離用のシリコン酸化膜、２２
−１はソース・ドレインとして作用するｎ型拡散層、２
３はゲート絶縁膜として作用する薄いシリコン酸化膜、
２４は浮遊ゲートとして作用する多結晶シリコン膜、２
５はゲート間絶縁膜として作用するシリコン酸化膜、２
６は制御ゲートとして作用する多結晶シリコン膜であ
る。
【００１９】浮遊ゲート２４，ゲート間絶縁膜２５，制
御ゲート２６およびソース・ドレイン２２−１は浮遊ゲ
ートトランジスタ構造をなす。この浮遊ゲートトランジ
スタ構造はフラッシュメモリ３５の単位セルを構成す
る。
御ゲート２６およびソース・ドレイン２２−１は浮遊ゲ
ートトランジスタ構造をなす。この浮遊ゲートトランジ
スタ構造はフラッシュメモリ３５の単位セルを構成す
る。
【００２０】２２−２はソース・ドレインとして作用す
るｎ型拡散層、２７−１，２７−２はゲート絶縁膜とし
て作用する薄いシリコン酸化膜、２８−１，２８−２は
ゲート電極として作用する多結晶シリコン膜、２９はソ
ース・ドレインとして作用するｐ型拡散層である。
るｎ型拡散層、２７−１，２７−２はゲート絶縁膜とし
て作用する薄いシリコン酸化膜、２８−１，２８−２は
ゲート電極として作用する多結晶シリコン膜、２９はソ
ース・ドレインとして作用するｐ型拡散層である。
【００２１】ソース・ドレイン２２−２とゲート絶縁膜
２７−１とゲート電極２８−１はｎチャネルＭＯＳトラ
ンジスタ３６を構成する。ソース・ドレイン２９とゲー
ト絶縁膜２７−２とゲート電極２８−２はｐチャネルＭ
ＯＳトランジスタ３７を構成する。このｎチャネルＭＯ
Ｓトランジスタ３６とｐチャネルＭＯＳトランジスタ３
７とでＣＭＯＳ回路３８が構成される。
２７−１とゲート電極２８−１はｎチャネルＭＯＳトラ
ンジスタ３６を構成する。ソース・ドレイン２９とゲー
ト絶縁膜２７−２とゲート電極２８−２はｐチャネルＭ
ＯＳトランジスタ３７を構成する。このｎチャネルＭＯ
Ｓトランジスタ３６とｐチャネルＭＯＳトランジスタ３
７とでＣＭＯＳ回路３８が構成される。
【００２２】３０はシリコン酸化膜、３１は第１層目の
アルミニウム配線層、３２は層間絶縁膜として作用する
シリコン酸化膜、３３は第２層目のアルミニウム配線
層、３４は表面保護膜として作用する絶縁膜である。
アルミニウム配線層、３２は層間絶縁膜として作用する
シリコン酸化膜、３３は第２層目のアルミニウム配線
層、３４は表面保護膜として作用する絶縁膜である。
【００２３】この構造では、ｐ型シリコン基板１７中の
結晶欠陥１８が赤外光の散乱体として作用し、この結晶
欠陥１８がおびただしく存在（２×１０12／ｃｍ3 ）し
ているので、シリコンチップ２’の裏面側から赤外光を
入射してもフラッシュメモリ３５やＣＭＯＳ回路３８の
配置等を観察することはできない。
結晶欠陥１８が赤外光の散乱体として作用し、この結晶
欠陥１８がおびただしく存在（２×１０12／ｃｍ3 ）し
ているので、シリコンチップ２’の裏面側から赤外光を
入射してもフラッシュメモリ３５やＣＭＯＳ回路３８の
配置等を観察することはできない。
【００２４】これにより、金額の改ざん等の不正使用を
目的とした情報収集を防御することができ、セキュリテ
ィが守られ、電子現金のＩＣカードのシステムの維持に
大きく貢献する。さらに、この構造では、シリコンチッ
プ２’の裏面を削り込むような試みに対しても、結晶欠
陥１８がランダムに分布しているのため、充分防御性が
維持される。
目的とした情報収集を防御することができ、セキュリテ
ィが守られ、電子現金のＩＣカードのシステムの維持に
大きく貢献する。さらに、この構造では、シリコンチッ
プ２’の裏面を削り込むような試みに対しても、結晶欠
陥１８がランダムに分布しているのため、充分防御性が
維持される。
【００２５】また、この構造では、結晶欠陥１８が設け
られているｐ型シリコン基板１７とｎ型拡散層２０とが
０．５ミクロン離れているので、フラッシュメモリ３５
やＣＭＯＳ回路３８に対する結晶欠陥の影響を避けるこ
とができ、歩留まりの悪化や性能の劣化を生じさせない
ようにすることができる。
られているｐ型シリコン基板１７とｎ型拡散層２０とが
０．５ミクロン離れているので、フラッシュメモリ３５
やＣＭＯＳ回路３８に対する結晶欠陥の影響を避けるこ
とができ、歩留まりの悪化や性能の劣化を生じさせない
ようにすることができる。
【００２６】なお、言うまでもないが、このシリコンチ
ップ２’は図３に示される如くＩＣカード５に搭載さ
れ、図４に示される如くその前後左右上下が基体６と防
御膜１２とで覆われ、簡単に取り出すことができないよ
うに保護される。
ップ２’は図３に示される如くＩＣカード５に搭載さ
れ、図４に示される如くその前後左右上下が基体６と防
御膜１２とで覆われ、簡単に取り出すことができないよ
うに保護される。
【００２７】
【発明の効果】以上説明したことから明らかなように本
発明によれば、シリコンチップ中の結晶欠陥の密度を１
０10／ｃｍ3 以上とすることによって遮光性が得られ、
その裏面側から光学的に集積回路の配置等の情報を読み
出そうとする試みに対し有効な防御策となる。これによ
り、セキュリティが守られ、電子現金のＩＣカードのシ
ステムの維持に大きく貢献する。また、本発明によれ
ば、シリコンチップ中の結晶欠陥が設けられている領域
と集積回路の拡散層とを離すことにより、集積回路に対
する結晶欠陥の影響を避けることができ、歩留まりの悪
化や性能の劣化を生じさせないようにすることができ
る。
発明によれば、シリコンチップ中の結晶欠陥の密度を１
０10／ｃｍ3 以上とすることによって遮光性が得られ、
その裏面側から光学的に集積回路の配置等の情報を読み
出そうとする試みに対し有効な防御策となる。これによ
り、セキュリティが守られ、電子現金のＩＣカードのシ
ステムの維持に大きく貢献する。また、本発明によれ
ば、シリコンチップ中の結晶欠陥が設けられている領域
と集積回路の拡散層とを離すことにより、集積回路に対
する結晶欠陥の影響を避けることができ、歩留まりの悪
化や性能の劣化を生じさせないようにすることができ
る。
【図１】 本発明に係るＩＣチップの要部を示す断面構
造図である。
造図である。
【図２】 寸法１３０ｎｍの結晶欠陥をシリコンチップ
の裏面側から赤外光で観察したときのディスプレイ上に
表示された像を示す写真である。
の裏面側から赤外光で観察したときのディスプレイ上に
表示された像を示す写真である。
【図３】 電子現金用のＩＣカードの一例を示す平面図
である。
である。
【図４】 このＩＣカードにおけるＩＣチップの搭載状
況を示す断面構造図である。
況を示す断面構造図である。
【図５】 ＩＣチップに作り込まれた集積回路のレイア
ウトを例示する図である。
ウトを例示する図である。
１…カード、２’…ＩＣチップ、３…コンデンサ、４…
コイル、５…ＩＣカード、６…基体、１０…集積回路、
１１…異方性伝導膜、１２…防御膜、１３…フラッシュ
メモリ、１４…ＲＯＭ、１５…ＣＰＵ、１６…ＲＡＭ、
１７…ｐ型シリコン基板、１８…結晶欠陥、１９…ｐ型
シリコン層、２０…ｎ型拡散層、３５…フラッシュメモ
リ、３６…ｎチャネルＭＯＳトランジスタ、３７…ｐチ
ャネルＭＯＳトランジスタ、３８…ＣＭＯＳ回路。
コイル、５…ＩＣカード、６…基体、１０…集積回路、
１１…異方性伝導膜、１２…防御膜、１３…フラッシュ
メモリ、１４…ＲＯＭ、１５…ＣＰＵ、１６…ＲＡＭ、
１７…ｐ型シリコン基板、１８…結晶欠陥、１９…ｐ型
シリコン層、２０…ｎ型拡散層、３５…フラッシュメモ
リ、３６…ｎチャネルＭＯＳトランジスタ、３７…ｐチ
ャネルＭＯＳトランジスタ、３８…ＣＭＯＳ回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小川 重男 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 前田 正彦 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 竹田 忠雄 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内
Claims (4)
- 【請求項１】 シリコンチップに集積回路を作り込んで
なるＩＣチップにおいて、 前記シリコンチップ中の結晶欠陥の密度が１０10／ｃｍ
3 以上であることを特徴とするＩＣチップ。 - 【請求項２】 請求項１において、前記シリコンチップ
中の結晶欠陥が設けられている領域と前記集積回路の拡
散層とが離れていることを特徴とするＩＣチップ。 - 【請求項３】 請求項１において、前記シリコンチップ
中の結晶欠陥の寸法が０．１ミクロン程度以上であるこ
とを特徴とするＩＣチップ。 - 【請求項４】 請求項１，２又は３記載のＩＣチップを
搭載したＩＣカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5190898A JPH11250215A (ja) | 1998-03-04 | 1998-03-04 | Ｉｃチップおよびｉｃカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5190898A JPH11250215A (ja) | 1998-03-04 | 1998-03-04 | Ｉｃチップおよびｉｃカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11250215A true JPH11250215A (ja) | 1999-09-17 |
Family
ID=12899985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5190898A Pending JPH11250215A (ja) | 1998-03-04 | 1998-03-04 | Ｉｃチップおよびｉｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11250215A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006228910A (ja) * | 2005-02-16 | 2006-08-31 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| KR101013478B1 (ko) * | 2002-12-27 | 2011-02-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Ｉｃ 카드 및 그 ｉｃ 카드를 사용한 기장(記帳) 시스템 |
| KR101024958B1 (ko) * | 2002-12-27 | 2011-03-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 집적회로 카드 및 상기 집적회로 카드를 사용한 기장 시스템 |
| EP2306518A1 (fr) * | 2009-10-05 | 2011-04-06 | STMicroelectronics (Rousset) SAS | Méthode de protection d'une puce de circuit intégré contre une analyse par attaques laser |
| FR2950997A1 (fr) * | 2009-10-05 | 2011-04-08 | St Microelectronics Rousset | Puce de circuit integre protegee contre des attaques laser |
| FR2951016A1 (fr) * | 2009-10-05 | 2011-04-08 | St Microelectronics Rousset | Procede de protection d'une puce de circuit integre contre des attaques laser |
| US20130075726A1 (en) * | 2011-09-22 | 2013-03-28 | Stmicroelectronics (Rousset) Sas | Protection method for an electronic device and corresponding device |
-
1998
- 1998-03-04 JP JP5190898A patent/JPH11250215A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101013478B1 (ko) * | 2002-12-27 | 2011-02-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Ｉｃ 카드 및 그 ｉｃ 카드를 사용한 기장(記帳) 시스템 |
| KR101024958B1 (ko) * | 2002-12-27 | 2011-03-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 집적회로 카드 및 상기 집적회로 카드를 사용한 기장 시스템 |
| KR101028392B1 (ko) * | 2002-12-27 | 2011-04-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제작방법 |
| US8268702B2 (en) | 2002-12-27 | 2012-09-18 | Semiconductor Energy Laboratory Co., Ltd. | IC card and booking-account system using the IC card |
| JP2006228910A (ja) * | 2005-02-16 | 2006-08-31 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| EP2306518A1 (fr) * | 2009-10-05 | 2011-04-06 | STMicroelectronics (Rousset) SAS | Méthode de protection d'une puce de circuit intégré contre une analyse par attaques laser |
| FR2950997A1 (fr) * | 2009-10-05 | 2011-04-08 | St Microelectronics Rousset | Puce de circuit integre protegee contre des attaques laser |
| FR2951016A1 (fr) * | 2009-10-05 | 2011-04-08 | St Microelectronics Rousset | Procede de protection d'une puce de circuit integre contre des attaques laser |
| US8399280B2 (en) | 2009-10-05 | 2013-03-19 | Stmicroelectronics (Rousset) Sas | Method for protecting an integrated circuit chip against laser attacks |
| US8779552B2 (en) | 2009-10-05 | 2014-07-15 | Stmicroelectronics (Rousset) Sas | Integrated circuit chip protected against laser attacks |
| US20130075726A1 (en) * | 2011-09-22 | 2013-03-28 | Stmicroelectronics (Rousset) Sas | Protection method for an electronic device and corresponding device |
| US8835923B2 (en) * | 2011-09-22 | 2014-09-16 | Stmicroelectronics (Rousset) Sas | Protection method for an electronic device and corresponding device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230036441A1 (en) | Protective semiconductor elements for bonded structures | |
| US20230317628A1 (en) | Protective elements for bonded structures | |
| US20230019869A1 (en) | Optically occlusive protective element for bonded structures | |
| US6759736B2 (en) | Semiconductor device comprising a security coating and smartcard provided with such a device | |
| EP1700256B1 (fr) | Protection d'une puce de circuit intégré contenant des données confidentielles | |
| US20060121680A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP5538186B2 (ja) | 配線 | |
| WO2006054758A1 (en) | Semiconductor device and manufacturing method of the same | |
| EP1437683A2 (en) | IC card and booking account system using the IC card | |
| JPH05315581A (ja) | 大領域能動マトリックス配列を製造する方法 | |
| TW201030628A (en) | Method for forming semiconductor device | |
| EP2300953A1 (en) | Intrusion protection using stress changes | |
| JP2009194361A (ja) | 固体撮像装置およびその製造方法 | |
| JPH11250215A (ja) | Ｉｃチップおよびｉｃカード | |
| FR2971366A1 (fr) | Micro plaquette de semi-conducteur comprenant des moyens de protection contre une attaque physique | |
| JP2001244414A (ja) | 半導体集積回路 | |
| US20100193958A1 (en) | Semiconductor Device and a Method of Manufacturing the Same | |
| JP2520857B2 (ja) | 集積半導体回路 | |
| JP3400329B2 (ja) | 半導体装置 | |
| JP4999323B2 (ja) | 半導体装置の作製方法 | |
| JP2000011129A (ja) | Ｉｃカードおよびその製造方法 | |
| EP0347321B1 (fr) | Carte à puce avec écran de protection | |
| JP2000076140A (ja) | 半導体集積回路 | |
| JP3670449B2 (ja) | 半導体装置 | |
| JP2000112825A (ja) | 半導体装置 |