KR101272768B1 - 무선 칩 - Google Patents

무선 칩 Download PDF

Info

Publication number
KR101272768B1
KR101272768B1 KR1020077007128A KR20077007128A KR101272768B1 KR 101272768 B1 KR101272768 B1 KR 101272768B1 KR 1020077007128 A KR1020077007128 A KR 1020077007128A KR 20077007128 A KR20077007128 A KR 20077007128A KR 101272768 B1 KR101272768 B1 KR 101272768B1
Authority
KR
South Korea
Prior art keywords
insulating film
chip
capacitor
wiring
antenna
Prior art date
Application number
KR1020077007128A
Other languages
English (en)
Other versions
KR20070050982A (ko
Inventor
유타카 시오노이리
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20070050982A publication Critical patent/KR20070050982A/ko
Application granted granted Critical
Publication of KR101272768B1 publication Critical patent/KR101272768B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H04B5/22—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07775—Antenna details the antenna being on-chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H04B5/26—
    • H04B5/77—

Abstract

무선통신에 의해 데이터의 교신이 가능한 ＩＤ 태그에 있어서, ＩＤ 태그의 사이즈나 ＩＣ칩의 사이즈를 축소하여, 칩 내부가 한정된 면적의 유효 활용, 소비 전류의 저감, 통신 거리의 저하를 방지하는 것을 과제로 한다. 본 발명의 ID 태그는, 집적회로와, 공진 용량부와, 유지용량부를 구비한 ＩＣ칩과, 상기 ＩＣ칩 위에 절연막을 개재하여 적어도 일부가 겹치도록 설치된 안테나를 구비한다. 상기 안테나와 상기 절연막과 상기 집적회로를 형성하는 배선 또는 반도체막으로 이루어지는 적층구조를 설치하고, 이 적층구조에 의해, 공진 용량부 및 유지용량부의 한쪽 또는 양쪽의 용량소자를 구성한다.
Figure 112007024512768-pct00001
무선 통신, 무선 칩, ID 태그, 공진용량부, 유지용량부

Description

무선 칩{WIRELESS CHIP}
본 발명은, 무선통신에 의해 데이터의 교신이 가능한 무선 칩 등의 반도체장치에 관한 것이다.
최근, 인터넷의 보급으로, ＩＴ(Information Technology)는 전세계에 침투하여, 대변혁을 초래하고 있다. 특히 최근에는 유비쿼터스 정보사회로 말해지는 것과 같이, 언제나, 어디에서도, 네트워크에 액세스할 수 있는 환경이 갖추어져 왔다. 이러한 환경 중에서, 개개의 대상물에 ＩＤ(고체 식별번호)을 줌으로써 그 대상물의 이력을 명확히 하고, 생산, 관리 등에 쓸모가 있게 한다고 하는 개체 인식기술이 주목받고 있다. 그중에서도, 특히, 무선 칩(ＩＤ 태그, ＩＣ 태그, ＩＣ 칩, ＲＦ 태그(Radio Frequency), 무선 태그, 전자 태그로도 불린다) 등의 ＲＦＩＤ(Radio Frequency Identification)가, 기업내, 시장 등에서 시험적으로 도입되기 시작하고 있다.
일반적으로 무선 칩(100)은, 도8a에 나타나 있는 바와 같이 안테나(101)과 ＩＣ칩(102)으로 구성된다. 안테나(101)와 ＩＣ칩(102)이 각각 별도로 형성된 후에 서로 전기적으로 접속하도록 붙여 형성되는 경우가 많다.
또한 ＩＣ칩(102)은 주로, 전원 발생수단(103), 제어 수단(104), 기억 수단(105), 공진 용량부(106)를 가지고 있다(도 8b). 전원 발생수단(103)은, 안테나가 수신한 교류 신호를 정류후에 평활화를 행하여 직류전압을 발생시킨다. 또한 전원 발생수단(103)은, AC 신호를 정류후에 평활화를 행하여 전하를 유지하기 위한 유지용량부(107)로 불리는 용량소자를 가지고 있다. 제어 수단(104)은, 안테나가 수신한 교류 신호로부터 데이터 신호나 클록 신호 등을 추출하거나, 변조가 걸린 AC 신호를 안테나로부터 송신하거나 하는 등의 신호의 제어를 행한다. 기억 수단(105)은, 반도체장치의 고유한 ＩＤ 데이터를 격납한다. 공진 용량부(106)는, 소정의 주파수의 교류 신호를 가장 효율적으로 수신하기 위해서 설치되어 있다.
도 9a 및 도 9b에 용량소자(110)의 모식도를 나타낸다. 용량소자(110)는, 제1 전극(111)과 제2 전극(112)의 2개의 전극을 가지고, 2개의 전극은 절연막을 개재하여 설치되어 있다(도 9a). 일반적인 용량소자에서는, 전원 발생수단, 제어 수단 또는 기억 수단 등의 로직부를 구성하는 집적회로의 배선이나 불순물이 도입된 반도체막을 한쪽의 전극(예를 들면 제1 전극(111))으로서 설치하고, 다른 배선이나 불순물이 도입된 반도체막을 다른 쪽의 전극(예를 들면 제2 전극(112))으로서 설치한다. 이들 2개의 전극이 절연막(113)을 개재하여 설치되어 있다(도 9b).
일반적으로, 무선 칩에 있어서, 안테나와 ＩＣ칩을 중첩하여 배치했을 경우 ＩＣ칩에 포함되는 집적회로의 오작동 등의 우려가 있기 때문에, 안테나와 ＩＣ칩은 중첩하지 않도록 배치되고 있다. 그렇지만, 안테나와 ＩＣ칩이 겹치지 않고 배치되어 있을 경우에는, 무선 칩의 면적 중 대부분이 안테나와 ＩＣ칩의 면적으로 점유되어 있다. 따라서, 예를 들면 코일 형태의 안테나를 설치해도 전자유도에 의해 생기는 자속이 지나가기 어려워져 버린다. 더욱이, 유지용량부나 공진 용량부 등의 용량소자가 차지하는 면적이 큰 경우에는, ＩＣ칩의 사이즈가 커지기 때문에, 그것에 따른 무선 칩 자신의 사이즈가 커져 버린다.
또한 전술한 바와 같이 무선 칩의 사이즈나 ＩＣ칩의 사이즈가 클 경우에는, 회로 동작에 필요한 전류량이 많아져 버린다. 그 결과, 소비 전류가 증가하고, 전원이 전압강하할 가능성이 있어, 통신 거리의 저하, 나아가서는 응답하지 않게 될 우려가 있다.
상기의 실정을 감안하여, 본 발명은, 무선통신에 의해 데이터의 교신이 가능한 무선 칩에 있어서, 무선 칩의 사이즈를 축소하는 것을 목적으로 한다. 본 발명의 또 다른 목적은, 무선 칩에 있어서 ＩＣ칩의 사이즈를 축소하여, 칩 내부의 한정된 면적의 유효 활용, 소비 전류의 저감, 통신 거리의 저하를 방지하는 것을 과제로 한다.
본 발명은, 전술한 과제를 해결하기 위해서, 이하의 구성을 가지는 무선 칩을 제공한다.
본 발명의 무선 칩은, 용량소자를 구비한 ＩＣ칩과, ＩＣ칩 위에 절연막을 개재하여 적어도 일부가 겹치도록 설치된 안테나를 갖는다. 안테나는 용량소자의 2개의 전극 중 한쪽의 전극으로서 사용된다. 본 발명에서는, ＩＣ칩과 안테나가 겹치는 부분에 ＩＣ칩에 설치된 용량소자를 배치한다. 또한 ＩＣ칩과 안테나가 겹치는 부분에, 선택적으로 상기 용량소자를 설치하면 된다.
또한 본 발명의 무선 칩의 다른 구성은, 집적회로와, 공진 용량부와, 유지용량부를 구비한 ＩＣ칩과, ＩＣ칩 위에 절연막을 개재하여 적어도 일부가 겹치도록 설치된 안테나를 갖는다. 집적회로는, 적어도 불순물 영역을 포함하는 반도체막과, 반도체막 위에 게이트 절연막을 개재하여 설치된 게이트 전극과, 게이트 전극을 덮어서 설치된 층간 절연막과, 층간 절연막 위에 설치된 소스 또는 드레인 전극을 갖는다. 층간 절연막 위에 설치된 배선과, 배선을 덮어서 설치된 절연막과, 안테나와의 적층구조에 의해, 공진 용량부 및 유지용량부의 한쪽 또는 양쪽의 용량이 형성되어 있는 것을 특징으로 하고 있다. 또한 배선은 소스 또는 드레인 전극과 같은 재료로 설치할 수 있고, 소스 또는 드레인 전극과 전기적으로 접속하도록 형성해도 된다. 본 발명에서는, ＩＣ칩과 안테나가 겹치는 부분에 ＩＣ칩에 설치된 공진 용량부와 유지용량부를 배치시키고, 겹치지 않는 부분에 집적회로를 배치하는 것이 바람직하다. 또한, 공진 용량부의 용량은, 안테나와 공진 용량부의 용량을 병렬로 접속하고, 공진시킴으로써 생긴 전하를 유지한다.
본 발명의 상기한 구성에 따르면, 게이트 절연막 위에 배선을 설치하고, 게이트 절연막 위에 설치된 배선과 층간 절연막과 절연막과 안테나로 이루어지는 적층구조에 의해, 공진 용량부 및 유지용량부의 한쪽 또는 양쪽의 용량이 형성되어 있는 것을 특징으로 하고 있다. 이 경우, 배선은 게이트 전극과 같은 재료로 설치할 수 있고, 게이트 전극과 전기적으로 접속하도록 형성해도 된다.
더욱이, 본 발명의 상기한 구성에 따르면, 절연 표면 상에 배선을 설치하고, 절연 표면 상에 설치된 배선과 게이트 절연막과 층간 절연막과 절연막과 안테나로 이루어지는 적층구조에 의해, 공진 용량부 및 유지용량부의 한쪽 또는 양쪽의 용량이 형성되어 있는 것을 특징으로 하고 있다. 이 경우, 배선(반도체 도전막이라고도 한다)은 반도체막의 불순물 영역과 같은 재료로 설치할 수 있다.
또한 본 발명의 무선 칩의 다른 구성은, 공진 용량부와 유지용량부와를 구비한 ＩＣ칩과, ＩＣ칩 위에 절연막을 개재하여 적어도 일부가 겹치도록 설치된 안테나를 갖는다. 공진 용량부와 상기 유지용량부가 겹쳐서 배치된다. 안테나가 공진 용량부에 설치된 용량소자의 2개의 전극 중 한쪽의 전극으로서 사용되고, 다른 쪽의 전극은 유지용량부에 설치된 용량소자의 한쪽의 전극으로 사용된다. 또한, 공진 용량부와 유지용량부는 적어도 일부가 겹쳐 있으면 된다.
또한 본 발명의 무선 칩의 다른 구성은, 집적회로와, 공진 용량부와, 유지용량부를 구비한 ＩＣ칩과, ＩＣ칩 위에 절연막을 개재하여 적어도 일부가 겹치도록 설치된 안테나를 갖는다. 집적회로는, 적어도 불순물 영역을 포함하는 반도체막과, 반도체막 위에 게이트 절연막을 개재하여 설치된 게이트 전극과, 게이트 전극을 덮어서 설치된 층간 절연막과, 층간 절연막 위에 설치된 소스 또는 드레인 전극과, 소스 또는 드레인 전극을 덮어서 설치된 절연막을 갖는다. 공진 용량부와 상기 유지용량부는 겹쳐서 배치된다. 게이트 절연막 위에 설치된 제1 배선과, 층간 절연막과, 층간 절연막위에 설치된 제2 배선의 적층구조에 의해, 유지용량부의 용량이 형성되고, 제2 배선과, 절연막과, 안테나의 적층구조에 의해, 공진 용량부의 용량이 형성되어 있는 것을 특징으로 하고 있다. 또한 제1 배선은, 게이트 전극과 같은 재료로 설치할 수 있고, 게이트 전극과 전기적으로 접속하도록 형성해도 된다. 제2 배선은, 소스 또는 드레인 전극과 같은 재료로 설치할 수 있고, 소스 또는 드레인 전극과 전기적으로 접속하도록 형성해도 된다.
또한 본 발명의 무선 칩의 다른 구성은, 집적회로와, 공진 용량부와, 유지용량부를 구비한 ＩＣ칩과, ＩＣ칩 위에 절연막을 개재하여 적어도 일부가 겹치도록 설치된 안테나를 갖는다. 집적회로는, 적어도 절연 표면 상에 설치된 불순물 영역을 포함하는 반도체막과, 반도체막 위에 게이트 절연막을 개재하여 설치된 게이트 전극과, 게이트 전극을 덮어서 설치된 층간 절연막과, 층간 절연막 위에 설치된 소스 또는 드레인 전극을 갖는다. 공진 용량부와 상기 유지용량부는 겹쳐서 배치된다. 절연 표면 상에 설치된 제1 배선과 게이트 절연막과 층간 절연막과 층간 절연막 위에 설치된 제2 배선의 적층구조에 의해, 유지용량부의 용량이 형성되고, 제2 배선과 절연막과 안테나의 적층구조에 의해, 공진 용량부의 용량이 형성되어 있는 것을 특징으로 하고 있다. 또한 제1 배선은, 반도체막의 불순물 영역과 같은 재료로 설치할 수 있다. 제2 배선은, 소스 또는 드레인 전극과 같은 재료로 설치할 수 있고, 소스 또는 드레인 전극과 전기적으로 접속하도록 형성해도 된다.
또한, 본 발명에 있어서의 무선 칩은, ＩＣ 태그, ＲＦ 태그, 무선 태그, 전자 태그 등의 무선통신에 의해 데이터의 교신이 가능한 것이면 모두 그 범주에 포함된다.
본 발명에 따르면, 안테나와 ＩＣ칩을 일체 형성하여, 안테나와 ＩＣ칩을 중첩하고, ＩＣ칩에 포함되는 유지용량이나 공진 용량 등의 용량소자의 2개의 전극 중 한 개로 안테나가 사용된다. 따라서, 무선 칩의 사이즈나 ＩＣ칩의 사이즈를 축소하여, 칩 내부가 한정된 면적의 유효 활용, 소비 전류의 저감, 통신 거리의 저하를 방지할 수 있다.
도 1a 내지 도 1c는 본 발명의 무선 칩의 구조를 도시한 도면.
도 2a 및 도 2b는 본 발명의 무선 칩의 구조를 도시한 도면.
도 3a 내지 도 3c는 본 발명의 무선 칩의 구조를 도시한 도면.
도 4a 내지 도 4c는 본 발명의 무선 칩의 구조를 도시한 도면.
도 5a 내지 도 5c는 본 발명의 무선 칩의 구조를 도시한 도면.
도 6a 및 도 6b는 본 발명의 무선 칩의 구조를 도시한 도면.
도 7a 및 도 7b는 본 발명의 무선 칩의 구조를 도시한 도면.
도 8a 및 도 8b는 종래의 무선 칩의 구성을 도시한 도면.
도 9a 및 도 8b는 용량소자의 구성을 도시한 도면.
도 10은 본 발명의 무선 칩의 구성을 도시한 도면.
도 11a 및 도 11b는 본 발명의 무선 칩을 설치한 물품을 도시한 도면.
도 12a 내지 도 12e는 본 발명의 무선 칩을 설치한 물품을 도시한 도면.
도 13은 본 발명의 무선 칩의 구조를 도시한 도면.
도 14a 및 도 14b는 본 발명의 무선 칩의 구조를 도시한 도면.
도 15a 및 도 15b는 본 발명의 무선 칩의 구조를 도시한 도면.
본 발명을 도면을 참조하여 상세하게 설명하지만, 본 발명의 당업자에게 다양한 변화와 변경이 명백하다는 것을 이해해야 한다. 따라서, 이와 같은 변화와 변경이 본 발명의 범위에서 일탈하지 않으면, 본 발명의 범위에 포함되는 것으로 해석되어야 한다. 이하의 본 발명의 설명에서, 동일한 부분은 다른 도면 사이에 있어서 같은 부호로 표시한다.
(실시예 1)
본 실시예에서는, 본 발명의 무선 칩의 일 구성예에 관해서 도면을 사용하여 설명한다.
도1a에 나타나 있는 바와 같이, 본 실시예에서 나타내는 무선 칩(200)은, 안테나(201)와 ＩＣ칩(202)을 동일한 기판(210) 위에 적층해서 형성한다. 안테나(201)과 ＩＣ칩(202)의 적어도 일부를 절연막을 개재하여 포개어 배치한다. ＩＣ칩(202)은, 공진 용량부(204)과, 전원 발생수단, 제어 수단 및 기억 수단 등을 포함하고 있는 로직부(205)을 가지고 있다. 또한 로직부(205)에는 유지용량부(203)가 설치된다. 또한, 안테나(201)과 ＩＣ칩(202)이 겹치는 부분에 선택적으로 공진 용량부(204)나 유지용량부(203)을 배치시킨다. 또한, 안테나(201)의 양단은, 로직 부(205)의 집적회로와 전기적으로 접속되어 있다.
유지용량부(203)나 공진 용량부(204) 등에 설치된 용량소자는 절연막을 개재하여 2개의 전극을 가지고 있다. 본 실시예에서는, 안테나(201)을 유지용량부(203) 또는 공진 용량부(204)에 설치된 용량소자의 한쪽의 전극으로서 설치한다. 즉, 유지용량부(203) 또는 공진 용량부(204)에 있어서, 용량소자를 설치하는 영역에 배치된 안테나(201)을 용량소자의 한쪽의 전극으로서 이용한다. 이하에, 공진 용량부(204)의 용량소자의 한쪽의 전극을 안테나로 하는 경우와, 유지용량부(203)의 용량소자의 한쪽의 전극을 안테나로 하는 경우의 각각에 대해서 도면을 사용하여 설명한다.
도 1b는, 공진 용량부(204)의 단면도를 나타내고 있고, 기판(210) 위에 로직부(205)을 구성하는 집적회로(211)와 공진 용량부(204)과 안테나(201)가 설치되어 있다. 또한, 도 1b는 도1a의 무선 칩(200)에 있어서의 Ａ1-A2 사이의 단면에 대응하고 있다.
집적회로(211)는, 적어도 불순물 영역을 포함하는 반도체막(901a, 901b)과, 반도체막(901a, 901b) 위에 게이트 절연막(902)을 개재하여 설치된 게이트 전극(903)과, 게이트 전극(903)을 덮어서 설치된 제1 층간 절연막(904)과, 제1 층간 절연막(904) 위에 설치되고 또한 반도체막(901a, 901b)의 불순물 영역과 전기적으로 접속하고 있는 소스 또는 드레인 전극(905)으로 구성되어 있다.
또한 공진 용량부(204)은, 배선(212)과 안테나(201)가 제2 층간 절연막(213)을 개재하여 설치된 구성으로 되어 있다. 이렇게, 배선(212)과 제2 층간 절연 막(213)과 안테나(201)로 이루어지는 적층구조에 의해 공진 용량부(204)의 용량소자(214)에 있어서 용량이 형성되고 있다. 즉, 본 실시예에서는, 용량소자(214)의 2개의 전극 중, 안테나(201)을 한쪽의 전극으로서 설치하고, 배선(212)을 다른 쪽의 전극으로서 설치하고 있다. 이 경우, 용량을 크게 낭비하기 때문에, 제2 층간 절연막(213)을 얇게 형성하는 것이 바람직하다.
다음에, 상기 구성의 제조 방법에 관해서 이하에 간단하게 설명한다.
우선, 기판(210)을 준비한다. 기판(210)으로서는, 예를 들면 바륨 보로실리케이트 유리나, 알루미노 보로실리케이트 유리 등의 유리 기판, 석영 기판, 세라믹 기판 등을 사용할 수 있다. 또한 스테인레스를 포함하는 금속 기판 또는 반도체 기판의 표면에 절연막을 형성한 것을 사용해도 된다. 플라스틱 등의 가요성을 가지는 합성 수지로 이루어지는 기판은, 일반적으로 상기 기판과 비교해서 내열온도가 낮은 경향이 있지만, 제조 공정에 있어서의 처리 온도를 견디어낼 수 있는 것이라면 사용하는 것이 가능하다. 또한, 기판(210)의 표면을, ＣＭＰ법 등의 연마에 의해 평탄화하고 있어도 된다.
다음에 기판(210) 위에 로직부(205)을 구성하는 집적회로(211)을 공지의 방법을 사용해서 형성한다. 집적회로(211)은 적어도, 반도체막(901a, 901b)과, 반도체막(901a, 901b) 위에 게이트 절연막(902)을 개재하여 설치된 게이트 전극(903)과, 게이트 전극(903)을 덮어서 설치된 제1 층간 절연막(904)과, 제1 층간 절연막(904) 위에 설치된 소스 또는 드레인 전극(905)으로 구성되어 있다.
반도체막(901a, 901b)은, 비정질 반도체, 비정질 상태와 결정 상태가 혼재된 SAS, 비정질 반도체 중에 0.5nm∼20nm의 결정립을 관찰할 수 있는 미결정 반도체, 및 결정성 반도체로부터 선택된 어느 상태를 가져도 된다. 본 실시예에서는, 비정질 반도체막을 형성하여, 가열처리에 의해 결정화된 결정성 반도체막을 형성한다. 가열처리란, 가열로, 레이저 조사, 혹은 레이저광 대신에 램프로부터 발생하는 빛의 조사(램프 어닐), 또는 그것들을 조합해서 사용할 수 있다.
다음에 반도체막(901a, 901b)을 덮어서 게이트 절연막(902)을 형성한다. 게이트 절연막(902)에는, 예를 들면 산화 규소, 질화 규소 또는 질화산화 규소 등을 사용해서 단층 또는 복수의 막을 적층시켜서 형성할 수 있다. 또 성막 방법은, 플라즈마 CVD법, 스퍼터링법 등을 사용할 수 있다.
계속해서, 반도체막(901a, 901b)의 윗쪽에 게이트 절연막(902)을 개재하여 각각 게이트 전극(903)을 형성한다. 게이트 전극(903)은 단층으로 형성해도 좋고, 복수의 금속막을 적층해서 형성해도 된다. 게이트 전극으로서는, ＣＶＤ법이나 스퍼터링법을 사용하고, 탄탈(Ｔａ), 텅스텐(W), 티타늄(Ｔｉ), 몰리브덴(Ｍｏ), 알루미늄(Ａｌ), 구리(Ｃｕ), 크롬(Ｃｒ), 네오듐(Ｎｄ)으로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금 재료 혹은 화합물 재료로 형성할 수 있다. 본 실시예에 있어서는, 제1 도전층과 제2 도전층을 순차적으로 적층시킨 구조로 설치하고 있고, 제1 도전층으로서 질화 탄탈(TaN)을 사용하고, 제2 도전층으로서 텅스텐(W)을 사용해서 형성한다.
다음에 게이트 전극(903) 또는 레지스트를 형성하여 패터닝한 것을 마스크로서 사용하여, 반도체막(901a, 901b)에 N형 또는 P형의 도전성을 부여하는 불순물을 선택적으로 첨가한다. 반도체막(901a, 901b)은, 채널 형성 영역 및 불순물 영역(소스 영역, 드레인 영역, ＬＤＤ 영역을 포함한다)을 가지고, 첨가되는 불순물 원소의 도전형에 의해 N채널형 ＴＦＴ 또는 P채널형 ＴＦＴ」가 얻어질 수 있다.
도 1b에서는, 게이트 전극(903)의 각 측에 사이드월이 형성된다. N채널형 ＴＦＴ의 반도체막(901b)에 N형의 도전성을 부여하는 불순물이 선택적으로 첨가되어 소스 영역, 드레인 영역 및 ＬＤＤ 영역이 형성되어 있다. 또한 P채널형 ＴＦＴ의 반도체막(901a)에 P형의 도전성을 부여하는 불순물이 선택적으로 첨가되어 소스 영역 및 드레인 영역이 형성되어 있다. 본 실시예에서는, 게이트 전극(903)의 측벽에 사이드월을 형성하고, N채널형 ＴＦＴ에 선택적으로 ＬＤＤ 영역을 형성한 구조를 나타냈지만, 이 구조에 한정되지 않는다. P채널형 ＴＦＴ에도 ＬＤＤ 영역을 형성해도 좋고, P채널형 ＴＦＴ에 사이드월을 설치하지 않아도 된다. 또한 N채널형 ＴＦＴ와 P채널형 ＴＦＴ를 상보적으로 조합한 CMOS 구조로 형성해도 된다.
다음에 게이트 전극(903)을 덮어서 제1 층간 절연막(904)을 형성한다. 제1 층간 절연막(904)으로서는, 산화 규소(ＳｉＯｘ), 질화규소(ＳｉＮｘ), 산화 질화규소(ＳｉＯｘＮｙ)(x>y), 질화산화 규소(ＳｉＮｘＯｙ)(x>y) 등의 산소 또는 질소를 가지는 절연막의 단층 구조, 또는 이것들의 적층 구조를 사용해서 형성할 수 있다. 또한 그 밖에도 에폭시 수지, 아크릴수지, 페놀수지, 노보락 수지, 멜라민 수지, 우레탄 수지, 실리콘 수지 등의 수지재료를 사용할 수 있다. 또한 벤조시클로부텐, 파릴렌, 플레어, 폴리이미드 등의 유기재료, 실록산계 폴리머 등의 중합에 의해 생긴 화합물 재료, 수용성 호모 폴리머와 수용성 혼성 중합체를 포함하는 조 성물 재료 등을 사용해서 형성해도 된다.
그 후에 제1 층간 절연막(904) 위에 소스 또는 드레인 전극(905)을 형성한다. 소스 또는 드레인 전극(905)은 반도체막(901a, 901b)의 불순물 영역과 전기적으로 접속하고 있다. 또한 도 1에서는, 소스 또는 드레인 전극(905)과 같은 재료로 배선(212)을 형성한다. 소스 또는 드레인 전극(905), 배선(212)으로서는, ＣＶＤ법이나 스퍼터링법 등에 의해, 알루미늄(Ａｌ), 텅스텐(W), 티타늄(Ｔｉ), 탄탈(Ｔａ), 몰리브덴(Ｍｏ), 니켈(Ｎｉ), 백금(Ｐｔ), 구리(Ｃｕ), 금(Ａｕ), 은(Ａｇ), 망간(Ｍn), 네오듐(Ｎｄ), 탄소(C), 실리콘(Ｓｉ)으로부터 선택된 원소, 또는 이것들의 원소를 주성분으로 하는 합금 재료 혹은 화합물 재료로, 단층 또는 적층으로 형성한다. 알루미늄을 주성분으로 하는 합금재료란, 예를 들면 알루미늄을 주성분으로 하고 니켈을 포함하는 재료, 또는, 알루미늄을 주성분으로 하고 니켈과, 탄소와 규소의 한쪽 또는 양쪽을 포함하는 합금재료에 해당한다. 소스 또는 드레인 전극(905), 배선(212)은, 예를 들면 배리어 막과 알루미늄 실리콘(Ａｌ-Ｓｉ)막과 배리어 막의 적층구조, 배리어 막과 알루미늄 실리콘(Ａｌ-Ｓｉ)막과 질화 티타늄 막과 배리어 막의 적층구조를 채용하면 된다. 또한, 배리어 막이란, 티타늄, 티타늄의 질화물, 몰리브덴, 또는 몰리브덴의 질화물로 이루어진 박막에 해당한다.알루미늄이나 알루미늄 실리콘은 저항치가 낮고, 저렴하기 때문에, 소스 또는 드레인 전극(905), 배선(212)을 형성하는 재료로서 최적이다. 또한 상층과 하층의 배리어층을 설치하면, 알루미늄이나 알루미늄 실리콘의 힐록의 발생을 방지할 수 있다. 또한 환원성이 높은 원소인 티타늄으로 이루어진 배리어 막을 형성하면, 결정질 반도체막 위에 얇은 자연 산화막이 생겼더라도, 이 자연 산화막을 환원하여, 결정질 반도체막과 양호한 콘택을 취할 수 있다.
계속해서, 소스 또는 드레인 전극(905) 및 배선(212)을 덮어서 제2 층간 절연막(213)을 형성한다. 제2 층간 절연막(213)으로서는, 상기 제1 층간 절연막에서 나타낸 어느 한가지의 재료를 사용해서 형성할 수 있다.
그 후에 제2 층간 절연막(213) 위에 안테나(201)을 형성하고, 안테나(201) 위에 보호막(215)을 형성함으로써 무선 칩이 완성된다. 안테나(201)는, ＣＶＤ법, 스퍼터링법, 스크린인쇄법 또는 액적토출법 등을 사용하고, 도전성 재료에 의해 형성한다. 도전성 재료는, 알루미늄(Ａｌ), 티타늄(Ｔｉ), 은(Ａｇ), 구리(Ｃｕ), 금(Ａｕ), 니켈(Ｎｉ)로부터 선택된 원소, 또는 이것들의 원소를 주성분으로 하는 합금 재료 혹은 화합물 재료로, 단층 구조 또는 적층 구조로 형성한다. 또한 보호막(215)의 재료는, 상기 제1 층간 절연막에서 나타낸 어느 한가지 재료를 사용해서 형성할 수 있다. 또한, 도 1에서는, 공진 용량부(204)의 용량소자(214)의 한쪽의 전극으로서 2개 감긴 코일 형태의 안테나(201)를 설치했을 경우를 나타내고 있지만 이것에 한정되지 않고, 1번 감기 또는 여러번 감고 있는 안테나를 용량소자(214)의 한쪽의 전극으로서 사용해도 된다.
다음에 유지용량부(203)의 용량소자의 2개의 전극 중에서, 안테나를 한쪽의 전극으로서 사용할 경우에 관하여 설명한다.
도 1c는 유지용량부(203)의 단면도를 나타내고 있고, 기판(210) 위에 로직부(205)를 구성하는 집적회로(211)과 유지용량부(203)과 안테나(201)가 설치되어 있다. 또한, 도 1c는 도1a의 무선 칩(200)에 있어서의 Ｂ1-B2 사이의 단면에 대응하고 있다.
전술한 바와 같이, 집적회로(211)는, 적어도 불순물 영역을 포함하는 반도체막(901a, 901b)과, 반도체막(901a, 901b) 위에 게이트 절연막(902)을 개재하여 설치된 게이트 전극(903)과, 게이트 전극(903)을 덮어서 설치된 제1 층간 절연막(904)과, 제1 층간 절연막(904) 위에 설치되고 또한 반도체막(901a, 901b)의 불순물 영역과 전기적으로 접속하고 있는 소스 또는 드레인 전극(905)으로 구성되어 있다.
또한 유지용량부(203)는, 집적회로를 구성하는 소스 또는 드레인 전극(905)과 마찬가지로 형성된 배선(216)과 안테나(201)가 제2 층간 절연막(213)을 개재하여 설치된 구성으로 되어 있다. 배선(216)과 제2 층간 절연막(213)과 안테나(201)의 적층 구조에 의해 유지용량부(203)의 용량소자(217)에 있어서 용량이 형성되어 있다. 즉, 본 실시예에서는, 용량소자(217)의 2개의 전극 중에서, 안테나(201)를 한쪽의 전극으로서 설치하고, 배선(216)을 다른 쪽의 전극으로서 설치하고 있다.
또한 유지용량부(203)는 상기 공진 용량부(204)와 마찬가지로 형성할 수 있다. 또한, 도 1c에서는, 유지용량부(203)의 용량소자(217)의 한쪽의 전극으로서 1번 감기한 코일 형태의 안테나(201)을 설치했을 경우를 보이고 있지만 이것에 한정되지 않고, 여러번 감고 있는 안테나를 용량소자(217)의 한 개의 전극으로서 사용해도 된다.
본 실시예에서는, ＩＣ칩(202)에 포함되는 유지용량부(203)나 공진 용량 부(204) 등의 용량소자의 2개의 전극 중, 안테나를 한쪽의 전극으로서 이용함으로써 용량을 형성한다. 이 경우, 유지용량부(203)와 공진 용량부(204)의 용량소자 중 어느 한쪽에만, 상기 구성을 적용해도 좋고, 양쪽에 상기 구성을 적용해도 된다. 도 2a 및 도 2b에, 유지용량부(203)의 용량소자와 공진 용량부(204)의 용량소자의 각각 상기 구성을 적용했을 경우를 나타낸다.
도 2b는, 유지용량부(203) 및 공진 용량부(204)의 단면도를 나타내고 있고, 기판(210) 위에 로직부(205)를 구성하는 집적회로(211)와 유지용량부(203)과 공진 용량부(204)와 안테나(201)가 설치되어 있다. 또한, 도 2b는 도2a의 무선 칩(200)에 있어서의 Ｃ1-C2의 단면에 대응하고 있다.
도 2a 및 도 2b에서는, 안테나(201)가, 공진 용량부(204) 및 유지용량부(203)의 용량소자에 있어서의 2개의 전극 중의 한쪽의 전극으로서 공통적으로 설치된다. 그리고, 배선 212가 공진 용량부(204)의 용량소자(214)에 있어서의 다른 쪽의 전극으로서, 배선 216이 유지용량부(203)의 용량소자(217)에 있어서의 다른 쪽의 전극으로서 각각 설치되어 있다.
이렇게, 배선 212 및 배선 216과 제2 층간 절연막(213)과 안테나(201)을 적층해서 설치함으로써, 용량소자 214 및 217에 있어서 용량을 형성할 수 있다. 또한 배선 212과 배선 216은, 집적회로(211)을 구성하는 소스 또는 드레인 전극(905)을 같은 재료로 형성할 수 있다. 또한, 유지용량부(203)의 용량소자(217) 및 공진 용량부(204)의 용량소자(214)의 한쪽의 전극은 코일 형태의 안테나를 이용하고 있지만, 안테나의 권수는 1번 감기라도 좋고, 복수 감은 안테나를 용량소자의 전극으로 서 형성해도 된다.
또한, 본 실시예에서는, 용량소자의 한쪽의 전극을 안테나로서, 다른 쪽의 전극을 배선으로서 설치했을 경우를 나타냈지만, 이것에 한정되지 않는다. 용량소자의 다른 쪽의 전극은 불순물이 첨가된 반도체막으로 형성해도 되고, 게이트 전극과 같은 재료로 형성된 배선으로 형성해도 된다.
상기 구성으로 함으로써, 무선 칩의 사이즈나 ＩＣ칩의 사이즈를 축소하여, 칩 내부가 한정된 면적을 유효 활용하고, 소비 전류를 저감하고, 통신 거리의 저하를 방지할 수 있다.
(실시예2)
본 실시예에서는, 무선 칩에 있어서 상기 실시예와는 다른 구성에 관해서 도면을 사용하여 설명한다. 구체적으로는, 용량소자의 2개의 전극 중에서, 안테나를 한쪽의 전극으로서 설치하고, 반도체막 또는 게이트 배선을 다른 쪽의 전극으로서 설치하는 구성에 관해서 나타낸다. 또한, 본 실시예에 있어서, 상기 실시예와 같은 것을 나타내는 경우에는 동일한 부호를 사용해서 나타낸다.
도 3b는, 공진 용량부(204)의 단면도를 나타내고 있고, 기판(210) 위에 로직부(205)를 구성하는 집적회로(211)와 공진 용량부(204)와 안테나(201)가 설치되어 있다. 또한, 도 3b는 도3a의 무선 칩(200)에 있어서의 Ａ1-A2 사이의 단면에 대응하고 있다.
도 3b에 있어서, 공진 용량부(204)는, 집적회로(211)를 구성하는 반도체 막(901a, 901b)의 불순물 영역과 같은 재료로 형성된 반도체막(252)과 안테나(201)가 게이트 절연막(902)과 제1 층간 절연막(904)과 제2 층간 절연막(213)을 개재하여 설치된다. 이렇게, 불순물이 도입된 반도체막(252)과 게이트 절연막(902)과 제1 층간 절연막(904)과 제2 층간 절연막(213)과 안테나(201)의 적층 구조에 의해 용량소자(254)에 있어서 용량이 형성되어 있다. 즉, 용량소자(254)의 2개의 전극 중, 안테나(201)를 한쪽의 전극으로서 설치하고, 불순물이 도입된 반도체막(252)을 다른 쪽의 전극으로서 설치하고 있다. 또한, 도 3b에 나타낸 구성은, 도 1b에 나타낸 배선(212)을 불순물이 도입된 반도체막(252)으로 치환하여 용량소자(254)를 설치한 것이다.
이렇게, 불순물이 도입된 반도체막(252)을 용량소자(254)의 전극으로서 사용할 수 있다. 불순물이 도입된 반도체막(252)은, 반도체막(901a, 901b)의 불순물 영역과 마찬가지로 형성할 수 있다. 즉, 반도체막(901a, 901b)에 소스 또는 드레인 영역이나 ＬＤＤ 영역을 형성하기 위해서 불순물을 첨가할 때에, 동시에 공진 용량부(204)에 형성된 반도체막의 전체면에 불순물을 첨가해서 불순물이 도입된 반도체막(252)을 형성한다.
또한 유지용량부(203)에 있어서도 공진 용량부(204)과 마찬가지로, 용량소자의 2개의 전극 중, 안테나(201)를 한쪽의 전극으로서 설치하고, 불순물이 도입된 반도체막(256)을 다른 쪽의 전극으로서 설치함으로써 용량소자(257)에 있어서 용량을 형성할 수 있다(도 3c). 이렇게, 불순물이 도입된 반도체막(256)과 게이트 절연막(902)과 제1 층간 절연막(904)과 제2 층간 절연막(213)과 안테나(201)의 적층 구 조에 의해 용량소자(257)에 있어서 용량이 형성되어 있다. 또한, 도 3c에 나타낸 구성은, 도 1c에 나타낸 배선(216)을 불순물이 도입된 반도체막(256)으로 치환하여 용량소자(257)를 설치한 것이다.
다음에 공진 용량부(204)나 유지용량부(203)의 용량소자의 2개의 전극 중, 안테나를 한쪽의 전극으로서 설치하고, 게이트 전극과 동시에 형성한 배선을 다른 쪽의 전극으로서 설치했을 경우에 대해서, 도 4a 내지 도 4c에 나타낸다.
도 4b는, 도 3b에 나타낸 용량소자(254)의 한쪽의 전극인 불순물이 도입된 반도체막(252)을 배선(262)으로 치환한 것이다. 마찬가지로 도 4c는, 도 3c에 나타낸 용량소자(257)의 한쪽의 전극인 불순물이 도입된 반도체막(256)을 배선(266)으로 치환한 것이다. 즉, 도 4b에 있어서, 집적회로를 구성하는 게이트 전극(903)과 같은 재료로 형성된 배선(262)과 제1 층간 절연막(904)과 제2 층간 절연막(213)과 안테나(201)의 적층구조에 의해 공진 용량부(204)의 용량소자(264)에 있어서 용량이 형성되어 있다. 또한, 도4c에 있어서는, 집적회로를 구성하는 게이트 전극(903)과 같은 재료로 형성된 배선(266)과 제1 층간 절연막(904)과 제2 층간 절연막(213)과 안테나(201)의 적층구조에 의해 유지용량부(203)의 용량소자(267)에 있어서 용량이 형성되어 있다. 또한, 도 4b, 도 4c는 각각 도4a의 무선 칩(200)에 있어서의 Ａ1-A2 사이, B1-B2 사이의 단면에 대응하고 있다.
이렇게, 배선 262을 용량소자(264)의 전극으로서, 배선 266을 용량소자(267)의 전극으로서 각각 사용할 수 있다. 또한, 배선 262 및 266은 게이트 전극(903)과 마찬가지로 단층으로 형성해도 좋고 복수의 금속막을 적층해서 형성해도 된다. 또 한 게이트 전극(903)이 복수의 금속막을 적층해서 형성하고 있을 경우라도, 배선 262와 266은 단층으로 형성해도 좋고, 게이트 전극(903)과 같이 복수의 금속막을 적층해서 형성해도 된다.
또한 본 실시예에서는, 상기 구성을 조합해서 용량소자를 형성할 수 있다. 즉, 유지용량부(203)과 공진 용량부(204)의 용량소자의 2개의 전극 중, 안테나(201)를 한쪽의 전극으로서 설치하고, 다른 쪽의 전극을 각각 실시예 1 및 2에서 전술한 배선이나 불순물이 도입된 반도체막의 어느 한 개가 조합하여 형성하는 것이 가능하다.
구체적인 예를 들면, 공진 용량부(204)과 유지용량부(203)의 용량소자의 한쪽의 전극에 안테나(201)을 설치하고, 다른 쪽의 전극에 배선(262, 266)을 설치할 수 있다(도 5a). 또한 그 밖에도 공진 용량부(204)과 유지용량부(203)의 용량소자의 한쪽의 전극에 안테나(201)을 설치하고, 다른 쪽의 전극에, 배선(262)과 불순물이 도입된 반도체막(256)(도 5b), 또는 배선 212, 배선 266(도 5c) 등을 설치하는 것이 가능하다. 또한 전술한 구성이면 어떤 조합으로 형성해도 되고 실시자가 적당하게 선택할 수 있다. 또한, 도 5 내지 도 5c는, 도2a의 무선 칩(200)에 있어서의 Ｃ1-C2의 단면에 대응하고 있다.
또한 상기 도 3a 내지 도 3c, 도 4a 내지 도 4c 및 도 5a 내지 도 5c에 있어서, 안테나(201)를 제2 층간 절연막(213) 위에 설치한 예를 나타내었지만, 본 발명은 이것에 한정되지 않고, 안테나(201)를 제1 층간 절연막(904) 위에 형성해도 된다(도 15a 및 도 15b). 이러한 구성으로 함으로써, 용량소자(294)의 2개의 전극 사 이의 절연막의 두께를 얇게 할 수 있으므로, 용량을 크게 낭비하는 것이 가능해진다. 또한, 도 15a는 도 3b의 안테나를 제1 층간 절연막(904) 위에 설치한 구성으로 되어 있다. 또한 안테나(201)는, 제1 층간 절연막(904) 위에 절연막(907)을 개재하여 설치한 구성(도 15b)으로 해도 된다. 도 4b에 관해서도 안테나를 제1 층간 절연막(904) 위에 형성해도 된다.
또한, 본 실시예는, 상기 실시예와 자유롭게 조합해서 행할 수 있다.
(실시예 3)
본 실시예에서는, ＩＣ칩(202)에 포함되는 공진 용량부(334)의 용량소자의 2개의 전극 중 한쪽의 전극을 안테나(201)로서 설치하고, 다른 쪽의 전극을 유지용량부(333)의 용량소자의 2개의 전극 중 한쪽의 전극과 공통으로 설치하는 형태, 즉, 유지용량부와 공진 용량부를 중첩하여 설치한 경우를 나타낸다(도 6a).
도 6b는, 유지용량부(333)와 공진 용량부(334)의 적층구조의 단면도를 나타내고 있고, 기판(210) 위에 로직부(205)를 구성하는 집적회로(211)와 유지용량부(333)와 공진 용량부(334)와 안테나(201)가 설치되어 있다. 또한, 도 6b는 도6a의 무선 칩(200)에 있어서의 Ｄ1-D2의 단면에 대응하고 있다.
도 6b에 있어서는, 배선 316과 배선 312이 제1 층간 절연막(904)을 개재하여 설치되어 있고, 배선 316과 제1 층간 절연막(904)과 배선(312)의 적층구조에 의해 유지용량부(333)의 용량소자(317)에 있어서 용량이 형성되어 있다. 더욱이, 본 실시예에서는, 배선 312과 안테나(201)이 제2 층간 절연막(213)을 개재하여 설치되어 있고, 배선 312과 제2 층간 절연막(213)과 안테나(201)의 적층구조에 의해 공진 용량부(334)의 용량소자(314)에 있어서 용량이 형성되어 있다.
배선 316, 배선 312는, 각각 집적회로(211)를 구성하는 게이트 전극, 소스 또는 드레인 전극과 같은 재료로 형성함으로써 얻어진다.
또한 본 실시예는 상기 구성에 한정되지 않고 유지용량부(333)의 용량소자의 한쪽의 전극인 배선 316을 다른 구성으로 치환할 수 있다. 이 경우에 대해서 도 7a 내지 도 7b에 나타낸다.
도7a는, 도 6b에 나타낸 배선 316을 불순물이 도입된 반도체막(326)으로서 설치한 것이다. 도 7a에서는, 불순물이 도입된 반도체막(326)과 제1 층간 절연막(904)과 배선(312)의 적층 구조에 의해 유지용량부(333)의 용량소자(327)에 있어서 용량이 형성되어 있다. 또한 불순물이 도입된 반도체막(326)은 집적회로(211)를 구성하는 반도체막의 불순물 영역과 마찬가지로 형성할 수 있다.
도 7b는, 제1 층간 절연막(904) 위에 배선 336을 설치하고, 제2 층간 절연막(213) 위에 배선 332를 설치하고, 배선 332을 덮어서 제2 층간 절연막(213) 위에 다시 제3 층간 절연막(318)을 설치한 구성을 나타내고 있다. 그를 위해, 도 7b에 있어서, 배선 336과 배선 332이 제2 층간 절연막(213)을 개재하여 설치되어 있고, 배선 336과 제2 층간 절연막(213)과 배선 332의 적층구조에 의해 유지용량부(333)의 용량소자(337)에 있어서 용량이 형성되어 있다. 더욱이, 배선 332과 안테나(201)가 제3 층간 절연막(318)을 개재하여 설치되어 있고, 배선 332과 제3 층간 절연막(318)과 안테나(201)의 적층구조에 의해 공진 용량부(334)의 용량소자(344) 에 있어서 용량이 형성되어 있다. 또한 배선(336)은 집적회로(211)를 구성하는 소스 또는 드레인 전극과 같은 재료로 형성할 수 있다.
상기한 구성으로 함으로써, 무선 칩의 사이즈나 ＩＣ칩의 사이즈를 축소하여, 칩 내부가 한정된 면적의 유효 활용, 소비 전류를 저감, 통신 거리의 저하를 방지할 수 있다.
또한, 본 실시예는, 상기 실시예와 자유롭게 조합해서 행할 수 있다.
(실시예4)
본 실시예에서는, 상기 실시예에 나타낸 무선 칩에 있어서의 안테나와 ＩＣ칩의 배치와는 다른 구조에 관해서 도 14a 및 도 14b를 사용하여 설명한다.
상기 실시예에서는, 무선 칩(200)에 있어서의 안테나(201)과 ＩＣ칩(202)의 구조를 같은 것을 나타내 설명하였지만(도 1a 내지 도 1c, 도 2a 및 도 2b, 도 3a 내지 도 3c, 도 4a 내지 도 4c, 도 5a 내지 도 5c, 도 6a 및 도 6b 및 도 7a 및 도 7b), 본 발명은 이것에 한정되지 않고 안테나(201)과 ＩＣ칩(202)을 임의로 배치시켜도 된다.
상기한 바와 같이, 본 발명에서는, 안테나(201)와 겹치도록 ＩＣ칩(202)을 설치한다. 이 경우에, IＣ칩(202)을 구성하는 집적회로가 안테나와 겹쳐서 배치되었을 경우에는, 집적회로의 오작동의 우려가 있기 때문에, 용량소자를 안테나(201)와 겹치는 부분에 선택적으로 설치하고, 집적회로는 최대한 안테나와 겹치지 않도록 설치한다. 즉, 상기한 바와 같이 안테나와 ＩＣ칩이 겹치도록 배치하면 어떻게 무선 칩을 형성해도 되고, 예를 들면 도 14a, 도 14b에 나타나 있는 바와 같이 형성해도 된다.
구체적으로, 무선 칩(200)의 안테나(201)가 형성되어 있는 단부에 공진 용량부(204), 유지용량부(203) 등을 설치하고, 안테나(201)가 형성되지 않고 있는 무선 칩(200)의 중앙측에 집적회로를 설치한다. 다만, 이 경우, 전자유도에 의해 생기는 자속이 통과하기 어려워지지 않도록 설치할 필요가 있다.
상기한 바와 같이, 무선 칩에 있어서 안테나와 ＩＣ칩을 설치함으로써, 무선 칩의 사이즈나 ＩＣ칩의 사이즈를 축소하여, 칩 내부가 한정된 면적의 유효활용, 소비 전류를 저감, 통신 거리의 저하를 방지할 수 있다.
(실시예5)
본 실시예에서는, 상기 실시예에서 나타낸 무선 칩에 있어서의 집적회로와는 다른 구조에 관해서 도 13을 사용하여 설명한다.
도13은, 도 1b에 나타낸 집적회로(211)의 구조에, 하부전극을 첨가한 구조이다. 즉, 도 13에 나타나 있는 바와 같이 반도체막(901a, 901b)의 채널 영역이 절연막 514 및 515와 절연막 902를 개재하여 하부전극(513a, 513b)과 게이트 전극(903)의 사이에 끼워져 있는 구조가 되어 있다.
하부전극(513a, 513b)은, 금속 또는 일 도전형의 불순물을 첨가한 다결정 반도체로 형성할 수 있다. 금속을 사용하는 경우에는, W, Ｍｏ, Ｔｉ, Ｔａ, Ａｌ 등을 사용할 수 있다. 또한 하지 절연말으로서 기능하는 질화규소막(514), 산화 질화 규소막(515)이 설치되어 있지만, 이 재료나 적층 순서에 한정되는 것은 아니다.
이렇게, 집적회로(211)로서 하부전극을 가지는 구조를 사용해도 된다. 일반적으로, ＴＦＴ의 사이즈가 작아지고, 회로를 동작시키는 클록 주파수가 향상하면, 집적회로의 소비 전력이 증가한다. 따라서, 소비 전력의 증가를 억제하기 위해서, 하부전극에 바이어스 전압을 인가하는 방법이 유효하다. 이 바이어스 전압을 변화시킴으로써 ＴＦＴ의 임계전압을 변화시킬 수 있다.
N채널형 ＴＦＴ의 하부전극에 대하여 음의 바이어스 전압의 인가는, 임계전압을 높여 리크를 감소시킨다. 그 반대로 양의 바이어스 전압의 인가는, 임계전압을 하강시켜, 채널에 전류가 흐르기 쉬워져, ＴＦＴ는 보다 고속화, 혹은 저전압으로 동작한다. P채널형 ＴＦＴ의 하부전극에 대한 바이어스 전압의 효과는 이 반대가 된다. 이것에 의해 하부전극에 인가하는 바이어스 전압을 제어함으로써 집적회로의 특성을 크게 향상시킬 수 있다.
이 바이어스 전압을 사용하여, N채널형 ＴＦＴ와 P채널형 ＴＦＴ의 임계전압을 제어시킴으로써 집적회로의 특성을 개선할 수 있다. 이때, 소비 전력을 저감하기 위해서, 전원전압과 하부전극에 인가하는 바이어스 전압의 양쪽을 제어해도 된다. 또한 회로가 스탠바이 모드일 때는, 크게 역방향의 바이어스 전압을 주고, 동작시에 관해서도 부하가 작을 때는 약한 역방향 바이어스, 부하가 클 때에는, 약한 순 바이어스 전압을 인가한다. 바이어스 전압의 인가는 제어회로를 설치하고, 회로의 동작 상태 혹은 부하의 상태에 의해 전환 가능하게 하면 된다. 이러한 수법으로, 소비 전력이나 ＴＦＴ의 성능을 콘트롤하여, 회로의 성능을 최대한으로 발휘시 킬 수 있다.
또한, 본 실시예는, 상기 실시예와 자유롭게 조합해서 행할 수 있다.
(실시예6)
본 발명의 무선 칩(306)을 사용한 통신 순서에 대해서, 이하에 간단하게 설명한다(도 10). 도 10에서는, 설명의 사정상 안테나(305)를 ＩＣ칩(304)과 겹쳐 있지 않지만, 본 발명과 같이 겹쳐 있는 것으로 한다. 우선, 무선 칩(306)이 포함하는 안테나(305)가 리더/라이터(307)로부터의 전파를 수신한다. 그러면, 전원 발생수단(303)에 있어서, 공진 작용에 의해 기전력이 발생한다. 그리고, 무선 칩(306)이 포함하는 ＩＣ칩(304)이 기동하여, 제어 수단(302)에 의해, 기억 수단(301) 내부의 데이터가 신호화된다. 다음에 무선 칩(306)이 포함하는 안테나(305)로부터 신호를 발신한다. 그러면, 리더/라이터(307)가 포함하는 안테나에 의해 송신된 신호를 수신한다. 수신한 신호는, 리더/라이터(307)가 포함하는 콘트롤러를 거쳐서, 데이터 처리장치에 송신되어, 소프트웨어를 사용해서 데이터 처리가 행해진다. 또한 상기 통신 순서는, 코일형의 안테나를 사용하고, 무선 칩의 코일과 리더/라이터의 코일 사이에 유도되어서 발생하는 자속을 이용한 전자유도 방식을 사용했을 경우를 예시하고 있지만, 마이크로파대의 전파를 사용한 전파방식을 사용해도 된다.
무선 칩(306)은, 비접촉으로 통신을 행하는 점, 복수 판독이 가능한 점, 데이터의 기록이 가능한 점, 여러가지 형상으로 가공가능한 점, 선택하는 주파수에 따라서는, 지향성이 넓고, 인식 범위가 넓은 점 등의 이점을 가진다. 무선 칩(306) 은, 비접촉에 의한 무선통신으로 사람이나 물건의 개개의 정보를 식별가능한 ＩＣ 태그, 라벨 가공을 실행해서 목표물에의 부착을 가능하게 한 라벨, 이벤트나 어뮤즈먼트를 향한 리스트 밴드 등에 적용 할 수 있다. 또한 무선 칩(306)을 수지재료에 의해 성형가공해도 좋고, 무선통신을 저해하는 금속에 직접 고정해도 된다. 더욱이, 무선 칩(306)은, 입퇴실 관리시스템이나 정산 시스템이라고 하는, 시스템의 운용에 활용할 수 있다.
다음에 무선 칩(306)을 실제로 사용할 때의 일 실시예에 관하여 설명한다. 표시부(321)를 포함하는 휴대 단말의 측면에는, 리더/라이터(320)가 설치되고, 물품(322)의 측면에는 무선 칩(323)이 설치된다(도 11a). 물품(322)이 포함하는 무선 칩(323)에 리더/라이터(320)를 덮으면, 표시부(321)에 물품 원재료나 원산지, 생산 공정마다의 검사 결과나 유통 과정의 이력 등, 더욱 물품의 설명 등의 상품에 관한 정보가 표시된다. 또한 물품(328)을 벨트 컨베이어에 의해 반송할 때에, 리더/라이터(324)와, 물품(328)에 설치된 무선 칩(325)을 사용하여, 상기 물품(328)의 검품을 행할 수 있다(도 11b). 이렇게, 시스템에 무선 칩을 활용함으로써 정보의 취득을 간단하게 행할 수 있어, 고기능화와 고부가가치화를 실현한다.
또한, 본 실시예는, 상기 실시예와 자유롭게 조합해서 행할 수 있다.
(실시예7)
본 실시예에서는, 상기 실시예에서 나타낸 무선 칩의 용도에 관해서 설명한다. 무선 칩(250)은, 예를 들면 지폐, 동전, 유가 증권, 무기명 채권류, 증서류(운 전면허증이나 주민증 등, 도 12a), 포장용 용기류(포장지나 보틀 등, 도 12b), ＤＶＤ 소프트웨어나 ＣＤ나 비디오테잎 등의 기록 매체(도 12c), 차나 모터사이클이나 자전거 등의 탈것류(도 12d), 가방이나 안경 등의 신변물(도 12e), 식품류, 의류, 생활 용품류, 전자기기 등에 설치해서 사용할 수 있다. 전자기기란, 액정 표시장치, ＥＬ 표시장치, 텔레비젼 장치(간단히 텔레비젼 또는 텔레비젼 수상기라고도 부른다) 및 휴대전화기 등을 가리킨다.
또한, 무선 칩은, 물품의 표면에 붙이거나, 물품에 매립하거나 해서 물품에 고정할 수 있다. 예를 들면 책이라면 종이에 매립하거나, 유기수지로 이루어지는 패키지라면 해당 유기수지에 매립하거나 하면 된다. 지폐, 동전, 유가 증권류, 무기명 채권류, 증서류 등에 무선 칩을 설치함으로써, 위조를 방지할 수 있다. 또한 포장용 용기류, 기록 매체, 신변물, 식품류, 의류, 생활용품류, 전자기기 등에 무선 칩을 설치함으로써, 검품 시스템이나 렌탈점의 시스템등 의 효율화를 꾀할 수 있다. 또한 탈것류에 무선 칩을 설치함으로써, 위조나 도난을 방지할 수 있다. 또한 동물 등의 생물에게 매립함으로써, 개개의 생물의 식별을 용이하게 행할 수 있다. 예를 들면 가축 등의 생물에게 무선 태그를 매립함으로써, 태어난 년도나 성별 또는 종류 등을 용이하게 식별하는 것이 가능해 진다.
이상과 같이, 본 발명의 무선 칩은 물품(생물을 포함한다)이면 어떤 것에도 설치해서 사용할 수 있다. 또한, 본 실시예는, 상기 실시예와 자유롭게 조합해서 행할 수 있다.
본 출원은 일본 특허청에 2004년 11월 9일자 출원된 일본 출원번호 2004- 263111에 근거하며, 이것의 전체 내용은 참고를 위해 통합된다.
(참조부호의 설명)
100: 무선 칩 101: 안테나 102: IC 칩 103: 전원 발생수단 104: 제어 수단 105: 기억 수단 106: 공진 용량부 107: 유지 용량부 110: 용량소자 111: 제1 전극 112: 제2 전극 113: 절연막 200: 무선 칩 201: 안테나 202: IC 칩 203: 유지 용량부 204: 공진 용량부 205: 로직부 210: 기판 211: 집적회로 212: 배선 213: 제 2 층간 절연막 214: 용량소자 216: 배선 217: 용량소자 252: 반도체 도전막 254: 용량소자
256: 반도체 도전막 257: 용량소자 262: 배선 264: 용량소자 266: 배선 267: 배선 294: 배선 333: 유지 용량부 334: 공진 용량부 312: 배선 314: 용량소자 316: 배선 317: 용량소자 318: 제 3 층간 절연막 326: 반도체 도전막 327: 용량소자 332: 배선 334: 용량소자 336: 배선 337: 용량소자 301: 기억수단 302: 제어수단 303: 전원 발생수단 304: IC 칩 305: 안테나 306: 무선 칩 307: 리더/라이터
320: 리더/라이터 321: 표시부 322: 물품 323: 무선 칩 324: 리더/라이터
325: 무선 칩 328: 물품 901a: 반도체막 901b: 반도체막 902: 게이트
절연막 903: 게이트 전극 904: 제 1 층간 절연막 905: 소스 또는 드레인 전극 907: 절연막 250: 무선 칩 513a: 하부 전극 513b: 하부 전극 514: 질화규소막 515: 산화 질화 규소막

Claims (20)

  1. IC 칩과 안테나를 구비한 무선 칩으로서,
    상기 IC 칩은 집적회로와 제 1 용량소자을 포함하고,
    상기 집적회로는 불순물 영역을 갖는 반도체막과, 게이트 절연막을 개재한 상기 반도체막 위의 게이트 전극과, 상기 게이트 전극 위의 제 1 절연막과, 상기 제 1 절연막 위의 소스 전극 및 드레인 전극 중 적어도 한쪽을 포함하고,
    상기 제 1 용량소자는 상기 제 1 절연막 위의 제 1 배선과, 상기 집적회로와 상기 제 1 배선 위의 제 2 절연막과, 상기 IC 칩과 겹치는 상기 제 2 절연막 위의 상기 안테나를 포함하고,
    상기 제 1 용량소자는 신호를 수신하여 발생된 전하를 유지하고,
    상기 소스 전극 및 상기 드레인 전극 중 상기 한쪽과 상기 제 1 배선은 같은 층으로 형성된 무선 칩.
  2. 제 1항에 있어서,
    상기 제 1 배선은, 상기 소스 전극 및 상기 드레인 전극 중 상기 한쪽과 같은 재료를 사용하여 형성된 무선 칩.
  3. 제 1항에 있어서,
    상기 신호는 상기 안테나에 의해 수신되는 무선 칩.
  4. 제 1항에 있어서,
    상기 제 1 절연막 위의 제 2 배선과,
    상기 제 2 배선, 상기 제 2 절연막 및 상기 안테나를 구비한 제 2 용량소자를 더 포함하고,
    상기 제 2 절연막은 상기 IC 칩과 상기 제 2 배선 위에 형성되고,
    상기 제 2 용량소자는 공진에 의해 발생된 전하를 유지하는 무선 칩.
  5. IC 칩과 안테나를 구비한 무선 칩으로서,
    상기 IC 칩은 집적회로와 공진 용량부를 포함하고,
    상기 집적회로는 불순물 영역을 갖는 반도체막과, 게이트 절연막을 개재한 상기 반도체막 위의 게이트 전극과, 상기 게이트 전극 위의 제 1 절연막과, 상기 제 1 절연막 위의 소스 전극 및 드레인 전극 중 적어도 한쪽을 포함하고,
    상기 공진 용량부는 상기 제 1 절연막 위의 배선과, 상기 집적회로와 상기 배선 위의 제 2 절연막과, 상기 IC 칩과 겹치는 상기 제 2 절연막 위의 상기 안테나를 포함하고,
    상기 공진 용량부는 신호를 수신하여 발생된 전하를 유지하고,
    상기 소스 전극 및 상기 드레인 전극 중 상기 한쪽과 상기 배선은 같은 층으로 형성된 무선 칩.
  6. 제 5항에 있어서,
    상기 배선은, 상기 소스 전극 및 상기 드레인 전극 중 상기 한쪽과 같은 재료를 사용하여 형성된 무선 칩.
  7. 삭제
  8. IC 칩과 안테나를 구비한 무선 칩으로서,
    상기 IC 칩은 집적회로, 공진 용량부 및 유지 용량부를 포함하고,
    상기 집적회로는 불순물 영역을 갖는 반도체막과, 게이트 절연막을 개재한 상기 반도체막 위의 게이트 전극과, 상기 게이트 전극 위의 제 1 절연막과, 상기 제 1 절연막 위의 소스 전극 및 드레인 전극 중 적어도 한쪽을 포함하고,
    상기 공진 용량부는 상기 제 1 절연막 위의 제 1 배선과, 상기 집적회로와 상기 제 1 배선 위의 제 2 절연막과, 상기 IC 칩과 겹치는 상기 제 2 절연막 위의 상기 안테나를 포함하고,
    상기 유지 용량부는 상기 제 1 절연막 위의 제 2 배선과, 상기 집적회로와 상기 제 2 배선 위의 상기 제 2 절연막과, 상기 IC 칩과 겹치는 상기 제 2 절연막 위의 상기 안테나를 포함하고,
    상기 공진 용량부와 상기 유지 용량부는 신호를 수신하여 발생된 전하를 유지하고,
    상기 제 1 배선, 상기 제 2 배선, 및 상기 소스 전극 및 상기 드레인 전극 중 상기 한쪽은 같은 층으로 형성된 무선 칩.
  9. 제 8항에 있어서,
    상기 제 1 배선과 상기 제 2 배선은, 상기 소스 전극 및 상기 드레인 전극 중 상기 한쪽과 같은 재료를 사용하여 형성된 무선 칩.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020077007128A 2004-09-09 2005-09-02 무선 칩 KR101272768B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00263111 2004-09-09
JP2004263111 2004-09-09
PCT/JP2005/016565 WO2006028195A1 (en) 2004-09-09 2005-09-02 Wireless chip

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020117025707A Division KR101233421B1 (ko) 2004-09-09 2005-09-02 반도체 장치

Publications (2)

Publication Number Publication Date
KR20070050982A KR20070050982A (ko) 2007-05-16
KR101272768B1 true KR101272768B1 (ko) 2013-06-10

Family

ID=36036476

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020117025707A KR101233421B1 (ko) 2004-09-09 2005-09-02 반도체 장치
KR1020077007128A KR101272768B1 (ko) 2004-09-09 2005-09-02 무선 칩

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020117025707A KR101233421B1 (ko) 2004-09-09 2005-09-02 반도체 장치

Country Status (7)

Country Link
US (2) US7808090B2 (ko)
EP (2) EP2228819B1 (ko)
KR (2) KR101233421B1 (ko)
CN (1) CN100474566C (ko)
DE (1) DE602005022746D1 (ko)
TW (1) TWI379402B (ko)
WO (1) WO2006028195A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4679168B2 (ja) * 2004-11-08 2011-04-27 株式会社湯山製作所 脱着装置、表示変更装置、並びに、投薬システム
EP1952312B1 (en) * 2005-10-14 2012-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and communication system using the semiconductor device
TWI411964B (zh) 2006-02-10 2013-10-11 Semiconductor Energy Lab 半導體裝置
IL173941A0 (en) 2006-02-26 2007-03-08 Haim Goldberger Monolithic modules for high frequecney applications
WO2008029312A2 (en) 2006-09-06 2008-03-13 Nxp B.V. Method for supplying electrical energy from a first electronic circuit to a second electronic circuit via at least one wire line
EP2310987A4 (en) * 2008-07-03 2011-09-14 Mario W Cardullo NANO RFID METHOD AND DEVICE
KR101611643B1 (ko) * 2008-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104600105B (zh) 2009-12-11 2018-05-08 株式会社半导体能源研究所 半导体装置
DE102010039156A1 (de) * 2010-08-10 2012-02-16 Robert Bosch Gmbh Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung
US8514067B2 (en) 2011-08-16 2013-08-20 Elwha Llc Systematic distillation of status data relating to regimen compliance
US10909440B2 (en) * 2013-08-22 2021-02-02 Texas Instruments Incorporated RFID tag with integrated antenna
EP3304690A1 (en) * 2015-05-29 2018-04-11 Qualcomm Incorporated Wireless power transfer using direct field penetration through a metal object
DE102018124695A1 (de) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrieren von Passivvorrichtungen in Package-Strukturen
US10483392B2 (en) * 2017-12-15 2019-11-19 Qualcomm Incorporated Capacitive tuning using backside gate
GB2604728B (en) * 2018-09-10 2023-07-19 Pragmatic Printing Ltd Electronic circuit and method of manufacture
CN112002526B (zh) * 2020-09-02 2021-06-29 南方电网电力科技股份有限公司 一种高压无线电能传输线圈

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040060797A (ko) * 2002-12-27 2004-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 집적회로 카드 및 상기 집적회로 카드를 사용한 기장 시스템
JP2004227081A (ja) * 2003-01-20 2004-08-12 Toppan Forms Co Ltd 非接触型データ受送信体およびそのアンテナのキャパシタンス調整方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3499255B2 (ja) 1993-05-21 2004-02-23 株式会社半導体エネルギー研究所 複合集積回路部品の作製方法
US5643804A (en) * 1993-05-21 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a hybrid integrated circuit component having a laminated body
JP2789293B2 (ja) * 1993-07-14 1998-08-20 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3270674B2 (ja) * 1995-01-17 2002-04-02 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US5814529A (en) 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
JPH10135882A (ja) * 1996-10-24 1998-05-22 Toshiba Corp 非接触式情報記録媒体及びそのデータ送信方式
TW518650B (en) 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
JP2001043336A (ja) * 1999-07-29 2001-02-16 Sony Chem Corp Ｉｃカード
JP2001118040A (ja) * 1999-10-15 2001-04-27 Sony Corp 非接触式情報伝送媒体及びコンデンサ
JP3744293B2 (ja) 2000-01-11 2006-02-08 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
JP2003523700A (ja) * 2000-02-14 2003-08-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トランスポンダおよびアプライアンス
JP3398705B2 (ja) 2000-02-24 2003-04-21 九州日本電気株式会社 半導体装置
JP3557990B2 (ja) * 2000-03-09 2004-08-25 ソニーケミカル株式会社 情報記録タグ
JP4495295B2 (ja) 2000-03-15 2010-06-30 株式会社日立製作所 有価証券類の不正利用防止方法および有価証券類の不正利用防止システム
KR100741039B1 (ko) 2000-06-21 2007-07-20 히다치 막셀 가부시키가이샤 반도체칩 및 이것을 사용한 반도체장치
JP3377787B1 (ja) 2000-06-21 2003-02-17 日立マクセル株式会社 半導体チップ及びこれを用いた半導体装置
JP4302859B2 (ja) 2000-08-04 2009-07-29 日立化成工業株式会社 非接触式ｉｃタグ
JP4690561B2 (ja) 2001-01-24 2011-06-01 日立マクセル株式会社 半導体チップ
JP3939504B2 (ja) 2001-04-17 2007-07-04 カシオ計算機株式会社 半導体装置並びにその製造方法および実装構造
JP4789348B2 (ja) * 2001-05-31 2011-10-12 リンテック株式会社 面状コイル部品、面状コイル部品の特性調整方法、ｉｄタグ、及び、ｉｄタグの共振周波数の調整方法
JP4058919B2 (ja) 2001-07-03 2008-03-12 日立化成工業株式会社 非接触式ｉｃラベル、非接触式ｉｃカード、非接触式ｉｃラベルまたは非接触式ｉｃカード用ｉｃモジュール
JP2004120188A (ja) * 2002-09-25 2004-04-15 Tecdia Kk Ｒｆｉｄ同調ブロック
GB2395626B (en) * 2002-11-21 2006-05-10 Hewlett Packard Co A memory tag and a reader
US7408196B2 (en) 2002-12-25 2008-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP4393859B2 (ja) 2002-12-27 2010-01-06 株式会社半導体エネルギー研究所 記録媒体の作製方法
TW550233B (en) * 2002-12-30 2003-09-01 Ind Tech Res Inst Micro fluidic module
US7015479B2 (en) * 2003-07-31 2006-03-21 Eastman Kodak Company Digital film grain
JP2005056221A (ja) 2003-08-06 2005-03-03 Hitachi Maxell Ltd 半導体モジュール及びその製造方法
JP4624093B2 (ja) 2003-12-19 2011-02-02 株式会社半導体エネルギー研究所 半導体装置及びｉｄタグ
US7319633B2 (en) 2003-12-19 2008-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7271076B2 (en) 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7663473B2 (en) 2004-02-12 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, IC card, IC tag, RFID, transponder, bills, securities, passport, electronic apparatus, bag, and clothes
US7521368B2 (en) 2004-05-07 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040060797A (ko) * 2002-12-27 2004-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 집적회로 카드 및 상기 집적회로 카드를 사용한 기장 시스템
JP2004227081A (ja) * 2003-01-20 2004-08-12 Toppan Forms Co Ltd 非接触型データ受送信体およびそのアンテナのキャパシタンス調整方法

Also Published As

Publication number Publication date
EP1803154B1 (en) 2010-08-04
US8441099B2 (en) 2013-05-14
KR101233421B1 (ko) 2013-02-13
TWI379402B (en) 2012-12-11
TW200638534A (en) 2006-11-01
EP1803154A1 (en) 2007-07-04
DE602005022746D1 (de) 2010-09-16
CN100474566C (zh) 2009-04-01
US20110012183A1 (en) 2011-01-20
EP1803154A4 (en) 2009-02-11
KR20070050982A (ko) 2007-05-16
US20070257292A1 (en) 2007-11-08
WO2006028195A1 (en) 2006-03-16
EP2228819B1 (en) 2013-03-06
EP2228819A1 (en) 2010-09-15
CN101015051A (zh) 2007-08-08
US7808090B2 (en) 2010-10-05
KR20110134500A (ko) 2011-12-14

Similar Documents

Publication Publication Date Title
KR101272768B1 (ko) 무선 칩
KR101381834B1 (ko) 반도체 장치 및 반도체 장치의 제작방법
US7688272B2 (en) Semiconductor device
JP4942998B2 (ja) 半導体装置及び半導体装置の作製方法
KR101337319B1 (ko) 반도체 디바이스 및 이의 제작 방법
JP2007013120A (ja) 半導体装置
CN101034719B (zh) 半导体装置及其制造方法
US20090255995A1 (en) Semiconductor device and wireless communication system
US8331873B2 (en) Semiconductor device
JP5179849B2 (ja) 半導体装置
JP2006108654A (ja) 無線チップ
EP1907992A1 (en) Semiconductor device
JP4789696B2 (ja) 半導体装置
JP5137424B2 (ja) 半導体装置及びその作製方法
JP2007006464A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
A107 Divisional application of patent
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170504

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 7