KR20040005659A - 전자 부품이 배선 기판 내에 내장된 소자 내장 기판을고정밀도로 용이하게 제조하기 위한 소자 내장 기판의제조 방법 및 장치 - Google Patents

전자 부품이 배선 기판 내에 내장된 소자 내장 기판을고정밀도로 용이하게 제조하기 위한 소자 내장 기판의제조 방법 및 장치 Download PDF

Info

Publication number
KR20040005659A
KR20040005659A KR1020030046073A KR20030046073A KR20040005659A KR 20040005659 A KR20040005659 A KR 20040005659A KR 1020030046073 A KR1020030046073 A KR 1020030046073A KR 20030046073 A KR20030046073 A KR 20030046073A KR 20040005659 A KR20040005659 A KR 20040005659A
Authority
KR
South Korea
Prior art keywords
electronic component
substrate
terminal
design data
insulating layer
Prior art date
Application number
KR1020030046073A
Other languages
English (en)
Other versions
KR101011684B1 (ko
Inventor
아카가와마사토시
세키가와가즈나리
와카바야시신이치
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20040005659A publication Critical patent/KR20040005659A/ko
Application granted granted Critical
Publication of KR101011684B1 publication Critical patent/KR101011684B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53039—Means to assemble or disassemble with control means energized in response to activator stimulated by condition sensor
    • Y10T29/53061—Responsive to work or work-related machine element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53087—Means to assemble or disassemble with signal, scale, illuminator, or optical viewer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/532—Conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명에 따른 소자 내장 기판의 제조 장치(1)는, 기판(21)이 절연층(23)으로 피복되기 전에 기판(21)의 표면 상에 형성된 전자 부품(22)의 실제 위치를 검출하기 위한 검출 수단(11); 전자 부품(22)의 설계 위치와 기판(21)의 표면상에 전자 부품(22)의 실제 위치 사이의 변위를 계산하고, 상기 변위를 변위 데이타로서 유지하기 위한 유지 수단(12); 기판(21)이 절연층(23)으로 피복된 후 기판(21)을 처리하기 위해 사용되는 설계 데이타를 상기 변위 데이타를 기초로 보정하기 위한 보정 수단(13)을 포함한다.

Description

전자 부품이 배선 기판 내에 내장된 소자 내장 기판을 고정밀도로 용이하게 제조하기 위한 소자 내장 기판의 제조 방법 및 장치{COMPONENT-EMBEDDED BOARD FABRICATION METHOD AND APPARATUS FOR HIGH-PRECISION AND EASY FABRICATION OF COMPONENT-EMBEDDED BOARD WITH ELECTRONIC COMPONENTS EMBEDDED IN WIRING BOARD}
본 발명은 배선 기판 내에 전자 부품이 내장된 소자 내장 기판을 제조하기 위한 소자 내장 기판 제조 방법 및 이를 사용하는 장치에 관한 것이다.
인쇄 회로 기판 상에 형성된 배선 패턴의 미세화 및 복잡화에 따라, 고정밀도의 배선 형성 기술에 대한 요구가 증가하고 있다. 한편, 전자 장치는 소형화되고, 성능면에서는 향상되어, 다층 배선 기판이 많이 사용되고 있다. 일부 배선 기판(이하에서, 소자 내장 기판이라 한다)에 있어서, IC 칩, 반도체 장치, 커패시터, 저항 등과 같은 각종의 전자 부품이 내장되거나, 또는 커패시터, 저항, 인덕터 등과 같은 전자 부품이 기판에 일체로 제조된다.
단층(單層)의 소자 내장 기판의 경우에 있어서, 다양한 전자 부품이 2차원적으로 배열되어야 하지만, 다층 소자 내장 기판의 경우에 있어서, 전자 부품이 한층의 소자 위에 또다른 층의 소자를 배치함으로써 3차원적으로 효율적으로 배열될 수 있다. 배선 길이를 단층 기판의 경우와 비교하여 줄일 수 있기 때문에, 다층 구조는 노이즈 및 부유 커패시턴스에 강한 배선 기판을 얻을 수 있고, 고주파 응용에사용될 수 있다.
일반적으로, 배선 패턴 설계 데이타에 기초하여 원하는 패턴으로 기판을 노광하고, 그 위에 패턴을 인쇄하기 위해 원하는 패턴을 현상한 다음, 에칭을 함으로써 제조된다.
구체적으로, 다층 소자 내장 기판을 제조할 때, 전자 부품의 형성 및 절연층과 배선층으로 이루어지는 다층의 물리적 형성 뿐만 아니라, 배선층 간의 접속 배선이 요구되므로, 다층 기판 상에 배선의 형성에 있어서 고정밀도가 특히 요구된다.
예를 들어, 종래의 포토마스트를 이용한 포토리소그래피에 있어서, 어떤 층에 전자 부품을 형성할 때, 전자 부품은 기판에 대해서 그것을 정확히 배치함으로써 형성되어야 한다. 그렇지 않으면, 뒤따르는 노광 공정에서 형성되는 비어 및 배선은 전자 부품의 접속 단자로부터 변위되게 된다.
도 19는 포토마스트를 이용한 종래 기술예에서의 패터닝과 결과적으로 위치가 변위되는 경우에 대해 설명하는 도면이다.
포토마스크를 이용한 종래 기술예의 패터닝에 있어서, 마스크 위치 및 마스크 패턴은 설계 데이타에 기초하여 결정된다. 그러나, 전자 부품을 형성할 때, 전자 부품이 기판에 대해서 정확히 배치함으로써 형성되지 않을 경우, 회전 변위 Θ및 수평 변위 Δx 및 Δy가 마스크 위치 및 전자 부품이 형성되는 위치 간에 발생한다.
도 20은 포토마스크를 통해 소자 내장 기판 위에 투사되는 배선과 전자부품 간의 위치 관게를 설명하는 도면이다. 도 20에 있어서, 전자 부품의 접속 단자의 설계 위치(101), 즉 전자 부품의 접속 단자가 정상적으로 위치해야 할 위치는 점선으로 나타내고 있다.
전자 부품이 실제 실선(102)으로 나타내는 위치에 형성되어 배선 기판 상에서 설계 위치와 변위되게 되는 경우, 포토 마스크를 이용하는 종래 기술의 노광 공정에 따라 배선(103)을 형성하면, 배선과 전자 부품간의 변위가 발생한다.
그러한 변위를 회피하는 하나의 방법은 가능한 설계 데이타에 충실하게 전자 부품을 형성하는 것이지만, 그렇게 고정밀도의 제조 공정을 구현하기 위해서는 매우 비용이 많이 들게 된다.
또한, 일단 전자 부품이 형성된 기판은 절연막으로 피복하면, 전자 부품의 설치 위치를 잡기가 어렵게 된다. 따라서, 전자 부품의 형성에서 변위나 왜곡이 발생하더라도, 뒤따르는 공정이 설계 데이타에 따라 실행되어야 하므로, 결과적으로 불량품을 생산하게 된다.
상술한 것처럼, 종래 기술에 있어서, 일단 절연막으로 피복되면 전자 부품의 위치 특정이 어렵게 되고, 그 결과 배선 층수의 증가와 배선 패턴의 미세화에 따라 불량품이 없는 회로 기판을 제조하는 것이 더 어렵게 된다.
상기의 문제점을 감안하여, 본 발명은 배선 기판 내에 전자 부품이 내장된 소자 내장 기판을 고정밀도로 용이하게 제조하기 위한 소자 내장 기판의 제조 방법 및 그 장치를 제공하는 것을 목적으로 한다.
도 1은 본 발명에 따른 소자 내장 기판의 제조 방법을 설명하는 플로차트(그 1),
도 2는 본 발명에 따른 소자 내장 기판의 제조 방법을 설명하는 플로차트(그 2),
도 3은 본 발명에 따른 소자 내장 기판의 제조 방법을 설명하는 플로차트(그 3),
도 4는 본 발명에 따른 소자 내장 기판의 제조 장치를 설명하는 시스템 블록도(그 1),
도 5는 본 발명에 따른 소자 내장 기판의 제조 장치를 설명하는 시스템 블록도(그 2),
도 6a 내지 6e는 본 발명에 따른 소자 내장 기판의 제조 방법의 제 1 실시예를 설명하는 도면(그 1),
도 7a 내지 7d는 본 발명에 따른 소자 내장 기판의 제조 방법의 제 1 실시예를 설명하는 도면(그 2),
도 8a 내지 8d는 본 발명에 따른 소자 내장 기판의 제조 방법의 제 1 실시예를 설명하는 도면(그 3),
도 9a 내지 9b는 본 발명의 소자 내장 기판의 제조 방법의 제 1 실시예에 따라 절연막 내에 내장되는 커패시터가 어떻게 형성되는지에 대한 예를 설명하는 도면,
도 10a 및 10b는 본 발명에 따른 소자 내장 기판의 제조 방법의 제 1 실시예를 설명하는 도면(그 4),
도 11a 및 11b는 본 발명에 따른 소자 내장 기판의 제조 방법의 제 1 실시예를 설명하는 도면(그 5),
도 12a 내지 12d는 본 발명에 따른 소자 내장 기판의 제조 방법의 제 2 실시예를 설명하는 도면(그 1),
도 13a 및 13b는 본 발명에 따른 소자 내장 기판의 제조 방법의 제 2 실시예를 설명하는 도면(그 2),
도 14는 변위 데이타의 데이타베이스 구조를 설명하는 도면,
도 15는 보정이 행해지기 전에 전자 부품의 배선과 단자간의 위치 관계를 설명하는 도면,
도 16은 보정이 행해진 후에 도 15에서 나타낸 위치 관계를 설명하는 도면,
도 17은 설계 데이타의 보정 처리의 흐름을 상세히 설명하는 플로차트(그 1),
도 18은 설계 데이타의 보정 처리의 흐름을 상세히 설명하는 플로차트(그 2),
도 19는 포토마스트를 사용한 종래 기술예에서의 패터닝과 결과적으로 위치가 변위되는 경우에 대해 설명하는 도면,
도 20은 포토마스크를 사용함으로써 소자 내장 기판 위에 그려진 배선과 전자부품 간의 위치 관계를 설명하는 도면이다.
*도면의 주요부분에 대한 부호의 설명*
1 소자 내장 기판의 제조 장치
11 검출 수단
12 유지 수단
13 보정 수단
14 비어 형성 수단
15 마스크리스(maskless) 노광 수단
16 직접 패터닝 수단
21 기판
22 전자 부품
23 절연층
24 포토레지스트
25 비어홀
31 전자 부품의 전극 부분
32 도체층
33 포토레지스트층
34 배선 패터닝 형성 부분
35 배선용 도체
상기 목적을 달성하기 위해서, 전자 부품이 배선 기판 내에 내장된 소자 내장 기판의 제조를 위한 본 발명의 소자 내장 기판의 제조 방법에 따르면, 개개의 기판 위에 형성된 각 전자 부품의 위치의 변위는 절연층이 피복되기 전에 전자 부품의 설계 위치에 상대적으로 검출된다. 다음으로, 절연층으로 피복된 후 기판을 처리하기 위해 사용되는 설계 데이타는 이와 같이 검출된 변위를 사용하여 동적으로 보정된다. 그리고 나서, 보정된 데이타를 기초로, 배선 패턴 및 비어가 마스크리스 노광 또는 잉크젯 기술을 사용하여 형성된다.
도 1은 본 발명의 소자 내장 기판의 제조 방법을 설명하는 플로차트(그 1)이다.
본 발명의 소자 내장 기판의 제조 방법은 기판이 제 1 절연층으로 피복되기 전에, 상기 기판의 표면 위에 형성된 제 1 전자 부품의 실제 위치를 검출하는 제 1 검출 단계(S101); 상기 제 1 전자 부품의 설계 위치와 상기 기판의 표면 상의 상기 제 1 전자 부품의 실제 위치 사이의 변위를 계산하여, 상기 변위를 제 1 변위 데이타로 유지하는 제 1 유지 단계(S102); 및 상기 기판이 상기 제 1 절연층으로 피복된 후에, 상기 기판을 처리하기 위해 사용되도록 설계 데이타를 상기 제 1 변위 데이타에 기초하여 보정하는 제 1 보정 단계(S103)를 포함한다.
여기서, 제 1 검출 단계(S101)는 기판이 제 1 절연층으로 피복되기 전에, 제 1 전자 부품이 형성되는 상기 기판의 표면의 화상을 촬영하는 단계로 대체될 수 있다. 이 경우에 있어서, 제 1 유지 단계는 제 1 전자 부품의 설계 위치와 기판의표면을 촬상함으로써 얻어진 제 1 화상 데이타로부터 검출된 제 1 전자 부품의 실제 위치 사이의 변위를 계산하여, 상기 변위를 제 1 변위 데이타로 유지한다.
도 2는 본 발명의 소자 내장 기판의 제조 방법을 설명하는 플로차드(그 2)이다.
단계(S103)로부터 얻어진 보정된 설계 데이타는 기판이 절연층으로 피복된 후에 기판 위에 실행되는 다양한 처리 단계에서, 예를 들어 비어 형성 단계 및 마스크리스 노광 단계에서 사용된다.
도 2에 나타낸 것처럼, 본 발명의 소자 내장 기판의 제조 방법은 제 1 절연층으로 피복된 기판 내에, 제 1 보정 단계(S103)에서 보정된 설계 데이타에 기초하여 비어홀(via hole)을 형성하는 제 1 비어 형성 단계(S104) 및 제 1 절연층으로 피복된 기판에, 제 1 보정 단계(S103)에서 보정된 상기 설계 데이타에 기초하여 마스크리스(maskless) 노광을 실행하는 제 1 마스크리스 노광 단계(S105)를 더 포함할 수 있다.
다층 소자 내장 기판은 상기 공정을 반복함으로써 제조할 수 있다.
도 3은 본 발명의 소자 내장 기판의 제조 방법을 설명하는 플로차트(그 3)이다.
단계(103)로부터 얻어진 보정된 설계 데이타는 잉크젯 기술을 사용함으로써 배선 패턴을 직접 형성할 때 사용될 수 있다.
다시 말해, 도 3에 나타낸 것처럼, 본 발명의 소자 내장 기판의 제조 방법은 제 1 절연층으로 피복된 기판 내에, 제 1 보정 단계(S103)에서 보정된 설계 데이타에 기초하여 비어홀을 형성하는 제 1 비어 형성 단계(S104) 및 제 1 절연층으로 피복된 기판 위로 잉크젯함으로써, 제 1 보정 단계(S103)에서 보정된 상기 설계 데이타에 기초하여 배선 패턴을 형성하는 제 1 직접 패터닝 단계를 더 포함할 수 있다.
다층 소자 내장 기판은 상기 공정을 반복함으로써 제조될 수 있다.
도 4는 본 발명의 소자 내장 기판의 제조 장치를 설명하는 시스템 블록도(그 1)이다.
본 발명의 소자 내장 기판의 제조 장치(1)는 기판(21)이 절연층(23)으로 피복되기 전에, 상기 기판(21)의 표면 위에 형성된 전자 부품(22)의 실제 위치를 검출하는 검출 수단(11); 상기 전자 부품(22)의 설계 위치와 상기 기판(21)의 표면 상의 상기 전자 부품(22)의 실제 위치 사이의 변위를 계산하여, 상기 변위를 변위 데이타로 유지하는 유지 수단(12); 및 상기 기판(21)이 상기 절연층(23)으로 피복된 후에, 상기 기판(21)을 처리하기 위해 사용되도록 설계 데이타를 상기 변위 데이타에 기초하여 보정하는 보정 수단(13)을 포함한다.
여기서, 검출 수단(11)은 기판(21)이 절연층(23)으로 피복되기 전에, 전자 부품(22)이 형성된 기판(21) 표면의 화상을 촬영하는 촬상 수단으로 대체될 수 있다. 이 경우에 있어서, 유지 수단(12)은 전자 부품(22)의 설계 위치와 기판(21)의 표면을 촬상함으로써 얻어진 화상 데이타로부터 검출된 전자 부품(2)의 실제 위치 사이의 변위를 계산하여, 상기 변위를 변위 데이타로서 유지한다.
바람직하게는, 본 발명의 소자 내장 기판의 제조 장치(1)는 절연층(23)으로 피복된 기판 내에 보정 수단(13)에 의해 보정된 설계 데이타에 기초하여비어홀(25)을 형성하는 비어 형성 수단(14)을 더 포함한다. 비어홀(25)이 형성된 후, 배선 패턴 형성용 포토레지스트층(24)이 형성된다.
또한, 바람직하게는, 본 발명의 소자 내장 기판의 제조 장치(1)는 절연층(23)으로 피복된 기판에 보정 수단(13)에 의해 보정된 설계 데이타에 기초하여 마스크리스 노광을 실행하는 마스크리스 노광 수단(15)을 더 포함한다.
도 5는 본 발명의 소자 내장 기판의 제조 장치를 설명하는 시스템 블록도(그 2)이다.
본 발명의 소자 내장 기판의 제조 장치(1)는 절연층으로 피복된 기판 위에 잉크젯함으로써 보정 수단(13)에 의해 보정된 설계 데이타에 기초하여, 도 4에 나타낸 마스크리스 노광 수단(15) 대신에 배선 패턴을 형성하는 직접 패터닝 수단(16)을 포함할 수 있다.
본 발명에 따르면, 소자 내장 기판을 제조할 때, 기판 위에 형성된 전자 부품은 설계 위치로부터 변위된 경우, 기판의 이후 공정에서 사용되는 설계 데이타는 변위를 고려하여 보정되고, 잉크젯 기술 또는 마스크리스 노광을 사용하는 배선 패턴 형성 및 비어 형성은 보정된 설계 데이타에 기초하여 실행된다. 그 결과, 전자 부품이 다소 위치상 변위되더라도, 소자 내장 기판은 용이하게 제조될 수 있고, 제조 수율이 포토마스크를 사용하는 종래 기술과 비교하여 급격하게 향상된다.
또한, 본 발명은 소자 내장 기판의 시제품 동안, 예를 들어 설계 도면 자체를 바꾸지 않고 긴급한 변화를 회로 구성에 가해야하는 상황을 용이하게 대처할 수 있다.
본 발명은 첨부 도면을 참조한 아래의 설명에서 더욱 명확하게 이해된다.
(실시예)
우선, 다층 소자 내장 기판의 제조에 적용되는 본 발명의 제 1 실시예에 대해 설명한다.
도 6a 내지 11b는 본 발명에 따른 소자 내장 기판의 제조 방법의 제 1 실시예를 설명하는 도면이다.
먼저, 도 6a에 나타낸 것처럼, 절연층이 아직 피복되지 않은 기판(21)의 표면상에 설계 데이타에 따라 전자 부품(22-1)을 배치함으로써 형성된다.
여기서 사용되는 기판은 예를 들어 유리 에폭시 기판이며, 전자 부품은 예를 들어 반도체 소자, 커패시터, 저항 등이다. 도 6a에 나타낸 예에서, 전자 부품(22-1)은 아무것도 적층되지 않은 기판 표면 상에 별개의 소자로서 탑재 및 형성되지만, 인덕터, 커패시터, 또는 저항과 같은 수동 소자(전자 부품)는 스퍼터링 또는 증착과 같은 박막 공정을 사용하여 일체로 구성함으로써 형성될 수 있다. 이 예에 대해서 이하에서 설명한다.
다음으로, 전자 부품(22-1)이 표면상에 형성된 기판(21)에 대해서, 도 6b에 나타낸 것처럼, 기판(21)의 표면상에 전자 부품(22-1)의 실제 위치는 표면이 절연층으로 피복되기 전에 검출된다. 그리고 나서, 전자 부품(22-1)의 설계 위치와 기판(21)의 표면 상에 형성된 전자 부품(22-1)의 실제 위치 사이의 위치의 변위는 변위 데이타로서 계산되고 저장된다. 그러한 변위 데이타는 개개의 기판 상의 개개의 전자 부품에 대해서 계산되고 저장된다. 변위 데이타의 데이타 구조는 이하에서 설명한다.
본 실시예에서, CCD 카메라(도시하지 않음)와 같은 광학 판독 장치는 전자 부품(22-1)의 형성 위치를 검출하기 위해 사용된다. 이 경우에 있어서, 전자 부품(22-1)이 형성된 기판의 표면의 화상이 광학 판독 장치에 의해 촬영된다. 기판(21) 상의 기준점에 대한 전자 부품(22-1)의 접속 단자 위치는 촬영된 화상 데이타로부터 판독된다. 그리고 나서, 기판(21)의 표면 상에 형성된 전자 부품(22-1)의 실제 위치의 변위는 설계 데이타로부터 얻어질 수 있는 전자 부품(22-1)의 설계 위치에 대해서 계산된다. 결과 데이타는 소자 내장 기판의 제조 장치 내의 저장 장치(도시하지 않음) 내에 변위 데이타로서 저장된다.
본 실시예에서, 전자 부품의 형성 위치는 광학적으로 검출되지만, 다른 방법이 사용될 수 있다. 예를 들어, 전자 부품의 위치는 초음파, X선 등 기타 수단을 사용하여 검출될 수 있다.
또한, 이하에서 설명되는 동적 보정을 실행할 수 있는 변위 데이타에 대한 최대값을 미리 정해두고, 만약 변위 데이타가 이 최대값을 초과하면 기판을 불량으로 판정하는 규정을 만든다. 동적 보정에 의해 치유될 수 없는 심각한 불량품은 완벽하게 제거할 수 있기 때문에 제조 수율을 더욱 향상시킨다.
다음으로, 도 6c에 나타낸 것처럼, 절연층(23-1)이 전자 부품(22-1)을 피복하도록 형성되어, 절연층(23-1) 내에 전자 부품(22-1)을 매립한다. 에폭시, 폴리이미드 또는 폴리페닐렌 에테르 등의 수지를 절연층을 형성하기 위해 사용할 수 있다. 절연층(23-1)은 그러한 수지 재료를 도포하거나 또는 필름 형상의 수지 재료를 퇴적함으로써 형성된다. 다음에 설명하는 공정에서 비어 홀(via hole)이 노광에 의해 형성되는 경우, 감광성 절연 수지가 사용될 수 있다.
다음으로, 비어를 형성하기 위한 비어 홀(25)은 도 6d에 나타낸 것처럼 절연층(23-1)에 형성된다. 비어 홀(25)은 전자 부품(22-1)의 전극 부위(31)를 노출하도록 형성된다.
이 단계에서, 전자 부품(22-1)은 절연층(23-1) 내에 이미 매립되어서 위로부터 보이지 않는다. 종래 기술에서, 비어 홀은 설계 데이타에 따라 어떤 보정도 행하지 않고 형성된다. 따라서, 비어 홀이 설계 데이타에 어떤 보정도 행하지 않고 형성되는 경우, 종래 기술에서 전자 부품의 형성 위치는 설계 위치로부터 여러 이유로 변위되게 될 때, 전자 부품의 전극 부위는 원하는 대로 노출되지 않는 경우가 있었다.
한편, 본 발명에 따르면, 도 6b를 참조하여 이미 설명한 것처럼, 전자 부품(22-1)의 설계 위치와 기판(21)의 표면상에 형성된 전자 부품(22-1)의 실제 위치 사이의 변위를 나타내는 변위 데이타가 미리 계산되고, 저장된다. 본 발명에 있어서, 비어 홀(25)을 형성하는 위치는 변위 데이타를 사용함으로써 비어 홀(25)의 형성에 필요한 설계 타이타를 동적으로 보정함으로써 조정된다. 따라서, 전자 부품(22-1)은 설계 데이타에서 특정되는 위치로부터 변위되어 있어도, 비어 홀(25)은 변위를 고려하여 형성될 수 있고, 전자 부품의 전극 부위는 따라서 신뢰성있게 노출될 수 있다.
실제로, 레이저 방법 또는 노광 방법이 비어 홀(25)을 개방하기 위해 사용된다. 레이저 방법에 있어서, 비어 홀은 YAG 레이저 또는 CO2레이저를 사용함으로써 절연층에 형성된다. 한편, 노광 방법에 있어서, 감광성 폴리이미드 수지와 같은 감광성 수지가 절연층을 형성하기 위해 사용되고, 이것이 비어 홀을 형성하기 위해서 노광되고, 현상된다.
다음으로, 도 6e에 나타낸 것처럼, 도체층(32)이 절연층(23-1)의 표면 및 비어 홀(25)의 내벽에 걸쳐 형성된다. 이 도체층(32)은 이후 공정에서 도금을 행할 때 급전층으로서 역할을 한다. 도체층(32)은 예를 들어 무전해 도금, 스퍼터링, 증착 등에 의해 형성된다. 무전해 도금의 경우에, 예를 들어 도체층은 구리를 사용하여 형성된다. 스퍼터링의 경우에, 크롬층이 스퍼터링에 의해 형성되고, 그 위에 구리층이 스퍼터링에 의해 형성되어 도체층의 형성을 완료한다. 크롬층은 절연층과 구리층 사이에 밀착층으로서 기능을 한다. 한편, 급전층으로서 사용되는 경우, 구리층은 전기 저항을 감소시키는 기능을 갖는다.
다음으로, 배선 패턴 형성용 포토레지스트층(33)이 도 7a에 나타낸 것처럼 형성된다. 포토레지스트층(33)은 포토레지스트 수지를 도포함으로써 또는 포토레지스트 수지 필름을 퇴적함으로써 형성된다. 포토레지스트 타입의 층을 여기서 나타내지만, 열경화성 수지층이 포토레지스트층 대신에 사용될 수 있다.
다음으로, 포토레지스트층(33)은 도 7b에 나타낸 것처럼 노광된다. 바람직하게는, 마스크리스(maskless) 노광(레이저 또는 전자 빔 노광과 같은 직접 노광)이 사용된다. 노광 패턴은 포토레지스트층(33)이 포지티브형 또는 네거티브형인지에 따라 포지티브 또는 네거티브 패턴이다.
이 단계에서 또한, 이전 도 6d에 나타낸 경우에서처럼, 전자 부품(22-1)은 절연층(23-1) 내에 매립되어서 위로부터 보이지 않는다. 종래 기술에 있어서, 노광은 어떤 보정도 행하지 않고 설계 데이타에 따라 포토마스크를 형성함으로써 실행된다. 따라서, 종래 기술에 있어서, 전자 부품의 형성 위치는 설계 위치로부터 여러 이유 때문에 변위되는 경우, 접속 또는 비어는 전자 부품의 접속 단자의 위치와 매칭되도록 적절하게 형성될 수 없게 된다.
한편, 본 발명에 따르면, 도 6b를 참조하여 이미 설명한 것처럼, 전자 부품(22-1)의 설계 위치와 기판(21)의 표면 상에 형성된 전자 부품의 실제 위치 사이의 변위를 나타내는 변위 데이타는 미리 계산되고 저장된다. 본 발명에 있어서, 노광 위치는 변위 데이타를 이용하여 마스크리스 노광에서 필요한 설계 데이타를 동적으로 보정함으로써 조정된다. 따라서, 전자 부품(22-1)은 설계 위치에서 특정하는 위치로부터 변위되어 형성되더라도, 접속 및 비어는 변위를 고려함으로써 형성될 수 있다. 보정 알고리즘의 구체적인 예는 아래에서 설명한다.
다음으로, 도 7c에 나타낸 것처럼, 포토레지스트층(33)은 현상되고, 포토레지스트층은 배선 패턴 형성 부위(34)로부터 제거하여 그 부위 내의 하지 도체층(32)을 노출시킨다.
그리고 나서, 배선 도체(35)는 도 7d에 나타낸 것처럼 도금에 의해 배선 패턴 형성 부위(34)에서 형성된다. 더욱 구체적으로, 도금은 비어 홀(25)을 매립시키도록 실행된다. 도금은 도체층(32)을 급전층으로서 사용하여 실행된다. 이 실시예에서, 구리 도금은 도금에 의해서 실행되지만, 다른 도금 재료가 사용될 수도 있다.
다음으로, 포토레지스트층은 도 8a에 나타낸 것처럼 제거된다.
그리고 나서, 도 8b에 나타낸 것처럼, 도체층은 배선 도체 형성 부위를 제외한 전체를 에칭함으로써 제거되어, 배선 패턴을 형성한다.
이것으로 하나의 절연층 내에 전자 부품을 내장(매립)하고, 그 위에 배선 패턴을 형성하는 공정이 완료된다.
다음으로, 또다른 층이 상기 층의 위에 형성되는 방법에 대해서 설명한다. 공정은 기본적으로 상술한 것과 동일하며, 여기서 상세하게 설명하지는 않고, 다만 절연층 내에 내장되는 전자 부품으로서 인덕턴스, 커패시터 또는 저항과 같은 수동 소자를 스퍼터링 또는 증착과 같은 박막 공정을 사용하여 일체로 구성하는 경우에 대해서 이하에서 간단히 설명한다.
도 9a 및 9b는 본 발명의 소자 내장 기판의 제조 방법의 제 1 실시예에 따라 절연층 내에 내장되도록 커패시터를 형성하는 것을 설명하는 도면이다.
도 9a에 나타낸 것처럼, 커패시터의 하부 전극(36)은 하지 절연층 상에(또는 그러한 절연층이 아직 형성되지 않은 경우 기판 상에) 배선 패턴의 형성과 동시에 형성된다. 이 하부 전극(36)은 넓은 평면 부위로서 배선 패턴의 부위를 형성함으로써 형성된다.
다음으로, 도 9b에 나타낸 것처럼, 스트론튬 티타네이트, 바륨 티타네이트, 또는 탄탈륨 옥사이드와 같은 재료로 이루어지는 강유전체층(37)이 스퍼터링에 의해 형성되고, 그 위에 상부 전극(38)이 구리 스퍼터링 또는 도금에 의해 형성된다. 더욱 구체적으로, 강유전체층(37) 및 상부 전극(38)은 레지스트층을 형성함으로써 형성된다. 이것으로 커패시터(39)의 일체적인 제조가 완료된다.
전자 부품으로서, 인덕턴스, 커패시터, 또는 저항과 같은 수동 소자는 상술한 것처럼 일체적으로 구성됨으로써 절연층 내에 내장되지만, 별개의 전자 부품이 탑재되는 경우에 대해서 아래에서 설명한다.
도 8c에 나타낸 것처럼, 제 2 전자 부품(22-2)이 이전에 상술한 전자 부품이 이미 내장된 절연층(23-1)의 표면 상에 설계 데이타에 따라 위치시킴으로써 형성된다.
다음으로, 그 표면 상에 제 2 전자 부품(22-2)이 형성되는 절연층(23-1)에 대해서, 도 8d에 나타낸 것처럼, 절연층(23-1)의 표면 상에 형성되는 전자 부품(22-2)의 실제 위치는, 그 표면이 제 2 절연층으로 피복되기 전에 도 6b를 참조하여 설명한 것과 동일한 방식으로 검출된다. 그리고 나서, 전자 부품(22-2)의 설계 위치와 절연층(23-1)의 표면 상에 형성된 전자 부품(22-2)의 실제 위치 사이의 변위는 계산되고 변위 데이타로서 저장된다.
그리고 나서, 도 10a에 나타낸 것처럼, 제 2 절연층(23-2)이 전자 부품(22-2)을 도포하는 방식으로 절연층(23-1) 위에 형성되어서, 전자 부품(22-2)을 절연층(23-2) 내에 매립한다.
다음으로, 비어 형성용 비어 홀(25)이 도 10b에 나타낸 것처럼 절연층(23-2) 내에 형성된다. 여기서 도 6d의 경우와 같이, 비어 홀(25)을 형성하는 위치는 변위 데이타를 사용하여 비어 홀(25)의 형성을 위해 필요한 설계 데이타를 동적으로 보정함으로써 조정된다. 그 다음, 도체층(32)의 형성, 포토레지스트층(33)의 형성, 마스크리스 노광, 에칭, 및 다른 공정 단계가 상술한 것과 동일하게 도 11a에 나타낸 것과 같이 2층 소자 내장 기판의 제조를 완성하기 위해서 실행된다.
상기 공정을 반복함으로써, 다층 소자 내장 기판이 제조된다. 도 11b는 3층 소자 내장 기판을 설명하는 단면도이다.
다층 소자 내장 기판은 상술한 것처럼 고정밀도로 제조될 수 있다. 상기 실시예에서, 세미 애디티브(semi-additive) 방법은 배선 패턴 형성 방법으로서 사용되지만, 다른 형성 방법이 본 발명에서 사용될 수 있으며, 예를 들어, 서브트랙티브(subtractive) 방법 또는 풀 애디티브(full-additive) 방법이 사용될 수 있다.
다음으로, 다층 소자 내장 기판의 제조에 적용되는 본 발명의 제 2 실시예에 대해서 설명한다.
도 6b를 참조하여 이미 설명한 것처럼, 본 발명에 따라, 전자 부품(22-1)의 설계 위치와 기판(21)의 표면상에 형성된 전자 부품(22-1)의 실제 위치 사이의 위치 변위를 나타내는 변위 데이타가 미리 계산되고, 저장된다. 상술한 본 발명의 제 1 실시예에서, 마스크리스 노광을 행할 때 필요한 설계 데이타는 변위 데이타를 사용하여 동적으로 보정된다.
한편, 본 발명의 제 2 실시예에서는 마스크리스 노광이 아니라 잉크젯 기술을 사용함으로써 배선 패턴이 직접 형성된다(패턴된다). 직접 패터닝에 필요한 설계 데이타는 상술한 것과 동일하게 변위 데이타를 사용하여 동적으로 보정된다.즉, 잉크젯 기술을 사용하는 배선 패턴 형성은 설계 데이타로부터 전자 부품(22-1)의 변위를 고려함으로써 실행된다. 보정 알고리즘의 구체적인 예는 아래에서 설명한다.
잉크젯 기술은 미세 홀이 개구된 노즐을 통해 액체 방울을 배출시키는 기술이다. 일반적으로, 잉크젯 기술은 인쇄기에 사용되지만, 본 실시예에서와 같이 배선 패턴의 형성을 위해 잉크젯 기술을 직접적으로 사용할 때, 노즐로부터 배출되는 액체 방울은 미세 금속 입자를 포함하는 액체 또는 금속 산화물 재료로부터 형성되어야 한다. 잉크젯 인쇄의 2개의 주요 타입이 있다. 하나는 전압을 인가했을 때 변형을 일으키고, 잉크 챔버 내 액체 압력의 급격한 증가를 일으켜서, 노즐을 통해 액체 방울을 밀어내는, 압전(piezoelectric) 소자를 사용하는 압전 타입이며, 또다른 것은 헤드 위에 탑재된 히터에 의해 액체 내의 거품을 형성함으로써 액체 방울을 내보내는 열적(thermal) 타입이다. 양쪽 타입 모두 본 발명에서 사용될 수 있다.
제 1 실시예에서 설명한 것처럼 동적으로 보정된 설계 데이타는 잉크젯 장치에서의 사용을 위한 입력 데이타로 변환된다.
잉크젯 기술을 사용하여, 미세한 배선, 예를 들어 10㎛ 이하의 배선 폭이 미세 금속 입자를 배출함으로써 형성될 수 있다. 이것은 반도체 패키지 크기를 줄이는데 기여를 하게 된다.
또한, 다양한 재료가 기판 위로 분사될 수 있으므로, 커패시터, 저항, 또는 인덕터와 같은 기능을 갖는 장치가 원하는 대로 기판 상에 형성될 수 있다. 예를들어, 배선을 형성할 때, 미세 금속 입자를 포함하는 액체가 사용되며, 커패시터를 형성할 때, 금속 산화물 재료를 잉크젯 기술을 이용하여 형성되며, 이런 식으로 배출될 재료는 형성될 소자에 따라 선택되어야 한다. 또한, 배출될 재료의 크기를 작게 만들수록, 잉크젯 장치에 의해 배출되는 금속 재료의 양도 더 안정적으로 만들 수 있다. 이것은 형성되는 배선의 저항에서의 변화를 줄일 수 있게 한다.
도 12a 내지 13b는 본 발명에 따른 소자 내장 기판의 제조 방법의 제 2 실시예를 설명하는 도면이다.
우선, 도 12a에 나타낸 것처럼, 전자 부품(22-1)은 절연층으로 아직 피복되지 않은 기판(21)의 표면 위에 또는 하지 절연층의 표면 위에 설계 데이타에 따라 위치를 맞춤으로써 형성된다. 여기서 형성되는 전자 부품은 예를 들어, 커패시터, 저항 등 반도체 장치이다. 도 12a에 나타낸 예에 있어서, 전자 부품(22-1)은 기판 표면 상에 별개의 소자로서 탑재되고 형성되지만, 다른 방식으로는 커패시터, 저항, 인덕터 등과 같은 기능을 갖는 장치가 기판 위에 원하는 재료를 잉크젯함으로써 기판 위에 일체로 형성될 수 있다. 절연층은 절연 수지 필름을 퇴적함으로써 형성되거나 절연 수지 도포를 실행함으로써 형성될 수 있다.
다음으로, 도 12b에 나타낸 것처럼, 그 표면 위에 전자 부품(22-1)이 형성되는 기판(21)에 대해서, 기판(21)의 표면 위에 형성되는 전자 부품(22-1)의 실제 위치를 검출한다. 그리고 나서, 전자 부품(22-1)의 설계 위치와 기판(21)의 표면 상에 형성된 전자 부품(22-1)의 실제 위치 사이의 변위는 변위 데이타로서 계산되고 저장된다. 그러한 변위 데이타는 개개의 기판 상의 개개의 전자 부품에 대해서 계산되고 저장된다.
본 실시예에서, 상기 제 1 실시예에서와 같이, CCD 카메라와 같은 광학 판독 장치(도시하지 않음)가 전자 부품(22-1)의 형성 위치를 검출하기 위해서 사용된다. 이 경우에 있어서, 그 위에 전자 부품(22-1)이 형성되는 기판(21)의 표면의 화상을 광학 판독 장치에 의해 촬영한다. 기판(21) 상의 기준점에 대한 전자 부품(22-1)의 접속 단자 위치는 촬영된 화상 데이타로부터 판독된다. 그리고 나서, 기판(21)의 표면 상에 형성된 전자 부품(22-1)의 실제 위치의 변위는 설계 데이타로부터 얻어질 수 있는 전자 부품(22-1)의 설계 위치에 대해서 계산된다. 결과 데이타는 소자 내장 기판의 제조 장치 내의 저장 장치(도시하지 않음) 내에 변위 데이타로서 저장된다. 상기 제 1 실시예에서 상술한 변형을 여기서도 적용한다.
다음으로, 도 12c에 나타낸 것처럼, 비어를 형성하기 위한 비어홀(25)이 절연층(23-1) 내에 형성된다. 본 실시예에서, 절연층이 상기 제 1 실시예에서와 동일하게 형성되고, 그 이후 비어홀이 레이저 머시닝(machining)에 의해 형성된다. 비어홀을 형성하는 다른 방법으로서, 비어홀이 형성될 위치를 피하여 절연 수지를 잉크젯 장치에 의해 가할 수 있다. 이 방법에 따르면, 비어홀은 절연층의 형성과 동시에 형성될 수 있다.
본 실시예에 있어서, 개구는 도 12c에 나타낸 것처럼 전자 부품(22-1)의 전극 부위(31)를 노출시키는 방식으로 예를 들어 레이저를 사용하여 형성된다. 본 실시예에서, 전자 부품(22-1)의 설계 위치와 기판(21)의 표면상에 형성된 전자 부품(22-1)의 실제 위치 사이의 변위를 나타내는 변위 데이타가 미리 계산되고, 저장되기 때문에, 비어홀(25)을 형성하는 위치는 변위 데이타를 사용함으로써 비어홀(25)의 형성에 필요한 설계 타이타를 동적으로 보정함으로써 조정된다. 따라서, 전자 부품(22-1)은 설계 데이타에서 특정되는 위치로부터 변위되어 있어도, 비어홀(25)은 그 변위를 고려하여 형성될 수 있고, 전자 부품의 전극 부위는 따라서 신뢰성있게 노출될 수 있다.
다음으로, 미세 금속 입자가 도 12d에 나타낸 것처럼 배선 패턴(32)을 형성하기 위해 잉크젯 장치에 의해 가해진다. 전자 부품(22-1)의 설계 위치와 기판(21)의 표면상에 형성된 전자 부품(22-1)의 실제 위치 사이의 변위를 나타내는 변위 데이타가 미리 계산되고, 저장되기 때문에, 잉크젯을 실행할 때 필요한 설계 데이타는 변위 데이타를 사용하여 동적으로 보정된다. 그 결과, 전자 부품(22-1)이 설계 데이타에서 특정된 위치로부터 변위되어 형성되더라도, 배선 패턴(32)은 그 변위를 고려하여 형성될 수 있다.
이것으로 하나의 절연층 내에 전자 부품이 내장(매립)되고, 절연층 위에 배선 패턴을 형성하는 공정이 완료된다.
다음으로, 수동 소자로서 커패시터가 기판 내에 일체적으로 전자 부품으로서 제조되는 경우에 대해서 도 13a 및 13b를 참조하여 설명한다.
도 13a에 나타낸 것처럼, 수동 소자의 하부 전극(36)으로서 기능을 하는 부위를 포함하는 배선 패턴(35)이 잉크젯 장치를 사용하여 형성된다.
다음으로, 도 13b는 스트론튬 티타네이트, 바륨 티타네이트, 또는 탄탈륨 옥사이드와 같은 재료로 이루어지는 강유전체 입자가 강유체전층(37)을 형성하기 위해서 잉크젯 장치에 의해 가해진다. 그리고 나서, 구리는 상부 전극(38)을 형성하기 위해 잉크젯 장치에 의해 가해진다. 이것으로 커패시터(39)의 일체적인 제조가 완료된다.
이런 식으로, 본 발명의 제 2 실시예에 따라, 배선 및 수동 소자를 잉크젯 기술을 사용하여 기판 위에 직접적으로 형성할 수 있어서, 필요한 제품을 필요한 때에 필요한 양만큼으로 제조하는 것이 용이하게 된다.
또한, 배선이 리소그래피 또는 에칭 단계를 사용하지 않고 형성될 수 있어서, 회로 기판을 제조하는 데 필요한 시간을 급격히 줄일 수 있다. 또한, 회로 기판의 사양이 용이하게 바뀌므로, 제조되는 회로 기판을 변형하는 데 필요한 시간 및 비용을 또한 대폭 줄일 수 있다. 또한, 수동 소자를 배선 패턴의 형성과 동시에 형성할 수 있기 때문에 수동 소자를 제조하는데 필요한 시간을 줄일 수 있다. 설계 작업을 완료하자 마자, 시제품을 만는 것도 용이하다. 또한, 예를 들어 회로 기판의 사양에 어떠한 변화가 있어도 제조 라인을 멈추지 않고, 수동 소자를 개별적으로 준비하지 않고도 용이하게 구현할 수 있다.
다음으로, 제 1 및 제 2 실시예와 관련된 상술한 설계 데이타에 대한 보정 알고리즘의 구체적인 예를 아래에서 설명한다.
아래에서의 설명은 제 1 실시예에서 설명한 마스크리스 노광에서 사용되는 설계 데이타의 동적 보정에 대해서 다루지만, 원리는 제 2 실시예에서 설명한 잉크젯 기술을 사용한 배선 패턴 형성에 대해서도 비어 형성에 사용되는 설계 데이타의 동적 보정에 대해서 동일한다. 잉크젯 기술을 사용하는 배선 패턴 형성의 경우에있어서, 아래 설명의 "노출 영역 EA"는 배선 패턴이 형성되는 영역으로 대체되어야 한다.
도 14는 변위 데이타의 데이타베이스 구조를 설명하는 도면이다.
EA는 노출 영역을 나타내고, DDB는 설계 데이타가 저장된 데이타 베이스를, BDB는 변위 데이타, 즉 설계 데이타로부터 변위를 나타내는 정보가 저장된 데이타 베이스이다.
기판 식별 데이타는 기판의 일련 번호를 나타내는 기판 식별 정보와 관련된 정보이다.
소자 식별 데이타는 전자 부품의 종류, 기판 위에 형성되는 전자 부품의 위치 등을 나타내는 전자 부품 식별 정보와 관련된 데이타이다.
단자 식별 데이타는 전자 부품의 적용가능한 단자를 나타내는 데이타이다.
또한, P, Q, θ, Δx, Δy는 전자 부품의 단자에 관한 다양한 기하학적 정보와 관련된 데이타이다. P는 전자 부품의 단자의 설계 위치 및 형상을 나타내는 도형 오브젝트(object)이다. Q는 검출 수단에 의해 검출되는 실제로 형성된 전자 부품의 단자의 위치 및 형상을 나타내는 도형 오브젝트이다. θ는 실제로 형성된 전자 부품의 회전 변위량과 관련된 데이타이다. Δx는 실제로 형성된 전자 부품의 x방향으로의 변위량과 관련된 데이타이다. Δy는 실제로 형성된 전자 부품의 y방향으로의 변위량과 관련된 데이타이다.
상기 데이타로부터, Q = P (θ, Δx, Δy)의 관계를 만족시키는 (θ, Δx, Δy)위치가 존재한다는 관계식이 성립된다. 다시 말해, θ, Δx, Δy가 P에 대해주어졌을 때 Q가 얻어진다.
L로 접속 라인의 도형 오브젝트를 나타내면, ls는 전자 부품의 비단자측의 L의 종단을 나타내고, lt는 전자 부품의 단자측에서 L의 종단을 나타낸다. 즉, L은 전자 부품의 비단자측 종단 ls로부터 단자측 종단 lt까지의 접속 라인으로서 사용된다.
P와 교차하는 L의 집합을 S(P)로 나타낸다. 즉, S(P) = {Li, …, Lj}이다. 또한, Q와 교차하는 L의 집합을 U(Q)로 나타낸다. 즉, U(Q) = {Li, …, Lj}이다. 여기서, i 및 j는 정수이다.
만약 P의 집합을 {P}로 나타내면, Q의 집합을 {Q}로, L의 집합을 {L}로, φ를 공집합으로 나타내게 된다.
도 15는 보정을 행하기 전에 전자 부품의 단자와 배선 사이의 위치 관계를 설명하는 도면이고, 도 16은 보정을 행한 후에 도 15에 나타낸 위치 관계를 설명하는 도면이다.
도 15에 있어서, 설계 데이타에서 특정한 것처럼 전자 부품의 단자 위치를 P1, P2, P3, 및 P4로 나타내고, 전자 부품의 단자가 실제로 형성된 위치을 Q1, Q2, Q3, 및 Q4로 나타낸다. 또한, 설계 데이타에서 특정한 것처럼 접속 라인을 L1, L2, L3, 및 L4로 나타내고, 전자 부품 단자측에서의 L의 종단은 lt1, lt2, lt3, 및 lt4로 나타내고, 비단자측에서의 L의 종단은 ls1, ls2, ls3, 및 ls4로 나타낸다.
설계 데이타에 따라, 노광 영역(EA)에서 마스크리스 노광에 의해 종단(ls1)은 전자 부품 단자 위치(P1)에 위치한 종단(lt1)과 L1으로 접속되고, 종단(ls2)은 전자 부품 단자 위치(P2)에 위치한 종단(lt2)과 L2로 접속되고, 종단(ls3)은 전자 부품 단자 위치(P3)에 위치한 종단(lt3)과 L3으로 접속되고, 종단(ls4)은 전자 부품 단자 위치(P4)에 위치한 종단(lt4)과 L4로 접속된다고 가정한다.
도 15에 있어서, 전자 부품을 기판의 표면 위에 형성할 때, 전자 부품 단자 위치(Q1, Q2, Q3)는 각각의 설계 위치(P1, P2, P3)로부터 변위된 것으로 가정한다. 전자 부품 단자(P4)의 위치에서는 아무런 변위가 없는 것으로 또한 가정한다.
전자 부품의 형성에서 발생하는 변위에도 어떤 보정을 실행하지 않고 설계 데이타에 따라 마스크리스 노광이 실행된다면, 각 전자 부품의 설계 위치 및 실제 위치는 접속되는 배선에 대해서 다음과 같은 위치 관계를 갖는다.
먼저, 도 15에 나타낸 것처럼, L1에 대해서, 설계 데이타에서의 종단(lt1)은 전자 부품의 설계 단자 위치(P1)에서 형성되고, 따라서 전자 부품 단자가 실제로 형성되는 위치(Q1) 외부에 위치하게 된다. 즉, S(P1) = {L1} 이며, U(Q1) = {φ}이다.
다음으로, L2에 대해서, 설계 데이타에서의 종단(lt2)은 전자 부품의 설계 단자 위치(P2)에서 형성되고, 따라서 전자 부품 단자가 실제로 형성되는 위치(Q2) 외부에 위치하게 된다. 즉, S(P2) = {L2} 이며, U(Q2) = {φ}이다.
또한, L3에 대해서, 설계 데이타에서의 종단(lt3)은 전자 부품의 설계 단자 위치(P3)에서 형성되고, 따라서 전자 부품 단자가 실제로 형성되는 위치(Q3) 외부에 위치하게 된다. 또한, Q3는 L4와 교차한다. 그 결과, S(P3) = {L3} 이며,U(Q3) = {L4}이다.
한편, L4에 대해서, 전자 부품의 설계 단자 위치(P4)는 단자가 실제로 형성되는 위치(Q4)와 일치하므로, 설계 데이타에서의 종단(lt4)은 전자 부품이 실제로 형성되는 위치 내에서 형성된다. 그러나, 라인(L4)은 또다른 전자 부품이 실제로 형성되는 위치(Q3)와 교차한다. 즉, S(P4) = {L4} 이며, U(Q4) = {L4}이다.
이런 식으로, 어떤 보정도 행하지 않고 설계 데이타를 사용하여 노광이 실행될 때, 만약 실제로 형성되는 전자 부품의 단자 위치는 설계 데이타에서 특정되는 위치로부터 변위되어 있으면, 설계 도면에서 특정된 것처럼 전자 부품 단자에 접속되지 않는 배선 라인 또는 또다른 전자 부품의 단자 위치와 교차되도록 형성된 배선 라인과 같은 오류가 발생한다.
이와 같은 관점에, 본 발명에 있어서, 상술한 것처럼, 설계 데이타는 기판이 절연층으로 피복되기 전에 미리 계산되고 저장된 전자 부품 변위 데이타(즉, 설계 데이타로부터 변위됨)를 사용함으로써 보정되며, 이후 마스크리스 노광 또는 잉크젯 기술을 사용한 배선 패턴 형성 및 비어 형성과 같은 공정 단계는 상기 보정된 데이타를 사용하여 실행된다.
보정 알고리즘은 전자 부품의 변위 상황에 부합되도록 맞춰진다.
제 1 보정 알고리즘에 따르면, 노광 영역(EA)에서 형성된 전자 부품의 실제 단자 위치는 설계 데이타에서 특정되는 위치로부터 변위되어 있고, 따라서 전자 부품의 단자에 접속되는 배선 라인의 종단의 위치 외부에 위치하는 경우, 설계 데이타는 전자 부품의 단자에 접속될 배선 라인(L)의 종단(lt)을 전자 부품의 실제 단자 위치로 이동시켜서, 배선 라인이 설계 도면에서 특정되는 전자 부품의 단자와 접속될 수 있도록 보정된다. 예를 들어, 도 16에 나타낸 것처럼, 종단(lt1`, lt2`, 및 lt3`)은 각 전자 부품이 실제로 형성되는 위치에서 생성된다.
제 2 보정 알고리즘에 따르면, 노광 영역(EA)에서 형성된 전자 부품의 단자 위치는 설계 데이타에서 특정되는 위치로부터 변위되어 있고, 또다른 전자 부품의 단자의 접속에 사용되는 배선 라인과 교차할 때, 보정은 배선 라인을 재라우트(reroute)하기 위해 굴곡점을 생성함으로써 또는 라인 폭을 증가 또는 감소시킴으로써 보정이 행해진다. 예를 들어, 도 16에 나타낸 것처럼, lt4의 위치가 변하지 않도록 하면서, 굴곡점(lt4`)이 생성되고, 라인 L4, L4`을 사용하여 접속된다. 이 경우에서, 라인 폭은 설계 길이에 가능한 가깝게 ls4와 lt4 사이의 전기적 길이를 유지하도록 조정하는 것이 좋다.
혹은, 상술한 것과 같은 오류가 발생하는 경우, 마스크리스 노광 또는 비어 형성 공정 그 자체가 정지될 수 있고, 에러의 발생을 제품 라인의 관리자에게 보고하는 규정이 만들어진다.
본 발명은 예를 들어 회로 구성에 급격한 변화가 생기는 그런 경우, 설계 도면 자체를 바꾸지 않고 소자 내장 기판의 시험 생산 동안에 적용될 수도 있다.
예를 들어, 소자 내장 기판에서 배선 패턴이 회로 변경으로 인해 변화된 경우, 배선은 해당하는 변화와 결합하여 형성될 수 있다.
또한, 예를 들어, 소자 내장 기판에서 어떤 전자 부품이 회로 변화로 인해 불필요하게 되는 경우 배선 패턴으로부터 그 전자 부품에 대한 접속을 제거하도록보정을 행함으로써 형성될 수 있다.
또한, 예를 들어, 소자 내장 기판에서 새 전자 부품(예를 들어, 칩 커패시터)이 회로 변화로 인해 추가된 경우, 배선은 새 전자 부품의 접속을 위한 패드를 추가하도록 보정을 행함으로써 형성될 수 있다.
도 17 및 18은 설계 데이타 보정 공정의 플로를 상세하게 설명하는 플로차트이다.
아래의 설명은 제 1 실시예에서 설명한 마스크리스 노광에서 사용되는 설계 데이타의 동적 보정에 대해 다루지만, 원리는 제 2 실시예에서 설명한 잉크젯 기술을 사용하여 배선 패턴을 형성하는 것 뿐만 아니라 비어 형성에서 사용되는 설계 데이타의 동적 보정에도 동일하다. 잉크젯 기술을 사용한 배선 패턴 형성의 경우에 있어서, 아래 설명에서 "노광 영역(EA)"은 "배선 패턴이 형성되는 영역"으로 바뀌어야 한다.
이하에서 설명하는 설계 데이타의 동적 보정은 개개의 기판 상에 각 노광 영역(EA)에 대해 반복된다(S200 내지 S250).
먼저, 도 17에 있어서, 노광 영역(EA)은 공정(S201)에서 결정된다. 이 공정은 결정된 노광 영역(EA) 상에 실행되는 마스크리스 노광에 앞서서 노광 헤드 및 기판 탑재 스테이지를 기계적으로 이동시키는 것을 포함한다.
다음으로, 공정(S202)에서, 노광 영역(EA) 내에 포함된 라인을 나타내는 도형 오브젝트는 설계 데이타가 저장된 데이타베이스(DDB)로부터 추출된다. 추출된 결과는 {L}로서 나타낸다.
또한, 공정(S203)에서, 노광 영역(EA) 내에 포함된 전자 부품의 단자을 나타내는 도형 오브젝트는 설계 데이타로부터 변위를 나타내는 정보가 저장된 데이타베이스(BDB)로부터 추출된다. 추출된 결과는 {P}로서 나타낸다.
다음으로, 공정(S204)에서, 노광 영역(EA) 내에 포함된 전자 부품의 단자의 변위를 포함하는 도형 오브젝트는 설계 데이타로부터 변위를 나타내는 정보가 저장된 데이타베이스(BDB)로부터 추출된다. 추출된 결과는 {Q}로서 나타낸다.
그리고 나서, 모든 P ∈ {P}에 대해서(S300 내지 S350), 공정(S301)에서 P와 교차하는 L에 대해서 검색한다. 검색 결과는 S{P}로 나타낸다.
다음으로, 공정(S302)에서 P에 대응하는 Q와 교차하는 L을 검색한다. 검색 결과는 U{Q}로 나타낸다.
다음으로, 모든 L ∈ U{Q}에 대해서(S400 내지 S450), L이 S{P}에 포함되는가를 S401에서 결정한다. L이 S(P)에 포함되지 않는다면, 이것은 P에 접속되는 배선 라인 이외의 배선 라인과의 교차점이 검출되었다는 것을 의미한다. 따라서, 공정(402)에서, 도 15 및 16을 참조하여 설명한 제 2 보정 알고리즘이 실행되고, 그 이후, 이하에서 설명할 공정(502)로 진행된다. 또는 공정 자체가 여기서 정지될 수도 있다.
L이 S(P)에 포함된다면, 모든 L ∈ S{P}에 대해서(S500 내지 S550), 도 15 및 16을 참조하여 설명한 제 1 보정 알고리즘이 실행된다(S501), 즉, 전자 부품 단자측에서의 L의 종단(lt)이 (θ, Δx, Δy)만큼 변위되고, 새로운 종단이 lt`로 나타내진다. ls 및 lt`에서 그 종단을 갖는 도형 오브젝트는 L`로 새로 나타내진다.
공정(S502)에서, 상술한 것처럼 동적으로 보정된 설계 데이타는 마스크리스 노광 장치를 위한 입력 데이타로 변환된다.
설계 데이타는 상술한 것처럼 동적으로 보정되고, 이와 같이 보정된 데이타는 마스크리스 노광에서 사용된다. 동일한 것이 잉크젯 기술을 사용하여 배선 패턴 형성 또는 비어 형성에 사용되는 설계 데이타의 동적 보정에 적용된다. 예를 들어, 잉크젯 기술을 사용하여 배선 패턴을 형성하는 경우에 있어서, 상술한 것과 같이 동적으로 보정된 설계 데이타는 잉크젯 장치를 위한 입력 데이타로 변환된다.
상기 실시예 각각은 전자 부품의 실제 형성 또는 탑재 위치가 설계 데이타에서 특정하고 있는 형성 또는 탑재 위치로부터 변위되는 경우에 본 발명을 적용한 예를 다룸으로써 설명하고 있다. 즉, 설계 데이타는 전자 부품의 실제 형성 또는 탑재 위치와 설계 데이타에서 특정하는 형성 또는 탑재 위치 사이의 차이만을 고려함으로써 보정된 것이다. 본 발명의 변형예로서, 설계 데이타는 제조 동안 기판 또는 전자 부품에서 발생되는 왜곡을 고려함으로서 동적 보정을 행할 수 있다. 이 경우에, 전자 부품의 형성 또는 탑재 위치 뿐만 아니라 형성 또는 탑재되는 전자 부품의 형상도 측정될 수 있고, 얻어진 결과에 따라 설계 데이타를 보정한다.
상술한 것처럼, 본 발명에 따르면, 소자 내장 기판을 제조할 때, 기판 위에 형성된 전자 부품은 그 설계 위치로부터 변위되게 되면, 이후 기판의 공정에서 사용되는 설계 데이타는 그 변위를 고려함으로써 보정되며, 잉크젯 기술을 사용하는비어 형성, 마스크리스 노광, 및 배선 패턴 형성은 보정된 설계 데이타를 기초하여 실행된다.
또한, 본 발명에 따르면, 잉크젯 기술을 사용하는 마스크리스 노광, 비어 형성, 및 배선 패턴 형성에 필요한 설계 데이타는 개개의 기판에 대해서 그리고 개개의 전자 부품 및 전자 부품의 각 단자에 대해서 동적으로 보정될 수 있기 때문에, 잉크젯 기술을 사용하는 최적의 마스크리스 노광, 최적의 비어 형성, 및 최적의 배선 패턴 형성을 항상 달성할 수 있다. 특히, 기판의 층수가 증가하더라도, 또는 배선 라인 폭이 감속하더라도, 상기 공정은 고정밀도로 실행될 수 있다. 예를 들어, 다층 소자 내장 기판의 경우에, 만약 노이즈 감소의 관점에서 급전 라인 바로 위의 층내의 디커플링 커패시터(decoupling capacitor)를 배치하려고 할 경우, 본 발명을 적용함으로써 많은 장점을 얻을 수 있다.
또한, 포토 마스크를 사용하는 종래 기술예와 비교하여 제조 수율을 급격하게 증가시키고, 포토마스크를 생산할 필요가 없어서 생산 비용도 감소시킬 수 있다.
또한, 본 발명에 따르면, 전자 부품이 실제로 형성되는 위치가 절연층으로 피복되기 전에 검출되므로, 이 단계에서 얻어진 변위 데이타가 동적 보정을 실행할 수 있는 변위 데이타의 최소치를 넘을 때 기판을 불량으로 판정하는 규정을 만들면, 동적 보정에 의해 치유될 수 없는 심각한 불량품을 완벽하게 제거할 수 있어서 제조 수율을 더욱 증가시킬 수 있다.

Claims (48)

  1. 기판이 제 1 절연층으로 피복되기 전에, 상기 기판의 표면 위에 형성된 제 1 전자 부품의 실제 위치를 검출하는 제 1 검출 단계;
    상기 제 1 전자 부품의 설계 위치와 상기 기판의 표면 상의 상기 제 1 전자 부품의 실제 위치 사이의 변위를 계산하여, 상기 변위를 제 1 변위 데이타로 유지하는 제 1 유지 단계; 및
    상기 기판이 상기 제 1 절연층으로 피복된 후에, 상기 기판을 처리하기 위해 사용되도록 설계 데이타를 상기 제 1 변위 데이타에 기초하여 보정하는 제 1 보정 단계를 포함하는 것을 특징으로 하는 전자 부품이 배선 기판 내에 내장된 소자 내장 기판을 제조하는 소자 내장 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 절연층으로 피복된 상기 기판에, 상기 제 1 보정 단계에서 보정된 상기 설계 데이타에 기초하여 마스크리스(maskless) 노광을 실행하는 제 1 마스크리스 노광 단계를 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  3. 제 1 항에 있어서,
    상기 제 1 절연층으로 피복된 상기 기판 위에 잉크젯함으로써, 상기 제 1 보정 단계에서 보정된 상기 설계 데이타에 기초하여 배선 패턴을 형성하는 제 1 직접패터닝 단계를 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  4. 제 1 항에 있어서,
    상기 제 1 절연층으로 피복된 상기 기판 내에, 상기 제 1 보정 단계에서 보정된 상기 설계 데이타에 기초하여 비어홀(via hole)을 형성하는 제 1 비어 형성 단계를 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  5. 제 1 항에 있어서,
    상기 기판이 제 2 절연층으로 피복되기 전에, 상기 제 1 전자 부품이 이미 내장된 상기 제 1 절연층의 표면 위에 형성된 제 2 전자 부품의 실제 위치를 검출하는 제 2 검출 단계;
    상기 제 2 전자 부품의 설계 위치와 상기 제 1 절연층의 표면 상의 상기 제 2 전자 부품의 실제 위치 사이의 변위를 계산하여, 상기 변위를 제 2 변위 데이타로 유지하는 제 2 유지 단계; 및
    상기 기판이 상기 제 2 절연층으로 피복된 후에, 상기 기판을 처리하기 위해 사용되도록 설계 데이타를 상기 제 2 변위 데이타에 기초하여 보정하는 제 2 보정 단계를 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  6. 제 1 항에 있어서,
    상기 기판이 제 2 절연층으로 피복되기 전에, 제 2 전자 부품이 그 위에 형성되고 상기 제 1 전자 부품이 이미 내장된, 상기 제 1 절연층의 표면의 화상을 촬영하는 제 1 촬상 단계;
    상기 제 2 전자 부품의 설계 위치와 상기 제 1 절연층의 표면을 촬상함으로써 얻어진 제 2 화상 데이타로부터 검출된 상기 제 2 전자 부품의 실제 위치 사이의 변위를 계산하여, 상기 변위를 제 2 변위 데이타로 유지하는 제 2 유지 단계; 및
    상기 기판이 상기 제 2 절연층으로 피복된 후에, 상기 기판을 처리하기 위해 사용되도록 설계 데이타를 상기 제 2 변위 데이타에 기초하여 보정하는 제 2 보정 단계를 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  7. 제 5 항에 있어서,
    상기 제 2 절연층으로 피복된 상기 기판에, 상기 제 2 보정 단계에서 보정된 상기 설계 데이타에 기초하여 마스크리스 노광을 실행하는 제 2 마스크리스 노광 단계를 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  8. 제 6 항에 있어서,
    상기 제 2 절연층으로 피복된 상기 기판에, 상기 제 2 보정 단계에서 보정된 상기 설계 데이타에 기초하여 마스크리스 노광을 실행하는 제 2 마스크리스 노광 단계를 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  9. 제 5 항에 있어서,
    상기 제 2 절연층으로 피복된 상기 기판 위에 잉크젯함으로써, 상기 제 2 보정 단계에서 보정된 상기 설계 데이타에 기초하여 배선 패턴을 형성하는 제 2 직접 패터닝 단계를 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  10. 제 6 항에 있어서,
    상기 제 2 절연층으로 피복된 상기 기판 위에 잉크젯함으로써, 상기 제 2 보정 단계에서 보정된 상기 설계 데이타에 기초하여 배선 패턴을 형성하는 제 2 직접 패터닝 단계를 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  11. 제 5 항에 있어서,
    상기 제 2 절연층으로 피복된 상기 기판 내에, 상기 제 2 보정 단계에서 보정된 상기 설계 데이타에 기초하여 비어홀을 형성하는 제 2 비어 형성 단계를 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  12. 제 6 항에 있어서,
    상기 제 2 절연층으로 피복된 상기 기판 내에, 상기 제 2 보정 단계에서 보정된 상기 설계 데이타에 기초하여 비어홀을 형성하는 제 2 비어 형성 단계를 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  13. 제 1 항에 있어서,
    상기 형성된 전자 부품의 단자의 실제 위치는, 상기 설계 데이타에서 상기 전자 부품의 단자에 접속되는 종단으로서 규정된 배선의 그 종단으로부터 변위되어 있을 때, 상기 제 1 보정 단계는 상기 전자 부품의 단자에 접속되는 상기 배선의 상기 종단을 상기 형성된 전자 부품의 실제 위치로 이동시킬 수 있도록 상기 설계 데이타를 보정하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  14. 제 1 항에 있어서,
    상기 형성된 전자 부품의 단자의 실제 위치는 상기 설계 데이타에 의해 특정된 위치로부터 변위되어 있고, 또다른 전자 부품의 단자에 접속하기 위해 사용되는 배선과 교차할 때, 상기 제 1 보정 단계는 상기 다른 전자 부품의 단자로부터 상기 배선을 떨어지게 이동시킬 수 있도록 상기 설계 데이타를 보정하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  15. 제 5 항에 있어서,
    상기 형성된 전자 부품의 단자의 실제 위치는, 상기 설계 데이타에서 상기 전자 부품의 단자에 접속되는 종단으로서 규정된 배선의 그 종단으로부터 변위되어 있을 때, 상기 제 2 보정 단계는 상기 전자 부품의 단자에 접속되는 상기 배선의 상기 종단을 상기 형성된 전자 부품의 실제 위치로 이동시킬 수 있도록 상기 설계 데이타를 보정하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  16. 제 5 항에 있어서,
    상기 형성된 전자 부품의 단자의 실제 위치는 상기 설계 데이타에 의해 특정된 위치로부터 변위되어 있고, 또다른 전자 부품의 단자에 접속하기 위해 사용되는 배선과 교차할 때, 상기 제 2 보정 단계는 상기 다른 전자 부품의 단자로부터 상기 배선을 떨어지게 이동시킬 수 있도록 상기 설계 데이타를 보정하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  17. 제 6 항에 있어서,
    상기 형성된 전자 부품의 단자의 실제 위치는, 상기 설계 데이타에서 상기 전자 부품의 단자에 접속되는 종단으로서 규정된 배선의 그 종단으로부터 변위되어 있을 때, 상기 제 2 보정 단계는 상기 전자 부품의 단자에 접속되는 상기 배선의 상기 종단을 상기 형성된 전자 부품의 실제 위치로 이동시킬 수 있도록 상기 설계 데이타를 보정하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  18. 제 6 항에 있어서,
    상기 형성된 전자 부품의 단자의 실제 위치는 상기 설계 데이타에 의해 특정된 위치로부터 변위되어 있고, 또다른 전자 부품의 단자에 접속하기 위해 사용되는 배선과 교차할 때, 상기 제 2 보정 단계는 상기 다른 전자 부품의 단자로부터 상기 배선을 떨어지게 이동시킬 수 있도록 상기 설계 데이타를 보정하는 것을 특징으로하는 소자 내장 기판의 제조 방법.
  19. 기판이 제 1 절연층으로 피복되기 전에, 제 1 전자 부품이 형성되는 상기 기판의 표면의 화상을 촬영하는 제 1 촬상 단계;
    상기 제 1 전자 부품의 설계 위치와 상기 기판의 표면을 촬상함으로써 얻어진 제 1 화상 데이타로부터 검출된 상기 제 1 전자 부품의 실제 위치 사이의 변위를 계산하여, 상기 변위를 제 1 변위 데이타로 유지하는 제 1 유지 단계; 및
    상기 기판이 상기 제 1 절연층으로 피복된 후에, 상기 기판을 처리하기 위해 사용되는 설계 데이타를 상기 제 1 변위 데이타에 기초하여 보정하는 제 1 보정 단계를 포함하는 것을 특징으로 하는 전자 부품이 배선 기판 내에 내장된 소자 내장 기판을 제조하는 소자 내장 기판의 제조 방법.
  20. 제 19 항에 있어서,
    상기 제 1 절연층으로 피복된 상기 기판에, 상기 제 1 보정 단계에서 보정된 상기 설계 데이타에 기초하여 마스크리스 노광을 실행하는 제 1 마스크리스 노광 단계를 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  21. 제 19 항에 있어서,
    상기 제 1 절연층으로 피복된 상기 기판 위에 잉크젯함으로써, 상기 제 1 보정 단계에서 보정된 상기 설계 데이타에 기초하여 배선 패턴을 형성하는 제 1 직접패터닝 단계를 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  22. 제 19 항에 있어서,
    상기 제 1 절연층으로 피복된 상기 기판 내에, 상기 제 1 보정 단계에서 보정된 상기 설계 데이타에 기초하여 비어홀을 형성하는 제 1 비어 형성 단계를 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  23. 제 19 항에 있어서,
    상기 기판이 제 2 절연층으로 피복되기 전에, 상기 제 1 전자 부품이 이미 내장된 상기 제 1 절연층의 표면 위에 형성된 제 2 전자 부품의 실제 위치를 검출하는 제 1 검출 단계;
    상기 제 2 전자 부품의 설계 위치와 상기 제 1 절연층의 표면 상의 상기 제 2 전자 부품의 실제 위치 사이의 변위를 계산하여, 상기 변위를 제 2 변위 데이타로 유지하는 제 2 유지 단계; 및
    상기 기판이 상기 제 2 절연층으로 피복된 후에, 상기 기판을 처리하기 위해 사용되도록 설계 데이타를 상기 제 2 변위 데이타에 기초하여 보정하는 제 2 보정 단계를 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  24. 제 19 항에 있어서,
    상기 기판이 제 2 절연층으로 피복되기 전에, 제 2 전자 부품이 그 위에 형성되고 상기 제 1 전자 부품이 이미 내장된, 상기 제 1 절연층의 표면의 화상을 촬영하는 제 2 촬상 단계;
    상기 제 2 전자 부품의 설계 위치와 상기 제 1 절연층의 표면을 촬상함으로써 얻어진 제 2 화상 데이타로부터 검출된 상기 제 2 전자 부품의 실제 위치 사이의 변위를 계산하여, 상기 변위를 제 2 변위 데이타로 유지하는 제 2 유지 단계; 및
    상기 기판이 상기 제 2 절연층으로 피복된 후에, 상기 기판을 처리하기 위해 사용되도록 설계 데이타를 상기 제 2 변위 데이타에 기초하여 보정하는 제 2 보정 단계를 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  25. 제 23 항에 있어서,
    상기 제 2 절연층으로 피복된 상기 기판에, 상기 제 2 보정 단계에서 보정된 상기 설계 데이타에 기초하여 마스크리스 노광을 실행하는 제 2 마스크리스 노광 단계를 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  26. 제 24 항에 있어서,
    상기 제 2 절연층으로 피복된 상기 기판에, 상기 제 2 보정 단계에서 보정된 상기 설계 데이타에 기초하여 마스크리스 노광을 실행하는 제 2 마스크리스 노광 단계를 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  27. 제 23 항에 있어서,
    상기 제 2 절연층으로 피복된 상기 기판 위에 잉크젯함으로써, 상기 제 2 보정 단계에서 보정된 상기 설계 데이타에 기초하여 배선 패턴을 형성하는 제 2 직접 패터닝 단계를 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  28. 제 24 항에 있어서,
    상기 제 2 절연층으로 피복된 상기 기판 위에 잉크젯함으로써, 상기 제 2 보정 단계에서 보정된 상기 설계 데이타에 기초하여 배선 패턴을 형성하는 제 2 직접 패터닝 단계를 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  29. 제 23 항에 있어서,
    상기 제 2 절연층으로 피복된 상기 기판 내에, 상기 제 2 보정 단계에서 보정된 상기 설계 데이타에 기초하여 비어홀을 형성하는 제 2 비어 형성 단계를 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  30. 제 24 항에 있어서,
    상기 제 2 절연층으로 피복된 상기 기판 내에, 상기 제 2 보정 단계에서 보정된 상기 설계 데이타에 기초하여 비어홀을 형성하는 제 2 비어 형성 단계를 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  31. 제 19 항에 있어서,
    상기 형성된 전자 부품의 단자의 실제 위치는, 상기 설계 데이타에서 상기 전자 부품의 단자에 접속되는 종단으로서 규정된 배선의 그 종단으로부터 변위되어 있을 때, 상기 제 1 보정 단계는 상기 전자 부품의 단자에 접속되는 상기 배선의 상기 종단을 상기 형성된 전자 부품의 실제 위치로 이동시킬 수 있도록 상기 설계 데이타를 보정하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  32. 제 19 항에 있어서,
    상기 형성된 전자 부품의 단자의 실제 위치는 상기 설계 데이타에 의해 특정된 위치로부터 변위되어 있고, 또다른 전자 부품의 단자에 접속하기 위해 사용되는 배선과 교차할 때, 상기 제 1 보정 단계는 상기 다른 전자 부품의 단자로부터 상기 배선을 떨어지게 이동시킬 수 있도록 상기 설계 데이타를 보정하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  33. 제 23 항에 있어서,
    상기 형성된 전자 부품의 단자의 실제 위치는, 상기 설계 데이타에서 상기 전자 부품의 단자에 접속되는 종단으로서 규정된 배선의 그 종단으로부터 변위되어 있을 때, 상기 제 2 보정 단계는 상기 전자 부품의 단자에 접속되는 상기 배선의 상기 종단을 상기 형성된 전자 부품의 실제 위치로 이동시킬 수 있도록 상기 설계 데이타를 보정하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  34. 제 23 항에 있어서,
    상기 형성된 전자 부품의 단자의 실제 위치는 상기 설계 데이타에 의해 특정된 위치로부터 변위되어 있고, 또다른 전자 부품의 단자에 접속하기 위해 사용되는 배선과 교차할 때, 상기 제 2 보정 단계는 상기 다른 전자 부품의 단자로부터 상기 배선을 떨어지게 이동시킬 수 있도록 상기 설계 데이타를 보정하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  35. 제 24 항에 있어서,
    상기 형성된 전자 부품의 단자의 실제 위치는, 상기 설계 데이타에서 상기 전자 부품의 단자에 접속되는 종단으로서 규정된 배선의 그 종단으로부터 변위되어 있을 때, 상기 제 2 보정 단계는 상기 전자 부품의 단자에 접속되는 상기 배선의 상기 종단을 상기 형성된 전자 부품의 실제 위치로 이동시킬 수 있도록 상기 설계 데이타를 보정하는 것을 특징으로 하는 소자 내장 기판의 제조 방법.
  36. 제 24 항에 있어서,
    상기 형성된 전자 부품의 단자의 실제 위치는 상기 설계 데이타에 의해 특정된 위치로부터 변위되어 있고, 또다른 전자 부품의 단자에 접속하기 위해 사용되는 배선과 교차할 때, 상기 제 2 보정 단계는 상기 다른 전자 부품의 단자로부터 상기 배선을 떨어지게 이동시킬 수 있도록 상기 설계 데이타를 보정하는 것을 특징으로하는 소자 내장 기판의 제조 방법.
  37. 기판이 절연층으로 피복되기 전에, 상기 기판의 표면 위에 형성된 전자 부품의 실제 위치를 검출하는 검출 수단;
    상기 전자 부품의 설계 위치와 상기 기판의 표면 상의 상기 전자 부품의 실제 위치 사이의 변위를 계산하여, 상기 변위를 변위 데이타로 유지하는 유지 수단; 및
    상기 기판이 상기 절연층으로 피복된 후에, 상기 기판을 처리하기 위해 사용되도록 설계 데이타를 상기 변위 데이타에 기초하여 보정하는 보정 수단을 포함하는 것을 특징으로 하는 전자 부품이 배선 기판 내에 내장된 소자 내장 기판을 제조하는 소자 내장 기판의 제조 장치.
  38. 제 37 항에 있어서,
    상기 절연층으로 피복된 상기 기판에, 상기 보정 수단에 의해 보정된 상기 설계 데이타에 기초하여 마스크리스 노광을 실행하는 마스크리스 노광 수단을 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 장치.
  39. 제 37 항에 있어서,
    상기 절연층으로 피복된 상기 기판 위에 잉크젯함으로써, 상기 보정 수단에 의해 보정된 상기 설계 데이타에 기초하여 배선 패턴을 형성하는 직접 패터닝 수단을 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 장치.
  40. 제 37 항에 있어서,
    상기 절연층으로 피복된 상기 기판 내에, 상기 보정 수단에 의해 보정된 상기 설계 데이타에 기초하여 비어홀을 형성하는 비어 형성 수단을 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 장치.
  41. 제 37 항에 있어서,
    상기 형성된 전자 부품의 단자의 실제 위치는, 상기 설계 데이타에서 상기 전자 부품의 단자에 접속되는 종단으로서 규정된 배선의 그 종단으로부터 변위되어 있을 때, 상기 보정 수단은 상기 전자 부품의 단자에 접속되는 상기 배선의 상기 종단을 상기 형성된 전자 부품의 실제 위치로 이동시킬 수 있도록 상기 설계 데이타를 보정하는 것을 특징으로 하는 소자 내장 기판의 제조 장치.
  42. 제 37 항에 있어서,
    상기 형성된 전자 부품의 단자의 실제 위치는 상기 설계 데이타에 의해 특정된 위치로부터 변위되어 있고, 또다른 전자 부품의 단자에 접속하기 위해 사용되는 배선과 교차할 때, 상기 보정 수단은 상기 다른 전자 부품의 단자로부터 상기 배선을 떨어지게 이동시킬 수 있도록 상기 설계 데이타를 보정하는 것을 특징으로 하는 소자 내장 기판의 제조 장치.
  43. 기판이 절연층으로 피복되기 전에, 전자 부품이 형성되는 상기 기판의 표면의 화상을 촬영하는 촬상 수단;
    상기 전자 부품의 설계 위치와 상기 기판의 표면을 촬상함으로써 얻어진 화상 데이타로부터 검출된 전자 부품의 실제 위치 사이의 변위를 계산하여, 상기 변위를 변위 데이타로 유지하는 유지 수단; 및
    상기 기판이 상기 절연층으로 피복된 후에, 상기 기판을 처리하기 위해 사용되는 설계 데이타를 상기 변위 데이타에 기초하여 보정하는 보정 수단을 포함하는 것을 특징으로 하는 전자 부품이 배선 기판 내에 내장된 소자 내장 기판을 제조하는 소자 내장 기판의 제조 장치.
  44. 제 43 항에 있어서,
    상기 절연층으로 피복된 상기 기판에, 상기 보정 수단에 의해 보정된 상기 설계 데이타에 기초하여 마스크리스 노광을 실행하는 마스크리스 노광 수단을 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 장치.
  45. 제 43 항에 있어서,
    상기 절연층으로 피복된 상기 기판 위에 잉크젯함으로써, 상기 보정 수단에 의해 보정된 상기 설계 데이타에 기초하여 배선 패턴을 형성하는 직접 패터닝 수단을 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 장치.
  46. 제 43 항에 있어서,
    상기 절연층으로 피복된 상기 기판 내에, 상기 보정 수단에 의해 보정된 상기 설계 데이타에 기초하여 비어홀을 형성하는 비어 형성 수단을 더 포함하는 것을 특징으로 하는 소자 내장 기판의 제조 장치.
  47. 제 43 항에 있어서,
    상기 형성된 전자 부품의 단자의 실제 위치는, 상기 설계 데이타에서 상기 전자 부품의 단자에 접속되는 종단으로서 규정된 배선의 그 종단으로부터 변위되어 있을 때, 상기 보정 수단은 상기 전자 부품의 단자에 접속되는 상기 배선의 상기 종단을 상기 형성된 전자 부품의 실제 위치로 이동시킬 수 있도록 상기 설계 데이타를 보정하는 것을 특징으로 하는 소자 내장 기판의 제조 장치.
  48. 제 43 항에 있어서,
    상기 형성된 전자 부품의 단자의 실제 위치는 상기 설계 데이타에 의해 특정된 위치로부터 변위되어 있고, 또다른 전자 부품의 단자에 접속하기 위해 사용되는 배선과 교차할 때, 상기 보정 수단은 상기 다른 전자 부품의 단자로부터 상기 배선을 떨어지게 이동시킬 수 있도록 상기 설계 데이타를 보정하는 것을 특징으로 하는 소자 내장 기판의 제조 장치.
KR1020030046073A 2002-07-09 2003-07-08 전자 부품이 배선 기판 내에 내장된 소자 내장 기판을고정밀도로 용이하게 제조하기 위한 소자 내장 기판의제조 방법 및 장치 KR101011684B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00200055 2002-07-09
JP2002200055 2002-07-09
JPJP-P-2002-00352440 2002-12-04
JP2002352440A JP4190269B2 (ja) 2002-07-09 2002-12-04 素子内蔵基板製造方法およびその装置

Publications (2)

Publication Number Publication Date
KR20040005659A true KR20040005659A (ko) 2004-01-16
KR101011684B1 KR101011684B1 (ko) 2011-01-31

Family

ID=29738466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030046073A KR101011684B1 (ko) 2002-07-09 2003-07-08 전자 부품이 배선 기판 내에 내장된 소자 내장 기판을고정밀도로 용이하게 제조하기 위한 소자 내장 기판의제조 방법 및 장치

Country Status (5)

Country Link
US (2) US7793412B2 (ko)
EP (1) EP1381080A3 (ko)
JP (1) JP4190269B2 (ko)
KR (1) KR101011684B1 (ko)
TW (1) TWI327449B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100882261B1 (ko) * 2007-07-25 2009-02-06 삼성전기주식회사 인쇄회로기판의 제조 방법 및 장치
KR101130914B1 (ko) * 2006-03-31 2012-03-28 인텔 코포레이션 박막 캐패시터 및 그 제조 방법과 컴퓨팅 시스템
KR102026163B1 (ko) * 2019-07-02 2019-09-27 김복문 반도체 패키지의 배선 보정방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1622435A1 (en) * 2004-07-28 2006-02-01 ATOTECH Deutschland GmbH Method of manufacturing an electronic circuit assembly using direct write techniques
US7353598B2 (en) * 2004-11-08 2008-04-08 Alien Technology Corporation Assembly comprising functional devices and method of making same
US7615479B1 (en) 2004-11-08 2009-11-10 Alien Technology Corporation Assembly comprising functional block deposited therein
JP4207917B2 (ja) * 2005-04-01 2009-01-14 セイコーエプソン株式会社 多層構造基板の製造方法
JP2006332094A (ja) 2005-05-23 2006-12-07 Seiko Epson Corp 電子基板の製造方法及び半導体装置の製造方法並びに電子機器の製造方法
US20070290196A1 (en) * 2005-07-08 2007-12-20 Samsung Sdi Co., Ltd. Organic light emitting display device and method for manufacturing the organic light emitting display device
US7877866B1 (en) * 2005-10-26 2011-02-01 Second Sight Medical Products, Inc. Flexible circuit electrode array and method of manufacturing the same
DE102006009723A1 (de) * 2006-03-02 2007-09-06 Siemens Ag Verfahren zum Herstellen und planaren Kontaktieren einer elektronischen Vorrichtung und entsprechend hergestellte Vorrichtung
JP2008021843A (ja) * 2006-07-13 2008-01-31 Seiko Epson Corp 配線基板の製造方法、多層配線基板の製造方法
DE102006040728A1 (de) * 2006-08-31 2008-03-13 Siemens Ag Verfahren und Vorrichtung zum Herstellen eines elektronischen Moduls
KR101448110B1 (ko) * 2007-12-10 2014-10-08 삼성전자 주식회사 반도체 소자 내장형 인쇄회로기판의 제조 방법
US8904315B2 (en) * 2007-12-17 2014-12-02 Nokia Corporation Circuit arrangements and associated apparatus and methods
JP2009194543A (ja) * 2008-02-13 2009-08-27 Panasonic Corp 撮像装置およびその製造方法
JP2009246271A (ja) * 2008-03-31 2009-10-22 Tdk Corp 電子素子内蔵基板への配線方法および電子素子内蔵基板の製造方法
US9165841B2 (en) * 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US9164404B2 (en) 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
JP2011035037A (ja) * 2009-07-30 2011-02-17 Sony Corp 回路基板の製造方法および回路基板
JP2011086880A (ja) * 2009-10-19 2011-04-28 Advantest Corp 電子部品実装装置および電子部品の実装方法
US9196509B2 (en) 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
US8799845B2 (en) 2010-02-16 2014-08-05 Deca Technologies Inc. Adaptive patterning for panelized packaging
KR101926423B1 (ko) * 2010-02-26 2018-12-07 마이크로닉 아베 패턴 정렬을 수행하기 위한 방법 및 장치
SG11201503242WA (en) * 2012-11-05 2015-05-28 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
JP5412002B1 (ja) 2013-09-12 2014-02-12 太陽誘電株式会社 部品内蔵基板
US9379041B2 (en) 2013-12-11 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fan out package structure
US9040316B1 (en) 2014-06-12 2015-05-26 Deca Technologies Inc. Semiconductor device and method of adaptive patterning for panelized packaging with dynamic via clipping
US10056304B2 (en) 2014-11-19 2018-08-21 Deca Technologies Inc Automated optical inspection of unit specific patterning
JP2017162895A (ja) * 2016-03-08 2017-09-14 株式会社ジェイデバイス 配線構造、プリント基板、半導体装置及び配線構造の製造方法
KR102513427B1 (ko) * 2016-04-26 2023-03-24 삼성전자주식회사 팬 아웃 패널 레벨 패키지 및 그의 제조 방법
US10714427B2 (en) * 2016-09-08 2020-07-14 Asml Netherlands B.V. Secure chips with serial numbers
US10157803B2 (en) 2016-09-19 2018-12-18 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment
US10573601B2 (en) 2016-09-19 2020-02-25 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment
WO2023135946A1 (ja) * 2022-01-12 2023-07-20 富士フイルム株式会社 パターンデータ生成装置、パターンデータ生成方法、プログラム、液体吐出装置及び機能性パターン形成基板製造システム

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835704A (en) 1986-12-29 1989-05-30 General Electric Company Adaptive lithography system to provide high density interconnect
US5103557A (en) * 1988-05-16 1992-04-14 Leedy Glenn J Making and testing an integrated circuit using high density probe points
US5019997A (en) 1989-06-05 1991-05-28 General Electric Company Adaptive lithography accommodation of tolerances in chip positioning in high density interconnection structures
JP3091214B2 (ja) 1990-05-11 2000-09-25 株式会社日立製作所 マルチチップ・モジュールの製造方法
US5386623A (en) * 1990-11-15 1995-02-07 Hitachi, Ltd. Process for manufacturing a multi-chip module
NL9400766A (nl) 1994-05-09 1995-12-01 Euratec Bv Werkwijze voor het inkapselen van een geintegreerde halfgeleiderschakeling.
KR0148733B1 (ko) 1995-04-27 1998-08-01 문정환 고체 촬상 소자용 패키지 및 그 제조방법
US5991699A (en) * 1995-05-04 1999-11-23 Kla Instruments Corporation Detecting groups of defects in semiconductor feature space
NL1003315C2 (nl) 1996-06-11 1997-12-17 Europ Semiconductor Assembly E Werkwijze voor het inkapselen van een geïntegreerde halfgeleiderschake- ling.
JP3687204B2 (ja) 1996-07-22 2005-08-24 松下電器産業株式会社 多層配線パターン形成方法
JPH11163499A (ja) 1997-11-28 1999-06-18 Nitto Boseki Co Ltd プリント配線板の製造方法及びこの製造方法によるプリント配線板
JP2000120678A (ja) 1998-10-16 2000-04-25 Koyo Seiko Co Ltd 直動形ガイド装置
JP2000323645A (ja) 1999-05-11 2000-11-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
FR2795234B1 (fr) 1999-06-15 2003-07-18 Gemplus Card Int Procede de fabrication de tout ou partie d'un dispositif electronique par jet de matiere
US6165658A (en) * 1999-07-06 2000-12-26 Creo Ltd. Nonlinear image distortion correction in printed circuit board manufacturing
JP2001044601A (ja) 1999-07-30 2001-02-16 Brother Ind Ltd プリント基板の配線パターン形成装置
JP4471244B2 (ja) 1999-12-02 2010-06-02 イビデン株式会社 電子部品内蔵プリント基板の製造方法および、孔開け装置
JP3670917B2 (ja) * 1999-12-16 2005-07-13 新光電気工業株式会社 半導体装置及びその製造方法
JP4251421B2 (ja) 2000-01-13 2009-04-08 新光電気工業株式会社 半導体装置の製造方法
WO2001063991A1 (fr) * 2000-02-25 2001-08-30 Ibiden Co., Ltd. Carte a circuits imprimes multicouche et procede de production d'une carte a circuits imprimes multicouche
JP4854846B2 (ja) 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板の製造方法
US6379988B1 (en) 2000-05-16 2002-04-30 Sandia Corporation Pre-release plastic packaging of MEMS and IMEMS devices
US6407929B1 (en) * 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
JP4413448B2 (ja) 2001-04-25 2010-02-10 古河電気工業株式会社 光モジュールへのフェルール固定方法及びフェルールの把持部材

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101130914B1 (ko) * 2006-03-31 2012-03-28 인텔 코포레이션 박막 캐패시터 및 그 제조 방법과 컴퓨팅 시스템
KR100882261B1 (ko) * 2007-07-25 2009-02-06 삼성전기주식회사 인쇄회로기판의 제조 방법 및 장치
US8535547B2 (en) 2007-07-25 2013-09-17 Samsung Electro-Mechanics Co., Ltd. Printed circuit board manufacturing system and manufacturing method thereof
KR102026163B1 (ko) * 2019-07-02 2019-09-27 김복문 반도체 패키지의 배선 보정방법
TWI772829B (zh) * 2019-07-02 2022-08-01 金福文 半導體封裝之佈線校正方法

Also Published As

Publication number Publication date
KR101011684B1 (ko) 2011-01-31
EP1381080A3 (en) 2005-08-03
US7793412B2 (en) 2010-09-14
US20040049912A1 (en) 2004-03-18
TWI327449B (en) 2010-07-11
US20080110021A1 (en) 2008-05-15
US7707713B2 (en) 2010-05-04
JP4190269B2 (ja) 2008-12-03
JP2004096058A (ja) 2004-03-25
TW200403015A (en) 2004-02-16
EP1381080A2 (en) 2004-01-14

Similar Documents

Publication Publication Date Title
KR101011684B1 (ko) 전자 부품이 배선 기판 내에 내장된 소자 내장 기판을고정밀도로 용이하게 제조하기 위한 소자 내장 기판의제조 방법 및 장치
US7351915B2 (en) Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same
US7520755B2 (en) Method of forming solder mask and wiring board with solder mask
US5407763A (en) Mask alignment mark system
US6896998B2 (en) Pattern forming method
JP3687204B2 (ja) 多層配線パターン形成方法
WO2005086553A1 (ja) 多層基板の製造方法
CN101291562B (zh) 电容器及其制造方法
US8341833B2 (en) Method for manufacturing printed wiring board
EP1766675A1 (en) Method of manufacture of electronic or functional devices
KR100688708B1 (ko) 인쇄회로기판의 제조방법
US11706873B2 (en) Method for manufacturing multilayer wiring substrate
JP4311157B2 (ja) 半導体装置用基板の製造方法
TWI535682B (zh) 承載裝置、包括該承載裝置之配置、及用於圖案化包括至少一個陶瓷層之層堆疊之方法
JP3234418U (ja) コンポーネントキャリア構造の制限された非線形変形補償での位置合わせ
KR20030008529A (ko) 수동소자를 갖는 인쇄회로기판의 제조방법
JP2004296804A (ja) 多層回路配線板及びその製造方法
JP2897365B2 (ja) 配線基板の製造方法
JPH05291735A (ja) プリント配線基板
KR100890332B1 (ko) 반도체 장치 제조 방법
TWI411373B (zh) 多層基板金屬線路結構
JPH11289151A (ja) 回路基板に於ける表面保護層の形成法 及びその為の露光マスク
KR20100072829A (ko) 노광 시스템 및 노광 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 10