CN101291562B - 电容器及其制造方法 - Google Patents

Abstract

本发明公开了一种电容器以及制造该电容器的方法。该电容器可以包括基板、形成在基板的一个侧面上的聚合物层、选择性地形成在聚合物层之上的电路图案、以及与电路图案对应的二氧化钛纳米片。本发明的实施例可以在基板中提供平整度，并且使基板上的铜保持它作为电极的功能性，与此同时增加附着到二氧化钛纳米片的粘附力。因此，可以在图案化的基板上以期望的形状、层数、和厚度实现二氧化钛纳米片。

Description

电容器及其制造方法

相关申请交叉参考

本申请要求于2007年4月18日提交至韩国知识产权局的韩国专利申请No.10-2007-0037740的权益，其公开内容整体结合于此作为参考。

技术领域

本发明涉及电容器以及制造该电容器的方法。

背景技术

随着近来电子产业中的技术发展，各个技术领域被积极地结合在一起，以努力满足用户对于更轻、更薄、且更紧凑的产品的需求以及对于随处可在的服务的需求。

基于个体发展或商业化研究成果，在各个领域中可以看到电气技术、电子技术和通讯技术以及电子材料和器件方面的独立或综合的发展。

在这些各种各样的技术中，作为实现更轻、更薄、且更紧凑产品方面的现有技术功能性的方法以及在电子器件中利用现有技术材料的方法，数字IC(集成电路)芯片被赋予更高的工作频率和更低的工作电压。

并且，用于去除切换噪声(switching noise)的低阻抗去耦电容器变得日益重要。

去耦电容器越接近IC芯片就越能够降低阻抗。因而，已经具有很多关于在IC上形成电容器的技术的报告。

在使用芯片外(off-chip)电容器的情况下，电容器可以附着于PCB或IC封装件。在此，由于从芯片延伸至电容器的引线长度，因而可能会发生寄生电感，这可能会引起高频特性方面的问题。

在用于在硅上形成晶体管的工艺过程中形成电容器还可能会引起如下问题。

首先，用于芯片内的电极的材料可能具有高电阻值，使得难以生产出具有10或更高Q值的电容器。其次，在芯片内部制造无源器件必然需要复杂的制造工艺，这增加了加工成本，并因此增加了每单位面积的成本。

因此，与各种电路设计技术的发展同步，已经出现了对于加强去耦功能并增加生产效率的材料加工技术的需求。

近来，已经出现了具有高介电常数的新材料以及用于在低温下形成这些材料的各种方法。在将这些材料应用于PCB工艺时，相对于基板上的其他器件和电路，这些材料要可以根据需要来布线并设计。

然而，在多种情况下，仅关注于这些材料作为基本电容器的功能，该基本电容器通过将电极附着在两个端上形成，而在用于将该材料应用于介电材料制成的PCB的结构和方法方面仍存在问题。

首先，由于用作印刷电路板中的核心板材料的覆铜箔层压板具有低平整度(flatness)，所以在将介电材料叠置在表面上时可能会产生问题。

并且，由于覆铜箔层压板的铜(Cu)与介电材料之间具有低粘附力，所以可能需要昂贵的薄膜沉积工艺，该工艺使用铂(Pt)、金(Au)等。

并且，在某些情况下，介电材料可能无法被图案化成期望的形式，从而使得它可能不能作为电子材料来使用。

发明内容

本发明提供一种电容器以及一种制造该电容器的方法，其中，提高了印刷电路板中覆铜箔层压板的平整度，增加了铜与介电材料之间的粘附力，并且介电材料可被图案化成期望的形式。

本发明的一个方面提供了一种电容器，该电容器包括基板、形成在基板的一侧上的聚合物层、选择性地形成在聚合物层之上的电路图案、以及对应于该电路图案的二氧化钛纳米片。

基板可以是覆铜箔层压板。电容器可以进一步包括粘附层，该粘附层可以介于基板的一侧与聚合物层之间，以将聚合物层附着于基板的该侧。

电容器可以包括介于聚合物层与电路图案之间的种子层，其中，可以通过溅射方法形成种子层。

电容器可以包括对应于电路图案的钛(Ti)层，该钛层可介于电路图案与二氧化钛纳米片之间，以将二氧化钛纳米片附着于电路图案。可以通过溅射方法形成钛层，并且钛层可以形成为200至300nm的厚度。

本发明的另一方面提供一种制造电容器的方法，该方法包括：在基板之上形成聚合物层、在聚合物层之上形成镀层、通过选择性地去除镀层来形成电路图案、以及在电路图案之上叠置与该电路图案对应的二氧化钛纳米片。

在此，基板可以是覆铜箔层压板。

形成聚合物层可以包括通过将粘附层介于基板与聚合物层之间而将聚合物层附着于基板。在某些实施例中，在形成聚合物层后，该方法可以进一步包括对聚合物层的表面进行等离子体处理以用于预处理。

在进行等离子体处理后，该方法可以进一步包括在聚合物层之上叠置种子层，这可以通过溅射方法进行。

形成电路图案的操作可以包括：在镀层之上叠置第一耐电镀抗蚀剂并选择性地去除第一耐电镀抗蚀剂，蚀刻露出的镀层，并剥离在去除之后残余的第一耐电镀抗蚀剂。

叠置二氧化钛纳米片的操作可以包括：在除电路图案之外的部分之上叠置第二耐电镀抗蚀剂，在电路图案和第二耐电镀抗蚀剂之上涂覆钛层，去除涂覆有钛层的第二耐电镀抗蚀剂以使得形成表面上涂覆有钛层的电路图案，以及将二氧化钛纳米片附着于涂覆有钛层的电路图案以使得二氧化钛纳米片与电路图案对应。

在此，可以通过溅射方法进行钛层的涂覆。

本发明的其他方面和优点将会在随后的描述中部分地阐述，并且将会通过该描述而部分地显而易见，或者可以通过本发明的实施而获知。

附图说明

图1是根据本发明实施例的电容器的横截面视图。

图2是用于制造根据本发明实施例的电容器的方法的流程图。

图3A、图3B、图3C、图3D、图3E、图3F、图3G、图3H、图3I、图3J、以及图3K是表示用于制造根据本发明实施例的电容器的方法的流程图的横截面视图。

具体实施方式

下面将参照附图更详细地描述根据本发明某些实施例的电容器以及制造该电容器的方法。不论图号如何，以相同的参考标号表示那些相同或相应的元件，并且省略多余的解释。

图1是根据本发明实施例的电容器的横截面视图。在图1中，示出了环氧树脂层1、基板2、铜层3、粘附层5、聚合物层7、种子层9、电路图案12、钛层17、以及二氧化钛纳米片19。

该具体实施例中的基板2可以是覆铜箔层压板(CCL)，在该基板中铜层3叠置在环氧树脂层1的两个侧面上。在覆铜箔层压板中，根据铜箔的制造工艺，可将铜层3制成为在一个侧面上具有粗糙的表面而在另一个侧面上具有光滑表面。在该具体实施例中，覆铜箔层压板的一个侧面被限定为粗糙侧面。

因为覆铜箔层压板的露出的表面可能是粗糙表面，所以在将纳米级二氧化钛纳米片19叠置在覆铜箔层压板上时，粗糙的突起可能会使得不能在该表面之上实现完全的叠置。

因此，为了解决这个问题，可以将聚合物层7介于基板2的一个侧面(即，基板2的粗糙表面)与二氧化钛纳米片19之间以保持基板的平整度。适合在基板2中提供平整度目的的聚合物材料可以以膜的形式叠置，以形成聚合物层7并降低覆铜箔层压板的该表面上的粗糙度。

在基板2的该表面与聚合物层7之间可以附加地包括粘附层5，以将聚合物层7附着于基板2的该表面。非常薄的膜形式的聚合物粘附片(该片不会显著增加厚度)可以用作粘附层5。

在叠置之前，可以在足够高的温度下处理用作基板材料的聚合物层7并且保持其稳定，以获得令人满意的热膨胀性能。

在通过在插入有粘附层5的覆铜箔层压板的表面上形成聚合物层7来使基板2平整后，可以将等离子体处理作为预处理应用于聚合物层7的表面。通过应用等离子体处理，可以以稳定的方式将用于进行电镀的种子层9(该层将会在随后进一步详细描述)附着于聚合物层7上。

如果不应用等离子体处理，就可能难以在种子层9与聚合物层7之间实现高的粘附性，这可能引起可靠性问题。

种子层9可以介于聚合物层7与电路图案12之间。可以使用溅射方法形成种子层9，但是本发明并不限于此，并且应该理解，可以采用能够使本领域的技术人员容易地形成种子层9的其他方法。

如图所示，可以通过在种子层9之上进行电镀以生长镀层并且随后选择性地去除该镀层来形成电路图案12。与将二氧化钛纳米片19直接叠置在基板2的表面上的情况相比，通过在电路图案12之上叠置二氧化钛纳米片19(该二氧化钛纳米片将会在随后进一步地详细描述)，可以克服由表面粗糙度引起的不能有效地叠置纳米片19的问题。

对应于电路图案12的钛层17可以介于电路图案12与后面描述的二氧化钛纳米片19之间，以将二氧化钛纳米片19附着于电路图案12。

二氧化钛纳米片19由TiO₂制成，因此难以附着于覆铜箔层压板(即，基板材料)的铜(Cu)表面。因而，可以插入钛层17的薄膜，以使得铜表面能够保持电极的基本功能性，与此同时提供粘附性。

在此，在于聚合物层7上进行的等离子体处理的效果失去之前，可以使用溅射方法形成钛层17。

钛层17可具有约200至300nm的厚度。当在钛层17上形成二氧化钛纳米片19时，由于组元之间的非常高的亲和力，因而可以有助于叠置并且可以获得一定的粘附等级。

二氧化钛纳米片19可以叠置在钛层17之上，该钛层可以对应于电路图案12来叠置，因此，二氧化钛纳米片19可以对应于电路图案12来叠置。

显而易见地，对应于电路图案12的二氧化钛纳米片19可被直接叠置，或者可通过在涂覆有钛层的镀层上叠置二氧化钛纳米片19并随后选择性地去除二氧化钛纳米片19以露出聚合物层7来实现。

可以通过将二氧化钛薄片颗粒吸附到基板上作为层来形成二氧化钛纳米片19，以实现二氧化钛纳米片19的超薄膜。

因而，可以将二氧化钛纳米片19图案化成期望的形状，并且可以根据叠置工艺来调整层数和厚度。由于二氧化钛纳米片19(其具有高的介电常数)可在期望的区域中形成为期望的形状，因此它可应用于需要具有高介电常数材料的各种电材料。

具体地，不仅可以在诸如硅片的高精度半导体材料上制造电介质，而且可以在使用诸如铜的典型电极材料的PCB板上制造电介质。

更加具体地，通过采用将无源器件嵌入在基板的内层中的方法可以有效地解决在多层结构PCB上表面安装无源器件的有限区域问题。在此，为了提供电性能(该性能无法通过传统材料的简单嵌入来提供)，可能需要薄膜形式的高介电材料。

可在低温下容易地实现具有高介电常数的纳米片的叠置，而无需使用在用于传统的非晶态电介质的溅射、原子层沉积、或者脉冲激光沉积等方法中所采用的昂贵的薄膜沉积设备。而且，可以使用具有高介电常数的纳米片来容易地将多个板结构介电层形成为期望的形状，这可以有效地用在制造构件化嵌入式(component-embedded)PCB中。

图2是用于制造根据本发明实施例的电容器的方法的流程图，而图3A至图3K是表示用于制造根据本发明实施例的电容器的方法的流程图的横截面视图。在图3A至3K中，示出了环氧树脂层1、基板2、铜层3、粘附层5、聚合物层7、种子层9、镀层11、电路图案12、第一耐电镀抗蚀剂13、第二耐电镀抗蚀剂15、钛层17、以及二氧化钛纳米片19。

本发明的一个方面提供了制造电容器的方法，该方法使用将无源器件嵌入印刷电路板内部的方法，使用具有高介电常数的薄膜二氧化钛纳米片来实现对期望数量的层的图案化，并且在增加粘附性的同时为覆铜箔层压板提供平整度。

为了制造根据该实施例的电容器，首先，可以准备基板2，如图3A所示，该基板可通过在环氧树脂层1的两个侧面上叠置铜层3而制成。尽管在该具体实施例中的基板2是包括环氧树脂层1和铜层3的覆铜箔层压板，但基板2不限于这一结构。

如图所示，由于用于制造基板2的工艺，铜层3在一个侧面上可以形成为粗糙表面，而铜层3在另一个侧面上可以形成为光滑表面。可以对覆铜箔层压板的露出的粗糙表面进行后续工艺。因此，当将二氧化钛纳米片19(随后描述)直接叠置在基板2的粗糙表面上时，纳米级的纳米片可能不会完美地叠置在基板的该表面之上。

为了解决这个问题，可以在基板2的一个侧面上形成聚合物层7(100)。首先，如图3B中所示，可以在基板2上形成粘附层5。即，可以通过将粘附层5插入基板2与聚合物层7之间而将聚合物层7附着于基板2(102)。

在此，非常薄的膜形式的聚合物粘附层(其不会显著地增加厚度)可用作粘附层5。

接下来，如图3C中所示，可以在粘附层5上形成聚合物层7。通过形成聚合物层7，可以降低基板2的粗糙度，并且可以使基板2更平坦。

聚合物层7可以由酰亚胺或环氧树脂的聚合物形成，并且可以以膜的形式叠置，以使得不会造成铜表面的厚度的显著增加。

接下来，可以在聚合物层7的表面上进行等离子体处理作为预处理(110)。通过应用等离子体处理，可以将用于进行电镀的金属种子层9安全地附着于聚合物层7。这可在聚合物层7与种子层9之间提供粘附力，并从而可增加可靠性。

与主要在传统半导体工艺中使用的CMP(化学-机械抛光技术)相比，或者与利用电镀工艺原理的EP(电解抛光技术)相比，使用聚合物层7使基板2变平的技术可提供更平坦的基底。

此外，使用这种干法附着工艺(dry attachment process)可使污染物的排放最小化，污染物的排放不可避免地出现在诸如EP或CMP的湿法工艺中。并且，通过使用廉价聚合物材料的干法附着，可以制造用于廉价纳米级薄膜叠层的聚合物层7。

最后，根据该实施例制造的聚合物层7可以用于将纳米片叠置在典型的PCB材料上，该叠置在之前可能只能用在诸如传统晶片的昂贵聚合物层上。

接下来，可以使用溅射方法在聚合物层7之上叠置种子层9(120)。如图3D中所示，可以将种子层9叠置在聚合物层7之上，以形成将用作电极的镀层11。

可以在所叠置的种子层9之上进行电镀，以生长镀层11(130)。如图3E中所示，通过形成镀层11(其中镀层11可以是铜层)，与在基板2的一个侧面上的铜层3相比，可以获得更精细的表面平整度，从而可以有效地叠置随后描述的二氧化钛纳米片19。

可以选择性地去除所形成的镀层11以形成电路图案12(140)。首先，如图3F中所示，可以在镀层11之上叠置第一耐电镀抗蚀剂13并对应于电路图案12选择性地去除该第一耐镀抗蚀剂(142)。在此，第一耐电镀抗蚀剂13可以是干膜。

更具体地，在涂覆第一耐电镀抗蚀剂13之后，可以使用包括期望图案的掩膜通过UV曝光形成该期望图案。可以通过显影工艺去除用于形成图案的区域之外的部分。

没有被去除的残留膜可以是待设置二氧化钛纳米片19的目标区域。

接下来，如图3G中所示，可以对通过选择性地去除第一耐电镀抗蚀剂13而未受到保护的露出的镀层11进行蚀刻(144)，并且可以剥离第一耐电镀抗蚀剂13(146)。以这种方式，如图3G中所示，可以实现电路图案12(二氧化钛纳米片19将会被叠置于该电路图案)。

接下来，可以叠置二氧化钛纳米片19，该二氧化钛纳米片与电路图案12成对应关系(150)。如图3H中所示，可以将第二耐电镀抗蚀剂15叠置在电路图案12外部的部分上(152)。明显地，第二耐电镀抗蚀剂15可以与上述第一耐电镀抗蚀剂13具有相同材料。

可以使用溅射方法在电路图案12和第二耐电镀抗蚀剂15之上涂覆薄膜钛层17(154)。可以如图3I中所示的那样形成钛层17，其中，在进行了上述的形成聚合物层7的操作之后，可以在保持等离子体处理的用于增加附着到种子层9的粘附性效果的同时通过溅射方法形成钛层17。

更具体地，可在光掩膜中形成铜蚀刻图案的倒像(reversedimage)。随后，可以通过附着干膜、附着掩膜、并进行曝光和显影来覆盖除将要叠置二氧化钛纳米片19的那些区域之外的区域。然后，可以在基板的整个表面之上形成钛层17，以在二氧化钛纳米片19与电路图案12的铜之间提供粘附力。

二氧化钛纳米片19由TiO₂制成，因此难以附着于铜表面。因而，可以插入钛层17的薄膜，该薄膜使得铜表面能够保持电极的基本功能性，且与此同时增加与二氧化钛纳米片19的组元的亲和力以增加粘附力。

钛层17可具有约200至300nm的厚度。如果厚度小于200nm，则可能难以在电路图案12与二氧化钛纳米片19之间保持足够的粘附力，然而如果厚度大于300nm，则可能难以实现薄膜电介质。

接下来，可以去除涂覆有钛层17的第二耐电镀抗蚀剂层15，从而可以形成表面上涂覆有钛层17的电路图案12(156)。如图3J中所示，可以在用于剥离第二耐电镀抗蚀剂15的工艺过程中去除未叠置有二氧化钛纳米片19的区域中的钛层17。

因为形成在第二耐电镀抗蚀剂15之上的钛层17的厚度可能非常薄，并且无法承受从外部渗入的剥离液(stripping liquid)，所以位于将会形成二氧化钛纳米片19的区域之外的钛层17可以因此完全被去除。

最后，与涂覆有钛层17的电路图案12对应，可以附着二氧化钛纳米片19(158)。如图3K中所示，通过在图案化的电路图案12之上叠置二氧化钛纳米片19，可以以稳定的方式在期望区域中形成纳米片介电薄膜，在该期望区域中，纳米片介电薄膜可以以期望层数和厚度来实现。

根据前面所述的本发明的某些实施例，可以叠置聚合物层以在基板中提供平整度，并且可以叠置钛(Ti)层，使得基板上的铜(Cu)能够保持它作为电极的功能性，与此同时增加附着到二氧化钛纳米片的粘附力。因此，可以在图案化的基板上以期望的形状、层数、和厚度实现二氧化钛纳米片。

尽管已经参照具体实施例详细地描述了本发明的精神，但是这些实施例仅用于示例目的且并不限制本发明。应该理解，在不背离本发明的范围和精神的前提下，本领域的技术人员可以改变或修改这些实施例。因而，在所附权利要求中可以发现上述那些实施例之外的多个实施例。

Claims (15)

1.一种电容器，包括：

基板，所述基板为具有一粗糙侧面的覆铜箔层压板；

聚合物层，形成在所述基板的所述粗糙侧面上；

电路图案，选择性地形成在所述聚合物层之上；以及

二氧化钛纳米片，与所述电路图案对应。

2.根据权利要求1所述的电容器，进一步包括：

粘附层，介于所述基板的一个侧面与所述聚合物层之间，所述粘附层被构造成将所述聚合物层附着于所述基板的所述粗糙侧面。

3.根据权利要求1所述的电容器，进一步包括：

种子层，介于所述聚合物层与所述电路图案之间。

4.根据权利要求3所述的电容器，其中，所述种子层通过溅射方法形成。

5.根据权利要求1所述的电容器，进一步包括：

钛(Ti)层，与所述电路图案对应并介于所述电路图案与所述二氧化钛纳米片之间，所述钛层被构造成将所述二氧化钛纳米片附着于所述电路图案。

6.根据权利要求5所述的电容器，其中，所述钛层通过溅射方法形成。

7.根据权利要求5所述的电容器，其中，所述钛层具有200至300nm的厚度。

8.一种制造电容器的方法，所述方法包括：

在基板的粗糙侧面之上形成聚合物层，所述基板为具有所述粗糙侧面的覆铜箔层压板；

在所述聚合物层之上形成镀层；

通过选择性地去除所述镀层来形成电路图案；以及

在所述电路图案之上叠置二氧化钛纳米片，所述二氧化钛纳米片与所述电路图案对应。

9.根据权利要求8所述的方法，其中，所述聚合物层的形成包括：

通过在所述基板与所述聚合物层之间设置粘附层而将所述聚合物层附着于所述基板。

10.根据权利要求8所述的方法，在形成所述聚合物层之后，进一步包括：

在所述聚合物层的表面上进行等离子体处理以用于预处理。

11.根据权利要求10所述的方法，在进行所述等离子体处理之后，且在所述聚合物层之上形成镀层之前，进一步包括：

在所述聚合物层之上叠置种子层。

12.根据权利要求11所述的方法，其中，通过溅射方法进行所述种子层的叠置。

13.根据权利要求8所述的方法，其中，所述电路图案的形成包括：

在所述镀层之上叠置第一耐电镀抗蚀剂并选择性地去除所述第一耐电镀抗蚀剂；

蚀刻露出的镀层；以及

剥离在去除后残留的所述第一耐电镀抗蚀剂。

14.根据权利要求13所述的方法，其中，所述二氧化钛纳米片的叠置包括：

在除所述电路图案之外的部分之上叠置第二耐电镀抗蚀剂；

在所述电路图案和所述第二耐电镀抗蚀剂之上涂覆钛层；

去除涂覆有所述钛层的所述第二耐电镀抗蚀剂，从而所述电路图案被形成为在其表面上涂覆有钛层；以及

将所述二氧化钛纳米片附着于涂覆有所述钛层的所述电路图案，从而所述二氧化钛纳米片与所述电路图案对应。

15.根据权利要求14所述的方法，其中，通过溅射方法进行所述钛层的涂覆。

Images