JP2008270804A - キャパシタ及びその製造方法 - Google Patents
キャパシタ及びその製造方法 Download PDFInfo
- Publication number
- JP2008270804A JP2008270804A JP2008106013A JP2008106013A JP2008270804A JP 2008270804 A JP2008270804 A JP 2008270804A JP 2008106013 A JP2008106013 A JP 2008106013A JP 2008106013 A JP2008106013 A JP 2008106013A JP 2008270804 A JP2008270804 A JP 2008270804A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- circuit pattern
- polymer layer
- capacitor according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims abstract description 102
- 229920000642 polymer Polymers 0.000 claims abstract description 59
- 239000002135 nanosheet Substances 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000010410 layer Substances 0.000 claims description 156
- 238000007747 plating Methods 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 30
- 238000010030 laminating Methods 0.000 claims description 17
- 239000012790 adhesive layer Substances 0.000 claims description 14
- 238000004544 sputter deposition Methods 0.000 claims description 14
- 238000009832 plasma treatment Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 abstract description 12
- 230000001070 adhesive effect Effects 0.000 abstract description 12
- 239000010949 copper Substances 0.000 description 27
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 18
- 229910052802 copper Inorganic materials 0.000 description 16
- 239000000463 material Substances 0.000 description 14
- 239000010408 film Substances 0.000 description 9
- 239000004593 Epoxy Substances 0.000 description 7
- 238000011161 development Methods 0.000 description 7
- 230000018109 developmental process Effects 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000003475 lamination Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000012776 electronic material Substances 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
- B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/10—Metal-oxide dielectrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0315—Oxidising metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
- H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nanotechnology (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
【課題】基板の平坦化を具現することができ、基板におけるＣｕの電極機能を維持しながら、チタニアナノシートとの接着力を向上することができ、パターニングされた基板上に所望の形状、層数、及び厚さを有するチタニアナノシートを具現することができる、キャパシタ及びその製造方法を提供する。
【解決手段】本発明によるキャパシタは、基板と、基板の一面に形成される高分子層と、高分子層に選択的に形成される回路パターンと、回路パターンに対応するチタニアナノシートを含むことを特徴とする。
【選択図】図２
【解決手段】本発明によるキャパシタは、基板と、基板の一面に形成される高分子層と、高分子層に選択的に形成される回路パターンと、回路パターンに対応するチタニアナノシートを含むことを特徴とする。
【選択図】図２
Description
本発明は、キャパシタ及びその製造方法に関する。
最近、電子産業の技術発達に伴い、軽薄短小及びユビキタスへの実現に関する消費者の 欲求が強くなり、多様な分野での技術の結合が盛んである。
このような技術的欲求に応えるため、電気、電子、通信技術、電子素材及び部品における多様な技術発展は、個別的発達と市場展望に基づいた研究開発とをベースにして、多様な分野で個別的または統合的に行われている。
これらの多様な技術中、特に、軽薄短小電子製品において、先端機能の発現とともに、その設計の基本的なベースとなる先端素材の電子部品化に対する現実化を可能とさせる方法の一例として、近年のデジタルＩＣチップが挙げられる。これは、以前と比べ動作周波数はさらに高周波化され、動作電圧は低くなったので、安定した電源を供給することができる。
また、スイッチングノイズを除去するために、低インピーダンスのデカップリングキャパシタに対する必要性が高まっている。
デカップリングキャパシタは、ＩＣチップに近接するほど、インピーダンスを低めることができるので、ＩＣ上にこれらキャパシタを形成する技術に関する報告が多数出ている。
オフチップキャパシタを用いるとき、キャパシタをプリント基板（ＰＣＢ）やＩＣパッケージに取り付けて使用するが、この場合、チップからこれらキャパシタまでの電線の長さに応じる寄生インダクタンスのため、高周波特性が低下する問題がある。
また、シリコンを用いてトランジスタを形成する工程中、キャパシタを形成する場合に、次のような二つの問題点が生じる。
先ず、チップ内部の電極材料として使っている物質の抵抗値が高いことから、製作されたキャパシタのＱ値が１０以上であるキャパシタを生産することが困難である。また、チップ内部に受動素子を設ける場合には、製作工程が複雑であるため工程費が増加することから、単位面積当たりコストが増加するという問題点が発生する。
したがって、多様な回路設計に対する技術発達とともに、デカップリングの機能向上及び生産効率を高めることができる素材工程技術が要求されている。
近年、高誘電率の新規材料の登場とともに、この材料を低温から形成できるようにする多様な方法が提案されている。これらの素材をＰＣＢ工程に採用するときには、基板回路上に既存の他の部品とともに所望する配線やデザインが可能になるべきである。
しかし、提案されている多くの素材は、両端の電極付着による基本的なキャパシタとしての役割だけに集中しており、誘電材料をＰＣＢ上に作製できる構造や方法については以下のような問題点がある。
先ず、ＰＣＢ上のコア材料として用いられる銅張積層板の平坦度が低いため、表面に誘電材料を積層する際に問題が生じる。
また、銅張積層板のＣｕと誘電材料との接着力が低いため、Ｐｔ、Ａｕなどの高価の薄膜蒸着が必要となる。
また、誘電材料を所望の形態にパターニングすることができないため、電子素材として用いることが困難である。
こうした従来技術の問題点に鑑み、本発明は、プリント基板（ＰＣＢ）での銅張積層板の平坦度を高め、かつ、Ｃｕと誘電材料との接着力を高めて、誘電材料を所望の形態にパターニングすることができるキャパシタ及びその製造方法を提供することを目的とする。
本発明の一実施形態によれば、基板と、基板の一面に形成される高分子層と、高分子層に選択的に形成される回路パターンと、回路パターンに対応して設けられたチタニアナノシートのパターンを含むキャパシタが提供される。
基板は、銅張積層板であり、基板の一面と高分子層との間に、高分子層を基板の一面に接着させる接着剤層をさらに含むことができる。
高分子層と回路パターンとの間に、シード層をさらに含むことができ、シード層は、スパッタリング方法で形成されてもよい。
回路パターンに対応し、回路パターンとチタニアナノシートとの間にＴｉ層をさらに含むことができ、Ｔｉ層は、スパッタリング方法で形成されてもよく、Ｔｉ層の厚さは、２００〜３００ｎｍであることが好ましい。
本発明の他の実施形態によれば、基板に高分子層を形成するステップと、高分子層にメッキ層を形成するステップと、メッキ層を選択的に除去して回路パターンを形成するステップと、回路パターンに対応してチタニアナノシートのパターンを積層するステップを含むキャパシタの製造方法が提供される。
ここで、基板は銅張積層板であることが好ましい。
高分子層の形成ステップは、接着剤層を用いて、高分子層を基板に接着させるステップを含むことができ、高分子層の形成ステップ以降に、プラズマ処理ステップをさらに含むことができる。
プラズマ処理ステップ以降に、スパッタリング方法で高分子層にシード層を積層するステップをさらに含むことができる。
回路パターンの形成ステップは、メッキ層に第１メッキレジストを積層し、選択的に除去するステップと、露出されたメッキ層をエッチングするステップと、除去後に残っている第１メッキレジストを剥離するステップを含むことができる。
チタニアナノシート積層ステップは、回路パターンの以外の部分に第２メッキレジストを積層するステップと、回路パターンと第２メッキレジストにＴｉ層を塗布するステップと、Ｔｉ層が塗布された第２メッキレジストを選択的に除去するステップと、Ｔｉ層が塗布された回路パターンに対応してチタニアナノシートを接着させるステップを含むことができる。
ここで、Ｔｉ層の塗布ステップは、スパッタリング方法で形成されてもよい。
前述した以外の他の実施形態、特徴、利点が以下の図面、本発明の特許請求の範囲、及び発明の詳細な説明から明確になるだろう。
本発明の好ましい実施例によれば、高分子層を積層することにより基板を平坦にすることができ、Ｔｉ層を積層することにより基板におけるＣｕの電極機能を維持し、かつチタニアナノシートとの接着力を向上することができ、パターニングされた基板上に所望の形状、層数、及び厚さを有するチタニアナノシートを作製することができる。
以下、本発明の実施形態に係るキャパシタ及びその製造方法を添付図面を参照して詳細に説明する。同一かつ対応する構成要素は、同一の図面番号を付し、これに対する重複説明は省略する。
図１は、本発明の一実施形態によるキャパシタを示す断面図である。図１を参照すると、エポキシ層１、基板２、銅張層３、接着剤層５、高分子層７、シード層９、回路パターン１２、Ｔｉ層１７、及びチタニアナノシート１９が示されている。
本実施形態での基板２とは、エポキシ層１の両面に銅張層３が積層された銅張積層板（ＣＣＬ）のことを意味する。ＣＣＬにおいて銅張層３は、銅箔の製造工程上、一面の粗い面と他面の滑らかな面とで構成され得る。本実施形態では、銅張積層板の粗い面を第一面と定義する。
露出される銅張積層板の第一面が粗い面であるので、後述するナノメートルスケールのチタニアナノシート１９を銅張積層板に積層する際に、粗い突起のため、表面の完全な積層ができないという問題点がある。
したがって、これを補うために、基板２の粗い面の一面とチタニアナノシート１９との間に高分子層７を介在させて、基板２の平坦度を維持できるようにする。高分子層７は、基板２の平坦度を確保するために、ポリマー材料をフィルム形態に積層したものであって、これにより、銅張積層板の一面の粗さを緩和させることができる。
このとき、基板２の一面と高分子層７との間に、高分子層７を基板２の一面に接着させる接着剤層５をさらに含むことができる。接着剤層５としては、あまり厚くならないように、非常に薄い薄膜形態の高分子接着シートを使用すればよい。
また、基板材料としての高分子層７は、所定の熱膨張特性を満たすために、積層の前に高温で充分に処理して、安定した状態を維持するようにする。
銅張積層板の一面に接着剤層５を介在して高分子層７を積層することにより、基板２の平坦化を維持した後に、高分子層７表面の前処理のために、プラズマ処理を行うことができる。プラズマ処理をすることから、高分子層７上にメッキのための後述するシード（seed）層９が安定に付着できる。
プラズマ処理を実施しないと、シード層９と高分子層７との間の高い接着力を得ることができないため、信頼性に問題が生じるおそれがある。
シード層９は、高分子層７と回路パターン１２との間に、スパッタリング方法で形成できるが、これに限定されず、当業者が容易に実施できる他の方法で形成できることは勿論である。
シード層９を電解メッキしてメッキ層を形成し、図１に示すように、メッキ層を選択的に除去して回路パターン１２を形成することができる。回路パターン１２に後述するチタニアナノシート１９を積層することにより、基板２の一面に直接チタニアナノシート１９を積層することに比べて、表面の粗さによりナノシート１９の効果的な積層ができなかった問題点を解決することができる。
Ｔｉ層１７は、回路パターン１２に対応し、回路パターン１２に後述するチタニアナノシート１９を接着させる役割をする。
チタニアナノシート１９は、ＴｉＯ２からなるため、基板材料であるＣＣＬのＣｕ表面上には付着できない。このＣｕの表面特性を、電極の基本的な機能を維持しながらも、接着力を持つように、チタニアナノシート１９と回路パターン１２との間に薄膜のＴｉ層１７が設けられている。
このとき、高分子層７に施したプラズマ前処理の効果が消える前に、Ｔｉ層１７をスパッタリング方法で形成する。
また、Ｔｉ層１７は、約２００〜３００ｎｍの厚さであることが好ましく、Ｔｉ層１７にチタニアナノシート１９を形成すると、構成成分間の親和度が非常に高くなり、積層が容易にできるだけでなく、接着力も共に確保することができる。
チタニアナノシート１９は、回路パターン１２に対応して積層されたＴｉ層１７に積層されるので、結果的に回路パターン１２に対応してチタニアナノシート１９を積層することができる。
回路パターン１２に対応するチタニアナノシート１９を直接積層することもでき、Ｔｉ層１７が塗布されたメッキ層にチタニアナノシート１９を積層した後に、高分子層７が選択的に露出されるように除去することにより、回路パターン１２に対応するチタニアナノシート１９を積層することもできる。
チタニアナノシート１９は、チタニア薄片粒子を基板にレイヤとして吸着させて形成することができ、超薄膜のチタニアナノシート１９を作製することもできる。
したがって、チタニアナノシート１９を所望する形状にパターニングすることができ、積層工程に応じて所望する層数や厚さを調節することができる。これにより、高誘電率のチタニアナノシート１９を所望の領域に所望する形状に形成することができるため、高誘電率の材料を必要とする多様な電気素材に適用することが可能になる。
特に、シリコンウェハのような半導体用高純度の精密な材料だけでなく、Ｃｕのような一般の電極素材を使うＰＣＢ上にも所望する誘電形態で製造できるという長所がある。
より具体的には、多層構造のＰＣＢ上に表面実装される受動素子の領域限界の問題点を、受動素子を基板内層に内蔵する工法を適用して効果的に解決することができる。このとき、既存材料の単純内蔵だけでは解決できなかった電気的特性を解決するために、薄膜形態の高誘電率の素材を必ず使用することになる。
高誘電率のナノシートの積層は、既存の非晶質誘電体のスパッタリング、原子層の蒸着またはパルスレーザー蒸着法のような高費用の薄膜蒸着装備を使用する代わりに、低温からも容易に積層することができる。また、高誘電率を有するナノシートを用いて板状構造で、かつ、所望する多層の形状に容易に誘電層を形成できるので、受動素子の内蔵ＰＣＢの製造に効果的に使用できる。
図２は、本発明の一実施形態に係るキャパシタの製造方法を示すフローチャートであり、図３は、本発明の一実施形態に係るキャパシタの製造方法を示す工程図である。図３を参照すると、エポキシ層１、基板２、銅張層３、接着剤層５、高分子層７、シード層９、メッキ層１１、回路パターン１２、第１メッキレジスト１３、第２メッキレジスト１５、Ｔｉ層１７、及びチタニアナノシート１９が示されている。
本発明は、プリント基板（ＰＣＢ）に受動素子の内蔵化工法及び薄膜形態の高誘電率を有するチタニアナノシートを用いて、所望する層数やパターニングを作製することができ、銅張積層板の平坦化を確保し、接着力を補強することができるキャパシタの製造方法を提供する。
すなわち、本実施形態に係るキャパシタを製造するためには、先ず、図３の（ａ）に示すように、エポキシ層１とその両面に積層された銅張層３とで構成された基板２を提供する。本実施形態の基板２は、エポキシ層１と銅張層３とで構成された銅張積層板であると定義するものの、これに限定されるものではない。
図３の（ａ）に示されているように、基板２の製造工程上、一面の銅張層３は粗い面で、他面の銅張層３は滑らかな面で構成され得る。銅張積層板は、粗い面が露出されて、次の工程を行う。したがって、基板２の一面である粗い面に、後述するチタニアナノシート１９を直接積層すると、ナノメートルスケールのナノシートを基板表面上に完璧に積層できないという問題点が生じる。
これを補うために、ステップ１００で、基板２の一面に高分子層７を形成する。先ず、図３の（ｂ）に示すように、基板２に接着剤層５を形成する。すなわち、ステップ１０２で、基板２と後述する高分子層７との間に接着剤層５を介在させ、高分子層７を基板２に接着させる。
このとき、接着剤層５は、あまり厚くならないように、非常に薄い薄膜形態の高分子接着シートを使うことが好ましい。
次に、図３の（ｃ）に示すように、接着剤層５に高分子層７を形成する。高分子層７を形成することにより、基板２の粗さを緩和することができ、基板２の平坦度を確保することができる。
高分子層７は、イミドまたはエポキシからなったポリマーで形成され、フィルム形態で積層されて、銅箔表面の厚さを増加させないようにすることがよい。
次に、ステップ１１０で、高分子層７表面の前処理のためにプラズマ処理を行う。プラズマ処理をすることにより、高分子層７にメッキのための金属シード層９が安定に付着できるようになる。したがって、高分子層７とシード層９との接着力を確保することができ、信頼性を高めることができる。
一方、高分子層７を用いた基板２の平坦化技術は、従来の半導体工程で主に用いられている化学機械研磨（ＣＭＰ）やメッキ工程の原理を用いる電解研磨（ＥＰ）に比べて、より一層平坦な基底を得ることができる。
また、このような乾式接着工程を用いると、電解研磨（ＥＰ）や化学機械研磨（ＣＭＰ）のような湿式工程上、通常発生する汚染物質の排出を最小化できるという長所がある。また、低価の高分子材料の乾式接着技術を用いて、より低価のナノ薄膜積層のための高分子層７を製造することができる。
本実施形態から製造された高分子層７は、従来のウェハのような高価な高分子層にだけ可能であったナノシートの積層を、一般のＰＣＢ材料上でも可能とさせる。
その次に、ステップ１２０で、高分子層７にスパッタリング方法を用いてシード層９を積層する。図３の（ｄ）に示すように、高分子層７に電極機能のためのメッキ層１１を形成するために、シード層９を積層する。
ステップ１３０で、積層されたシード層９を電解メッキしてメッキ層１１を形成する。図３の（ｅ）に示すように、Ｃｕ層のメッキ層１１を形成することにより、基板２の一面の銅張層３に比べて、より精巧な表面平坦度を確保することができるので、後述するチタニアナノシート１９を効果的に積層できるようになる。
ステップ１４０で、形成されたメッキ層１１を選択的に除去して回路パターン１２を形成する。先ず、図３の（ｆ）に示すように、ステップ１４２で、メッキ層１１に第１メッキレジスト１３を積層し、回路パターン１２に対応して選択的に除去する。ここで、第１メッキレジスト１３は、ドライフィルムであることが好ましい。
具体的に、第１メッキレジスト１３を塗布し、所望する形状のパターンのマスクフィルムを用いて所望する形状にＵＶ露光することにより、所望のパターンを形成することができる。パターンの形成領域を除いた部分は、現像工程で除去される。
このとき、除去されずに残っているフィルムは、チタニアナノシート１９が積層されるターゲット領域になり得る。
次に、図３の（ｇ）に示すように、ステップ１４４で、選択的に除去された第１メッキレジスト１３で保護されていない露出したメッキ層１１をエッチングし、ステップ１４６で、第１メッキレジスト１３を剥離する。これにより、図３の（ｇ）に示すように、チタニアナノシート１９が積層される回路パターン１２を具現することができる。
次に、ステップ１５０で、回路パターン１２に対応するチタニアナノシート１９を積層する。図３の（ｈ）に示すように、ステップ１５２で、回路パターン１２以外の部分に第２メッキレジスト１５を積層する。このとき、第２メッキレジスト１５は、上述した第１メッキレジスト１３と同じ物質である。
ステップ１５４で、回路パターン１２と第２メッキレジスト１５とに、スパッタリング方法により薄膜のＴｉ層１７を塗布する。図３の（ｉ）に示すように、Ｔｉ層１７を形成することができるが、上述した高分子層７の形成ステップ以降に、シード層９の接着力を高めるためのプラズマ処理の効果が維持されている状態で、Ｔｉ層１７をスパッタリング方法で形成することができる。
より詳細には、Ｃｕエッチングパターンの逆像のイメージをフォトマスクで形成し、ドライフィルム付着、マスク付着、露光、現像などを経て、チタニアナノシート１９が積層される部分以外の領域をドライフィルムで覆い、基板全面にチタニアナノシート１９と回路パターン１２のＣｕとの間の接着力を確保するためのＴｉ層１７を形成する。
チタニアナノシート１９は、ＴｉＯ２からなっているため、Ｃｕ表面上に直接積層することは不可能である。したがって、回路パターン１２のＣｕが電極の機能を維持しながらも、チタニアナノシート１９の構成成分との親和度を高めて接着力を高めることができるＴｉ層１７を積層する。
このとき、Ｔｉ層１７の厚さは、２００〜３００ｎｍであることが好ましい。２００ｎｍ未満であると、回路パターン１２とチタニアナノシート１９との接着力を維持することができないこともあり、３００ｎｍを超過すると、薄膜の誘電材料として機能しなくなることもある。
次に、ステップ１５６で、表面にＴｉ層１７が塗布された回路パターン１２が形成されるように、Ｔｉ層１７が塗布された第２メッキレジスト１５を除去する。図３の（ｊ）に示すように、チタニアナノシート１９が積層されない領域のＴｉ層１７は、第２メッキレジスト１５の剥離工程により除去される。
このとき、第２メッキレジスト１５上に形成されたＴｉ層１７は、厚さが非常に薄くて、外部から浸透する剥離液を効果的に遮断することができないため、最終的にはチタニアナノシート１９が積層される領域以外のＴｉ層１７は完全に除去されることができる。
最後に、ステップ１５８で、チタニアナノシート１９をＴｉ層１７が塗布された回路パターン１２に対応するように接着する。図３の（ｋ）に示すように、パターニングされた回路パターン１２上にチタニアナノシート１９を積層することにより、ナノシート誘電膜を所望する領域上に安定に形成することができ、所望の層数や厚さを有するナノシート誘電膜を具現することができる。
前述した実施形態の以外の多くの実施形態が本発明の特許請求の範囲内に存在する。
１：エポキシ層
２：基板
３：銅張層
５：接着剤層
７：高分子層
９：シード層
１１：メッキ層
１２：回路パターン
１３：第１メッキレジスト
１５：第２メッキレジスト
１７：Ｔｉ層
１９：チタニアナノシート
２：基板
３：銅張層
５：接着剤層
７：高分子層
９：シード層
１１：メッキ層
１２：回路パターン
１３：第１メッキレジスト
１５：第２メッキレジスト
１７：Ｔｉ層
１９：チタニアナノシート
Claims (17)
- 基板と、
前記基板の一面に形成される高分子層と、
前記高分子層に選択的に形成される回路パターンと、
前記回路パターンに対応して設けられたチタニアナノシートのパターン、
とを含むキャパシタ。 - 前記基板は、銅張積層板であることを特徴とする請求項１に記載のキャパシタ。
- 前記基板の一面と前記高分子層との間に、前記高分子層を前記基板の一面に接着させる接着剤層をさらに含むことを特徴とする請求項１に記載のキャパシタ。
- 前記高分子層と前記回路パターンとの間に、シード層をさらに含むことを特徴とする請求項１に記載のキャパシタ。
- 前記シード層が、スパッタリング方法で形成されることを特徴とする請求項４に記載のキャパシタ。
- 前記回路パターンに対応し、前記回路パターンと前記チタニアナノシートとの間にＴｉ層をさらに含むことを特徴とする請求項１に記載のキャパシタ。
- 前記Ｔｉ層は、スパッタリング方法で形成されることを特徴とする請求項６に記載のキャパシタ。
- 前記Ｔｉ層の厚さは、２００〜３００ｎｍであることを特徴とする請求項６に記載のキャパシタ。
- 基板に高分子層を形成するステップと、
前記高分子層にメッキ層を形成するステップと、
前記メッキ層を選択的に除去して回路パターンを形成するステップと、
前記回路パターンに対応してチタニアナノシートのパターンを積層するステップ、
とを含むキャパシタの製造方法。 - 前記基板は、銅張積層板であることを特徴とする請求項９に記載のキャパシタの製造方法。
- 前記高分子層を形成するステップは、接着剤層を用いて、前記高分子層を前記基板に接着させるステップを含むことを特徴とする請求項９に記載のキャパシタの製造方法。
- 前記高分子層を形成するステップ以降に、プラズマ処理ステップをさらに含むことを特徴とする請求項９に記載のキャパシタの製造方法。
- 前記プラズマ処理ステップ以降に、前記高分子層にシード層を積層するステップをさらに含むことを特徴とする請求項１２に記載のキャパシタの製造方法。
- 前記シード層の積層ステップは、スパッタリング方法で行われることを特徴とする請求項１３に記載のキャパシタの製造方法。
- 前記回路パターンの形成ステップは、
前記メッキ層に第１メッキレジストを積層し、選択的に除去するステップと、
露出された前記メッキ層をエッチングするステップと、
除去後に残っている前記第１メッキレジストを剥離するステップ、
とを含むことを特徴とする請求項９に記載のキャパシタの製造方法。 - チタニアナノシートの積層ステップは、
前記回路パターンの以外の部分に第２メッキレジストを積層するステップと、
前記回路パターンと前記第２メッキレジストにＴｉ層を塗布するステップと、
前記Ｔｉ層が塗布された前記第２メッキレジストを選択的に除去するステップと、
前記チタニアナノシートを、前記Ｔｉ層が塗布された前記回路パターンに対応するように接着させるステップ、
とを含むことを特徴とする請求項１５に記載のキャパシタの製造方法。 - 前記Ｔｉ層の塗布ステップは、スパッタリング方法で行われることを特徴とする請求項１６に記載のキャパシタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2007-0037740 | 2007-04-18 | ||
| KR1020070037740A KR100851067B1 (ko) | 2007-04-18 | 2007-04-18 | 캐패시터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008270804A true JP2008270804A (ja) | 2008-11-06 |
| JP4734369B2 JP4734369B2 (ja) | 2011-07-27 |
Family
ID=39653828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008106013A Expired - Fee Related JP4734369B2 (ja) | 2007-04-18 | 2008-04-15 | キャパシタ及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8199456B2 (ja) |
| EP (1) | EP1983532B1 (ja) |
| JP (1) | JP4734369B2 (ja) |
| KR (1) | KR100851067B1 (ja) |
| CN (1) | CN101291562B (ja) |
| DE (1) | DE602008004004D1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10043707B2 (en) * | 2012-10-16 | 2018-08-07 | Qorvo Us, Inc. | Additive conductor redistribution layer (ACRL) |
| US9490323B2 (en) | 2014-06-13 | 2016-11-08 | Samsung Electronics Co., Ltd. | Nanosheet FETs with stacked nanosheets having smaller horizontal spacing than vertical spacing for large effective width |
| US9685564B2 (en) | 2015-10-16 | 2017-06-20 | Samsung Electronics Co., Ltd. | Gate-all-around field effect transistors with horizontal nanosheet conductive channel structures for MOL/inter-channel spacing and related cell architectures |
| KR101901697B1 (ko) | 2016-03-21 | 2018-11-07 | 삼성전기 주식회사 | 코일 장치의 제작 방법 및 코일 장치 |
| US10032856B1 (en) | 2017-01-24 | 2018-07-24 | International Business Machines Corporation | Nanosheet capacitor |
| KR102290337B1 (ko) * | 2018-06-29 | 2021-08-17 | 한국세라믹기술원 | 가스센서용 전극 제조방법 및 가스센서 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60170229A (ja) * | 1984-02-14 | 1985-09-03 | 松下電器産業株式会社 | 金属化フイルムコンデンサ |
| JPH01108161A (ja) * | 1987-10-19 | 1989-04-25 | Toray Ind Inc | チタニア薄膜の形成方法 |
| JPH02279520A (ja) * | 1989-04-20 | 1990-11-15 | Noboru Yoshimura | ＴｉＯ２薄膜形成方法 |
| JP2003158378A (ja) * | 2001-11-26 | 2003-05-30 | Hitachi Ltd | 多層回路基板を有する電子回路装置の製造方法 |
| JP2005093736A (ja) * | 2003-09-17 | 2005-04-07 | Ngk Spark Plug Co Ltd | 薄膜キャパシタ用セラミック基板及びその製造方法並びにこれを用いた薄膜キャパシタ |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1463989A (fr) * | 1965-11-15 | 1966-07-22 | Electronique & Automatisme Sa | Procédé de préparation d'oxyde de titane diélectrique et produits industriels nouveaux en résultant |
| JPH02203511A (ja) * | 1989-02-02 | 1990-08-13 | Matsushita Electric Ind Co Ltd | 薄膜コンデンサの形成方法 |
| US5219611A (en) * | 1991-09-30 | 1993-06-15 | Cornell Research Foundation, Inc. | Preparing densified low porosity titania sol gel forms |
| JPH0737754A (ja) * | 1993-07-16 | 1995-02-07 | Murata Mfg Co Ltd | 誘電体薄膜素子 |
| US5756395A (en) * | 1995-08-18 | 1998-05-26 | Lsi Logic Corporation | Process for forming metal interconnect structures for use with integrated circuit devices to form integrated circuit structures |
| US5736448A (en) * | 1995-12-04 | 1998-04-07 | General Electric Company | Fabrication method for thin film capacitors |
| US5920454A (en) * | 1997-02-11 | 1999-07-06 | Hokuriko Electric Industry Co., Ltd. | Capacitor-mounted circuit board |
| JP2000031387A (ja) * | 1998-07-14 | 2000-01-28 | Fuji Electric Co Ltd | 誘電体薄膜コンデンサの製造方法 |
| KR100376482B1 (ko) * | 1999-12-17 | 2003-03-17 | 삼성전기주식회사 | 캐패시터 내장형 인쇄회로기판 제조방법 |
| JP3513589B2 (ja) * | 2000-03-24 | 2004-03-31 | 独立行政法人物質・材料研究機構 | チタニア超薄膜およびその製造方法 |
| KR20020076695A (ko) * | 2001-03-30 | 2002-10-11 | 파츠닉(주) | 다층 인쇄회로기판 |
| US7279777B2 (en) * | 2003-05-08 | 2007-10-09 | 3M Innovative Properties Company | Organic polymers, laminates, and capacitors |
| US7186919B2 (en) * | 2004-08-16 | 2007-03-06 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board including embedded capacitors and method of manufacturing the same |
| JP2006072352A (ja) * | 2004-08-19 | 2006-03-16 | Rohm & Haas Electronic Materials Llc | プリント回路板を形成する方法 |
| JP2006147607A (ja) | 2004-11-16 | 2006-06-08 | Nec Toppan Circuit Solutions Inc | 印刷配線板及びその製造方法並びに半導体装置 |
| US7192654B2 (en) * | 2005-02-22 | 2007-03-20 | Oak-Mitsui Inc. | Multilayered construction for resistor and capacitor formation |
| KR100867038B1 (ko) * | 2005-03-02 | 2008-11-04 | 삼성전기주식회사 | 커패시터 내장형 인쇄회로기판 및 그 제조방법 |
-
2007
- 2007-04-18 KR KR1020070037740A patent/KR100851067B1/ko not_active IP Right Cessation
-
2008
- 2008-03-31 DE DE602008004004T patent/DE602008004004D1/de active Active
- 2008-03-31 EP EP08251275A patent/EP1983532B1/en not_active Ceased
- 2008-04-02 US US12/078,648 patent/US8199456B2/en not_active Expired - Fee Related
- 2008-04-15 JP JP2008106013A patent/JP4734369B2/ja not_active Expired - Fee Related
- 2008-04-16 CN CN2008100904693A patent/CN101291562B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60170229A (ja) * | 1984-02-14 | 1985-09-03 | 松下電器産業株式会社 | 金属化フイルムコンデンサ |
| JPH01108161A (ja) * | 1987-10-19 | 1989-04-25 | Toray Ind Inc | チタニア薄膜の形成方法 |
| JPH02279520A (ja) * | 1989-04-20 | 1990-11-15 | Noboru Yoshimura | ＴｉＯ２薄膜形成方法 |
| JP2003158378A (ja) * | 2001-11-26 | 2003-05-30 | Hitachi Ltd | 多層回路基板を有する電子回路装置の製造方法 |
| JP2005093736A (ja) * | 2003-09-17 | 2005-04-07 | Ngk Spark Plug Co Ltd | 薄膜キャパシタ用セラミック基板及びその製造方法並びにこれを用いた薄膜キャパシタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4734369B2 (ja) | 2011-07-27 |
| EP1983532B1 (en) | 2010-12-22 |
| US8199456B2 (en) | 2012-06-12 |
| CN101291562B (zh) | 2010-08-04 |
| KR100851067B1 (ko) | 2008-08-12 |
| CN101291562A (zh) | 2008-10-22 |
| DE602008004004D1 (de) | 2011-02-03 |
| EP1983532A1 (en) | 2008-10-22 |
| US20080259523A1 (en) | 2008-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4332533B2 (ja) | キャパシタ内蔵型プリント回路基板およびその製造方法 | |
| JP5322531B2 (ja) | 配線基板の製造方法 | |
| TWI302159B (ja) | ||
| JP4734369B2 (ja) | キャパシタ及びその製造方法 | |
| KR100691621B1 (ko) | 박막 커패시터 내장된 인쇄회로기판 제조방법 | |
| JP2017107971A (ja) | インダクタ部品 | |
| JP2006253656A (ja) | 多層キャパシタ内蔵型のプリント基板の製造方法 | |
| JP2018093061A (ja) | 電子部品及び電子部品製造方法 | |
| JP2008113002A (ja) | キャパシタ内蔵型印刷回路基板及びその製造方法 | |
| JP2011129665A (ja) | 積層配線基板の製造方法 | |
| JP2022159478A (ja) | キャパシタ内蔵ガラス回路基板及びキャパシタ内蔵ガラス回路基板の製造方法 | |
| WO2009131182A1 (ja) | フレックスリジッド配線基板とその製造方法 | |
| JP2007519235A (ja) | プリント回路誘電箔及び埋設キャパシタ | |
| US20120085574A1 (en) | Heat radiating substrate and method of manufacturing the same | |
| JP2011114233A (ja) | 積層配線基板とその製造方法 | |
| JP2009246100A (ja) | 電子部品及び電子部品モジュール | |
| JP2005045187A (ja) | 回路基板の製造方法、回路基板および多層回路基板 | |
| JP5171407B2 (ja) | 回路基板およびその製造方法並びに電子装置 | |
| JP2008172049A (ja) | チップ部品の製造方法 | |
| JP2007042989A (ja) | 薄膜エンベディッドキャパシタンス、その製造方法、及びプリント配線板 | |
| JP2018148086A (ja) | 貫通電極基板の製造方法及び貫通電極基板 | |
| KR100969785B1 (ko) | 커패시터를 갖는 기판 및 그 제조방법 | |
| JP2006229097A (ja) | コンデンサフィルム及びその製造方法 | |
| JP2009246110A (ja) | 電子部品及び電子部品モジュール | |
| JP4492071B2 (ja) | 配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101206 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110425 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |