KR100969785B1 - 커패시터를 갖는 기판 및 그 제조방법 - Google Patents

커패시터를 갖는 기판 및 그 제조방법 Download PDF

Info

Publication number
KR100969785B1
KR100969785B1 KR1020080072908A KR20080072908A KR100969785B1 KR 100969785 B1 KR100969785 B1 KR 100969785B1 KR 1020080072908 A KR1020080072908 A KR 1020080072908A KR 20080072908 A KR20080072908 A KR 20080072908A KR 100969785 B1 KR100969785 B1 KR 100969785B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
forming
capacitor
titania
Prior art date
Application number
KR1020080072908A
Other languages
English (en)
Other versions
KR20100011617A (ko
Inventor
김운천
임순규
임성택
정율교
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080072908A priority Critical patent/KR100969785B1/ko
Publication of KR20100011617A publication Critical patent/KR20100011617A/ko
Application granted granted Critical
Publication of KR100969785B1 publication Critical patent/KR100969785B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은 커패시터를 갖는 기판 및 그 제조방법에 관한 것이고, 보다 상세하게는 제1 전극의 친수처리부에 적층된 티타니아 나노시트를 유전막으로 하는 커패시터를 갖는 기판 및 그 제조방법에 관한 것이다. 본 발명에 따른 기판은 제1 전극의 친수처리부에 신뢰성있게 접속한 고유전율을 갖는 티타니아 나노시트가 유전막으로 작용하는 커패시터를 포함한다.
티타니아 나노시트, 커패시터, 기판, 타이타니아, 친수처리

Description

커패시터를 갖는 기판 및 그 제조방법{SUBSTRATE COMPRISING A CAPACITOR AND A METHOD OF MANUFACTURING THE SAME}
본 발명은 커패시터를 갖는 기판 및 그 제조방법에 관한 것이고, 보다 상세하게는 제1 전극의 친수처리부에 적층된 티타니아 나노시트를 유전막으로 하는 커패시터를 갖는 기판 및 그 제조방법에 관한 것이다.
최근의 전자산업에 대한 기술이 발전함과 동시에 첨단기능을 갖는 경박단소한 전자제품의 수요가 증가하고 있다.
이에 따라, 최근의 디지털 IC(integrated circuit)칩은 동작주파수가 더 고주파화되고, 동작전압이 낮아지면서 안정적인 전원의 공급을 할 수 있게 되고, 스위칭 노이즈(switching noise)를 제거하기 위한 낮은 임피던스(impedance) 디커플링 커패시터(decoupling capacitor)의 필요성이 중요해지고 있다.
디커플링 커패시터는 IC 칩에 근접할수록 임피던스를 낮출 수 있어 IC 위에 이들 커패시터를 형성하는 기술에 대한 보고가 많이 나오고 있다.
오프-칩 커패시터(off-chip capacitor)를 이용하는 경우 커패시터를 PCB나 IC 패키지에 부착하여 사용하는 경우 칩에서 이들 커패시터까지 전선 길이에 따른 기생 인덕턴스(parasitic inductance)로 인하여 고주파특성에서 문제점을 발생시킨다.
실리콘에서 트랜지스터(transistor)를 형성하는 공정 중에 커패시터를 형성하는 경우에도 칩 내부의 전극재료로 사용하는 물질의 저항 값이 크기 때문에, 제작된 커패시터의 Q값이 10 이상인 커패시터를 생산하기 어렵고 칩 내부에 수동소자를 만들 경우 제작공정이 복합하여 공정비가 증가하기 때문에 단위면적당 비용이 증가하는 문제점을 발생시킨다.
따라서, 다양한 회로설계 기술의 발달과 더불어 디커플링의 기능향상 및 생산 효율을 높이기 위한 소재 공정기술들을 요구하게 되었다.
최근에는 고유전율의 신규재료와 더불어 이를 저온에서 형성하는 것이 가능하게 하기 위한 다양한 방법들이 제안되고 있다. 그러나, 제안되고 있는 많은 소재의 경우 양단의 전극부착에 의한 기본적인 커패시터로서의 역할만을 집중하고, 유전재료의 PCB 기판상의 구현에 대한 구조나 방법에 대해서 문제점이 있는 실정이다. 특히, 인쇄회로기판 등에 회로층 형성재료로 사용되는 구리(Cu)는 유전재료와의 접착력이 낮기 때문에, Pt, Au 를 사용하는 고가의 박막증착을 요구하는 문제점이 있었다.
또한, 유전재료를 원하는 형태로 패터닝할 수 없어 전자소재로서의 구현이 불가능한 문제점이 있다.
본 발명은 상기와 같은 종래기술의 문제점을 극복하고자 창출된 것으로서, 고유전율을 갖는 티타니아 나노시트를 유전막으로 하는 커패시터를 갖는 기판 및 그 제조방법을 제안한다.
본 발명에 따른 커패시터를 갖는 기판은, 베이스기판 상부에 형성되고 상면에 친수처리부를 갖는 제1 전극; 상기 친수처리부 상에 적층된 티타니아 나노시트; 및 상기 티타니아 나노시트 상부에 형성된 제2 전극;을 포함하는 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 베이스기판은 실리콘 기판, 유리 기판, 폴리머 기판, 또는 세라믹 기판인 것에 있다.
본 발명의 바람직한 다른 특징으로서, 상기 제1 전극은 금속 또는 도전성 카본소재로 구성된 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 친수처리부는 산 처리부, 산소 플라즈마 처리부, 또는 오존 처리부인 것에 있다.
본 발명에 따른 커패시터를 갖는 기판의 제조방법은, (A) 베이스기판을 제공하는 단계; (B) 상기 베이스기판의 상부에 제1 전극을 형성하는 단계; (C) 상기 제1 전극의 상면에 친수처리 공정을 수행하는 단계; (D) 상기 제1 전극 상부에 티타 니아 나노시트를 적층하는 단계; 및 (E) 상기 티타니아 나노시트 상부에 제2 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 제1 전극을 형성하는 단계는, (ⅰ) 상기 베이스기판의 상면에 제1 전극층을 형성하는 단계; (ⅱ) 상기 제1 전극층 상부에 레지스트층을 적층 및 패터닝하는 단계; 및 (ⅲ) 상기 제1 전극층을 패터닝하는 단계;를 포함하는 것에 있다.
본 발명의 바람직한 다른 특징으로서, 상기 제1 전극을 형성하는 단계는, (ⅰ) 상기 베이스기판의 상면에 커패시터 형성용 개구부를 갖는 마스크를 형성하는 단계; 및 (ⅱ) 상기 개구부에 제1 전극을 형성하는 단계;를 포함하는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 친수처리 공정은 산 처리 공정, 산소 플라즈마 처리 공정, 또는 오존처리 공정인 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 제1 전극은 금속 또는 도전성 카본소재로 구성된 것에 있다.
본 발명에 따른 커패시터를 갖는 기판의 제조방법은, (A) 베이스기판을 제공하는 단계; (B) 상기 베이스기판의 상부에 제1 전극을 형성하는 단계; (C) 상기 제1 전극의 상부에 커패시터 형성용 개구부를 갖는 마스크를 형성하는 단계; (D) 상기 개구부로 노출된 제1 전극에 친수처리 공정을 수행하는 단계; (E) 상기 개구부로 노출된 제1 전극에 티타니아 나노시트를 적층하는 단계; 및 (F) 상기 티타니아 나노시트 상부에 제2 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 기판은 제1 전극의 친수처리부에 신뢰성있게 접속한 고유전율을 갖는 티타니아 나노시트가 유전막으로 작용하는 커패시터를 포함한다.
본 발명에 따른 제조방법에 의하면, 제1 전극이 티타니아 나노시트의 적층이 어려운 재료로 구성된 경우라도 제1 전극에 친수처리 공정을 수행함으로써 티타니아 나노시트를 신뢰성 있게 적층할 수 있다.
이하, 본 발명에 따른 커패시터를 갖는 기판 및 그 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
도 1은 본 발명의 바람직한 실시예에 따른 커패시터를 갖는 기판의 단면도이다. 도 1에 도시된 바와 같이, 본 발명은, 베이스기판(100) 상부에 형성되고 상면에 친수처리부(230)를 갖는 제1 전극(210), 상기 친수처리부(230) 상에 적층된 티타니아 나노시트(250), 및 상기 티타니아 나노시트(250) 상부에 형성된 제2 전극(290)을 포함하는 구성이다.
베이스기판(100)은 수동소자인 커패시터의 구비가 요구되는 전기 및 전자 부품으로 예를 들면, 실리콘 기판, 유리 기판, 폴리머 기판, 또는 세라믹 기판이 될 수 있다.
제1 전극(210)은 금속 또는 탄소나노튜브(CNT), 탄소나노섬유(fiber) 등의 도전성 카본소재로 구성될 수 있다. 이때, 도 1에는 특정 패턴을 갖는 제1 전극(210)이 도시되어 있으나, 이는 예시적인 것이고, 도 2에 도시된 것과 같이, 층상의 제1 전극(210)이 구성되는 것도 가능하다.
친수처리부(230)는 제1 전극(210)의 상면에 친수처리된 영역을 지칭한다. 도 1에는 친수처리부(230)가 일정한 두께(부피)를 갖는 구성으로 도시되었으나 이는 이해를 돕기 위한 것일 뿐이고, 친수처리부(230)는 제1 전극(210) 상면의 친수처리된 부분을 가리키며 별도의 부피를 갖지 않는 것으로 이해될 수 있다. 여기서, 친수처리부(230)는 웨트(Wet) 방식과 드라이(Dry) 방식을 포함한 일반적인 친수처리방법으로 친수처리된 영역으로서, 예를 들면, 산(acid) 처리부, 산소 플라즈마 처리부, 또는 오존 처리부가 될 수 있다.
티타니아 나노시트(250)(Titania Nano sheet)는 친수처리부(230) 상부에 형 성되며 커패시터의 유전막으로 작용한다.
티타니아 나노시트(250)는 티타니아 박편 입자를 기판에 레이어로 흡착시켜 형성될 수 있으며, 1 ㎚(10Å)인 초박막의 티타니아 나노시트(250)를 이용하여 원하는 두께의 유전막을 구현할 수 있다. 즉, 티타니아 나노시트(250)는 원하는 모양으로 패터닝될 수 있고, 적층공정의 횟수에 따라서 원하는 층수 및 두께를 조절할 수 있다. 이에 따라, 고유전율의 티타니아 나노시트(250)를 원하는 영역에 원하는 형상으로 형성할 수 있기 때문에 고유전율 재료를 필요로 하는 다양한 전기소재에 적용이 가능하다. 특히 실리콘 웨이퍼와 같은 반도체용 고순도 정밀의 재료뿐만 아니라 구리(Cu)와 같은 일반 전극 소재를 사용하는 PCB 기판상에도 원하는 유전형태를 제조할 수 있는 장점이 있다.
구체적으로, 다층 구조의 PCB 기판에 표면 실장되는 수동소자의 영역한계 문제점을 수동소자를 기판 내층에 내장하는 공법을 적용하여 효과적으로 해결할 수 있다. 또한, 고유전율을 갖은 나노시트를 이용하여 판상구조이며 다층의 원하는 형상으로 용이하게 유전층을 형성할 수 있어 수동소자 내장 PCB의 제조에 효과적으로 사용될 수 있다.
제2 전극(290)은 유전체로 사용되는 티타니아 나노시트(250) 상부에 형성되며, 제1 전극(210)과 유사하게 구리(Cu), 구리합금 등의 금속 또는 탄소나노튜브(CNT), 탄소나노섬유 등의 도전성 카본소재로 구성될 수 있으며, 또는 실버 페이스트(silver paste), 쿠퍼 페이스트(Copper Paste) 등의 도전성 접착제가 될 수 있 다.
본 실시예에 따른 기판은 제1 전극(210)의 친수처리부(230)에 신뢰성있게 접속한 고유전율을 갖는 티타니아 나노시트(250)가 유전막으로 작용하는 커패시터를 포함한다.
이하, 본 발명의 바람직한 실시예에 따른 커패시터를 갖는 기판의 제조방법에 대해 서술한다. 도 3 내지 도 10은 바람직한 제1 실시예에 따른 커패시터를 갖는 기판의 제조방법을 공정순서대로 도시한 도면이다.
먼저, 도 3에 도시된 바와 같이, 베이스기판(100)이 제공된다. 여기서 베이스기판(100)은 예를 들면, 실리콘 기판, 유리 기판, 폴리머 기판, 또는 세라믹 기판이 될 수 있다.
다음, 도 4에 도시된 바와 같이, 베이스기판(100) 상부에 제1 전극층(215)을 형성한다. 제1 전극층(215)은 상술한 바와 같이 그 자체로 제1 전극(210)으로 작용할 수 있는 것이지만, 본 실시예에서는 패터닝된 제1 전극(210)을 갖는 기판의 제조방법에 대해 서술하며, 제1 전극층(215)의 용어는 제1 전극(210)으로 패터닝되기 이전 상태를 지칭하는 용어로 사용된다. 여기서 제1 전극층(215)은 구리(Cu), 구리합금 등의 금속 또는 탄소나노튜브(CNT), 탄소나노섬유 등의 도전성 카본소재로 구성될 수 있다.
다음, 도 5에 도시된 바와 같이, 제1 전극층(215) 상부에 레지스트층(220)을 적층하고 패터닝한다. 여기서 레지스트층(220)은 드라이 필름 레지스트 또는 포토 레지스트가 될 수 있으며 공지의 방식으로 패터닝된다.
다음, 도 6에 도시된 바와 같이, 제1 전극층(215)을 패터닝하여 제1 전극(210)을 형성하고, 도 7에 도시된 바와 같이, 잔류한 레지스트층(220)을 제거한다.
다음, 도 8에 도시된 바와 같이, 제1 전극(210) 상부에 친수처리 공정을 수행한다. 여기서 친수처리 공정은 웨트(Wet) 방식과 드라이(Dry) 방식을 포함한 일반적인 친수처리 공정으로서, 예를 들면, 산 처리 공정, 산소 플라즈마 처리 공정, 또는 오존처리 공정이 될 수 있다. 이들 공정은 공지된 방식으로 수행되므로 상세한 설명은 생략한다. 친수처리 공정을 수행함으로써 제1 전극의 상면에 친수처리부(230)가 형성된다.
티타니아 나노시트(250)는 TiO2로 이루어져 있어, 특히 제1 전극(210)이 기판의 회로층 형성재료로 사용되는 구리(Cu)로 이루어지는 경우 제1 전극(210) 표면상에 부착이 잘 이루어지지 않는다. 따라서, 제1 전극(210) 상에 티타니아 나노시트(250)의 신뢰성 있는 접착을 위해 친수성의 티타니아 나노시트(250)가 적층될 제1 전극(210)의 상면에 친수처리 공정을 수행하는 것이다.
티타니아 나노시트(250)의 적층은, 기존의 비정질 유전체의 스퍼티링, 원자층 증착 또는 펄스 레이저 증착법과 같은 고비용의 박막 증착 장비 대신 저온에서도 쉽게 구현할 수 있다는 장점이 있다.
다음, 도 9에 도시된 바와 같이, 제1 전극(210) 상부에 티타니아 나노시 트(250)를 적층한다. 티타니아 나노시트(250)는 친수성이 강하기 때문에 친수처리된 제1 전극(210) 상부에 양호하게 적층될 수 있다. 상술한 바와 같이, 티타니아 나노시트(250)는 원하는 두께로 겹겹이 적층할 수 있다.
다음, 도 10에 도시된 바와 같이, 티타니아 나노시트(250) 상부에 제2 전극(290)을 형성한다. 제2 전극(290)을 형성하는 다양한 방식이 공지되어 있으며, 이들 중 어느 하나의 방식으로 제2 전극(290)을 형성할 수 있다. 본 실시예에서는 예를 들면, Au 스퍼터링으로 제2 전극(290)을 형성할 수 있다.
도 11 내지 도 17은 바람직한 제2 실시예에 따른 커패시터를 갖는 기판의 제조방법을 공정순서대로 도시한 도면이다. 본 실시예에 대하여 상술한 실시예와 중복되는 설명은 생략한다.
먼저, 도 11에 도시된 바와 같이, 베이스기판(100)이 제공된다. 여기서 베이스기판(100)은 예를 들면, 실리콘 기판, 유리 기판, 폴리머 기판, 또는 세라믹 기판이 될 수 있다.
다음, 도 12에 도시된 바와 같이, 베이스기판(100) 상부에 커패시터 형성용 개구부를 갖는 마스크(240)를 형성한다. 여기서 마스크(240)는 예를 들면, 금속, 드라이필름 레지스트(DFR), 포토 레지스트(PR)가 될 수 있으며 공지의 방식으로 패터닝된다.
다음, 도 13에 도시된 바와 같이, 개구부에 제1 전극(210)을 형성한다. 여기서 제1 전극(210)은 금속 또는 탄소나노튜브(CNT), 탄소나노섬유 등의 도전성 카본 소재로 구성될 수 있다.
다음, 도 14에 도시된 바와 같이, 제1 전극(210) 상부에 친수처리 공정을 수행한다. 여기서 친수처리 공정은 예를 들면, 산 처리 공정, 산소 플라즈마 처리 공정, 또는 오존처리 공정이 될 수 있으며, 이들 공정은 공지된 방식으로 수행되므로 상세한 설명은 생략한다. 친수처리 공정을 수행함으로써 제1 전극의 상면에 친수처리부(230)가 형성된다.
다음, 도 15에 도시된 바와 같이, 제1 전극(210) 상부에 티타니아 나노시트(250)를 적층한다. 티타니아 나노시트(250)는 친수성이 강하기 때문에 친수처리된 제1 전극(210) 상부에 양호하게 적층될 수 있다.
다음, 도 16에 도시된 바와 같이, 마스크(240)를 제거하고, 도 17에 도시된 바와 같이, 티타니아 나노시트(250) 상부에 제2 전극(290)을 형성한다.
한편, 본 실시예에서는 티타니아 나노시트(250)를 적층한 이후에 마스크(240)를 제거하는 것으로 도시 및 서술하였으나 이에 제한되는 것은 아니다. 마스크(240)는 제1 전극(210)을 형성한 이후 바로 제거될 수 있고 또는 친수처리 공정 이후에 제거될 수 있다. 즉, 제2 실시예에 따른 제조방법에서, 커패시터 형성용 개구부를 갖는 마스크(240)는 제1 전극(210)이 형성되는 공정 이후에는 언제든지 제거 가능하며, 이는 커패시터를 갖는 기판을 제조하는데 아무런 영향이 없다.
도 18 내지 도 24는 바람직한 제3 실시예에 따른 커패시터를 갖는 기판의 제조방법을 공정순서대로 도시한 도면이다. 본 실시예에 대하여 상술한 실시예와 중 복되는 설명은 생략한다.
먼저, 도 18에 도시된 바와 같이, 베이스기판(100)이 제공된다. 여기서 베이스기판(100)은 예를 들면, 실리콘 기판, 유리 기판, 폴리머 기판, 또는 세라믹 기판이 될 수 있다.
다음, 도 19에 도시된 바와 같이, 베이스기판(100) 상부에 제1 전극(210)을 형성한다. 여기서 제1 전극(210)은 금속 또는 탄소나노튜브(CNT), 탄소나노섬유 등의 도전성 카본소재로 구성될 수 있다.
다음, 도 20에 도시된 바와 같이, 제1 전극(210) 상부에 커패시터 형성용 개구부를 갖는 마스크(240)를 형성한다. 여기서 마스크(240)는 예를 들면, 금속, 드라이필름 레지스트(DFR), 포토 레지스트(PR)가 될 수 있다.
다음, 도 21에 도시된 바와 같이, 마스크(240)의 개구부를 통해 노출된 제1 전극(210)에 친수처리 공정을 수행한다. 여기서 친수처리 공정은 예를 들면, 산 처리 공정, 산소 플라즈마 처리 공정, 또는 오존처리 공정이 될 수 있으며, 이들 공정은 공지된 방식으로 수행되므로 상세한 설명은 생략한다.
다음, 도 22에 도시된 바와 같이, 제1 전극(210) 상부에 티타니아 나노시트(250)를 적층한다. 티타니아 나노시트(250)는 친수성이 강하기 때문에 친수처리된 제1 전극(210) 상부에 양호하게 적층될 수 있다. 친수처리 공정을 수행함으로써 제1 전극의 상면에 친수처리부(230)가 형성된다.
다음, 도 23에 도시된 바와 같이, 마스크(240)를 제거하고, 도 24에 도시된 바와 같이, 티타니아 나노시트(250) 상부에 제2 전극(290)을 형성한다.
한편, 본 실시예에서는 티타니아 나노시트(250)를 적층한 이후에 마스크(240)를 제거하는 것으로 도시 및 서술하였으나 이에 제한되는 것은 아니다. 마스크(240)는 친수처리 공정 이후에 바로 제거될 수 있다. 마스크(240)를 제거하고 티타니아 나노시트(250)를 적층하는 공정을 수행하더라도 제1 전극(210)의 친수처리 공정이 수행되지 않은 부분에는 티타니아 나노시트(250)가 적층되지 않는다. 즉, 제3 실시예에 따른 제조방법에서, 커패시터 형성용 개구부를 갖는 마스크(240)는 친수처리 공정이 수행된 이후에는 언제든지 제거 가능하며, 이는 커패시터를 갖는 기판을 제조하는데 아무런 영향이 없다.
상술한 것과 같은 방법으로, 제1 전극(210)의 친수처리부(230)에 신뢰성있게 접속한 고유전율을 갖는 티타니아 나노시트(250)가 유전막으로 작용하는 커패시터를 갖는 기판을 제조할 수 있다.
한편, 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
도 1은 본 발명의 바람직한 실시예에 따른 커패시터를 갖는 기판의 단면도이다.
도 2는 본 발명의 바람직한 다른 실시예에 따른 커패시터를 갖는 기판의 단면도이다.
도 3 내지 도 10은 본 발명의 바람직한 제1 실시예에 따른 커패시터를 갖는 기판의 제조방법을 공정순서대로 도시하는 도면이다.
도 11 내지 도 17은 본 발명의 바람직한 제2 실시예에 따른 커패시터를 갖는 기판의 제조방법을 공정순서대로 도시하는 도면이다.
도 18 내지 도 24는 본 발명의 바람직한 제3 실시예에 따른 커패시터를 갖는 기판의 제조방법을 공정순서대로 도시하는 도면이다.
< 도면의 주요 부호에 대한 설명 >
100 베이스기판 210 제1 전극
215 제1 전극층 220 레지스트층
230 친수처리부 240 마스크
250 티타니아 나노시트 290 제2 전극

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. (A) 베이스기판을 제공하는 단계;
    (B) 상기 베이스기판의 상부에 제1 전극을 형성하는 단계;
    (C) 상기 제1 전극의 상면에 친수처리 공정을 수행하는 단계;
    (D) 상기 제1 전극 상부에 티타니아 나노시트를 적층하는 단계; 및
    (E) 상기 티타니아 나노시트 상부에 제2 전극을 형성하는 단계를 포함하며,
    상기 제1 전극을 형성하는 단계는,
    (ⅰ) 상기 베이스기판의 상면에 제1 전극층을 형성하는 단계;
    (ⅱ) 상기 제1 전극층 상부에 레지스트층을 적층 및 패터닝하는 단계; 및
    (ⅲ) 상기 제1 전극층을 패터닝하는 단계;
    를 포함하는 것을 특징으로 하는 커패시터를 갖는 기판의 제조방법.
  8. (A) 베이스기판을 제공하는 단계;
    (B) 상기 베이스기판의 상부에 제1 전극을 형성하는 단계;
    (C) 상기 제1 전극의 상면에 친수처리 공정을 수행하는 단계;
    (D) 상기 제1 전극 상부에 티타니아 나노시트를 적층하는 단계; 및
    (E) 상기 티타니아 나노시트 상부에 제2 전극을 형성하는 단계를 포함하며,
    상기 제1 전극을 형성하는 단계는,
    (ⅰ) 상기 베이스기판의 상면에 커패시터 형성용 개구부를 갖는 마스크를 형성하는 단계; 및
    (ⅱ) 상기 개구부에 제1 전극을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 커패시터를 갖는 기판의 제조방법.
  9. 청구항 7 또는 청구항 8에 있어서,
    상기 베이스기판은 실리콘 기판, 유리 기판, 폴리머 기판, 또는 세라믹 기판인 것을 특징으로 하는 커패시터를 갖는 기판의 제조방법.
  10. 청구항 7 또는 청구항 8에 있어서,
    상기 제1 전극은 금속 또는 도전성 카본소재로 구성된 것을 특징으로 하는 커패시터를 갖는 기판의 제조방법.
  11. 청구항 7 또는 청구항 8에 있어서,
    상기 친수처리 공정은 산 처리 공정, 산소 플라즈마 처리 공정, 또는 오존처리 공정인 것을 특징으로 하는 커패시터를 갖는 기판의 제조방법.
  12. (A) 베이스기판을 제공하는 단계;
    (B) 상기 베이스기판의 상부에 제1 전극을 형성하는 단계;
    (C) 상기 제1 전극의 상부에 커패시터 형성용 개구부를 갖는 마스크를 형성하는 단계;
    (D) 상기 개구부로 노출된 제1 전극에 친수처리 공정을 수행하는 단계;
    (E) 상기 개구부로 노출된 제1 전극에 티타니아 나노시트를 적층하는 단계; 및
    (F) 상기 티타니아 나노시트 상부에 제2 전극을 형성하는 단계;
    를 포함하는 커패시터를 갖는 기판의 제조방법.
  13. 청구항 12에 있어서,
    상기 베이스기판은 실리콘 기판, 유리 기판, 폴리머 기판, 또는 세라믹 기판인 것을 특징으로 하는 커패시터를 갖는 기판의 제조방법.
  14. 청구항 12에 있어서,
    상기 제1 전극은 금속 또는 도전성 카본소재로 구성된 것을 특징으로 하는 커패시터를 갖는 기판의 제조방법.
  15. 청구항 12에 있어서,
    상기 친수처리 공정은 산처리 공정, 산소 플라즈마 처리 공정, 또는 오존처리 공정인 것을 특징으로 하는 커패시터를 갖는 기판의 제조방법.
KR1020080072908A 2008-07-25 2008-07-25 커패시터를 갖는 기판 및 그 제조방법 KR100969785B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080072908A KR100969785B1 (ko) 2008-07-25 2008-07-25 커패시터를 갖는 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080072908A KR100969785B1 (ko) 2008-07-25 2008-07-25 커패시터를 갖는 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100011617A KR20100011617A (ko) 2010-02-03
KR100969785B1 true KR100969785B1 (ko) 2010-07-13

Family

ID=42086073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080072908A KR100969785B1 (ko) 2008-07-25 2008-07-25 커패시터를 갖는 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100969785B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010017820A (ko) * 1999-08-14 2001-03-05 윤종용 반도체 소자 및 그 제조방법
KR100521988B1 (ko) 2003-01-29 2005-10-17 재단법인서울대학교산학협력재단 나노 구조물을 이용한 커패시터를 포함하는 반도체 소자 및 그 제조 방법
KR20070098286A (ko) * 2006-03-31 2007-10-05 삼성전자주식회사 반도체 장치의 커패시터 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010017820A (ko) * 1999-08-14 2001-03-05 윤종용 반도체 소자 및 그 제조방법
KR100521988B1 (ko) 2003-01-29 2005-10-17 재단법인서울대학교산학협력재단 나노 구조물을 이용한 커패시터를 포함하는 반도체 소자 및 그 제조 방법
KR20070098286A (ko) * 2006-03-31 2007-10-05 삼성전자주식회사 반도체 장치의 커패시터 제조 방법

Also Published As

Publication number Publication date
KR20100011617A (ko) 2010-02-03

Similar Documents

Publication Publication Date Title
JP4332533B2 (ja) キャパシタ内蔵型プリント回路基板およびその製造方法
US9307632B2 (en) Multilayered substrate and method of manufacturing the same
KR100691621B1 (ko) 박막 커패시터 내장된 인쇄회로기판 제조방법
WO2018101468A1 (ja) 電子部品及び電子部品製造方法
JP2005191266A (ja) キャパシタ装置、電子部品実装構造及びキャパシタ装置の製造方法
JP4708407B2 (ja) キャパシタ内蔵型印刷回路基板及びその製造方法
JP4916715B2 (ja) 電子部品
US8198198B2 (en) Method for forming electrode pattern of ceramic substrate
JP4394999B2 (ja) 受動素子内蔵配線基板およびその製造方法
WO2019111966A1 (ja) 配線基板、半導体装置、及び配線基板の製造方法
US8199456B2 (en) Capacitor and manufacturing method thereof
KR20100117208A (ko) 임베디드 커패시터 및 이를 이용한 임베디드 커패시터 시트, 및 그의 제조방법
JP4447881B2 (ja) インターポーザの製造方法
KR20100048277A (ko) 임베디드 커패시터 및 그 제조방법
KR100969785B1 (ko) 커패시터를 갖는 기판 및 그 제조방법
US20170294262A1 (en) Method of manufacturing inductor and inductor
JP2011066331A (ja) 実装基板及びその製造方法並びに電子機器
TWI260189B (en) Method of fabricating a device-containing substrate
TWI663633B (zh) 基板結構及其製作方法
CN108550531B (zh) 封装基板的制造方法
TW457624B (en) Manufacturing method of etching-type single-layer and stacked-layer chip inductor
CN108682630B (zh) 封装基板的制造方法
TWI452673B (zh) 電子裝置及其製造方法
KR20050059055A (ko) 고 주파수 기술로 사용하기 위한 전기 전도성 구조물들을제조하는 방법
KR20110020661A (ko) 세라믹 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee