KR20030074474A - 반도체 레이저 및 그 제조방법 - Google Patents

반도체 레이저 및 그 제조방법 Download PDF

Info

Publication number
KR20030074474A
KR20030074474A KR10-2003-0016134A KR20030016134A KR20030074474A KR 20030074474 A KR20030074474 A KR 20030074474A KR 20030016134 A KR20030016134 A KR 20030016134A KR 20030074474 A KR20030074474 A KR 20030074474A
Authority
KR
South Korea
Prior art keywords
layer
conductive
semiconductor laser
current blocking
cladding layer
Prior art date
Application number
KR10-2003-0016134A
Other languages
English (en)
Other versions
KR100537475B1 (ko
Inventor
다나카아키라
다나카히로카즈
이토요시유키
겐에이고이치
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20030074474A publication Critical patent/KR20030074474A/ko
Application granted granted Critical
Publication of KR100537475B1 publication Critical patent/KR100537475B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
    • H01S5/162—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions made by diffusion or disordening of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H01S5/221—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials containing aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • H01S5/3432—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs the whole junction comprising only (AI)GaAs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Lasers (AREA)

Abstract

실(實) 굴절률 도파형의 반도체 레이저에 있어서, 고출력의 반도체 레이저를 얻는다. 제1도전형 클래드층과, 전류주입에 의해 광을 방사하는 활성층, 제1의 제2도전형 클래드층, 리지 도파로로서의 제2의 제2도전형 클래드층, 상기 제2의 제2도전형 클래드층을 사이에 두고 그 양측에 형성되어 상기 제1 및 제2의 제2도전형 클래드층보다도 큰 밴드갭을 갖는 전류저지층 및, 전류를 상기 제2의 제2도전형 클래드층으로 인도하여 상기 전류저지층으로의 리크전류의 유입을 방지할 정도의 이동도를 갖는 것으로서 구성된 제3의 제2도전형 클래드층을 갖춘 것을 특징으로 하는 반도체 레이저를 제공한다.

Description

반도체 레이저 및 그 제조방법 {SEMICONDUCTOR LASER AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 일반적으로 반도체 레이저 및 그 제조방법에 관한 것이다.
활성층(발광층)의 재료를 AlGaAs로 한 파장 780nm의 반도체 레이저는 CD(com pact disk) 등의 광디스크의 기록용의 광원으로서 실용화되고 있다. 이 반도체 레이저를 이용한 CD로서는, 1회 기록의 CD-R(Write), 복수회 기록가능한 CD-RW(ReWritable) 등이 있다. 이 기록용 광디스크에서는, 디스크 회전속도를 증가시켜 억세스 속도를 표준속도의 수배로 올리고, 또한 그 배율을 증대시키는, 소위 배속 경쟁이 행해져 왔다. 기록용 광디스크에서는 1개의 데이터 비트를 형성하기 위해 기록재료에 일정한 펄스 에너지를 제공할 필요가 있고, 디스크의 회전속도가 증가함에 따라 조사하는 레이저의 광전력을 증가시키지 않으면 안된다. 이 때문에, 고속기록용의 반도체 레이저에서는 고출력을 얻는 것이 필요하게 된다.
상기의 AlGaAs계 반도체 레이저의 구조에서는, 용이한 제조방법으로 높은 특성이 얻어지기 때문에, 리지 도파로(導波路) 구조가 많이 이용되고 있다. 그리고, 이 리지 도파로 구조의 반도체 레이저에서는, 복소(複素) 굴절률 도파형 구조와, 실(實) 굴절률 도파형 구조가 이용되고 있다. 이 중, 실 굴절률 도파형 구조는 흡수손실이 적기 때문에, 고출력 반도체 레이저의 구조로서 주목받고 있다.
도 5는 종래의 실 굴절률 도파형 구조의 반도체 레이저를 나타낸 단면 모식도이다. n형 GaAs기판(401)상에는 Al0.5Ga0.5As로 이루어진 n형 클래드층(clad layer, 402), Al0.3Ga0.7As로 이루어진 가이드층(403), AlGaAs/AlGaAs 활성층(404), Al0.3Ga0.7As로 이루어진 가이드층(405), Al0.5Ga0.5As로 이루어진 제1의 p형 클래드층 (406)이 순차 형성되어 있다. 제1의 p형 클래드층(406)상의 일부에는 띠모양의 Al0.5Ga0.5As로 이루어진 제2의 p형 클래드층(리지 도파로, 407)이 형성되어 있다. 이 리지 도파로는, 통상 (111) A면이 노출되는 바와 같은 적절히 반응을 조정하는웨트에칭에 의해 형성된다. 이 때문에, 도 5와 같이 상부 폭(Wu)이 좁고 저부 폭(Wd)이 넓은 사다리꼴 모양으로 된다. 이 리지 도파로(407)를 사이에 두고 그 양측에는 n형의 Al0.55Ga0.45As로 이루어진 전류저지층(408)이 형성되어 있다. 그리고, 이 전류저지층(408) 및 리지 도파로(407)상에 p형 GaAs로 이루어진 콘택트층 (410)이 형성되어 있다. 도 5의 반도체 레이저에서는 p측 전극(412)과 n측 전극 (411)으로부터 활성층(404)으로 전류가 주입되고, 이 활성층(404)으로부터 파장 약 780nm의 레이저 광(L)이 방사된다. 상기 전류저지층(408)은 이 활성층(404)으로의 전류주입시에 리지 도파로(407) 바로 아래에 전류를 협착하는 기능을 한다. 또, 이 전류저지층(408)은 리지 도파로(407)의 하부와 그 양측에 굴절률의 차를 형성하고, 레이저 광(L)을 리지 도파로(407)의 하부에 가두는 기능도 하고 있다. 여기에서, 도 5의 반도체 레이저에서는 전류저지층(408)의 굴절률이 p형 클래드층(406, 407)의 굴절률보다도 작다. 이러한 굴절률의 관계에 있는 구조는 실 굴절률 도파형 구조로 불린다. 이 구조에서는 전류저지층(408)의 밴드갭이 활성층(404)의 밴드갭보다도 크고, 전류저지층(408)이 활성층(404)으로부터의 광(L)에 대해 투광성(透光性)을 가지기 때문에, 흡수손실이 적어져 출력이 비교적 높아진다.
종래의 기록용 레이저장치보다도 더 고속으로의 기록이 가능한 기록용 레이저장치가 있으면, 상술한 CD-R 등 여러 용도로 유효하게 이용할 수 있다고 생각되어진다. 이러한 고속 기록용 반도체 레이저를 실현시키기 위해서는, 종래의 기록용 반도체 레이저보다도 더 고출력인 반도체 레이저가 필요하게 된다. 그렇지만,도 5와 같은 종래의 기록용 반도체 레이저를 현재보다도 더 고출력으로 이용하는 것은 매우 곤란하다고 생각되어지고 있었다. 이것은 리지 도파로(407)의 저부 폭(Wd)을 좁게 하여 킹크레벨을 높게 하는 것과, 리지 도파로(407)의 두께를 두껍게 하여 GaAs 콘택트층(410)으로의 광의 번짐에 의한 흡수손실을 줄이는 것을 양립시키는 것이 곤란하기 때문이다.
즉, 반도체 레이저에서는 도 6에 나타낸 바와 같이 동작전류(Iop)를 증가시키면, 일단 광출력(Po)을 높게 하는 것은 가능하다. 그러나, 동작전류(Iop)에 대한 광출력의 증가 비율이 있는 광출력(Pk)으로 되었을 때 갑자기 변화해 버린다. 이것은 킹크로 불리는 현상이고, 홀버닝 등의 영향으로 통상의 레이저 발진인 기본모드 발진(L, 도 5)에 더하여, 1차 모드 발진(L1, 도 5)이 일어나기 쉬워지는 것에 기인한다. 즉, 이 킹크레벨(Pk)에서는 레이저 광의 횡(橫) 모드가 불안정하게 된다. 그렇지만, 반도체 레이저에서는 레이저 광을 광학계에 의해 미소 스폿으로 모아 사용하기 때문에, 레이저 광의 안정성이 필요하다. 이 때문에, 고출력으로 이용하는 것이 가능한 반도체 레이저를 얻기 위해서는, 킹크레벨(Pk)을 높게 하는 것이 불가결하게 된다. 이 킹크레벨(Pk)을 높게 하기 위해, 도 5의 반도체 레이저에서는 리지 도파로(407)의 저부 폭(Wd)을 되도록이면 좁게 하여 활성층(404)에 주입되는 전류를 모아 들이는 것이 바람직하다고 생각되어지고 있다. 그러나, 도 5의 반도체 레이저에서는 콘택트층(410)으로의 광의 번짐에 의한 흡수손실을 줄이기 위해서는, 리지 도파로(407)의 두께를 두껍게 하는 것이 바람직하다. 그렇지만, 리지 도파로(407)의 두께를 두껍게 한 채 리지 도파로(407)의 저부 폭(Wd)을 좁게 하면, 상부 폭(Wu)이 지나치게 좁아져 임계치 전압이 상승하고, 레이저 발진을 얻는 것이 곤란해진다. 이와 같이, 도 5의 종래의 반도체 레이저에서는 활성층(404)으로의 광 가둠을 증가시키는 것과, 킹크레벨을 높게 하는 것은 양립이 곤란하다. 이 때문에, 현재보다도 더욱 킹크레벨(Pk)을 높게 하여 고출력으로 이용하는 것은 곤란했다.
본 발명은 이러한 과제의 인식에 기초한 것으로, 그 목적은 AlGaAs계의 실 굴절률 도파형의 반도체 레이저에 있어서, 고출력의 반도체 레이저를 얻는 것이다.
도 1은 본 발명의 제1실시형태의 반도체 레이저를 나타낸 단면 모식도이고,
도 2는 본 발명의 제1실시형태의 반도체 레이저의 AlxGa1-xAs로 이루어진 각 클래드층(102, 106, 107, 108)의 Al 조성(x)과, 최대출력(Pmax) 및, 수직방향의 확산각(Fv)의 관계를 나타낸 도면,
도 3은 본 발명의 제2실시형태의 반도체 레이저를 나타낸 개념 사시도,
도 4는 본 발명의 제2실시형태의 반도체 레이저를 나타낸 개념 단면도,
도 5는 종래의 실(實) 굴절률 도파형의 반도체 레이저의 개념 단면도,
도 6은 반도체 레이저의 킹크를 설명하기 위한 도면이다.
본 발명의 실시형태에 따르면, 이하를 갖춘 반도체 레이저가 제공된다. 즉,
제1도전형 클래드층과,
발광층(상기 제1도전형 클래드층상에 형성된다. 활성층[AlvGa1-vAs(0 ≤v〈 x3)로 이루어져 전류주입에 의해 광을 방사한다.]을 갖춘다.),
제1의 제2도전형 클래드층(상기 활성층상에 형성된다.),
제2의 제2도전형 클래드층(상기 제1의 제2도전형 클래드층상의 일부에 띠모양으로 형성된다.),
전류저지층(상기 제2의 제2도전형 클래드층을 사이에 두고 그 양측에 형성된다. 상기 제1 및 제2의 제2도전형 클래드층보다도 큰 밴드갭을 갖는다.) 및,
제3의 제2도전형 클래드층(상기 제2의 제2도전형 클래드층 및 상기 전류저지층상에 형성되고, Alx3Ga1-x3As(0.40 ≤x3 ≤0.46)로 이루어진다. 전류를 상기 제2의 제2도전형 클래드층으로 인도한다.)을 갖춘 반도체 레이저가 제공된다.
본 발명의 실시형태에 따르면, 이하를 갖춘 반도체 레이저가 더 제공된다. 즉,
기판(GaAs로 이루어진다. 제1도전형이다.)과,
제1도전형 클래드층(상기 기판상에 형성되고, Alx0Ga1-x0As(0.40 ≤xi ≤0.46, i=0, 1, 2, 3)로 이루어진다.),
발광층(상기 제1도전형 클래드층상에 형성된다. 활성층[AlvGa1-vAs(0 ≤v〈 xi)로 이루어져 전류주입에 의해 광을 방사한다.]을 갖춘다.),
제1의 제2도전형 클래드층(상기 발광층상에 형성되고, Alx1Ga1-x1As로 이루어진다),
제2의 제2도전형 클래드층(상기 제1의 제2도전형 클래드층상의 일부에 띠모양으로 형성되고, Alx2Ga1-x2As로 이루어진다.),
전류저지층(상기 제2의 제2도전형 클래드층을 사이에 두고 그 양측에 형성되고, AlyGa1-yAs(0.46〈 y)로 이루어진다. 제1도전형이다.),
제3의 제2도전형 클래드층(상기 제2의 제2도전형 클래드층 및 상기 전류저지층상에 형성되고, Alx3Ga1-x3As로 이루어진다.),
콘택트층(상기 제3의 제2도전형 클래드층상에 형성된다. 상기 제3의 제2도전형 클래드층보다도 밴드갭이 작다. 제2도전형이다.),
제1전극(상기 기판과 전기적으로 접속하여 형성된다.) 및,
제2전극(상기 콘택트층상에 상기 콘택트층과 전기적으로 접속하여 형성된다 .)을 갖춘 반도체 레이저가 제공된다.
본 발명의 실시형태에 따르면, 이하의 반도체 레이저의 제조방법이 더 제공된다. 즉,
MOCVD법에 의해 Alx0Ga1-x0As(v〈 xi〈 y, i=0, 1, 2, 3)로 이루어진 제1도전형 클래드층, AlvGa1-vAs(0 ≤v〈 xi)로 이루어진 활성층, Alx1Ga1-x1As로 이루어진 제1의 제2도전형 클래드층, Alx2Ga1-x2As층을 순차 형성하고,
상기 Alx2Ga1-x2As층상에 띠모양의 유전체 절연막을 형성하고, 이 유전체 절연막을 마스크로 하여 웨트에칭에 의해 상기 Alx2Ga1-x2As층을 에칭하여 측면에 (111) A면이 노출된 띠모양의 제2의 제2도전형 클래드층을 형성하며,
MOCVD법에 의해 상기 유전체 막을 마스크로 하여 상기 제2의 제2도전형 클래드층을 사이에 두고 그 양측에 제1도전형의 AlyGa1-yAs로 이루어진 전류저지층, InGaP로 이루어진 캡층을 순차 형성하고,
상기 유전체 막 및 상기 캡층을 박리하며,
MOCVD법에 의해 상기 전류저지층 및 상기 제2의 제2도전형 클래드층상에 Alx3Ga1-x3As로 이루어진 제3의 제2도전형 클래드층을 형성하는 반도체 레이저의 제조방법이 제공된다.
본 발명의 실시형태에 따르면, 이하를 갖춘 반도체 레이저가 더 제공된다. 즉,
제1도전형 클래드층과,
발광층(상기 제1도전형 클래드층상에 형성된다. 전류주입에 의해 광을 방사하는 활성층을 갖춘다.),
제1의 제2도전형 클래드층(상기 활성층상에 형성된다.),
제2의 제2도전형 클래드층(상기 제1의 제2도전형 클래드층상의 일부에 띠모양으로 형성된다.),
전류저지층(상기 제2의 제2도전형 클래드층을 사이에 두고 그 양측에 형성된다. 상기 제1 및 제2의 제2도전형 클래드층보다도 큰 밴드갭을 갖는다. 제1도전형이다.),
캡층(상기 전류저지층상에 형성되고, 상기 활성층보다도 밴드갭이 크며, 상기 전류저지층과 다른 V족 원소를 포함한다.) 및,
제3의 제2도전형 클래드층(상기 캡층 및 상기 제2의 제2도전형 클래드층상에 형성되고, 전류를 상기 제2의 제2도전형 클래드층으로 인도하는 것으로서 구성된다.)을 갖춘 반도체 레이저가 제공된다.
(발명의 실시형태)
이하, 도면을 참조하면서 본 발명의 실시형태의 반도체 레이저에 대해 설명한다. 본 실시형태에서는 실 굴절률 도파형의 AlGaAs계 반도체 레이저를 예로 하여 설명한다.
본 실시형태의 반도체 레이저의 특징중 하나는, 예컨대 도 1로부터 알 수 있는 바와 같이 제3의 p형 클래드층(109)을 형성하고, 또한 이 제3의 p형 클래드층 (109)을 Al 조성이 낮은 Alx3Ga1-x3As(0.40 ≤x3 ≤0.46)에 의해 구성한 점이다. 도 1의 레이저에서는 이 제3의 p형 클래드층(109)을 형성했기 때문에, 콘택트층(410)으로의 광의 번짐에 의한 흡수손실을 충분히 줄일 수 있다. 또, 이 제3의 p형 클래드층(109)은 Al 조성(x3)을 낮게 했기 때문에, 이동도가 높다. 이 때문에, 이 제3의 p형 클래드층(109)은 전류를 리지 도파로(107)로 인도하여 전류저지층(108)으로의 리크전류의 발생을 방지한다. 이것들에 의해, 리지 도파로(107) 및 전류저지층(108)의 두께를 얇게 하는 것이 가능해지고, 리지 도파로(107)의 저부 폭(Wd)을 좁게 하는 것이 가능해진다. 이 결과, 고출력까지 킹크가 발생하지 않는 반도체 레이저를 제공할 수 있다.
또, 본 실시형태의 반도체 레이저의 특징중 다른 하나는, 예컨대 도 1로부터 알 수 있는 바와 같이 4층의 클래드층(102, 106, 107, 109)을 모두 Al 조성이 낮은 AlxiGa1-xiAs(0.40 ≤xi ≤0.46, i=0, 1, 2, 3)로 구성한 점이다. 이에 따라, 각 클래드층의 이동도를 높게 하여 고출력의 반도체 레이저를 제공할 수 있다.
또, 본 실시형태의 반도체 레이저의 특징중 다른 하나는, 예컨대 도 4로부터 알 수 있는 바와 같이 AlGaAs로 이루어진 전류저지층(208)상에 InGaP로 이루어진 박막의 캡층(208A)을 형성한 점이다. 이 캡층(208A)을 형성함으로써, 이 캡층(208A)상에 형성된 제3의 p형 클래드층(209)이 효과적으로 전류를 리지 도파로(207)로 인도한다. 이에 따라, 고출력의 반도체 레이저를 제공할 수 있다. 이하에서는, 도 1∼도 4를 참조로 하여 2개의 실시형태에 대해 설명한다.
제1실시형태
도 1은 본 발명의 제1실시형태의 반도체 레이저를 나타낸 단면 모식도이다. n형(제1도전형) GaAs로 이루어진 기판(101)상에는 Al0.45Ga0.55As로 이루어진 n형 클래드층(102), Al0.25Ga0.75As 가이드층(103), AlGaAs/AlGaAs 활성층(104), Al0.25Ga0.75As 가이드층(105), Al0.45Ga0.55As로 이루어진 제1의 p형(제2도전형) 클래드층 (106)이 순차 형성되어 있다. 활성층(104)은, 보다 상세하게는 AlwGa1-wAs(0 ≤w ≤0.15)로 이루어진 두께 5nm의 우물층과, Al0.25Ga0.75As로 이루어진 두께 5nm의 장벽층을 교대로 적층한 MQW(Multiple Quantum Well: 다중 양자우물) 구조이다. 상기 제1의 p형 클래드층(106)상의 일부에는 띠모양의 Al0.45Ga0.55As로 이루어진 두께 0.5㎛의 리지 도파로로서의 제2의 p형 클래드층(107)이 형성되어 있다. 이 리지 도파로(107)는 후술하는 바와 같이 (111) A면이 노출되는 바와 같은 적절히 반응을 조정하는 웨트에칭에 의해 형성되기 때문에, 도 1에 나타낸 바와 같은 순(順) 메사의 리지모양으로 된다. 이 리지 도파로(107)의 리지 저부 폭(Wd)은 약 2.0㎛, 리지 상부 폭(Wu)은 약 1.3㎛이다. 이 리지 도파로(107)를 사이에 두고 그 양측에는 Al0.55Ga0.45As로 이루어진 두께 0.5㎛의 전류저지층(108)이 형성되어 있다. 전류저지층(10 8)은 n형반도체이고, p측 전극(112)으로부터 활성층(104)을 향하는 전류를 저지한다. 이 전류저지층(108) 및 리지 도파로(107)상에는 Al0.45Ga0.55As로 이루어진 막 두께 2.5㎛의 제3의 p형 클래드층(109)이 형성되어 있다. 이 제3의 p형 클래드층(109)은 본 실시형태의 특징중 하나이고, 후술하는 바와 같이 반도체 레이저의 고출력화를 가능하게 한다. 여기에서, 제3의 p형 클래드층(109)은 제2의 p형 클래드층(107), 제1의 p형 클래드층(106) 및 n형 클래드층(102)과 협동하여 활성층 (104)에 캐리어를 가둔다. 이 활성층(104)으로의 캐리어의 가둠을 충분히 행하기위해, n형 클래드층(102)의 막 두께(Tn)는 약 3.0㎛, p형 클래드층(106, 107, 109)의 합계 막 두께(Tp)는 약 3.2㎛로 하고 있다. 또, 제1의 p형 클래드층(106)의 막 두께(h)는 활성층(104)에 주입되는 전류가 퍼지지 않도록 0.2㎛로 하고 있다. 상기의 제3의 p형 클래드층(109)상에는 p형 GaAs로 이루어지고 1 ×1017/㎤ 이상의 Zn이 도프된 콘택트층(110)이 형성되어 있다. 한편, 도 1의 반도체 레이저의 실제 크기는, 예컨대 n형 GaAs기판(101)의 두께가 약 100㎛인 것에 대해 적층체(102∼ 110)의 막 두께가 약 10㎛이지만, 설명을 쉽게 하기 위해 배율을 변화시켜 나타내고 있다.
도 1의 반도체 레이저에서는, p형 콘택트층(110)상에 이 층(110)과 전기적으로 접속하여 형성된 p측 전극(제2전극, 112)과, 기판(101)의 도면내 하측에 이 기판(101)과 전기적으로 접속하여 형성된 n형 전극(제1전극, 111)으로부터 활성층 (104)으로 전류가 주입된다. 여기에서, 전류저지층(108)은 p측 전극(112)으로부터 활성층(104)을 향하는 전류를 저지하고, 리지 도파로(107)에 전류를 협착한다. 그리고, 리지 도파로(107)의 바로 아래의 활성층(104)에 전류를 집중시킴으로써, 임계치 전압을 저감시키는 동시에, 횡(橫) 고차 모드의 발생을 억제하고 있다. 또, 이 전류저지층(108)은 Al0.55Ga0.45As로 이루어지기 때문에, Al0.45Ga0.55As로 이루어진 리지 도파로(107)보다도 굴절률이 작아 밴드갭이 크다. 이 때문에, 도 1의 반도체 레이저는, 전류저지층(108)이 활성층(104)으로부터의 광을 흡수하지 않아 실 굴절률 도파형으로 된다. 상기와 같이 하여, 리지 도파로(107)의 바로 아래로 전류가 주입되면, 리지 도파로(107)의 바로 아래의 활성층(104) 부근으로부터 파장 약 780nm의 레이저 광(L)이 방사된다. 한편, 이 활성층(104)과 그 양측의 가이드층 (103, 105)을 합쳐 발광층(103∼105)으로서 파악할 수 있다.
이상 설명한 도 1의 반도체 레이저에서는, p형 클래드층(106, 107, 109)의 전체 두께(Tp)를 3.2㎛로 했기 때문에, 활성층(104)에 레이저 발진에 필요한 캐리어를 가둘 수 있다.
또, 도 1의 반도체 레이저에서는 제1의 p형 클래드층(106)의 두께를 0.2㎛로 얇게 했기 때문에, 리지 도파로(107)로부터 이 제1의 p형 클래드층(106)을 거쳐 활성층(104)으로 주입되는 전류가 퍼지는 것을 방지하여 활성층(104)으로 주입되는 전류를 모아 들일 수 있다. 이에 따라, 레이저 광(L)의 발광을 안정시킬 수 있다.
또, 도 1의 반도체 레이저에서는 리지 도파로(107)의 상부 폭(Wu)을 1.3㎛ 형성했기 때문에 임계치 전압이 높아지지 않는다.
또, 도 1의 반도체 레이저에서는 제3의 p형 클래드층(109)을 형성했기 때문에, p형 클래드층 전체의 막 두께(Tp)를 3.2㎛로 두껍게 하면서, 리지 도파로(107)의 막 두께를 약 0.5㎛로 얇게 할 수 있다. 이 때문에, 리지 도파로(107)의 상부 폭(Wu)을 1.3㎛로 하면서, 저부 폭(Wd)을 2.0㎛로 좁게 할 수 있다. 이 결과, 활성층(104)에 주입되는 전류를 모아 들이고, 킹크레벨(Pk, 도 6)을 높게 하여 고출력의 반도체 레이저를 얻을 수 있다. 한편, 구체적인 최대출력의 값은 후술한다.
이에 대해, 종래의 반도체 레이저(도 5)에서는, 리지 도파로(407)의 막 두께가 두껍기 때문에, 리지 도파로(407)의 저부 폭(Wd)을 2.0㎛까지 좁게 하면, 상부 폭(Wu)이 지나치게 좁게 되는 것을 피할 수 없었다. 그리고, 상부 폭(Wu)이 지나치게 좁아지면, 활성층(404)에 전류가 흐르기 어렵게 되어 임계치 전압이 상승하고, 레이저 발진을 얻는 것이 곤란하게 되어 버렸다. 또, 종래의 반도체 레이저(도 5)에서는, 리지 도파로(407)의 상부 폭(Wu)을 일정하게 하여 그 막 두께를 얇게 하면, 저부 폭(Wd)은 좁게 되지만, 활성층(404)에 전류(캐리어)를 가두는 것이 곤란하게 되어 마찬가지로 레이저 발진을 얻는 것이 곤란하게 되어 버렸다.
더욱이, 도 1의 반도체 레이저에서는 p형 클래드층(106, 107, 109)을 Al0.45Ga0.55As로 하고, 종래의 GaAlAs계 반도체 레이저의 p형 Al0.5Ga0.5As 클래드층 (406, 407, 도 5)보다도 Al 조성을 낮게 했기 때문에, 전류저지층(208)이 0.5㎛로 얇음에도 불구하고, 전류저지층(108)의 리크전류가 증가하지 않는다. 즉, Al0.45Ga0.55As는 직접 천이와 간접 천이의 중간이고, 완전한 간접 천이형으로 되는 Al0.5Ga0.5As보다도 이동도가 높다. 이 때문에, 도 1의 반도체 레이저의 제3의 p형 클래드층(109)은 전류를 리지 도파로(107)로 인도하여 전류저지층(108)으로의 리크전류의 유입을 방지할 정도의 이동도를 갖는다. 이 결과, 제3의 p형 클래드층(109)이 리지 도파로(107)로부터 활성층(104)으로 전류를 인도하기 때문에, 전류저지층 (108)의 리크전류가 증가하지 않는다. 그리고, 이와 같이 전류저지층(108)의 리크전류를 억제함으로써, 고출력의 반도체 레이저를 얻을 수 있다.
이에 대해, p형 클래드층(106, 107, 109)의 Al 조성을 0.5 이상으로 하면, 전류저지층(108)에 리크전류가 발생해 버린다. 즉, 실 굴절률 도파형의 레이저장치에서는 n형 Al0.55Ga0.45As 전류저지층(108)의 Al 조성이 높기 때문에, 이 전류저지층(108)의 결정성은 높지 않다. 그리고, 상기와 같이 p형 클래드층(106, 107, 109)의 Al 조성을 0.5 이상으로 하면, p형 클래드층(106, 107, 109)의 이동도가 저하되어 제3의 p형 클래드층(109)의 횡방향의 확산 저항이 증대되어 전류저지층 (108)의 적층방향으로 큰 전위차가 발생한다. 이 때문에, 전류저지층(108)을 0.5㎛ 정도까지 얇게 하면, 전류저지층(108)에 리크전류가 발생해 버린다. 이와 같이 리크전류가 증가되면, 활성층(104)의 발광에 기여하지 않는 무효전류가 증가하여 고출력의 반도체 레이저를 얻는 것은 곤란해진다.
또, 도 1의 반도체 레이저는 클래드층(102, 106, 107, 109)을 Al 조성이 낮은 Al0.45Ga0.55As로 했기 때문에, 클래드층(102, 106, 107, 109)과 활성층(104)의 굴절률차를 작게 하여 레이저 광(L)의 수직방향의 확산각(Fv)을 좁게 할 수 있다(도 2 참조). 이와 같이 확산각(Fv)이 좁아지면, 반도체 레이저에서는 레이저 광(L)을미소 스폿으로 모아 사용하는 것으로부터 반도체 레이저의 사용이 편리해진다.
이상과 같이, 도 1의 반도체 레이저에서는 제3의 p형 클래드층(109)을 형성하고, 더욱이 클래드층(102, 106, 107, 109)을 Al 조성이 낮은 Al0.45Ga0.55As로 했기 때문에, 전류저지층(108)의 리크전류를 증가시키지 않고, 임계치 전압을 높게 하지 않아 활성층(104)에 캐리어를 충분히 가두면서 리지 도파로(407)의 저부 폭(Wd)을 좁게 할 수 있다. 그리고, 이에 따라 고출력까지 킹크가 발생하지 않아 최대출력이 높은 반도체 레이저를 얻을 수 있다. 또, 레이저 광(L)의 확산각(Fv)을 좁게 할 수도 있다.
다만, 실 굴절률 도파형의 AlGaAs계 반도체 레이저에 있어서, AlxGa1-xAs 클래드층(102, 106, 108, 109)의 Al 조성을 0.45로 낮게 하는 것은, 통상의 기술자에게 있어서 생각할 수도 없는 것이다. 왜냐하면, 종래의 AlGaAs계 반도체 레이저(도 5)에서는 클래드층(402, 406, 407)의 Al 조성(x)을 저하시키면, 활성층(404)으로의 캐리어의 가둠이 불충분하게 되어 최대출력(Pmax)이 저하해 버린다고 생각되어지고 있었기 때문이다. 그렇지만, 본 발명자는 고출력 레이저를 얻기 위해, AlxGa1-xAs 클래드층(102, 106, 107, 109)의 Al 조성과 최대출력(Pmax)의 관계를 상세히 조사했다. 그 결과, AlxGa1-xAs 클래드층(102, 106, 107, 109)의 Al 조성을 소정의 값으로 함으로써, 고출력 레이저가 얻어지는 것을 독자적으로 지득했다. 이하, 도 2를 이용하여 설명한다.
도 2는 AlxGa1-xAs 클래드층(102, 106, 107, 109)의 Al 조성(x)을 변화시킨 경우의 최대출력(Pmax)의 변화를 나타낸 도면이다. 도면내 실선이 최대출력(Pmax)을 나타내고 있다. 또, 도면내 점선은 레이저 광(L)의 수직방향의 확산각(Fv)을 나타내고 있다. 이 확산각(Fv)은 상술한 바와 같이 좁은 편이 바람직하다. 그리고, 이 확산각(Fv)은 도 2에 나타낸 바와 같이 클래드층(102, 106, 107, 109)의 Al 조성(x)을 높게 하면 넓어진다는 것이 알려져 있다. 이 때문에, 확산각(Fv)을 좁게 하는 관점에서는 클래드층(102, 106, 107, 109)의 Al 조성(x)을 저하시키는 것이 바람직하다. 다만, 일반적으로 AlGaAs계 반도체 레이저에서는 상술한 바와 같이 클래드층(102, 106, 107, 109)의 Al 조성(x)을 저하시키면, 클래드층(102, 106, 107, 109)과 활성층(104)의 밴드갭의 차가 작아지고, 활성층(104)으로의 캐리어의 가둠이 불충분하게 되어 최대출력(Pmax)이 저하한다고 생각되어지고 있다. 이 때문에, 통상의 반도체 레이저(도 5)에서는 확산각(Fv)을 좁게 하는 것과 최대출력(Pmax)을 높게 하는 것의 조화로부터 클래드층(402, 406, 408)의 Al 조성(x)을 약 0.5로 하고, 확산각(Fv)을 약 15°로 하고 있다. 본 발명자의 실험에서도 도 2에 나타낸 바와 같이 Al 조성이 0.46보다 큰 범위에서는 종래 생각되어지고 있는 바와 같이, Al 조성을 저하시킴에 따라 최대출력(Pmax)이 높아지는 것을 알 수 있었다. 이 이유에 대해, 본 발명자는 제3의 p형 클래드층(109)을 형성한 반도체 레이저에서는 클래드층(102, 106, 107, 109)의 Al 조성(x)을 0.46 이하 0.40 이상으로 하면, 활성층(104)으로의 캐리어의 가둠이 악화된다는 단점보다도이동도가 높아진다는 장점쪽이 커지기 때문이라고 생각하고 있다.
다음으로, 도 1의 반도체 레이저의 제조방법에 대해 설명한다. 도 1의 반도체 레이저의 제조방법의 특징중 하나는, 전류저지층(108)의 표면의 산화를 방지하기 위해, 전류저지층(108)상에 InGaP 캡층을 일단 형성하고(도 4의 209 참조), 그 후 이 InGaP 캡층을 박리한 점이다. 이에 따라, 제3의 제2도전형 클래드층(109)의 결정성을 향상시켜 그 이동도를 높게 할 수 있다.
(1) 먼저, (100)면을 주면으로 하는 직경 2인치의 n형 GaAs 기판(101)상에 MOCVD법에 의해 Al0.45Ga0.55As로 이루어진 n형 클래드층(102), Al0.25Ga0.75As 가이드층 (103), AlwGa1-wAs(0 ≤w ≤0.15) 우물층과 Al0.25Ga0.75As 장벽층을 교대로 복수 적층한 AlGaAs/AlGaAs 활성층(104), Al0.25Ga0.75As 가이드층(105), Al0.45Ga0.55As로 이루어진 제1의 p형 클래드층(106), Al0.45Ga0.55As층(107')을 순차 형성한다. Al0.45Ga0.55As층(107')은 후술하는 바와 같이 에칭에 의해 제2의 p형 클래드층(리지 도파로, 107)으로 된다. 한편, Al0.45Ga0.55As층(107')상에 표면의 산화를 방지하기 위한 박막의 InGaP층을 형성해도 좋다.
(2) 다음으로, Al0.45Ga0.55As층(107')상에 포토리소그래피 기술을 이용하여 띠모양의 SiO2막을 형성하고, 이 SiO2막을 마스크로 하여 적절히 반응을 조정하는 웨트에칭에 의해 Al0.45Ga0.55As층(107')을 에칭하여 측면에 (111) A면이 노출된 띠모양의 제2의 p형 클래드층(리지 도파로, 107)을 형성한다. 이와 같이 하면, 띠모양의리지 도파로(107)의 양 옆의 측면의 결정성이 양호하게 되고, 다음에 설명하는 전류저지층(108)의 결정성도 양호하게 된다. 한편, SiO2막 대신에 다른 유전체 절연막을 이용하는 것도 가능하다.
(3) 다음으로, MOCVD법에 의해 상기의 SiO2막을 마스크로 하여 제2의 p형 클래드층(107)을 사이에 두고 그 양측에 n형의 Al0.55Ga0.45As로 이루어진 전류저지층 (108)과 InGaP로 이루어진 캡층을 순차 형성한다.
(4) 다음으로, 결정기판을 MOCVD장치로부터 대기중으로 취출(取出)한다. 상기의 InGaP 캡층은 이 때에 전류저지층(108)의 표면의 산화를 일어나기 어렵게 한다. 그 후, 리지 도파로(107)상의 SiO2마스크와, 전류저지층(108)상의 InGaP 캡층을 박리한다. 박리후는 전류저지층(108)의 표면의 산화를 막기 위해, 결정기판을 즉시 MOCVD장치에 세트한다.
(5) 다음으로, MOCVD법에 의해 전류저지층(108) 및 제2의 p형 클래드층(107)상에 p형의 Al0.45Ga0.55As로 이루어진 제3의 p형 클래드층(109)을 형성한다. 그 후, 더욱이 p형 GaAs 콘택트층(110)을 형성하고, p측 전극(112), n측 전극(111)을 형성하여 도 1의 반도체 레이저가 얻어진다.
이상 설명한 도 1의 반도체 레이저의 제조방법에서는, 전류저지층(108)상에 InGaP 캡층을 형성하고, 그 후 이 InGaP 캡층을 박리했기 때문에, 전류저지층(108)의 표면이 대기에 접촉되는 시간을 저감시켜 전류저지층(108)의 표면의 산화를 저감시킬 수 있다. 이와 같이 전류저지층(108)의 표면의 산화가 저감되면, 전류저지층(108)의 결정성을 양호하게 하여 전류저지층(108)의 리크전류를 저감시킬 수 있다. 또, 전류저지층(108)상의 제3의 p형 클래드층(109)의 결정성도 양호하게 하여 제3의 p형 클래드층(109)의 이동도를 높게 할 수도 있다. 이 결과, 제3의 p형 클래드층(109)이, 전류를 리지 도파로(107)로 인도하여 전류저지층(108)으로의 리크전류의 유입을 방지할 정도의 이동도를 갖는 것으로 되어 전류저지층(108)의 리크전류를 더욱 저감시킬 수 있다. 이렇게 하여, InGaP 캡층을 일단 형성하여 박리하는 공정을 마련함으로써, 전류저지층(108)의 리크전류를 방지하여 제3의 p형 클래드층(109)을 형성한 구조의 채용을 용이하게 할 수 있다.
이에 대해, InGaP 캡층을 이용하지 않으면, Al0.55Ga0.45As 전류저지층(108)의 Al 조성이 높기 때문에, 전류저지층(108)의 표면의 산화가 일어나기 쉬워진다. 이 때문에, 전류저지층(108)의 결정성이 나빠지거나, 제3의 p형 클래드층(109)의 이동도가 저하하거나 하여 전류저지층(108)에 리크전류가 발생하기 쉬워진다. 이 결과, InGaP 캡층을 이용하지 않는 종래의 제조방법에서는 제3의 p형 클래드층(109)을 이용하는 것은 곤란했다.
이상 설명한 도 1의 반도체 레이저에서는, 제1도전형 클래드층(102), 제1의 제2도전형 클래드층(106), 제2의 제2도전형 클래드층(107), 제3의 제2도전형 클래드층(109) 전부를 Al0.45Ga0.55As로 했지만, 제3의 제2도전형 클래드층(109)을 Al0.45G a0.55As로 하고, 그 외의 클래드층을 예컨대 Al0.5Ga0.5As로 해도 최대출력(Pmax, 도2)을 높게 하는 효과가 얻어졌다.
또, 도 1의 반도체 레이저에서는, 리지 도파로(107)의 두께를 0.5㎛로 했지만, 이것을 다른 두께로 할 수도 있다. 단, 1.0㎛보다도 두껍게 하면 임계치 전압이 증가하거나 킹크가 발생하기 쉬워져 버린다. 또, 0.2㎛보다도 얇게 하면, 전류저지층(108)에 리크전류가 발생하기 쉬워져 버린다. 이 때문에, 리지 도파로(107)의 두께는 0.2㎛ 이상 1.0㎛ 이하로 하는 것이 바람직하다.
또, 도 1의 반도체 레이저에서는, 리지 도파로(107)의 저부 폭(Wd)을 2.0㎛로 했지만, 이것을 다른 폭으로 할 수도 있다. 단, 1.5㎛보다도 좁게 하면 상부 폭(Wu)이 지나치게 좁아져 임계치 전압이 증가하기 쉬워져 버린다. 또, 3.0㎛보다도 넓게 하면, 활성층(104)에 주입되는 전류를 모아 들이지 않게 되어, 레이저 광(L)이 불안정하게 되어 킹크가 발생하기 쉬워져 버린다. 이 때문에, 리지 도파로(107)의 저부 폭(Wd)은 1.5㎛ 이상 3.0㎛ 이하로 하는 것이 바람직하다.
또, 도 1의 반도체 레이저에서는, 제1의 p형 클래드층(106)의 두께를 0.2㎛로 했지만, 이것을 다른 두께로 할 수도 있다. 단, 0.1㎛보다도 얇게 하면 리지 도파로(107) 하부와 그 양측의 굴절률 차가 지나치게 커져 킹크가 발생하기 쉬워진다. 또, 0.2㎛보다도 두껍게 하면, 활성층(104)에 주입되는 전류가 퍼져 버린다. 이 때문에, 제1의 p형 클래드층(106)의 두께는 0.1㎛ 이상 0.3㎛ 이하로 하는 것이 바람직하다.
또, 도 1의 반도체 레이저에서는, p형 클래드층(106, 107, 109)의 합계 두께 (Tp)를 3.2㎛로 하고, n형 클래드층(102)의 두께(Tn)를 3.0㎛로 했지만, 이것을 다른 두께로 할 수도 있다. 단, 활성층(104)에 캐리어를 충분히 가두기 위해서는 Tp, Tn을 각각 2.5㎛ 이상으로 하는 것이 바람직하다.
또, 도 1의 반도체 레이저에서는, AlyGa1-yAs 전류저지층(108)의 Al 조성(y)을 0.55로 했지만, 이것을 다른 값으로 할 수도 있다. 단, 0.50㎛보다도 작게 하면 실 굴절률 도파형으로서 충분한 특성을 얻는 것이 어려워진다. 또, 0.56보다도 크게 하면 결정성이 악화된다. 이 때문에, AlyGa1-yAs 전류저지층(108)의 Al 조성 (y)은 0.50 이상 0.56 이하로 하는 것이 바람직하다.
또, 도 1의 반도체 레이저에서는, AlzGa1-zAs 가이드층(103, 105)의 Al 조성 (z)을 0.25로 했지만, 이것을 다른 값으로 할 수도 있다. 단, 0.20㎛보다도 낮게 하면 활성층(104)의 우물층과의 굴절률 차가 없어지고, 이 우물층에 광을 충분히 가둘 수 없어져 가이드층으로서의 효과가 얻기 어려워진다. 또, 0.28보다도 높게 하면 클래드층(102, 106, 107, 109)과의 굴절률 차가 없어져 가이드층으로서의 효과가 얻기 어려워진다. 이 때문에, 가이드층(103, 105)의 Al 조성(z)은 0.20 이상 0.28 이하로 하는 것이 바람직하다.
제2실시형태
제2실시형태의 반도체 레이저의 특징중 하나는, 도 3과 도 4로부터 알 수 있는 바와 같이 제3의 p형 클래드층(209)의 이동도를 높게 하기 위해, 전류저지층 (108)상에 p형 InGaP로 이루어진 캡층(208A)을 형성한 점이다. 이하, 제1실시형태와 다른 부분을 중심으로 하여 설명한다.
도 3은 본 발명의 제2실시형태의 반도체 레이저를 나타낸 개념 사시도이고, 도 4는 이 반도체 레이저의 중앙부분의 개념 단면도이다. AlGaAs/AlGaAs 활성층 (204)은 제1실시형태와 마찬가지로 AlwGa1-wAs(0 ≤w ≤0.15)로 이루어진 두께 5nm의 우물층과, Al0.3Ga0.7As로 이루어진 두께 5nm의 장벽층을 교대로 적층한 MQW 구조이다. 이 활성층(204)을 도면내 종측(縱側)에 끼워 넣은 각 클래드층(202, 206, 207, 209)은 제1실시형태(도 1)보다도 Al 조성을 높게 하고, Al0.5Ga0.5As로 구성되어 있다. 이것은 종래의 반도체 레이저(도 5)의 Al 조성과 마찬가지이다. 또, 각 클래드층(202, 206, 207, 209)의 Al 조성을 0.5로 한 것에 대응하여 가이드층(203, 205)의 Al 조성을 0.3으로 하고 있다. 이 가이드층(203, 205)과 활성층(204)은 합쳐 발광층(203∼205)으로서 파악할 수 있다. 또, 도 4의 반도체 레이저에서는 p형 InGaP로 이루어진 에칭 스톱층(207A)을 형성하고 있다. 이 에칭 스톱층(207A)은 웨트에칭에 의해 리지 도파로(207)를 형성할 때, 에칭의 종점을 결정하고, 재현성이 좋은 리지 도파로(207)의 형성을 가능하게 한다. 또, 도 4의 반도체 레이저에서는 제1실시형태와 마찬가지로 제3의 p형 클래드층(209)을 형성하고 있다. 도 4의 반도체 레이저의 특징중 하나는 이 제3의 p형 클래드층(209)을 형성하는 것에 덧붙여, 더욱이 캡층(208A)을 형성한 점이다. 이 캡층(208A)은 활성층(204)보다도 밴드갭이 큰 InGaP로 이루어지고, 활성층(204)으로부터의 광을 흡수하지 않는다. 이와 같이, 캡층(208A)에 활성층(204)보다 밴드갭이 큰 화합물 반도체 재료를 이용함으로써, 활성층(204)내를 도파하는 레이저 광의 흡수 및 광손실의 발생에 의한임계치 전류의 증대와 발광효율의 저하가 방지된다. 이러한 캡층(208A)을 형성함으로써, 후술하는 바와 같이 낮은 임계치로 고효율의 고출력 반도체 레이저가 실현된다.
상기의 적층체(202∼209)로 이루어진 반도체 레이저의 칩은 도 3에 나타낸 바와 같이 단면(端面) 부근의 활성층(204)의 불가역적인 손상(COD: Catastrophic Optical Damage)을 방지하기 위해, 이 단면 근방의 상기 활성층(204) 및 그 주변에 Zn 확산영역(213)을 형성하고 있다. 또, 칩의 앞 단면상에는 반사율 20% 이상의 저반사막(214)이 뒤 단면에는 반사율 90% 이상의 고반사막(215)이 각각 형성되고, 단면 보호를 행함과 더불어, 출사측 단면으로부터 높은 광출력이 얻어지도록 설정되어 있다. 한편, 제1실시형태(도 1)에서도 이들 Zn 확산영역(213), 저반사막(214 ), 고반사막(215)을 형성할 수 있다.
이상 설명한 도 3과 도 4의 반도체 레이저에서는 캡층(208A)을 형성했기 때문에, 전류저지층(208)의 표면의 산화를 방지하여 전류저지층(208)의 표면의 결정성을 향상시킬 수 있다. 또, 이 전류저지층(208)상에 형성된 제3의 p형 클래드층 (209)의 결정성을 향상시켜 그 이동도를 높게 할 수 있다. 이 때문에, Al0.5Ga0.5As로 이루어진 제3의 p형 클래드층(209)은 Al 조성이 높음에도 불구하고, 전류를 리지 도파로(207)로 인도하여 전류저지층(208)으로의 리크전류의 유입을 방지할 정도의 이동도를 갖는다. 이 결과, 제3의 p형 클래드층(209)이 전류를 리지 도파로 (207)로부터 활성층(204)에 효율적으로 인도하기 때문에, 고출력의 반도체 레이저를 얻을 수 있다.
이에 대해, InGaP 캡층(208A)을 형성하지 않는 경우는, Al0.5Ga0.5As로 이루어진 제3의 p형 클래드층(209)의 결정성이 악화되어 그 이동도가 높아진다. 그리고, 이에 따라 제3의 p형 클래드층(209)의 횡방향의 확산 저항이 증대하여 전류저지층 (208)의 적층방향으로 큰 전위차가 발생한다. 이 결과, 전류저지층(208)에 리크전류가 발생하고, 활성층(204)의 발광에 기여하지 않는 무효전류가 증가하여 고출력 레이저를 얻는 것이 곤란해져 버린다.
또, 도 3의 반도체 레이저에서는 Zn 확산영역(213)을 형성했기 때문에, 고출력임에도 불구하고, 불가역적인 단면 손상(COD)을 방지할 수 있다. 즉, 본 실시형태의 반도체 레이저와 같이 킹크레벨이 향상하고, 고출력의 레이저의 실현이 가능하게 되면, 레이저 광에 의한 단면 파괴가 출력을 적절히 조정하도록 되어 온다. 이것은 높은 광출력의 레이저 광을 출사하고 있는 상태에서는 칩 단면 근방에서 활성층(204)의 밴드갭이 감소하는 소위 밴드갭 수축이 발생하고, 이에 따라 단면 근방의 활성층(204)에서의 광흡수가 발생하기 때문이다. 이 광흡수가 발생하면, 이것에 의해 발생한 열과, 전자ㆍ정공쌍이 비발광 재결합함에 따른 발열에 의해 밴드갭 수축이 촉진되어 광흡수가 증대한다. 이것은 포지티브 피드백으로 불리는 현상이고, 이에 따라 최종적으로는 단면이 광과 열에 의해 용융하는 COD가 발생한다. COD는 AlGaAs계의 레이저에서는 4MW/㎠ 정도로 되고, 매우 출력이 높은 본 실시형태의 반도체 레이저(도 2 참조)의 신뢰성에 영항을 끼친다. 그래서, 본 실시형태에서는 Zn을 확산시킴으로써 칩 단면 근방에 Zn 확산영역(213)을 형성하고 있다. 이 Zn 확산에 의해 단면 근방의 활성층(204)이 일정한 비율로 무질서화 되고, 이 영역의 활성층(204)의 밴드갭이 칩 내부의 활성층(204)의 밴드갭보다 커져 상기의 메커니즘에 의한 COD가 발생하지 않고, 고신뢰성을 갖는 고출력 레이저를 실현할 수 있다. 이 Zn 확산영역(213)의 폭(창 길이)은 본 발명자의 실험에 의하면, 단면으로부터 5㎛∼40㎛로 하는 것이 바람직하다. 창 길이가 5㎛에 도달하지 않으면, 칩 단면을 벽개(劈開)로 형성할 때 위치 정밀도가 확보되지 않고, 창의 효과가 나타나기 어렵다. 한편, 창 길이가 40㎛를 넘으면, 창 영역의 광흡수가 60/㎝ 정도이기 때문에, 현저한 손실로 되어 발광효율의 저하나 발진 임계치의 증가를 초래하여 광디스크 용도에 적합하지 않은 특성으로 된다.
다음으로, 캡층(208A)의 두께 및 재질에 대해 검토한다. 즉, 도 4의 반도체 레이저에서는 캡층(208A)을 0.005㎛로 하고 그 재질을 InGaP로 했지만, 이것을 다른 두께나 재료로 할 수도 있기 때문에, 그 범위 및 종류에 대해 검토한다.
먼저, 두께에 대해 검토한다. 본 발명자의 실험에 의하면, InGaP로 이루어진 캡층(208A)의 두께를 0.001㎛보다도 얇게 하면, 고출력 레이저를 얻는 것이 곤란하게 되었다. 이것은 캡층(208A)의 두께를 지나치게 얇게 하면, 제3의 p형 클래드층(209)의 결정성 및 이동도를 향상시키는 효과가 얻어지지 않게 되었기 때문이라고 해석된다. 또, 본 발명자의 실험에 의하면, InGaP로 이루어진 캡층(208A)의 두께를 0.010㎛보다도 두껍게 하면, 역시 고출력 레이저를 얻는 것이 곤란하게 되었다. 이것은 InGaP로 이루어진 캡층(208A)의 두께를 지나치게 두껍게 해도, Al0.5Ga0.5As로 이루어진 제3의 p형 클래드층(109)과의 격자상수나 열팽창 계수의 차이에 의해 제3의 p형 클래드층(109)의 결정성이 악화되기 때문이라고 해석된다. 이상으로부터, 본 발명자의 실험에 의하면, InGaP로 이루어진 캡층(208A)의 두께를 0.001㎛ 이상 0.010㎛ 이하로 함으로써, 고출력의 반도체 레이저를 얻을 수 있다는 것을 알 수 있었다.
다음으로, 재질에 대해 검토한다. 본 발명자의 실험에 의하면, 캡층(208)의 재질로서 InGaP 대신에 GaP나 InGaAlP를 이용한 경우에도 제3의 p형 클래드층(209)의 결정성 및 이동도를 향상시키는 효과가 얻어졌다. 또, InN, InGaN, GaN 등을 이용한 경우에도 마찬가지의 효과가 얻어졌다. 이들 결과를 기초로 본 발명자가 실험을 더 반복한 결과, 활성층(204)보다도 밴드갭이 크고, 전류저지층(208)과 다른 V족 원소를 포함하는 재료를 이용한 경우에는 제3의 p형 클래드층(209)의 결정성 및 이동도를 향상시키는 효과가 얻어지는 것을 알 수 있었다. 이 이유에 대해, 본 발명자는 전류저지층(208)과 다른 V족 원소를 포함하는 재료를 이용하여 캡층 (208A)을 형성하면 전류저지층(208)과 캡층(208A)의 유효질량의 차가 커져 결정성을 향상시키는 효과가 커지기 때문이라고 생각하고 있다. 또, 활성층(204)보다도 밴드갭이 작은 재료를 이용하여 캡층(208A)을 형성하면, 캡층(208A)이 활성층(204)으로부터의 광(L)을 흡수해 버리기 때문이라고 생각하고 있다. 또, 활성층(204)의 발광효율의 관점에서는 다음과 같이 설명할 수 있다. 즉, 캡층(208A)에 활성층(204)보다도 밴드갭이 크고 전류저지층(208)과 다른 V족 원소를 포함하는 반도체 재료를 이용함으로써, 이 반도체 재료내의 홀의 유효질량이 작은 재료를 선택하는 것이 가능해진다. 예컨대, 제3의 p형 클래드층(209)으로서 Al0.5Ga0.5As를 선택한 경우, 캡층(208A)으로서 n형 InGaP를 선택함으로써 V족 원소로서 As에 비해 유효질량이 작은 P를 함유시키고, 보다 에너지 레벨이 높은 홀을 제2의 p형 클래드층(207)에 주입하는 것이 가능해져 활성층(204)내에서 보다 효율이 높은 재결합을 행할 수 있다. 한편, 캡층(208A)을 에칭에 의해 완전히 제거하고, 제3의 p형 클래드층 (209)을 전류저지층(208)상에 직접 접하는 구조로 하는 경우에도 InGaP 캡층(208A)을 이용함으로써, AlGaAs 전류저지층(208)과의 에칭 선택비가 큰 에천트를 선택하는 것이 용이하게 행할 수 있어 제조상 큰 장점으로 된다. 상기의 어느 하나의 재료를 이용한 경우에도 본 발명자의 실험에 의하면, 그 두께는 0.001㎛ 이상 0.010㎛ 이하로 하는 것이 바람직했다.
이와 같이, 캡층(208A)은 두께를 0.001㎛ 이상 0.010㎛ 이하로 하고, 재질을 활성층(204)보다도 밴드갭이 크고 전류저지층(208)과 다른 V족 원소를 포함하는 것으로 하는 것이 바람직하다는 것을 알 수 있었다.
이상 설명한 도 4의 반도체 레이저의 제조방법은, 제1실시형태의 반도체 레이저(도 1)와 마찬가지의 방법으로 행할 수 있다. 단, 제1실시형태의 반도체 레이저의 제조방법에서는 캡층을 박리했지만, 본 실시형태의 반도체 레이저의 제조방법에서는 캡층(208A)을 박리하지 않고, 도 3과 도 4에 나타낸 바와 같이 이 캡층(208A)이 남는 구성으로 한다.
또, 이상 설명한 도 4의 반도체 레이저에서는, 각 클래드층(202, 206, 207, 209)을 Al0.5Ga0.5As로 했지만, 제1실시형태(도 1)와 마찬가지로 이것을 Al0.45Ga0.55As로 할 수도 있다. 또, 이 Al 조성을 더욱 다른 값으로 할 수도 있다. 단, 본 발명자의 실험에 의하면, AlbiGa1-biAs로 이루어진 각 클래드층(i=0, 1, 2, 3, 202, 206, 207, 209)의 Al 조성(bi)은 0.40 이상 0.50 이하로 하는 것이 바람직하다(도 2 참조).
또, 도 4의 반도체 레이저에서는, 활성층(204)을 두께 5nm의 우물층과, 두께 5nm의 장벽층을 교대로 적층한 MQW 구조로 했지만, 이들 두께를 다른 값으로 하는 것도 가능하다. 단, 상술한 Zn 확산영역(213)에 의해 COD를 효과적으로 방지하기 위해서는, 우물층 및 배리어층의 막두께를 7nm 이하로 하는 것이 바람직하다. 이것은 우물층 및 배리어층을 얇게 한 편이 상술한 무질서화가 일어나기 쉽기 때문이다.
이상 설명한 제2실시형태에서는, 활성층(204)을 AlGaAs로 한 AlGaAs계 반도체 레이저에 대해 설명했지만, 본 발명은 활성층(204)보다도 큰 밴드갭을 가지고 전류저지층(208)과 다른 V족 원소를 포함하는 캡층(208A)과, 이 캡층(208A) 및 리지 도파로(207)상에 형성된 제3의 p형 클래드층(209)을 갖춘 반도체 레이저 일반에 적용할 수 있다. 예컨대, 활성층(204)을 InGaAlP로 한 4원계(元系) 반도체 레이저나 활성층(204)을 InGaN으로 한 GaN계 반도체 레이저에 적용할 수 있다.
이상 설명한 바와 같이 본 발명에 의하면, AlGaAs계의 실 굴절률 도파형의 반도체 레이저에 있어서, 고출력의 반도체 레이저를 얻을 수 있다.

Claims (19)

  1. 제1도전형 클래드층과,
    상기 제1도전형 클래드층상에 형성되고, AlvGa1-vAs(0 ≤v〈 x3)로 이루어져 전류주입에 의해 광을 방사하는 활성층을 갖춘 발광층,
    상기 활성층상에 형성된 제1의 제2도전형 클래드층,
    상기 제1의 제2도전형 클래드층상의 일부에 띠모양으로 형성된 제2의 제2도전형 클래드층,
    상기 제2의 제2도전형 클래드층을 사이에 두고 그 양측에 형성되고, 상기 제1 및 제2의 제2도전형 클래드층보다도 큰 밴드갭을 갖는 전류저지층 및,
    상기 제2의 제2도전형 클래드층 및 상기 전류저지층상에 형성되고, Alx3Ga1-x3As(0.40 ≤x3 ≤0.46)로 이루어진 제3의 제2도전형 클래드층을 갖춘 것을 특징으로 하는 반도체 레이저.
  2. 제1항에 있어서, 상기 제1도전형 클래드층이 Alx0Ga1-x0As(0.40 ≤x0 ≤0.46)로 이루어지고,
    상기 제1의 제2도전형 클래드층이 Alx1Ga1-x1As(0.40 ≤x1 ≤0.46)로 이루어지며,
    상기 제2의 제2도전형 클래드층이 Alx2Ga1-x2As(0.40 ≤x2 ≤0.46)로 이루어지진 것을 특징으로 하는 반도체 레이저.
  3. 제1항에 있어서, 상기 전류저지층은 제1도전형이고, AlyGa1-yAs(0.50 ≤y ≤0.56)로 이루어지진 것을 특징으로 하는 반도체 레이저.
  4. 제1항에 있어서, 상기 제1의 제2도전형 클래드층의 두께가 0.1㎛ 이상 0.3㎛ 이하이고,
    상기 제2의 제2도전형 클래드층의 두께가 0.2㎛ 이상 1.0㎛ 이하이고 저부 폭이 1.5㎛ 이상 3.0㎛ 이하이며,
    상기 제1 내지 제3의 제2도전형 클래드층의 합계 두께가 2.5㎛ 이상인 것을 특징으로 하는 반도체 레이저.
  5. 제1항에 있어서, 상기 활성층이 AlwGa1-wAs(0 ≤w ≤0.15)로 이루어진 단수 또는 복수의 우물층을 포함하는 단일 또는 다중 양자우물구조의 활성층인 것을 특징으로 하는 반도체 레이저.
  6. 제5항에 있어서, 상기 발광층이 상기 활성층과 상기 활성층의 양측에 형성되어 AlzGa1-zAs(0.20 ≤z ≤0.28)로 이루어진 광가이드층으로 이루어진 것을 특징으로하는 반도체 레이저.
  7. 제1항에 있어서, 단면 근방의 상기 활성층에 Zn 확산영역이 형성되어 있는 것을 특징으로 하는 반도체 레이저.
  8. GaAs로 이루어진 제1도전형의 기판과,
    상기 기판상에 형성되고, Alx0Ga1-x0As(0.40 ≤xi ≤0.46, i=0, 1, 2, 3)로 이루어진 제1도전형 클래드층,
    상기 제1도전형 클래드층상에 형성되고, AlvGa1-vAs(0 ≤v〈 xi)로 이루어져 전류주입에 의해 광을 방사하는 활성층을 갖춘 발광층,
    상기 발광층상에 형성되고, Alx1Ga1-x1As로 이루어진 제1의 제2도전형 클래드층,
    상기 제1의 제2도전형 클래드층상의 일부에 띠모양으로 형성되고, Alx2Ga1-x2As로 이루어진 제2의 제2도전형 클래드층,
    상기 제2의 제2도전형 클래드층을 사이에 두고 그 양측에 형성되고, AlyGa1-yAs(0.46〈 y)로 이루어진 제1도전형의 전류저지층,
    상기 제2의 제2도전형 클래드층 및 상기 전류저지층상에 형성되고, Alx3Ga1-x3As로 이루어진 제3의 제2도전형 클래드층,
    상기 제3의 제2도전형 클래드층상에 형성되고, 상기 제3의 제2도전형 클래드층보다도 밴드갭이 작은 제2도전형의 콘택트층,
    상기 기판과 전기적으로 접속하여 형성된 제1전극 및,
    상기 콘택트층상에 상기 콘택트층과 전기적으로 접속하여 형성된 제2전극을 갖춘 것을 특징으로 하는 반도체 레이저.
  9. 제8항에 있어서, 상기 콘택트층이 GaAs로 이루어진 것을 특징으로 하는 반도체 레이저.
  10. 제8항에 있어서, 상기 전류저지층이 AlyGa1-yAs(0.50 ≤y ≤0.56)로 이루어진 것을 특징으로 하는 반도체 레이저.
  11. 제8항에 있어서, 상기 제1의 제2도전형 클래드층의 두께가 0.1㎛ 이상 0.3㎛ 이하이고,
    상기 제2의 제2도전형 클래드층의 두께가 0.2㎛ 이상 1.0㎛ 이하이고 저부 폭이 1.5㎛ 이상 3.0㎛ 이하이며,
    상기 제1 내지 제3의 제2도전형 클래드층의 합계 두께가 2.5㎛ 이상인 것을 특징으로 하는 반도체 레이저.
  12. 제8항에 있어서, 상기 활성층이 AlwGa1-wAs(0 ≤w ≤0.15)로 이루어진 단수 또는 복수의 우물층을 포함하는 단일 또는 다중 양자우물구조의 활성층인 것을 특징으로 하는 반도체 레이저.
  13. 제12항에 있어서, 상기 발광층이 상기 활성층과 상기 활성층의 양측에 형성되어 AlzGa1-zAs(0.20 ≤z ≤0.28)로 이루어진 광가이드층으로 이루어진 것을 특징으로 하는 반도체 레이저.
  14. 제8항에 있어서, 단면 근방의 상기 활성층에 Zn 확산영역이 형성되어 있는 것을 특징으로 하는 반도체 레이저.
  15. MOCVD법에 의해 Alx0Ga1-x0As(v〈 xi〈 y, i=0, 1, 2, 3)로 이루어진 제1도전형 클래드층, AlvGa1-vAs(0 ≤v〈 xi)로 이루어진 활성층, Alx1Ga1-x1As로 이루어진 제1의 제2도전형 클래드층, Alx2Ga1-x2As층을 순차 형성하고,
    상기 Alx2Ga1-x2As층상에 띠모양의 유전체 절연막을 형성하고, 이 유전체 절연막을 마스크로 하여 웨트에칭에 의해 상기 Alx2Ga1-x2As층을 에칭하여 측면에 (111) A면이 노출된 띠모양의 제2의 제2도전형 클래드층을 형성하며,
    MOCVD법에 의해 상기 유전체 막을 마스크로 하여 상기 제2의 제2도전형 클래드층을 사이에 두고 그 양측에 제1도전형의 AlyGa1-yAs로 이루어진 전류저지층, InGaP로 이루어진 캡층을 순차 형성하고,
    상기 유전체 막 및 상기 캡층을 박리하며,
    MOCVD법에 의해 상기 전류저지층 및 상기 제2의 제2도전형 클래드층상에 Alx3Ga1-x3As로 이루어진 제3의 제2도전형 클래드층을 형성하는 것을 특징으로 하는 반도체 레이저의 제조방법.
  16. 제1도전형 클래드층과,
    상기 제1도전형 클래드층상에 형성되고, 전류주입에 의해 광을 방사하는 활성층을 갖춘 발광층,
    상기 활성층상에 형성된 제1의 제2도전형 클래드층,
    상기 제1의 제2도전형 클래드층상의 일부에 띠모양으로 형성된 제2의 제2도전형 클래드층,
    상기 제2의 제2도전형 클래드층을 사이에 두고 그 양측에 형성되고, 상기 제1 및 제2의 제2도전형 클래드층보다도 큰 밴드갭을 갖는 제1도전형의 전류저지층,
    상기 전류저지층상에 형성되고, 상기 활성층보다도 밴드갭이 크며, 상기 전류저지층과 다른 V족 원소를 포함하는 캡층 및,
    상기 캡층 및 상기 제2의 제2도전형 클래드층상에 형성된 제3의 제2도전형 클래드층을 갖춘 것을 특징으로 하는 반도체 레이저.
  17. 제16항에 있어서, 상기 활성층이 AlcGa1-cAs(0 ≤c < 1)로 이루어지고, 상기 캡층이 InGaP로 이루어진 것을 특징으로 하는 반도체 레이저.
  18. 제17항에 있어서, 상기 캡층의 두께가 0.001㎛ 이상 0.01㎛ 이하인 것을 특징으로 하는 반도체 레이저.
  19. 제17항에 있어서, 상기 제1도전형 클래드층이 Alb0Ga1-b0As(c < bj < e, j=0, 1, 2, 3)로 이루어지고,
    상기 제1의 제2도전형 클래드층이 Alb1Ga1-b1As로 이루어지며,
    상기 제2의 제2도전형 클래드층이 Alb2Ga1-b2As로 이루어지고,
    상기 전류저지층이 AleGa1-eAs로 이루어지며,
    상기 제3의 제2도전형 클래드층이 Alb3Ga1-b3As로 이루어진 것을 특징으로 하는 반도체 레이저.
KR10-2003-0016134A 2002-03-15 2003-03-14 반도체 레이저 및 그 제조방법 KR100537475B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002072051A JP2003273467A (ja) 2002-03-15 2002-03-15 半導体レーザおよびその製造方法
JPJP-P-2002-00072051 2002-03-15

Publications (2)

Publication Number Publication Date
KR20030074474A true KR20030074474A (ko) 2003-09-19
KR100537475B1 KR100537475B1 (ko) 2005-12-19

Family

ID=27764559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0016134A KR100537475B1 (ko) 2002-03-15 2003-03-14 반도체 레이저 및 그 제조방법

Country Status (7)

Country Link
US (1) US7164701B2 (ko)
EP (1) EP1345299B1 (ko)
JP (1) JP2003273467A (ko)
KR (1) KR100537475B1 (ko)
CN (1) CN1445893A (ko)
DE (1) DE60302916T2 (ko)
TW (1) TWI230489B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100550923B1 (ko) * 2004-09-08 2006-02-13 삼성전기주식회사 ＧａＡｓ계 반도체 레이저 및 제조방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033077A (ja) * 2003-07-09 2005-02-03 Matsushita Electric Ind Co Ltd 半導体レーザ装置
JP4091529B2 (ja) * 2003-11-20 2008-05-28 ローム株式会社 半導体レーザ
US7065116B2 (en) * 2003-11-25 2006-06-20 Sharp Kabushiki Kaisha Semiconductor laser element and manufacturing method for the same
JP2005209952A (ja) * 2004-01-23 2005-08-04 Matsushita Electric Ind Co Ltd 半導体レーザ装置およびそれを用いた光ピックアップ装置
JP4551121B2 (ja) * 2004-05-24 2010-09-22 シャープ株式会社 半導体レーザ装置
KR100818522B1 (ko) * 2004-08-31 2008-03-31 삼성전기주식회사 레이저 다이오드의 제조방법
JP2007059577A (ja) * 2005-08-24 2007-03-08 Rohm Co Ltd モノリシック型半導体レーザ
WO2009120044A2 (ko) * 2008-03-27 2009-10-01 Song June O 발광소자 및 그 제조방법
JP5948776B2 (ja) * 2011-09-27 2016-07-06 ソニー株式会社 発光素子及びその製造方法
CN111092366B (zh) * 2018-10-23 2021-04-06 山东华光光电子股份有限公司 一种具有双面电流限制结构的半导体激光器及制备方法
KR102440071B1 (ko) * 2020-10-16 2022-09-05 (주)큐에스아이 반도체 레이저 다이오드 소자 및 그 제조 방법

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5282077A (en) * 1986-03-31 1994-01-25 Gentex Corporation Variable reflectance mirror
US5128799B1 (en) * 1986-03-31 1996-11-05 Gentex Corp Variable reflectance motor vehicle mirror
US4712879A (en) * 1986-04-02 1987-12-15 Donnelly Corporation Electrochromic mirror
US4852979A (en) * 1987-07-30 1989-08-01 Donnelly Corporation Encapsulated electrochromic mirror and method of making same
US5065404A (en) * 1989-07-12 1991-11-12 Kabushiki Kaisha Toshiba Transverse-mode oscillation semiconductor laser device
US5076674A (en) * 1990-03-09 1991-12-31 Donnelly Corporation Reduced first surface reflectivity electrochromic/electrochemichromic rearview mirror assembly
US5239405A (en) * 1991-09-06 1993-08-24 Donnelly Corporation Electrochemichromic solutions, processes for preparing and using the same, and devices manufactured with the same
JPH06252508A (ja) 1993-02-26 1994-09-09 Eastman Kodak Japan Kk 半導体レーザ
JPH06350188A (ja) 1993-06-04 1994-12-22 Fuji Electric Co Ltd 半導体レーザ素子
BE1007251A3 (nl) 1993-06-28 1995-05-02 Philips Electronics Nv Straling-emitterende halfgeleiderdiode en werkwijze ter vervaardiging daarvan.
TW347597B (en) 1994-01-31 1998-12-11 Mitsubishi Chem Corp Method of forming a groove in a semiconductor laser diode and a semiconductor laser diode
JP3322512B2 (ja) * 1994-04-28 2002-09-09 三洋電機株式会社 半導体レーザ素子の設計方法
JP3195715B2 (ja) 1994-07-18 2001-08-06 シャープ株式会社 半導体レーザ素子及びその製造方法
JP3584508B2 (ja) 1994-12-27 2004-11-04 松下電器産業株式会社 短波長光源
JPH08279650A (ja) * 1995-04-06 1996-10-22 Mitsubishi Electric Corp 半導体レーザ装置、及び半導体レーザ装置の製造方法
JPH09139550A (ja) 1995-11-16 1997-05-27 Mitsubishi Electric Corp 半導体レーザ装置の製造方法、及び半導体レーザ装置
FR2743195B1 (fr) 1995-12-27 1998-02-06 Alsthom Cge Alcatel Laser semi-conducteur a emission par la surface
US5963572A (en) * 1995-12-28 1999-10-05 Sanyo Electric Co., Ltd. Semiconductor laser device and manufacturing method thereof
US6055255A (en) 1996-02-01 2000-04-25 Sharp Kabushiki Kaisha Semiconductor laser device and method for producing the same
TW342545B (en) * 1996-03-28 1998-10-11 Sanyo Electric Co Semiconductor laser element and method for designing same
JP3451841B2 (ja) 1996-06-14 2003-09-29 ソニー株式会社 半導体レーザ、光ピックアップ装置ならびに光記録および／または再生装置
JP3788831B2 (ja) * 1996-08-30 2006-06-21 株式会社リコー 半導体素子およびその製造方法
JPH1098233A (ja) 1996-09-25 1998-04-14 Rohm Co Ltd 半導体レーザおよびその製法
US5825527A (en) * 1997-04-02 1998-10-20 Gentex Corporation Information display area on electrochromic mirrors having a third surface metal reflector
US5818625A (en) * 1997-04-02 1998-10-06 Gentex Corporation Electrochromic rearview mirror incorporating a third surface metal reflector
JP3045104B2 (ja) * 1997-05-21 2000-05-29 日本電気株式会社 半導体レーザ
JP3488597B2 (ja) * 1997-07-14 2004-01-19 株式会社東芝 窒化ガリウム系化合物半導体装置
EP0908988A3 (en) * 1997-10-06 2001-10-17 Sharp Kabushiki Kaisha Light-emitting device and fabricating method thereof
JP2000031585A (ja) * 1998-07-15 2000-01-28 Rohm Co Ltd 半導体レーザ装置
US6157480A (en) * 1998-09-21 2000-12-05 Gentex Corporation Seal for electrochromic devices
JP2000244063A (ja) * 1999-02-19 2000-09-08 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JP3862894B2 (ja) * 1999-08-18 2006-12-27 株式会社東芝 半導体レーザ装置
EP1087480B1 (en) 1999-09-27 2006-11-15 Sanyo Electric Co., Ltd. Semiconductor laser device and method of manufacturing the same
JP2001210909A (ja) 2000-01-26 2001-08-03 Victor Co Of Japan Ltd 半導体レーザ装置
US6664605B1 (en) * 2000-03-31 2003-12-16 Triquint Technology Holding Co. Dopant diffusion blocking for optoelectronic devices using InAlAs and/or InGaAlAs
JP2001345518A (ja) 2000-06-01 2001-12-14 Nec Corp 半導体レーザ素子
EP1195864A3 (en) * 2000-10-04 2004-11-10 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device
JP2002232082A (ja) * 2000-11-30 2002-08-16 Furukawa Electric Co Ltd:The 埋込型半導体レーザ素子の製造方法、及び埋込型半導体レーザ素子
JP2002374040A (ja) * 2001-06-15 2002-12-26 Sharp Corp 半導体レーザ素子およびその製造方法
JP3911140B2 (ja) * 2001-09-05 2007-05-09 シャープ株式会社 半導体レーザの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100550923B1 (ko) * 2004-09-08 2006-02-13 삼성전기주식회사 ＧａＡｓ계 반도체 레이저 및 제조방법

Also Published As

Publication number Publication date
DE60302916D1 (de) 2006-02-02
US20040114651A1 (en) 2004-06-17
JP2003273467A (ja) 2003-09-26
CN1445893A (zh) 2003-10-01
DE60302916T2 (de) 2006-08-24
EP1345299A1 (en) 2003-09-17
TW200306044A (en) 2003-11-01
TWI230489B (en) 2005-04-01
US7164701B2 (en) 2007-01-16
EP1345299B1 (en) 2005-12-28
KR100537475B1 (ko) 2005-12-19

Similar Documents

Publication Publication Date Title
KR100394332B1 (ko) 반도체 레이저장치
KR100537475B1 (ko) 반도체 레이저 및 그 제조방법
KR101254817B1 (ko) 반도체 레이저 다이오드
TW200814479A (en) Semiconductor laser device
KR100895056B1 (ko) 반도체 레이저장치
KR100495220B1 (ko) 고차모드 흡수층을 갖는 반도체 레이저 다이오드
JP2007273681A (ja) 自励発振型半導体レーザ装置
US7609739B2 (en) Semiconductor laser device
JP4121271B2 (ja) 半導体レーザ素子およびその製造方法
JPH09270563A (ja) 半導体レーザ素子およびその製造方法
JP3998492B2 (ja) 半導体レーザ素子
JPWO2005124952A1 (ja) 半導体発光装置およびその製造方法
JP2003273466A (ja) 半導体レーザ及びその製造方法
JPH1126864A (ja) 半導体レーザ
JP2002223038A (ja) 半導体レーザ装置
JP2009094548A (ja) 半導体レーザ装置
JPH08148753A (ja) 半導体レーザ
JP2003023213A (ja) 半導体レーザ
JP2005259937A (ja) 半導体レーザ素子および半導体レーザ装置
JP2006100517A (ja) 半導体レーザ装置およびその製造方法
JPH11330632A (ja) 半導体レ―ザ及び該半導体レ―ザを用いた光ディスク装置
JP2010045412A (ja) 半導体レーザ装置
JPH05183235A (ja) 半導体レーザ装置
JP2009224506A (ja) 半導体レーザ装置
JP2001284708A (ja) 半導体レーザ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081120

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee