KR100550923B1 - ＧａＡｓ계 반도체 레이저 및 제조방법 - Google Patents

ＧａＡｓ계 반도체 레이저 및 제조방법 Download PDF

Info

Publication number
KR100550923B1
KR100550923B1 KR1020040071617A KR20040071617A KR100550923B1 KR 100550923 B1 KR100550923 B1 KR 100550923B1 KR 1020040071617 A KR1020040071617 A KR 1020040071617A KR 20040071617 A KR20040071617 A KR 20040071617A KR 100550923 B1 KR100550923 B1 KR 100550923B1
Authority
KR
South Korea
Prior art keywords
layer
gaas
conductivity type
forming
ingap
Prior art date
Application number
KR1020040071617A
Other languages
English (en)
Inventor
한상헌
이태원
이수열
김남승
김태형
오화섭
황성민
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040071617A priority Critical patent/KR100550923B1/ko
Application granted granted Critical
Publication of KR100550923B1 publication Critical patent/KR100550923B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32325—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm red laser based on InGaP

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 반도체 레이저 및 제조방법에 관한 것으로, GaAs계 기판 상에 제1 도전형 GaAs계 클래드층, 활성층 및, 제2 도전형 GaAs계 클래드층을 순차적으로 형성하는 단계와, 상기 제2 도전형 GaAs계 클래드층 상에 InGaP로 이루어진 제2 도전형 캡층을 형성하는 단계와, 상기 InGaP 캡층의 리지형성영역 상에 유전체 마스크를 형성하는 단계와, 상기 노출된 InGaP 캡층과 상기 제2 도전형 GaAs계 클래드층의 일부를 에칭하여 리지구조를 형성하는 단계와, 상기 리지구조 주위에 적어도 일부영역에 Al을 함유한 제1 도전형 GaAs계 전류차단층을 형성하는 단계와, 상기 유전체 마스크를 제거한 후에, 상기 제1 도전형 GaAs계 전류차단층과 상기 InGaP층 상에 제2 도전형 GaAs계 콘택층을 형성하는 단계를 포함하는 GaAs계 반도체 레이저 제조방법을 제공한다. 또한, 본 발명은 상기한 방법으로 제조된 제2 도전형 InGaP 캡층을 포함한 GaAs계 반도체 레이저를 제공한다.
반도체 레이저(semiconductor laser), 리지(ridge), 비결정질층(amorphous layer), 다결정층(polycrystral layer)

Description

ＧａＡｓ계 반도체 레이저 및 제조방법{GaAs based Semiconductor Laser and Method of Producing the Same}
도1a은 종래의 반도체 레이저의 구조를 나타내는 사시도이다.
도1b는 종래의 반도체 레이저의 단면을 촬영한 사진이다.
도2a 내지 2d는 본 발명에 따른 반도체 레이저 제조방법을 설명하기 위한 공정단면도이다.
도3은 본 발명의 일실시형태에 따른 반도체 레이저의 구조를 나타내는 사시도이다.
<도면의 주요부분에 대한 부호설명>
41: 제1 도전형 GaAs계 기판 42: 제1 도전형 GaAs계 클래드층
43: 활성층 44: 제2 도전형 GaAs계 클래드층
45: 에칭정지층 47: 제2 도전형 InGaP 캡층
M: 유전체 마스크 48: 제1 도전형 GaAs계 전류차단층
49: 제2 도전형 GaAs계 콘택층
본 발명은 GaAs계 반도체 레이저 및 그 제조방법에 관한 것으로, 보다 상세하게는 유전체 마스크와 인접한 결정부분에서 원하지 않는 다결정형성을 방지할 수 있는 반도체 레이저의 제조방법 및 그로부터 제조된 반도체 레이저에 관한 것이다.
일반적으로, 반도체 레이저는 좁은 주파수폭(단파장특성)과, 높은 지향성을 갖는 광을 발진할 수 있으며, 고출력이 보장되므로, CD나 DVD 등의 광디스크시스템의 광픽업장치를 위한 광원으로 뿐만 아니라, 광통신, 다중통신, 우주통신 등의 다양한 분야에 광범위하게 적용되고 있다.
최근에 제조되는 반도체 레이저는 전류주입효율과 광학적 특성을 향상시키기 위해 선택적 매립형 리지(Selectively Buried Ridge: SBR) 구조를 갖는 p형 클래드층을 채용한다. 도1a 및 도1b는 통상의 SBR구조를 갖는 GaAs계 반도체 레이저 구조를 예시되어 있다.
도1a에 도시된 바와 같이, 상기 반도체 레이저 소자(20)는, 하면에 제1 전극(21)이 형성된 제1 도전형 GaAs 기판(11)을 포함한다. 상기 기판(11) 상에는 제1 도전형 AlGaAs 클래드층(12), 다중 양자우물구조(Multi-Quantum Well)를 갖는 AlGaAs계 활성층(13), 제2 도전형 AlGaAs 클래드층(14) 및 리지 상면에 형성된 제2 도전형 GaAs 캡층(16)이 형성된다.
또한, 상기 제2 도전형 클래드층(14)은 소정의 깊이에 형성된 에칭정지층(15)을 이용하여 리지구조를 가지며, 리지구조의 주위에는 제1 도전형 AlGaAs/GaAs 전류차단층(Current Blocking Layer: 18)이 형성되고, 상기 캡층(16)과 상기 전류차단층(18) 상에는 콘택층(19)과 제2 전극(22)이 차례로 형성된다.
하지만, 리지형성과정에서 사용되는 유전체마스크에 의해 상기 GaAs 캡층(16) 주위의 전류차단층 상에 비결정질 또는 다결정질영역(A)이 발생하게 된다. 이러한 비결정질 또는 다결정질영역으로 인해 그 상부에 형성될 p형 GaAs 콘택층(19)은 상기 영역에 해당되는 부분에서 원하는 결정성장을 얻을 수 없다. 결과적으로 p형 GaAs 콘택층(19) 상부에 V자 홈(B)이 형성되어 전극형성공정시에 전체 표면에 균일한 전극이 형성되지 못하고, 심한 경우에는 접속불량문제를 야기할 수 있다.
또한, 이러한 V자 홈은 칩 클리빙(chip cleaving)공정에서 칩 상면에 크랙을 발생시키는 원인이 되어 치명적인 제품불량을 발생시킬 수도 있다.
본 발명은 상술한 종래 기술의 문제를 해결하기 위한 것으로서, 그 목적은 비정질 또는 다결정발생의 원인이 되는 Al을 함유한 전류차단층과 유전체마스크의 접촉을 방지할 수 있도록, 리지구조 상단에 InGaP물질로 이루어진 캡층을 갖는 GaAs계 반도체 레이저를 제공하는데 있다.
상기한 기술적 과제를 달성하기 위해서, 본 발명은
GaAs계 기판 상에 순차적으로 형성된 제1 도전형 GaAs계 클래드층 및 활성층과, 상기 활성층 상에 형성되고, 리지구조를 갖는 제2 도전형 GaAs계 클래드층과, 상기 제2 도전형 GaAs계 클래드층의 리지구조 상면에 형성된, InGaP로 이루어진 제2 도전형 캡층과, 상기 리지구조 주위에 형성되며 적어도 일부영역이 Al을 함유한 제1 도전형 GaAs계 전류차단층과, 상기 제1 도전형 GaAs계 전류차단층과 상기 InGaP층 상에 형성된 제2 도전형 GaAs계 콘택층을 포함하는 GaAs계 반도체 레이저를 제공한다.
바람직하게, 상기 InGaP 캡층은 적어도 500Å의 두께를 갖도록 형성된다.
본 발명의 일 실시형태에서는 상기 제2 도전형 GaAs계 클래드층은 상기 활성층 상에 형성되어 리지구조를 갖는 제2 도전형 AlGaAs 클래드층과, 상기 제2 도전형 AlGaAs 클래드층의 리지구조 상단에 형성된 추가적인 GaAs캡층으로 이루어질 수 있다.
또한, 상기 제1 도전형 GaAs계 전류차단층은 AlGaAs로 이루어진 제1 층과 GaAs로 이루어진 제2 층으로 구성될 수 있으며, 이 경우에, 상기 전류차단층의 제1층은 상기 InGaP캡층보다 낮은 높이를 갖도록 형성된 것이 바람직하다.
나아가, 본 발명은 새로운 GaAs계 반도체 레이저 제조방법을 제공한다. 상기 방법은 GaAs계 기판 상에 제1 도전형 GaAs계 클래드층, 활성층 및, 제2 도전형 GaAs계 클래드층을 순차적으로 형성하는 단계와, 상기 제2 도전형 GaAs계 클래드층 상에 InGaP로 이루어진 제2 도전형 캡층을 형성하는 단계와, 상기 InGaP 캡층의 리지형성영역 상에 유전체 마스크를 형성하는 단계와, 상기 노출된 InGaP 캡층과 상기 제2 도전형 GaAs계 클래드층의 일부를 에칭하여 리지구조를 형성하는 단계와, 상기 리지구조 주위에 적어도 일부영역에 Al을 함유한 제1 도전형 GaAs계 전류차단층을 형성하는 단계와, 상기 유전체 마스크를 제거한 후에, 상기 제1 도전형 GaAs계 전류차단층과 상기 InGaP층 상에 제2 도전형 GaAs계 콘택층을 형성하는 단계를 포함한다.
바람직하게, 상기 리지구조를 형성하는 단계는, 염산계 에천트를 이용하여 상기 노출된 InGaP 캡층을 에칭하는 단계와, EG계 에천트를 이용하여 상기 노출된 제2 도전형 GaAs계 클래드층의 일부를 에칭하는 단계로 이루어질 수 있다.
또한, 상기 전류차단층 상면을 EG계 에천트 또는 염산계 에천트를 이용한 습식에칭으로 표면처리함으로써 일부 발생된 비정질 또는 다결정질부분을 완전하게 제거할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명하기로 한다.
도2a 내지 도2d는 본 발명의 GaAs계 반도체 레이저의 제조방법을 설명하기 위한 공정단면도이다.
우선, 도2a와 같이 제1 도전형 GaAs 기판(41) 상에 제1 도전형 GaAs계 클래드층(42), AlGaAs계 활성층(43) 및, 제2 도전형 GaAs계 클래드층(44)을 순차적으로 형성한다. 상기 제1 도전형 GaAs기판(41)상면에는 격자정합을 통한 결정성 향상을 위해 버퍼층(미도시)을 추가로 포함할 수 있다. 상기 제2 도전형 클래드층(44)은 리지구조를 형성하기 위해서 소정의 깊이에 에칭정지층(45)을 포함할 수 있다. 즉, 하부클래드층(44a)을 먼저 형성한 후에, 에칭정지층(45)을 형성하고, 이어 리지구조가 형성될 상부클래드층(44b)을 형성하여, 도시된 바와 같은 제2 도전형 GaAs계 클래드층(44)을 제조할 수 있다.
또한, 상기 제2 도전형 클래드층(44) 상에는 종래와 달리 제2 도전형 InGaP 캡층(47)을 형성한다. 상기 InGaP 캡층(47)은 후속공정에서 형성될 유전체 마스크와 Al을 함유한 전류차단층이 서로 접촉하지 않도록 하는 역할을 한다. 이러한 역할을 고려하여 상기 InGaP 캡층(47)은 적어도 500Å의 두께로 형성하는 것이 바람직하다.
이어, 도2b와 같이, InGaP 캡층(47) 상면 중 리지구조가 형성될 영역에 유전체 마스크(M)를 형성하고, 리지구조가 형성되도록 선택적 에칭을 실시한다. 상기 유전체 마스크(M)는 SiO2 또는 SiN과 같은 유전체물질일 수 있다. 본 리지형성을 위한 에칭공정은 염산계 에천트를 이용하여 상기 노출된 InGaP 캡층(47)을 1차 에칭하고, 이어 EG계 에천트를 이용하여 상기 노출된 제2 도전형 GaAs계 클래드층(44)의 일부영역을 2차 에칭하는 과정으로 이루어진다. 본 실시형태에서는, 에칭정지층(45)이 잔류하는 것으로 도시하였으나, 당업자라면 상기 2차 에칭에서 해당되는 영역의 에칭정지층(45)도 함께 제거될 수 있다는 것을 이해할 것이다. 상기 InGaP캡층(47)을 위한 에천트는 주로 염산원액이 사용될 수 있으며, 에칭된 결과로 잔류한 InGaP 캡층(47)은 식각률이 낮으므로, 유전체마스크(M)보다 동일하거나 보다 큰 폭을 가질 수 있다. 한편, 상기 제2 도전형 GaAs계 클래드층(44)에 대한 에칭과정에서는 앞서 설명한 에칭정지층(45)을 통해 상기 활성층(43)을 보호하고, 상기 제2 도전형 클래드층(44)의 상부영역(44a)만을 에칭하여 원하는 형태의 리지구조를 형성할 수 있다.
다음으로, 도2c와 같이 상기 리지구조 주위에 전류차단층(48)을 형성한다. 상기 전류차단층(48)은 Al을 포함한 제1 도전형 GaAs계 반도체 물질이며, 일반적으로 제1 도전형인 AlGaAs로 이루어진 제1층과 제1 도전형인 GaAs로 이루어진 제2 층으로 구성될 수 있다.
상기 전류차단층(48)은 리지구조의 측벽을 포함한 전체 영역에서 성장이 이루어지므로, 원하는 두께까지 성장시키는 과정에서 리지에 인접한 부분의 전류차단 층(48)부분은 유전체마스크(M)에 쉽게 접촉할 수 있으며, 이로 인해 유전체 마스크와 반응성이 큰, 전류차단층(48)의 Al원소에 의해 비정질 또는 다결정질이 발생된다. 하지만, 본 발명에서는 상기 InGaP 캡층(47)은 그 두께에 의해 일정한 간격을 추가적으로 보장할 뿐만 아니라, 상기 유전체마스크(M)와 동일하거나 큰 폭을 가지므로, 유전체 마스크(M)와의 직접적인 접촉을 효과적으로 방지할 수 있다.
또한, 본 발명에서 채용된 InGaP 캡층(47)을 통해 유전체 마스크(M)와 전류차단층(48)의 접촉을 충분히 방지할 수 있으나, 보다 바람직하게는 상기 전류차단층(48) 성장공정을 조절하여 AlGaAs층부분이 InGaP캡층보다 높지 않게 형성하는 것이 바람직하다.
도2d와 같이, 유전체 마스크(M)를 제거한 후에 상기 제1 도전형 InGaP 캡층(47)과 전류차단층(48) 상면에 제2 도전형 GaAs 콘택층(49)을 형성한다. 상기 제2 도전형 콘택층(49)은 종래와 달리 리지주위에 비정질 또는 다결정이 발생되지 않은 전류차단층(48) 상에 형성되므로, 우수한 결정성을 가질 수 있으며, 이로 인해 그 표면상태도 뚜렷이 개선될 수 있다. 따라서, 종래 공정에서 문제가 되었던 전극형성시 접속불량이나 칩 클리빙시의 크랙발생문제 등을 효과적으로 해결할 수 있다.
본 발명의 다른 실시형태에서는, 습식에칭공정을 추가적으로 도입하여 일부 발생될 수 있는 비정질 및/또는 다결정층을 완전히 제거할 수 있으며, 리지 주위에 다소 돌출된 부분을 보다 완만하게 감소시킬 수 있다. 이러한 습식에칭공정은 전류 차단층을 형성한 후에, 그 상면에 대한 표면처리공정으로서 실시될 수 있으며, 유전체마스크 제거 전 또는 유전체마스크 제거 후에 적용될 수 있다.
이러한 에칭공정에서 사용될 수 있는 에천트로서는, 전류차단층인 AlGaAs/GaAs물질에 적합한 EG계(H2SO4 : H2O2 : 에틸렌 글리콜) 에천트 또는 염산계 에천트(HCl:H2O2:DI워터)가 있을 수 있다.
도3은 본 발명의 방법에 따라 제조된 반도체 레이저의 구조를 나타내는 사시도이다.
도3을 참조하면, 상기 반도체 레이저 소자(70)는, 하면에 제1 전극(71)이 형성된 제1 도전형 GaAs 기판(61)을 포함한다. 상기 기판(61) 상에는 제1 도전형 AlGaAs 클래드층(62), 다중 양자우물구조(Multi-Quantum Well)의 언도프된 AlGaAs계 활성층(63), 제2 도전형 AlGaAs 클래드층(64)이 형성된다. 상기 제2 도전형 클래드층(64)은 소정의 깊이에 형성된 에칭정지층(65)을 이용하여 리지구조를 갖는다.
또한, 상기 제2 도전형 AlGaAs 클래드층(64)은 그 리지상부에 형성된 통상의 제2 도전형 GaAs 캡층(66)과 본 발명에 따른 제2 도전형 InGaP 캡층(67)을 포함할 수 있다. 리지구조의 주위에는 제1 도전형 AlGaAs/GaAs 전류차단층(Current Blocking Layer: 68)이 형성되고, 상기 제1 도전형 InGaP 캡층(67)과 상기 전류차단층(68) 상에는 콘택층(69)과 제2 전극(72)이 차례로 형성된다.
본 발명에서 채용된 InGaP캡층(67)은 유전체 마스크를 이용한 전류차단층(68) 형성공정시에 그 두께에 의해 일정한 간격을 추가적으로 보장할 뿐만 아니라, 유전체마스크와 동일하거나 그에 비해 큰 폭을 가지므로, 상기 유전체 마스크와의 직접적인 접촉을 효과적으로 방지할 수 있다. 따라서, 상기 전류차단층(68)과 유전체 마스크의 접촉으로 발생될 수 있는 비정질 및 다결정층을 제거함으로써 제2 전극(72)의 접속불량문제와 칩클리빙시의 크랙발생문제를 해결할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
상술한 바와 같이, 본 발명에 따르면, 리지구조 상단에 InGaP물질로 이루어진 캡층을 갖는 GaAs계 반도체 레이저를 제공함으로써 Al을 함유한 전류차단층과 유전체마스크의 접촉을 방지할 수 있다. 따라서, 리지구조와 인접한 전류차단층영역에서 비정질 또는 다결정형성원인을 제거할 수 있으며, 결과적으로 전극형성시의 접속불량문제나 칩클리빙공정시의 크랙발생문제를 해결함으로써 생산수율을 크게 높힐 수 있다.

Claims (12)

  1. GaAs계 기판 상에 순차적으로 형성된 제1 도전형 GaAs계 클래드층 및 활성층;
    상기 활성층 상에 형성되고, 리지구조를 갖는 제2 도전형 GaAs계 클래드층
    상기 제2 도전형 GaAs계 클래드층의 리지구조 상면에 형성된, InGaP로 이루어진 제2 도전형 캡층;
    상기 리지구조 주위에 형성되며 적어도 일부영역이 Al을 함유한 제1 도전형 GaAs계 전류차단층; 및,
    상기 제1 도전형 GaAs계 전류차단층과 상기 InGaP층 상에 형성된 제2 도전형 GaAs계 콘택층을 포함하는 GaAs계 반도체 레이저.
  2. 제1항에 있어서,
    상기 InGaP 캡층은 적어도 500Å의 두께를 갖는 것을 특징으로 하는 GaAs계 반도체 레이저.
  3. 제1항에 있어서,
    상기 제2 도전형 GaAs계 클래드층은 상기 활성층 상에 형성되어 리지구조를 갖는 제2 도전형 AlGaAs 클래드층과, 상기 제2 도전형 AlGaAs 클래드층의 리지구조 상단에 형성된 추가적인 GaAs캡층으로 이루어진 것을 특징으로 하는 GaAs계 반도체 레이저.
  4. 제1항에 있어서,
    상기 전류차단층은 AlGaAs로 이루어진 제1 층과 GaAs로 이루어진 제2 층으로 구성된 GaAs계 반도체 레이저.
  5. 제4항에 있어서,
    상기 전류차단층의 제1층은 상기 InGaP캡층보다 낮은 높이를 갖도록 형성된 것을 특징으로 하는 GaAs계 반도체 레이저.
  6. GaAs계 기판 상에 제1 도전형 GaAs계 클래드층, 활성층 및, 제2 도전형 GaAs계 클래드층을 순차적으로 형성하는 단계;
    상기 제2 도전형 GaAs계 클래드층 상에 InGaP로 이루어진 제2 도전형 캡층을 형성하는 단계;
    상기 InGaP 캡층의 리지형성영역 상에 유전체 마스크를 형성하는 단계;
    상기 노출된 InGaP 캡층과 상기 제2 도전형 GaAs계 클래드층의 일부를 에칭하여 리지구조를 형성하는 단계;
    상기 리지구조 주위에 적어도 일부영역에 Al을 함유한 제1 도전형 GaAs계 전류차단층을 형성하는 단계; 및,
    상기 유전체 마스크를 제거한 후에, 상기 제1 도전형 GaAs계 전류차단층과 상기 InGaP층 상에 제2 도전형 GaAs계 콘택층을 형성하는 단계를 포함하는 GaAs계 반도체 레이저 제조방법.
  7. 제6항에 있어서,
    상기 InGaP 캡층은 적어도 500Å의 두께를 갖는 것을 특징으로 하는 GaAs계 반도체 레이저 제조방법.
  8. 제6항에 있어서,
    상기 제2 도전형 GaAs계 클래드층을 형성하는 단계는
    상기 활성층 상에 제2 도전형 AlGaAs 클래드층을 형성하는 단계와,
    상기 제2 도전형 AlGaAs 클래드층 상에 추가적인 캡층으로서 GaAs캡층을 형성하는 단계를 포함하는 GaAs계 반도체 레이저 제조방법.
  9. 제6항에 있어서,
    상기 리지구조를 형성하는 단계는,
    염산계 에천트를 이용하여 상기 노출된 InGaP 캡층을 에칭하는 단계와,
    EG계 에천트를 이용하여 상기 노출된 제2 도전형 GaAs계 클래드층의 일부를 에칭하는 단계를 포함하는 GaAs계 반도체 레이저 제조방법.
  10. 제6항에 있어서,
    상기 제2 도전형 GaAs계 전류차단층을 형성하는 단계는,
    상기 AlGaAs물질로 이루어진 제1층을 형성하는 단계와, 상기 GaAs물질로 이루어진 제2 층을 형성하는 단계를 포함하는 것을 특징으로 하는 GaAs계 반도체 레이저 제조방법.
  11. 제10항에 있어서,
    상기 제2 도전형 GaAs계 전류차단층의 제1층은 AlGaAs 클래드층은 상기 InGaP 캡층보다 낮은 높이를 갖도록 형성되는 것을 특징으로 하는 GaAs계 반도체 레이저 제조방법.
  12. 제6항에 있어서,
    상기 전류차단층 상면을 EG계 에천트 또는 염산계 에천트를 이용한 습식에칭으로 표면처리하는 단계를 더 포함하는 것을 특징으로 하는 GaAs계 반도체 레이저 제조방법.
KR1020040071617A 2004-09-08 2004-09-08 ＧａＡｓ계 반도체 레이저 및 제조방법 KR100550923B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040071617A KR100550923B1 (ko) 2004-09-08 2004-09-08 ＧａＡｓ계 반도체 레이저 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040071617A KR100550923B1 (ko) 2004-09-08 2004-09-08 ＧａＡｓ계 반도체 레이저 및 제조방법

Publications (1)

Publication Number Publication Date
KR100550923B1 true KR100550923B1 (ko) 2006-02-13

Family

ID=37178779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040071617A KR100550923B1 (ko) 2004-09-08 2004-09-08 ＧａＡｓ계 반도체 레이저 및 제조방법

Country Status (1)

Country Link
KR (1) KR100550923B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04105380A (ja) * 1990-08-24 1992-04-07 Toshiba Corp 半導体レーザ装置
KR100259003B1 (ko) 1993-09-23 2000-06-15 윤종용 누설 도파 구조를 갖는 반도체 레이저 다이오드
KR100289730B1 (ko) 1993-10-27 2001-09-17 윤종용 반도체레이저소자의제조방법
KR100363234B1 (ko) 1995-02-03 2003-02-14 삼성전자 주식회사 선택매립 리지구조의 반도체 레이저 다이오드
KR20030074474A (ko) * 2002-03-15 2003-09-19 가부시끼가이샤 도시바 반도체 레이저 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04105380A (ja) * 1990-08-24 1992-04-07 Toshiba Corp 半導体レーザ装置
KR100259003B1 (ko) 1993-09-23 2000-06-15 윤종용 누설 도파 구조를 갖는 반도체 레이저 다이오드
KR100289730B1 (ko) 1993-10-27 2001-09-17 윤종용 반도체레이저소자의제조방법
KR100363234B1 (ko) 1995-02-03 2003-02-14 삼성전자 주식회사 선택매립 리지구조의 반도체 레이저 다이오드
KR20030074474A (ko) * 2002-03-15 2003-09-19 가부시끼가이샤 도시바 반도체 레이저 및 그 제조방법

Similar Documents

Publication Publication Date Title
JP4570733B2 (ja) エピタキシャル層を１つの基板から分離して他の基板に移し替えるための方法
KR100387242B1 (ko) 반도체 발광소자의 제조방법
JP4614125B2 (ja) 欠陥の少ない窒化物半導体薄膜及びその成長方法
JP2002009004A (ja) 窒化物半導体の製造方法、窒化物半導体素子の製造方法、窒化物半導体素子、半導体発光素子及びその製造方法
JPH08330628A (ja) 半導体発光素子、及びその製造方法
JP2005236109A (ja) 窒化物半導体発光素子及びその製造方法
US6337223B1 (en) Semiconductor optical device and method for fabricating the same
JP2000164987A (ja) 半導体発光素子およびその製造方法
US8623682B2 (en) Method for manufacturing high efficiency light-emitting diodes
JP3691934B2 (ja) 窒化ガリウム系化合物半導体発光デバイス及びその製造方法
US20060172449A1 (en) Method for manufacturing semiconductor laser diode
JP2009004645A (ja) 窒化物系半導体レーザ装置およびその製造方法
JP4294077B2 (ja) 窒化物半導体発光素子の製造方法
KR100550923B1 (ko) ＧａＡｓ계 반도체 레이저 및 제조방법
JP3424634B2 (ja) 窒化物半導体レーザ素子
JPH1174609A (ja) レーザダイオード及びその製造方法
KR100558437B1 (ko) 반도체 레이저의 제조방법
CN107735870B (zh) 发光组件以及发光组件的制造方法
JP2003243775A (ja) 窒化物半導体レーザ素子
KR100921850B1 (ko) 반도체 레이저 다이오드의 스크라이빙 방법
KR20040021863A (ko) 반도체 레이저 다이오드의 제조방법
KR100781118B1 (ko) 반도체 레이저 소자의 제조 방법
KR100776931B1 (ko) 반도체 레이저 소자 및 그 제조 방법
KR100638049B1 (ko) 반도체 레이저 다이오드 및 그의 제조 방법
KR100674835B1 (ko) 다파장 반도체 레이저 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee