KR100781118B1 - 반도체 레이저 소자의 제조 방법 - Google Patents
반도체 레이저 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100781118B1 KR100781118B1 KR1020050100114A KR20050100114A KR100781118B1 KR 100781118 B1 KR100781118 B1 KR 100781118B1 KR 1020050100114 A KR1020050100114 A KR 1020050100114A KR 20050100114 A KR20050100114 A KR 20050100114A KR 100781118 B1 KR100781118 B1 KR 100781118B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- ridge
- forming
- current limiting
- laser device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000005253 cladding Methods 0.000 claims abstract description 46
- 230000001681 protective effect Effects 0.000 claims abstract description 25
- 238000001312 dry etching Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000001039 wet etching Methods 0.000 claims abstract description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical group F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical group Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 18
- 230000000694 effects Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 129
- 239000010408 film Substances 0.000 description 25
- 239000011241 protective layer Substances 0.000 description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- CPBQJMYROZQQJC-UHFFFAOYSA-N helium neon Chemical compound [He].[Ne] CPBQJMYROZQQJC-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000010979 ruby Substances 0.000 description 1
- 229910001750 ruby Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0646—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
Abstract
본 발명은 반도체 레이저 소자 및 그 제조 방법에 관한 것으로, 이러한 반도체 레이저 소자는 기판 상에 적어도 하나의 활성층 및 상기 활성층의 상하부에 서로 다른 전도 타입의 클래드층을 형성하는 단계, 상부 클래드층 상에 적어도 하나의 콘택층을 형성하는 단계, 콘택층으로부터 상부 클래드층의 제1 깊이까지 소정의 패턴으로 건식 식각하여 리지를 형성하는 단계, 리지의 상면 및 측면에 보호벽을 형성하는 단계, 습식 식각을 통하여 상부 클래드층을 제2 깊이까지 제거하고, 보호벽을 제거하는 단계, 리지 상면을 제외하고, 리지 측면 및 상부 클래드층 상에 전류제한층을 형성하는 단계, 그리고 리지 상면 및 전류제한층 상으로 전극을 형성하는 단계로 제조된다. 따라서 리지가 대칭적으로 형성되며, 상면의 폭이 넓어 전류가 공급 시 저항을 줄일 수 있고, 킹크 효과를 줄일 수 있으며, 리지와 식각저지층이 완만하게 연결되어 공정 스트레스를 줄일 수 있다.
반도체 레이저 소자, 리지, 건식 식각법, 습식 식각법
Description
도 1은 종래의 반도체 레이저 소자의 단면도이다.
도 2는 본 발명의 실시예에 따른 반도체 레이저 소자의 단면도이다.
도 3의 a, b는 본 발명의 실시예에 따른 반도체 레이저 소자의 제조 방법의 제1 단계를 설명하는 단면도이다.
도 4의 a, b는 본 발명의 실시예에 따른 반도체 레이저 소자의 제조 방법의 제2 단계를 설명하는 단면도이다.
도 5의 a, b는 본 발명의 실시예에 따른 반도체 레이저 소자의 제조 방법의 제3 단계를 설명하는 단면도이다.
도 6의 a, b는 본 발명의 실시예에 따른 반도체 레이저 소자의 제조 방법의 제4 단계를 설명하는 단면도이다.
본 발명은 반도체 레이저 소자 및 그 제조 방법에 관한 것으로 더욱 상세하게는 리지의 형상이 최적화된 반도체 레이저 소자의 제조 방법에 대한 것이다.
레이저는 유도 방출에 의한 빛의 증폭을 이용한 것으로서, 가간섭성, 단광성, 지향성 및 고강도 등의 특징을 가지고 있다.
이러한 레이저는 헬륨-네온 레이저, 아르곤 레이저와 같은 기체 레이저, 루비 레이저와 같은 고체 레이저부터, 반도체 레이저에 이르는 다양한 종류가 있다.
특히 반도체 레이저는 콤팩트 디스크 플레이어나 광학 메모리, 고속 레이저 프린터 등의 정보처리기기 및 광통신용기기로서 기존의 헬륨-네온 등의 기체 레이저를 대체하여 그 응용 범위를 넓혀가고 있다.
일반적으로 반도체 레이저 소자는 P-N 접합을 기본으로 양자 전자의 개념을 포함하는 반도체 소자로서, 반도체 물질로 구성된 박막, 즉 활성층에 전류를 주입하여 인위적으로 전자와 정공의 재결합을 유도한다. 이때 전자와 정공의 재결합에 따르는 감소 에너지에 따라 빛이 발진하게 된다. 반도체 레이저 소자는 고체 레이저 소자에 비해 크기가 작고, 가격이 저렴하며, 특히 전류 조절을 통해 강도 조절이 가능하다는 특징을 가진다.
도 1은 종래의 반도체 레이저 소자의 단면도이다.
도 1을 참조하면, 반도체 기판(10) 상에 산화막을 이용한 버퍼층(11)이 형성된다. 버퍼층(11) 상으로 n형 클래드층(12), 활성층(13), p형 클래드층(14) 및 식각저지층(15)이 순차적으로 적층된다. 또한 식각저지층(15) 상으로 p형 클래드층, 콘택층 및 반도체보호층 등을 포함하는 리지(16)가 형성된다.
이와 같은 리지(16)는 p형 클래드층 상으로 콘택층 및 반도체보호층을 적층 후 소정의 깊이까지 습식 또는 건식 식각하여 형성할 수 있다.
이때, 반도체 레이저 소자의 고속 출력을 위하여는 리지(16)의 하단 폭(Wb)을 좁히고, p형 클래드층(14)으로 전류가 주입되는 주입부인 리지(16)의 상단 폭(Wt)을 최대한 넓혀 저항을 감소시킬 필요가 있다. 또한 리지(16)의 형상을 가능한 대칭적으로 형성하여, 홀-버닝(hole burning)을 억제하여 광출력-주입 전류 특성의 비선형성, 즉 킹크 효과(kink effect)를 최소화해야 한다.
도 1의 a의 경우는 습식 식각법을 이용하여 리지(16)를 형성한 것이다. 도 1의 a와 같이 습식 식각법을 이용하여 식각하는 경우 배양각으로 인하여 리지(16)의 형상이 비대칭으로 형성되고, 상단 폭(Wt)이 하단 폭(Wb)에 비하여 상당히 좁아지기 때문에 충분한 전류 주입 면적을 확보하지 못하여 저항이 증가하여 열을 발생시킨다.
도 1의 b의 경우는 건식 식각법을 이용하여 리지(16)를 형성한 것이다. 도 1의 b와 같이 건식 식각법을 이용하여 식각하는 경우 리지(16)의 형상은 대칭적이고 상단 폭(Wt)도 충분한 면적을 확보할 수 있으나, 건식 식각법은 식각 선택성이 없기 때문에 식각저지층(15)에서 식각이 멈추지 않을 가능성이 있다. 따라서 공정 제어 및 관리가 어려운 문제가 있다.
도 1의 c의 경우는 건식 식각 후 습식 식각을 이용하여 리지(16)를 형성한 것이다.
도 1의 c와 같이 건식 식각 후 습식 식각을 진행하는 경우, 리지(16)의 상단 폭(Wt1) 아래에 언더-커트(under-cut)가 발생하여 이후 유전막이나 전극의 증착 시 연결이 불안정해지는 등의 공정상의 문제가 있다. 또한 언더-커트로 인하여 전 류의 병목 현상이 발생하여 실질적인 전류 주입부는 리지(16)의 상단 폭(Wt1)보다 좁게 형성되어 전압이 상승하여 열을 발생시켜 소자의 특성을 악화시킨다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 대칭적인 형상의 리지를 가지며, 하단폭과 거의 동일한 상단폭을 유지하는 반도체 레이저 소자의 제조 방법을 제공하는 데 있다.
이러한 기술적 과제를 이루기 위한 본 발명의 실시예에 따른 반도체 레이저 소자는, 기판 상에 적어도 하나의 활성층 및 상기 활성층의 상하부에 서로 다른 전도 타입의 클래드층을 형성하는 단계, 상부 클래드층 상에 적어도 하나의 콘택층과 반도체보호층을 형성하는 단계, 콘택층으로부터 상부 클래드층의 제1 깊이까지 소정의 패턴으로 건식 식각하여 리지를 형성하는 단계, 리지의 상면 및 측면에 보호벽을 형성하는 단계, 습식 식각을 통하여 상부 클래드층을 제2 깊이까지 제거하고, 보호벽을 제거하는 단계, 리지 상면을 제외하고, 리지 측면 및 상부 클래드층 상에 전류제한층을 형성하는 단계, 그리고 리지 상면 및 전류제한층 상으로 전극을 형성하는 단계로 제조된다.
여기서 상부 클래드층은 제2 깊이에 식각저지층을 포함할 수 있다.
또한 리지의 보호벽은 유전막으로 형성될 수 있다.
이때, 리지의 보호벽은 리지 및 상부 클래드층 상에 유전막을 형성하는 단계, 그리고 건식 식각의 속도 차를 이용하여 리지의 측면 및 상면에 보호벽을 형성 하는 단계로 형성될 수 있다.
이때, 리지의 보호벽은 제1 식각액을 이용하여 상부 클래드층을 식각저지층까지 제거하는 단계, 그리고 제2 식각액을 이용하여 리지의 상면 및 측면의 보호벽을 제거하는 단계로 제거될 수 있다. 제1 식각액은 염산계 식각액이며, 제2 식각액은 불산계 식각액일 수 있다.
이때, 전류제한층은 리지 및 상부 클래드층 상에 전류제한층을 형성하는 단계, 그리고 리지의 상면에 형성된 전류제한층을 선택적으로 제거하는 단계로 형성될 수 있다. 전류제한층은 유전막으로 형성될 수 있다.
이러한 반도체 레이저 소자는 리지의 하단 폭에 대한 상단 폭의 비율이 0.8이상을 가진다.
본 발명의 다른 실시예에 따른 반도체 레이저 소자는 기판, 기판 상에 서로 반대의 극성의 클래드층을 상하로 가지는 활성층, 상부 클래드층 상으로 소정의 높이를 가지는 리지, 리지의 상면을 제외한 영역에 형성되는 전류제한층, 리지의 상면을 통해 상부 클래드층과 전기적으로 접속하는 상부 전극, 그리고 상부 전극에 대응하여 기판의 저면에 형성되는 하부 전극을 포함한다. 이때 리지의 상단 폭은 하단 폭에 대하여 1이하 0.8이상인 것을 특징으로 한다.
이러한 반도체 레이저 소자는 상부 클래드층 상에 적어도 하나의 콘택층을 포함할 수 있다. 또한 반도체 레이저 소자의 상부 클래드층은 소정의 깊이에 식각저지층을 포함할 수 있다.
이때, 리지는 식각저지층 상의 상부 클래드층 및 적어도 하나의 콘택층의 적층 구조를 가질 수 있다.
이러한 반도체 레이저 소자의 리지는 건식 식각을 통해 형성된 보호벽으로 습식 식각 시 상단 폭 및 하단 폭의 비율을 유지할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 반도체 레이저 소자 및 그 제조 방법에 대하여 첨부한 도면을 참고로 하여 상세하게 설명한다.
도 2는 본 발명의 실시예에 따른 반도체 레이저 소자의 단면도이다.
도 2를 참조하면, 본 발명의 실시예에 따른 반도체 레이저 소자는 n형 하부 전극(230)이 형성된 반도체 기판(100) 상에 이루어진 단결정 다층 박막을 가진다. 구체적으로, 반도체 기판(100) 상에 버퍼층(110), n형 클래드층(120), 활성층(130), 제1 p형 클래드층(140) 및 식각저지층(150)이 순차적으로 적층되어 있다.
식각저지층(150) 상으로 제2 p형 클래드층(160), 콘택층(170) 및 반도체보호층(180)의 순차적인 적층 구조를 가지는 리지가 형성되어 있다. 이러한 리지의 측면 및 식각저지층(150) 상으로 전류제한층(210)이 형성되어 리지의 상면만을 노출시키며, 전류제한층(210) 및 리지 상면 상으로 p형 상부 전극(220)이 형성되어 있다.
이러한 반도체 레이저 소자는 p형 상부 전극(230)으로부터 전류를 공급받아 리지의 상면의 반도체보호층(180)부터 제2 p형 클래드층(140)까지 정공을 전달한다. 이러한 정공은 활성층(130)에서 n형 클래드층(120)으로 부터 공급받은 전자와 재결합하여, 여기 상태에서 기저 상태로 천이하면서 감소 에너지에 해당하는 빛을 발광한다. 이러한 빛이 활성층(130) 상하부에 위치하는 p형 클래드층(140) 및 n형 클래드층(120)에 반사되면서 증폭되어 레이저를 생성한다.
이러한 반도체 레이저 소자는 리지의 하단 폭(Wb)에 대한 상단 폭(Wt)의 비율이 1이하 0.8이상을 가지며 따라서 전류 주입 시 저항을 줄일 수 있다. 또한 이러한 반도체 레이저 소자는 리지의 형상이 대칭적으로 형성되며, 리지의 상단 부위에 언더-커트가 발생하지 않는다.
이와 같은 구조를 생성하기 위하여 리지의 형성 단계에서 건식 식각법 및 습식 식각법을 적절히 이용한다.
이하, 본 발명의 실시예에 따른 반도체 레이저 소자의 제조 방법을 설명한다.
반도체 레이저 소자는 GaAs 기판 또는 InP기판 등을 사용할 수 있으며, 이 하에서는 대표적으로 GaAs 기판을 사용한 반도체 레이저 소자의 제조 방법을 살펴볼 것이다.
도 3의 a, b는 본 발명의 실시예에 따른 반도체 레이저 소자의 제조 방법의 제1 단계를 설명하는 단면도이다.
도 3의 a에서와 같이 n형 GaAs 기판(100) 상에 버퍼층(110)으로 n-GaAs를 성막한다.
버퍼층(110) 상으로 활성층(130)에 전자를 제공하며, 반사막의 역할을 하는 n형 클래드층(120)이 형성된다. 이러한 n형 클래드층(120)은 소정의 농도로 도핑된 AlGaInP을 결정 성장시킴으로써 형성할 수 있다. 이때 n형 클래드층(120)은 (Al0.70Ga0.30)0.51In0.49P로 형성할 수 있다.
이러한 n형 클래드층(120) 상으로 활성층(130)이 성장된다. 활성층(130)은 상하부의 클래드층(120, 140)으로부터 전자와 정공을 인가받아, 전자와 정공이 재결합에 의해 발생하는 빛이 증폭하는 층을 말한다.
활성층(130)은 가이드층으로서 (Al0.50Ga0.50)0.51In0.49P를 성장시킨 후, 양자 우물층과 장벽층을 Ga0 .45In0 .55P/(Al0 .50Ga0 .50)0.51In0 .49P으로 각각 약 50Å~100Å 두께로 단일 또는 다중막으로 성장시킨다.
활성층(130) 상으로 활성층(130)에 정공을 전달하며, 반사막의 역할을 하는 제1 p형 클래드층(140)이 형성된다. 이러한 제1 p형 클래드층(140)은 소정의 농도로 도핑된 (Al0.70Ga0.30)0.51In0.49P를 성장시킴 으로써 형성할 수 있다.
제1 p형 클래드층(140) 상으로 식각저지층(150)이 형성된다. 이러한 식각저지층(150)은 소정의 농도로 도핑된 Ga0 .51In0 .49P를 결정 성장시킴으로써 형성할 수 있다. 이후 식각저지층(150) 상으로 제2 p형 클래드층 (160)이 형성된다. 이러한 제2 p형 클래드층(160)은 리지를 형성하는 층으로서 제1 p형 클래드층(140) 보다 높은 농도로 도핑된 (Al0.70Ga0.30)0.51In0.49P으로 형성할 수 있으며, 제1 p형 클래드층(140)보다 약 5배 정도 두껍게 형성한다.
제2 클래드층(160) 상으로 콘택층(170)이 형성된다. 이러한 콘택층(170)은 상부의 반도체보호층(180)과 하부의 클래드층(160)의 접촉을 원활하게 해주는 층으로서, 제2 p형 클래드층(160)과 동일한 농도로 도핑된 p-Ga0.51In0.49P으로 형성될 수 있다.
콘택층(170) 상으로 반도체보호층(180)이 형성된다. 이러한 반도체보호층 (180)은 콘택층(170)보다 높은 농도로 도핑된 p-GaAs로 형성될 수 있다.
이와 같이 GaAs 기판(100) 상으로 형성되는 적층 구조는 유기 금속 기상 성장법 (MOCVD: Metal Organic Chemical Vapor Deposition)을 이용하여 형성될 수 있다.
기판(100) 상에 반도체보호층(180)까지 적층되면, 반도체보호층 (180) 상으로 유전막(190)을 5500~6500Å형성한다. 이러한 유전막(190)은 플라즈마 기상 증착법 (PECVD: Plasma Enhanced Chemical Vapor Deposition)을 이용하여 형성할 수 있으며, 실리콘 산화막 또는 실리콘 질화막 등이 사용될 수 있다.
이러한 유전막(190)을 마스크를 이용한 사진 식각 공정으로 리지가 형성될 부위에만 남도록 식각한다.
도 4의 a, b는 본 발명의 실시예에 따른 반도체 레이저 소자의 제조 방법의 제2 단계를 설명하는 단면도이다.
도 4의 a와 같이 유전막(190)으로 이루어진 리지의 상단을 마스크로 건식 식각법을 이용하여 제2 p형 클래드층(160)을 식각 저지층(150) 상으로 약 2000 내지 3000Å까지 남도록 식각한다. 이때에도 유전막(190)의 일부가 식각되어 리지 상단의 유전막(190)은 약 3000~4000Å정도가 남는다.
다음으로, 플라즈마 기상 증착법을 이용하여 리지 및 노출된 제2 p형 클래드층(160) 상으로 약 4000Å 두께의 유전막(200)을 형성한다. 이때 리지 상단에는 이전에 증착된 유전막(190) 위에 다시 유전막(200)이 약 4000Å 정도 추가로 형성되어 다른 면보다 더욱 두껍게 형성되며, 리지의 측면에는 수평면의 85내지 90%의 유전막(200)이 증착된다. 이는 일반적으로 플라즈마 기상 증착법의 수직면과 수평면의 증착 두께의 차이 때문이다. 이러한 유전막(200)으로는 실리콘 산화막 또는 실리콘 질화막 등이 사용될 수 있다.
다음으로, 도 4의 b와 같이, 건식 식각법을 이용하여 노출된 제2 p형 클래드층(160) 상의 유전막(200)이 모두 식각될 때까지 식각을 진행한 다. 이때 리지의 측면의 식각 속도는 수평면의 식각 속도의 약 10% 미만 이므로, 수평면인 노출된 제2 p형 클래드층(160) 상의 유전막(200)이 모두 식각되면, 리지 측면에는 약 2500 내지 3000Å의 유전막(200)이 남아있게 된다. 이때 리지 상면의 유전막(200)은 2차 에 걸쳐 증착된 두꺼운 유전막 (190,200)이 형성되어 있으므로 건식 식각 후에도 약 3000Å 두께의 유전막(200)이 남아있게 된다. 따라서 도 4의 b와 같이 리지의 상면 및 측면에 유전막(190, 200)의 보호벽이 형성된다.
도 5의 a, b는 본 발명의 실시예에 따른 반도체 레이저 소자의 제조 방법의 제3 단계를 설명하는 단면도이다.
보호벽이 형성되면, 도 5의 a와 같이 습식 식각법을 이용하여 리지 주변의 제2 p형 클래드층(160)을 식각하여, 식각저지층(150)을 노출시킨다. 이때에는 식각액으로 염산계 식각액을 사용할 수 있다. 제2 p형 클래드층(160)은 리지 측면의 보호벽에 의해 리지의 하단부와 식각저지층 (150)이 완만한 각을 이루도록 식각된다. 따라서 공정 스트레스가 완화되어 변형에 의해 야기되는 소자 특성의 악화를 방지할 수 있다.
다음으로 습식 식각법을 이용하여 리지의 보호벽을 제거한다. 이때 유전막(190, 200)으로 이루어진 보호벽을 제거하기 위하여 불산계 식각액을 사용할 수 있다. 습식 식각법으로 보호벽을 제거하는 경우 불산계 식각액을 이용하여 보호벽만을 선택적으로 식각할 수 있어, 반도체보호층(180), 콘택층(170) 및 제2 p형 클래드층(160)으로 이루어진 리지의 형상이 대칭적이며, 리지 하단 폭에 대한 상단 폭의 비율도 0.8이상으로 유지될 수 있다. 따라서 도 5의 b와 같이, 식각저지층(150)과 완만한 각으로 연결되는 대칭적인 리지의 형상을 얻을 수 있다.
도 6의 a, b는 본 발명의 실시예에 따른 반도체 레이저 소자의 제조 방법의 제4 단계를 설명하는 단면도이다.
보호벽이 제거된 도 5의 b의 리지 상으로 플라즈마 기상 증착법을 이용하여 전류제한층(210)이 형성된다. 전류제한층(210)은 리지 및 노출된 식각저지층(150) 상에 약 2000 내지 2500Å의 두께로 형성된다. 이러한 전류제한층(210)은 실리콘 산화막 또는 실리콘 질화막과 같은 유전막 등으로 형성될 수 있다.
다음으로, 도 6의 a와 같이, 사진 식각법 및 건식 식각법을 이용하여 리지 상면의 전류제한층(210)을 선택적으로 제거하여 리지 상면의 반도체보호층(180)을 노출시킨다.
마지막으로 e-beam 증착법을 이용하여 전류제한층(210) 및 리지 상면에 전체적으로 p타입의 상부 전극(220)을 형성한다. 이때 p타입 상부 전극(220)으로 Ti/Pt/Au를 각각 약 250 내지 350Å/550 내지 650Å/ 5500 내지 6500Å으로 증착한다. 또한 e-beam 증착법을 이용하여 GaAs 기판(100)의 하부에 n타입의 하부 전극(230)으로 AuGe/Ni/Au를 각각 약 750 내지 850Å/150 내지 250Å/2000 내지 3000Å의 두께로 형성하면 도 2와 같은 반도체 레이저 소자를 얻을 수 있다.
이와 같이, 본 발명에 의하면 건식 식각에 의해 대칭적인 리지를 형성하고 보호벽을 형성하여, 습식 식각 동안 리지의 형상을 보호함으로써 대칭적이며 리지 상단이 넓은 폭을 갖는 리지를 형성할 수 있다. 따라서 전류가 공급될 때 저항을 줄일 수 있고, 킹크 효과를 줄일 수 있으며, 리지와 식각저지층이 완만하게 연결되어 공정 시 스트레스를 줄일 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
Claims (14)
- 기판 상에 적어도 하나의 활성층 및 상기 활성층의 상하부에 서로 다른 전도 타입의 클래드층을 형성하는 단계,상기 상부 클래드층 상에 적어도 하나의 콘택층을 형성하는 단계,상기 콘택층으로부터 상기 상부 클래드층의 제1 깊이까지 건식 식각하여 리지를 형성하는 단계,상기 리지의 상면 및 측면에 보호벽을 형성하는 단계,습식 식각을 통하여 상기 리지 하단의 측면이 수평면에 대하여 경사지도록 상기 상부 클래드층을 제2 깊이까지 제거하는 단계,상기 보호벽을 제거하는 단계,상기 리지 상면을 제외하고, 상기 리지 측면 및 상기 상부 클래드층 상에 전류제한층을 형성하는 단계, 그리고상기 리지 상면 및 상기 전류제한층 상으로 전극을 형성하는 단계를 포함하는 반도체 레이저 소자의 제조 방법.
- 제1항에서,상기 상부 클래드층은 제2 깊이에 식각저지층을 포함하는 반도체 레이저 소자의 제조 방법.
- 제2항에서,상기 리지의 보호벽은 유전막으로 형성되는 반도체 레이저 소자의 제조 방법.
- 제3항에서,상기 리지의 보호벽을 형성하는 단계는,상기 리지 및 상기 상부 클래드층 상에 상기 유전막을 형성하는 단계, 그리고건식 식각의 속도 차를 이용하여 상기 리지의 측면 및 상면에 보호벽을 형성하는 단계를 포함하는 반도체 레이저 소자의 제조 방법.
- 제4항에서,상기 보호벽을 제거하는 단계는,제1 식각액을 이용하여 상기 상부 클래드층을 상기 식각저지층까지 제거하는 단계, 그리고제2 식각액을 이용하여 상기 리지의 상면 및 측면의 보호벽을 제거하는 단계를 포함하는 반도체 레이저 소자의 제조 방법.
- 제5항에서,상기 제1 식각액은 염산계 식각액이며, 제2 식각액은 불산계 식각액인 반도체 레이저 소자의 제조 방법.
- 제6항에서,상기 전류제한층을 형성하는 단계는,상기 리지 및 상기 상부 클래드층 상에 전류제한층을 형성하는 단계, 그리고 상기 리지의 상면에 형성된 상기 전류제한층을 선택적으로 제거하는 단계를 포함하는 반도체 레이저 소자의 제조 방법.
- 제7항에서,상기 전류제한층은 유전막으로 형성되는 반도체 레이저 소자의 제조 방법.
- 제8항에서,상기 리지의 하단 폭에 대한 상단 폭의 비율이 0.8이상인 반도체 레이저 소자의 제조 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050100114A KR100781118B1 (ko) | 2005-10-24 | 2005-10-24 | 반도체 레이저 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050100114A KR100781118B1 (ko) | 2005-10-24 | 2005-10-24 | 반도체 레이저 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070044138A KR20070044138A (ko) | 2007-04-27 |
| KR100781118B1 true KR100781118B1 (ko) | 2007-11-30 |
Family
ID=38178184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050100114A KR100781118B1 (ko) | 2005-10-24 | 2005-10-24 | 반도체 레이저 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100781118B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180083029A (ko) * | 2017-01-11 | 2018-07-20 | 한국전자통신연구원 | 다채널 광원의 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786234A (en) * | 1995-10-17 | 1998-07-28 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating semiconductor laser |
| JP2002094190A (ja) * | 2000-07-10 | 2002-03-29 | Sanyo Electric Co Ltd | 窒化物系半導体発光素子 |
| KR100378352B1 (ko) | 2000-12-20 | 2003-03-29 | 삼성전기주식회사 | 리지 웨이브 가이드를 구비하는 반도체 레이저 다이오드및 그 제조 방법 |
-
2005
- 2005-10-24 KR KR1020050100114A patent/KR100781118B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786234A (en) * | 1995-10-17 | 1998-07-28 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating semiconductor laser |
| JP2002094190A (ja) * | 2000-07-10 | 2002-03-29 | Sanyo Electric Co Ltd | 窒化物系半導体発光素子 |
| KR100378352B1 (ko) | 2000-12-20 | 2003-03-29 | 삼성전기주식회사 | 리지 웨이브 가이드를 구비하는 반도체 레이저 다이오드및 그 제조 방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180083029A (ko) * | 2017-01-11 | 2018-07-20 | 한국전자통신연구원 | 다채널 광원의 제조 방법 |
| KR102442202B1 (ko) | 2017-01-11 | 2022-09-16 | 한국전자통신연구원 | 다채널 광원의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070044138A (ko) | 2007-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3060973B2 (ja) | 選択成長法を用いた窒化ガリウム系半導体レーザの製造方法及び窒化ガリウム系半導体レーザ | |
| JP2003332688A (ja) | Ｉｉｉ族窒化物系化合物半導体レーザ | |
| JP2000058981A (ja) | 窒化ガリウム系半導体発光素子及びその製造方法 | |
| JP2009004645A (ja) | 窒化物系半導体レーザ装置およびその製造方法 | |
| KR100781118B1 (ko) | 반도체 레이저 소자의 제조 방법 | |
| JP4608731B2 (ja) | 半導体レーザの製造方法 | |
| JP2000077783A (ja) | インジウムを含む窒化物半導体結晶の成長方法 | |
| JP3424634B2 (ja) | 窒化物半導体レーザ素子 | |
| JP3554163B2 (ja) | ３族窒化物半導体レーザダイオードの製造方法 | |
| JPH11340573A (ja) | 窒化ガリウム系半導体レーザ素子 | |
| JP4623799B2 (ja) | 半導体発光素子の製法および半導体レーザ | |
| JP4497606B2 (ja) | 半導体レーザ装置 | |
| KR100776931B1 (ko) | 반도체 레이저 소자 및 그 제조 방법 | |
| JP2003243775A (ja) | 窒化物半導体レーザ素子 | |
| JP3670768B2 (ja) | ３族窒化物半導体レーザダイオードの製造方法 | |
| JPH0817264B2 (ja) | 量子箱及び量子細線の作製方法並びにそれを用いた半導体光増幅素子 | |
| JP2916037B2 (ja) | 半導体装置の製造方法 | |
| JP3905629B2 (ja) | ３族窒化物半導体レーザダイオードの製造方法 | |
| JP2000082866A (ja) | 窒化物半導体レ―ザ素子及びその製造方法 | |
| JP4617546B2 (ja) | アレイ型ブロードストライプ半導体レーザおよびその製造方法 | |
| JPH08264875A (ja) | 半導体レーザ素子 | |
| JP2001077468A (ja) | 端面発光型半導体レーザの製造方法 | |
| JP2500588B2 (ja) | 半導体レ―ザおよびその製造方法 | |
| JPH10242582A (ja) | Ｉｉｉ−ｖ族化合物半導体の加工方法及びｉｉｉ−ｖ族化合物半導体レーザの作製方法 | |
| JP2001210912A (ja) | 半導体レーザおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20121126 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20131126 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20141125 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20151120 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20161104 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20171207 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20191120 Year of fee payment: 13 |