JP2001210912A - 半導体レーザおよびその製造方法 - Google Patents

半導体レーザおよびその製造方法

Info

Publication number
JP2001210912A
JP2001210912A JP2000017912A JP2000017912A JP2001210912A JP 2001210912 A JP2001210912 A JP 2001210912A JP 2000017912 A JP2000017912 A JP 2000017912A JP 2000017912 A JP2000017912 A JP 2000017912A JP 2001210912 A JP2001210912 A JP 2001210912A
Authority
JP
Japan
Prior art keywords
layer
buried
type
semiconductor layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000017912A
Other languages
English (en)
Other versions
JP2001210912A5 (ja
JP4415440B2 (ja
Inventor
Shiro Uchida
史朗 内田
Takeharu Asano
竹春 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000017912A priority Critical patent/JP4415440B2/ja
Publication of JP2001210912A publication Critical patent/JP2001210912A/ja
Publication of JP2001210912A5 publication Critical patent/JP2001210912A5/ja
Application granted granted Critical
Publication of JP4415440B2 publication Critical patent/JP4415440B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 マルチモード発振を可能とし、戻り光ノイズ
の低減を図る。 【解決手段】 リッジ形状のストライプを有する、窒化
物系III−V族化合物半導体を用いた半導体レーザに
おいて、ストライプの両側の埋め込み部位61の幅を5
0μm以下とし、この埋め込み部位61にInx Ga
1-x N(0≦x≦1)、Alx Ga1-x N(0≦x≦
1)などの窒化物系III−V族化合物半導体からなる
埋め込み半導体層62を選択成長により埋め込む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体レーザお
よびその製造方法に関し、特に、窒化物系III−V族
化合物半導体を用いたリッジ構造の半導体レーザに適用
して好適なものである。
【0002】
【従来の技術】近年、光ディスクの高密度化に必要であ
る青色領域から紫外線領域におよぶ発光が可能な半導体
レーザとして、AlGaInNなどの窒化物系III−
V族化合物半導体を用いた半導体レーザの研究開発が盛
んに行われている。書き込み型光ディスクの実現には、
少なくとも20mW以上の光出力が必要であるが、中村
らのグループはこの材料系を用いたハイパワーレーザの
作製に関して報告している(Appl.Phys.Lett.,72(1998)
2014, Jpn.J.Appl.Phys.,37(1998)L627)。
【0003】図14に従来のリッジ型GaN系半導体レ
ーザを示す。このGaN系半導体レーザは、SCH(Se
parate Confinement Heterostructure)構造を有するも
のである。
【0004】図14に示すように、このGaN系半導体
レーザにおいては、c面サファイア基板101上に、ア
ンドープのGaNバッファ層102を介して、n型Ga
Nコンタクト層103、n型AlGaNクラッド層10
4、n型GaN光導波層105、例えばアンドープGa
1-x Inx N/Ga1-y Iny N多重量子井戸構造の活
性層106、p型AlGaNキャップ層107、p型G
aN光導波層108、p型AlGaNクラッド層109
およびp型GaNコンタクト層110が順次積層されて
いる。
【0005】n型GaNコンタクト層103の上層部、
n型AlGaNクラッド層104、n型GaN光導波層
105、活性層106、p型AlGaNキャップ層10
7、p型GaN光導波層108およびp型AlGaNク
ラッド層109は所定幅のメサ形状を有する。また、こ
のメサ部におけるp型AlGaNクラッド層109の上
層部およびp型GaNコンタクト層110には一方向に
延在する所定幅のリッジ形状のストライプが形成されて
いる。
【0006】このストライプの両側の部分にはSiO2
膜111が埋め込まれており、p側電極112はストラ
イプ上面のp型GaNコンタクト層110にのみ接触す
るような構造となっている。また、メサ部に隣接する部
分のn型GaNコンタクト層103上にn側電極113
が設けられている。
【0007】
【発明が解決しようとする課題】しかしながら、上述の
ようにSiO2 膜111をストライプの両側に埋め込ん
だGaN系半導体レーザにおいては、SiO2 の屈折率
(1.5)がGaNの屈折率(2.55)に比較して非
常に小さいため、横方向の実効的な屈折率差が大きす
ぎ、横モード閉じ込めが強すぎる。そのため、レーザ光
のシングルモード性が高くなり、例えば光ディスク記録
装置の光ピックアップ内で使用した場合、レーザ光が戻
り光と干渉して強いノイズを発生しまうという欠点があ
った。
【0008】したがって、この発明が解決しようとする
課題は、マルチモード発振を可能とし、戻り光ノイズの
低減を図ることができる半導体レーザおよびその製造方
法を提供することにある。
【0009】
【課題を解決するための手段】本発明者は、従来技術が
有する上述のような課題を解決すべく、鋭意検討を行っ
た。その概要について以下に説明する。
【0010】いま、GaN系半導体レーザにおいて、ス
トライプの両側にSiO2 膜を埋め込む代わりに、Ga
N層を埋め込む場合を考える。このようにGaN層を埋
め込むことにより、横方向の実効的な屈折率差を1×1
-3から3×10-3と小さく設定することができ、横モ
ード閉じ込めを適度に弱くすることができる。このた
め、マルチモード発振(あるいは、パルセーション発
振)が可能となり、戻り光ノイズの少ない半導体レーザ
を実現することができる。
【0011】このGaN層の埋め込みには一般的には選
択成長が用いられる。すなわち、図1に示すように、G
aN系半導体レーザの製造工程において、p型AlGa
Nクラッド層1およびp型GaNコンタクト層2まで成
長させた後、そのp型GaNコンタクト層2上にストラ
イプ状のSiO2 膜3を形成し、このSiO2 膜3をマ
スクとしてp型AlGaNクラッド層1の途中の深さま
でエッチングを行ってストライプを形成した後、SiO
2 膜3をマスクとして埋め込み部位にGaN層4を選択
選択させ、埋め込みを行う。ところが、このようにして
GaN層4を選択成長させても、ストライプの両側に段
差ができて完全に埋め込むことは難しかった。また、ス
トライプの形状によっては、GaN層4の成長の際に面
方位性が出るためにGaN層4に鬆が形成されることも
あった。
【0012】本発明者はこれらの問題が発生する原因に
ついて検討した結果、エッチングによりストライプを形
成する際にその両側に形成される埋め込み部位の幅がほ
ぼレーザチップの幅に等しく、通常は200μm以上と
非常に大きいことがその一つの大きな要因であるという
結論に至った。すなわち、このように埋め込み部位の幅
が非常に大きいため、ストライプの両側の部分において
GaN層4の選択成長にあずかるGa原子およびN原子
は、ストライプ上のSiO2 膜3上に供給されて横方向
拡散により埋め込み部位にマイグレートしてくるものが
大部分である。このため、GaN層4の選択成長の速度
が遅く、しかも埋め込み形状が悪く平坦な埋め込みを行
うことが困難となる。
【0013】このGaN層4の埋め込み性は成長時間を
長くすることによりある程度向上させることが可能であ
るが、このように長時間成長を行うと、GaN系半導体
レーザの活性層として用いられるInGaN系半導体が
高温の熱履歴に弱いため、成長中に活性層に大きな損傷
が発生してしまい、レーザ特性の劣化を招くという問題
があった。
【0014】本発明者は、これらの問題を解消するため
には、ストライプの両側の埋め込み部位の幅を意図的に
大幅に狭くし、埋め込み部位にその両側からGa原子お
よびN原子が供給されるようにすることが有効であるこ
とを見い出した。すなわち、図2に示すように、ストラ
イプの両側の埋め込み部位の幅Wを限定された幅に設定
し、GaN層4の選択成長を行うようにすれば、埋め込
み部位にはその両側からGa原子およびN原子が供給さ
れるため、GaN層4の選択成長の速度が速くなり、埋
め込み形状も良好になって均一で平坦な埋め込みを行う
ことが可能となる。
【0015】本発明者はさらに、ストライプの両側の埋
め込み部位の幅をどの程度まで狭くすれば、より短時間
で良好な埋め込みを行うことができるかについて検討を
行った。この目的のために、図3に示すように、GaN
層11上にSiO2 膜12を形成し、このSiO2 膜1
2に、幅をW1 、W2 、W3 、・・・(W1 <W2 <W
3 <・・・)と変化させたストライプ状の開口12aを
形成し、このSiO2膜12を成長マスクとして例えば
減圧の有機金属化学気相成長(MOCVD)法により開
口12aの部分にGaN層13を選択成長させる実験を
行った。その結果、開口12aの部分に成長するGaN
層13の成長速度はこの開口12aの幅に依存し、開口
12aの幅が小さくなるにつれて成長速度が大きくなる
傾向があることがわかった。図4に開口12aの幅Wに
対するGaN層13の成長速度の変化を模式的に示す。
成長速度は開口12aのピッチによっても変化し、ピッ
チが大きくなるほど成長速度が大きくなる傾向がある。
【0016】本発明者は、この実験結果を踏まえてさら
に検討を行った結果、ストライプの両側の埋め込み部位
へのGaN層、より一般的には窒化物系III−V族化
合物半導体層の埋め込みをより短時間で良好に行うため
には、最も広くは、埋め込み部位の幅を50μm以下に
すればよく、好適には30μm以下、より好適には20
μm以下にすればよいという結論に至った。
【0017】この発明は、本発明者による以上の検討に
基づいて案出されたものである。
【0018】すなわち、上記課題を解決するために、こ
の発明の第1の発明は、リッジ形状のストライプを有す
る、窒化物系III−V族化合物半導体を用いた半導体
レーザにおいて、ストライプの両側の埋め込み部位の幅
が50μm以下であり、埋め込み部位に窒化物系III
−V族化合物半導体からなる埋め込み半導体層が埋め込
まれていることを特徴とするものである。
【0019】この発明の第2の発明は、リッジ形状のス
トライプを有する、窒化物系III−V族化合物半導体
を用いた半導体レーザの製造方法において、ストライプ
を形成するとともに、ストライプの両側に幅が50μm
以下の埋め込み部位を形成する工程と、埋め込み部位に
窒化物系III−V族化合物半導体からなる埋め込み半
導体層の選択成長を行う工程とを有することを特徴とす
るものである。
【0020】この発明においては、埋め込み半導体層の
成長時間の短縮を図り、埋め込み半導体層をより平坦に
する観点より、埋め込み部位の幅は好適には30μm以
下、より好適には20μm以下に選ばれる。
【0021】この発明において、典型的には、ストライ
プは少なくともp型クラッド層を含むp型半導体層に形
成されるが、場合によっては、n型クラッド層を含むn
型半導体層に形成されることもある。埋め込み半導体層
は、n型、p型、i型のいずれであってもよく、必要に
応じて選ばれる。ここで、n型不純物としては例えばシ
リコン(Si)、p型不純物としては例えばマグネシウ
ム(Mg)を用いることができる。埋め込み半導体層
は、単層、多層のいずれであってもよい。埋め込み半導
体層を多層構造とする場合には、例えば、必要に応じて
同種または異種の半導体層の積層構造とすることがで
き、各層の導電型を異ならせてもよい。
【0022】例えば、ストライプは少なくともp型クラ
ッド層を含むp型半導体層に形成され、埋め込み半導体
層はn型半導体層である。あるいは、ストライプは少な
くともp型クラッド層を含むp型半導体層に形成され、
埋め込み半導体層はn型半導体層とその上のp型半導体
層とからなる。
【0023】埋め込み半導体層は、例えば、Inx Ga
1-X N(0≦x≦1)、Alx Ga1-X N(0≦x≦
1)などにより構成される。
【0024】この発明においては、横方向の実効的な屈
折率差をより大きくするために、埋め込み半導体層の一
部に、バンドギャップが発振波長に対応する光子エネル
ギー以下のものが用いられる。具体的には、例えば、ス
トライプは少なくともp型クラッド層を含むp型半導体
層に形成され、活性層はInx Ga1-x N(ただし、0
≦x≦1)からなり、埋め込み半導体層はIny Ga
1-y N(ただし、0≦y≦1かつx≦y)からなる第1
の半導体層とAlz Ga1-z N(ただし、0≦z≦1)
からなる第2の半導体層とからなる。
【0025】この発明において、典型的には、埋め込み
部位以外の部分の表面に成長マスクを形成しておき、成
長マスクを用いて埋め込み半導体層の選択成長を行う。
成長マスクは、例えば、SiO2 膜やSiN膜などによ
り形成することができる。
【0026】この発明において、埋め込み性の向上を図
る観点からは、例えば、埋め込み半導体層の選択成長の
初期の成長温度を400℃以上800℃未満とする。こ
のように比較的低温で成長させる埋め込み半導体層は面
方位に依存しないアモルファス状となるため、選択成長
初期に埋め込み部位を良好に埋め込むことができる。こ
のアモルファス状の部分の厚さは例えば200nm以下
に設定される。なお、このアモルファス状の部分は、後
に行われる高温での成長時に結晶化される。
【0027】この発明において、窒化物系III−V族
化合物半導体は、Ga、Al、In、BおよびTlから
なる群より選ばれた少なくとも一種類のIII族元素
と、少なくともNを含み、場合によってさらにAsまた
はPを含むV族元素とからなる。この窒化物系III−
V族化合物半導体の具体例を挙げると、GaN、AlG
aN、AlN、GaInN、AlGaInN、InNな
どである。
【0028】埋め込み半導体層の成長には、有機金属化
学気相成長(MOCVD)法、ハイドライド気相エピタ
キシャル成長あるいはハライド気相エピタキシャル成長
(HVPE)法、分子線エピタキシー(MBE)法など
を用いることができる。
【0029】この発明において、半導体レーザは、実屈
折率導波型半導体レーザとすることができる。
【0030】上述のように構成されたこの発明によれ
ば、ストライプの両側の埋め込み部位に窒化物系III
−V族化合物半導体からなる埋め込み半導体層が埋め込
まれていることにより、ストライプの両側にSiO2
が埋め込まれた従来の半導体レーザに比べて横方向の実
効的な屈折率差を十分に小さくすることができ、特に、
埋め込み半導体層がGaN系半導体からなる場合には、
横方向の実効的な屈折率差を例えば1×10-3から3×
10-3に設定することができる。また、ストライプの両
側の埋め込み部位の幅が50μm以下であることによ
り、この埋め込み部位に埋め込み半導体層を選択成長に
より成長させる場合、その成長速度が従来に比べて例え
ば数倍程度以上大きくなることにより、成長時間の大幅
な短縮を図ることができるとともに、埋め込みを良好に
行うことができ、埋め込み半導体層の表面の平坦化を図
ることができる。特に、埋め込み半導体層の選択成長の
初期の成長温度を400℃以上800℃未満とすること
により、埋め込み半導体層はアモルファス状となるた
め、成長初期に埋め込み部位を均一かつ平坦に埋め込む
ことができ、ひいてはその上に成長する層も均一かつ平
坦にすることができる。
【0031】また、上述のように埋め込み半導体層の成
長時間の大幅な短縮を図ることができることにより、選
択成長時に活性層が受ける600℃以上の高温の熱履歴
を短くすることができ、活性層に生じる損傷を最小限に
抑えることができる。
【0032】さらに、光出力−電流特性におけるキンク
をなくし、戻り光ノイズの低減を図る観点からは、好適
には、埋め込み半導体層の一部に発振波長に対応する光
子エネルギー以下のバンドギャップを有する窒化物系I
II−V族化合物半導体を用い、その厚さ、組成、不純
物濃度などを調整することにより、横方向の実効的な屈
折率差をより大きくする。例えば、埋め込み半導体層の
一部にIny Ga1-yN(ただし、0≦y≦1かつx≦
y)を用いることにより、横方向の実効的な屈折率差を
3×10-3から7×10-3とより大きく設定することが
できる。
【0033】さらに、埋め込み半導体層の成長時に同時
にp型層またはn型層の不純物の活性化を行うことがで
きるので、この不純物の活性化のための工程を別に設け
る必要がない。特に、ストライプを少なくともp型クラ
ッド層を含むp型半導体層に形成し、埋め込み半導体層
をn型半導体層とする場合には、このn型半導体層の成
長の際に同時に、p型層中のp型不純物、例えばMgの
活性化を行うことができる。これは、n型半導体層によ
り、p型不純物の不活性化の原因である水素原子の侵入
を阻むことができることによるものと考えられる。
【0034】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
【0035】図5はこの発明の第1の実施形態によるリ
ッジ構造のGaN系半導体レーザを示す。このGaN系
半導体レーザは、SCH構造を有するものである。
【0036】図5に示すように、このGaN系半導体レ
ーザにおいては、例えば厚さが400μmのc面サファ
イア基板51上に、アンドープのGaNバッファ層52
を介して、n型GaNコンタクト層53、n型AlGa
Nクラッド層54、n型GaN光導波層55、例えばア
ンドープGa1-x Inx N/Ga1-y Iny N多重量子
井戸構造の活性層56、p型AlGaNキャップ層5
7、p型GaN光導波層58、p型AlGaNクラッド
層59およびp型GaNコンタクト層60が順次積層さ
れている。
【0037】GaNバッファ層52は厚さが例えば30
nmである。n型GaNコンタクト層53は厚さが例え
ば4μmであり、n型不純物として例えばシリコン(S
i)がドープされている。n型AlGaNクラッド層5
4は厚さが例えば0.7μmであり、n型不純物として
例えばSiがドープされている。n型GaN光導波層5
5は厚さが例えば0.1μmであり、n型不純物として
例えばSiがドープされている。アンドープGa1-x
x N/Ga1-y Iny N多重量子井戸構造の活性層5
6は、例えば、井戸層の厚さが3nm、障壁層の厚さが
4nmである。
【0038】p型AlGaNキャップ層57は厚さが例
えば20nmであり、p型不純物として例えばマグネシ
ウム(Mg)がドープされている。このp型AlGaN
キャップ層57のAl組成は例えば0.2である。この
p型AlGaNキャップ層57は、p型GaN光導波層
58、p型AlGaNクラッド層59およびp型GaN
コンタクト層60の成長時に活性層56からInが拡散
して劣化するのを防止するため、および、活性層56か
らのキャリアのオーバーフローを防止するためのもので
ある。p型GaN光導波層58は厚さが例えば0.1μ
mであり、p型不純物として例えばMgがドープされて
いる。p型AlGaNクラッド層59は例えば厚さが
0.7μmであり、p型不純物として例えばMgがドー
プされている。p型GaNコンタクト層60は厚さが例
えば0.3μmであり、p型不純物として例えばMgが
ドープされている。
【0039】n型GaNコンタクト層53の上層部、n
型AlGaNクラッド層54、n型GaN光導波層5
5、活性層56、p型AlGaNキャップ層57、p型
GaN光導波層58およびp型AlGaNクラッド層5
9は所定幅のメサ形状を有する。また、このメサ部にお
けるp型AlGaNクラッド層59の上層部およびp型
GaNコンタクト層60には一方向に延在する所定幅の
ストライプが形成され、その両側に溝61が形成されて
いる。このストライプの延在方向は例えば〈11−2
0〉方向であり、幅は例えば2〜3μmである。溝61
には、n型GaN埋め込み層62が埋め込まれている。
このn型GaN埋め込み層62は電流狭窄層としての役
割も果たす。
【0040】ストライプ部のp型GaNコンタクト層6
0およびその両側のn型GaN埋め込み層62上にp側
電極63が設けられている。このp側電極63は、例え
ばNi膜、Pt膜およびAu膜を順次積層したNi/P
t/Au構造を有し、これらのNi膜、Pt膜およびA
u膜の厚さは例えばそれぞれ10nm、100nmおよ
び300nmである。また、メサ部に隣接する部分のn
型GaNコンタクト層53上にn側電極64が設けられ
ている。このn側電極64は、例えばTi膜、Al膜、
Pt膜およびAu膜を順次積層したTi/Al/Pt/
Au構造を有し、これらのTi膜、Al膜、Pt膜およ
びAu膜の厚さは例えばそれぞれ10nm、100n
m、100nmおよび300nmである。
【0041】図6に、このGaN系半導体レーザにおけ
る活性層56と溝61の底面との間の距離、言い換えれ
ばストライプの両側の部分のp型層の総厚dに対する実
効屈折率差Δnの変化を示す。図6に示すように、この
GaN系半導体レーザにおいては、ストライプをn型G
aN埋め込み層63により埋め込んでいることにより、
横方向の実効屈折率差Δnを1×10-3〜3×10-3
小さく設定することができる。また、dはレーザ特性に
与える影響が非常に大きいが、素子作製時にその値を制
御することは一般に難しい。これに対して、このGaN
系半導体レーザでは、dの値が0.2〜0.5μmの範
囲でΔnは1×10-3〜3×10-3となるため、dが多
少ばらついても、Δnをこれらの範囲に容易に設定する
ことができる。
【0042】次に、上述のように構成されたこの第1の
実施形態によるGaN系半導体レーザの製造方法につい
て説明する。
【0043】このGaN系半導体レーザを製造するに
は、まず、図7に示すように、あらかじめサーマルクリ
ーニングなどにより表面を清浄化したc面サファイア基
板51上にMOCVD法により例えば520℃程度の温
度でアンドープのGaNバッファ層52を成長させた
後、基板温度を所定の成長温度に上昇させて、MOCV
D法により、GaNバッファ層52上に、n型GaNコ
ンタクト層53、n型AlGaNクラッド層54、n型
GaN光導波層55、例えばアンドープGa1-x Inx
N/Ga1-y Iny N多重量子井戸構造の活性層56、
p型AlGaNキャップ層57、p型GaN光導波層5
8、p型AlGaNクラッド層59およびp型GaNコ
ンタクト層60を順次成長させる。ここで、Inを含ま
ない層であるn型GaNコンタクト層53、n型AlG
aNクラッド層54、n型GaN光導波層55、p型A
lGaNキャップ層57、p型GaN光導波層58、p
型AlGaNクラッド層59およびp型GaNコンタク
ト層60の成長温度は例えば1000℃程度とし、In
を含む層であるGa1-x Inx N/Ga1-y Iny N多
重量子井戸構造の活性層56の成長温度は例えば700
〜800℃とする。これらのGaN系半導体層の成長原
料は、例えば、III族元素であるGaの原料としては
トリメチルガリウム((CH3 3 Ga、TMG)を、
III族元素であるAlの原料としてはトリメチルアル
ミニウム((CH3 3 Al、TMA)を、III族元
素であるInの原料としてはトリメチルインジウム
((CH3 3In、TMI)を、V族元素であるNの
原料としてはアンモニア(NH3 )を用いる。また、キ
ャリアガスとしては、例えば、水素(H2 )と窒素(N
2 )との混合ガスを用いる。ドーパントについては、n
型ドーパントとしては例えばモノシラン(SiH4
を、p型ドーパントとしては例えばビス=メチルシクロ
ペンタジエニルマグネシウム((CH3 5 4 2
g)あるいはビス=シクロペンタジエニルマグネシウム
((C5 5 2 Mg)を用いる。
【0044】次に、GaN系半導体層を成長させたc面
サファイア基板51をMOCVD装置から取り出す。次
に、図8に示すように、p型GaNコンタクト層60の
全面に例えばCVD法、真空蒸着法、スパッタリング法
などにより例えば厚さが0.4μmのSiO2 膜65を
形成した後、このSiO2 膜65上にリソグラフィーに
より所定形状のレジストパターン(図示せず)を形成
し、このレジストパターンをマスクとして、例えばフッ
酸系のエッチング液を用いたウエットエッチング、また
は、CF4 やCHF3 などのフッ素を含むエッチングガ
スを用いたRIE法によりSiO2 膜65をエッチング
し、ストライプ形状とする。次に、このSiO2 膜65
をマスクとして例えばRIE法によりp型AlGaNク
ラッド層59の厚さ方向の所定の深さまでエッチングを
行うことによりストライプを形成するとともに、このス
トライプの両側に溝61を形成する。この溝61の幅は
50nm以下、好適には20〜30nm程度に設定す
る。このRIEのエッチングガスとしては例えば塩素系
ガスを用いる。
【0045】次に、図9に示すように、MOCVD法に
より、例えば400〜1000℃の成長温度で、SiO
2 膜65をマスクとして、n型GaN埋め込み層62を
選択成長させ、溝61を埋め込む。
【0046】次に、n型GaN埋め込み層62を成長さ
せたc面サファイア基板51をMOCVD装置から取り
出す。次に、図10に示すように、基板全面に例えばC
VD法、真空蒸着法、スパッタリング法などにより例え
ば厚さが0.4μmのSiO2 膜66を形成した後、こ
のSiO2 膜66上にリソグラフィーにより所定形状の
レジストパターン(図示せず)を形成し、このレジスト
パターンをマスクとして、例えばフッ酸系のエッチング
液を用いたウエットエッチング、または、CF4 やCH
3 などのフッ素を含むエッチングガスを用いたRIE
法によりSiO2 膜66をエッチングし、所定形状とす
る。
【0047】次に、図11に示すように、このSiO2
膜66をマスクとして例えばRIE法によりn型GaN
コンタクト層53が露出するまでエッチングを行うこと
により、n型GaNコンタクト層53の上層部、n型A
lGaNクラッド層54、n型GaN光導波層55、活
性層56、p型AlGaNキャップ層57、p型GaN
光導波層58、p型AlGaNクラッド層59およびp
型GaNコンタクト層60をメサ形状にパターニングす
る。
【0048】次に、SiO2 膜66をエッチング除去す
る。次に、基板表面に所定形状のレジストパターン(図
示せず)形成し、真空蒸着法などにより基板全面にTi
膜、Al膜、Pt膜およびAu膜を順次形成した後、レ
ジストパターンをその上のTi膜、Al膜、Pt膜およ
びAu膜とともに除去する(リフトオフ)。これによっ
て、図5に示すように、メサ部に隣接する部分のn型G
aNコンタクト層53上にn側電極64が形成される。
次に、n側電極64をオーミック接触させるためのアロ
イ処理を行う。同様なプロセスで、メサ部におけるp型
GaNコンタクト層60およびその両側の部分のn型G
aN埋め込み層62上にp側電極63を形成する。次
に、p側電極63をp型GaNコンタクト層60にオー
ミック接触させるためのアロイ処理を行う。
【0049】この後、上述のようにしてレーザ構造が形
成されたc面サファイア基板51を劈開などによりバー
状に加工して両共振器端面を形成し、さらにこれらの共
振器端面に端面コーティングを施した後、このバーを劈
開などによりチップ化する。以上により、目的とする埋
め込みリッジ構造およびSCH構造のGaN系半導体レ
ーザが製造される。
【0050】以上のように、この第1の実施形態によれ
ば、ストライプの両側にn型GaN埋め込み層62を埋
め込んでいることにより、横方向の実効的な屈折率差を
1×10-3から3×10-3と小さく設定することができ
る。このため、マルチモード発振が可能となり、戻り光
ノイズの少ないGaN系半導体レーザを実現することが
できる。また、n型GaN埋め込み層62が埋め込まれ
る埋め込み部位、すなわち溝61の幅を50μm以下に
していることにより、n型GaN埋め込み層62の成長
時間を例えば従来に比べて20分の1程度と大幅に短縮
することができるとともに、平坦な形状とすることがで
きる。また、このようにn型GaN埋め込み層62の選
択成長の時間の大幅な短縮を図ることができることによ
り、このn型GaN埋め込み層62の選択成長時に活性
層56が受ける600℃以上の高温の熱履歴を大幅に短
くすることができ、活性層56に生じる損傷を最小限に
抑えることができ、レーザ特性の劣化を抑えることがで
きる。
【0051】また、この第1の実施形態によれば、次の
ような利点を得ることもできる。すなわち、一般にGa
N系半導体の成長では、成長雰囲気中の水素により、成
長層中のp型不純物が不活性化する問題があるため、p
型層の成長後に、窒素雰囲気中でポストアニールを行う
必要がある。しかしながら、この第1の実施形態におい
ては、n型GaN埋め込み層62の選択成長時には、p
型層中のMgの不活性化の原因となる水素の侵入を阻む
ことができることにより、この選択成長時に同時にp型
層中のMgの活性化を行うことができる。このため、ポ
ストアニールを行わないでも、n型GaN埋め込み層6
2の選択成長中にp型層中のp型不純物を活性化させる
ことが可能である。
【0052】次に、この発明の第2の実施形態について
説明する。この第2の実施形態においては、第1の実施
形態によるGaN系半導体レーザの製造において、n型
GaN埋め込み層62の選択成長を2段階に分けて行
う。すなわち、まず、最初に、400℃以上800℃未
満の比較的低温で、n型GaN埋め込み層62を所定の
厚さ、例えば200nm以下の厚さに成長させる。この
ような低温で成長されたn型GaN埋め込み層62はア
モルファス状となるため、鬆が形成されることなく、埋
め込み部位を均一かつ平坦に埋め込むことができる。次
に、2回目の成長として、高温、例えば800〜100
0℃の成長温度で残りのn型GaN埋め込み層62を成
長させる。この高温での成長時に、低温で成長させたア
モルファス状の部分は再結晶化する。その他のことは第
1の実施形態と同様であるので、説明を省略する。
【0053】この第2の実施形態によれば、第1の実施
形態と同様な利点を得ることができるほか、n型GaN
埋め込み層62の埋め込み性をより一層向上させること
ができるという利点を得ることができる。
【0054】次に、この発明の第3の実施形態について
説明する。この第3の実施形態においては、図12に示
すように、埋め込み半導体層が、n型GaN埋め込み層
62とその上のp型GaN埋め込み層67とからなる2
層構造となっている。p型GaN埋め込み層67はスト
ライプ部の側面でp型GaNコンタクト層60と接触し
ている。そして、p側電極63はストライプ部のp型G
aNコンタクト層60とp型GaN埋め込み層67との
両方とオーミック接触している。その他のことは第1の
実施形態と同様であるので、説明を省略する。
【0055】この第3の実施形態によれば、第1の実施
形態と同様な利点を得ることができるほか、次のような
利点を得ることができる。すなわち、p側電極63はス
トライプ部のp型GaNコンタクト層60だけでなく、
p型GaN埋め込み層67にもオーミック接触している
ことにより、p側電極63のp型層に対する接触面積が
大きくなり、その分だけp側電極63の接触抵抗の低減
を図ることができる。このため、GaN系半導体レーザ
の動作電圧の低減を図ることができる。GaN系半導体
レーザの動作電圧は元々高いため、これは非常に有効で
ある。
【0056】次に、この発明の第4の実施形態について
説明する。この第4の実施形態においては、図13に示
すように、埋め込み半導体層が、n型InGaN埋め込
み層68とその上のn型GaN埋め込み層62とからな
る2層構造となっている。n型InGaN埋め込み層6
8のバンドギャップは発振波長に対応する光子エネルギ
ー以下とする。n型InGaN埋め込み層68の厚さは
例えば300nm以下とする。その他のことは第1の実
施形態と同様であるので、説明を省略する。
【0057】この第4の実施形態によれば、第1の実施
形態と同様な利点を得ることができるほか、次のような
利点を得ることができる。すなわち、光ディスクへの書
き込みを行う光源としての用途を考えると、第1の実施
形態によるGaN系半導体レーザのように横方向の実効
的な屈折率差を小さく設定すると、いわゆるホールバー
ニングにより光出力−電流特性にキンクが生じてしま
う。これに対して、この第4の実施形態においては、埋
め込み半導体層の一部を構成するn型InGaN埋め込
み層68のバンドギャップが発振波長に対応する光子エ
ネルギー以下であることにより、このn型InGaN埋
め込み層68の厚さ、組成、不純物濃度などを調整する
ことで、横方向の実効的な屈折率差を3×10-3から7
×10-3とより大きく設定することができ、光出力−電
流特性にキンクが生じなくなる。このため、光ディスク
の記録レベルの高い光出力まで光出力−電流特性を線形
に保つことができる。
【0058】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【0059】例えば、上述の実施形態において挙げた数
値、構造、形状、基板、原料、プロセスなどはあくまで
も例に過ぎず、必要に応じて、これらと異なる数値、構
造、形状、基板、原料、プロセスなどを用いてもよい。
【0060】また、上述の実施形態においては、リッジ
ストライプの延びる方向をc面サファイア基板1の〈1
1−20〉方向にしているが、このリッジストライプの
延びる方向は〈1−100〉方向にしてもよい。
【0061】また、上述の実施形態においては、基板と
してc面サファイア基板を用いているが、必要に応じ
て、SiC基板、Si基板、スピネル基板などの他の基
板を用いてもよい。
【0062】さらに、上述の実施形態においては、この
発明をSCH構造のGaN系半導体レーザに適用した場
合について説明したが、この発明は、例えば、DH(Do
ubleHeterostructure)構造のGaN系半導体レーザに
適用してもよい。
【0063】
【発明の効果】以上説明したように、この発明によれ
ば、ストライプの両側の埋め込み部位の幅を50μm以
下とし、この埋め込み部位に窒化物系III−V族化合
物半導体からなる埋め込み半導体層を埋め込むので、マ
ルチモード発振を可能とし、戻り光ノイズの低減を図る
ことができる。
【図面の簡単な説明】
【図1】この発明の原理を説明するための略線図であ
る。
【図2】この発明の原理を説明するための略線図であ
る。
【図3】この発明の原理を説明するための略線図であ
る。
【図4】この発明の原理を説明するための略線図であ
る。
【図5】この発明の第1の実施形態によるリッジ構造の
GaN系半導体レーザを示す断面図である。
【図6】この発明の第1の実施形態によるGaN系半導
体レーザにおけるストライプの両側のp型層の総厚dと
実効屈折率差Δnとの関係を示すグラフである。
【図7】この発明の第1の実施形態によるGaN系半導
体レーザの製造方法を説明するための断面図である。
【図8】この発明の第1の実施形態によるGaN系半導
体レーザの製造方法を説明するための断面図である。
【図9】この発明の第1の実施形態によるGaN系半導
体レーザの製造方法を説明するための断面図である。
【図10】この発明の第1の実施形態によるGaN系半
導体レーザの製造方法を説明するための断面図である。
【図11】この発明の第1の実施形態によるGaN系半
導体レーザの製造方法を説明するための断面図である。
【図12】この発明の第3の実施形態によるリッジ構造
のGaN系半導体レーザを示す断面図である。
【図13】この発明の第4の実施形態によるリッジ構造
のGaN系半導体レーザを示す断面図である。
【図14】従来のリッジ構造のGaN系半導体レーザを
示す斜視図である。
【符号の説明】
51・・・c面サファイア基板、53・・・n型GaN
コンタクト層、54・・・n型AlGaNクラッド層、
55・・・n型GaN光導波層、56・・・活性層、5
8・・・p型GaN光導波層、59・・・p型AlGa
Nクラッド層、60・・・p型GaNコンタクト層、6
1・・・溝、62・・・n型GaN埋め込み層、63・
・・p側電極、64・・・n側電極、67・・・p型G
aN埋め込み層、68・・・n型InGaN埋め込み層
フロントページの続き Fターム(参考) 5F041 AA14 CA04 CA05 CA34 CA40 CA46 CB03 FF16 5F073 AA13 AA74 BA06 CA07 CB05 EA01 EA27

Claims (21)

    【特許請求の範囲】
  1. 【請求項1】 リッジ形状のストライプを有する、窒化
    物系III−V族化合物半導体を用いた半導体レーザに
    おいて、 上記ストライプの両側の埋め込み部位の幅が50μm以
    下であり、 上記埋め込み部位に窒化物系III−V族化合物半導体
    からなる埋め込み半導体層が埋め込まれていることを特
    徴とする半導体レーザ。
  2. 【請求項2】 上記埋め込み部位の幅が30μm以下で
    あることを特徴とする請求項1記載の半導体レーザ。
  3. 【請求項3】 上記埋め込み部位の幅が20μm以下で
    あることを特徴とする請求項1記載の半導体レーザ。
  4. 【請求項4】 上記埋め込み半導体層は選択成長により
    成長されたものであることを特徴とする請求項1記載の
    半導体レーザ。
  5. 【請求項5】 上記ストライプは少なくともp型クラッ
    ド層を含むp型半導体層に形成されており、上記埋め込
    み半導体層はn型半導体層であることを特徴とする請求
    項1記載の半導体レーザ。
  6. 【請求項6】 上記ストライプは少なくともp型クラッ
    ド層を含むp型半導体層に形成されており、上記埋め込
    み半導体層はn型半導体層とその上のp型半導体層とか
    らなることを特徴とする請求項1記載の半導体レーザ。
  7. 【請求項7】 上記埋め込み半導体層はInx Ga1-X
    N(0≦x≦1)からなることを特徴とする請求項1記
    載の半導体レーザ。
  8. 【請求項8】 上記埋め込み半導体層はAlx Ga1-X
    N(0≦x≦1)からなることを特徴とする請求項1記
    載の半導体レーザ。
  9. 【請求項9】 上記ストライプは少なくともp型クラッ
    ド層を含むp型半導体層に形成されており、活性層はI
    x Ga1-x N(ただし、0≦x≦1)からなり、上記
    埋め込み半導体層はIny Ga1-y N(ただし、0≦y
    ≦1かつx≦y)からなる第1の半導体層とAlz Ga
    1-z N(ただし、0≦z≦1)からなる第2の半導体層
    とからなることを特徴とする請求項1記載の半導体レー
    ザ。
  10. 【請求項10】 上記半導体レーザは実屈折率導波型半
    導体レーザであることを特徴とする請求項1記載の半導
    体レーザ。
  11. 【請求項11】 リッジ形状のストライプを有する、窒
    化物系III−V族化合物半導体を用いた半導体レーザ
    の製造方法において、 上記ストライプを形成するとともに、上記ストライプの
    両側に幅が50μm以下の埋め込み部位を形成する工程
    と、 上記埋め込み部位に窒化物系III−V族化合物半導体
    からなる埋め込み半導体層の選択成長を行う工程とを有
    することを特徴とする半導体レーザの製造方法。
  12. 【請求項12】 上記埋め込み部位の幅が30μm以下
    であることを特徴とする請求項11記載の半導体レーザ
    の製造方法。
  13. 【請求項13】 上記埋め込み部位の幅が20μm以下
    であることを特徴とする請求項11記載の半導体レーザ
    の製造方法。
  14. 【請求項14】 上記埋め込み部位以外の部分の表面に
    成長マスクを形成しておき、上記成長マスクを用いて上
    記埋め込み半導体層の選択成長を行うようにしたことを
    特徴とする請求項11記載の半導体レーザの製造方法。
  15. 【請求項15】 上記埋め込み半導体層の選択成長の初
    期の成長温度を400℃以上800℃未満とするように
    したことを特徴とする請求項11記載の半導体レーザの
    製造方法。
  16. 【請求項16】 上記ストライプは少なくともp型クラ
    ッド層を含むp型半導体層に形成されており、上記埋め
    込み半導体層はn型半導体層であることを特徴とする請
    求項11記載の半導体レーザの製造方法。
  17. 【請求項17】 上記ストライプは少なくともp型クラ
    ッド層を含むp型半導体層に形成されており、上記埋め
    込み半導体層はn型半導体層とその上のp型半導体層と
    からなることを特徴とする請求項11記載の半導体レー
    ザの製造方法。
  18. 【請求項18】 上記埋め込み半導体層はInx Ga
    1-X N(0≦x≦1)からなることを特徴とする請求項
    11記載の半導体レーザの製造方法。
  19. 【請求項19】 上記埋め込み半導体層はAlx Ga
    1-X N(0≦x≦1)からなることを特徴とする請求項
    11記載の半導体レーザの製造方法。
  20. 【請求項20】 上記ストライプは少なくともp型クラ
    ッド層を含むp型半導体層に形成されており、活性層は
    Inx Ga1-x N(ただし、0≦x≦1)からなり、上
    記埋め込み半導体層はIny Ga1-y N(ただし、0≦
    y≦1かつx≦y)からなる第1の半導体層とAlz
    1-z N(ただし、0≦z≦1)からなる第2の半導体
    層とからなることを特徴とする請求項11記載の半導体
    レーザの製造方法。
  21. 【請求項21】 上記半導体レーザは実屈折率導波型半
    導体レーザであることを特徴とする請求項11記載の半
    導体レーザの製造方法。
JP2000017912A 2000-01-24 2000-01-24 半導体レーザの製造方法 Expired - Fee Related JP4415440B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000017912A JP4415440B2 (ja) 2000-01-24 2000-01-24 半導体レーザの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000017912A JP4415440B2 (ja) 2000-01-24 2000-01-24 半導体レーザの製造方法

Publications (3)

Publication Number Publication Date
JP2001210912A true JP2001210912A (ja) 2001-08-03
JP2001210912A5 JP2001210912A5 (ja) 2006-10-26
JP4415440B2 JP4415440B2 (ja) 2010-02-17

Family

ID=18544837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000017912A Expired - Fee Related JP4415440B2 (ja) 2000-01-24 2000-01-24 半導体レーザの製造方法

Country Status (1)

Country Link
JP (1) JP4415440B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222224A (ja) * 2005-02-09 2006-08-24 Sony Corp 窒化物半導体の製造方法および半導体素子の製造方法
US7450622B2 (en) 2001-07-27 2008-11-11 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device and method of fabricating the same
JP2010267735A (ja) * 2009-05-13 2010-11-25 Sharp Corp 窒化物半導体レーザ素子、光ディスク装置および画像表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7450622B2 (en) 2001-07-27 2008-11-11 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device and method of fabricating the same
JP2006222224A (ja) * 2005-02-09 2006-08-24 Sony Corp 窒化物半導体の製造方法および半導体素子の製造方法
JP2010267735A (ja) * 2009-05-13 2010-11-25 Sharp Corp 窒化物半導体レーザ素子、光ディスク装置および画像表示装置

Also Published As

Publication number Publication date
JP4415440B2 (ja) 2010-02-17

Similar Documents

Publication Publication Date Title
JP3770014B2 (ja) 窒化物半導体素子
JP3864735B2 (ja) 半導体発光素子およびその製造方法
US20030179793A1 (en) Thin film deposition method of nitride semiconductor and nitride semiconductor light emitting device
JP2002374043A (ja) 窒化ガリウム系化合物半導体素子
JPH11214788A (ja) 窒化ガリウム系半導体レーザ素子
JP2000106473A (ja) 半導体素子、半導体発光素子およびその製造方法ならびに窒化物系半導体層の形成方法
JP2001094212A (ja) 半導体素子およびその製造方法
JP2003332688A (ja) Iii族窒化物系化合物半導体レーザ
KR20010006948A (ko) 반도체 발광 장치 및 그 제조 방법
JP2004063537A (ja) 半導体発光素子およびその製造方法ならびに半導体装置およびその製造方法
JP2003086903A (ja) 半導体発光素子およびその製造方法
JP3804335B2 (ja) 半導体レーザ
JP4178807B2 (ja) 半導体発光素子およびその製造方法
JP3735638B2 (ja) 半導体レーザおよびその製造方法
JP2000077783A (ja) インジウムを含む窒化物半導体結晶の成長方法
JP2001326425A (ja) 半導体素子用基板の製造方法および半導体素子
JP4608731B2 (ja) 半導体レーザの製造方法
JP2000164989A (ja) 窒化物系iii−v族化合物半導体の成長方法および半導体装置
JP3933637B2 (ja) 窒化ガリウム系半導体レーザ素子
JPH11340573A (ja) 窒化ガリウム系半導体レーザ素子
JP2002151418A (ja) 窒化物系iii−v族化合物半導体基板およびその製造方法ならびに半導体装置およびその製造方法
JPH10303505A (ja) 窒化ガリウム系半導体発光素子およびその製造方法
JP2004179532A (ja) 半導体発光素子および半導体装置
JP4179280B2 (ja) 半導体発光素子の製造方法
JP4415440B2 (ja) 半導体レーザの製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041222

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060908

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091117

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees