KR100638049B1 - 반도체 레이저 다이오드 및 그의 제조 방법 - Google Patents

반도체 레이저 다이오드 및 그의 제조 방법 Download PDF

Info

Publication number
KR100638049B1
KR100638049B1 KR1020040020063A KR20040020063A KR100638049B1 KR 100638049 B1 KR100638049 B1 KR 100638049B1 KR 1020040020063 A KR1020040020063 A KR 1020040020063A KR 20040020063 A KR20040020063 A KR 20040020063A KR 100638049 B1 KR100638049 B1 KR 100638049B1
Authority
KR
South Korea
Prior art keywords
layer
ridge
current blocking
blocking layer
laser diode
Prior art date
Application number
KR1020040020063A
Other languages
English (en)
Other versions
KR20050095050A (ko
Inventor
장영학
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040020063A priority Critical patent/KR100638049B1/ko
Publication of KR20050095050A publication Critical patent/KR20050095050A/ko
Application granted granted Critical
Publication of KR100638049B1 publication Critical patent/KR100638049B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05C—APPARATUS FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05C7/00—Apparatus specially designed for applying liquid or other fluent material to the inside of hollow work
    • B05C7/04—Apparatus specially designed for applying liquid or other fluent material to the inside of hollow work the liquid or other fluent material flowing or being moved through the work; the work being filled with liquid or other fluent material and emptied

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

본 발명은 반도체 레이저 다이오드 및 그의 제조 방법에 관한 것으로, 리지(Ridge)를 형성한 후, 자연산화막을 제거하고, 제 1 N-전류방지층과 제 2 N-전류방지층을 순차적으로 형성함으로써, 리지와 제 1 N-전류방지층의 계면에 존재하는 결함을 상당히 낮출 수 있으며, 우수한 결정을 갖는 제 2 N-전류방지층을 얻을 수 있는 효과가 있다.
더불어, 제 1 P-클래드층, 식각방지층과 제 2 P-클래드층의 일부를 식각하여 리지를 구현함으로써, 효율적으로 광 및 전류를 구속시킬 수 있어, 수평 방사각을 크게 할 수 있고, 광전 특성을 향상시킬 수 있는 효과가 있다.
전류방지층, 리지, 식각, 계면

Description

반도체 레이저 다이오드 및 그의 제조 방법 {Semiconductor laser diode and method of manufacturing the same}
도 1은 종래 기술에 따른 리지 웨이브가이드 구조의 반도체 레이저 다이오드의 개략적인 단면도
도 2a 내지 2c는 종래 기술에 따라 반도체 레이저 다이오드의 리지와 전류방지층을 성장시키는 개략적인 공정 단면도
도 3a와 3b는 본 발명의 제 1 실시예에 따른 반도체 레이저 다이오드에서 리지 및 전류방지층을 형성하는 공정 단면도
도 4는 본 발명의 제 1 실시예에 따른 전류방지층을 갖는 레이저 다이오드와 종래 기술의 전류방지층을 갖는 레이저 다이오드의 광 발광(Photoluminescence) 강도의 측정도
도 5는 본 발명의 제 1 실시예에 따른 반도체 레이저 다이오드의 일부 절개 사시도
도 6a 내지 6c는 본 발명의 제 2 실시예에 따른 반도체 레이저 다이오드에서 리지 및 전류방지층을 형성하는 공정 단면도
도 7은 본 발명의 제 2 실시예에 따른 반도체 레이저 다이오드의 일부 절개 사시도
<도면의 주요부분에 대한 부호의 설명>
120,320 : N-GaAs기판 121,321,323 : N-클래드층
122,322 : 활성층 123,221,223 : P-클래드층
124,222 : 식각방지층 126a,126b,231,232,233 : 전류방지층
127 : P-캡층 128,328 : P-전극
130,330 : N-전극
본 발명은 반도체 레이저 다이오드 및 그의 제조 방법에 관한 것으로, 보다 상세하게는 리지를 형성한 후, 자연산화막을 제거하고, 제 1 N-전류방지층과 제 2 N-전류방지층을 순차적으로 형성함으로써, 리지와 제 1 N-전류방지층의 계면에 존재하는 결함을 상당히 낮출 수 있으며, 우수한 결정을 갖는 제 2 N-전류방지층을 얻을 수 있는 반도체 레이저 다이오드 및 그의 제조 방법에 관한 것이다.
최근, CD(Compact disk)-RW(Rewritable) 또는 DVD(Digital Versatile Disk)-RAM(Random Access Memory)등의 대용량 고속 저장장치의 픽업(Pick up)용으로 사용되는 레이저 다이오드의 경우에, 데이터 저장 속도의 고배속화에 따른 레이저 다이오드가 고출력화가 진행 중에 있다.
이러한, 레이저 다이오드의 고출력화에 따른 소자의 신뢰성 저하가 심각한 문제로 대두되고 있다.
특히, CD-RW 또는 DVD-RAM의 경우에는 레이저 다이오드의 고출력화는 물론, 낮은 수직 방사각과 높은 수평 방사각이 요구된다.
이는 광학계를 사용하는 시스템에서, 광 손실을 줄일 수 있게되어 시스템의 배속을 향상시키는 효과를 가져온다.
그러므로, 이러한 고배속용 시스템의 경우, 동일한 출력이라 할지라도, 방사각의 개선만으로도 시스템의 배속을 올릴 수 있게 된다.
그러나, 수평 방사각을 높이기 위해서는 리지 웨이브가이드(Ridge waveguide)의 폭을 줄여야 한다.
도 1은 종래 기술에 따른 리지 웨이브가이드 구조의 반도체 레이저 다이오드의 개략적인 단면도로서, 레이저 다이오드는 N-GaAs 기판(10) 상부에 N-클래드층(11), 활성층(12)과 제 1 P-클래드층(13)이 순차적으로 형성되어 있고; 상기 제 1 P-클래드층(13) 상부에 리지(Ridge)형 제 2 P-클래드층(14)이 형성되어 있고; 상기 리지(Ridge)형 제 2 P-클래드층(14) 양측면의 상기 제 1 P-클래드층(13) 상부에 N-전류방지층(15)이 형성되어 있고; 상기 리지형 제 2 P-클래드층(14)과 N-전류방지층(15) 상부에 P-캡층(16)이 형성되어 있고; 상기 N-GaAs 기판(10) 하부에 N-전극(17)이 형성되어 있고; 상기 P-캡층(16) 상부에 P-전극(18)이 형성되어 이루어진다.
여기서, 상기 N-클래드층(11), P-제 1 클래드층(13)과 제 2 P-클래드층(14) 은 Al0.5GaAs으로 형성하고, 상기 N-전류방지층(15)은 Al0.7GaAs으로 형성한다.
이렇게, 구성된 반도체 레이저 다이오드는 리지인 제 2 P-클래드층(14)의 측면으로 N-전류방지층(15)이 형성되어 있기 때문에, 리지만으로 전류가 흐르도록 제한되며, 상대적으로 낮은 굴절률의 N-전류방지층(15)으로 광을 구속시켜 높은 수평 방사각을 구현할 수 있다.
이와 같이, 반도체 레이저 다이오드가 높은 수평 방사각을 갖도록 폭이 좁은 리지 웨이브 가이드 구조를 채택하게 되면, 레이저 빔(Beam)의 근접장(Near field)은 횡으로 퍼질 수밖에 없다.
한편, 고출력 레이저 다이오드를 구현하기 위해서는, 높은 수평 방사각을 요구함으로, 결국, 폭이 좁은 리지 웨이브 가이드를 형성하여야 한다.
그런데, 광의 근접장(Near field)의 분포는 리지와 전류방지층 사이의 계면에 걸치게 되어, 전류방지층과 리지의 계면 특성이 소자의 신뢰성에 중요한 역할을 한다.
그러므로, 반도체 레이저 다이오드는 식각 공정을 통해 형성된 리지와 재 성장된 전류방지층 사이의 계면에는 많은 광학적인 필드(Optical field)가 분포하게 된다.
따라서, 리지 웨이브 가이드와 전류방지층 사이의 계면에 결함이 많이 존재되면, 이 결함에 의하여 광학적인 손실이 발생되고, 결국, 소자의 신뢰성과 재현성은 현격하게 악화된다.
도 2a 내지 2c는 종래 기술에 따라 반도체 레이저 다이오드의 리지와 전류방지층을 성장시키는 개략적인 공정 단면도로서, 먼저, 도 2a에 도시된 바와 같이, 리지(Ridge)를 형성하려면, 제 1 P-클래드층(21) 상부에는 식각 선택비(Etching selectivity)가 우수한 식각방지층(22)이 형성되어 있어야 한다.
그러므로, 도 2b와 같이, 상기 식각방지층(22) 상부에 형성된 제 2 P-클래드층(23)을 식각하여, 상기 식각방지층(22) 상부에 돌출된 리지(23a)를 형성한다.
여기서, 상기 제 1 및 2 P-클래드층(21,23)이 P-Al0.5GaAs층으로 이루어졌을 경우, 상기 식각방지층(22)은 통상 InGaP를 사용한다.
그 후, 상기 리지(23a)의 양측면을 감싸며, 상기 식각방지층(22) 상부에 전류방지층(31)을 형성한다.(도 2c)
이 때, 상기 식각공정을 수행하는 동안, 제 2 P-클래드층(23)의 식각된 면(A)은 대기중에 노출되어 자연산화막(Native oxide)이 형성된다.
이러한 자연산화막은 이 후, 성장되는 전류방지층(31)의 결정이 우수하지 못하게 되고, 특히, 상기 리지(23a)와 전류방지층(31) 사이의 계면이 불완전하게 되어 소자의 신뢰성에 악영향을 인가하게 된다.
또한, 상기 전류방지층이 N-Al0.7GaAs층이고, 상기 식각방지층(22)이 InGaP층인 경우, As계열의 물질막과 P계열의 물질막의 계면은 원천적으로 결함을 갖고 있기 때문에, 우수한 특성을 갖는 전류방지층을 성장시키기 어려워 소자의 신뢰성을 저하시킨다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여, 리지를 형성한 후, 자연산화막을 제거하고, 제 1 N-전류방지층과 제 2 N-전류방지층을 순차적으로 형성함으로써, 리지와 제 1 N-전류방지층의 계면에 존재하는 결함을 상당히 낮출 수 있으며, 우수한 결정을 갖는 제 2 N-전류방지층을 얻을 수 있는 반도체 레이저 다이오드 및 그의 제조 방법을 제공하는 데 목적이 있다.
본 발명의 다른 목적은 제 1 P-클래드층, 식각방지층과 제 2 P-클래드층의 일부를 식각하여 리지를 구현함으로써, 효율적으로 광 및 전류를 구속시킬 수 있어, 수평 방사각을 크게 할 수 있고, 광전 특성을 향상시킬 수 있는 반도체 레이저 다이오드 및 그의 제조 방법을 제공하는 데 있다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 양태(樣態)는, N-GaAs 기판 상부에 N-클래드층, 활성층, 제 1 P-클래드층과 식각방지층(Etching stop layer)이 순차적으로 형성되어 있고;
상기 식각방지층 상부의 중심 영역에 리지(Ridge) 형상의 제 2 P-클래드층이 형성되어 있고;
상기 리지가 형성되지 않은 상기 식각방지층 상부 및 리지 양측면에 제 1 전류방지층이 형성되어 있고;
상기 제 1 전류방지층 상부에 제 2 전류방지층이 형성되어 있고;
상기 리지 및 제 2 전류방지층 상부에 P-캡층이 형성되어 있고;
상기 P-캡층 상부에 P-전극이 형성되어 있으며;
상기 N-GaAs 기판 하부에 N-전극이 형성되어 이루어진 것을 특징으로 하는 반도체 레이저 다이오드가 제공된다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 다른 양태(樣態)는, N-GaAs 기판 상부에 N-클래드층, 활성층, 제 1 P-클래드층, 식각방지층(Etching stop layer)과 제 2 P-클래드층을 순차적으로 형성하는 제 1 단계와;
상기 제 2 P-클래드층을 식각하여, 상기 식각방지층 상부에 돌출된 리지를 형성하는 제 2 단계와;
상기 제 2 단계에서 식각되어 노출된 리지에 형성되는 자연산화막을 제거하고, 열 세정(Thermal cleaning)을 수행하는 제 3 단계와;
상기 리지의 양측면을 감싸며, 상기 식각방지층 상부에 제 1 전류방지층과 제 2 전류방지층을 순차적으로 형성하는 제 4 단계와;
상기 리지 및 제 2 전류방지층 상부에 P-캡층을 형성하는 제 5 단계와;
상기 P-캡층 상부에 P-전극을 형성하고, 상기 N-GaAs 기판 하부에 N-전극을 형성하는 제 6 단계로 이루어진 반도체 레이저 다이오드의 제조 방법이 제공된다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 또 다른 양태(樣態)는, N-GaAs 기판 상부에 N-클래드층, 활성층, 제 1 P-클래드층, 식각방지층(Etching stop layer)과 제 2 P-클래드층을 순차적으로 형성하는 제 1 단계와;
상기 제 2 P-클래드층을 식각하여, 상기 식각방지층 상부에 돌출된 리지를 형성하는 제 2 단계와;
상기 리지의 양측면에 노출된 영역의 상기 식각방지층을 제거하고, 상기 제 1 P-클래드층의 일부를 식각하는 제 3 단계와;
상기 리지의 양측면을 감싸며, 상기 식각방지층 상부에 전류방지층을 형성하는 제 4 단계와;
상기 리지 및 전류방지층 상부에 P-캡층을 형성하는 제 5 단계와;
상기 P-캡층 상부에 P-전극을 형성하고, 상기 N-GaAs 기판 하부에 N-전극을 형성하는 제 6 단계로 이루어진 반도체 레이저 다이오드의 제조 방법이 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 3a와 3b는 본 발명의 제 1 실시예에 따른 반도체 레이저 다이오드에서 리지 및 전류방지층을 형성하는 공정 단면도로서, 반도체 레이저 다이오드의 제 1 P-클래드층(221) 상부에 식각방지층(222)과 제 2 P-클래드층(223)이 순차적으로 성장되어 있을 경우, 도 3a와 같이, 상기 식각방지층(222) 상부에 형성된 제 2 P-클래드층(223)을 식각하여, 상기 식각방지층(222) 상부에 돌출된 리지(223a)를 형성한다.
그 다음, 상기 식각되어 대기 중에 노출된 리지(223a)에 형성된 자연산화막을 MOCVD 장비 내부에서 도펀트 소스(Dopant source)(CBr4)를 이용하여 제거하고, 짧은 시간 동안 고온에서 열 세정(Thermal cleaning)을 수행한다.
여기서, 열 세정은 적어도 800℃이상의 온도에서 수행한다.
그 후, 상기 리지(223a)의 양측면을 감싸며, 상기 식각방지층(222) 상부에 제 1 전류방지층(231)을 형성하고, 상기 제 1 전류방지층(231) 상부에 제 2 전류방지층(232)을 형성한다.(도 3b)
여기서, 상기 제 1 및 2 P-클래드층(221,223)이 P-Al0.5GaAs층으로 이루어졌을 경우, 상기 식각방지층(222)은 InGaP를 사용하며, 상기 제 1 전류방지층(231)은 N-Al0.5GaAs층으로 형성하고, 상기 제 2 전류방지층(232)은 N-Al0.7GaAs층으로 형성한다.
즉, 본 발명의 제 1 실시예는 800 ~ 850℃ 온도에서 Al 조성이 상대적으로 낮은 N-Al0.5GaAs층으로 이루어진 제 1 N-전류방지층(231)을 형성하고, 그 후, 온도를 낮추어, 600 ~ 700℃ 온도에서 Al 조성을 높여서 N-Al0.7GaAs층으로 이루어진 제 2 N-전류방지층(232)을 형성하는 것이다.
그리고, 상기 제 1 N-전류방지층(231)의 두께는 300 ~ 1000Å인 것이 바람직하다.
전술된 설명에 의거하여, 본 발명의 제 1 실시예에 따른 반도체 레이저 다이오드의 제조방법은 N-GaAs 기판 상부에 N-클래드층, 활성층, 제 1 P-클래드층, 식각방지층(Etching stop layer)과 제 2 P-클래드층을 순차적으로 형성하는 제 1 단계와; 상기 제 2 P-클래드층을 식각하여, 상기 식각방지층 상부에 돌출된 리지를 형성하는 제 2 단계와; 상기 제 2 단계에서 식각되어 노출된 리지에 형성되는 자연산화막을 제거하고, 열 세정(Thermal cleaning)을 수행하는 제 3 단계와; 상기 리 지의 양측면을 감싸며, 상기 식각방지층 상부에 제 1 전류방지층과 제 2 전류방지층을 순차적으로 형성하는 제 4 단계와; 상기 리지 및 제 2 전류방지층 상부에 P-캡층을 형성하는 제 5 단계와; 상기 P-캡층 상부에 P-전극을 형성하고, 상기 N-GaAs 기판 하부에 N-전극을 형성하는 제 6 단계로 이루어진다.
이렇게, 본 발명은 리지를 형성한 후, 전류방지층을 형성하기 전에 자연산화막을 제거한 다음, Al조성이 상대적으로 낮은 제 1 N-전류방지층과 제 2 N-전류방지층을 형성함으로써, 제 1 N-전류방지층 상부에 형성된 제 2 N-전류방지층은 우수한 결정을 갖게되고, 이와 더불어, 리지와 제 1 N-전류방지층의 계면에 존재하는 결함을 상당히 낮출 수 있게 된다.
도 4는 본 발명의 제 1 실시예에 따른 전류방지층을 갖는 레이저 다이오드와 종래 기술의 전류방지층을 갖는 레이저 다이오드의 광 발광(Photoluminescence) 강도의 측정도로서, 본 발명의 제 1 실시예에 따른 전류방지층을 갖는 레이저 다이오드의 광 발광 강도('D')가 종래의 전류방지층을 갖는 레이저 다이오드의 광 발광 강도('C')보다 광 발광 특성이 우수함을 알 수 있다.
도 5는 본 발명의 제 1 실시예에 따른 반도체 레이저 다이오드의 일부 절개 사시도로서, 본 발명에 따른 레이저 다이오드는 N-GaAs 기판(120) 상부에 N-클래드층(121), 활성층(122), 제 1 P-클래드층(123)과 식각방지층(Etching stop layer)(124)이 순차적으로 형성되어 있고; 상기 식각방지층(124) 상부의 중심 영역에 제 2 P-클래드층으로 이루어진 리지(Ridge)(125)가 형성되어 있고; 상기 리지(125)가 형성되지 않은 상기 식각방지층(124) 상부 및 리지(125) 양측면에 제 1 전류방지층(126a)이 형성되어 있고; 상기 제 1 전류방지층(126) 상부에 제 2 전류방지층(126b)이 형성되어 있고; 상기 리지(125) 및 제 2 전류방지층(126b) 상부에 P-캡층(127)이 형성되어 있고; 상기 P-캡층(127) 상부에 P-전극(128)이 형성되어 있으며; 상기 N-GaAs 기판(120) 하부에 N-전극(130)이 형성되어 이루어진다.
도 6a 내지 6c는 본 발명의 제 2 실시예에 따른 반도체 레이저 다이오드에서 리지 및 전류방지층을 형성하는 공정 단면도로서, 먼저, 도 6a와 같이, 상기 식각방지층(222) 상부에 형성된 제 2 P-클래드층(223)을 식각하여, 상기 식각방지층(222) 상부에 돌출된 리지(223a)를 형성한다.
그 후, 상기 리지(223a)의 양측면에 노출된 영역의 상기 식각방지층(222)을 제거하고, 상기 제 1 P-클래드층(223)의 일부를 식각한다.(도 6b)
이 때, 상기 식각되는 제 1 P-클래드층(223)의 두께는 200 ~ 500Å이 바람직하다.
연이어, 상기 리지(223a)의 양측면을 감싸며, 상기 식각방지층(222) 상부에 전류방지층(233)을 형성한다.(도 6c)
본 발명의 제 2 실시예에서도, 상기 제 1 및 2 P-클래드층(221,223)이 P-Al0.5GaAs층으로 이루어졌을 경우, 상기 식각방지층(222)은 InGaP를 사용하며, 상기 전류방지층(233)은 N-Al0.5GaAs층으로 형성한다.
그러므로, 본 발명의 제 2 실시예는 식각방지층을 제거함으로서, 종래의 식각방지층과 전류방지층의 계면에 존재하는 결함으로 야기되는 문제점을 해결할 수 있게 된다.
더불어, 본 발명의 제 2 실시예는 식각방지층 및 제 2 P-클래드층을 더 식각하여 리지를 구현함으로써, 효율적으로 광 및 전류를 구속시켜, 수평 방사각을 크게 할 수 있고, 광전 특성을 향상시킬 수 있는 장점이 있다.
도 7은 본 발명의 제 2 실시예에 따른 반도체 레이저 다이오드의 일부 절개 사시도로서, 본 발명에 따른 레이저 다이오드는 N-GaAs 기판(320) 상부에 N-클래드층(321), 활성층(322)과 제 1 P-클래드층(323)이 순차적으로 형성되어 있고; 상기 제 1 P-클래드층(323)의 양측이 식각되어 상부의 중심 영역이 돌출되고, 그 돌출된 P-클래드층에 식각방지층(Etching stop layer)(324)과 제 2 P-클래드층(325)이 순차적으로 형성되어 상기 제 1 P-클래드층(323)으로부터 돌출된 리지(Ridge)(350)가 형성되어 있고; 상기 제 1 P-클래드층(323)의 상부 및 리지(350)의 측면을 감싸며 전류방지층(326)이 형성되어 있고; 상기 리지(350) 및 전류방지층(326) 상부에 P-캡층(327)이 형성되어 있고; 상기 P-캡층(327) 상부에 P-전극(328)이 형성되어 있으며; 상기 N-GaAs 기판(320) 하부에 N-전극(330)이 형성되어 이루어진다.
이상 상술한 바와 같이, 본 발명은 리지를 형성한 후, 자연산화막을 제거하고, 제 1 N-전류방지층과 제 2 N-전류방지층을 순차적으로 형성함으로써, 리지와 제 1 N-전류방지층의 계면에 존재하는 결함을 상당히 낮출 수 있으며, 우수한 결정을 갖는 제 2 N-전류방지층을 얻을 수 있는 효과가 있다.
더불어, 제 1 P-클래드층, 식각방지층과 제 2 P-클래드층의 일부를 식각하여 리지를 구현함으로써, 효율적으로 광 및 전류를 구속시킬 수 있어, 수평 방사각을 크게 할 수 있고, 광전 특성을 향상시킬 수 있는 효과가 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (7)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. N-GaAs 기판 상부에 N-클래드층, 활성층, P-Al0.5GaAs로 이루어지는 제 1 P-클래드층, InGaP으로 이루어지는 식각방지층(Etching stop layer)과 P-Al0.5GaAs로 이루어지는 제 2 P-클래드층을 순차적으로 형성하는 제 1 단계와;
    상기 제 2 P-클래드층을 식각하여, 상기 식각방지층 상부에 돌출된 리지를 형성하는 제 2 단계와;
    상기 제 2 단계에서 식각되어 노출된 리지에 형성되는 자연산화막을 제거하고, 열 세정(Thermal cleaning)을 수행하는 제 3 단계와;
    상기 리지의 양측면을 감싸며, 상기 식각방지층 상부에 N-Al0.5GaAs로 이루어지는 제 1 전류방지층과 N-Al0.7GaAs로 이루어지는 제 2 전류방지층을 순차적으로 형성하는 제 4 단계와;
    상기 리지 및 제 2 전류방지층 상부에 P-캡층을 형성하는 제 5 단계와;
    상기 P-캡층 상부에 P-전극을 형성하고, 상기 N-GaAs 기판 하부에 N-전극을 형성하는 제 6 단계로 이루어진 반도체 레이저 다이오드의 제조 방법.
  6. 제 5 항에 있어서,
    상기 제 3 단계에서,
    자연산화막을 제거하는 것은,
    MOCVD 장비 내부에서 CBr4를 이용하여 제거하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조 방법.
  7. 삭제
KR1020040020063A 2004-03-24 2004-03-24 반도체 레이저 다이오드 및 그의 제조 방법 KR100638049B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040020063A KR100638049B1 (ko) 2004-03-24 2004-03-24 반도체 레이저 다이오드 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040020063A KR100638049B1 (ko) 2004-03-24 2004-03-24 반도체 레이저 다이오드 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050095050A KR20050095050A (ko) 2005-09-29
KR100638049B1 true KR100638049B1 (ko) 2006-10-23

Family

ID=37275614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040020063A KR100638049B1 (ko) 2004-03-24 2004-03-24 반도체 레이저 다이오드 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100638049B1 (ko)

Also Published As

Publication number Publication date
KR20050095050A (ko) 2005-09-29

Similar Documents

Publication Publication Date Title
US7045810B2 (en) Monolithic multiple-wavelength laser device and method of fabricating the same
JP2007158195A (ja) 半導体レーザ素子およびその製造方法
JP2005333129A (ja) 半導体レーザーダイオード
US20070253457A1 (en) Semiconductor laser device and method for fabricating the same
US20060172449A1 (en) Method for manufacturing semiconductor laser diode
KR100638049B1 (ko) 반도체 레이저 다이오드 및 그의 제조 방법
US6901097B2 (en) Semiconductor laser diode and method for fabricating the same
US6445723B1 (en) Laser source with submicron aperture
JP4317357B2 (ja) 半導体レーザ素子およびその製造方法
US20060268951A1 (en) Nitride-based semiconductor laser diode and method of manufacturing the same
JP2005175450A (ja) 化合物半導体装置およびその製造方法、ならびにその化合物半導体装置を備えた光ディスク装置
KR101137558B1 (ko) 반도체 레이저 소자
JP4415440B2 (ja) 半導体レーザの製造方法
KR100558437B1 (ko) 반도체 레이저의 제조방법
KR100674835B1 (ko) 다파장 반도체 레이저 제조방법
JP3781246B2 (ja) 半導体レーザ及びその製造方法
KR101660733B1 (ko) 질화물 반도체 소자 및 그 제조방법
JP4606809B2 (ja) 半導体レーザ
KR100550923B1 (ko) ＧａＡｓ계 반도체 레이저 및 제조방법
JP2008066384A (ja) 半導体レーザ装置及びその製造方法
JP2005159229A (ja) 半導体レーザ装置の製造方法
EP1026799B1 (en) Semiconductor laser and fabricating method therefor
JP2007081118A (ja) 半導体レーザ素子の製造方法および半導体レーザ素子
JP3849876B2 (ja) 半導体レーザ素子及びその製造方法
KR100736600B1 (ko) 질화물 반도체 레이저 다이오드 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee