KR101254817B1 - 반도체 레이저 다이오드 - Google Patents

반도체 레이저 다이오드 Download PDF

Info

Publication number
KR101254817B1
KR101254817B1 KR1020070038976A KR20070038976A KR101254817B1 KR 101254817 B1 KR101254817 B1 KR 101254817B1 KR 1020070038976 A KR1020070038976 A KR 1020070038976A KR 20070038976 A KR20070038976 A KR 20070038976A KR 101254817 B1 KR101254817 B1 KR 101254817B1
Authority
KR
South Korea
Prior art keywords
layer
ridge
wave guide
semiconductor laser
clad
Prior art date
Application number
KR1020070038976A
Other languages
English (en)
Other versions
KR20080094481A (ko
Inventor
김치선
전지나
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070038976A priority Critical patent/KR101254817B1/ko
Priority to US12/105,973 priority patent/US7586966B2/en
Publication of KR20080094481A publication Critical patent/KR20080094481A/ko
Application granted granted Critical
Publication of KR101254817B1 publication Critical patent/KR101254817B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/09—Processes or apparatus for excitation, e.g. pumping
    • H01S3/091—Processes or apparatus for excitation, e.g. pumping using optical pumping
    • H01S3/094—Processes or apparatus for excitation, e.g. pumping using optical pumping by coherent light
    • H01S3/0941—Processes or apparatus for excitation, e.g. pumping using optical pumping by coherent light of a laser diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geometry (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 반도체 레이저 다이오드에 관한 것으로서, 반도체 레이저 다이오드의 벽개면(Cleavage Facet) 부근의 리지(Ridge) 및 리지 하부의 p-클래드층의 일부를 식각하여 윈도우(Window)를 형성하는 것을 특징으로 한다.
본 발명에 의하면, 전류가 벽개면을 따라 주입되지 않으므로 벽개면의 열화를 방지할 수 있고, 그에 따라 소자의 신뢰성을 향상시킬 수 있다.
반도체 레이저 다이오드, 리지, 벽개면, 열화, COD

Description

반도체 레이저 다이오드 { Semiconductor laser diode }
도 1은 종래의 질화물계 반도체 레이저 다이오드의 단면도.
도 2는 종래의 질화물계 반도체 레이저 다이오드의 평면도.
도 3은 본 발명의 반도체 레이저 다이오드의 일부를 나타낸 사시도.
도 4는 본 발명의 반도체 레이저 다이오드의 일 실시예를 나타낸 사시도.
도 5는 반도체 레이저 다이오드의 프론트 벽개면 및 백 벽개면에 각각 윈도우를 형성하였을 때의 평면도.
도 6a 내지 도 6c는 본 발명의 반도체 레이저 다이오드의 제조방법을 나타낸 도면.
도 7은 본 발명의 반도체 레이저 다이오드의 다른 실시예를 나타낸 사시도.
* 도면의 주요 부분에 대한 부호의 설명 *
200, 300 : 기판 201, 301 : n-컨택트층
202, 302 : n-클래드층 203, 303 : n-웨이브 가이드층
204, 304 : 활성층 205, 305 : 전자 차단층
206, 306 : p-웨이브 가이드층 207, 307 : p-클래드층
208, 308 : p-컨택트층 209, 309 : 보호막
210, 310 : p-패드 전극 211, 311 : n-패드 전극
본 발명은 반도체 레이저 다이오드에 관한 것이다.
최근 반도체 레이저 다이오드는 광의 주파수 폭이 좁고 지향성이 첨예하다는 이유로 광 통신, 다중 통신, 우주 통신과 같은 곳에서 실용화되어 가고 있으며, 아울러 고속 레이저 프린터나 컴팩트 디스크 플레이어(Compact Disk Player : CDP) 및 컴팩트 디스크 재생/기록 장치와 같은 광 저장 장치 등에서 폭 넓게 사용되고 있다.
특히, 질화물계 반도체 레이저 다이오드는 천이 방식이 레이저 발진 확률이 높은 직접 천이형이고, 넓은 밴드 갭 에너지에 의해 자외선 영역에서 녹색영역으로 이어지는 단파장의 발진 파장을 제공하기 때문에 광 저장 장치의 광원용으로 주목 받고 있다.
또한, 질화물계 반도체 레이저 다이오드는 비소(As)를 주성분으로 사용하지 않으므로 환경 친화적인 면에서도 높은 호응을 얻고 있다.
광 저장 장치의 광원용으로 사용되는 반도체 레이저 다이오드는 단일 모드 및 고출력 특성을 만족시켜야 하며, 이를 위해 리지 웨이브 가이드(Ridge Waveguide)를 구비하여 주입되는 전류를 제한함으로써, 임계 전류를 낮추고 단일 모드만이 이득을 가지도록 하고 있다.
일반적인 질화물계 반도체 레이저 다이오드는 사파이어 기판 상부에 레이저광을 방출하는 활성층을 포함하는 에피층이 형성되어 있고, 상기 에피층 상부에 리지(Ridge)가 형성되어 있고, 상기 리지의 상부에는 p-전극이 형성되어 있으며, 상기 에피층의 일부분이 메사(Mesa) 식각되어 노출된 영역에 n-전극이 형성되어 이루어진다.
여기서, 상기 p-전극에서 리지를 통하여 전류를 주입하면, 활성층에서 정공-전자(Hole-Electron)의 재결합에 의해 광이 발생하게 되며, 활성층에서 발생된 광은 반도체 레이저 다이오드의 벽개면(Cleavage Facet)과 벽개면 사이를 왕복하면서 증폭되다가 공진 조건을 충족하면 외부로 방출하게 된다.
이때, 반도체 레이저 다이오드에는 반도체 레이저 다이오드의 프론트(Front) 벽개면으로만 레이저광이 방출되도록, 백(Back) 벽개면에는 HR(High Reflection)막을 형성하여 레이저광을 반사시키고, 프론트 벽개면에는 AR(Anti Reflection)막을 형성하여, 레이저광을 비반사시킨다.
그러나, 고출력 반도체 레이저 다이오드의 경우 미러 벽개면(Mirror facet)에서 열화(Degradation)가 쉽게 발생하는데, 이는 벽개면에 표면 결함이 있거나 원치 않는 막 생성 등에 기인한 것으로, 특히 COD(Catastrophic Optical Damage)는 소자의 수명에 직접적인 영향을 미치게 된다.
즉, 상기 활성층으로부터 방출되는 광은 미러 벽개면의 열화로 생성된 표면 결함에 의해 벽개면에서 흡수되어 열을 발생시키는데, 그로 인해 벽개면 표면에서의 에너지 밴드 갭(Energy band gab)이 줄어들게 된다.
이처럼 벽개면 표면에서 에너지 밴드 갭이 줄어들면, 벽개면에서 더욱 더 많은 광을 흡수하게 되는데 이런 과정이 되풀이됨으로써, 벽개면 표면이 녹아버리게 되어 벽개면의 기능이 저하되는데 이런 현상을 COD(Catastrophic Optical Damage) 현상이라고 한다.
상기 COD 현상은 반도체 레이저 다이오드의 수명을 단축시키고, 소자의 신뢰성을 저하시키는 등의 문제점을 일으킨다.
도 1은 종래의 질화물계 반도체 레이저 다이오드의 단면도로서, 레이저 발진을 위한 임계 전류 값을 줄이기 위해 리지 웨이브 가이드(Ridge Wave guide)를 구비하는 형태의 반도체 레이저 다이오드를 보여준다.
이에 도시된 바와 같이, 사파이어 기판(10)의 상부에 버퍼층(11), n-컨택트층(12), n-클래드층(13), n-웨이브 가이드층(14), 활성층(15), 전자 차단층(Electron Blocking Layer : EBL)(16), p-웨이브 가이드층(17)이 순차적으로 적층되어 있고,
상기 p-웨이브 가이드층(17)부터 상기 n-컨택트층(12)의 일부분까지 메사(mesa) 식각 되어 n-컨택트층(12)의 일부가 노출되어 있고,
상기 p-웨이브 가이드층(17)의 상부에는 중앙 부분이 돌출되어 있는 p-클래드층(18)이 형성되어 있으며, 상기 돌출된 p-클래드층(18)의 상부에는 p-컨택트층(19)이 형성되어 리지(Ridge) 구조를 이루고 있고,
상기 리지 구조의 측면과 상기 p-클래드층(18)의 상부에 보호막(20)이 형성 되어 있고,
상기 p-컨택트층(19) 및 상기 보호막(20)의 일부를 감싸며 p-패드 전극(21)이 형성되어 있고, 상기 노출된 n-컨택트층(12) 상부에 n-패드 전극(21)이 형성되어 이루어진다.
이와 같이, 리지 웨이브 가이드 구조는 활성층(15)으로 주입되는 전류를 제한하여 활성층(15)에서의 레이저 발진을 위한 공진 영역 폭을 제한하므로 횡모드(Transverse Mode)를 안정화시키고 동작 전류를 낮추어 준다.
도 2는 종래의 질화물계 반도체 레이저 다이오드의 평면도이다.
이에 도시된 바와 같이, 종래의 질화물계 반도체 레이저 다이오드는 p-컨택트층(19) 및 p-패드 전극(21)이 반도체 레이저 다이오드의 벽개면까지 형성되어 있다.
따라서, 상기 p-패드 전극(21)에 전압을 인가하면, 정공이 상기 p-컨택트층(19)을 통해 반도체 레이저 다이오드의 벽개면을 따라 주입되고, 이 경우 활성층에서 전자와 재결합하여 광을 발생시킬 때, 벽개면에서의 광 흡수가 높아져 상기 벽개면에서 열화가 쉽게 발생하며, 그로 인해 반도체 레이저 다이오드의 특성이 저하된다는 문제점이 있다.
따라서, 본 발명의 목적은 벽개면 부근의 리지 및 p-클래드층을 식각하여 윈 도우를 형성함으로써, 전류가 벽개면을 따라 주입되지 않도록 하여 벽개면의 열화를 방지하고 소자의 신뢰성을 향상시키는 반도체 레이저 다이오드을 제공하는 데 있다.
본 발명의 반도체 레이저 다이오드의 바람직한 일 실시예는, 기판의 상부에 n-컨택트층, n-클래드층, n-웨이브 가이드층, 활성층, 전자 차단층(Electron Blocking Layer : EBL), p-웨이브 가이드층이 순차적으로 적층되어 있고;
상기 p-웨이브 가이드층부터 상기 n-컨택트층의 일부분까지 메사(mesa) 식각 되어 n-컨택트층의 일부가 노출되어 있고;
상기 p-웨이브 가이드층의 상부에는 중앙 부분이 돌출되어 있는 p-클래드층이 형성되어 있으며, 상기 돌출된 p-클래드층의 상부에는 p-컨택트층이 형성되어 리지(Ridge)를 이루고 있고;
상기 리지의 측면과 상기 p-클래드층의 상부에 보호막이 형성되어 있고;
벽개면(Cleavage Facet) 부근의 리지(Ridge) 및 상기 리지 하부의 p-클래드층의 일부가 식각되어 윈도우(Window)를 이루고 있고;
상기 p-컨택트층 및 상기 보호막의 일부를 감싸며 p-패드 전극이 형성되어 있고, 상기 노출된 n-컨택트층 상부에 n-패드 전극이 형성되어 이루어지는 것을 특징으로 한다.
본 발명의 반도체 레이저 다이오드의 바람직한 다른 실시예는, 기판의 상부 에 n-컨택트층, n-클래드층, n-웨이브 가이드층, 활성층, 전자 차단층(Electron Blocking Layer : EBL), p-웨이브 가이드층이 순차적으로 적층되어 있고;
상기 p-웨이브 가이드층의 상부에는 중앙 부분이 돌출되어 있는 p-클래드층이 형성되어 있으며, 상기 돌출된 p-클래드층의 상부에는 p-컨택트층이 형성되어 리지(Ridge)를 이루고 있고;
상기 리지의 측면과 상기 p-클래드층의 상부에 보호막이 형성되어 있고;
벽개면(Cleavage Facet) 부근의 리지(Ridge) 및 상기 리지 하부의 p-클래드층의 일부가 식각되어 윈도우(Window)를 이루고 있고;
상기 p-컨택트층 및 상기 보호막의 일부를 감싸며 p-패드 전극이 형성되어 있고, 상기 기판 하부에 n-패드 전극이 형성되어 이루어지는 것을 특징으로 한다.
본 발명의 반도체 레이저 다이오드의 바람직한 또 다른 실시예는, 기판의 상부에 순차적으로 형성되는 n-컨택트층, n-클래드층, n-웨이브 가이드층, 활성층, 전자 차단층(Electron Blocking Layer : EBL), p-웨이브 가이드층으로 이루어지는 적층구조물과;
상기 적층구조물의 p-웨이브 가이드층 상부에 중앙 부분이 돌출되어 형성된 p-클래드층 및 상기 돌출된 p-클래드층 상부에 형성된 p-컨택트층으로 이루어지는 리지(Ridge) 구조를 포함하여 이루어지며,
상기 리지 구조는 벽개면 부근에 형성된 영역이 식각되어 윈도우(Window)를 형성하는 것을 특징으로 한다.
본 발명의 반도체 레이저 다이오드의 제조방법의 바람직한 일 실시예는, 기 판의 상부에 n-컨택트층, n-클래드층, n-웨이브 가이드층, 활성층, 전자 차단층(Electron Blocking Layer : EBL), p-웨이브 가이드층을 순차적으로 적층하는 단계와, 상기 p-웨이브 가이드층부터 상기 n-컨택트층의 일부분까지 메사(mesa) 식각하여, n-컨택트층의 일부를 상부로부터 노출시키는 단계와, 상기 p-웨이브 가이드층의 상부에 중앙 부분이 돌출되어 있는 p-클래드층을 형성하고, 상기 돌출된 p-클래드층의 상부에 p-컨택트층을 형성하여 리지(Ridge)를 형성하는 단계와, 상기 리지의 측면과 상기 p-클래드층의 상부에 보호막을 형성하는 단계와, 벽개면(Cleavage Facet) 부근의 리지(Ridge) 및 상기 리지 하부의 p-클래드층의 일부를 식각하여 윈도우(Window)를 형성하는 단계와, 상기 p-컨택트층 및 상기 보호막의 일부를 감싸며 p-패드 전극을 형성하고, 상기 노출된 n-컨택트층 상부에 n-패드 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 반도체 레이저 다이오드의 제조방법의 바람직한 다른 실시예는, 기판의 상부에 n-컨택트층, n-클래드층, n-웨이브 가이드층, 활성층, 전자 차단층(Electron Blocking Layer : EBL), p-웨이브 가이드층을 순차적으로 적층하는 단계와, 상기 p-웨이브 가이드층의 상부에 중앙 부분이 돌출되어 있는 p-클래드층을 형성하고, 상기 돌출된 p-클래드층의 상부에 p-컨택트층을 형성하여 리지(Ridge)를 형성하는 단계와, 상기 리지의 측면과 상기 p-클래드층의 상부에 보호막을 형성하는 단계와, 벽개면(Cleavage Facet) 부근의 리지(Ridge) 및 상기 리지 하부의 p-클래드층의 일부를 식각하여 윈도우(Window)를 형성하는 단계와, 상기 p-컨택트층 및 상기 보호막의 일부를 감싸며 p-패드 전극을 형성하고, 상기 기판 하부에 n-패드 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 도 3 내지 도 7을 참조하여 본 발명의 반도체 레이저 다이오드에 대해 상세히 설명한다. 본 발명을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 3은 본 발명의 반도체 레이저 다이오드의 일부를 나타낸 사시도이다.
이에 도시된 바와 같이, 반도체 레이저 다이오드의 프론트 벽개면(100)이 위치한 부분의 리지(Ridge) 및 p-클래드층(130)의 일부분이 식각되어 상부로부터 노출되어 있다.
즉, 본 발명의 반도체 레이저 다이오드는 프론트 벽개면(100) 부분이 p-컨택트층(110)부터 p-클래드층(130)의 일부분까지 식각되어 윈도우(Window)(160)를 형성하고 있다.
여기서, 상기 윈도우(160)의 길이(d)는 반도체 레이저 다이오드의 공진기 길이의 1/2 이내로 형성하되, 1㎛ ~ 300㎛ 이내로 형성하는 것이 바람직하다.
만약, 상기 윈도우(160)의 길이(d)를 1㎛이하로 하면, 정공이 프론트 벽개 면(100)을 따라 주입될 가능성이 있어 프론트 벽개면(100)의 열화를 방지하기 어려워지고, 윈도우(160)의 길이(d)를 300㎛이상으로 하면, 활성층(150)에 정공을 주입하는데 저항이 커지는 등 어려움이 따르게 된다.
그리고, 상기 윈도우(160)는 활성층(150)으로부터 이격된 거리(h)가 1000Å ~ 5000Å이 되도록 형성하며, 특히 활성층(150)으로부터 이격된 거리(h)가 1000Å ~ 1500Å이 되도록 형성하는 것이 바람직하다.
이와 같이 본 발명에 의하면, 프론트 벽개면(100) 부분의 p-컨택트층(110), 보호막(120) 및 p-클래드층(130)의 일부분을 식각하여 윈도우(Window)(160)를 형성함으로써, 전류가 반도체 레이저 다이오드의 광 출력면인 프론트 벽개면(100)을 따라 주입되지 않도록 하여 벽개면의 열화를 최소화할 수 있으며, 그로 인해 반도체 레이저 다이오드의 특성 저하를 방지할 수 있다.
한편, 이러한 윈도우(160)는 반도체 레이저 다이오드의 프론트 벽개면(100)뿐만 아니라, 백 벽개면(180)에도 형성할 수 있으며, 이 경우 프론트 벽개면(100)과 백 벽개면(180)에 형성되는 윈도우(160)의 길이는 각각 1㎛ ~ 150㎛이내로 형성하는 것이 바람직하다.
도 4는 본 발명의 반도체 레이저 다이오드의 일 실시예를 나타낸 사시도이다.
이에 도시된 바와 같이, 기판(200)의 상부에 n-컨택트층(201), n-클래드층(202), n-웨이브 가이드층(203), 활성층(204), 전자 차단층(205)(Electron Blocking Layer : EBL), p-웨이브 가이드층(206)이 순차적으로 적층되어 있고,
상기 p-웨이브 가이드층(206)부터 상기 n-컨택트층(201)의 일부분까지 메사(mesa) 식각 되어 n-컨택트층(201)의 일부가 노출되어 있고,
상기 p-웨이브 가이드층(206)의 상부에는 중앙 부분이 돌출되어 있는 p-클래드층(207)이 형성되어 있으며, 상기 돌출된 p-클래드층(207)의 상부에는 p-컨택트층(208)이 형성되어 리지(Ridge)를 이루고 있고,
상기 리지의 측면과 상기 p-클래드층(207)의 상부에 보호막(209)이 형성되어 있고,
상기 활성층(204)에서 발생한 광이 출력되는 프론트 벽개면(250) 부근의 리지(Ridge) 및 p-클래드층(207)의 일부가 식각되어 윈도우(Window)(260)를 이루고 있고,
상기 p-컨택트층(208) 및 상기 보호막(209)의 일부를 감싸며 p-패드 전극(210)이 형성되어 있고, 상기 노출된 n-컨택트층(201) 상부에 n-패드 전극(211)이 형성되어 이루어진다.
이와 같이, p-패드 전극(210)과 n-패드 전극(211)이 같은 평면상에 형성되는 구조를 Top-Top 방식이라고 한다.
Top-Top 방식의 경우, 상기 기판(200)으로 절연 물질인 사파이어 기판을 사용하기 때문에, 상기 p-웨이브 가이드층(206)부터 상기 n-컨택트층(201)의 일부분까지 메사(mesa) 식각하여 n-컨택트층(201)의 일부를 노출시킨 후, n-패드 전극(211)을 형성하게 된다.
여기서, 상기 기판(200)은 사파이어(Al2O3) 기판, 실리콘 카바이드(SiC) 기판, 실리콘(Si) 기판, 갈륨 아세나이드(GaAs) 기판 등을 사용할 수 있는데, 특히 사파이어 기판을 사용하는 것이 바람직하다.
상기 n-컨택트층(201)은 n-GaN층으로 이루어지고, 상기 n-클래드층(202)은 InxAlyGa1 -x- yN(0 ≤ x 〈1, 0 ≤ y 〈1, 0 ≤ x+y 〈1)으로 이루어진다.
상기 n-웨이브 가이드층(203)은 활성층(204)보다 굴절률이 낮은 물질로 이루어지는데, 주로 n-GaN층으로 이루어진다.
상기 활성층(204)은 InxGa1 -xN(0 ≤ x 〈1)으로 이루어지는 장벽층과 우물층의 단일 양자 우물 구조 또는 상기 장벽층과 우물층이 순차적으로 반복 적층되어 이루어지는 다중 양자 우물 구조로 이루어진다.
상기 전자 차단층(205)은 p형 질화물 화합물 반도체의 낮은 홀(Hole) 캐리어 농도와 이동도로 인한 전자의 오버 플로(Overflow)를 방지하기 위한 것으로서, AlGaN층으로 이루어진다.
특히, 상기 전자 차단층(205)은 효과적인 에너지 장벽의 역할을 하기 위해 높은 Al 조성(20% 이상)을 갖는 AlGaN으로 이루어지는 것이 바람직하다.
상기 p-웨이브 가이드층(206)은 상기 활성층(204)보다 굴절률이 낮은 물질로 이루어지는데, 주로 p-GaN층으로 이루어진다.
상기 p-클래드층(207)은 주입된 도전성 불순물이 다른 것을 제외하고는 상기 n-클래드층(202)과 동일한 물질층으로 이루어진다. 즉, 상기 p-클래드층(207)은 p-InxAlyGa1-x-yN(0 ≤ x 〈1, 0 ≤ y 〈1, 0 ≤ x+y 〈1)으로 이루어진다.
상기 p-컨택트층(208)은 주입된 도전성 불순물이 다른 것을 제외하고는 상기 n-컨택트층(201)과 동일한 물질층으로 이루어지는데, p-GaN층인 것이 바람직하며 p-패드 전극(210)과의 접촉 저항을 낮추기 위해 p-클래드층(207)보다 높은 도핑 농도를 가진다.
상기 보호막(209)은 실리콘 산화막(SiO2), 실리콘 질화막(Si3N4), Al2O3, HfO, TiO2 들 중에서 선택된 어느 하나의 물질로 이루어진다.
상기 p-패드 전극(210) 및 n-패드 전극(211)은 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다.
한편, 상기 프론트 벽개면(250) 부근의 리지(Ridge) 및 p-클래드층(207)의 일부를 식각하여 형성된 윈도우(Window)(260)의 길이(d)는 반도체 레이저 다이오드의 공진기 길이의 1/2 이내로 형성하되, 1㎛ ~ 300㎛ 이내로 형성하는 것이 바람직하다.
그리고, 상기 윈도우(260)는 활성층(204)으로부터 이격된 거리(h)가 1000Å ~ 5000Å이 되도록 형성하며, 특히 활성층(204)으로부터 이격된 거리(h)가 1000Å ~ 1500Å이 되도록 형성하는 것이 바람직하다.
또한, 상기 윈도우(260)는 반도체 레이저 다이오드의 프론트 벽개면(250)뿐 만 아니라, 백 벽개면(280)에도 형성할 수 있으며, 이 경우 프론트 벽개면(250)과 백 벽개면(280)에 형성되는 윈도우의 길이는 각각 1㎛ ~ 150㎛이내로 형성하는 것이 바람직하다.
도 5는 반도체 레이저 다이오드의 프론트 벽개면 및 백 벽개면에 각각 윈도우를 형성하였을 때의 평면도이다. 이에 도시된 바와 같이, 벽개면 부근의 리지(Ridge) 및 p-클래드층(207)의 일부를 식각하여 전류가 벽개면을 따라 주입되지 않도록 형성한다.
여기서, 상기 Top-Top 방식의 반도체 레이저 다이오드의 제조방법은 다음과 같다.
먼저, 기판(200)의 상부에 n-컨택트층(201), n-클래드층(202), n-웨이브 가이드층(203), 활성층(204), 전자 차단층(Electron Blocking Layer : EBL)(205), p-웨이브 가이드층(206)을 순차적으로 적층한다.
다음으로, 상기 p-웨이브 가이드층(206)부터 상기 n-컨택트층(201)의 일부분까지 메사(mesa) 식각하여, n-컨택트층(201)의 일부를 상부로부터 노출시킨다.
이어서, 상기 p-웨이브 가이드층(206)의 상부에 중앙 부분이 돌출되어 있는 p-클래드층(207)을 형성하고, 상기 돌출된 p-클래드층(207)의 상부에 p-컨택트층(208)을 형성하여 리지(Ridge)를 형성한다.
연이어, 상기 리지의 측면과 상기 p-클래드층(207)의 상부에 보호막(209)을 형성한다.
다음으로, 도 6a에 도시된 바와 같이, 상기 p-컨택트층(208) 및 보호막(209) 상부에 하드 마스크(Hard Mask)(291)와 감광성 폴리머(292)를 순차적으로 형성한다.
여기서, 상기 하드 마스크(291)는 Ni, Cr, Pt, Cu, Ti, Al, SiO2, SiN, Al2O3, TiO2, ZrO 중에서 선택된 어느 하나의 물질로 이루어지며, 상기 하드 마스크(291)는 상기 물질로 이루어지는 단일 층 또는 복수 층으로 형성할 수 있다.
이후, 벽개면 부근의 일부 영역만 노출시키고 노광 및 현상하여 감광성 폴리머(292)를 패턴화한 후, 패턴된 감광성 폴리머(292)를 식각 마스크로 하여 상기 하드 마스크(291)를 식각하고, 나머지 감광성 폴리머(292)를 제거한다. 그 결과 도 6b에 도시된 바와 같이, 벽개면 부근의 하드 마스크(291)가 제거되어 p-컨택트층(208)이 노출된다.
이어서, 상기 하드 마스크(291)를 식각 마스크로 하여 상기 노출된 p-컨택트층(208)부터 p-클래드층(207)의 일부분까지 식각함으로써, 벽개면 부근에 윈도우를 형성한다(도 6c).
이때, 식각되는 p-클래드층(207)의 상부면이 상기 활성층(204)으로부터 1000Å ~ 5000Å의 거리를 유지하도록 식각하는 깊이를 조절하여야 하며, 특히 상기 p-클래드층(207)의 상부면이 활성층(204)으로부터 1000Å ~ 1500Å의 거리를 유지하도록 하는 것이 바람직하다.
다음으로, 상기 p-컨택트층(208) 및 상기 보호막(209)의 일부를 감싸며 p-패 드 전극(210)을 형성하고, 상기 노출된 n-컨택트층(201) 상부에 n-패드 전극(211)을 형성한다.
한편, 본 실시예에서는 하드 마스크 및 감광성 폴리머를 이용하는 예를 설명였지만, 하드 마스크 없이 감광성 폴리머만을 마스크로 사용하여 윈도우를 형성할 수도 있다.
도 7은 본 발명의 반도체 레이저 다이오드의 다른 실시예를 나타낸 사시도이다.
이에 도시된 바와 같이, 기판(300)의 상부에 n-컨택트층(301), n-클래드층(302), n-웨이브 가이드층(303), 활성층(304), 전자 차단층(Electron Blocking Layer : EBL)(305), p-웨이브 가이드층(306)이 순차적으로 적층되어 있고,
상기 p-웨이브 가이드층(306)의 상부에는 중앙 부분이 돌출되어 있는 p-클래드층(307)이 형성되어 있으며, 상기 돌출된 p-클래드층(307)의 상부에는 p-컨택트층(308)이 형성되어 리지(Ridge)를 이루고 있고,
상기 리지의 측면과 상기 p-클래드층(307)의 상부에 보호막(309)이 형성되어 있고,
상기 활성층(304)에서 발생한 광이 출력되는 프론트 벽개면(350) 부근의 리지(Ridge) 및 p-클래드층(307)의 일부가 식각되어 윈도우(Window)(360)를 이루고 있고,
상기 p-컨택트층(308) 및 상기 보호막(309)의 일부를 감싸며 p-패드 전 극(310)이 형성되어 있고, 상기 기판(300) 하부에 n-패드 전극(311)이 형성되어 이루어진다.
이와 같이, 기판(300)의 하부에 n-패드 전극(311)이 형성되는 구조를 Top-Down 방식이라 하는데, 여기서 상기 기판(300)으로는 도전성 기판 예를 들면, n-GaN 기판을 사용한다.
본 실시예의 경우도 앞서 살펴본 바와 같이, 반도체 레이저 다이오드의 프론트 벽개면(350)뿐만 아니라, 백 벽개면(380)에도 윈도우를 형성할 수 있다.
여기서, 상기 Top-Down 방식의 반도체 레이저 다이오드의 제조방법은 다음과 같다.
먼저, 기판(300)의 상부에 n-컨택트층(301), n-클래드층(302), n-웨이브 가이드층(303), 활성층(304), 전자 차단층(Electron Blocking Layer : EBL)(305), p-웨이브 가이드층(306)을 순차적으로 적층한다.
다음으로, 상기 p-웨이브 가이드층(306)의 상부에 중앙 부분이 돌출되어 있는 p-클래드층(307)을 형성하고, 상기 돌출된 p-클래드층(307)의 상부에 p-컨택트층(308)을 형성하여 리지(Ridge)를 형성한다.
연이어, 상기 리지의 측면과 상기 p-클래드층(307)의 상부에 보호막(309)을 형성한다.
다음으로, 상기 p-컨택트층(308) 및 보호막(309) 상부에 하드 마스크(Hard Mask)와 감광성 폴리머를 순차적으로 형성한다.
이어서, 벽개면 부근의 일부 영역만 노출시키고 노광 및 현상하여 감광성 폴리머를 패턴화한 후, 패턴된 감광성 폴리머를 식각 마스크로 하여 상기 하드 마스크를 식각하고, 나머지 감광성 폴리머를 제거함으로써, 벽개면 부근의 p-컨택트층(308)을 상부로부터 노출시킨다.
연이어, 상기 하드 마스크를 식각 마스크로 하여 상기 노출된 p-컨택트층(308)부터 p-클래드층(307)의 일부분까지 식각함으로써, 벽개면 부근에 윈도우를 형성한다.
그후, 상기 p-컨택트층(308) 및 상기 보호막(309)의 일부를 감싸며 p-패드 전극(310)을 형성하고, 상기 기판(300)의 하부에 n-패드 전극(311)을 형성한다.
한편, 본 실시예에서는 하드 마스크 및 감광성 폴리머를 이용하는 예를 설명였지만, 하드 마스크 없이 감광성 폴리머만을 마스크로 사용하여 윈도우를 형성할 수도 있다.
이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다.
그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
이상에서 살펴본 바와 같이, 본 발명에 의하면 반도체 레이저 다이오드의 벽개면 부근의 리지 및 p-클래드층을 식각하여 윈도우를 형성함으로써, 전류가 벽개면을 따라 주입되지 않도록 하여 벽개면의 열화를 방지하고 소자의 신뢰성을 향상시킬 수 있다.

Claims (7)

  1. 기판의 상부에 n-컨택트층, n-클래드층, n-웨이브 가이드층, 활성층, 전자 차단층(Electron Blocking Layer : EBL), p-웨이브 가이드층이 순차적으로 적층되어 있고;
    상기 p-웨이브 가이드층부터 상기 n-컨택트층의 일부분까지 메사(mesa) 식각 되어 n-컨택트층의 일부가 노출되어 있고;
    상기 p-웨이브 가이드층의 상부에는 중앙 부분이 돌출되어 있는 p-클래드층이 형성되어 있으며, 상기 돌출된 p-클래드층의 상부에는 p-컨택트층이 형성되어 리지(Ridge)를 이루고 있고;
    상기 리지의 측면과 상기 p-클래드층의 상부에 보호막이 형성되어 있고;
    벽개면(Cleavage Facet) 부근의 리지(Ridge) 및 상기 리지 하부의 p-클래드층의 일부가 식각되어 윈도우(Window)를 이루고 있고;
    상기 p-컨택트층 및 상기 보호막의 일부를 감싸며 p-패드 전극이 형성되어 있고, 상기 노출된 n-컨택트층 상부에 n-패드 전극이 형성되어 이루어지는 반도체 레이저 다이오드.
  2. 기판의 상부에 n-컨택트층, n-클래드층, n-웨이브 가이드층, 활성층, 전자 차단층(Electron Blocking Layer : EBL), p-웨이브 가이드층이 순차적으로 적층되 어 있고;
    상기 p-웨이브 가이드층의 상부에는 중앙 부분이 돌출되어 있는 p-클래드층이 형성되어 있으며, 상기 돌출된 p-클래드층의 상부에는 p-컨택트층이 형성되어 리지(Ridge)를 이루고 있고;
    상기 리지의 측면과 상기 p-클래드층의 상부에 보호막이 형성되어 있고;
    벽개면(Cleavage Facet) 부근의 리지(Ridge) 및 상기 리지 하부의 p-클래드층의 일부가 식각되어 윈도우(Window)를 이루고 있고;
    상기 p-컨택트층 및 상기 보호막의 일부를 감싸며 p-패드 전극이 형성되어 있고, 상기 기판 하부에 n-패드 전극이 형성되어 이루어지는 반도체 레이저 다이오드.
  3. 기판의 상부에 순차적으로 형성되는 n-컨택트층, n-클래드층, n-웨이브 가이드층, 활성층, 전자 차단층(Electron Blocking Layer : EBL), p-웨이브 가이드층으로 이루어지는 적층구조물과;
    상기 적층구조물의 p-웨이브 가이드층 상부에 중앙 부분이 돌출되어 형성된 p-클래드층 및 상기 돌출된 p-클래드층 상부에 형성된 p-컨택트층으로 이루어지는 리지(Ridge) 구조를 포함하여 이루어지며,
    상기 리지 구조는 벽개면 부근에 형성된 영역이 식각되어 윈도우(Window)를 형성하는 것을 특징으로 하는 반도체 레이저 다이오드.
  4. 제2항에 있어서,
    상기 기판은 n-GaN으로 이루어지는 것을 특징으로 하는 반도체 레이저 다이오드.
  5. 제1항 내지 제4항 중 어느 하나의 항에 있어서,
    상기 윈도우는 프론트 벽개면 또는 백 벽개면 중 적어도 어느 하나의 벽개면 부근에 형성되는 것을 특징으로 하는 반도체 레이저 다이오드.
  6. 제1항 내지 제4항 중 어느 하나의 항에 있어서,
    상기 윈도우의 길이는 1㎛ ~ 300㎛인 것을 특징으로 하는 반도체 레이저 다이오드.
  7. 제1항 내지 제4항 중 어느 하나의 항에 있어서,
    상기 활성층으로부터 상기 윈도우까지의 거리는 1000Å ~ 5000Å인 것을 특징으로 하는 반도체 레이저 다이오드.
KR1020070038976A 2007-04-20 2007-04-20 반도체 레이저 다이오드 KR101254817B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070038976A KR101254817B1 (ko) 2007-04-20 2007-04-20 반도체 레이저 다이오드
US12/105,973 US7586966B2 (en) 2007-04-20 2008-04-18 Semiconductor laser diode formed with window at cleavage facet and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070038976A KR101254817B1 (ko) 2007-04-20 2007-04-20 반도체 레이저 다이오드

Publications (2)

Publication Number Publication Date
KR20080094481A KR20080094481A (ko) 2008-10-23
KR101254817B1 true KR101254817B1 (ko) 2013-04-15

Family

ID=39872135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070038976A KR101254817B1 (ko) 2007-04-20 2007-04-20 반도체 레이저 다이오드

Country Status (2)

Country Link
US (1) US7586966B2 (ko)
KR (1) KR101254817B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101262226B1 (ko) * 2006-10-31 2013-05-15 삼성전자주식회사 반도체 발광 소자의 제조방법
US9755402B2 (en) 2010-06-28 2017-09-05 Iulian Basarab Petrescu-Prahova Edge emitter semiconductor laser type of device with end segments for mirrors protection
US9912118B2 (en) 2010-06-28 2018-03-06 Iulian Basarab Petrescu-Prahova Diode laser type device
EP2605346B1 (en) * 2011-12-14 2017-08-23 Iulian Basarab Petrescu-Prahova Diode type laser device
JP6737158B2 (ja) * 2016-12-08 2020-08-05 住友電気工業株式会社 量子カスケード半導体レーザ
JP2018098263A (ja) * 2016-12-08 2018-06-21 住友電気工業株式会社 量子カスケード半導体レーザ
JP7117694B2 (ja) * 2018-05-18 2022-08-15 旭化成株式会社 レーザ素子及びレーザダイオード
CN110957633A (zh) * 2019-12-16 2020-04-03 中国科学院半导体研究所 具有模场扩散结构的窄脊分布式反馈激光器及其应用
WO2023153035A1 (ja) * 2022-02-14 2023-08-17 ヌヴォトンテクノロジージャパン株式会社 窒化物系半導体発光素子

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129967A (ja) * 1995-11-01 1997-05-16 Oki Electric Ind Co Ltd 半導体レーザ
JP2002057406A (ja) 2000-08-14 2002-02-22 Nec Corp 端面非注入型半導体レーザおよびその製造方法
KR20050001605A (ko) * 2003-06-26 2005-01-07 삼성전기주식회사 반도체 레이저 소자 및 그 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3970530B2 (ja) * 2001-02-19 2007-09-05 三菱電機株式会社 半導体装置およびその製造方法
US7668218B2 (en) * 2007-02-20 2010-02-23 Nichia Corporation Nitride semiconductor laser element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129967A (ja) * 1995-11-01 1997-05-16 Oki Electric Ind Co Ltd 半導体レーザ
JP2002057406A (ja) 2000-08-14 2002-02-22 Nec Corp 端面非注入型半導体レーザおよびその製造方法
KR20050001605A (ko) * 2003-06-26 2005-01-07 삼성전기주식회사 반도체 레이저 소자 및 그 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
T. Asano et al., J. Quantum Electron., Vo. 39, No. 1, January 2003, pages 135-140. *

Also Published As

Publication number Publication date
US7586966B2 (en) 2009-09-08
US20080259982A1 (en) 2008-10-23
KR20080094481A (ko) 2008-10-23

Similar Documents

Publication Publication Date Title
KR101330898B1 (ko) 반도체 레이저 다이오드
KR101254817B1 (ko) 반도체 레이저 다이오드
US7756177B2 (en) Semiconductor light-emitting device
US6252894B1 (en) Semiconductor laser using gallium nitride series compound semiconductor
JP2011124442A (ja) 半導体レーザ装置及びその製造方法
JP2003258382A (ja) ＧａＮ系レーザ素子
JP5697907B2 (ja) 窒化物半導体レーザ素子およびその製造方法
US6567444B2 (en) High-power semiconductor laser device in which near-edge portions of active layer are removed
US7751456B2 (en) Method for manufacturing semiconductor optical device
JPH11274642A (ja) 半導体発光素子及びその製造方法
JP4190297B2 (ja) 窒化物系半導体レーザ素子およびその製造方法
JP4111696B2 (ja) 窒化物系半導体レーザ素子
US8526477B2 (en) Semiconductor light emitting device
JPH10294533A (ja) 窒化物化合物半導体レーザ及びその製造方法
KR20050082251A (ko) 반도체 레이저 디바이스
JPH09266351A (ja) ＡｌＩｎＧａＮ系半導体発光素子
JP4700154B2 (ja) 半導体レーザ
JP2011258883A (ja) 半導体レーザ
JP2006019470A (ja) 面発光半導体レーザおよび光モジュール
KR100768402B1 (ko) 반도체 레이저 다이오드의 제조방법
JP4712460B2 (ja) 半導体発光素子及びその製造方法
JP2003298192A (ja) 窒化物系半導体レーザ素子
JP4544665B2 (ja) 半導体レーザ
JP4603113B2 (ja) 半導体レーザ
JP3889772B2 (ja) 窒化物系半導体発光素子

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170324

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180323

Year of fee payment: 6