JP2001345518A

JP2001345518A - 半導体レーザ素子

Info

Publication number: JP2001345518A
Application number: JP2000163956A
Authority: JP
Inventors: Masayoshi Tsuji; 正芳辻; Hiroshi Iwata; 普岩田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2000-06-01
Filing date: 2000-06-01
Publication date: 2001-12-14

Abstract

(57)【要約】【課題】側面埋込み構造を用いてＤＨメサストライプ
構造層内にキャリアを閉じ込め且つ光分布を緩和させる
構造を持つ０．７〜１．０μｍ帯のメサ構造埋込み型の
高出力半導体レーザ素子を提供する。【解決手段】ｎ−ＧａＡｓ基板１３上にｎ−Ａｌ_0.3
Ｇａ_0.7Ａｓクラッド層１４を成長させ、その後選択成
長によりＤＨ構造層１５〜２１を成長させ、その後この
ＤＨ構造層の両側面部に膜厚０．１μｍのｐ−Ｉｎ_0.5
Ｇａ_0.5Ｐキャリアブロックと電流ブロック層２３〜２
５を形成し、その後ｐ−Ａｌ_0.3Ｇａ_0.7Ａｓクラッド層
２６とｐ−ＧａＡｓコンタクト層２７とを成長させ、最
後にｐ側電極２８とｎ側電極２９を形成する。【効果】層２２はキャリア閉じ込め効果はあるが光閉
じ込め効果は低いため、光集中を緩和して高出力レーザ
を実現できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体レーザ素子
に関し、特に、光通信用および光情報処理用光源として
有用な０．７〜１．０μｍ波長帯のメサ構造埋込み型高
出力半導体レーザ素子に関するものである。

【０００２】

【従来の技術】ＧａＡｓ基板上に形成されたＩｎＧａＡ
ｓ歪量子井戸層を用いた０．７〜１．０μｍ波長帯の半
導体レーザは、高効率で優れた温度特性を有するため、
ファイバアンプ励起用、固体レーザ励起用および空間光
伝送用の高出力光源として、大きな市場が見込まれてい
る。従来のＩｎＧａＡｓ／ＧａＡｓ高出力半導体レーザ
としては、例えば、図１０に示す構造のものが報告され
ている（IEEE PhotonicsTechnology Letters,ｖol.2, p
p.540-542, 1990）。この構造の素子を製作するには、
平坦なｎ−ＧａＡｓ基板１上に、ｎ−Ａｌ_0. ₅Ｇａ_0.5Ａ
ｓクラッド層４２、Ｉｎ_0.2Ｇａ_0.8Ａｓ／ＡｌＧａＡｓ
−ＳＣＨ（Separate Confinement Heterostructure；分
離光閉じ込めへテロ構造）活性層４３、ｐ−Ａｌ_0.5Ｇ
ａ_0.5Ａｓクラッド層４４およびｐ⁺−ＧａＡｓキャップ
層４５を順次成長させる。その後、ウエットエッチング
法により、ｐ−Ａｌ_0.5Ｇａ_0.5Ａｓクラッド層４４の途
中まで選択的に除去してリッジ構造を形成する。全面に
ＳｉＯ₂膜４６を形成した後、リッジ構造上のＳｉＯ₂膜
を除去し、ｐ側電極２８を形成する。また、基板裏面に
ｎ側電極２９を形成する。このように構成された半導体
レーザでは、Ｉｎ_0.2Ｇａ_0.8Ａｓ活性層にはＧａＡｓ基
板との格子定数差に起因した圧縮応力が加わっており、
このためホールの有効質量が減少し、低しきい値な発振
特性が得られる。加えて、光および電流はリッジ構造に
より有効に閉じこめられているため、高効率な発振特性
が得られる。図１０に示す構造を用いることで、発振し
きい値１３ｍＡ、最大出力２４０ｍＷの特性が実現され
ている。

【０００３】しかしながら、この従来例のリッジ構造の
素子では、歪活性層が素子内全面にわたって配置されて
いることから、ミスフィット転位が導入されやすく、生
成された転位は活性層内を増殖しやすいので、発光部に
達するとキャリアの捕獲を引き起し、その程度が多けれ
ば一発で電気的ショートを発生させるなど素子の急速劣
化を招いていた。そのため、高信頼な特性を得ることが
困難であった。また、リッジ型構造をエッチングを用い
て形成するため、リッジ幅および高さの再現性が十分で
はなく、そのため発振特性および横モードの安定性に影
響を与えるという問題があった。

【０００４】このような２つの欠点を克服する素子構造
として、選択成長を用いたメサ構造埋込み型半導体レー
ザが挙げられる（例えば、IEEE Photnics Technology L
etters vol.8, pp.179-181, 1996）。この素子構造で
は、歪活性層を選択成長により形成するダブルへテロ
（ＤＨ；Double Hetero）構造内のみに限定することが
できるのでミスフィット転位の量も抑制できる。また、
選択成長によりメサ構造層を得ているので高精度にかつ
再現性よく形成することが可能である。しかし、この素
子構造は、１．３〜１.５μｍ帯光通信用ＩｎＧａＡｓ
Ｐ／ＩｎＰ半導体レーザの代表的な構造であって、高活
性なＡｌを含むＡｌＧａＡｓ組成を主とする０．７〜
１．０μｍ帯半導体レーザにおいては、酸化の問題があ
って選択成長構造や埋込み構造が使えなかった。また、
酸化の問題を解決したとしても、キャリア閉じ込めおよ
び光分布の問題もあった。そのため、０．７〜１．０μ
ｍ帯のメサ構造埋込み型半導体レーザに関する実験報告
例はほとんどない。

【０００５】

【発明が解決しようとする課題】このメサ構造埋込み型
を採用して０．７〜１．０μｍ帯の高出力半導体レーザ
を実現することが本発明の課題となる。そのため、以下
のようないくつかの問題点を解決しなければならない。
まず、第１の問題点は、側面埋込み構造を用いてＤＨメ
サストライプ構造層内にキャリアを閉じ込めることと光
分布を緩和させることとの両立が難しいということであ
る。この側面埋込み構造は、ｐｎｐ型構造の電流ブロッ
ク層がＤＨメサ構造層の両側面に形成されたもので、Ｄ
Ｈメサ構造層に注入されたキャリアが電流ブロック層側
に漏れ出ないように、電流ブロック層として実効禁制帯
幅の大きい組成のものを用いることが必要となる。しか
し、単純に、実効禁制帯幅の大きい組成のものを採用し
ても、ＤＨメサ部と埋込み部との屈折率差が大きくなり
すぎて、ＤＨメサ部に光分布が集中し、高出力を得る前
にレーザ断面の溶融破壊（端面破壊あるいは光学損傷）
が発生することがあった。つまり、電流ブロック層を活
性層の屈折率に近づけようとすると、キャリアが漏れ、
キャリアを閉じ込めようと障壁を高くしようとすると、
屈折率差がつきすぎてしまう。第２の問題点は、Ａｌを
含む組成の電流ブロック層の界面に生じる酸化膜による
弊害についてである。ＤＨメサ構造層側面に埋込み成長
させて電流ブロック層を形成する場合、Ａｌを含む組成
材料で成長させるとその界面に生じる酸化層の影響によ
り、電流ブロック層のＤＨメサ構造層との界面付近で結
晶成長に欠陥が生じ、甚だしい場合にはキャリアのリー
クパスが形成され、半導体レーザの信頼性が損われる。

【０００６】第３の問題点は、ＤＨメサストライプ構造
層を形成する一部の層が含むＡｌによりメサ構造層の側
面部に生じた酸化膜による弊害についてである。メサ構
造層は、選択成長により形成されるが、メサ構造層の一
部はＡｌを含有したＡｌＧａＡｓ層等で形成されるた
め、露出したＡｌによりメサ構造層側面に自然酸化膜が
形成されることになる。そのため、メサ構造層側面を電
流ブロック層で埋込み成長させる場合、埋込み層の界面
に第２の問題点のところで述べたような結晶欠陥が生成
され、半導体レーザの信頼性を著しく低下させる。第４
の問題点は、同様にメサ構造層の頂部に形成されたＡｌ
を含む層の界面に生じる酸化膜による弊害についてであ
る。ＤＨメサ構造は、ＡｌＧａＡｓ／ＧａＡｓ／ＳＣＨ
を含む量子井戸構造／ＧａＡｓ／ＡｌＧａＡｓという対
称型構造をとることが一般的であるが、この構造ではメ
サ頂部がＡｌＧａＡｓとなり、ｐ−クラッド層で埋込む
時、上記のように酸化膜による界面品質の低下が発生
し、半導体レーザの信頼性低下を招く。

【０００７】従って、本発明の第１の解決すべき課題
は、側面埋込み構造を用いてＤＨメサストライプ構造層
内にキャリアを閉じ込め且つ光分布を緩和させる構造を
持つ０．７〜１．０μｍ帯のメサ構造埋込み型の高出力
半導体レーザ素子を提供することである。本発明の第２
の解決すべき課題は、Ａｌを組成として含む層の界面酸
化膜による結晶品質の低下を抑制する構造を持つ０．７
〜１．０μｍ帯のメサ構造埋込み型の高出力半導体レー
ザ素子を提供することである。

【０００８】

【課題を解決するための手段】上記の課題を解決するた
め、本発明によれば、第１導電型の半導体基板上に活性
層および該活性層を挟んで該活性層よりバンドギャップ
幅の広い材料からなる広バンドギャップ層を配したダブ
ルへテロ構造をメサストライプ状に形成し、該ダブルへ
テロ構造の側部を電流ブロック層で埋込み且つ該ダブル
へテロ構造の頂部を第２導電型の半導体層にて埋込んだ
半導体レーザ素子において、前記ダブルへテロ構造と前
記電流ブロック層との間に、前記電流ブロック層の材料
より広いバンドギャップの材料からなる、導波光の波長
と同程度あるいはそれ以下の膜厚のキャリアブロック層
が電流ブロック層の一部として挿入されていることを特
徴とする半導体レーザ素子、が提供される。そして、好
ましくは、前記広バンドギャップ層がＡｌ_wＧａ_1-wＡｓ
層（但し、０≦ｗ≦１）を含み、前記活性層がＡｌ_xＧ
ａ_yＩｎ_1-x-yＡｓ量子井戸層（但し、０≦ｘ＜１，０＜
ｙ, １−ｘ−ｙ＜１）を含み、且つ前記電流ブロック層
がＡｌ_uＧａ_1-uＡｓ層（但し、０≦ｕ≦１）またはＩｎ
_vＧａ_1-vＰ層（但し、０＜ｖ＜１）を含んでいる。

【０００９】また、本発明によれば、第１導電型の半導
体基板上に活性層および該活性層を挟んで該活性層より
バンドギャップ幅の広い材料からなる広バンドギャップ
層を配したダブルへテロ構造をメサストライプ状に形成
し、該ダブルへテロ構造の側部を電流ブロック層で埋込
み、且つ前記ダブルへテロ構造の頂部を第２導電型の半
導体層にて埋込んだ半導体レーザ素子において、前記ダ
ブルへテロ構造の最上層が、Ａｌを含まない材料により
形成され、且つ前記第２導電型の半導体層がＡｌを含む
材料により形成されていることを特徴とする半導体レー
ザ素子、が提供される。

【００１０】また、本発明によれば、第１導電型の半導
体基板上に、Ａｌ_xＧａ_yＩｎ_1-x-yＡｓ量子井戸層（但
し、０≦ｘ＜１，０＜ｙ, １−ｘ−ｙ＜１）を含む活性
層および該活性層を挟んで該活性層よりバンドギャップ
幅の広い材料からなる広バンドギャップ層を配したダブ
ルへテロ構造をメサストライプ状に形成し、該ダブルへ
テロ構造の側部をＡｌ_uＧａ_1-uＡｓ（但し、０≦ｕ≦
１）あるいはＩｎ_vＧａ₁ _-vＰ（但し、０＜ｖ＜１）から
なる電流ブロック層で埋込み、且つ前記ダブルへテロ構
造の頂部を第２導電型のクラッド層で埋込んだ半導体レ
ーザ素子において、前記ダブルへテロ構造が、Ａｌ_zＧ
ａ_1-zＡｓ層（但し、０＜ｚ≦１）と、ＧａＡｓ層と、
Ａｌ_xＧａ_yＩｎ_1-x-yＡｓ量子井戸層（但し、０≦ｘ＜
１，０＜ｙ,１−ｘ−ｙ＜１）を含む活性層と、ＧａＡ
ｓ層とを積層した非対称構造であることを特徴とする半
導体レーザ素子、が提供される。そして、好ましくは、
前記ダブルへテロ構造と前記電流ブロック層との間に、
前記電流ブロック層の材料より広いバンドギャップの材
料からなる、導波光の波長と同程度あるいはそれ以下の
膜厚のキャリアブロック層が電流ブロック層の一部とし
て挿入されている。

【００１１】そして、好ましくは、前記ダブルへテロ構
造の頂部および側部を覆うＡｌを含まない組成のカバー
層が形成される。そして、より好ましくは、前記カバー
層がＩｎ_vＧａ_1-vＰ（但し、０＜ｖ＜１）あるいはＧａ
Ａｓにより形成される。また、好ましくは、前記ダブル
へテロ構造と前記キャリアブロック層との間に、前記ダ
ブルへテロ構造の側部に接して、層厚数原子〜１０ｎｍ
のＧａＡｓ酸化防止層が形成される。そして、一層好
ましくは、前記キャリアブロック層がＩｎ_vＧａ_1-vＰ
（但し、０＜ｖ＜１）あるいはＡｌ_uＧａ_1-uＡｓ層（但
し、０≦ｕ≦１）で形成され、かつ前記キャリアブロッ
ク層に接する前記電流ブロック層がＧａＡｓで形成され
る。

【００１２】

【発明の実施の形態】次に、本発明のいくつかの実施の
形態について説明する。まず、本発明の０．７〜１．０
μｍ帯のメサ構造埋込み型高出力半導体レーザ素子の構
造に係る第１の実施の形態について、図１（ａ）を参照
して説明する。図１（ａ）は、第１の実施の形態による
メサ構造埋込み型半導体レーザの素子構造を説明するた
めの断面図である。図１（ｂ）は、第１の実施の形態の
変種の素子構造を示す断面図である。この埋込み型半導
体レーザの素子構造は、図１（ａ）に示されるように、
ｎ−ＧａＡｓ基板１上に、エピタキシャル成長法により
ｎ−クラッド層２を形成した後、メサストライプ・ダブ
ルへテロ（ＤＨ；Double Hetero）構造層３を選択成長
させ、その後、このメサ頂部に形成したマスクを利用し
て、ｐ−キャリアブロック層４および電流ブロック層５
を選択成長により形成し、その後、マスクを除去して、
ｐ−クラッド層６を形成した構造である。

【００１３】従来は、メサ部からのキャリアの漏れを抑
えるために、電流ブロック層５を構成する半導体材料の
禁制帯幅を広く取る必要があって、Ａｌ_0.3Ｇａ_0.7Ａｓ
等がその候補になっていたが、このＡｌ_0.3Ｇａ_0.7Ａｓ
を用いると、ＤＨメサ部との平均屈折率差が大きくな
り、メサ部に光分布が集中しすぎて端面破壊が発生し、
高出力を得るまでに至らなかった。そこで、本発明で
は、Ａｌ_0.3Ｇａ_0.7Ａｓ組成のキャリアブロック層４と
ＧａＡｓ組成の電流ブロック層５との組合せた上に、キ
ャリアブロック層４の膜厚を導波光の波長と同程度ある
いはそれ以下にすることで、キャリアブロック層４の屈
折率を電流ブロック層５のＧａＡｓの屈折率に近づける
構成とした。この構成にすることで、メサ部へのキャリ
アの閉じ込めはもちろんのこと、メサ部との屈折率差を
小さくしてメサ部への光分布の集中を抑えることが可能
になる。その結果、しきい値電圧の低減化が得られてレ
ーザの高効率・高出力化が達成されるとともに、端面破
壊といった素子の急速劣化の要因が排除できて信頼性の
向上が図れる。これにより、第１の問題点が解決でき
る。

【００１４】また、キャリアブロック層４の構成材料を
Ａｌ_0.3Ｇａ_0.7Ａｓに代えてＩｎ_0. ₅Ｇａ_0.5Ｐにする
と、Ａｌ含有組成でないことから、成長界面での酸素の
残留による結晶成長への影響が少なくなる。そのため、
界面の結晶品質が保証されて、上述の効果に加えてさら
なるレーザ特性の信頼性向上が図れる。一方、キャリア
ブロック層４がＡｌＧａＡｓ組成の場合、Ａｌ含有によ
る表面酸化により、結晶品質が低下して、キャリアのリ
ークパスが生じる可能性がある。これを回避するため
に、メサ界面に直接ＡｌＧａＡｓキャリアブロック層４
を形成するのではなく、例えば、図１（ｂ）のような数
原子層から１０ｎｍ程度のＧａＡｓ酸化防止層４ａを成
長させて、その後ＡｌＧａＡｓキャリアブロック層４お
よび電流ブロック層５を形成することができる。これら
のいずれかにより、第２の問題点が解決できる。

【００１５】次に、本発明の第２の実施の形態につい
て、図２を参照して説明する。図２は、第２の実施の形
態によるメサ構造埋込み型高出力半導体レーザの素子構
造を説明するための断面図である。その構造は、図２に
示されるように、ｎ−ＧａＡｓ基板１上に、ｎ−クラッ
ド層２、メサストライプＤＨ構造層３、このＤＨ構造層
３をその側面も含めて覆うＡｌを含まない組成（例え
ば、ＩｎＧａＰあるいはＧａＡｓ等）のｐ−カバー層７
を形成し、その後、メサ頂部に形成したマスクを利用し
て、電流ブロック層５を選択成長により形成する。その
後、マスクを除去して、ｐ−クラッド層６を形成する。
ＤＨメサ構造は、その頂部および側部の一部がＡｌＧａ
Ａｓ層で形成されることが一般的であるため、Ａｌ露出
により自然酸化膜が形成される。この自然酸化膜の上に
層を成長させると、結晶品質が低下することがあった
が、本発明のカバー層７の挿入により、結晶品質の低下
を抑制することができて、高信頼な素子の提供が可能に
なる。これにより、第３の問題点が解決できる。ところ
で、このカバー層７の形成方法は、結晶成長条件、すな
わち高温成長により得ることができる。その証左を図３
に示す。この図３によれば、Ｉｎ_0.5Ｇａ_0.5Ｐ組成のカ
バー層は、成長温度を高くするにつれて、メサ側面（１
１１）Ｂへの成長速度が増大し、７５０℃程度でメサ頂
部の（００１）面とほぼ同程度の成長速度で得られるこ
とが分かる。これにより、Ａｌフリー材料のＩｎ_0.5Ｇ
ａ_0.5Ｐカバー層を使って、メサ頂部および側部を覆う
層を同時に形成することができる。また、この第２の実
施の形態の構造を第１の実施の形態のものと組合せれ
ば、つまり、図４に示されるように、第２の実施の形態
のカバー層７を形成後、カバー層７の頂部に形成したマ
スクを用いて第１の実施の形態のキャリアブロック層４
および電流ブロック層５を形成し、その後マスクを除去
してクラッド層６を形成して以下同様に層を形成する構
造にすると、第１〜第４の問題点全てを解決できる。

【００１６】次に、本発明の第３の実施の形態につい
て、図５を参照して説明する。図５は、第３の実施の形
態によるメサ構造埋込み型高出力半導体レーザの素子の
構造を説明するための断面図である。その構造は、図５
に示されるように、ｎ−ＧａＡｓ基板１上に、ｎ−クラ
ッド層２、メサストライプＤＨ構造層３を形成する。こ
こで、このメサストライプＤＨ構造層３は、ｎ−ＡｌＧ
ａＡｓクラッド層８、ｎ−ＧａＡｓガイド層９、ＳＣＨ
を含む量子井戸層１０、ｐ−ＧａＡｓガイド層１１で構
成し、メサ頂部にＡｌＧａＡｓ組成を有しない、非対称
型のＤＨ構造とする。その後、メサ頂部に形成したマス
クを利用して、電流ブロック層５を選択成長により形成
し、その後、マスクを除去して、ｐ−ＡｌＧａＡｓクラ
ッド層１２およびｐ−クラッド層６を形成する。従来の
ように、対称型のＤＨ構造を用いると、メサ頂部のＡｌ
ＧａＡｓクラッド層の表面が大気に触れて自然酸化膜が
形成されるが、この自然酸化膜を覆う形でｐ−クラッド
層で埋込むと、その界面に結晶欠陥が生成され易くな
り、結果として、レーザ特性のスロープ効率の低下およ
び信頼性の低下につながる。本発明の非対称ＤＨ構造を
採用することにより、この問題は解決されて、レーザ特
性の改善が図れる。これにより、第４の問題点が解決で
きる。また、この第３の実施の形態の構造を第１の実施
の形態と組合せると、つまり、図６に示されるように、
ＧａＡｓガイド層１１を形成後、ＧａＡｓガイド層１１
の頂部に形成したマスクを用いて第１の実施の形態のキ
ャリアブロック層４および電流ブロック層５を形成し、
その後、マスクを除去して、ＡｌＧａＡｓクラッド層１
２およびｐ−クラッド層６を形成して以下同様に層を形
成する構造にすると、第１、第２および第４の問題点を
解決できる。

【００１７】

【実施例】次に、本発明のいくつかの好ましい実施例に
ついて説明する。まず、本発明の０．７〜１．０μｍ帯
のメサ構造埋込み型高出力半導体レーザ素子の構造に係
る第１の実施例について、工程順の断面図である図７を
参照して説明する。図７（ａ）に示すように、ｎ−Ｇａ
Ａｓ（１００）基板１３上に、有機金属気相エピタキシ
ャル成長（ＭＯＶＰＥ）法を用いて、層厚１μｍのｎ−
Ａｌ_0.3Ｇａ_0.7Ａｓクラッド層１４（Ｓｉドープ：１×
１０¹⁷ｃｍ^-3）を成長させる。その上に、熱ＣＶＤ法に
より膜厚１２０ｎｍのＳｉＯ₂膜を形成して、フォトレ
ジスト工程とエッチング工程によって、相対する一対の
ストライプマスク５０を[０１１]方向（図７（ａ）の紙
面に垂直な方向）に形成する。

【００１８】次に、この選択成長用のマスク５０を利用
して、図７（ｂ）に示すように、その開口部にＤＨ構造
層を成長させる。ＤＨ構造層は、層厚０．２μｍのｎ−
ＧａＡｓガイド層１５（Ｓｉドープ：１×１０¹⁷ｃ
ｍ^-3）と、層厚２０ｎｍのｎ−Ａｌ_0.3Ｇａ_0.7Ａｓオー
バーフロー防止層１６（Ｓｉドープ：１×１０¹⁸ｃ
ｍ^-3）と、層厚５０ｎｍのｎ−ＧａＡｓガイド層１７
（Ｓｉドープ：１×１０¹⁷ｃｍ^-3）と、Ｉｎ_0.2Ｇａ_0.8
Ａｓ−量子井戸（ＱＷ；Quantum Well）活性層１８と、
層厚５０ｎｍのｐ−ＧａＡｓガイド層１９（Ｚｎドー
プ：１×１０¹⁷ｃｍ^-3）と、層厚２０ｎｍのｐ−Ａｌ
_0.3Ｇａ_0.7Ａｓオーバーフロー防止層２０（Ｚｎドー
プ：１×１０¹⁸ｃｍ^-3）と、層厚０．２μｍのｐ−Ｇａ
Ａｓガイド層２１（Ｚｎドープ：１×１０¹⁷ｃｍ^-3）と
からなる。次に、マスクとして用いたＳｉＯ₂層５０を
バッファードフッ酸で除去した後、図７（ｃ）に示すよ
うに、ＤＨメサ頂部のみにＳｉＯ₂マスク５１を新たに
形成して、このＳｉＯ₂マスクを埋込み選択成長のマス
クとして用いて、電流ブロック層を形成する。この電流
ブロック層は、層厚０.１μｍのｐ−Ｉｎ_0.5Ｇａ_0.5Ｐ
キャリアブロック層（Ｚｎドープ：５×１０¹⁷ｃｍ^-3）
２２と、層厚０．３μｍのｐ−ＧａＡｓ（Ｚｎドープ：
５×１０¹⁷ｃｍ^-3）２３と、層厚０．６μｍのｎ−Ｇａ
Ａｓ（Ｓｉドープ：１×１０¹⁸ｃｍ^-3）２４と、層厚
０．２μｍのｐ−ＧａＡｓ（Ｚｎドープ：５×１０¹⁷ｃ
ｍ^-3）２５とからなる。

【００１９】次に、ＤＨ頂部のＳｉＯ₂マスク５１をバ
ッファードフッ酸で除去し、層厚１μｍのｐ−Ａｌ_0.3
Ｇａ_0.7Ａｓクラッド層（Ｚｎドープ：１×１０¹⁸ｃｍ
^-3）２６と、層厚０.１μｍのｐ−ＧａＡｓコンタクト
層（Ｚｎドープ：１×１０¹⁹ｃｍ^-3）２７とを成長させ
る。その後、ｐ側電極２８とｎ側電極２９をスパッタ法
により形成すれば、図７（ｄ）に示す高出力半導体レー
ザ素子が得られる。

【００２０】次に、本発明の第２の実施例について、工
程順の断面図である図８を参照して説明する。なお、一
対のストライプマスクを形成するまでの工程は、図７
（ａ）に示した第１の実施例の場合と同様であるので、
その説明は省略する。ストライプマスク５０形成後、こ
の選択成長用マスク５０を利用して、図８（ａ）に示す
ように、その開口部にＤＨ構造層を成長させる。ＤＨ構
造層は、層厚２００ｎｍのｎ−Ａｌ_0.2Ｇａ_0.8Ａｓクラ
ッド層３０（Ｓｉドープ：１×１０¹⁸ｃｍ^-3）と、層厚
５０ｎｍのｎ−ＧａＡｓガイド層３１（Ｓｉドープ：１
×１０ ¹⁷ｃｍ^-3）と、Ｉｎ_0.2Ｇａ_0.8Ａｓ−ＱＷ活性層
３２と、層厚５０ｎｍのｐ−ＧａＡｓガイド層３３（Ｃ
ドープ：１×１０¹⁷ｃｍ^-3）と、層厚２００ｎｍのｐ−
Ａｌ_0.2Ｇａ_0.8Ａｓクラッド層３４（Ｃドープ：１×１
０¹⁸ｃｍ^-3）と、そして層厚２０ｎｍのｐ−Ｉｎ_0.5Ｇ
ａ_0.5Ｐカバー層３５（Ｚｎドープ：１×１０¹⁷ｃ
ｍ^-3）とからなる。ここで、カバー層３５は、成長温度
を７５０℃という高温にすることにより形成する。

【００２１】次に、マスクとして用いたＳｉＯ₂層５０
を除去した後、図８（ｂ）に示すように、ＤＨメサ頂部
のみにＳｉＯ₂マスク５１を新たに形成し、このＳｉＯ₂
マスク５１を埋込み選択成長のマスクとして用いて、電
流ブロック層を形成する。この電流ブロック層は、層厚
０．５μｍのｐ−Ａｌ_0.3Ｇａ_0.7Ａｓ（Ｃドープ：５×
１０¹⁷ｃｍ^-3）３６と、層厚０．７μｍのｎ−Ａｌ_0.3
Ｇａ_0.7Ａｓ（Ｓｉドープ：１×１０¹⁸ｃｍ^-3）３７
と、層厚０.１μｍのｐ−Ａｌ_0.3Ｇａ_0.7Ａｓ（Ｃドー
プ：５×１０¹⁷ｃｍ^-3）３８とからなる。次に、ＤＨ頂
部のＳｉＯ₂マスク５１を除去し、層厚１μｍのｐ−Ａ
ｌ_0.3Ｇａ _0.7Ａｓクラッド層（Ｃドープ：１×１０¹⁸ｃ
ｍ^-3）３９と、層厚０.１μｍのｐ−ＧａＡｓコンタク
ト層（Ｃドープ：１×１０¹⁹ｃｍ^-3）４０を成長させ
る。その後、ｐ側電極２８とｎ側電極２９をスパッタ法
により形成すれば、図８（ｃ）に示す高出力半導体レー
ザ素子が得られる。

【００２２】本発明の第３の実施例について、工程順の
断面図である図９を参照して説明する。なお、一対のス
トライプマスクを形成するまでの工程は図７（ａ）に示
した第１の実施例の場合と同様であるので、その説明は
省略する。ストライプマスク５０形成後、この選択成長
用マスク５０を利用して、図９（ａ）に示すように、そ
の開口部にＤＨ構造層を成長させる。ＤＨ構造層は、層
厚２００ｎｍのｎ−Ａｌ_0.2Ｇａ_0.8Ａｓクラッド層３０
（Ｓｉドープ：１×１０¹⁸ｃｍ^-3）と、層厚５０ｎｍの
ｎ−ＧａＡｓガイド層３１（Ｓｉドープ：１×１０ ¹⁷ｃ
ｍ^-3）と、Ｉｎ_0.2Ｇａ_0.8Ａｓ−ＱＷ活性層３２と、層
厚５０ｎｍのｐ−ＧａＡｓガイド層３３（Ｃドープ：１
×１０¹⁷ｃｍ^-3）とからなる。

【００２３】次に、マスクとして用いたＳｉＯ₂層５０
を除去した後、ＤＨメサ頂部のみにＳｉＯ₂マスク５１
を新たに形成し、このＳｉＯ₂マスク５１を埋込み選択
成長のマスクとして用いて、図９（ｂ）に示すように、
電流ブロック層を形成する。この電流ブロック層は、層
厚０．５μｍのｐ−Ａｌ_0.3Ｇａ_0.7Ａｓ（Ｃドープ：５
×１０¹⁷ｃｍ^-3）３６と、層厚０．７μｍのｎ−Ａｌ
_0.3Ｇａ_0.7Ａｓ（Ｓｉドープ：１×１０¹⁸ｃｍ^-3）３７
と、層厚０.１μｍのｐ−Ａｌ_0.3Ｇａ_0.7Ａｓ（Ｃドー
プ：５×１０¹⁷ｃｍ^-3）３８とからなる。

【００２４】続いて、ＤＨ頂部のＳｉＯ₂マスク５１を
除去し、層厚２００ｎｍのｐ−Ａｌ₀ _.2Ｇａ_0.8Ａｓクラ
ッド層（Ｃドープ：１×１０¹⁷ｃｍ^-3）４１と、層厚１
μｍのｐ−Ａｌ_0.3Ｇａ_0.7Ａｓクラッド層（Ｃドープ：
１×１０¹⁸ｃｍ^-3）３９と、そして層厚０.１μｍのｐ
−ＧａＡｓコンタクト層（Ｃドープ：１×１０¹⁹ｃ
ｍ^- ³）４０とを成長させる。その後、ｐ側電極２８とｎ
側電極２９をスパッタ法により形成すれば、図９（ｃ）
に示す高出力半導体レーザ素子が得られる。なお、上述
の各高出力半導体レーザ素子は、ＤＨメサ構造を選択成
長させる際に用いた一対のＳｉＯ₂層のストライプ幅を
端面近傍で狭くしてあるため、メサストライプ構造層の
両端付近の実効禁制帯幅が拡大されている。すなわち、
窓構造付きの埋込み型高出力半導体レーザ素子構造にな
っている。

【００２５】以上、本発明を好ましい実施例について説
明したが、本発明は、これら実施例に限定されるもので
はなく、本発明の要旨を逸脱することのない範囲内にお
いて適宜の変更が可能なものである。例えば、実施例で
は、ｎ−ＧａＡｓ基板の場合のみ説明したが、ｐ−Ｇａ
Ａｓ基板でもよい。また、メサストライプをクラッド層
2、14上に形成する例について説明したが、ｎ型クラッ
ド層はメサストライプ内のみに形成するようにしてもよ
い。さらに、メサストライプ内にｐ型クラッド層を形成
した場合には、必ずしもメサストライプをｐ型クラッド
層によって埋め込む必要はなく、メサストライプをコン
タクト層によって埋め込むようにしてもよい。また、第
１の実施例の構造と第２あるいは第３の実施例の構造と
を組合せることについては、実施の形態のところで説明
した通り容易に組合せて実施できるものであり、組合せ
るにあたって実施例中で記載した材料等を特別に変更す
る必要もないことから、実施例の中で改めて説明しなか
ったが、これら実施例の組合せは適宜可能である。

【００２６】

【発明の効果】以上説明したように、本発明は、ＤＨメ
サ部の側面のＤＨメサ部と電流ブロック層との間に、導
波光波長と同程度若しくはそれ以下の膜厚のキャリアブ
ロック層を挿入したものであるので、光分布集中を緩和
することができるとともに電流ブロック層側へのキャリ
アの漏れを抑制することことができる。したがって、本
発明によれば、半導体レーザの高出力特性を改善するこ
とができる。また、本発明は、ＤＨメサ部の最上層半導
体層をＡｌを含まない材料にて形成し、その上をＡｌを
含むクラッド層にて埋め込むようにしたものであるの
で、ＤＨメサ構造の頂部にＡｌを露出させることなく埋
込み層の結晶成長を行うことが可能になり、界面での結
晶欠陥の生成を抑制して、半導体レーザ素子の信頼性を
向上させることができる。さらに、ＤＨメサ部の選択成
長を行った直後にその頂上および側面ををＡｌを含まな
い半導体層にて被覆する実施例によれば、Ａｌを含む半
導体層を一切大気に露出させることなく埋込み層の結晶
成長を行うことが可能となり、界面での結晶欠陥の生成
を抑制して、より信頼性の高いレーザ素子を実現するこ
とができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の断面図。

【図２】本発明の第２の実施の形態の断面図。

【図３】本発明のカバー層の成長温度−成長速度の関係
を示す図。

【図４】本発明の第１および第２の実施の形態を組合せ
た構造の断面図。

【図５】本発明の第３の実施の形態の断面図。

【図６】本発明の第１および第３の実施の形態を組合せ
た構造の断面図。

【図７】本発明の第１の実施例の各製造工程段階の断面
図。

【図８】本発明の第２の実施例の各製造工程段階の断面
図。

【図９】本発明の第３の実施例の各製造工程段階の断面
図。

【図１０】従来例の断面図。

【符号の説明】

１ｎ−ＧａＡｓ基板２ｎ−クラッド層３メサストライプダブルへテロ層４キャリアブロック層４ａ酸化防止層５電流ブロック層６ｐ−クラッド層７カバー層８ＡｌＧａＡｓクラッド層９ＧａＡｓガイド層１０ＳＣＨを含む量子井戸層１１ＧａＡｓガイド層１２ＡｌＧａＡｓクラッド層１３ｎ−ＧａＡｓ（１００）基板１４ｎ−Ａｌ_0.3Ｇａ_0.7Ａｓクラッド層１５ｎ−ＧａＡｓガイド層１６ｎ−Ａｌ_0.3Ｇａ_0.7Ａｓオーバーフロー防止層１７ｎ−ＧａＡｓガイド層１８Ｉｎ_0.2Ｇａ_0.8Ａｓ−ＱＷ活性層１９ｐ−ＧａＡｓガイド層２０ｐ−Ａｌ_0.3Ｇａ_0.7Ａｓオーバーフロー防止層２１ｐ−ＧａＡｓガイド層２２ｐ−Ｉｎ_0.5Ｇａ_0.5Ｐキャリアブロック層２３ｐ−ＧａＡｓ層２４ｎ−ＧａＡｓ層２５ｐ−ＧａＡｓ層２６ｐ−Ａｌ_0.3Ｇａ_0.7Ａｓクラッド層２７ｐ−ＧａＡｓコンタクト層２８ｐ側電極２９ｎ側電極３０ｎ−Ａｌ_0.2Ｇａ_0.8Ａｓクラッド層３１ｎ−ＧａＡｓガイド層３２Ｉｎ_0.2Ｇａ_0.8Ａｓ−ＱＷ活性層３３ｐ−ＧａＡｓガイド層３４ｐ−Ａｌ_0.2Ｇａ_0.8Ａｓクラッド層３５ｐ−Ｉｎ_0.5Ｇａ_0.5Ｐカバー層３６ｐ−Ａｌ_0.3Ｇａ_0.7Ａｓ層３７ｎ−Ａｌ_0.3Ｇａ_0.7Ａｓ層３８ｐ−Ａｌ_0.3Ｇａ_0.7Ａｓ層３９ｐ−Ａｌ_0.3Ｇａ_0.7Ａｓクラッド層４０ｐ−ＧａＡｓコンタクト層４１ｐ−Ａｌ_0.2Ｇａ_0.8Ａｓクラッド層４２ｎ−Ａｌ_0.5Ｇａ_0.5Ａｓクラッド層４３Ｉｎ_0.2Ｇａ_0.8Ａｓ／ＡｌＧａＡｓ−ＳＣＨ活性
層４４ｐ−Ａｌ_0.5Ｇａ_0.5Ａｓクラッド層４５ｐ⁺−ＧａＡｓキャップ層４６ＳｉＯ₂膜５０一対のストライプマスク５１ＳｉＯ₂マスク

Claims

【特許請求の範囲】

【請求項１】第１導電型の半導体基板上に活性層およ
び該活性層を挟んで該活性層よりバンドギャップ幅の広
い材料からなる広バンドギャップ層を配したダブルへテ
ロ構造をメサストライプ状に形成し、該ダブルへテロ構
造の側部を電流ブロック層で埋込み且つ該ダブルへテロ
構造の頂部を第２導電型の半導体層にて埋込んだ半導体
レーザ素子において、前記ダブルへテロ構造と前記電流
ブロック層との間に、前記電流ブロック層の材料より広
いバンドギャップの材料からなる、導波光の波長と同程
度あるいはそれ以下の膜厚のキャリアブロック層が電流
ブロック層の一部として挿入されていることを特徴とす
る半導体レーザ素子。
【請求項２】前記広バンドギャップ層がＡｌ_wＧａ_1-w
Ａｓ層（但し、０≦ｗ≦１）を含み、前記活性層がＡｌ
_xＧａ_yＩｎ_1-x-yＡｓ量子井戸層（但し、０≦ｘ＜１，
０＜ｙ, １−ｘ−ｙ＜１）を含み、且つ前記電流ブロッ
ク層がＡｌ_uＧａ_1-uＡｓ層（但し、０≦ｕ≦１）または
Ｉｎ_vＧａ_1-vＰ層（但し、０＜ｖ＜１）を含んでいるこ
とを特徴とする請求項１記載の半導体レーザ素子。
【請求項３】第１導電型の半導体基板上に活性層およ
び該活性層を挟んで該活性層よりバンドギャップ幅の広
い材料からなる広バンドギャップ層を配したダブルへテ
ロ構造をメサストライプ状に形成し、該ダブルへテロ構
造の側部を電流ブロック層で埋込み、且つ前記ダブルへ
テロ構造の頂部を第２導電型の半導体層にて埋込んだ半
導体レーザ素子において、前記ダブルへテロ構造の最上
層が、Ａｌを含まない材料により形成され、且つ前記第
２導電型の半導体層がＡｌを含む材料により形成されて
いることを特徴とする半導体レーザ素子。
【請求項４】第１導電型の半導体基板上に、Ａｌ_xＧ
ａ_yＩｎ_1-x-yＡｓ量子井戸層（但し、０≦ｘ＜１，０＜
ｙ, １−ｘ−ｙ＜１）を含む活性層および該活性層を挟
んで該活性層よりバンドギャップ幅の広い材料からなる
広バンドギャップ層を配したダブルへテロ構造をメサス
トライプ状に形成し、該ダブルへテロ構造の側部をＡｌ
_uＧａ_1-uＡｓ（但し、０≦ｕ≦１）あるいはＩｎ_vＧａ
_1-vＰ（但し、０＜ｖ＜１）からなる電流ブロック層で
埋込み、且つ前記ダブルへテロ構造の頂部を第２導電型
のクラッド層で埋込んだ半導体レーザ素子において、前
記ダブルへテロ構造が、Ａｌ_zＧａ_1-zＡｓ層（但し、０
＜ｚ≦１）と、ＧａＡｓ層と、Ａｌ_xＧａ_yＩｎ_1-x-yＡ
ｓ量子井戸層（但し、０≦ｘ＜１，０＜ｙ, １−ｘ−ｙ
＜１）を含む活性層と、ＧａＡｓ層とを積層した非対称
構造であることを特徴とする半導体レーザ素子。
【請求項５】前記ダブルへテロ構造と前記半導体基板
との間に、第１導電型クラッド層が形成されていること
を特徴とする請求項１〜４の何れかに記載の半導体レー
ザ素子。
【請求項６】前記第２導電型の半導体層が、第2導電
型クラッド層であることを特徴とする請求項１〜３の何
れかに記載の半導体レーザ素子。
【請求項７】前記ダブルへテロ構造と前記電流ブロッ
ク層との間に、前記電流ブロック層の材料より広いバン
ドギャップの材料からなる、導波光の波長と同程度ある
いはそれ以下の膜厚のキャリアブロック層が電流ブロッ
ク層の一部として挿入されていることを特徴とする請求
項３または４記載の半導体レーザ素子。
【請求項８】前記ダブルへテロ構造と前記キャリアブ
ロック層との間に、前記ダブルへテロ構造の側部に接し
て、層厚数原子〜１０ｎｍのＧａＡｓ酸化防止層が形成
されていることを特徴とする請求項１，２または７記載
の半導体レーザ素子。
【請求項９】前記キャリアブロック層がＩｎ_vＧａ_1-v
Ｐ（但し、０＜ｖ＜１）あるいはＡｌ_uＧａ_1-uＡｓ（但
し、０≦ｕ≦１）で形成され、かつ前記キャリアブロッ
ク層に接する前記電流ブロック層がＧａＡｓで形成され
ていることを特徴とする請求項１、２または７記載の半
導体レーザ素子。
【請求項１０】前記ダブルへテロ構造の頂部および側
部を覆うＡｌを含まない組成のカバー層が形成されてい
ることを特徴とする請求項１〜９の何れかに記載の半導
体レーザ素子。
【請求項１１】前記カバー層がＩｎ_vＧａ_1-vＰ（但
し、０＜ｖ＜１）あるいはＧａＡｓ組成であることを特
徴とする請求項１０に記載の半導体レーザ素子。
【請求項１２】前記第１導電型の半導体基板がｎ型ま
たはｐ型のＧａＡｓであることを特徴とする請求項１〜
１１の何れかに記載の半導体レーザ素子。
【請求項１３】前記ダブルへテロ構造が、半導体基板
の（１００）面上に［０１１］方向に形成されているこ
とを特徴とする請求項１〜１２の何れかに記載の半導体
レーザ素子。
【請求項１４】前記ダブルへテロ構造の両端面付近の
実効バンドギャップ幅が、その中央部分のそれより広く
なされていることを特徴とする請求項１〜１３の何れか
に記載の半導体レーザ素子。