KR20030045496A - 저온의 산화방지 허메틱 실링 방법 - Google Patents

저온의 산화방지 허메틱 실링 방법 Download PDF

Info

Publication number
KR20030045496A
KR20030045496A KR1020010076235A KR20010076235A KR20030045496A KR 20030045496 A KR20030045496 A KR 20030045496A KR 1020010076235 A KR1020010076235 A KR 1020010076235A KR 20010076235 A KR20010076235 A KR 20010076235A KR 20030045496 A KR20030045496 A KR 20030045496A
Authority
KR
South Korea
Prior art keywords
layer
low temperature
hermetic sealing
lead
package base
Prior art date
Application number
KR1020010076235A
Other languages
English (en)
Other versions
KR100442830B1 (ko
Inventor
김운배
신형재
조장호
강승구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0076235A priority Critical patent/KR100442830B1/ko
Priority to US10/293,933 priority patent/US7065867B2/en
Priority to JP2002351203A priority patent/JP3864134B2/ja
Publication of KR20030045496A publication Critical patent/KR20030045496A/ko
Application granted granted Critical
Publication of KR100442830B1 publication Critical patent/KR100442830B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece
    • Y10T29/49794—Dividing on common outline

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)

Abstract

움직이는 초소형 기계구조물 소자에 대해 산화를 방지하고 저온에서 실링할 수 있는 허메틱 실링 방법이 개시되어 있다.
이 개시된 저온의 산화 방지 허메틱 실링 방법은, 준비된 리드 프레임에 접합층, 웨팅층 및 솔더층을 증착하는 단계; 상기 솔더층 위에 산화 방지를 위한 제1 보호층을 증착하여 리드를 형성하는 단계; 소자가 배치되고, 상기 소자 주변에 메탈층과 제2 보호층이 형성된 패키지 베이스를 준비하는 단계; 상기 리드와 패키지 베이스를 조립하고 열을 가하여 실링하는 단계;를 포함하는 것을 특징으로 하다.
본 발명에 따른 저온의 산화방지 허메틱 실링 방법은 리드에 형성된 솔더층에 보호층을 적층하여 플럭스 없이 산화 방지를 할 수 있으며, 저온으로 실링할 수 있으므로 특히 MEMS 소자와 같이 열이나 수분, 기타 부산물에 취약한 소자에 적합하다.

Description

저온의 산화방지 허메틱 실링 방법{Low temperature hermetic sealing method having a passivation layer}
본 발명은 허메틱 실링 방법에 관한 것으로, 더욱 상세하게는 움직이는 초소형 기계구조물 소자에 대해 산화를 방지하고 저온에서 실링할 수 있는 허메틱 실링 방법에 관한 것이다.
일반적으로 움직이는 초소형 기계구조물(Micro-electromechanical system; 이하 MEMS라고 함)은 실리콘 등의 기판 위에 매우 얇은 금속막이나 산화막, 폴리머 등의 박막을 적층하고 사진식각, 증착 및 식각 공정 등을 통하여 제작된다. 이러한 MEMS는 매우 얇고 초소형이기 때문에 고온 및 미세 먼지, 수분 또는 가스 등의 외부 환경에 매우 취약하다. 특히 수분이나 부산물 등으로 인한 모세관 현상, 반데르발스 힘 등의 표면력에 의해 점착 현상이 유발된다. 따라서, 이러한 점착 현상을 방지할 수 있도록 패키지의 캐비티 내의 분위기를 일정하게 유지해야 할 필요성이 요구된다. 그러기 위해서는 패키지의 밀봉성이 보장되어야 하므로 다양한 허메틱 실링 방법이 연구 개발되고 있다.
MEMS를 실링하는 방법으로는 크게 웨이퍼 레벨 본딩 방법과 칩 레벨 실링 방법으로 나눌 수 있다. 그런데, MEMS에 채용되는 마이크로미러와 같은 소자는 열에 약하고, 수분이나 부산물 등으로 인해 점착 현상이 일어나는 등 주위 환경에 매우 민감하므로 MEMS에 대한 이러한 특성들을 고려하여 가장 적합한 실링 방법을 선택해야 한다.
우선, 웨이퍼 레벨로 본딩하는 방법으로는 에노딕 본딩(anodic bonding) 방법, 글라스 및 글라스 프릿 본딩(glass frit bonding) 방법, 접착 본딩(adhesive bonding) 방법, 저융점 공정 본딩(low melting eutectic bonding) 방법 등이 있다. 이 중 에노딕 본딩 방법과 글라스 및 글라스 프릿 본딩 방법 등은 400℃ 이상의 고온에서 실링이 이루어진다. 앞서 설명한 바와 같이 MEMS에 채용되는 마이크로미러와 같은 소자는 열에 매우 약하므로 이러한 고온 처리 방법은 부적합하다. 또한, 접착 본딩 방법은 접착제에 함유된 수분 및 외부환경에서의 수분의 침투로 인해 완전한 허메틱 실링이 불가능하다.
이밖에 칩 레벨 실링 방법으로는, 심용접(seam welding) 방법, 솔더링(solding), 접착 본딩 방법 등이 있다. 심용접(seam welding) 방법은 비교적 소자가 열에 의해 손상되는 것을 줄일 수 있으며 허메틱 실링이 가능하지만 부품 및 설비 비용이 많이 드는 문제점이 있다. 한편, Sn-Pb 솔더링에 의한 실링 방법은 비교적 저렴한 가격에 허메틱 실링이 가능하지만 MEMS 공정에 있어서는 비교적 고온(약 183℃ 이상)에서 녹으며, 공정 중에 형성된 산화막으로 인한 웨팅(wetting) 불량이 실링 불량으로 이어지고 Pb 성분에 의한 환경문제가 야기된다.
좀더 구체적으로 종래 기술을 보면, 도 1은 미국 특허 5,550,398호에 개시된 반도체 소자 패키지에 관한 것이다. 여기서는, 금속층(102)을 갖는 광학 윈도우(101)를 솔더 프리폼(103)에 의해 금속 프레임(104)에 부착하여 세라믹 패키지와 같은 하우징(105)에 실링한다. 상기 솔더 프리폼(103)은 Au-Sn 재질로 제조된 것으로 가격이 비싸고, 오염 및 산화 방지를 위하여 적절한 클리닝을 해야 하는 번거로움이 있다.
또한, 상기 광학 윈도우(101)는 실링 중에 주입한 가스 분위기에서 솔더링하여 제작되고, 상기 하우징(105)에 코바르 링(Kovar ring)이 브레이징되며, 심용접이나 레이저 용접에 의해 상기 광학 윈도우(101)가 상기 하우징(105)에 실링된다. 이러한 공정은 매우 복잡하고, 제조 비용이 비싼 단점이 있다.
도 2는 미국 특허 6,046,074호에 개시된 것으로, 칩(c)이 형성된 기판(111)과 캡(116) 주위에 각각 솔더를 웨팅시킬 수 있는 제1 내지 제3 박막 실밴드(sealband)(112,113,114)를 순차적으로 증착한 다음, 상기 캡(116)과 상기 기판(111) 사이에 솔더(115)를 위치시키고 가열하여 실링한다. 상기 솔더(115)는 밴드 형태의 프리폼으로 제공되며, Sn-Pb 혹은 In, Ag, Sb, Bi 등의 합금인 Pb 프리 솔더(Pb free solder) 등으로 구성된다. 그런데, Pb 또는 Cd계 솔더 등은 환경오염문제를 야기하므로 현재는 Pb 프리 솔더가 각광을 받고 있으며 이 중 In이 약 156℃ 정도의 비교적 낮은 용융점을 가지며 이것에 Sn, Bi, Ag, Zn 등을 첨가한 합금도 약 118-170℃ 정도의 비교적 낮은 용융점을 가지고 연성이 우수하므로 MEMS 등과 같이 열에 약한 소자의 허메틱 실링의 재료로 적합하다.
그러나, 이러한 Pb 프리 솔더는 증착 후 또는 실링 공정 중에 산화가 잘 일어나므로 이를 제거하기 위하여 HCL 등의 강산으로 에칭하거나 건식 에칭을 해야 한다. 따라서, 제조 공정이 복잡해지는 단점이 있다. 또한, 에칭 후에 또다시 산화가 되는 것을 방지하기 위해 즉시 실링을 해야 하는 제조 공정상의 난점이 있으며, 에칭시 발생한 수분이나 기타 부산물에 의해 실링 후 소자에 결함이 발생될 수 있다. 더욱이, 실링 중에 고온으로 열을 가할 때 산화막이 형성되며 이로 인해 웨팅 불량 현상이 발생되고, 보이드(void) 또는 크랙(crack) 등이 생겨 결국 완전한 허메틱 실링이 불가능하게 된다.
또한, 산화막을 제거하기 위해 플럭스(flux)를 사용하기도 하지만, 이 플럭스는 산성 로진(acid rosin)으로 이루어져 있어 초소형 구조물의 Al 및 기타 부식성의 금속을 산화시켜 손상을 주게 되며 플럭스로 인해 생성된 부산물 때문에 점착 현상이 초래되기도 한다.
도 3에 예시된 미국 특허 6,062,461호는 MEMS 소자(121)가 형성된 웨이퍼(119) 상의 주변에 솔더 가능한 링(118)을 형성하고, 캡 웨이퍼(120)의 상면에 부분적으로 혹은 전면에 솔더 가능한 레이어(117)를 형성한다. 그런 다음, 상기 솔더 가능한 링(118)과 솔더 가능한 레이어(117)를 접합하여 저온에서 솔더링한다. 여기서, 상기 솔더 가능한 레이어(117)는 도금(plating), 증발법(evaporation), 스퍼터링 등의 방법으로 제작되며, Sn-Pb, In, Sn, Ag, Sb, Bi 등의 합금인 Pb 프리 솔더로 이루어진다. 여기서도, Pb 프리 솔더를 사용하므로 앞서 설명한 바와 같이 산화로 인한 문제가 해결되지 않고 과제로 남는다.
본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로, MEMS 소자에 있어 구조물의 점착을 유발하는 수분 침투와 산화를 방지하고, 소자 내부의 분위기를 일정하게 유지하여 소자의 신뢰성을 향상시킬 수 있는 저온의 산화 방지 허메틱 실링 방법을 제공하는데 그 목적이 있다.
도 1 내지 도 3은 종래에 따른 허메틱 실링 방법의 여러 가지 예를 나타낸 도면이다.
도 4는 본 발명에 따른 저온의 산화방지 허메틱 실링 방법을 설명하기 위한 도면이다.
도 5a 및 도 5b는 본 발명에 따른 저온의 산화방지 허메틱 실링 방법에 의한 실링 과정을 설명하기 위한 도면이다.
도 6은 본 발명에 따른 저온의 산화방지 허메틱 실링 방법을 웨이퍼 레벨로 구현한 도면이다.
<도면 중 주요 부분에 대한 부호의 설명>
1...패키지 베이스, 2...리드 프레임
4...소자, 5...접합층
6...웨팅층, 7...솔더층
8...제1 보호층, 9...메탈층
15...리드, 17...리드 웨이퍼
20...패키지 베이스 웨이퍼
상기 목적을 달성하기 위하여, 본 발명에 따른 저온의 산화 방지 허메틱 실링 방법은, 준비된 리드 프레임에 접합층, 웨팅층 및 솔더층을 증착하는 단계; 상기 솔더층 위에 산화 방지를 위한 제1 보호층을 증착하여 리드를 형성하는 단계; 소자가 배치되고, 상기 소자 주변에 메탈층과 제2 보호층이 형성된 패키지 베이스를 준비하는 단계; 상기 리드와 패키지 베이스를 조립하고 열을 가하여 실링하는 단계;를 포함하는 것을 특징으로 하다.
상기 리드 프레임은 글라스, 석영, Si, 세라믹, Kovar 등 중에 어느 하나로 형성된 것을 특징으로 한다.
상기 접합층은 Cr, Ti 또는 이들의 합금으로 이루어진 것을 특징으로 한다.
상기 웨팅층은 Ni, Cu 또는 이들의 합금으로 이루어진 것을 특징으로 한다.
상기 솔더층은 In, Sn, Bi, Ag, Zn 또는 이들의 합금으로 이루어진 것을 특징으로 한다.
상기 제1 보호층은 Au로 이루어진 것을 특징으로 한다.
상기 목적을 달성하기 위하여 본 발명에 따른 저온의 산화방지 허메틱 실링 방법은, 웨이퍼상에 접합층, 웨팅층, 솔더층을 적층하여 리드 웨이퍼를 형성하는 단계; 상기 솔더층에 산화 방지를 위한 제1 보호층을 증착하는 단계; 패키지 베이스 웨이퍼상에 움직이는 초소형 구조물 소자들을 제작하는 단계; 상기 패키지 베이스 웨이퍼상에 메탈층 및 제2 보호층을 증착하는 단계; 상기 리드 웨이퍼와 패키지 베이스 웨이퍼를 마주보게 조립하고 열을 가하여 상기 솔더층에 상기 제1 보호층이흡수되면서 실링되도록 하는 단계; 실링이 완료된 웨이퍼를 소자 단위로 다이싱하는 단계;를 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 저온의 산화 방지 허메틱 실링 방법에 대해 첨부 도면을 참조하여 상세히 설명한다.
도 4를 참조하면, 본 발명에 따른 저온의 산화 방지 허메틱 실링 방법은 소자(4)가 형성된 다이(3)가 배치된 패키지 베이스(1)를 형성하는 단계; 상기 패키지 베이스(1) 상부에 위치되어 캐비티(11)를 형성하게 될 리드(15)를 형성하는 단계; 상기 패키지 베이스(1)와 리드(15)를 실링하는 단계;를 포함한다.
상기 리드(15)는 리드 프레임(2)에 접합층(5)과, 웨팅층(6)을 증착하고, 실링온도에서 녹아 봉합제(sealant)로 작용함으로써 양쪽면에 접촉하는 층과의 사이에 밀봉성을 유지하도록 하는 솔더층(7), 증착 후 및 실링 공정 중에 상기 솔더층(7)의 산화를 방지하기 위한 제1 보호층(8)이 순차적으로 적층되어 제조된다. 상기 웨팅층(6)은 상기 솔더층(7)이 실링온도에서 용융될 때 상기 솔더층(7)을 웨팅시켜 그 양쪽에서 접촉되는 면과의 사이에 밀봉성이 유지되도록 하고, 솔더 성분의 확산을 방지한다.
상기 리드 프레임(2)은 글라스, 석영(quartz) 등과 같은 투명한 재질 혹은 Si, 세라믹, 코바르 등의 재질로 형성될 수 있으며, 상기 접합층(5)은 Cr 또는 Ti로 형성될 수 있다. 또한, 상기 웨팅층(6)은 Ni 또는 Cu로, 상기 솔더층(7)은 In과 Sn, Bi, Ag, Zn 또는 이들의 합금으로 이루어지는 것이 바람직하며, 상기 제1 보호층(8)은 Au로 형성된다. 또한, 상기 제1 보호층(8)은 1000Å 이하의 두께를 가지는것이 바람직하다.
상기 층(5)(6)(7)들의 적층 방법으로는 열 또는 e-빔 증발법, 스퍼터링, 전기도금, 무전해 증착, 스크린 프린팅 등을 이용할 수 있으며, 각 층의 산화를 방지하기 위해 고진공 장비에서 제작된다.
한편, 상기 패키지 베이스(1)에는 소자(4)가 형성된 칩다이(3)가 배치되고, 상기 칩다이(3) 주변의 상기 패키지 베이스(1)에 메탈층(9)과 산화 방지를 위한 제2 보호층(10)이 차례로 적층된다. 상기 메탈층(9)은 Cr, Ni 등으로 이루어지고, 상기 제2 보호층(10)은 Au로 이루어진 것이 바람직하다.
상기 패키지 베이스는 Al, AlN 및 LTCC(Low Temperature Co-fired Ceramic) 등의 재질 또는 Kovar, Alloy42 등의 금속, Si, 글라스 등으로 제조 가능하다.
상기와 같이 패키지 베이스(1)와 리드(15)가 준비된 후, 밀폐된 분위기의 오븐, 쳄버, 고온플레이트(hotplate), 퍼니스(furnace) 등에서 수소 또는 질소 등의 주입 가스로 서로 조립된다. 그런 다음, 공융 용융점 이상의 온도로 가열하고 적절한 압력(F)으로 압착하면 상기 솔더층(7)과 그 양면에 인접한 층과의 열적 화합물을 통하여 접착하게 되며, 적정한 시간 동안 가열한 후 냉각을 한다. 그러면, 상기 리드(15)와 패키지 베이스(1) 사이에 캐비티(11)가 형성되고, 실링이 완성된다.
상기 실시예에서 상기 제1 보호층(8)에 의한 산화 방지 기능은 다음과 같은 메카니즘에 의해 실현된다. 도 5a를 참조하면, 상기 리드프레임(2)의 상면에 예를 들어 적절한 두께의 Cr 접합층(5)과 Ni 웨팅층(6)을 증착한다. 그리고, In을 포함한 합금으로 된 솔더층(7) 위에 증착장비의 진공상태를 깨트리지 않고 Au로 된 상기 제1 보호층(8)을 증착하면 Au가 In과 반응하여 AuIn2화합물로 된 얇은 층(8')이 형성된다. 상기 얇은 층(8')은 상기 솔더층(7)의 산화를 방지하는 보호층의 기능을 하며 열적으로 안정한 화합물이다.
상기 얇은 층(8')이 형성된 리드(15)를 도 5b에 도시된 바와 같이 상기 패키지 베이스(1)에 조립한 후 상기 솔더층(7)의 용융점 이상의 온도로 가열하면 상기 솔더층(7)이 녹게 된다. 이때 상기 솔더층(7) 위에 형성된 AuIn2로 된 얇은 층(8')이 녹은 솔더층(7')에 의해 잘게 쪼개져 분리되면서 그레인(grain)(12') 들이 생성된다. 이 그레인(12')들은 상기 녹은 솔더층(7')안에 흡수되어 포함된다. 일반적으로 AuIn2의 용융점은 540℃ 정도이므로 저융점 솔더의 용융 온도에서는 녹지 않으며, 상기 솔더층(7')에 포함된 상태로 냉각되고, 상기 솔더층(7')은 그 양쪽면의 층 즉, 웨팅층(6)과 제2 보호층(10)들과 화합물을 만들며 결합하게 되어 허메틱 실링이 된다.
본 발명에서는 상기 제1 보호층(8')에서 Au-In 또는 Au-Sn계의 화합물이 형성됨으로써 산화 방지를 하게 되므로 별도의 플럭스를 사용하지 않고 산화방지를 할 수 있다.
더 나아가, 본 발명에 따른 허메틱 실링 방법은 웨이퍼 레벨로 실링하는 것이 가능하다. 도 6을 참조하면, 리드 웨이퍼(17)에 접합층(5), 웨팅층(6), 솔더층(7) 및 제1 보호층(8)을 차례로 증착하고, 적절한 식각 공정 또는 마스킹 공정 등을 통하여 패터닝한다. 또한, 패키지 베이스 웨이퍼(20)상에 움직이는 초소형구조물 소자(4)를 제작하고, 상기 소자(4) 주변의 베이스 웨이퍼(20)에 메탈층(9)과 제2 보호층(10)을 증착한다.
상기와 같이 형성된 리드 웨이퍼(17)와 패키지 베이스 웨이퍼(20)를 마주보게 조립하고 열을 가하여 실링한다. 여기서, 상기 제1 보호층(8)에 의한 산화 방지 기능은 상술한 바와 같다.
본 발명에서 사용되는 증착방법은 열 또는 e-빔 증발법, 스퍼터링, 전기 도금, 무전해 증착법, 스크린 프린팅 방법 등이 사용된다. 이 중에서 e-빔 증발법, 스퍼터링 등의 적층 공정은 비교적 두께 조절이 용이하며 진공 장비 안에서 적층되어 각 층들 간의 결합 상태가 양호하며 오염을 줄일 수 있다.
본 발명에 따른 저온의 산화방지 허메틱 실링 방법은 리드에 형성된 솔더층에 보호층을 적층하여 플럭스 없이 산화 방지를 할 수 있으며, 저온으로 실링할 수 있으므로 특히 MEMS 소자와 같이 열이나 수분, 기타 부산물에 취약한 소자에 적합하다. 또한, 이와 같이 접합을 하면 각 층들 사이의 결합 상태가 양호하고 오염을 줄일 수 있어 실링 후 수 ㎛ 정도의 균일하고 정교한 두께를 갖는 솔더 접합부를 얻을 수 있으며, 산화막의 형성을 방지하여 용융점의 상승을 막을 수 있으므로 일정한 온도에서 품질이 우수한 실링 공정을 수행할 수 있다.
더욱이, 본 발명에 따른 실링 방법은 웨이퍼 레벨의 베치 프로세스(batch process)가 가능하므로 저가격으로 균일한 품질 및 대량의 허메틱 실링이 가능한 이점이 있다.

Claims (8)

  1. 준비된 리드 프레임에 접합층, 웨팅층 및 솔더층을 증착하는 단계;
    상기 솔더층 위에 산화 방지를 위한 제1 보호층을 증착하여 리드를 형성하는 단계;
    소자가 배치되고, 상기 소자 주변에 메탈층과 제2 보호층이 형성된 패키지 베이스를 준비하는 단계;
    상기 리드와 패키지 베이스를 조립하고 열을 가하여 실링하는 단계;를 포함하는 것을 특징으로 하는 저온의 산화방지 허메틱 실링 방법.
  2. 제 1항에 있어서,
    상기 리드 프레임은 글라스, 석영, Si, 세라믹, Kovar 등 중에 어느 하나로 형성된 것을 특징으로 하는 저온의 산화방지 허메틱 실링 방법.
  3. 제 1항에 있어서,
    상기 접합층은 Cr, Ti 또는 이들의 합금으로 이루어진 것을 특징으로 하는 저온의 산화방지 허메틱 실링 방법.
  4. 제 1항에 있어서,
    상기 웨팅층은 Ni, Cu 또는 이들의 합금으로 이루어진 것을 특징으로 하는저온의 산화방지 허메틱 실링 방법.
  5. 제 1항에 있어서,
    상기 솔더층은 In, Sn, Bi, Ag, Zn 또는 이들의 합금으로 이루어진 것을 특징으로 하는 저온의 산화방지 허메틱 실링 방법.
  6. 제 1항에 있어서,
    상기 제1 보호층은 Au로 이루어진 것을 특징으로 하는 저온의 산화방지 허메틱 실링 방법.
  7. 웨이퍼상에 접합층, 웨팅층, 솔더층을 적층하여 리드 웨이퍼를 형성하는 단계;
    상기 솔더층에 산화 방지를 위한 제1 보호층을 증착하는 단계;
    패키지 베이스 웨이퍼상에 움직이는 초소형 구조물 소자들을 제작하는 단계;
    상기 패키지 베이스 웨이퍼상에 메탈층 및 제2 보호층을 증착하는 단계;
    상기 리드 웨이퍼와 패키지 베이스 웨이퍼를 마주보게 조립하고 열을 가하여 상기 솔더층에 상기 제1 보호층이 흡수되면서 실링되도록 하는 단계;
    실링이 완료된 웨이퍼를 소자 단위로 다이싱하는 단계;를 포함하는 것을 특징으로 하는 저온의 허메틱 실링 방법.
  8. 제 7항에 있어서,
    상기 제1 보호층은 Au로 이루어진 것을 특징으로 하는 저온의 허메틱 실링 방법.
KR10-2001-0076235A 2001-12-04 2001-12-04 저온의 산화방지 허메틱 실링 방법 KR100442830B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0076235A KR100442830B1 (ko) 2001-12-04 2001-12-04 저온의 산화방지 허메틱 실링 방법
US10/293,933 US7065867B2 (en) 2001-12-04 2002-11-14 Low temperature hermetic sealing method having passivation layer
JP2002351203A JP3864134B2 (ja) 2001-12-04 2002-12-03 低温の酸化防止ハーメチックシーリング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0076235A KR100442830B1 (ko) 2001-12-04 2001-12-04 저온의 산화방지 허메틱 실링 방법

Publications (2)

Publication Number Publication Date
KR20030045496A true KR20030045496A (ko) 2003-06-11
KR100442830B1 KR100442830B1 (ko) 2004-08-02

Family

ID=19716622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0076235A KR100442830B1 (ko) 2001-12-04 2001-12-04 저온의 산화방지 허메틱 실링 방법

Country Status (3)

Country Link
US (1) US7065867B2 (ko)
JP (1) JP3864134B2 (ko)
KR (1) KR100442830B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100620254B1 (ko) * 2004-05-27 2006-09-14 전자부품연구원 멤스 스위치 및 그 패키징 방법
KR100872114B1 (ko) * 2005-10-18 2008-12-05 삼성전기주식회사 멤스 모듈 패키지 및 패키징 방법
WO2009051440A3 (en) * 2007-10-19 2009-06-04 Sml Electronics Inc Bump structure with multiple layers and method of manufacture
KR100941446B1 (ko) * 2009-03-03 2010-02-11 주식회사 바른전자 복층 범프 구조물 및 그 제조 방법
WO2013025981A2 (en) * 2011-08-17 2013-02-21 Materion Advanced Materials Technologies & Services Inc. Selective plating of frame lid assembly
US8487437B2 (en) 2010-02-08 2013-07-16 Optopac Co., Ltd. Electronic device package and method for fabricating the same
KR20150123106A (ko) * 2014-04-24 2015-11-03 주식회사 스탠딩에그 캡 기판, 구조물 및 그 제조 방법

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100856610B1 (ko) * 2001-03-27 2008-09-03 가부시키가이샤 네오맥스 마테리아르 전자부품용 팩키지 및 그 제조방법
US20040140475A1 (en) * 2003-01-21 2004-07-22 United Test & Assembly Center Limited 3D MEMS/MOEMS package
US20040232535A1 (en) 2003-05-22 2004-11-25 Terry Tarn Microelectromechanical device packages with integral heaters
US20040256719A1 (en) * 2003-06-18 2004-12-23 Aptos Corporation MEMS micro-cap wafer level chip scale package
EP1517166B1 (en) * 2003-09-15 2015-10-21 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
US7303645B2 (en) * 2003-10-24 2007-12-04 Miradia Inc. Method and system for hermetically sealing packages for optics
TWI284398B (en) * 2004-03-26 2007-07-21 Xintec Inc Chip package structure and its wafer level package method
KR100594716B1 (ko) * 2004-07-27 2006-06-30 삼성전자주식회사 공동부를 구비한 캡 웨이퍼, 이를 이용한 반도체 칩, 및그 제조방법
US8124434B2 (en) * 2004-09-27 2012-02-28 Qualcomm Mems Technologies, Inc. Method and system for packaging a display
US20060076631A1 (en) * 2004-09-27 2006-04-13 Lauren Palmateer Method and system for providing MEMS device package with secondary seal
US20060076634A1 (en) 2004-09-27 2006-04-13 Lauren Palmateer Method and system for packaging MEMS devices with incorporated getter
US7259449B2 (en) 2004-09-27 2007-08-21 Idc, Llc Method and system for sealing a substrate
JP2006108162A (ja) * 2004-09-30 2006-04-20 Sumitomo Osaka Cement Co Ltd 気密封止方法及び該方法を用いた気密封止体、並びに該方法に用いる加熱装置
CN100452365C (zh) * 2004-11-05 2009-01-14 株式会社新王材料 气体密封用盖子及其制造方法、电子部件收容用封装件
US7482193B2 (en) * 2004-12-20 2009-01-27 Honeywell International Inc. Injection-molded package for MEMS inertial sensor
US7228177B2 (en) * 2005-04-26 2007-06-05 Medtronic, Inc. Chip level biostable interconnect for implantable medical devices
US7349140B2 (en) * 2005-05-31 2008-03-25 Miradia Inc. Triple alignment substrate method and structure for packaging devices
US7243833B2 (en) * 2005-06-30 2007-07-17 Intel Corporation Electrically-isolated interconnects and seal rings in packages using a solder preform
US8288211B2 (en) * 2005-08-26 2012-10-16 Innovative Micro Technology Wafer level hermetic bond using metal alloy with keeper layer
US8736081B2 (en) * 2005-08-26 2014-05-27 Innovative Micro Technology Wafer level hermetic bond using metal alloy with keeper layer
US7960208B2 (en) * 2005-08-26 2011-06-14 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature
US20070048887A1 (en) * 2005-08-26 2007-03-01 Innovative Micro Technology Wafer level hermetic bond using metal alloy
US7569926B2 (en) * 2005-08-26 2009-08-04 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature
US7582969B2 (en) * 2005-08-26 2009-09-01 Innovative Micro Technology Hermetic interconnect structure and method of manufacture
US20070114643A1 (en) * 2005-11-22 2007-05-24 Honeywell International Inc. Mems flip-chip packaging
US7491567B2 (en) * 2005-11-22 2009-02-17 Honeywell International Inc. MEMS device packaging methods
JP4816050B2 (ja) * 2005-12-13 2011-11-16 大日本印刷株式会社 センサーパッケージおよびその製造方法
JP4816049B2 (ja) * 2005-12-13 2011-11-16 大日本印刷株式会社 センサーパッケージおよびその製造方法
US7561334B2 (en) * 2005-12-20 2009-07-14 Qualcomm Mems Technologies, Inc. Method and apparatus for reducing back-glass deflection in an interferometric modulator display device
US7746537B2 (en) 2006-04-13 2010-06-29 Qualcomm Mems Technologies, Inc. MEMS devices and processes for packaging such devices
DE102006019080B3 (de) * 2006-04-25 2007-08-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Herstellungsverfahren für ein gehäustes Bauelement
EP2029473A2 (en) * 2006-06-21 2009-03-04 Qualcomm Incorporated Method for packaging an optical mems device
US20080006850A1 (en) * 2006-07-10 2008-01-10 Innovative Micro Technology System and method for forming through wafer vias using reverse pulse plating
DE102006032925B8 (de) * 2006-07-15 2008-11-06 Schott Ag Elektronische Baugruppe und Verfahren zur Verkapselung elektronischer Bauelemente und integrierter Schaltungen
US7675162B2 (en) * 2006-10-03 2010-03-09 Innovative Micro Technology Interconnect structure using through wafer vias and method of fabrication
US20100059244A1 (en) * 2007-03-05 2010-03-11 Kyocera Corporation Microstructure Apparatus and Method for Manufacturing Microstructure Apparatus
GB2451921A (en) * 2007-08-17 2009-02-18 Wolfson Microelectronics Plc MEMS package
US8431820B2 (en) * 2008-05-02 2013-04-30 Neomax Materials Co., Ltd. Hermetic sealing cap
US20100020382A1 (en) * 2008-07-22 2010-01-28 Qualcomm Mems Technologies, Inc. Spacer for mems device
JPWO2010021267A1 (ja) * 2008-08-21 2012-01-26 株式会社村田製作所 電子部品装置およびその製造方法
JP5522045B2 (ja) * 2008-08-21 2014-06-18 株式会社村田製作所 電子部品装置およびその製造方法
TWI361170B (en) * 2008-10-30 2012-04-01 Unimicron Technology Corp Cover component of micro-mechanical device and fabrication method thereof
TWI388038B (zh) * 2009-07-23 2013-03-01 Ind Tech Res Inst 感測元件結構與製造方法
US8379392B2 (en) 2009-10-23 2013-02-19 Qualcomm Mems Technologies, Inc. Light-based sealing and device packaging
US9254532B2 (en) 2009-12-30 2016-02-09 Intel Corporation Methods of fabricating low melting point solder reinforced sealant and structures formed thereby
JP5658898B2 (ja) * 2010-03-29 2015-01-28 株式会社日立製作所 ウェハ接合半導体装置の製造方法
TWI614816B (zh) * 2010-06-22 2018-02-11 美國亞德諾半導體公司 用以蝕刻及分割蓋晶圓之方法
KR101046502B1 (ko) * 2010-11-12 2011-07-04 주식회사 케이엠더블유 통신용 함체
US8975105B2 (en) * 2011-06-20 2015-03-10 Raytheon Company Hermetically sealed wafer packages
JP5649125B2 (ja) * 2011-07-01 2015-01-07 Ｎｅｃエンジニアリング株式会社 テープ貼付装置
US20130167482A1 (en) * 2011-09-08 2013-07-04 Advanced Numicro Systems, Inc. Vacuum sealing process of a mems package
CN102583218A (zh) * 2012-03-06 2012-07-18 华中科技大学 基于硅基的气密性封装外壳
JP6119108B2 (ja) * 2012-04-10 2017-04-26 セイコーエプソン株式会社 電子デバイス、電子機器、ベース基板の製造方法および電子デバイスの製造方法
WO2013187500A1 (ja) * 2012-06-15 2013-12-19 ランテクニカルサービス株式会社 電子素子の封止方法及び基板接合体
DE102012213548A1 (de) * 2012-08-01 2014-02-06 Robert Bosch Gmbh Bondpad zum Thermokompressionsbonden, Verfahren zum Herstellen eines Bondpads und Bauelement
US9162878B2 (en) * 2012-08-30 2015-10-20 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature and wetting layer
JP2014216782A (ja) * 2013-04-24 2014-11-17 小島プレス工業株式会社 マイク・カバー複合部材及びその製造方法
CN103682177B (zh) * 2013-12-16 2015-03-25 深圳市华星光电技术有限公司 柔性oled面板的制作方法
US20160181574A1 (en) * 2014-01-03 2016-06-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing flexible oled (organic light emitting diode) panel
WO2015138495A1 (en) * 2014-03-11 2015-09-17 Osram Sylvania Inc. Light converter assemblies with enhanced heat dissipation
US9688529B2 (en) * 2014-06-10 2017-06-27 Qorvo Us, Inc. Glass wafer assembly
JP6314690B2 (ja) * 2014-06-26 2018-04-25 株式会社島津製作所 真空容器の形成方法
US9334154B2 (en) 2014-08-11 2016-05-10 Raytheon Company Hermetically sealed package having stress reducing layer
US9731959B2 (en) * 2014-09-25 2017-08-15 Analog Devices, Inc. Integrated device packages having a MEMS die sealed in a cavity by a processor die and method of manufacturing the same
US10196745B2 (en) * 2014-10-31 2019-02-05 General Electric Company Lid and method for sealing a non-magnetic package
US10431509B2 (en) * 2014-10-31 2019-10-01 General Electric Company Non-magnetic package and method of manufacture
JP6387818B2 (ja) * 2014-12-11 2018-09-12 日立金属株式会社 気密封止用蓋材の製造方法
US9533878B2 (en) 2014-12-11 2017-01-03 Analog Devices, Inc. Low stress compact device packages
JP6499886B2 (ja) * 2015-03-11 2019-04-10 田中貴金属工業株式会社 電子部品封止用キャップ
CN104909327B (zh) * 2015-04-09 2017-03-08 上海新微技术研发中心有限公司 基于中间层键合的mems光学芯片的封装结构及封装方法
CN104891429A (zh) * 2015-04-17 2015-09-09 上海华虹宏力半导体制造有限公司 一种改善铝锗共晶键合工艺的方法
CN106542492A (zh) * 2015-09-23 2017-03-29 中芯国际集成电路制造(北京)有限公司 焊盘结构、焊环结构和mems器件的封装方法
US10407194B2 (en) 2016-06-21 2019-09-10 United States Of America As Represented By The Secretary Of The Navy Low temperature self-sealing vacuum packaging
JP6702213B2 (ja) * 2017-01-31 2020-05-27 信越化学工業株式会社 合成石英ガラスリッド用基材及び合成石英ガラスリッド並びにそれらの製造方法
WO2018147210A1 (ja) * 2017-02-07 2018-08-16 日本電気硝子株式会社 気密パッケージ
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
CN108046207A (zh) * 2017-12-12 2018-05-18 烟台艾睿光电科技有限公司 一种红外探测器及其内置加热器的陶瓷管壳
JP7131336B2 (ja) * 2018-11-29 2022-09-06 株式会社リコー 光偏向装置、距離測定装置、及び移動体
US11194059B2 (en) 2019-04-09 2021-12-07 The University Of Chicago Methods of fabricating vacuum housings with hermetic solder seals using capillary solder wicks
KR102328922B1 (ko) * 2019-05-27 2021-11-22 주식회사 아이디피 솔더볼을 이용한 캡 웨이퍼의 웨이퍼레벨 패키징 방법 및 캡 웨이퍼
US11296005B2 (en) 2019-09-24 2022-04-05 Analog Devices, Inc. Integrated device package including thermally conductive element and method of manufacturing same
KR102432233B1 (ko) * 2019-12-13 2022-08-16 한국과학기술원 멤스 패키지 및 그 제조방법
JP7460453B2 (ja) * 2020-06-08 2024-04-02 スタンレー電気株式会社 半導体発光装置
TWI799019B (zh) 2020-12-25 2023-04-11 日商闊斯泰股份有限公司 氧化矽構件及led裝置
CN113410125B (zh) * 2021-06-03 2023-06-16 抚州华成半导体科技有限公司 Oj型整流二极管酸洗工艺

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3610870A (en) * 1968-03-13 1971-10-05 Hitachi Ltd Method for sealing a semiconductor element
JPS63240051A (ja) 1987-03-27 1988-10-05 Nec Corp セラミツクキヤツプ
US5448014A (en) 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
US5550398A (en) * 1994-10-31 1996-08-27 Texas Instruments Incorporated Hermetic packaging with optical
US5744752A (en) * 1995-06-05 1998-04-28 International Business Machines Corporation Hermetic thin film metallized sealband for SCM and MCM-D modules
JPH0961271A (ja) * 1995-08-29 1997-03-07 Mitsubishi Electric Corp 半導体式センサ及びその製造方法
US5923995A (en) * 1997-04-18 1999-07-13 National Semiconductor Corporation Methods and apparatuses for singulation of microelectromechanical systems
US6062461A (en) * 1998-06-03 2000-05-16 Delphi Technologies, Inc. Process for bonding micromachined wafers using solder
DE19962231A1 (de) * 1999-12-22 2001-07-12 Infineon Technologies Ag Verfahren zur Herstellung mikromechanischer Strukturen
JP2003531475A (ja) 2000-02-02 2003-10-21 レイセオン・カンパニー 集積回路コンポーネントを備えたマイクロ電気機械システムデバイスの真空パッケージの製造

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100620254B1 (ko) * 2004-05-27 2006-09-14 전자부품연구원 멤스 스위치 및 그 패키징 방법
KR100872114B1 (ko) * 2005-10-18 2008-12-05 삼성전기주식회사 멤스 모듈 패키지 및 패키징 방법
WO2009051440A3 (en) * 2007-10-19 2009-06-04 Sml Electronics Inc Bump structure with multiple layers and method of manufacture
KR100908648B1 (ko) * 2007-10-19 2009-07-21 (주)에스엠엘전자 복층 범프 구조물 및 그 제조 방법
KR100941446B1 (ko) * 2009-03-03 2010-02-11 주식회사 바른전자 복층 범프 구조물 및 그 제조 방법
US8487437B2 (en) 2010-02-08 2013-07-16 Optopac Co., Ltd. Electronic device package and method for fabricating the same
WO2013025981A2 (en) * 2011-08-17 2013-02-21 Materion Advanced Materials Technologies & Services Inc. Selective plating of frame lid assembly
WO2013025981A3 (en) * 2011-08-17 2013-05-10 Materion Advanced Materials Technologies & Services Inc. Selective plating of frame lid assembly
KR20150123106A (ko) * 2014-04-24 2015-11-03 주식회사 스탠딩에그 캡 기판, 구조물 및 그 제조 방법

Also Published As

Publication number Publication date
US20030104651A1 (en) 2003-06-05
JP2003243550A (ja) 2003-08-29
JP3864134B2 (ja) 2006-12-27
KR100442830B1 (ko) 2004-08-02
US7065867B2 (en) 2006-06-27

Similar Documents

Publication Publication Date Title
KR100442830B1 (ko) 저온의 산화방지 허메틱 실링 방법
JP2943760B2 (ja) 光ファイバ導入部の気密封止方法及び気密封止構造
JP4766831B2 (ja) 電子部品の製造方法
KR100943370B1 (ko) 기능 소자 패키지
US7517712B2 (en) Wafer-level hermetic micro-device packages
JP4513513B2 (ja) 電子部品の製造方法
WO2004068189A2 (en) Hermetic window assemblies and frames
EP0335744B1 (en) Semiconducting device mounting
JP2009506565A (ja) ２つの要素を互いにシーリングまたは溶接する方法
US20060283917A1 (en) Method of soldering or brazing articles having surfaces that are difficult to bond
JP5227834B2 (ja) 機能素子パッケージの製造方法
TWI713990B (zh) 透光性材料構成之密封用蓋
JP7473877B2 (ja) 蓋部材の製造方法
JPWO2020012974A1 (ja) パッケージ、パッケージ製造方法、接合材付き蓋体、および接合材付き蓋体の製造方法
JPH03108361A (ja) 半導体集積回路装置
JP2002313973A (ja) 光通信用パッケージ
JP2012146707A (ja) パッケージ及びその製造方法
JP3324326B2 (ja) 半導体装置
JP4947925B2 (ja) 気密封止パッケージおよびその製造方法
JPH10294392A (ja) パッケージ部材
JP2010278236A (ja) 電子部品の製造方法
JP2010027434A (ja) 蛍光表示装置
JPH05190696A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140619

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150624

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160620

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170619

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180620

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 16