TWI799019B

TWI799019B - 氧化矽構件及led裝置

Info

Publication number: TWI799019B
Application number: TW110147656A
Authority: TW
Inventors: 宮本真太郎; 拉米什瓦勒普; 小林弘明; 横山優
Original assignee: 日商闊斯泰股份有限公司
Priority date: 2020-12-25
Filing date: 2021-12-20
Publication date: 2023-04-11
Also published as: TW202240940A; JP7439039B2; JP2022103102A

Abstract

本發明係關於一種氧化矽構件，其特徵在於：具備含有氧化矽玻璃之本體部，上述本體部具備與其他構件之其他構件接合部，於上述其他構件接合部，自上述本體部之側起依序設置基底層、中間層、及含有Au之表面層，且上述基底層之空隙率處於5%以上10%以下之範圍內，上述中間層之空隙率處於4%以上5%以下之範圍內，並且上述基底層之厚度處於20 nm以上100 nm以下之範圍內，上述中間層之厚度處於100 nm以上200 nm以下之範圍內。

Description

氧化矽構件及LED裝置

本發明係關於一種氧化矽構件及LED裝置，尤其關於一種適於紫外線LED(Light Emitting Diode，發光二極體)之頂蓋或透鏡等之氧化矽構件及使用該氧化矽構件之LED裝置。

一直以來，紫外線殺菌廣泛使用水銀燈，但因「關於水銀之水俁條約」生效，自2020年以後，水銀製品之製造及進出口受到限制。因此，作為目前所使用之水銀燈之壽命結束後之替代光源，紫外線LED、尤其是波長280 nm以下之深紫外線LED倍受關注。LED例如係被置於殼體之中，並由玻璃透鏡等密封後再使用。

例如，於專利文獻1中記載有一種發光模組，其係藉由含有AuSn(金錫)或AgSn(銀錫)等低熔點金屬材料之密封部，將含有氮化鋁等陶瓷之封裝基板與含有石英玻璃之窗構件接合而成。於窗構件之與封裝基板之接合部形成自接合部側起依序積層Ti(鈦)、Cu(銅)、Ni(鎳)、Au(金)而成之多層膜，且對封裝基板之與窗構件之接合部實施了金屬化處理。

又，例如於專利文獻2中記載有一種LED裝置，其係利用AuSn焊料將具有透鏡部及凸緣部之氧化矽玻璃製之本體部與氮化鋁製之殼體焊接而成。於與殼體之接合部即凸緣部，利用濕式鍍覆形成厚度0.5 μm之Cu層作為基底層，於其表面，利用濕式鍍覆形成有厚度0.5 μm之Au層，且於殼體之與本體部之接合部，形成有使Ni層及Au層依序成膜所得之殼體金屬化層。 [先前技術文獻] [專利文獻]

[專利文獻1]日本專利特開2017-59716號公報 [專利文獻2]日本專利特開2019-46826號公報

[發明所欲解決之問題]

然而，於先前技術中存在如下問題：於氧化矽玻璃製之構件與陶瓷製之構件之接合部中，Ti、Cu、Ni、Au等金屬緻密地成膜於氧化矽玻璃製之構件之表面，故而在與陶瓷製之構件接合時會因氧化矽玻璃與金屬之熱膨脹率不同而產生由熱所致之應力。因此，有對氧化矽玻璃產生負載而使構件破損之虞。

本發明係基於此種問題而完成者，目的在於提供一種能夠抑制破損並且良好地進行接合之氧化矽構件及使用該氧化矽構件之LED裝置。 [解決問題之技術手段]

本發明之氧化矽構件具備含有氧化矽玻璃之本體部，上述本體部具有與其他構件之其他構件接合部，於上述其他構件接合部，自本體部之側起依序設置基底層、中間層、及含有Au之表面層，且基底層之空隙率處於5%以上10%以下之範圍內，中間層之空隙率處於4%以上5%以下之範圍內，並且基底層之厚度處於20 nm以上100 nm以下之範圍內，中間層之厚度處於100 nm以上200 nm以下之範圍內。

本發明之LED裝置具備：LED；基本構件，其支持LED；及本發明之氧化矽構件，其以覆蓋LED之方式與基本構件接合；基本構件具有與氧化矽構件之氧化矽構件接合部，於上述氧化矽構件接合部形成有金屬化層，該金屬化層於表面具有含有Au之第1層，且基本構件之氧化矽構件接合部與氧化矽構件之其他構件接合部藉由含有AuSn焊料之焊料層相接合。 [發明之效果]

根據本發明之氧化矽構件，於含有氧化矽玻璃之本體部之其他構件接合部設置基底層、中間層、及含有Au之表面層，且將基底層之空隙率設為5%以上10%以下，將中間層之空隙率設為4%以上5%以下，故而藉由控制空隙率，可緩和本體部與其他構件接合時所產生之應力，抑制本體部之破損，並且將本體部與其他構件牢固地接合，保證氣密性。又，若將基底層之厚度設為20 nm以上100 nm以下，則可確保密接性並且緩和內部應力。進而，若將中間層之厚度設為100 nm以上200 nm以下，則可保持作為防止焊料之Sn原子擴散之障壁層之效果，並且緩和內部應力。

又，若使基底層之空隙率大於中間層之空隙率，則可減少應力負擔並且提昇基底層與中間層之密接力，從而可更有效地緩和應力並且保證氣密性。

進而，若將表面層之空隙率設為0.1%以上0.5%以下，將表面層之厚度設為150 nm以上500 nm以下，則可抑制內部應力變大，並且藉由焊料將本體部與其他構件牢固地接著。

此外，若使基底層包含Cr(鉻)層及Ti層中之至少1層，則可提昇與含有氧化矽玻璃之本體部之密接性。又，若使中間層包含Ni層及Ti層中之至少1層，則可抑制焊料中所含有之Sn原子滲入至基底層，從而抑制其他構件接合部與基底層之密接力劣化。

此外，又，藉由將由截線法獲得之上述基底層之平均粒徑設為較佳為40 nm以上80 nm以下之範圍內，將由截線法獲得之上述中間層之平均粒徑設為較佳為50 nm以上70 nm以下之範圍內，將由截線法獲得之上述表面層之平均粒徑設為較佳為50 nm以上70 nm以下之範圍內，可出現適度空隙，使楊氏模數下降至特定範圍內，故而各層易變形，可緩和成膜時所產生之內部應力。

根據本發明之LED裝置，使用本發明之氧化矽構件，且於基本構件之氧化矽構件接合部形成金屬化層，該金屬化層於表面具有含有Au之第1層，且藉由含有AuSn焊料之焊料層將基本構件之氧化矽構件接合部與氧化矽構件之其他構件接合部接合，故而可良好地進行接合。

以下，參照圖式對本發明之實施方式詳細地進行說明。

(第1實施方式) 圖1係表示作為第1實施方式之氧化矽構件之LED用透鏡10之構成者，(A)表示剖面構成，(B)表示自下側觀察到之構成。圖2係表示使用LED用透鏡10之LED裝置20之剖面結構者，(A)表示整體構成，(B)將(A)中所示之虛線部分放大表示。

該LED用透鏡10具備含有氧化矽玻璃之本體部11。本體部11例如具有半球體狀透鏡部11A、及設置於透鏡部11A之平面側周緣部之凸緣部11B。該LED用透鏡10例如於LED裝置20中使用。

LED裝置20例如具備LED用透鏡10、LED21、及支持LED21之基本構件22，LED用透鏡10係以覆蓋LED21之方式配設於基本構件22。於基本構件22例如設置有供配設LED21之凹部23，且於凹部23之上部例如設置有用以配設LED用透鏡10之階差部24。LED用透鏡10例如配設為凸緣部11B抵接於階差部24，從而將凸緣部11B之底面與階差部24之上表面相接合。即，LED用透鏡10中之凸緣部11B之底面係與作為其他構件之基本構件22之其他構件接合部11C，基本構件22中之階差部24之上表面成為與作為氧化矽構件之LED用透鏡10之氧化矽構件接合部。

LED用透鏡10之凸緣部11B之底面與基本構件22之階差部24之上表面例如由焊料層25焊接而接合。其目的在於高氣密性地密封。作為焊料層25之材料，較佳為AuSn焊料。又，於階差部24之上表面，較佳為形成有金屬化層26以提昇與焊料之潤濕性。金屬化層26例如較佳為於表面具有含有Au之第1層，且較佳為於第1層與階差部24之間具有Ni層。

於LED用透鏡10之凸緣部11B之底面即其他構件接合部11C，自本體部11之側起依序設置有基底層12、中間層13、及含有Au之表面層14。由於氧化矽玻璃不易被焊料潤濕，故而其目的在於將表面金屬化來改善與焊料之相容性。尤其是，Au會與AuSn焊料發生反應而合金化，形成Au ₅Sn、AuSn、AuSn ₂、AuSn ₄等金屬間化合物，故而藉由使表面層14含有Au，可提高與焊料之相容性。再者，於圖1(B)中，對設置有基底層12、中間層13、及表面層14之區域標註點來進行表示。

基底層12係用以提昇與氧化矽玻璃之密接性而抑制剝離者。基底層12例如含有金屬，可由1層構成，亦可由積層之複數層構成。基底層12較佳為包含Cr層及Ti層中之至少1層，例如較佳為由Cr層、Ti層、或積層Cr層及Ti層而成之複數層構成。其原因在於，Cr及Ti可獲得與氧化矽玻璃良好之密接性。

中間層13係用以抑制焊料層25中所含有之Sn原子滲入至基底層12，從而抑制其他構件接合部11C與基底層12之密接力劣化者。中間層13例如含有金屬，可由1層構成，亦可由積層之複數層構成。中間層13較佳為包含Ni層及Ti層中之至少1層，例如較佳為由Ni層、Ti層、或積層Ni層及Ti層而成之複數層構成。其原因在於，Ni及Ti之抑制Sn原子滲入至基底層12之效果顯著。

基底層12之空隙率較佳為處於5%以上10%以下之範圍內，中間層13之空隙率較佳為處於4%以上5%以下之範圍內。其目的在於，藉由控制空隙率(膜密度)，減少因氧化矽玻璃與金屬之熱膨脹率之差異而於本體部11與基本構件22接合時所產生之內部應力。若基底層12之空隙率未達5%，則無法充分緩和應力，本體部11之表面易破損。另一方面，若基底層12之空隙率超過10%，則本體部11與基本構件22之密接力不足，接合時會發生剝離，故而無法保證氣密性，難以獲得良好接著。

又，若中間層13之空隙率未達4%，則無法充分緩和應力，會影響本體部11之破損。若中間層13之空隙率超過5%，則存在因基底層12與中間層13之密接力不足，導致將本體部11與基本構件22接合時基底層12與中間層13之界面剝離之情況。進而，認為於焊接時，焊料之Sn原子易擴散至中間層13及基底層12，促進其他構件接合部11C與基底層12之接合界面之劣化，導致LED裝置20之壽命縮短。

基底層12之厚度較佳為處於20 nm以上100 nm以下之範圍內。其原因在，若基底層12之厚度未達20 nm，則空隙率較高，故而會因與其他構件接合部11C之密接性不足，導致與基本構件22接合時易剝離。又，其原因在於，若基底層12之厚度超過100 nm，則內部應力變大，本體部11易破損。中間層13之厚度較佳為處於100 nm以上200 nm以下之範圍內。其原因在於，若中間層13之厚度未達100 nm，則作為防止焊料之Sn原子擴散之障壁層之效果下降，若超過200 nm，則內部應力變大，本體部11易破損。又，其原因在於，若中間層13之厚度超過200 nm，則成膜後冷卻時中間層13易收縮而產生龜裂。

基底層12之空隙率較佳為大於中間層13之空隙率。其原因在於，藉由增大基底層12之空隙率，可獲得減少對本體部11之應力負擔之效果，藉由使中間層13之空隙率小於基底層12之空隙率，可減少應力負擔並且提昇基底層12與中間層13之密接力，故而可更有效地緩和應力並且保證氣密性。

表面層14之空隙率較佳為處於0.1%以上0.5%以下之範圍內。其原因在於，可藉由焊料層25，將形成於階差部24之金屬化層26與表面層14更牢固地接著。再者，基底層12、中間層13、及表面層14之空隙率例如可於利用真空蒸鍍法或濺鍍法等進行成膜時，調整壓力或輸入功率來加以控制。

表面層14之厚度較佳為處於150 nm以上500 nm以下之範圍內。藉由將表面層14之厚度設為150 nm以上，焊接時焊料之Sn原子擴散至表面層14使表面層14整體合金化，藉此可防止表面層14之接合強度下降。其結果，可提高本體部11與基本構件22之接合強度，防止剝離，延長LED裝置20之壽命。藉由將表面層14之厚度設為500 nm以下，可減少內部應力，防止發生斷裂。藉此，可防止如下情況：因上述斷裂部所引起之Sn原子之擴散進展、焊料之濃度下降所引起之熔點上升，導致焊料不易熔化，難以接合。再者，各層之厚度例如可藉由利用FE-SEM(Field Emission Scanning Electron Microscopy，場發射掃描電子顯微鏡)裝置觀察並測定各層之剖面組織而獲得。

又，本發明中之空隙率意指對基底層12、中間層13、或表面層14之上表面進行拍攝並基於所獲得之影像，將空隙部分之總面積除以整體面積所得之二維空隙率。具體而言，例如可藉由如下方法來計算出空隙率，即，利用日立高新技術(股)製造之FE-SEM裝置(S-4800)對基底層12、中間層13、或表面層14之上表面進行拍攝，並使用程式語言Python，利用影像處理模組之OpenCV對所拍攝之影像進行空隙部分之2值化。此時，將影像中對比度大幅變化之部分判斷為氣孔。基底層12或中間層13之上表面例如係藉由蝕刻等去除表面層14及中間層13或表面層14，使基底層12及中間層13露出於表面後進行拍攝。

由截線法獲得之基底層12之平均粒徑較佳為處於40 nm以上80 nm以下之範圍內，由截線法獲得之中間層13之平均粒徑較佳為處於50 nm以上70 nm以下之範圍內，由截線法獲得之表面層14之平均粒徑較佳為處於50 nm以上70 nm以下之範圍內。藉由將平均粒徑設為該範圍內，可使各層出現適度空隙，使楊氏模數下降至特定範圍內，故而各層易變形，可緩和成膜時所產生之內部應力。又，基底層12之楊氏模數較佳為處於構成基底層12之材料塊體之楊氏模數的30%以上70%以下之範圍內，中間層13之楊氏模數較佳為處於構成中間層13之材料塊體之楊氏模數的40%以上80%以下之範圍內，表面層14之楊氏模數較佳為處於20 GPa以上60 GPa以下之範圍內。

再者，於本發明中，由截線法獲得之平均粒徑意指於基底層12、中間層13、或表面層14之上表面觀察到之利用依據ISO13383-1：2012之截線法而測定之平均粒徑。具體而言，例如利用日立高新技術(股)製造之FE-SEM裝置(S-4800)對基底層12、中間層13、或表面層14之上表面進行拍攝，於所拍攝之影像中劃10條直線，對直線上之粒子進行計數，將直線長度除以個數來計算出粒徑。基底層12或中間層13之上表面例如係藉由蝕刻等去除表面層14及中間層13或表面層14，使基底層12及中間層13露出於表面後進行觀察。

基底層12、中間層13、或表面層14之楊氏模數例如係使用表面聲波法(依據DIN(德國標準協會)標準50992-1)，該表面聲波法係用壓電元件測定向試樣照射脈衝雷射(波長337 nm)而激發之表面聲波，並根據分散曲線來計算楊氏模數。基底層12或中間層13係藉由蝕刻等去除表面層14及中間層13或表面層14，使基底層12及中間層13露出於表面後進行測定。

再者，於基底層12或中間層13由複數層構成之情形時，基底層12或中間層13之楊氏模數係針對構成基底層12或中間層13之每一層來進行判斷。即，關於基底層12，較佳為構成基底層12之各層之楊氏模數均處於構成該層之材料塊體之楊氏模數的30%以上70%以下之範圍內，關於中間層13，較佳為構成中間層13之各層之楊氏模數均處於構成該層之材料塊體之楊氏模數的40%以上80%以下之範圍內。

該LED用透鏡10例如可藉由如下方法製造。首先，藉由氧化矽玻璃形成本體部11。例如，利用凝膠注模成型法使氧化矽粉成形，並進行燒結而形成本體部11。繼而，於凸緣部11B之底面之至少一部分即其他構件接合部11C，依序積層基底層12、中間層13、及表面層14。於基底層12、中間層13、及表面層14之成膜中，例如使用真空蒸鍍法或濺鍍法，將壓力適當調整於例如0.5 Pa至3.0 Pa之範圍內，將輸入功率適當調整於例如50 W至200 W之範圍內，藉此調整各層之空隙率。

又，該LED用透鏡10例如係藉由焊料層25而與基本構件22接合。例如，於基本構件22之形成有金屬化層26之階差部24之上配置帶狀焊料，於其上抵接凸緣部11B之形成有基底層12、中間層13及表面層14之其他構件接合部11C而配設LED用透鏡10，並於無氧環境下進行加熱熔融而焊接。

如此，根據本實施方式，於含有氧化矽玻璃之本體部11之其他構件接合部11C設置基底層12、中間層13、及含有Au之表面層14，且將基底層12之空隙率設為5%以上10%以下，將中間層13之空隙率設為4%以上5%以下，故而可緩和本體部11與基本構件22接合時所產生之應力，抑制本體部11之破損，並且將本體部11與基本構件22牢固地接合，保證氣密性。又，若將基底層12之厚度設為20 nm以上100 nm以下，則可確保密接性並且緩和內部應力。進而，若將中間層13之厚度設為100 nm以上200 nm以下，則可保持作為防止焊料之Sn原子擴散之障壁層之效果，並且緩和內部應力。

又，若使基底層12之空隙率大於中間層13之空隙率，則可減少應力負擔並且提昇基底層12與中間層13之密接力，從而可更有效地緩和應力並且保證氣密性。

進而，若將表面層14之空隙率設為0.1%以上0.5%以下，將表面層14之厚度設為150 nm以上500 nm以下，則可抑制內部應力變大，並且藉由焊料將本體部11與基本構件22牢固地接著。

此外，若使基底層12包含Cr層及Ti層中之至少1層，則可提昇與含有氧化矽玻璃之本體部11之密接性。又，若使中間層13包含Ni層及Ti層中之至少1層，則可抑制焊料中所含有之Sn原子滲入至基底層12，從而抑制其他構件接合部11C與基底層12之密接力劣化。

此外，又，藉由將由截線法獲得之上述基底層12之平均粒徑設為較佳為40 nm以上80 nm以下之範圍內，將由截線法獲得之上述中間層13之平均粒徑設為較佳為50 nm以上70 nm以下之範圍內，將由截線法獲得之上述表面層14之平均粒徑設為較佳為50 nm以上70 nm以下之範圍內，可出現適度空隙，使楊氏模數下降至特定範圍內，故而各層易變形，可緩和成膜時所產生之內部應力。

(第2實施方式) 圖3係表示作為第2實施方式之氧化矽構件之LED用頂蓋30之構成者，(A)表示剖面構成，(B)表示自下側觀察到之構成。該LED用頂蓋30與第1實施方式中說明之LED用透鏡10除了本體部31之形狀不同以外，其他部分具有相同之構成。因此，對相同構成要素標註相同符號，並且對相對應之構成要素標註將十位改成''3''後之符號，省略其詳細說明。

本體部31含有氧化矽玻璃，例如具有一端密封圓筒狀之頂蓋部31A、及設置於頂蓋部31A之開口端部之凸緣部31B。該凸緣部31B係對應於第1實施方式中之凸緣部11B者，與第1實施方式同樣地配設於基本構件22之階差部24，凸緣部31B之底面與階差部24之上表面相接合(參照圖2)。即，於該LED用頂蓋30，凸緣部31B之底面成為與作為其他構件之基本構件22之其他構件接合部31C。於LED用頂蓋30之凸緣部31B之底面即其他構件接合部31C，與第1實施方式同樣地自本體部31之側起依序設置有基底層12、中間層13、及含有Au之表面層14。於圖3(B)中，對設置有基底層12、中間層13、及表面層14之區域標註點來進行表示。

該LED用頂蓋30能夠以與第1實施方式中說明之LED用透鏡10相同之方式進行製造，且能夠以相同方式使用。又，可獲得相同效果。 [實施例]

(實施例1) 製作如圖1所示之LED用透鏡10。首先，利用凝膠注模成型法使氧化矽粉成形，並進行焙燒而製作具有透鏡直徑ϕ3 mm、透鏡高度1.5 mm之半球體狀透鏡部11A、及凸緣直徑3.5×3.5 mm、凸緣厚度0.5 mm之四邊形凸緣部11B之氧化矽玻璃製之本體部11。繼而，於凸緣部11B之底面依序成膜厚度50 nm之Cr層作為基底層12、厚度150 nm之Ni層作為中間層13、厚度300 nm之Au層作為表面層14。基底層12、中間層13、及表面層14之成膜係利用濺鍍裝置，自1 Pa～3 Pa之範圍內適當設定壓力條件，且自120 W～160 W之範圍內適當設定輸入功率來進行。繼而，將感光性抗蝕劑塗佈於凸緣部11B之底面所成膜之基底層12、中間層13、及表面層14之上，並利用光微影法成形為外徑3.3 mm×3.3 mm、內徑2.7 mm×2.7 mm之框狀圖案。

對所製作之LED用透鏡10測定基底層12、中間層13、及表面層14之空隙率。測定時，使用日立高新技術(股)製造之FE-SEM裝置(S-4800)，以施加電壓5 kV、10萬倍之放大率拍攝各層之表面影像。空隙率(%)係使用程式語言Python，利用影像處理模組之OpenCV對所拍攝之影像進行空隙部分之2值化，將空隙部分之總面積除以整體面積後乘以100而計算出。此時，將對比度大幅變化之部分判斷為氣孔。又，於拍攝中間層13之表面時，於藥液為AURUM-314(關東化學(股)製造)、溫度為常溫、時間為5分鐘之條件下蝕刻表面層14，使中間層13成為最表面後再進行拍攝。於拍攝基底層12之表面時，以上述方式蝕刻去除表面層14後，於藥液為混合酸Cu-02(關東化學(股)製造)、溫度為常溫、時間為10分鐘之條件下蝕刻中間層13，使基底層12成為最表面後再進行拍攝。

圖4中表示基底層12之(A)SEM影像、(B)處理影像、(C)空隙部分之影像。圖5中表示中間層13之(A)SEM影像、(B)處理影像、(C)空隙部分之影像。圖6中表示表面層14之(A)SEM影像、(B)處理影像、(C)空隙部分之影像。如圖4至圖6所示，確認到於基底層12、中間層13、及表面層14分別存在空隙。又，關於空隙率，基底層12為9.5%，中間層13為4.6%，表面層14為0.2%。

又，測定由截線法獲得之基底層12、中間層13、及表面層14之平均粒徑。測定時，使用日立高新技術(股)製造之FE-SEM裝置(S-4800)拍攝各層之上表面，並依據ISO13383-1：2012來計算出。其結果，關於由截線法獲得之平均粒徑，基底層12為63 nm，中間層13為58 nm，表面層14為62 nm。

進而，測定基底層12、中間層13、及表面層14之楊氏模數。測定係藉由表面聲波法(依據DIN(德國標準協會)標準50992-1)來進行，該表面聲波法係用壓電元件測定向各層之上表面照射脈衝雷射(波長337 nm)而激發之表面聲波，並根據分散曲線來計算楊氏模數。其結果，基底層12之楊氏模數為構成基底層12之材料即Cr塊體之楊氏模數之50%，中間層13之楊氏模數為構成中間層13之材料即Ni塊體之楊氏模數之60%，表面層14之楊氏模數為40 GPa。

繼而，準備如圖2所示之氮化鋁製之基本構件22。於基本構件22之階差部24形成有金屬化層26，該金屬化層26於表面具有含有Au之第1層，且於第1層與階差部24之間具有Ni層。其後，將外徑3.2 mm×3.2 mm、內徑2.8 mm×2.8 mm、厚度20 μm之框狀AuSn焊料插入至本體部11之凸緣部11B與基本構件22之階差部24之間，並於溫度300℃、壓力0.5 MPa、30秒之加壓條件下進行接合，獲得LED裝置20。製作10個LED裝置20，結果於全部10個LED裝置20中，LED用透鏡10均未發現破損。又，為了確認LED裝置20之氣密性即本體部11與基本構件22之密接性，進行FLORINERT試驗(通常為粗漏試驗)，確認到對於全部10個LED裝置20均未發現洩漏，氣密性得以保持。再者，上述FLORINERT試驗係依照MIL(military，美軍)標準(MIL-STD-883)中規定之氣密性試驗方法者，且係藉由如下方法來評估上述氣密性，即，於容器中貯存沸點較高且黏性較低之稱作FLORINERT(美國3M公司商標)之氟氯碳化物系液體，將試樣於加熱至125℃之FLORINERT中浸漬1分鐘，觀察有無氣泡洩漏自試樣中產生。

(比較例1) 以與實施例1相同之方式製作本體部11後，利用真空蒸鍍裝置於凸緣部11B之底面依序成膜空隙率0.1%之Cr層作為基底層12、空隙率0.1%之Ni層作為中間層13、空隙率0.05%之Au層作為表面層14，並以與實施例1相同之方式成形為框狀圖案。各層之厚度設為與實施例1相同，並以與實施例1相同之方式測定各層之空隙率。繼而，以與實施例1相同之方式將所製作之LED用透鏡10與氮化鋁製之基本構件22接合，從而製作LED裝置20。製作10個LED裝置20，結果10個中有8個自凸緣部11B之外徑出現龜裂，發現破損。

(比較例2) 以與實施例1相同之方式製作本體部11後，使用濺鍍裝置於凸緣部11B之底面，以與實施例1相同之厚度依序成膜Cr層作為基底層12、Ni層作為中間層13、Au層作為表面層14，並以與實施例1相同之方式成形為框狀圖案。此時，藉由增加濺鍍裝置之壓力並且降低輸出，提高各層之空隙率。以與實施例1相同之方式測定各層之空隙率，結果基底層12為25%，中間層13為25%，表面層14為5%。繼而，以與實施例1相同之方式將所製作之LED用透鏡10與氮化鋁製之基本構件22接合，從而製作LED裝置20。製作10個LED裝置20，結果於全部10個LED裝置20中，LED用透鏡10均未發現破損。又，藉由FLORINERT試驗確認LED裝置20之氣密性即本體部11與基本構件22之密接性，結果10個中有6個發現洩漏。用手拉拽發現洩漏之LED裝置20，結果LED用透鏡10與基本構件22容易剝離。又，對剩餘4個LED裝置20亦進行使用試驗，結果於使用過程中LED用透鏡10自基本構件22剝離。即，可知接合狀態較差。

(實施例1與比較例1、2之比較) 根據實施例1、比較例1、比較例2之結果可知，若基底層12及中間層13之空隙率較小，則無法充分緩和應力，會導致LED用透鏡10破損。又可知，若基底層12及中間層13之空隙率較大，則無法以較高之氣密性將LED用透鏡10與基本構件22良好地接合。

(比較例3) 以與實施例1相同之方式製作本體部11，於凸緣部11B之底面成膜基底層12、中間層13、及表面層14，並成形為框狀圖案。此時，將基底層12之厚度設為300 nm，將中間層13之厚度設為500 nm，將表面層14之厚度設為800 nm。各層之空隙率與實施例1相同。繼而，以與實施例1相同之方式將所製作之LED用透鏡10與氮化鋁製之基本構件22接合，從而製作LED裝置20。製作10個LED裝置20，結果10個中有7個自凸緣部11B之外徑出現龜裂，發現破損。

(比較例4) 以與實施例1相同之方式製作本體部11，於凸緣部11B之底面成膜基底層12、中間層13、及表面層14，並成形為框狀圖案。此時，將基底層12之厚度設為10 nm，將中間層13之厚度設為50 nm，將表面層14之厚度設為100 nm。各層之空隙率與實施例1相同。繼而，以與實施例1相同之方式將所製作之LED用透鏡10與氮化鋁製之基本構件22接合，從而製作LED裝置20。製作10個LED裝置20，結果於全部10個LED裝置20中，LED用透鏡10均未發現破損。又，藉由FLORINERT試驗確認LED裝置20之氣密性即本體部11與基本構件22之密接性，結果10個中10個均發現洩漏。用手拉拽發現洩漏之LED裝置20，結果LED用透鏡10與基本構件22容易剝離，從而可知接合狀態較差。

(實施例1與比較例3、4之比較) 根據實施例1、比較例3、比較例4之結果可知，若基底層12、中間層13、及表面層14之厚度較厚，則無法充分緩和應力，會導致LED用透鏡10破損。又可知，若基底層12、中間層13、及表面層14之厚度較薄，則無法以較高之氣密性將LED用透鏡10與基本構件22良好地接合。

以上列舉了實施方式對本發明進行說明，但本發明並不限定於上述實施方式，可進行各種變化。例如，於上述實施方式中，作為氧化矽構件，列舉了作為光源用構件之LED用透鏡10及LED用頂蓋30進行說明，但亦可適用於其他光源用構件。又，亦可適用於光學機器用之光學窗或晶體振子之蓋體等其他氧化矽構件，而不限於光源用構件。

進而，於上述實施方式中，對LED用透鏡10及LED用頂蓋30之構成具體地進行了說明，但亦可具有其他構成。例如，於上述實施方式及實施例中，對凸緣部11B、31B之外周形狀為正方形之情形進行了說明，但亦可為圓形，還可為正方形以外之多邊形。又，亦可不設置凸緣部11B、31B。於該情形時，例如可將透鏡部11A之平面部之周緣部、或頂蓋部31A之開口端部作為其他構件接合部11C、31C。進而，於上述實施方式及實施例中，對透鏡部11A之形狀為半球狀之情形進行了說明，但亦可為非球面或半橢圓形等半球(球面)以外之形狀。

此外，於上述實施方式及實施例中，對基本構件22之構成具體地進行了說明，但亦可具有其他構成。例如，於上述實施方式及實施例中，對在平板之一面設置有供配設LED21之凹部23之情形進行了說明，但亦可於未形成有凹部23之平板之上配設LED21，又，亦可設為殼體狀。

以上對本發明之較佳實施方式進行了說明，但本發明並不限於上述實施方式，可在申請專利範圍所記載之範圍內進行各種設計變更。本申請係基於2020年12月25日申請之日本專利申請2020-217879及2021年10月22日申請之日本專利申請2021-172818者，且將其內容作為參照併入本文。 [產業上之可利用性]

本發明尤其可用於光源用構件等。

10:LED用透鏡 11:本體部 11A:透鏡部 11B:凸緣部 11C:其他構件接合部 12:基底層 13:中間層 14:表面層 20:LED裝置 21:LED 22:基本構件 23:凹部 24:階差部 25:焊料層 26:金屬化層 30:LED用頂蓋 31:本體部 31A:頂蓋部 31B:凸緣部 31C:其他構件接合部

圖1(A)、(B)係表示作為本發明之第1實施方式之氧化矽構件之LED用透鏡之構成的圖。圖2(A)、(B)係表示使用如圖1所示之LED用透鏡之LED裝置之構成的剖視圖。圖3(A)、(B)係表示作為本發明之第2實施方式之氧化矽構件之LED用頂蓋之構成的圖。圖4(A)～(C)係表示實施例1中之基底層之粒子狀態之影像圖。圖5(A)～(C)係表示實施例1中之中間層之粒子狀態之影像圖。圖6(A)～(C)係表示實施例1中之表面層之粒子狀態之影像圖。

10:LED用透鏡

11:本體部

11A:透鏡部

11B:凸緣部

11C:其他構件接合部

12:基底層

13:中間層

14:表面層

Claims

一種氧化矽構件，其特徵在於：具備含有氧化矽玻璃之本體部，上述本體部具有與其他構件之其他構件接合部，於上述其他構件接合部，自上述本體部之側起依序設置基底層、中間層、及含有Au之表面層，且上述基底層之空隙率處於5%以上10%以下之範圍內，上述中間層之空隙率處於4%以上5%以下之範圍內，並且上述基底層之厚度處於20nm以上100nm以下之範圍內，上述中間層之厚度處於100nm以上200nm以下之範圍內。
如請求項1之氧化矽構件，其中上述基底層之空隙率大於上述中間層之空隙率。
如請求項2之氧化矽構件，其中上述表面層之空隙率處於0.1%以上0.5%以下之範圍內，上述表面層之厚度處於150nm以上500nm以下之範圍內。
如請求項3之氧化矽構件，其中上述基底層包含Cr層及Ti層中之至少1層，且上述中間層包含Ni層及Ti層中之至少1層。
如請求項1至4中任一項之氧化矽構件，其中由截線法獲得之上述基底層之平均粒徑處於40nm以上80nm以下之範圍內，由截線法獲得之上述中間層之平均粒徑處於50nm以上70nm以下之範圍內，且由截線法獲得之上述表面層之平均粒徑處於50nm以上70nm以下之範圍內。
如請求項5之氧化矽構件，其係LED用透鏡或LED用頂蓋。
一種LED裝置，其特徵在於具備：LED；基本構件，其支持上述LED；及如請求項1至6中任一項之氧化矽構件，其以覆蓋上述LED之方式與上述基本構件接合；上述基本構件具有與氧化矽構件之氧化矽構件接合部，於上述氧化矽構件接合部形成有金屬化層，該金屬化層於表面具有含有Au之第1層，且上述基本構件之上述氧化矽構件接合部與上述氧化矽構件之上述其他構件接合部藉由含有AuSn焊料之焊料層相接合。