KR102432233B1 - 멤스 패키지 및 그 제조방법 - Google Patents

멤스 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR102432233B1
KR102432233B1 KR1020200173674A KR20200173674A KR102432233B1 KR 102432233 B1 KR102432233 B1 KR 102432233B1 KR 1020200173674 A KR1020200173674 A KR 1020200173674A KR 20200173674 A KR20200173674 A KR 20200173674A KR 102432233 B1 KR102432233 B1 KR 102432233B1
Authority
KR
South Korea
Prior art keywords
layer
group
mems package
getter
silicon
Prior art date
Application number
KR1020200173674A
Other languages
English (en)
Other versions
KR20210075891A (ko
Inventor
엘 무스타파 부림
김희연
강일석
심갑섭
양충모
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Publication of KR20210075891A publication Critical patent/KR20210075891A/ko
Application granted granted Critical
Publication of KR102432233B1 publication Critical patent/KR102432233B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

본 발명의 일 실시예에 의한 멤스 패키지의 제조방법은 실리콘 기판을 제공하는 단계; 상기 실리콘 기판 상에 산소원소 및 제1물질을 함유하는 개재층을 형성하는 단계; 상기 개재층 상에 제2물질로 이루어진 층과 제3물질로 이루어진 층이 교번하여 적층된 반응성 적층 구조체를 형성하는 단계; 상기 반응성 적층 구조체 상에 본딩층을 개재하여 캡핑층을 배치하는 단계; 상기 반응성 적층 구조체의 국소 부위에 개시자극을 인가하여 제2물질로 이루어진 층과 제3물질로 이루어진 층의 상호반응으로 인하여 열을 발생시키는 단계;를 포함하되, 상기 제2물질과 상기 제3물질은 서로 상이하며, 상기 제1물질과 산소원소의 친화도는 실리콘과 산소원소의 친화도 보다 상대적으로 더 낮은 것을 특징으로 한다.

Description

멤스 패키지 및 그 제조방법{MEMS package and methods of manufacturing the same}
본 발명은 멤스 패키지 및 그 제조방법에 대한 것으로서, 더 상세하게는 국부적인 열공정을 이용하여 소자의 열화를 방지할 수 있는 멤스 패키지 및 그 제조방법에 관한 것이다.
미세전기기계시스템(MEMS : Micro Electro-Mechanical Systems, 이하 '멤스'라고 함) 소자는 기계요소 부품, 센서, 액츄에이터, 전자 회로를 하나의 실리콘 기판 등의 기판 상에 집적화한 미세 구조체를 가리킨다. 즉, 멤스 소자는 기계적 특성인 구동력을 출력하는 구동부와, 구동부를 제어하는 전기적 특성을 가지는 반도체 집적회로 등을 전기적으로 그리고 기계적으로 결합시킨 장치이다.
멤스 패키지는 멤스 소자와 멤스 소자의 신호를 처리하기 위한 장치가 결합된 구조체로서, 멤스 패키지를 이용하여 현재 제품으로서 시판되고 있는 것으로서는 가속도계, 압력 센서, 잉크젯 헤드, 하드 디스크용 헤드, 프로젝션 디스플레이, 스캐너 등이 있다.
멤스 패키지를 제조하기 위하여 일반적으로 본딩 공정이 적용되는데, 통상적으로 본딩 공정은 솔더를 용융하기 위하여 열이 필요하다. 본딩 공정을 위하여 인가되는 가열 공정은 멤스 패키지에 구비되는 소자의 열화를 초래할 수 있으므로, 최소한의 열을 국부적으로 인가하는 것이 요구되고 있다.
한국 특허공개번호 제2013-0142530호
따라서, 본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 최소한의 열을 국부적으로 인가하여 본딩 공정을 구현할 수 있는 멤스 패키지 및 그 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
상기 과제를 해결하기 위한 본 발명의 일 관점에 따르면, 멤스 패키지가 제공된다.
상기 멤스 패키지는 실리콘 기판; 상기 실리콘 기판 상에 배치되되, 팔라듐층과 알루미늄층이 교번하여 적층된, 반응성 적층 구조체; 상기 반응성 적층 구조체 상에 배치된 캡핑층; 상기 반응성 적층 구조체와 상기 캡핑층 사이에 개재된 본딩층; 및 상기 실리콘 기판과 상기 반응성 적층 구조체 사이에 개재되되, 산소 원자를 함유하는 팔라듐(PdOx)층; 을 포함한다.
상기 멤스 패키지에서, 상기 산소 원자를 함유하는 팔라듐(PdOx)층 중에서 상기 산소 원자의 함량 비율은 팔라듐 산화물에서 산소 원자의 화학양론적 함량 비율 보다 작을 수 있다.
상기 멤스 패키지에서, 상기 산소 원자를 함유하는 팔라듐(PdOx)층에서 상기 x 는 1.5 보다 작은 값을 가질 수 있다.
상기 멤스 패키지에서, 상기 산소 원자를 함유하는 팔라듐(PdOx)층의 열전도도는 화학양론적 조성을 가지는 팔라듐 산화물의 열전도도보다 더 높을 수 있다.
상기 멤스 패키지에서, 상기 캡핑층은 실리콘 캡핑층이며, 상기 본딩층은 주석(Sn)층과 금(Au)층이 적층된 형태일 수 있다.
상기 멤스 패키지는 상기 산소 원자를 함유하는 팔라듐(PdOx)층과 상기 실리콘 기판 사이에 형성된 실리콘 산화막을 더 포함하되, 상기 실리콘 산화막은 상기 산소 원자를 함유하는 팔라듐(PdOx)층을 구성하는 산소가 상기 실리콘 기판을 구성하는 실리콘과 반응하여 형성될 수 있다.
상기 본 발명의 일 관점에 따른 멤스 패키지의 확장된 예들이 제공될 수 있다.
상기 멤스 패키지는 실리콘 기판; 상기 실리콘 기판 상에 배치되되, 산소원소 및 제1물질을 함유하는 개재층; 상기 개재층 상에 배치되되, 제2물질로 이루어진 층과 제3물질로 이루어진 층이 교번하여 적층된, 반응성 적층 구조체; 상기 반응성 적층 구조체 상에 배치된 캡핑층; 및 상기 반응성 적층 구조체와 상기 캡핑층 사이에 개재된 본딩층;을 포함하되, 상기 제2물질과 상기 제3물질은 서로 상이하며, 상기 제1물질과 산소원소의 친화도는 실리콘과 산소원소의 친화도 보다 상대적으로 더 낮은 것을 특징으로 한다.
상기 멤스 패키지에서, 상기 개재층에서 산소원소의 함량 비율은 상기 제1물질의 화학양론적 산화물에서 산소원소의 함량 비율 보다 작을 수 있다.
상기 멤스 패키지에서, 상기 개재층의 열전도도는 상기 제1물질의 화학양론적 산화물의 열전도도보다 더 높을 수 있다.
상기 멤스 패키지에서, 상기 캡핑층은 실리콘 캡핑층이며, 상기 본딩층은 주석(Sn)층과 금(Au)층이 적층된 형태일 수 있다.
상기 멤스 패키지에서, 상기 개재층과 상기 실리콘 기판 사이에 형성된 실리콘 산화막을 더 포함하되, 상기 실리콘 산화막은 상기 개재층을 구성하는 산소가 상기 실리콘 기판을 구성하는 실리콘과 반응하여 형성될 수 있다.
상기 멤스 패키지에서, 상기 제2물질은 Sc, Ti, Y, Zr, Nb, La 및 Hf으로 이루어진 제1군, Co, Ni, Ru, Rh, Pd, Ir 및 Pt으로 이루어진 제2군 및 Al 및 Si으로 이루어진 제3군 중의 어느 하나인 군에서 선택된 물질이며, 상기 제3물질은 상기 제1군, 상기 제2군 및 상기 제3군 중 상기 제2물질이 속하는 군을 제외한 다른 어느 하나의 군에서 선택된 물질이며, 상기 제1물질은 Si을 제외하되 상기 제1군, 상기 제2군 및 상기 제3군 중에서 선택된 임의의 물질일 수 있다.
상기 멤스 패키지에서, 상기 캡핑층과 접하는 시드층 및 상기 시드층의 일면 중 캡핑층과 접하는 면의 반대면 상에 형성되는 게터층을 포함하는 게터 구조체를 더 포함할 수 있다.
상기 멤스 패키지에서,상기 게터 구조체의 시드층은 Ru층을 포함할 수 있다.
상기 멤스 패키지에서, 상기 게터층은 Ti층 혹은 Zr층을 포함할 수 있다.
상기 멤스 패키지에서,상기 게터층은 Ti층 및 Zr층을 포함하는 다층 박막 구조를 가질 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 관점에 따르면, 멤스 패키지의 제조 방법이 제공된다.
상기 멤스 패키지의 제조 방법은 실리콘 기판을 제공하는 단계; 상기 실리콘 기판 상에 산소 원자를 함유하는 팔라듐(PdOx)층을 형성하는 단계; 상기 산소 원자를 함유하는 팔라듐(PdOx)층 상에 팔라듐층과 알루미늄층이 교번하여 적층된 반응성 적층 구조체를 형성하는 단계; 상기 반응성 적층 구조체 상에 본딩층을 개재하여 캡핑층을 배치하는 단계; 상기 반응성 적층 구조체의 국소 부위에 개시자극을 인가하여 팔라듐층과 알루미늄층의 상호반응으로 인하여 열을 발생시키는 단계;를 포함한다.
상기 멤스 패키지의 제조 방법은, 상기 열을 발생시키는 단계 이후에 상기 열에 의하여 상기 산소 원자를 함유하는 팔라듐(PdOx)층을 구성하는 산소와 상기 실리콘 기판을 구성하는 실리콘이 반응하여 상기 산소 원자를 함유하는 팔라듐(PdOx)층과 상기 실리콘 기판 사이에 실리콘 산화막을 형성하는 단계; 및 상기 열에 의하여 상기 반응성 적층 구조체와 상기 캡핑층을 상기 본딩층을 매개로 하여 본딩하는 단계;를 더 포함할 수 있다.
상기 본 발명의 다른 관점에 따른 멤스 패키지의 제조방법의 확장된 예들이 제공될 수 있다.
상기 멤스 패키지의 제조방법은 실리콘 기판을 제공하는 단계; 상기 실리콘 기판 상에 산소원소 및 제1물질을 함유하는 개재층을 형성하는 단계; 상기 개재층 상에 제2물질로 이루어진 층과 제3물질로 이루어진 층이 교번하여 적층된 반응성 적층 구조체를 형성하는 단계; 상기 반응성 적층 구조체 상에 본딩층을 개재하여 캡핑층을 배치하는 단계; 상기 반응성 적층 구조체의 국소 부위에 개시자극을 인가하여 제2물질로 이루어진 층과 제3물질로 이루어진 층의 상호반응으로 인하여 열을 발생시키는 단계;를 포함하되, 상기 제2물질과 상기 제3물질은 서로 상이하며, 상기 제1물질과 산소원소의 친화도는 실리콘과 산소원소의 친화도 보다 상대적으로 더 낮은 것을 특징으로 한다.
상기 멤스 패키지의 제조방법은, 상기 열을 발생시키는 단계 이후에, 상기 열에 의하여 상기 개재층을 구성하는 산소와 상기 실리콘 기판을 구성하는 실리콘이 반응하여 상기 개재층과 상기 실리콘 기판 사이에 실리콘 산화막을 형성하는 단계; 및 상기 열에 의하여 상기 반응성 적층 구조체와 상기 캡핑층을 상기 본딩층을 매개로 하여 본딩하는 단계;를 더 포함할 수 있다.
상기 멤스 패키지의 제조방법은, 상기 개재층을 형성하는 단계에서, 상기 개재층에서 상기 산소원소의 함량 비율은 상기 제1물질의 화학양론적 산화물에서 산소원소의 함량 비율 보다 작으며, 상기 개재층의 열전도도는 상기 실리콘 산화막의 열전도도 보다 더 높은 것을 특징으로 할 수 있다.
상기 멤스 패키지의 제조방법에서, 상기 제2물질은 Sc, Ti, Y, Zr, Nb, La 및 Hf으로 이루어진 제1군, Co, Ni, Ru, Rh, Pd, Ir 및 Pt으로 이루어진 제2군 및 Al 및 Si으로 이루어진 제3군 중의 어느 하나인 군에서 선택된 물질이며, 상기 제3물질은 상기 제1군, 상기 제2군 및 상기 제3군 중 상기 제2물질이 속하는 군을 제외한 다른 어느 하나의 군에서 선택된 물질이며, 상기 제1물질은 Si을 제외하되 상기 제1군, 상기 제2군 및 상기 제3군 중에서 선택된 임의의 물질일 수 있다.
상기 멤스 패키지의 제조방법 중 상기 반응성 적층 구조체 상에 본딩층을 개재하여 캡핑층을 배치하는 단계에 있어서, 상기 캡핑층은 상기 본딩층이 개재되는 면에 게터 구조체가 형성된 것일 수 있다.
상기 멤스 패키지의 제조방법에서, 상기 게터 구조체는 상기 캡핑층과 접하는 시드층 및 상기 시드층의 일면 중 캡핑층과 접하는 면의 반대면 상에 형성되는 게터층을 포함할 수 있다.
상기 멤스 패키지의 제조방법에서, 상기 게터 구조체의 시드층은 Ru층을 포함하고, 상기 게터층은 Ti층 혹은 Zr층을 포함할 수 있다.
상기한 바와 같이 이루어진 본 발명의 실시예에 따르면, 최소한의 열을 국부적으로 인가하여 본딩 공정을 구현할 수 있는 멤스 패키지 및 그 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 비교예에 따른 멤스 패키지를 도해하는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 멤스 패키지를 구현하기 위한 예비 구조체를 도해하는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 멤스 패키지를 도해하는 단면도이다.
도 4는 본 발명의 변형된 일 실시예에 따른 멤스 패키지를 도해하는 단면도이다.
도 5는 본 발명의 변형된 다른 실시예에 따른 멤스 패키지를 도해하는 단면도이다.
도 6은 본 발명의 일 실시예에 따른 멤스 패키지의 제조방법에서 반응성 적층 구조체에서 발생한 열이 전파되는 양상을 개요적으로 도해하는 도면이다.
도 7은 본 발명의 일 실시예에 따른 멤스 패키지의 제조방법에서 반응성 적층 구조체에서 발생한 열이 전파되는 양상을 시간 순으로 실제로 촬영한 사진들이다.
도 8 내지 도 11은 본 발명의 변형된 다른 실시예에 따른 멤스 패키지를 도해하는 단면도이다.
도 12는 실리콘 기판 상에 열증발법을 이용하여 형성한 게터 구조체의 SEM 결과이다.
도 13의 (a) 내지 (c)는 상기 게터층 별로 활성화 온도에 따른 게터층의 산소분압 감소 효과를 시간에 따라 나타낸 그래프들이다.
도 14은 Ru층의 유무에 따른 게터층의 기체 흡착 속도(Sorption speed)와 흡착 용량(Sorption capacity)간의 관계를 보여주는 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 여러 실시예들을 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 발명의 실시예에 따른 멤스 패키지는 실리콘 기판; 상기 실리콘 기판 상에 배치되되, 산소원소 및 제1물질을 함유하는 개재층; 상기 개재층 상에 배치되되, 제2물질로 이루어진 층과 제3물질로 이루어진 층이 교번하여 적층된, 반응성 적층 구조체; 상기 반응성 적층 구조체 상에 배치된 캡핑층; 및 상기 반응성 적층 구조체와 상기 캡핑층 사이에 개재된 본딩층;을 포함하되, 상기 제2물질과 상기 제3물질은 서로 상이하며, 상기 제1물질과 산소원소의 친화도는 실리콘과 산소원소의 친화도 보다 상대적으로 더 낮은 것을 특징으로 한다. 상기 멤스 패키지는, 상기 개재층과 상기 실리콘 기판 사이에 형성된 실리콘 산화막을 더 포함하되, 상기 실리콘 산화막은 상기 개재층을 구성하는 산소가 상기 실리콘 기판을 구성하는 실리콘과 반응하여 형성될 수 있다. 상기 개재층은 상기 실리콘 기판과 상기 반응성 적층 구조체 사이에 개재되도록 배치된다는 의미를 가진다.
상기 개재층에서 산소원소의 함량 비율은 상기 제1물질의 화학양론적 산화물에서 산소원소의 함량 비율 보다 작을 수 있다. 상기 개재층의 열전도도는 상기 제1물질의 화학양론적 산화물의 열전도도보다 더 높을 수 있다.
상기 캡핑층은 실리콘 캡핑층이며, 상기 본딩층은 주석(Sn)층과 금(Au)층이 적층된 형태일 수 있다.
상기 제2물질은 Sc, Ti, Y, Zr, Nb, La 및 Hf으로 이루어진 제1군, Co, Ni, Ru, Rh, Pd, Ir 및 Pt으로 이루어진 제2군 및 Al 및 Si으로 이루어진 제3군 중의 어느 하나인 군에서 선택된 물질이며, 상기 제3물질은 상기 제2물질과 상이하되, 상기 제1군, 상기 제2군 및 상기 제3군 중 상기 제2물질이 속하는 군을 제외한 다른 어느 하나의 군에서 선택된 물질이며, 상기 제1물질은 Si을 제외하되 상기 제1군, 상기 제2군 및 상기 제3군 중에서 선택된 임의의 물질일 수 있다. 이 경우, 상기 제2물질은 상기 제3물질과 상이하되, 상기 제1물질은 상기 제2물질 또는 상기 제3물질과 동일할 수 있거나 상이할 수도 있다. 다만, 여기에서 열거한 물질은 예시적인 것으로서, 본 발명의 기술적 사상은 이러한 예시적인 물질 종류에 한정되지는 않는다.
한편, 상기 본 발명의 실시예에 따른 멤스 패키지의 제조방법은 실리콘 기판을 제공하는 단계; 상기 실리콘 기판 상에 산소원소 및 제1물질을 함유하는 개재층을 형성하는 단계; 상기 개재층 상에 제2물질로 이루어진 층과 제3물질로 이루어진 층이 교번하여 적층된 반응성 적층 구조체를 형성하는 단계; 상기 반응성 적층 구조체 상에 본딩층을 개재하여 캡핑층을 배치하는 단계; 상기 반응성 적층 구조체의 국소 부위에 개시자극을 인가하여 제2물질로 이루어진 층과 제3물질로 이루어진 층의 상호반응으로 인하여 열을 발생시키는 단계;를 포함하되, 상기 제2물질과 상기 제3물질은 서로 상이하며, 상기 제1물질과 산소원소의 친화도는 실리콘과 산소원소의 친화도 보다 상대적으로 더 낮은 것을 특징으로 한다.
상기 멤스 패키지의 제조방법은, 상기 열을 발생시키는 단계 이후에, 상기 열에 의하여 상기 개재층을 구성하는 산소와 상기 실리콘 기판을 구성하는 실리콘이 반응하여 상기 개재층과 상기 실리콘 기판 사이에 실리콘 산화막을 형성하는 단계; 및 상기 열에 의하여 상기 반응성 적층 구조체와 상기 캡핑층을 상기 본딩층을 매개로 하여 본딩하는 단계;를 더 포함할 수 있다.
상기 멤스 패키지의 제조방법은, 상기 개재층을 형성하는 단계에서, 상기 개재층에서 상기 산소원소의 함량 비율은 상기 제1물질의 화학양론적 산화물에서 산소원소의 함량 비율 보다 작으며, 상기 개재층의 열전도도는 상기 실리콘 산화막의 열전도도 보다 더 높은 것을 특징으로 할 수 있다.
상기 제2물질은 Sc, Ti, Y, Zr, Nb, La 및 Hf으로 이루어진 제1군, Co, Ni, Ru, Rh, Pd, Ir 및 Pt으로 이루어진 제2군 및 Al 및 Si으로 이루어진 제3군 중의 어느 하나인 군에서 선택된 물질이며, 상기 제3물질은 상기 제1군, 상기 제2군 및 상기 제3군 중 상기 제2물질이 속하는 군을 제외한 다른 어느 하나의 군에서 선택된 물질이며, 상기 제1물질은 Si을 제외하되 상기 제1군, 상기 제2군 및 상기 제3군 중에서 선택된 임의의 물질일 수 있다. 이 경우, 상기 제2물질은 상기 제3물질과 상이하되, 상기 제1물질은 상기 제2물질 또는 상기 제3물질과 동일할 수 있거나 상이할 수도 있다. 다만, 여기에서 열거한 물질은 예시적인 것으로서, 본 발명의 기술적 사상은 이러한 예시적인 물질 종류에 한정되지는 않는다. 또한, 제2물질과 제3물질의 조합은 개시자극(예를 들어, 전기 또는 열)을 인가하여 제2물질로 이루어진 층과 제3물질로 이루어진 층의 상호반응으로 인하여 열을 발생시킬 수 있는 조합으로 구성된다.
상기한 바와 같이 이루어진 본 발명의 실시예에 따르면, 최소한의 열을 국부적으로 인가하여 본딩 공정을 구현할 수 있는 멤스 패키지 및 그 제조방법을 구현할 수 있다.
이하에서는 본 발명의 구체적인 예로서, 상기 제1물질 및 상기 제2물질은 팔라듐(Pd)이고, 상기 제3물질은 알루미늄(Al)인 경우를 상정하여 설명한다.
도 1은 본 발명의 비교예에 따른 멤스 패키지를 도해하는 단면도이다.
도 1을 참조하면, 본 발명의 비교예에 따른 멤스 패키지는 실리콘 기판(10); 상기 실리콘 기판(10) 상에 배치되되, 팔라듐층(52)과 알루미늄층(54)이 교번하여 적층된, 반응성 적층 구조체(50); 상기 반응성 적층 구조체(50) 상에 배치된 캡핑층(90); 상기 반응성 적층 구조체(50)와 상기 캡핑층(90) 사이에 개재된 본딩층(80); 및 상기 실리콘 기판(10)과 상기 반응성 적층 구조체(50) 사이에 개재되되, 실리콘 산화층(20); 을 포함한다. 상기 멤스 패키지는 실리콘 기판(10) 상에 복수개로 배열되며, 후속의 싱귤레이션 공정(예를 들어, 다이싱 공정)으로 각각의 멤스 패키지로 구별될 수 있다.
팔라듐층(52)과 알루미늄층(54)이 교번하여 적층된, 반응성 적층 구조체(50)에 초기에 개시 에너지로서 전기적 에너지 및/또는 열 에너지를 인가하면 팔라듐과 알루미늄의 반응(예를 들어, 금속간화합물 형성 반응)으로 자체적으로 열이 발생하게 되며, 상기 열에 의하여 본딩층(80)은 적어도 일부가 용융되면서 상기 반응성 적층 구조체(50)와 상기 캡핑층(90)이 본딩층(80)을 매개로 하여 본딩하게 된다.
이러한 본딩 과정은 멤스 패키지를 전체적으로 가열하지 않고 반응성 적층 구조체(50)와 같은 국부적인 미세 패턴 내의 자체 발열을 이용하므로 열 부담(thermal budget)이 감소되는 효과를 기대할 수 있다.
한편, 초기에 개시 에너지를 인가하는 부위는 실리콘 기판 상의 국소 영역에 대응되지만, 실리콘 기판(10) 상에 반응성 적층 구조체(50)를 개재하여 캡핑층(90)이 본딩되는 전체 본딩 영역은 실리콘 기판(10) 상에 걸쳐 상대적으로 더 넓은 영역에 대응되므로, 반응성 적층 구조체(50)와 같은 국부적인 미세 패턴 내의 자체 발열은 실리콘 기판(10)에 걸쳐 전파(propagation)될 필요성이 있다. 예를 들어, 도 1을 참조하면, 초기에 개시 에너지를 인가하여 반응성 적층 구조체(50) 내에 발생된 열은 단면의 상측 방향(도 1의 Y 방향)으로 전달되어 본딩층(80)을 가열함과 동시에 이어지는 반응성 적층 구조체(50)를 따라서 단면에 수직인 방향(도 1의 Z 방향)으로 전파될 필요성이 있다. 여기에서, Z 방향은 실리콘 기판(10)의 상면과 나란한 방향일 수 있다.
이러한 열의 전파(propagation)를 효율적으로 구현하기 위하여, 반응성 적층 구조체(50)와 실리콘 기판(10) 사이에 단열층인 실리콘 산화층(20)을 제공한다. 즉, 반응성 적층 구조체(50)와 같은 국부적인 미세 패턴 내에서 팔라듐층(52)과 알루미늄층(54) 사이의 반응으로 자체적으로 발생한 열이 단면의 하측 방향(도 1의 -Y 방향)으로 전달되어 외부로 빠지는 경우, 상술한 열 전파(propagation)의 효율은 감소될 수 밖에 없다. 자체 발생한 열의 방출(heat dissipation)을 반응성 적층 구조체(50)의 하부에서 방지하기 위하여 열 전도도가 상대적으로 낮은 실리콘 산화층(20)을 도입하여 단열(heat insulation)을 도모할 수 있다.
그러나 상술한 구조에서는 두 가지 문제점이 발생할 수 있다.
첫째, 단열층인 실리콘 산화층(20) 상에 팔라듐층(52)과 알루미늄층(54)이 교번하여 적층된 반응성 적층 구조체(50)를 구현하는 경우, 반응성 적층 구조체(50)의 두께가 높아져서 멤스 패키지의 높이가 높아지는 문제점이 발생할 수 있다. 만약, 단열층인 실리콘 산화층(20) 상에 팔라듐층(52)과 알루미늄층(54)을 상대적으로 얇게 반복하여 증착하는 경우, 증착 공정에 수반된 열이 반응성 적층 구조체(50) 내에 쌓이게 되고, 상대적으로 얇은 두께를 가지는 팔라듐층(52)과 알루미늄층(54)의 원자 확산이 용이하므로, 팔라듐층(52)과 알루미늄층(54) 간의 반응이 원하지 않는 시점에서 일어날 수 있다.
즉, 캡핑층(90)의 본딩을 위하여 본딩층(80)에 열을 인가해야 하는 시점에서 팔라듐층(52)과 알루미늄층(54) 간의 반응이 일어나는 것이 아니라, 팔라듐층(52)과 알루미늄층(54)을 증착하는 공정에서 반응이 일어날 수 있다. 팔라듐층(52)과 알루미늄층(54) 간의 반응은 한 번으로 제한되며, 만약 상기 반응이 먼저 발생하면 이후에 팔라듐층(52)과 알루미늄층(54) 간의 추가적인 반응이 제한되므로, 이러한 문제점은 증착 공정 후에 진행되는 본딩 공정에 있어서 치명적이다.
이러한 문제점을 극복하기 위하여, 팔라듐층(52)과 알루미늄층(54)을 상대적으로 두껍게 증착하는 방법을 제공할 수 있다. 반응을 위한 확산 거리가 상대적으로 커지므로 팔라듐층(52)과 알루미늄층(54) 간의 반응을 증착 공정 중에 억제함에 있어서 효과적일 수 있으나, 멤스 패캐지의 전체 높이(H1)가 상대적으로 높아져 패키지 소형화 구현에 한계를 가질 수 있다. 또한, 팔라듐층(52)과 알루미늄층(54)을 상대적으로 두껍게 증착하므로, 후속의 본딩 공정에서 팔라듐층(52)과 알루미늄층(54) 간의 반응성이 낮아 발열이 제한되는 한계를 가질 수 있다.
둘째, 실리콘 산화층(20)은 열전도도가 상대적으로 낮으므로, 반응성 적층 구조체(50) 내에 발생한 열이 반응성 적층 구조체(50)와 실리콘 산화층(20)의 계면에 쌓이는 경우 계면 영역에서 열 충격으로 인한 손상이 발생할 수 있다. 예를 들어, 반응성 적층 구조체(50)와 실리콘 산화층(20)의 계면 영역에서 열팽창계수 등의 차이로 인하여 멤스 패키지가 깨지는 문제점이 발생할 수 있다.
이러한 문제점을 극복하기 위하여, 본 발명의 일 실시예에 따른 멤스 패키지 및 그 제조방법을 이하에서 설명한다.
도 2는 본 발명의 일 실시예에 따른 멤스 패키지를 구현하기 위한 예비 구조체를 도해하는 단면도이고, 도 3은 본 발명의 일 실시예에 따른 멤스 패키지를 도해하는 단면도이다. 도 2는 하기의 단계(S100) 내지 단계(S400)를 수행한 후의 상태를 도시한 것이며, 도 3은 단계(S100) 내지 단계(S400)를 수행한 후에 계속하여 단계(S500) 내지 단계(S700)를 수행한 후의 상태를 도시한 것이다.
도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 멤스 패키지의 제조 방법은 실리콘 기판(10)을 제공하는 단계(S100); 상기 실리콘 기판(10) 상에 산소 원자를 함유하는 팔라듐층(30)을 형성하는 단계(S200); 상기 산소 원자를 함유하는 팔라듐층(30) 상에 팔라듐층(52)과 알루미늄층(54)이 교번하여 적층된 반응성 적층 구조체(50)를 형성하는 단계(S300); 상기 반응성 적층 구조체(50) 상에 본딩층(80)을 개재하여 캡핑층(90)을 배치하는 단계(S400); 상기 반응성 적층 구조체(50)의 국소 부위에 개시자극(예를 들어, 전기에너지 및/또는 열에너지)을 인가하여 팔라듐층(52)과 알루미늄층(54)의 상호반응으로 인하여 열을 발생시키는 단계(S500);를 포함한다.
상기 열을 발생시키는 단계(S500) 이후에 상기 열에 의하여 상기 산소 원자를 함유하는 팔라듐(PdOx)층을 구성하는 산소와 상기 실리콘 기판을 구성하는 실리콘이 반응하여 상기 산소 원자를 함유하는 팔라듐(PdOx)층과 상기 실리콘 기판 사이에 실리콘 산화막(20)을 형성하는 단계(S600); 및 상기 열에 의하여 상기 반응성 적층 구조체와 상기 캡핑층을 상기 본딩층을 매개로 하여 본딩하는 단계(S700);를 더 포함할 수 있다. 여기에서, 단계(S600) 및 단계(S700)는 단계(S500) 이후에 수행되거나 단계(S500)와 동시에 수행될 수 있다.
실리콘 산화막(20)을 형성하는 단계(S600)는 상기 산소 원자를 함유하는 팔라듐(PdOx)층을 구성하는 산소는 팔라듐 보다 실리콘과의 친화도가 더 높기 때문에 구현이 가능하다.
상기 캡핑층(90)은 실리콘 캡핑층, 예를 들어 실리콘 웨이퍼일 수 있다. 상기 본딩층(80)은 제 1 본딩층(82) 및 제 2 본딩층(84)이 적층된 구조를 가질 수 있다. 제 1 본딩층(82) 및 제 2 본딩층(84)은 열이 인가될 경우 유텍틱(eutectic) 반응이 일어나는 금속들로 구성될 수 있다. 예를 제 1 본딩층(82)은 주석(Sn)층이고 제 2 본딩층(84)는 금(Au)층일 수 있다. 열을 인가하여 본딩층(80)을 이용한 본딩 공정을 수행하는 경우, 주석과 금의 유텍틱(eutectic) 반응을 이용할 수 있다.
제 1 본딩층(82)은 반응성 적층 구조체(50)를 형성하는 단계(S300) 이후에 상기 적층 구조체(50)의 최상면에 형성될 수 있다. 제 2 본딩층(84)은 캡핑층(90), 예를 들어 실리콘 웨이퍼의 일면 상에 도포된 후, 상기 제 1 본딩층(84)과 접촉하게 될 영역만 잔류시키고 나머지 부분은 모두 제거하는 패터닝 과정을 통해 형성될 수 있다. 추가적으로 실리콘 기판(10)과 캡핑층(90) 사이의 이격 거리를 증가시키기 위하여 캡핑층(80) 영역 중 제 2 본딩층(84)이 잔류 하는 영역 이외의 영역을 캡핑층(80)의 두께 방향(도 8의 Y 방향)으로 파서 일부 영역을 제거하는 단계가 더 수행될 수 있다. 제 2 본딩층(32)가 형성된 캡핑층(90)은 상기 S400 단계에서 제 1 본딩층(82) 및 제 2 본딩층(84)이 서로 접촉되도록 정렬되어 반응성 적층 구조체(50) 상에 배치되게 된다.
상기 산소 원자를 함유하는 팔라듐층(30) 중에서 상기 산소 원자의 함량 비율은 팔라듐 산화물(Pd2O3 또는 PdO2)에서 산소 원자의 화학양론적 함량 비율 보다 작을 수 있다. 예를 들어, 상기 산소 원자를 함유하는 팔라듐층(PdOx)에서 상기 x 는 1.5 보다 작은 값을 가질 수 있다. 상기 산소 원자를 함유하는 팔라듐층(30)의 열전도도는 화학양론적 조성을 가지는 팔라듐 산화물(Pd2O3, PdO2)의 열전도도보다 더 높을 수 있다.
본 발명의 일 실시예에 따른 멤스 패키지의 제조 방법 중 단계(S100) 내지 단계(S300)에 의하면, 팔라듐층(52)과 알루미늄층(54)이 교번하여 적층하는 증착 공정을 실리콘 산화층 상이 아니라 산소 원자를 함유하는 팔라듐층(30) 상에서 구현하므로, 증착 공정 중에 발생하는 열이 반응성 적층 구조체(50) 내에 쌓이지 않고 산소 원자를 함유하는 팔라듐층(30)을 통하여 외부로 빠져나갈 수 있다. 이는 실리콘 산화층(20) 보다 산소 원자를 함유하는 팔라듐층(30)이 상대적으로 열전도도가 높기 때문이다. 또한, 상기 산소 원자를 함유하는 팔라듐층(30) 중에서 상기 산소 원자의 함량 비율은 팔라듐 산화물(Pd2O3, PdO2)에서 산소 원자의 화학양론적 함량 비율 보다 작으므로, 산소 원자를 함유하는 팔라듐층(30)은 세라믹이라기 보다는 금속에 가까운 물질이다. 따라서, 산소 원자를 함유하는 팔라듐층(30)의 열전도도는 팔라듐 산화물(Pd2O3, PdO2)보다 열전도도가 상대적으로 높을 수 있다.
이 경우, 산소 원자를 함유하는 팔라듐층(30) 상에 팔라듐층(52)과 알루미늄층(54)을 교번하여 증착하는 과정에서 발생하는 열이 외부로 빠져나가는 경로가 구현될 수 있으므로, 증착 공정에서 열이 반응성 적층 구조체(50) 내에 적열되지 않아 팔라듐층(52)과 알루미늄층(54)이 증착 공정 중에 반응하는 현상을 방지할 수 있다. 따라서, 반응성 적층 구조체(50)를 구성하는 팔라듐층(52)과 알루미늄층(54)의 두께를 얇게 형성할 수 있고 멤스 패키지의 전체 높이(H2)를 감소시킬 수 있다. 예를 들어, 팔라듐층(52)과 알루미늄층(54)은 각각의 두께가 10 내지 100nm로 제공될 수 있으며, 하나의 팔라듐층(52)과 하나의 알루미늄층(54)을 한 주기로 구현하였을 때 반응성 적층 구조체(50)는 5회 이상으로 증착 주기로 구현할 수 있다.
또한, 반응성 적층 구조체(50)를 구성하는 팔라듐층(52)과 알루미늄층(54)의 두께를 얇게 형성하므로, 후속의 본딩 공정에서 팔라듐층(52)과 알루미늄층(54) 간의 반응성이 증대되어 충분한 발열을 확보할 수 있다는 효과를 기대할 수 있다.
계속하여, 본 발명의 일 실시예에 따른 멤스 패키지의 제조 방법 중 단계(S400) 내지 단계(S700)에 의하면, 산소 원자를 함유하는 팔라듐층(30)과 실리콘 기판(10) 사이에 실리콘 산화막(20)이 형성되는 바, 실리콘 산화막(20)은 산소 원자를 함유하는 팔라듐층(30) 보다 열전도도가 낮다.
따라서, 상기 반응성 적층 구조체(50)의 국소 부위에 개시자극(예를 들어, 전기에너지 및/또는 열에너지)을 인가하여 팔라듐층(52)과 알루미늄층(54)의 상호반응으로 인하여 발생되는 열은 반응성 적층 구조체(50)의 하방을 통하여 외부로 빠져나가지 못하고 실리콘 산화막(20)에 의하여 갇히게 된다. 이 경우, 예를 들어, 도 3을 참조하면, 초기에 개시 에너지를 인가하여 반응성 적층 구조체(50) 내에 발생된 열은 단면의 상측 방향(도 3의 Y 방향)으로 전달되어 본딩층(80)을 가열하여 본딩을 수행함과 동시에 반응성 적층 구조체(50)를 따라서 단면에 수직인 방향(도 3의 Z 방향)으로 효율적으로 전파될 수 있다. 여기에서, Z 방향은 실리콘 기판(10)의 상면과 나란한 방향일 수 있다.
한편, 상기 반응성 적층 구조체(50)의 국소 부위에 개시자극(예를 들어, 전기에너지 및/또는 열에너지)을 인가하여 팔라듐층(52)과 알루미늄층(54)의 상호반응으로 발생되는 열이 반응성 적층 구조체(50)의 하방으로 전달되는 경우, 상기 하방으로 전달된 열은 상기 산소 원자를 함유하는 팔라듐(PdOx)층(30)을 구성하는 산소와 상기 실리콘 기판(10)을 구성하는 실리콘이 반응하여 실리콘 산화막(20)을 형성하는 구동력으로 작용하므로, 산소 원자를 함유하는 팔라듐층(30)과 실리콘 기판(10)의 계면 영역에서 적열되는 정도가 낮아진다. 이는 상기 계면 영역에서 적열로 인한 열팽창계수의 차이를 완화시켜 멤스 패키지가 깨지는 현상을 줄여줄 수 있다.
상술한 구성들에 의하면, 팔라듐층(52)과 알루미늄층(54)이 교번하여 적층된 반응성 적층 구조체(50)를 형성하는 과정에서는 반응성 적층 구조체(50)의 하방으로 열의 방출(heat dissipation)이 일어나고, 반응성 적층 구조체(50)의 국소 부위에 개시자극(예를 들어, 전기에너지 및/또는 열에너지)을 인가하여 팔라듐층(52)과 알루미늄층(54)의 상호반응이 일어나는 과정에서는 반응성 적층 구조체(50)의 하방으로 열의 방출을 억제하고 단열(heat insulation)을 도모한다.
상기한 바와 같이 이루어진 본 발명의 실시예에 따르면, 본딩 공정을 수행하기 위하여 퍼니스 장비나 RTP, RTA 장비를 이용하지 않고, 반응성 적층 구조체의 국소 부위에 개시자극(예를 들어, 전기에너지 및/또는 열에너지)을 인가하여 최소한의 열을 국부적으로 인가하여 본딩 공정을 구현할 수 있다는 점에서 상온 접합 공정으로 이해할 수 있다.
한편, 도 2 및 도 3을 참조하여 설명한 본 발명의 일 실시예에 의한 멤스 패키지 및 그 제조방법에서 일부에 대한 그 밖의 설명은 도 1을 참조하여 설명한 부분에서 인용할 수 있다.
도 4는 본 발명의 변형된 일 실시예에 따른 멤스 패키지를 도해하는 단면도이다.
도 4를 참조하면, 본 발명의 변형된 일 실시예에 따른 멤스 패키지에서는, 팔라듐이나 금과 같은 귀금속은 접합력이 높지 않으므로, 추가적인 접합 개선층을 더 포함할 수 있다. 예를 들어, 산소 원자를 함유하는 팔라듐층(30)과 실리콘 기판(10) 간의 접합을 개선하기 위하여 크롬층(Cr layer; 45)을 도입할 수 있다. 구체적으로, 산소 원자를 함유하는 팔라듐층(30)은 실리콘 기판(10) 상에 팔라듐층을 증착한 후에 산소 분위기에서 후열처리를 하여 구현하는데, 이 경우, 크롬층(45)은 상기 팔라듐층과 실리콘 기판(10)의 접합(adhesion)을 개선하기 위하여 도입한다.
또한, 반응성 적층 구조체(50)와 산소 원자를 함유하는 팔라듐층(30) 간의 접합을 개선하기 위하여 티타늄층(Ti layer; 47)을 도입할 수 있다. 캡핑층(90)과 본딩층(80) 간의 접합을 개선하기 위하여 티타늄층(Ti layer; 85)을 도입할 수 있다.
한편, 캡핑층(90)으로 열이 빠져나가는 것을 방지하고, 캡핑층(90)을 구성하는 실리콘과 금층(84)을 구성하는 금이 반응하는 것을 방지하기 위하여, 실리콘 산화층(87)을 도입할 수 있다.
도 5는 본 발명의 변형된 다른 실시예에 따른 멤스 패키지를 도해하는 단면도이다.
도 5를 참조하면, 상기 반응성 적층 구조체(50)의 국소 부위에 개시자극(예를 들어, 전기에너지 및/또는 열에너지)을 인가하여 팔라듐층(52)과 알루미늄층(54)의 상호반응으로 발생되는 열에 의하여 팔라듐층(52)을 구성하는 팔라듐 원소가 확산되는 것을 방지하기 위하여 실리콘 질화막(49)을 도입할 수 있다.
도 6은 본 발명의 일 실시예에 따른 멤스 패키지의 제조방법에서 반응성 적층 구조체에서 발생한 열이 전파되는 양상을 개요적으로 도해하는 도면이고, 도 7은 본 발명의 일 실시예에 따른 멤스 패키지의 제조방법에서 반응성 적층 구조체에서 발생한 열이 반응성 적층 구조체를 따라 전파되는 양상을 시간 순으로 실제로 촬영한 열화상 사진들이다.
도 6 및 도 7을 참조하면, 반응성 적층 구조체에서 발생한 열이 도 3 내지 도 5의 Z 방향을 따라 전파되는 양상이 나타난다. 여기에서, Z 방향은 실리콘 기판의 상면과 나란한 방향에 해당한다. 나아가, 도 3과 함께 참조하면, 초기에 개시 에너지를 인가하여 반응성 적층 구조체(50) 내에 발생된 열은 단면의 상측 방향(도 3의 Y 방향)으로 전달되어 본딩층(80)을 가열함과 동시에 이어지는 반응성 적층 구조체(50)를 따라서 실리콘 기판(10)의 상면과 나란한 방향(Z 방향)으로 전파됨을 이해할 수 있다. 나아가, 반응성 적층 구조체(50)의 하방에 단열층인 실리콘 산화층(20)이 형성될 경우, 팔라듐층(52)과 알루미늄층(54)의 상호반응으로 인하여 발생되는 열은 반응성 적층 구조체(50)의 하방을 통하여 외부로 빠져나가지 못하고 실리콘 산화막(20)에 의하여 갇히게 되므로, 반응성 적층 구조체(50)를 따라서 실리콘 기판(10)의 상면과 나란한 방향(Z 방향)으로 전파되는 열전달 효율이 증대됨을 이해할 수 있다.
지금까지 설명한 본 발명의 일 실시예에 의한 멤스 패키지 및 그 제조방법은 팔라듐층과 알루미늄층이 교번하여 적층된 반응성 적층 구조체와 상기 실리콘 기판과 상기 반응성 적층 구조체 사이에 개재되되, 산소 원자를 함유하는 팔라듐(PdOx)층을 도입하여 설명하였다.
그러나, 본 발명의 기술적 사상은 상술한 일 실시예에 한정되지 않으며 물질의 종류를 확장하여 구현될 수 있다.
구체적으로, 상술한 팔라듐과 알루미늄의 조합은 전이금속 중 족(族)이 상대적으로 작은 제1군(Sc, Ti, Y, Zr, Nb, La, Hf), 전이금속 중 족(族)이 상대적으로 큰 제2군(Co, Ni, Ru, Rh, Pd, Ir, Pt) 및 Al 및 Si으로 이루어진 제3군에서 선택된 임의의 어느 두 개의 조합군으로 확장될 수 있다.
예를 들면, 팔라듐과 알루미늄의 조합은 각각 제1군 및 제2군의 조합, 제1군과 제3군의 조합, 제2군과 제3군의 조합, 제2군과 제1군의 조합, 제3군과 제1군의 조합 및 제3군과 제2군의 조합 중의 어느 하나로 확장될 수 있다.
본 발명의 기술사상을 이용한 멤스 패키지는 진공 패키지를 포함하는 허메틱 패키지(hermetic package)에 적용될 수 있다. 이러한 허메틱 패키지는 밀폐된 공간 내부의 산소 기타 불순물을 포집하기 위한 게터 구조물(getter structure)이 이용된다. 상기 게터 구조물은 산소 등과 반응성이 우수한 금속재질을 단층 또는 다층의 박막으로 형성한 것일 수 있다.
도 8에는 본 발명의 일 실시예로서 허메틱 패키지에 적용되는 멤스 패키지가 도시되어 있다. 도 8은 도 2에 도시된 멤스 패키지에 게터 구조체(AO)가 추가적으로 형성된 구조로서, 도 2와 비교할 때 캡핑층(90) 상에 형성된 게터 구조체(A0)를 제외하면 도 2의 멤스 패키지와 동일하다. 도 8을 참조하면, 게터 구조체(A0)는 다층 박막 구조로서 실리콘 기판(10)과 캡핑층(90) 사이에 형성된 빈 공간 내에 형성되며, 일예로서 캡핑층(90) 상에 실리콘 기판(10)과 대향하는 방향으로 형성될 수 있다.
도 8에 도시된 것과 같이, 다층 박막 구조인 게터 구조체(A0)는 캡핑층(90)과 접하는 시드층(A1) 및 상기 시드층(A1)의 일면 중 캡핑층(90)과 접하는 면의 반대면 상에 형성되는 게터층(A2)을 포함한다.
시드층(A1)은 게터층(A2)을 상대적으로 미세한 다공성의 미세조직으로 성장하도록 영향을 주는 층으로서 예를 들어 Ru일 수 있다. 게터층(A2)이 이러한 다공성의 미세조직을 가지는 경우 포집된 기체의 제거 단계에서 인가되는 가열 공정을 더 낮은 온도에서 수행할 수 있는 장점이 있다. 이에 대해서는 후술한다.
게터층(A2)는 산소 등에 대해 높은 반응성을 가지는 금속으로서, 예를 들어 Ti 혹은 Zr을 포함한다. 게터층(A2)은 단층으로 형성되거나 혹은 2층 이상의 다층으로 형성될 수 있다. 예를 들어, 게터층(A2)은 Ti 혹은 Zr 단층으로 형성되거나 Ti와 Zr이 순차로 적층되어 다층구조를 구성할 수 있다.
이러한 시드층(Al) 및 게터층(A2)는 통상의 박막 형성 기술, 예를 들어 PVD, CVD, ALD 등과 같은 방법에 의해 형성될 수 있다.
허메틱 패키지 내 기체(예를 들어 산소)는 패키지 내부에 형성된 게터층의 표면에 흡착되어 포집되며, 이렇게 포집된 기체를 제거하기 위해서는 게터층을 고온으로 가열하여 포집된 산소를 활성화하여 표면에서 이탈시켜야 한다. 이를 게터 활성화 단계라 한다.
허메틱 멤스 패키지의 경우, 게터 활성화를 위하여 인가되는 가열 공정은 상기 패키지에 구비되는 소자의 열화를 초래할 수 있다. 저온에서 활성화되는 게터의 패키지 내 진공 또는 분위기의 유지 효과를 극대화하기 위해서는 게터층(A2)의 미세구조를 가능한 표면이 거칠고 다공성 구조로 형성해야 하며, 이러한 미세조직에서는 게터층의 표면에 달라붙은 산소의 확산이 빠르게 되어 게터 효과가 극대화될 수 있다.
본 발명자들은 특정한 물질로 시드층을 먼저 형성한 후 그 위에 게터층을 형성할 경우, 형성되는 게터층이 게터 활성화에 유리한 거친 다공성 구조로 형성되는 것을 발견하였다. 상기 시드층은 Ru을 포함하며, 상기 게터층은 Ti 혹은 Zr을 포함한다. 상기 시드층인 Ru층의 두께는 10 내지 100nm 범위를 가질 수 있으며, 상기 게터층의 두께는 100 내지 1000nm 범위를 가질 수 있다.
도 8의 멤스 패키지를 제조하는 방법은, 도 2에 도시된 멤스 패키지를 제조하는 방법과 비교하여 캡핑층(90) 상에 게터 구조체(A0)를 미리 형성하였다는 것을 제외하고는 동일하다. 즉 캡핑층(90)의 일면 중 제 2 본딩층(84)이 형성된 면 상에 게터 구조체(A0)를 형성한다. 다음, 기 형성된 반응성 적층 구조체(50) 상에 게터 구조체(A0)가 형성된 캡핑층(90)을 배치시킴으로써 제조할 수 있다. 이는 도 9 내지 11의 경우에도 마찬가지이다.
도 12에는 실리콘 기판 상에 열증발법을 이용하여 형성한 게터 구조체(A0)의 SEM 결과가 도시되어 있다. 도 12에서 Ti/Si NEG structure는 실리콘(Si) 기판 상에 게터층(A2)으로 Ti층이 형성된 것을 의미하며, Ti/Ru/Si NEG structure는 실리콘(Si) 기판 상에 시드층(A1)으로 Ru층을 형성한 후 그 상부에 게터층(A2)으로 Ti층이 형성된 것을 의미하며, Zr/Ti/Ru/Si NEG structure는 실리콘(Si) 기판 상에 시드층(A1)으로 Ru층을 형성한 후 그 상부에 게터층(A2)으로 Ti층 및 Zr층이 순차적으로 적층된 것을 의미한다.
도 12를 참조하면, 시드층(A1)으로 Ru층을 형성한 경우의 게터층(A2)의 미세구조가 시드층(A1)이 없은 경우에 비해 주상정의 크기가 더 미세하며 상대적으로 다공성 형태임을 확인할 수 있다.
도 13의 (a) 내지 (c)는 상기 게터층(A2) 별로 활성화 온도에 따른 게터층(A2)의 산소분압 감소 효과를 시간에 따라 나타낸 그래프들이다. 도 13의 Pt는 임의의 시간에서의 게터 챔버 압력이고, Peq는 최후 평형 압력이며, Po는 초기 압력이다. 도 13을 참조하면, 시드층인 Ru층(A1) 상에 증착된 게터층(A2)에서의 산소 확산이 더 빠르게 일어나고 있음을 알 수 있다. 이는 Ru층(A1)에 의해 그 상부의 게터층(A2)이 거칠고 다공성 형태로 성장했기 때문임을 확인할 수 있다.
도 14은 Ru층(A1)의 유무에 따른 게터층(A2)의 기체 흡착 속도(Sorption speed)와 흡착 용량(Sorption capacity)간의 관계를 보여주는 그래프이다. Ru층(A1) 상에 증착된, 다공성 형태의 미세구조로 성장된 게터층(A2)의 기체 흡착 속도와 흡착 용량이 우수함을 확인할 수 있다.
도 9 내지 도 11은 각각 도 3 내지 5에 도시된 멤스 패키지에 도 8과 같은 방식으로 게터 구조체(A0)가 추가로 형성된 구조가 도시되어 있다. 도 9 내지 도 11의 게터 구조체(A0)는 도 8의 구조체(A0)와 동일하게 적용됨에 따라 설명을 생략한다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10 : 실리콘 기판
20 : 실리콘 산화층
30 : 산소 원자를 함유하는 팔라듐층
50 : 반응성 적층 구조체
52 : 팔라듐층
54 : 알루미늄층
80 : 본딩층
90 : 캡핑층

Claims (17)

  1. 실리콘 기판;
    상기 실리콘 기판 상에 배치되되, 산소원소 및 제1물질을 함유하는 개재층;
    상기 개재층 상에 배치되되, 제2물질로 이루어진 층과 제3물질로 이루어진 층이 교번하여 적층된, 반응성 적층 구조체;
    상기 반응성 적층 구조체 상에 배치된 캡핑층; 및
    상기 반응성 적층 구조체와 상기 캡핑층 사이에 개재된 본딩층;을 포함하되,
    상기 제2물질과 상기 제3물질은 서로 상이하며, 상기 제1물질과 산소원소의 친화도는 실리콘과 산소원소의 친화도 보다 상대적으로 더 낮으며,
    상기 개재층에서 산소원소의 함량 비율은 상기 제1물질의 화학양론적 산화물에서 산소원소의 함량 비율 보다 작으며, 상기 개재층의 열전도도는 상기 제1물질의 화학양론적 산화물의 열전도도보다 더 높은 것을 특징으로 하는,
    멤스 패키지.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 캡핑층은 실리콘 캡핑층이며, 상기 본딩층은 주석(Sn)층과 금(Au)층이 적층된 형태인 것을 특징으로 하는,
    멤스 패키지.
  5. 제 1 항에 있어서,
    상기 개재층과 상기 실리콘 기판 사이에 형성된 실리콘 산화막을 더 포함하되,
    상기 실리콘 산화막은 상기 개재층을 구성하는 산소가 상기 실리콘 기판을 구성하는 실리콘과 반응하여 형성된 것을 특징으로 하는,
    멤스 패키지.
  6. 제 1 항에 있어서,
    상기 제2물질은 Sc, Ti, Y, Zr, Nb, La 및 Hf으로 이루어진 제1군, Co, Ni, Ru, Rh, Pd, Ir 및 Pt으로 이루어진 제2군 및 Al 및 Si으로 이루어진 제3군 중의 어느 하나인 군에서 선택된 물질이며,
    상기 제3물질은 상기 제1군, 상기 제2군 및 상기 제3군 중 상기 제2물질이 속하는 군을 제외한 다른 어느 하나의 군에서 선택된 물질이며,
    상기 제1물질은 Si을 제외하되 상기 제1군, 상기 제2군 및 상기 제3군 중에서 선택된 임의의 물질인 것을 특징으로 하는,
    멤스 패키지.
  7. 제 1 항에 있어서,
    상기 캡핑층과 접하는 시드층 및 상기 시드층의 일면 중 캡핑층과 접하는 면의 반대면 상에 형성되는 게터층을 포함하는 게터 구조체를 더 포함하는,
    멤스 패키지.
  8. 제 7 항에 있어서,
    상기 게터 구조체의 시드층은 Ru층을 포함하는,
    멤스 패키지.
  9. 제 7 항에 있어서,
    상기 게터층은 Ti층 혹은 Zr층을 포함하는,
    멤스 패키지.
  10. 제 7 항에 있어서,
    상기 게터층은 Ti층 및 Zr층을 포함하는 다층 박막 구조를 가지는,
    멤스 패키지.
  11. 실리콘 기판을 제공하는 단계;
    상기 실리콘 기판 상에 산소원소 및 제1물질을 함유하는 개재층을 형성하는 단계;
    상기 개재층 상에 제2물질로 이루어진 층과 제3물질로 이루어진 층이 교번하여 적층된 반응성 적층 구조체를 형성하는 단계;
    상기 반응성 적층 구조체 상에 본딩층을 개재하여 캡핑층을 배치하는 단계;
    상기 반응성 적층 구조체의 국소 부위에 개시자극을 인가하여 제2물질로 이루어진 층과 제3물질로 이루어진 층의 상호반응으로 인하여 열을 발생시키는 단계;를 포함하되,
    상기 제2물질과 상기 제3물질은 서로 상이하며, 상기 제1물질과 산소원소의 친화도는 실리콘과 산소원소의 친화도 보다 상대적으로 더 낮으며,
    상기 열을 발생시키는 단계 이후에, 상기 열에 의하여 상기 개재층을 구성하는 산소와 상기 실리콘 기판을 구성하는 실리콘이 반응하여 상기 개재층과 상기 실리콘 기판 사이에 실리콘 산화막을 형성하는 단계; 및 상기 열에 의하여 상기 반응성 적층 구조체와 상기 캡핑층을 상기 본딩층을 매개로 하여 본딩하는 단계;를 더 포함하며,
    상기 개재층을 형성하는 단계에서, 상기 개재층에서 상기 산소원소의 함량 비율은 상기 제1물질의 화학양론적 산화물에서 산소원소의 함량 비율 보다 작으며, 상기 개재층의 열전도도는 상기 실리콘 산화막의 열전도도 보다 더 높은 것을 특징으로 하는,
    멤스 패키지의 제조 방법.
  12. 삭제
  13. 삭제
  14. 제 11 항에 있어서,
    상기 제2물질은 Sc, Ti, Y, Zr, Nb, La 및 Hf으로 이루어진 제1군, Co, Ni, Ru, Rh, Pd, Ir 및 Pt으로 이루어진 제2군 및 Al 및 Si으로 이루어진 제3군 중의 어느 하나인 군에서 선택된 물질이며,
    상기 제3물질은 상기 제1군, 상기 제2군 및 상기 제3군 중 상기 제2물질이 속하는 군을 제외한 다른 어느 하나의 군에서 선택된 물질이며,
    상기 제1물질은 Si을 제외하되 상기 제1군, 상기 제2군 및 상기 제3군 중에서 선택된 임의의 물질인 것을 특징으로 하는,
    멤스 패키지의 제조 방법.
  15. 제 11 항에 있어서,
    상기 반응성 적층 구조체 상에 본딩층을 개재하여 캡핑층을 배치하는 단계에 있어서,
    상기 캡핑층은 상기 본딩층이 개재되는 면에 게터 구조체가 형성된 것인,
    멤스 패키지의 제조 방법.
  16. 제 15 항에 있어서,
    상기 게터 구조체는 상기 캡핑층과 접하는 시드층 및 상기 시드층의 일면 중 캡핑층과 접하는 면의 반대면 상에 형성되는 게터층을 포함하는,
    멤스 패키지의 제조 방법.
  17. 제 16 항에 있어서,
    상기 게터 구조체의 시드층은 Ru층을 포함하고,
    상기 게터층은 Ti층 혹은 Zr층을 포함하는,
    멤스 패키지의 제조 방법.
KR1020200173674A 2019-12-13 2020-12-11 멤스 패키지 및 그 제조방법 KR102432233B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190167020 2019-12-13
KR20190167020 2019-12-13

Publications (2)

Publication Number Publication Date
KR20210075891A KR20210075891A (ko) 2021-06-23
KR102432233B1 true KR102432233B1 (ko) 2022-08-16

Family

ID=76599376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200173674A KR102432233B1 (ko) 2019-12-13 2020-12-11 멤스 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102432233B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442830B1 (ko) * 2001-12-04 2004-08-02 삼성전자주식회사 저온의 산화방지 허메틱 실링 방법
JP2018528599A (ja) * 2015-07-08 2018-09-27 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 少なくとも２つの部品を接合するための方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130142530A (ko) 2012-06-19 2013-12-30 주식회사 지멤스 멤스 패키지 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442830B1 (ko) * 2001-12-04 2004-08-02 삼성전자주식회사 저온의 산화방지 허메틱 실링 방법
JP2018528599A (ja) * 2015-07-08 2018-09-27 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 少なくとも２つの部品を接合するための方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Bourim 외 2명, Development and Characterization of Non-Evaporable Getter Thin Films with Ru Seeding Layer for MEMS Application. MDPI,[online],2018년9월25일,인터넷:<URL:https://www.mdpi.com/2072-666X/9/10/490>*

Also Published As

Publication number Publication date
KR20210075891A (ko) 2021-06-23

Similar Documents

Publication Publication Date Title
TWI298913B (ko)
JP5781288B2 (ja) ゲッタ材料からなる接着界面を備えるキャビティ構造
EP2363373A1 (en) Bonding process for sensitive micro-and nano-systems
JP5571988B2 (ja) 接合方法
US8956958B2 (en) Method for the production of a substrate comprising embedded layers of getter material
US20130043594A1 (en) Method for manufacturing semiconductor device and semiconductor device
TW200934722A (en) Composite comprising at least two semiconductor substrates and production method
US10766767B2 (en) Eutectic bonding with ALGe
US7595223B2 (en) Process for bonding and electrically connecting microsystems integrated in several distinct substrates
US11757425B2 (en) Resonance device and method for producing resonance device
TW201727780A (zh) 微機電系統封裝之製造方法
WO2016129230A1 (ja) 半導体装置およびその製造方法
KR20210068588A (ko) 기판들을 본딩하기 위한 방법들
JP2003017375A (ja) セレン化反応を利用する基板ボンディング法
JP6193480B2 (ja) 微小電気機械システムデバイスパッケージおよび微小電気機械システムデバイスパッケージを製造するための方法
JP5496081B2 (ja) 金属被覆された構成部分を製造するための方法、金属被覆された構成部分、並びに金属被覆の際に構成部分を支持するための支持体
KR102432233B1 (ko) 멤스 패키지 및 그 제조방법
US20070099410A1 (en) Hard intermetallic bonding of wafers for MEMS applications
TWI791849B (zh) 製造包括第一微機電元件和第二微機電元件的系統的方法及系統
US10968099B2 (en) Package moisture control and leak mitigation for high vacuum sealed devices
JP5774855B2 (ja) パッケージ及びその製造方法
JP2011500343A (ja) 多層バンプ構造物及びその製造方法
KR101471386B1 (ko) 기판 레벨 패키지 및 그 제조방법
JP2003309124A (ja) 半導体装置
TWI509757B (zh) 微機電系統晶片及其封裝方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant