KR20020051815A - 상보형 데이터를 고속으로 출력하는 출력 래치 회로를구비하는 반도체 장치 - Google Patents
상보형 데이터를 고속으로 출력하는 출력 래치 회로를구비하는 반도체 장치 Download PDFInfo
- Publication number
- KR20020051815A KR20020051815A KR1020010031142A KR20010031142A KR20020051815A KR 20020051815 A KR20020051815 A KR 20020051815A KR 1020010031142 A KR1020010031142 A KR 1020010031142A KR 20010031142 A KR20010031142 A KR 20010031142A KR 20020051815 A KR20020051815 A KR 20020051815A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- circuit
- latch
- latch circuit
- gate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
Landscapes
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
Description
Claims (7)
- 두 개의 래치 회로(101, 102; 101A, 102A)를 포함하고, 각 래치 회로는 증폭 회로로부터 공급되는 상보형 데이터 출력 중 대응하는 하나의 데이터 출력을 래치하고, 각 래치 회로의 입출력 사이에 개재된 하나의 게이트만을 구비하며, 상기 래치 회로(102, 102; 101A, 102A)는 상기 증폭 회로를 활성화하는 활성화 신호에 의해 리세트되는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 증폭 회로는 메모리 셀로부터 판독되는 데이터를 증폭하는 센스 앰프(37)이고, 상기 활성화 신호는 센스 앰프 활성화 신호인 것인 반도체 장치.
- 제1항에 있어서, 상기 각 래치 회로(101, 102)는,두 개의 입력부를 갖고, 상기 입력부 중 하나의 입력부는 상기 증폭 회로로부터 공급되는 상보형 데이터 출력 중 상기 대응하는 하나의 데이터 출력을 수신하는 NAND 회로(51, 56)와;상기 NAND 회로(51, 56)의 출력을 입력으로서 수신하고, 상기 NAND 회로(51, 56)의 두 개의 입력부 중 또 다른 하나의 입력부에 출력을 공급하는 인버터(52, 57)와;상기 NAND 회로(51, 56)의 출력과 그라운드 사이에 직렬로 접속되고, 두 개의 트랜지스터(53, 54; 58, 59) 중 하나의 트랜지스터가 상기 증폭 회로로부터 공급되는 상보형 데이터 출력 중 상기 대응하는 하나의 데이터 출력을 게이트에서 수신하고, 상기 두 개의 트랜지스터(53, 54; 58, 59) 중 또 다른 하나의 트랜지스터가 상기 활성화 신호를 게이트에서 수신하는 두 개의 트랜지스터(53, 54; 58, 59)를 구비하며,상기 NAND 회로(51, 56)의 출력은 상기 각 래치 회로(101, 102)의 출력으로서 되는 것인 반도체 장치.
- 제3항에 있어서, 상기 NAND 회로(51, 56)는,상기 인버터(52, 57)의 출력을 게이트에서 수신하고, 전원 전압에 접속되는 소스 및 상기 NAND 회로(51, 56)의 출력부에 접속되는 드레인을 갖는 PMOS 트랜지스터(111)와;상기 인버터(52, 57)의 출력을 게이트에서 수신하고, 상기 PMOS 트랜지스터(111)의 드레인에 접속되는 드레인을 갖는 제1 NMOS 트랜지스터(112)와;상기 증폭 회로로부터 공급되는 상보형 데이터 출력 중 상기 대응하는 하나의 데이터 출력을 게이트에서 수신하고, 상기 제1 NMOS 트랜지스터(112)의 소스에 접속되는 드레인 및 그라운드에 접속되는 소스를 갖는 제2 트랜지스터(113)와;상기 증폭 회로로부터 공급되는 상보형 데이터 출력 중 상기 대응하는 하나의 데이터 출력을 게이트에서 수신하고, 상기 NAND 회로(51, 56)의 출력부에 접속되는 드레인 및 상기 증폭 회로로부터 공급되는 상기 상보형 데이터 출력 중 또 다른 하나의 데이터 출력에 접속되는 소스를 갖는 PMOS 트랜지스터(114)를 구비하는 것인 반도체 장치.
- 제1항에 있어서, 상기 각 래치 회로(101A, 102A)는,두 개의 입력부를 갖으며, 상기 입력부 중 하나의 입력부는 상기 증폭 회로로부터 공급되는 상보형 데이터 출력 중 상기 대응하는 하나의 데이터 출력을 수신하는 제1 NAND 회로(51, 56)와;상기 제1 NAND 회로(51, 56)의 출력을 수신하는 입력부를 갖고, 리세트 신호를 수신하는 또 다른 입력부를 가지며, 제2 NAND 회로(121, 122)의 출력이 상기 제1 NAND 회로(51, 56)의 두 개의 입력부 중 또 다른 하나의 입력부에 공급되는 제2 NAND 회로(121, 122)와;상기 제1 NAND 회로(51, 56)의 출력과 그라운드 사이에 직렬로 접속되고, 두 개의 트랜지스터(53, 54; 58, 59) 중 하나의 트랜지스터가 상기 증폭 회로로부터 공급되는 상보형 데이터 출력 중 상기 대응하는 하나의 데이터 출력을 게이트에서 수신하고, 상기 두 개의 트랜지스터(53, 54; 58, 59) 중 또 다른 하나의 트랜지스터가 상기 활성화 신호를 게이트에서 수신하는 두 개의 트랜지스터(53, 54; 58, 59)를 구비하며,상기 제1 NAND 회로(51, 56)의 출력은 상기 각 래치 회로(51, 56)의 출력으로 되고, 상기 각 래치 회로(101A, 102A)의 래치 기능은 리세트 신호의 활성 주기동안 중지되는 것인 반도체 장치.
- 반도체 기억 장치로서,활성화 신호에 응답하여 메모리 셀로부터 판독되는 데이터를 나타내는 상보형 신호를 증폭하는 센스 앰프(37)와;각 래치 회로가 상기 센스 앰프(37)로부터 공급되는 상보형 출력 신호 중 대응하는 하나의 출력 신호를 래치하고, 래치 회로의 입출력 사이에 개재된 하나의 게이트만을 구비하는 두 개의 래치 회로(101, 102; 101A, 102A)와;상기 래치 회로(101, 102; 101A, 102A)의 출력을 공급하는 출력 버퍼(40)를 포함하고,상기 센스 앰프(37)를 활성화하는 상기 활성화 신호가 상기 래치 회로(101, 102; 101A, 102A)를 리세트하는 것을 특징으로 하는 반도체 기억 장치.
- 제6항에 있어서, 상기 각 래치 회로(101, 102; 101A, 102A)는 래치 기능 중지 신호에 응답하여 래치 기능을 중지시키는 기능을 갖고, 상기 래치 기능은 상기 래치 회로(101, 102; 101A, 102A)의 출력 중 적어도 하나의 출력이 불안정한 주기동안, 상기 래치 기능 중지 신호에 응답하여 중지되는 것인 반도체 기억 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000391368A JP4514945B2 (ja) | 2000-12-22 | 2000-12-22 | 半導体装置 |
JP2000-391368 | 2000-12-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020051815A true KR20020051815A (ko) | 2002-06-29 |
KR100651958B1 KR100651958B1 (ko) | 2006-11-30 |
Family
ID=18857520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010031142A KR100651958B1 (ko) | 2000-12-22 | 2001-06-04 | 상보형 데이터를 고속으로 출력하는 출력 래치 회로를구비하는 반도체 장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6594190B2 (ko) |
JP (1) | JP4514945B2 (ko) |
KR (1) | KR100651958B1 (ko) |
DE (1) | DE10126597B4 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6980481B1 (en) * | 2001-12-20 | 2005-12-27 | Lsi Logic Corporatiion | Address transition detect control circuit for self timed asynchronous memories |
US7296470B2 (en) * | 2005-04-14 | 2007-11-20 | The Boeing Company | Extended accuracy flexured plate dual capacitance accelerometer |
US8988960B2 (en) * | 2012-11-29 | 2015-03-24 | Nvidia Corporation | Technique for improving static random-access memory sense amplifier voltage differential |
US9570158B1 (en) * | 2016-05-04 | 2017-02-14 | Qualcomm Incorporated | Output latch for accelerated memory access |
US9922688B2 (en) | 2016-08-22 | 2018-03-20 | Apple Inc. | Bitline sensing latch |
CN107180619B (zh) * | 2017-07-26 | 2021-01-26 | 京东方科技集团股份有限公司 | 锁存器及其驱动方法、源极驱动电路及显示装置 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62140292A (ja) * | 1985-12-13 | 1987-06-23 | Toshiba Corp | 半導体メモリ |
US5467311A (en) * | 1990-07-31 | 1995-11-14 | International Business Machines Corporation | Circuit for increasing data-valid time which incorporates a parallel latch |
JP2894821B2 (ja) * | 1990-10-25 | 1999-05-24 | 株式会社東芝 | 出力バッファ回路 |
JPH07245558A (ja) * | 1994-03-03 | 1995-09-19 | Hitachi Ltd | 半導体装置の入力回路 |
US5592435A (en) * | 1994-06-03 | 1997-01-07 | Intel Corporation | Pipelined read architecture for memory |
JPH087573A (ja) * | 1994-06-14 | 1996-01-12 | Mitsubishi Electric Corp | 半導体記憶装置と、そのデータの読出および書込方法 |
US5901105A (en) * | 1995-04-05 | 1999-05-04 | Ong; Adrian E | Dynamic random access memory having decoding circuitry for partial memory blocks |
JPH0969292A (ja) * | 1995-08-30 | 1997-03-11 | Nec Corp | 半導体記憶装置 |
KR0179859B1 (ko) * | 1995-11-24 | 1999-04-15 | 문정환 | 반도체 메모리의 출력 제어 회로 |
KR0179793B1 (ko) * | 1995-12-28 | 1999-04-15 | 문정환 | 반도체 메모리의 센스 앰프 출력 제어 회로 |
CA2217375C (en) * | 1997-09-30 | 2001-09-11 | Valerie Lines | Bi-directional data bus scheme with optimized read and write characteristics |
JP3259764B2 (ja) * | 1997-11-28 | 2002-02-25 | 日本電気株式会社 | 半導体記憶装置 |
JPH11273341A (ja) * | 1998-03-18 | 1999-10-08 | Hitachi Ltd | 半導体装置及びデータ処理システム |
JP2000260181A (ja) * | 1999-03-08 | 2000-09-22 | Toshiba Corp | 同期型半導体記憶装置 |
JP2000285687A (ja) * | 1999-03-26 | 2000-10-13 | Nec Corp | 半導体記憶装置及びその内部回路を活性化する信号のタイミング発生方法 |
KR100284295B1 (ko) * | 1999-03-27 | 2001-03-02 | 김영환 | 멀티레벨 플래시 메모리를 프로그램/리드하기 위한 센싱회로 |
JP2001084785A (ja) * | 1999-09-17 | 2001-03-30 | Nec Corp | センスアンプ回路及び半導体記憶装置 |
JP2001101868A (ja) * | 1999-09-30 | 2001-04-13 | Hitachi Ltd | 半導体記憶装置 |
JP3474147B2 (ja) * | 2000-04-19 | 2003-12-08 | 沖電気工業株式会社 | データ出力回路 |
KR100382734B1 (ko) * | 2001-02-26 | 2003-05-09 | 삼성전자주식회사 | 전류소모가 작고 dc전류가 작은 반도체 메모리장치의입출력라인 감지증폭기 |
-
2000
- 2000-12-22 JP JP2000391368A patent/JP4514945B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-25 US US09/864,274 patent/US6594190B2/en not_active Expired - Lifetime
- 2001-05-31 DE DE10126597A patent/DE10126597B4/de not_active Expired - Fee Related
- 2001-06-04 KR KR1020010031142A patent/KR100651958B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US20020079543A1 (en) | 2002-06-27 |
DE10126597B4 (de) | 2010-02-25 |
DE10126597A1 (de) | 2002-07-11 |
US6594190B2 (en) | 2003-07-15 |
JP2002197869A (ja) | 2002-07-12 |
JP4514945B2 (ja) | 2010-07-28 |
KR100651958B1 (ko) | 2006-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20030156461A1 (en) | Method and apparatus for simultaneous differential data sensing and capture in a high speed memory | |
KR100333728B1 (ko) | 반도체메모리장치의 글로벌데이터버스 프리차지 방법 및 장치 | |
US5789948A (en) | Sense amplifier | |
KR100651958B1 (ko) | 상보형 데이터를 고속으로 출력하는 출력 래치 회로를구비하는 반도체 장치 | |
JPH11191293A (ja) | データ読み出し回路 | |
KR100492907B1 (ko) | 글로벌 입출력 스킴을 변경한 메모리 소자 | |
KR100523507B1 (ko) | 반도체메모리장치 | |
KR0184480B1 (ko) | 반도체 메모리 장치의 데이타 출력 버퍼 제어회로 | |
US5648932A (en) | Output control circuit for semiconductor memory | |
KR100337205B1 (ko) | 데이타 센스앰프 구동장치 | |
KR20020032081A (ko) | 글로벌 입·출력라인 선택장치 | |
US6122210A (en) | Data out buffer circuit and SRAM | |
KR100532971B1 (ko) | 메모리 장치용 데이타 출력 장치 | |
KR100278265B1 (ko) | 스태틱 커런트 감소를 위한 반도체 메모리장치 | |
KR100213802B1 (ko) | 클럭 에지 제어 레지스터 | |
KR20000044569A (ko) | 반도체 소자의 로컬 입출력 드라이버 | |
KR0142966B1 (ko) | 센스 앰프 | |
KR100743621B1 (ko) | 저 전력용 감지증폭기 | |
KR100336788B1 (ko) | 반도체 메모리 회로 | |
KR100225712B1 (ko) | 복수의 메모리셀을 갖는 메모리셀 어레이를 포함하는 반도체 메모리 장치 | |
KR100498438B1 (ko) | 반도체 메모리장치의 파우워 다운 제어회로 | |
KR0164821B1 (ko) | 반도체 메모리 장치 | |
KR20010093475A (ko) | 반도체 메모리 장치의 입출력 감지 증폭기 회로 | |
KR100470169B1 (ko) | 반도체메모리소자의센스증폭기 | |
JP2008108391A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121114 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141103 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151016 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20161019 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20171018 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |