KR20020034928A - 표시장치의 제조방법 및 표시장치용 기판 - Google Patents

표시장치의 제조방법 및 표시장치용 기판 Download PDF

Info

Publication number
KR20020034928A
KR20020034928A KR1020010067307A KR20010067307A KR20020034928A KR 20020034928 A KR20020034928 A KR 20020034928A KR 1020010067307 A KR1020010067307 A KR 1020010067307A KR 20010067307 A KR20010067307 A KR 20010067307A KR 20020034928 A KR20020034928 A KR 20020034928A
Authority
KR
South Korea
Prior art keywords
test
test element
terminals
display device
substrate
Prior art date
Application number
KR1020010067307A
Other languages
English (en)
Other versions
KR100425969B1 (ko
Inventor
후지까와다까시
가따오까요시하루
마쯔모또히또시
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR20020034928A publication Critical patent/KR20020034928A/ko
Application granted granted Critical
Publication of KR100425969B1 publication Critical patent/KR100425969B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels

Abstract

TEG블록(1)은 서로 인접하는 TFT테스트 요소 및 용량테스트 요소(C2-1)와, 6 개의 테스트 단자(106a~106f)를 포함한다. TEG블록(2)은 서로 인접하는 저항테스트 요소(Rc1-1) 및 용량테스트 요소(C1-1), 6 개의 테스트 단자(107a~107f)를 포함한다. TEG블록(1)과 TEG블록(2)은, 각각에 포함되는 테스트 단자의 패턴이 동일하다. 각 TEG블록 내의 테스트 요소는, 각 TEG블록 내에 포함되는 복수 테스트 단자의 적어도 일부에 접속된다.
TFT기판 등 표시장치용 기판 상의 스페이스 또는 평가항목의 우선성을 고려하여 테스트 요소를 기판 상에 효율적으로 형성할 수 있다. 또 표시장치의 유형에 상관없이, 공통 프로브를 이용하여 각 테스트 요소의 특성측정이 가능하므로, 저가격으로, 또 효율적으로 특성평가 작업을 실행할 수 있다.

Description

표시장치의 제조방법 및 표시장치용 기판{METHOD FOR MANUFACTURING A DISPLAY DEVICE, AND DISPLAY DEVICE SUBSTRATE}
본 발명은 표시장치의 제조방법 및 표시장치용 기판에 관한 것이다. 특히 TFT(Thin Film Transistor)형, MIM(Metal-Insulator-Metal)형 등의 액티브 매트릭스형 액정표시장치의 제조방법 및 이러한 액정표시장치를 제조하기 위해 이용되는 기판에 관한 것이다.
최근 표시장치의 고성능화가 진행되어, 이에 따르는 디바이스특성의 관리도 이제까지 이상으로 엄격하게 요구되고 있다. 디바이스특성의 관리는 품질관리, 불량기판의 조기발견 및 불량기판의 공정유출 방지를 위해 필요하다. 예를 들어 액정표시장치의 TFT기판은, 복수의 박막퇴적 공정 및 패터닝 공정을 포함하는 프로세스를 이용하여 제작되며, 그 제조 프로세스 등을 평가하기 위하여 TFT특성, 버스라인저항, 접촉저항 등의 평가가 실시된다. 이러한 평가수법으로서, 평가할 목적에 따른 테스트 요소를 포함하는 TEG(Test Element Group)를 TFT기판 상에 형성하고, 각 테스트 요소에 접속된 단자에 프로브를 접촉시켜, 각 테스트 요소의 특성을 측정하는 수법이 있다(예를 들어 일특개평 8-190087호 공보, 특히 동 공보의 도 1 및 도 2 참조).
그러나 액정표시장치 유형은 다종다양하므로, 평가해야 할 특성항목 및 수도 액정표시장치의 유형별로 달라, TFG를 구성하는 테스트 요소의 종류 및 수도 다르다. 예를 들어 회소 전면을 피복하는 유기절연막이 형성된 TFT기판의 경우에는, 유기절연막을 갖지 않는 TFT기판에 실행되는 특성평가와 더불어, 유기절연막에 관련된 특성평가가 실행된다. 또 액정표시장치의 크기도 다양하므로, 설계 상 형편에 따라 TEG 수나 위치가 제한 받는 경우가 있다. 최근 다품종의 액정표시장치를 효율적으로 제조하기 위하여, 동일 제조라인을 이용하여 동일 모기판으로부터 패널크기가 다른 액정표시장치가 제조되는 경우가 있으며, 또 동일 크기의 모기판을 이용하여 모기판별로 패널크기가 다른 액정표시장치가 제조되는 경우가 있다. 이와 같이 액정표시장치의 유형별로 TEG 위치나 검사항목이 다르기 때문에, 이에 맞는 프로브가 필요해져 액정표시장치의 유형별로 고가의 프로브를 준비하여 검사할 필요가 있다. 따라서 각각의 액정표시장치 유형에 대응한 검사장치를 복수 준비하거나, 또는 동일 검사장치에서 액정표시장치 유형이 바뀔 때마다 프로브를 교체해야할 필요가 있으므로, 제조 공정이 번잡하다. 또 프로브를 교체하는 사이의 시간낭비가 생겨 생산효율이 저하한다는 문제도 있다.
한편 최근의 표시장치는, TEG를 형성하기 위한 기판 상 스페이스가 점점 감소되는 경향이다. 그 제 1 원인으로서, 생산원가 삭감을 들 수 있다. 생산원가를 억제하기 위하여, 1 장의 모기판으로부터 가능한 한 다수의 기판을 제조해야 하므로, 표시부 이외의 기판 면적을 최대한 작게 해야 할 필요가 있기 때문이다. 최근의 표시장치는 중형이나 소형으로 특정된 개발이 실행되는 경향으로, 모바일 상품에 이용되는 소형크기의 기판에서, 그 원인이 특히 현저하다. 제 2 원인으로서 최근 표시장치 프레임의 협소화를 들 수 있다. 표시부 이외의 테두리부를 되도록 좁게 하기 위하여, 좁은 영역에 필요한 단자(드라이버 등)나 TEG를 형성해야 하기 때문이다. 따라서 각 테스트 요소가 효율적으로 집적화된 TEG 개발이 요구된다.
본 발명의 목적은 저 가격이며, 또 작업효율이 좋은 평가를 실행할 수 있으며, 이로써 생산효율이 높은 표시장치용 기판을 제공하는 데에 있다. 본 발명의 또 다른 목적은 유형이 다른 표시장치를 제조하는 제조라인을 이용한 표시장치의 제조방법에 있어서, 생산효율이 높은 표시장치의 제조방법을 제공하는 데 있다. 바꾸어 말해 본 발명의 또 다른 목적은, 동일 제조라인에서 다종다양한 표시장치를 효율적으로 제조하는 것이다.
도 1은 본 발명에 의한 제 1 실시예의 액정표시장치용 기판(100)을 설명하기 위한 도면으로, (a)는 액정표시장치용 기판(100)을 개략적으로 나타낸 평면도, (b)는 TEG(105)가 형성되지 않은 상태의 평면도.
도 2는 액정표시장치의 패널크기와 공(空)영역 면적과의 관계의 일례를 나타내는 그래프.
도 3은 TEG(105a)의 평면도.
도 4는 TEG(105b)의 평면도.
도 5는 TFT(202)의 1 회소에 상당하는 부분을 모식적으로 나타내는 평면도.
도 6은 도 5에 나타내는 TFT(202)의 등가회로도.
도 7은 표 1에 기재한 TFT테스트 요소의 제조공정을 나타내는 도면으로, 오른쪽 열은 평면도를, 왼쪽 열은 평면도에서의 X-Y선 단면도.
도 8은 표 1에 나타낸 각 저항테스트 요소의 평면도(오른쪽 열) 및 평면도에서의 X-Y선 단면도(왼쪽 열).
도 9는 표 1에 나타낸 각 저항테스트 요소의 평면도(오른쪽 열) 및 평면도에서의 X-Y선 단면도(왼쪽 열).
도 10은 용량테스트 요소의 평면도(오른쪽 열) 및 평면도에서의 X-Y선 단면도(왼쪽 열).
도 11은 도 7에 나타낸 TFT테스트 요소의 게이트시트(204)에 접속되는 테스트 단자(106a)의 제조공정을 나타내는 도면이며, 오른쪽 열은 평면도를, 왼쪽 열은 평면도에서의 X-Y선 단면도.
도 12는 도 7에 나타낸 TFT테스트 요소의 소스시트(206)(또는 드레인시트(208))에 접속되는 테스트 단자(106b 또는 106c)의 제조공정을 나타내는 도면이며, 오른쪽 열은 평면도를, 왼쪽 열은 평면도에서의 X-Y선 단면도.
도 13은 회소전극시트(210)에 접속되는 테스트 단자의 제조공정을 나타내는 도면이며, 오른쪽 열은 평면도를, 왼쪽 열은 평면도에서의 X-Y선 단면도.
도 14는 n+막 시트에 접속되는 테스트 단자의 제조공정을 나타내는 도면이며, 오른쪽 열은 평면도를, 왼쪽 열은 평면도에서의 X-Y선 단면도.
도 15는 절연성 기판(100) 상에 형성된, 표 3에 기재한 TEG블록(21~24)의 평면도.
도 16의 (a)는 접촉저항 측정에서의 저항값과 접촉면적 역수와의 관계를 나타내는 그래프이며, (b)는 용량측정에서의 용량값과 용량테스트 요소 면적과의 관계를 나타내는 그래프.
도 17은 프로브를 포함하는 측정시스템 일례의 개략을 설명하기 위한 도면이며, (a)는 프로브와 2 개의 측정기 관계를 설명하기 위한 구성도이고, (b)는 측정시스템을 설명하기 위한 구성도.
도 18은 도 17에 나타낸 측정시스템에 의한 측정 흐름(흐름도)의 설명도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 표시장치용 기판 102 : 표시부
104 : 표시장치회로 105 : TFG
106a~106f : TEG블록 1 테스트 단자
107a~107f : TEG블록 2 테스트 단자
202 : 표시부 TFT 401 : 프로브
402a~402f : 프로브 접촉부 P : 테스트 요소의 요소부
W-a~W-d : 테스트 요소의 배선부
(1) 본 발명의 표시장치 제조방법은, 적어도 2 개의 서로 다른 유형의 표시장치를 제조하는 제조라인을 이용한 표시장치의 제조방법으로서, 상기 표시장치의표시장치회로와, 상기 표시장치회로를 구성하는 회로요소의 특성을 평가하기 위한 복수의 테스트 요소를 구비하는 회로기판을 제작하는 공정과, 상기 회로기판에 형성된 상기 복수의 테스트요소 특성을 측정하는 공정을 포함하는, 상기 회로요소의 특성을 평가하는 공정을 포함하고, 상기 복수의 테스트 요소 각각은, 상기 적어도 2 개의 서로 다른 유형의 표시장치에 대하여 공통 패턴으로 배치된 복수의 테스트 단자의 적어도 일부 테스트 단자에 접속되며, 상기 측정공정은 상기 표시장치 유형에 관계없이, 공통의 프로브를 상기 적어도 일부 테스트 단자와 접촉시킨 상태에서 실행되는 것이다.
여기서 본 발명에서의 "다른 유형"은, 표시장치의 크기, 표시장치회로를 구성하는 회로요소 종류의 상이함뿐만 아니라, 회로요소 제조공정의 상이함 등도 포함된다. 또 "회로기판"은 TFT기판, MIM기판 등 복수의 회로요소가 형성된 기판을 가리킨다(이하 "표시장치용 기판"이라고도 함). "테스트 요소"는, 기판 상의 표시장치회로가 점유하는 영역 이외의 공영역에 형성된 요소이다. "표시장치회로"는, 표시장치로서 동작하기 위해 필요한 회로 전체를 가리키며, 표시영역에 형성되는 회소전극, TFT 등의 스위치 요소, 버스라인 등의 배선부 및 단자부뿐 아니라, 스위치 요소를 구동시키기 위한 구동회로 등이 포함된다. "공통 패턴으로 배치된 복수의 테스트 단자"는, 적어도 2 개의 서로 다른 유형의 표시장치 각각에 배치된 복수 테스트 단자의 패턴이 일부 또는 전부 동일하다는 것을 가리킨다.
(2) 상기 (1)에 기재한 표시장치의 제조방법에 있어서, 상기 회로기판은, 각각이 서로 다른 특성을 평가하기 위한 적어도 2 개의 테스트 요소를 포함하는 제 1테스트 요소군을 구비하고, 상기 제 1 테스트 요소군은 상기 공통 패턴으로 배치된 복수의 테스트 단자에 포함되는 복수의 제 1 테스트 단자의 적어도 일부 테스트 단자에 접속된다.
(3) 상기 (2)에 기재한 표시장치의 제조방법에 있어서, 상기 회로기판은, 각각이 서로 다른 특성을 평가하기 위한 적어도 2 개의 또 다른 테스트 요소를 포함하는 제 2 테스트 요소군을 추가로 구비하고, 상기 제 2 테스트 요소군은 상기 복수의 제 1 테스트 단자와 동일 패턴으로 배치된 복수의 제 2 테스트 단자의 적어도 일부 테스트 단자에 접속되며, 상기 측정공정에 있어서, 상기 공통 프로브를 상기 복수의 제 1 테스트 단자의 상기 적어도 일부 테스트 단자에 동시에 접촉시키는 공정과, 상기 공통 프로브를 상기 복수의 제 2 테스트 단자의 상기 적어도 일부 테스트 단자에 동시에 접촉시키는 공정이 독립적으로 실행된다.
(4) 상기 (2)에 기재한 표시장치의 제조방법에 있어서, 상기 적어도 2 개의 테스트 요소는 저항테스트 요소 및 용량테스트 요소이고, 상기 복수의 제 1 테스트 단자는 6 개의 제 1 테스트 단자이며, 상기 저항테스트 요소는 상기 6 개의 제 1 테스트 단자 중 4 개의 제 1 테스트 단자에 접속되고, 상기 용량테스트 요소는 상기 6 개의 제 1 테스트 단자 중 나머지 2 개의 제 1 테스트 단자에 접속된다.
(5) 상기 (4)에 기재한 표시장치의 제조방법에 있어서, 상기 회로기판은, 각각이 서로 다른 특성을 평가하기 위해 적어도 2 개의 또 다른 테스트 요소를 포함하는 제 2 테스트 요소군을 추가로 구비하고, 상기 적어도 2 개의 또 다른 테스트 요소는 다른 저항테스트 요소 및 다른 용량테스트 요소이며, 상기 제 2 테스트 요소군은 상기 복수의 제 1 테스트 단자와 같은 패턴으로 배치된 복수의 제 2 테스트 단자에 접속된다.
(6) 상기 (5)에 기재한 표시장치 제조방법의 상기 측정공정에 있어서, 상기 공통 프로브를 상기 복수의 제 1 테스트 단자에 동시에 접촉시키는 공정과, 상기 공통 프로브를 상기 복수의 제 2 테스트 단자에 동시에 접촉시키는 공정이 서로 독립적으로 실행된다.
(7) 상기 (1)~(6) 중 어느 하나에 기재한 표시장치의 제조방법에 있어서, 상기 회로요소의 특성을 평가하는 공정은, 상기 회로기판이 상기 적어도 2 개의 서로 다른 유형 중 어느 하나임을 특정하는 공정과, 상기 특정된 유형에 맞는 측정조건정보 및 상기 복수의 테스트 단자 배치정보를 취득하는 공정과, 상기 취득된 상기 측정조건 및 상기 배치정보에 기초하여, 상기 공통 프로브를 상기 회로기판에 대하여 상대적으로 이동시키는 공정을 포함한다.
(8) 상기 (1)~(7) 중 어느 하나에 기재한 표시장치의 제조방법에 있어서, 상기 회로기판 제작공정은 모기판 상에 복수의 회로기판을 형성하는 공정이며, 상기 특성평가공정은 상기 복수 회로기판의 각각에 대하여 순차 실행된다.
(9) 상기 (3)에 기재한 표시장치의 제조방법에 있어서, 상기 제 1 테스트 요소군 및 상기 제 2 테스트 요소군은 상기 제 1 테스트 요소군 및 상기 제 2 테스트 요소군 상호간에, 동일 특성을 측정하기 위한 테스트 요소를 공통으로 포함하고, 상기 테스트 요소는, 측정대상인 요소부와, 상기 요소부와 상기 테스트 단자를 접속하는 배선부를 구비하며, 상기 동일 특성을 측정하기 위한 테스트 요소의 상기요소부가 서로 다른 면적을 가지고, 상기 테스트 요소의 각 측정결과 및 상기 요소부 면적으로부터 회귀계수를 산출하는 공정을 포함한다.
본 발명의 표시장치용 기판은, 표시장치의 표시장치회로와, 상기 표시장치회로를 구성하는 회로요소의 특성을 평가하기 위한 복수의 테스트 요소를 구비하는 표시장치용 기판이며, 상기 복수의 테스트 요소는, 각각이 서로 인접하는 저항테스트 요소 및 용량테스트 요소를 포함하는 제 1 테스트 요소군 및 제 2 테스트 요소군을 적어도 가지며, 상기 제 1 테스트 요소군은 소정 패턴으로 배치된 복수 제 1 테스트 단자의 적어도 일부에 접속되고, 상기 제 2 테스트 요소군은 상기 복수의 제 1 테스트 단자와 동일 패턴으로 배치된 복수 제 2 테스트 단자의 적어도 일부에 접속된다.
본 발명의 표시장치용 기판에 있어서, 상기 복수의 제 1 테스트 단자는 6 개의 제 1 테스트 단자이며, 상기 저항테스트 요소는 상기 6 개의 제 1 테스트 단자 중 4 개의 제 1 테스트 단자에 접속되고, 상기 용량테스트 요소는 상기 6 개의 제 1 테스트 단자 중 나머지 2 개의 제 1 테스트 단자에 접속된다.
본 발명의 "표시장치용 기판"은, 제작을 의도하는 표시장치에 적합한 크기를 갖는 기판이며, 전형적으로는 복수의 표시장치용 기판이 형성된 모기판을 소정의 크기로 절단하여 제작한다.
본 발명의 측정시스템은, 본 발명의 표시장치용 기판에 구비된 복수의 테스트 요소의 특성을 측정하기 위한 측정 시스템이며, 상기 표시장치용 기판에서 복수의 제 1 테스트 단자와 동일 패턴으로 배치된 복수의 접촉부를 갖는 프로브와, 각각에 복수의 상기 표시장치용 기판이 형성된 복수의 모기판을 수납하는 카세트에 부여된 정보를 판독하는 수단과, 상기 판독수단에 의하여 판독된 상기 정보에 기초하여 상기 카세트로부터 상기 모기판을 꺼내는 수단과, 상기 모기판 상에 미측정 테스트 요소가 존재하는지 여부를 판단하는 제 1 판단수단과, 상기 제 1 판단수단에 의하여 미측정 테스트 요소가 존재하는 것으로 판단된 경우에는, 상기 모기판의 유형에 맞추어, 상기 프로브를 상기 표시장치용 기판 상에 형성된 미측정 테스트 요소에 대하여 상대적으로 이동시키는 수단과, 상기 테스트 요소에 접속된 단자를 포함하는 복수의 테스트 단자와 상기 프로브의 상기 복수의 접촉부를 접촉시켜, 상기 테스트 요소의 특성 측정을 행하는 수단과, 상기 제 1 판단수단에 의하여 미측정 테스트 요소가 존재하지 않는 것으로 판단된 경우에는, 상기 카세트에 미측정의 상기 모기판이 수납되었는지 여부를 판단하는 제 2 판단수단과, 상기 제 2 판단수단에 의하여 미측정의 상기 모기판이 수납된 것으로 판단된 경우에는, 상기 카세트로부터 미측정의 상기 모기판을 꺼내는 수단과, 상기 제 2 판단수단에 의하여 미측정 모기판이 수납되어 있지 않은 것으로 판단된 경우에는, 미측정의 상기 카세트가 존재하는지 여부를 판단하는 제 3 판단수단과, 상기 제 3 판단수단에 의하여 미측정의 상기 카세트가 존재하는 것으로 판단된 경우에는, 상기 판독수단에 의한 상기 정보의 판독이 가능해지도록 미측정의 상기 카세트를 이동시키는 수단을 포함한다.
이하 작용을 설명한다. 본 발명의 표시장치 제조방법에 있어서, 표시장치회로를 구성하는 회로요소의 특성을 평가하기 위한 복수의 테스트 요소 각각은, 적어도 2 개의 서로 다른 유형의 표시장치에 대하여 공통 패턴으로 배치된 복수의 테스트 단자의 적어도 일부 테스트 단자에 접속된다. 또 표시장치의 유형에 상관없이 상기 적어도 일부 테스트 단자에 공통 프로브를 접촉시킨 상태에서, 상기 복수의 테스트 요소의 특성이 측정된다. 따라서 이 제조방법에 의하면, 표시장치의 유형에 상관없이 공통의 프로브를 이용하여 회로요소의 특성을 평가할 수 있으므로, 표시장치의 유형별로 프로브를 준비하고 교체할 필요가 없어, 저가격이며 또 작업효율이 좋게 회로요소의 특성을 평가할 수 있어, 이로써 효율적으로 표시장치를 제조할 수 있다.
상기 (2)에 기재한 표시장치의 제조방법에 있어서, 회로기판은 각각이 서로 다른 특성을 평가하기 위한 적어도 2 개의 테스트 요소를 포함하는 제 1 테스트 요소군을 구비한다. 따라서 이 제조방법에 의하면 공통의 프로브를 이용하여, 제 1 테스트 요소군에 포함되는 적어도 2 개의 다른 특성을 평가할 수 있다.
상기 (3)에 기재한 표시장치의 제조방법에 있어서, 회로기판은 각각이 서로 다른 특성을 평가하기 위한 적어도 2 개의 또 다른 테스트 요소를 포함하는 제 2 테스트 요소군을 추가로 구비한다. 또 제 2 테스트 요소군은 복수의 제 1 테스트 단자와 동일 패턴으로 배치된 복수의 제 2 테스트 단자의 적어도 일부 테스트 단자에 접속된다. 그리고 측정공정에서 공통 프로브를 복수 제 1 테스트 단자의 적어도 일부 테스트 단자에 동시에 접촉시키는 공정과, 공통 프로브를 복수 제 2 테스트 단자의 적어도 일부의 테스트 단자에 동시에 접촉시키는 공정이 독립적으로 실행된다. 따라서 이 제조방법에 의하면, 공통의 프로브를 이용하여 제 1 테스트 요소군 및 제 2 테스트 요소군의 각 특성을 측정할 수 있기 때문에, 제 1 테스트 요소군 및 제 2 테스트 요소군의 각 특성을 측정할 때 프로브를 교체할 필요가 없어, 저 가격이며 또 작업효율 좋게 회로요소 특성을 평가할 수 있으며, 이로써 효율적인 표시장치를 제조할 수 있다. 또 이 제조방법에 의하면, 프로브를 상기 적어도 일부의 테스트 단자에 동시에 접촉시키므로, 제 1 테스트 요소군 및 제 2 테스트 요소군 각각에 포함되는, 서로 다른 특성을 평가하기 위한 적어도 2 개의 테스트 요소를 1 조로 하여, 각각 1 회의 프로브 접촉조작에서 적어도 2 개의 테스트 요소의 특성을 측정할 수 있다.
상기 (4)에 기재한 표시장치의 제조방법에 있어서, 제 1 테스트 요소군은 저항테스트 요소 및 용량테스트 요소를 포함하므로, 회로요소의 특성을 효율적으로 평가할 수 있다. 특히 TFT기판이나 MIM기판 등에 대해서는 저항만이 아닌 용량도 측정할 필요가 있으므로, 제 1 테스트 요소군이 저항테스트 요소 및 용량테스트 요소를 포함함으로써, 저항 및 용량을 효율적으로 측정할 수 있다.
또 상기 (4)에 기재한 표시장치의 제조방법에 있어서, 저항테스트 요소는 6 개의 제 1 테스트 단자 중 4 개의 제 1 테스트 단자에 접속되며, 용량테스트 요소는 6 개의 제 1 테스트 단자 중 나머지 2 개의 제 1 테스트 단자에 접속된다. 따라서 이 제조방법에 의하면, 저항테스트 요소가 4 개의 제 1 테스트 단자에 접속되므로, 4 단자법에 의하여 저항측정 정밀도가 향상된다. 저항테스트 요소를 TFT테스트 요소로 변경한 경우라도, 4 개의 제 1 테스트 단자 중 3 개의 제 1 테스트 단자에 TFT테스트 요소를 접속시킴으로써, TFT테스트 요소의 특성 측정이 가능해진다.
제 1 테스트 단자의 수를 6 개로 하는 이유는 다음과 같은 이점이 있기 때문이다. 첫째로, 저항테스트 요소를 4 개의 제 1 테스트 단자에 접속함으로써, 메탈시트 저항을 정밀도 높게 측정할 수 있다. 즉 4 단자 측정법에 의한 메탈시트 저항의 측정이 가능해지므로, 2 단자를 이용한 측정보다 더욱 정확하게 시트저항을 측정할 수 있다.
둘째로, 저항테스트 요소에 접속된 4 개의 테스트 단자(이하 저항측정용 단자로도 칭함)와 접촉하는 프로브 접촉부와, 용량테스트 요소에 접속된 2 개의 테스트 단자(이하 용량측정용 단자로도 칭함)와 접촉하는 프로브 접촉부를 별개로 할 수 있으므로, 측정장치의 복잡화나 측정 정밀도 저하를 방지할 수 있다. 예를 들어 저항측정용 단자와 접촉하는 4 개의 접촉부를 갖는 프로브를, 2 개의 용량측정용 단자와 접촉하는 프로브로 겸용할 경우, 저항측정과 용량측정의 스위칭이 필요해져 측정장치가 복잡해질 뿐만 아니라, 스위칭장치를 개재시킴으로써 측정 정밀도가 저하될 우려가 있다. 최근 표시장치의 높은 정밀화, 세밀화의 필요성이 높아지고 있는 상황하에서, 측정 정밀도 저하는 커다란 문제가 된다. 따라서 저항측정용 단자와 접촉하는 4 개의 접촉부와, 용량측정용 단자와 접촉하는 2 개의 접촉부가 각각 별개인 6 개의 접촉부를 갖는 프로브를 이용하는 것이 바람직하므로, 이 프로브와 접촉하는 제 1 테스트 단자의 수도 6 개로 하는 것이 바람직하다.
셋째로, 4 개의 저항측정용 단자와 접촉하는 프로브의 4 개 접촉부를, TFT테스트 요소를 측정하기 위한 접촉부로 겸용할 수 있다. TFT테스트 요소는 3 개의 테스트 단자에 접속되므로, TFT특성을 측정하기 위해서는 적어도 3 개의 접촉부를갖는 프로브가 필요하다. 예를 들어 4 개의 접촉부를 갖는 프로브를 이용하여 TFT특성 및 용량을 측정할 경우, 적어도 1 개의 접촉부를 겸용할 필요가 있으므로, TFT특성 측정과 용량측정의 스위칭이 필요해진다. 한편, TFT특성 측정과 용량측정의 스위칭을 실시하지 않고 TFT특성 및 용량을 측정할 경우, 5 개의 접촉부를 갖는 프로브를 이용할 수도 있다. 그러나 이 프로브를 이용하여 저항 및 용량을 측정할 경우, 저항측정용으로 3 개의 접촉부밖에 할당되지 않으므로, 4 단자 측정법에 의한 저항측정을 할 수 없다. 따라서 스위칭을 실시하지 않고 저항, 용량 및 TFT특성을 정밀도 높게 측정하기 위해서는, 적어도 6 개의 접촉부를 갖는 프로브가 필요해지며, 이 프로브 접촉부와 접촉하는 테스트 단자도 적어도 6 개 필요하다.
상기한 이점으로부터, 4 개의 저항측정용 단자와 2 개의 용량측정용 단자를 조합시킨 6 개의 제 1 테스트 단자는, 측정장치를 복잡하게 하는 일없이 측정 정밀도를 향상시키기 위한 최소 유닛이라 할 수 있다.
상기 (5)에 기재한 표시장치의 제조방법에 있어서, 회로기판은, 각각이 서로 다른 특성을 평가하기 위해 적어도 2 개의 또 다른 테스트 요소를 포함하는 제 2 테스트 요소군을 추가로 구비하고, 적어도 2 개의 또 다른 테스트 요소는, 또 다른 저항테스트 요소 및 또 다른 용량테스트 요소이다. 또 제 2 테스트 요소군은 복수의 제 1 테스트 단자와 같은 패턴으로 배치된 복수의 제 2 테스트 단자에 접속된다. 따라서 이 제조방법에 의하면, 상기 (4)에 기재한 표시장치의 제조방법에서, 공통의 프로브를 이용하여 제 1 테스트 요소군 및 제 2 테스트 요소군 각각에 대하여 적어도 저항 및 용량 2 개의 다른 특성을 평가할 수 있다.
저항테스트 요소에 접속된 4 개의 테스트 단자와, 용량테스트 요소에 접속된 2 개의 테스트 단자를 조합시킨 최소 유닛으로 배치시킴으로써, 표시장치의 유형이나 크기에 상관없이 범용적으로 특성을 평가할 수 있다. 예를 들어 표시장치 크기가 작은 경우에는, 저항테스트 요소와 용량테스트 요소로 이루어지는 필요 최소한 수의 테스트 요소군을 구축한다. 또 각 테스트 요소군에 포함되는 양 테스트요소에 접속된 테스트 단자의 수를 각각 최소 유닛인 6 개로 한다. 각 테스트 요소군에 포함되는 양 테스트 요소는 최소 유닛의 테스트 단자에 접속된 최소 테스트 유닛이므로, 장소의 제한을 받지 않고 기판 상의 작은 영역에도 형성할 수 있다. 표시장치 크기가 큰 경우에는 테스트 요소군의 수를 증가시킴으로써, 더욱 상세한 특성 평가가 가능해진다.
상기 (6)에 기재한 표시장치의 제조방법의 측정공정에 있어서, 공통 프로브를 복수의 제 1 테스트 단자에 동시에 접촉시키는 공정과, 공통 프로브를 복수의 제 2 테스트 단자에 동시에 접촉시키는 공정이 서로 독립적으로 실행된다. 따라서 이 제조방법에 의하면, 프로브를 상기 적어도 일부 테스트 단자에 동시 접촉시키므로, 제 1 테스트 요소군 및 제 2 테스트 요소군 각각에 포함되는 저항테스트 요소 및 용량테스트 요소를 1 조로 하여, 각각 1 회의 프로브 접촉조작으로 저항테스트 요소 및 용량테스트 요소의 특성을 측정할 수 있다.
상기 (7)에 기재한 표시장치의 제조방법에 있어서, 회로요소의 특성을 평가하는 공정은, 회로기판이 적어도 2 개의 서로 다른 유형 중 어느 하나임을 특정하는 공정과, 특정된 유형에 맞는 측정조건정보 및 복수의 테스트 단자 배치정보를취득하는 공정과, 취득된 측정조건 및 배치정보에 기초하여, 공통 프로브를 상기 회로기판에 대하여 상대적으로 이동시키는 공정을 포함한다. 따라서, 이 제조방법에 의하면 다른 유형의 회로기판에 대하여 공통 프로브를 이용하여 연속적으로 회로요소의 특성을 평가할 수 있다.
상기 (8)에 기재한 표시장치의 제조방법에 있어서, 회로기판 제작공정은 모기판 상에 복수의 회로기판을 형성하는 공정이며, 특성평가공정은 복수 회로기판의 각각에 대하여 순차 실행된다. 따라서 이 제조방법에 의하면, 모기판 상에 형성된 복수의 회로기판에 대하여 공통 프로브를 이용하여 특성평가공정을 순차 실행할 수 있다.
상기 (9)에 기재한 표시장치의 제조방법에 있어서, 제 1 테스트 요소군 및 제 2 테스트 요소군은, 제 1 테스트 요소군 및 제 2 테스트 요소군 상호간에 동일 특성을 측정하기 위한 테스트 요소를 공통으로 포함한다. 또 테스트 요소는, 측정대상인 요소부와, 상기 요소부와 상기 테스트 단자를 접속하는 배선부를 구비한다. 제 1 테스트 요소군 및 제 2 테스트 요소군에 공통으로 포함되는 상기 테스트 요소의 요소부 면적이, 제 1 테스트 요소군과 제 2 테스트 요소군 사이에서 서로 다르다. 제 1 테스트 요소군 및 제 2 테스트 요소군 각 군에 있어서의 상기 테스트 요소 측정결과 및 제 1 테스트 요소군 및 제 2 테스트 요소군 각 군에 있어서의 상기 요소부 면적으로부터 회귀계수를 산출한다. 따라서 이 제조방법에 의하면, 다른 테스트 요소군에 대하여 공통으로 포함되는 테스트 요소 특성의 측정결과 및 각 테스트 요소가 구비하는 요소부 면적에 기초하여, 그 특성에 대한 보다 정확한 평가를 실행할 수 있다.
본 발명의 표시장치용 기판에 있어서, 복수의 테스트 요소는, 각각이 서로 인접하는 저항테스트 요소 및 용량테스트 요소를 포함하는 제 1 테스트 요소군 및 제 2 테스트 요소군을 적어도 갖는다. 제 1 테스트 요소군은 소정 패턴으로 배치된 복수 제 1 테스트 단자의 적어도 일부에 접속되고, 제 2 테스트 요소군은 복수의 제 1 테스트 단자와 동일 패턴으로 배치된 복수 제 2 테스트 단자의 적어도 일부에 접속된다. 따라서 이 표시장치용 기판에 의하면, 제 1 테스트 요소군 및 제 2 테스트 요소군 각각에 포함되는 저항테스트 요소 및 용량테스트 요소가 서로 인접하므로, 기판 상의 스페이스 또는 평가항목의 우선성을 고려하여 저항테스트 요소 및 용량테스트 요소를 회로기판 상에 효율적으로 형성할 수 있다. 또 제 1 테스트 단자와 제 2 테스트 단자가 동일 패턴으로 배치되므로, 제 1 테스트 요소군 및 제 2 테스트 요소군 각각에 포함되는 저항테스트 요소 및 용량테스트 요소의 각 특성을 공통 프로브를 이용하여 측정할 수 있다.
상기 표시장치용 기판에 있어서, 저항테스트 요소는 6 개의 제 1 테스트 단자 중 4 개의 제 1 테스트 단자에 접속되고, 용량테스트 요소는 6 개의 제 1 테스트 단자 중 나머지 2 개의 제 1 테스트 단자에 접속된다. 따라서 이 표시장치용 기판에 의하면, 저항테스트 요소가 4 개의 제 1 테스트 단자에 접속되므로 4 단자법에 의하여 저항 측정의 정밀도가 향상된다. 저항테스트 요소를 TFT테스트 요소로 변경한 경우라도, 4 개의 제 1 테스트 단자 중 3 개의 제 1 테스트 단자에 TFT테스트 요소를 접속시킴으로써, TFT테스트 요소의 특성 측정이 가능해진다.
저항테스트 요소에 접속된 4 개의 테스트 단자와, 용량테스트 요소에 접속된 2 개의 테스트 단자를 조합시킨 최소 유닛으로 배치시킴으로써, 표시장치의 유형이나 크기에 상관없이 범용적으로 특성을 평가할 수 있다. 예를 들어 표시장치 크기가 작은 경우에는, 저항테스트 요소와 용량테스트 요소로 이루어지는 필요 최소한 수의 테스트 요소군을 구축한다. 또 각 테스트 요소군에 포함되는 양 테스트요소에 접속된 테스트 단자의 수를 각각 최소 유닛인 6 개로 한다. 각 테스트 요소군에 포함되는 양 테스트 요소는 최소 유닛의 테스트 단자에 접속된 최소 테스트 유닛이므로, 장소의 제한을 받지 않고 기판 상의 작은 영역에도 형성할 수 있다. 표시장치 크기가 큰 경우에는 테스트 요소군의 수를 증가시킴으로써, 더욱 상세한 특성 평가가 가능해진다.
본 발명의 측정 시스템은, 본 발명의 표시장치용 기판이 구비하는 복수의 테스트 요소 특성을 측정하기 위한 측정 시스템이므로, 공통 프로브를 이용한 연속적인 측정이 가능해진다. 따라서 수동이 아닌 자동 측정이 가능해져, 생산효율을 향상시킬 수 있다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
(실시예)
이하 도면을 참조하면서, TFT를 이용한 액티브 매트릭스형 액정표시장치를 예로, 본 발명의 실시예를 설명한다. 단 본 발명은 TFT형 이외의 액정표시장치, 예를 들어 MIM을 이용한 액티브 매트릭스형 액정표시장치에 적용할 수 있다. 또본 발명은 액정표시장치 이외의 표시장치, 예를 들어 유기EL을 이용한 표시장치 등에 적용할 수 있다.
(제 1 실시예)
도 1의 (a)는 본 발명에 의한 실시예의 표시장치용 기판(100)을 개략적으로 나타낸 평면도이다. 유리기판 등의 절연성 기판(101) 상에는 TFT를 포함하는 표시부(102)와, 표시부(102) 주변에 위치하며 TFT에 전압을 공급하기 위한 주사선 및 신호선의 단자전극이 배설된 영역(103)을 포함하는 표시장치회로(104)가 형성된다.
절연성기판(101) 상에는, 복수의 테스트 요소 및 복수의 테스트 단자로 구성되는 TEG(105)가 형성된다. 복수의 테스트 요소는 표시장치회로(104)를 구성하는 TFT 특성을 검사하기 위한 요소이다. 여기서 도 1의 (a)에 나타내는 표시장치용 기판(100)은, 전형적으로는 복수의 표시장치용 기판(100)이 형성된 모기판(도시 생략)을 소정 크기로 절단함으로써 제작된다.
TEG(105)는 절연성 기판(101) 상에 형성되는 표시장치회로(104)의 크기 및 배치를 고려하여 형성된다. 도 1의 (b)는 TEG(105)가 형성되지 않은 상태의 표시장치용 기판(100)을 개략적으로 나타낸 평면도이다. TEG(105)는 절연성 기판(101) 상의 표시장치회로(104)가 점유하는 영역 이외의 영역(이하 '공(空)영역'이라고도 함)의 일부에, 1 개소에 모아서, 또는 몇 개소인가로 분리하여 형성할 수 있다. 도 1의 (a)에 있어서는, 절연성기판(101) 상의 공영역 3 개소로 나뉘어 TEG(105)가 형성된다.
도 2는 액정표시장치의 패널크기와 공영역 면적 관계의 일례를 나타내는 그래프이다. 도 2에 나타낸 바와 같이 액정표시장치의 패널크기가 작아짐에 따라, 공영역 면적이 급격하게 감소함을 알 수 있다. 따라서 공영역 면적을 고려하여 테스트해야 할 특성 항목 수를 조절하고, 테스트 항목에 대응한 TEG(105)를 설계한다. 예를 들어 공영역 면적이 좁은 소형 기종 액정표시장치의 경우에, 최저한도로 해야 할 기본 테스트 항목을 우선시켜 기본 테스트 항목에 대응하는 TEG(105)를 배치하고, 다시 나머지 공영역 면적 및 나머지 테스트 항목의 우선성을 고려하여 남은 테스트 항목에 대응하는 TEG(105)를 배치한다.
도 3 및 도 4는 TEG의 예를 나타내는 평면도이다. 도 3 및 도 4에 나타내는 TEG(105a, 105b)를 13 개의 TEG블록으로 나누어 표 1에 나타낸다. 여기서 기재 형편 상, 도 3 및 도 4로 나누어 TEG(105a, 105b)를 나타내지만, 도 3 및 도 4에 각각 기재된 TEG(105a, 105b)는 절연성기판(101) 상에서는 1 개소로 모아 형성되며, 도 3의 TEG블록(6)에 인접하여 도 4의 TEG블록(7)이 배치된다.
각 TEG블록에 포함되는 테스트 요소에 대하여 명칭, 측정목적, 테스트 항목, 측정단자 수, 상대 면적을 마찬가지로 표 1에 기재한다. 표 1 중 '테스트 요소의 명칭' 난에서 C2-1, C2-2 등의 '-' 앞 기호가 같으며, '-' 다음의 숫자만이 다른 것은 테스트 항목은 서로 같지만 테스트 요소의 요소부 면적이 상대적으로 다른 것을 나타낸다. 표 1 중의 'GI'는 게이트 절연막을 나타내며, 'AO'는 양극(陽極)산화막을 나타낸다. 그리고 도면 및 이하의 기재에 있어서, 표 1 중의 '테스트 항목' 난의 '게이트 메탈시트 저항'을 간단히 '게이트 시트저항'으로 나타내는 일이 있으며, '소스 ITO시트 저항' 및 '소스 메탈시트 저항'을 간단히 '소스 시트저항'으로 나타내는 일이 있다.
도 3 및 도 4에 나타낸 TEG(105a, 105b)에 있어서, 각 TEG블록(1~12)은 각각이 서로 다른 특성을 평가하기 위한 저항테스트 요소(또는 TFT테스트 요소) 및 용량테스트 요소를 포함하는 테스트 요소군을 구비한다. 예를 들어 TEG블록(1)은 TFT테스트 요소 및 용량테스트 요소(C2-1)를 포함하는 제 1 테스트 요소군을 구비하며, TEG블록(2)은 저항테스트 요소(Rc1-1) 및 용량테스트 요소(C1-1)를 포함하는 제 2 테스트 요소군을 구비한다. 단 TEG블록(13)은 저항테스트 요소(Rs6)만을 테스트요소로 포함한다.
본 실시예에 있어서는, 각각이 서로 다른 특성을 평가하기 위한 2 개의 테스트 요소가 각 TEG블록(1~12)에 포함되지만, 서로 다른 특성을 평가하기 위한 테스트 요소는 3 개 이상 포함되어도 된다. 각 TEG블록 내에서 복수의 테스트 요소 배치는 특히 제한되지 않는다.
저항테스트 요소와 용량테스트 요소는 공영역 유효활용의 관점에서, 저항테스트 요소 및 용량테스트 요소의 전체 면적이 가급적 작아지도록 조합되는 것이 바람직하다. 예를 들어 저항테스트 요소로서 면적이 작은 TEG블록(7)의 Rs3(도 4 참조)을 구성하는 경우에는, 용량테스트 요소로서 면적이 큰 TEG블록(7)의 C3-1(도 4 참조)을 조합시켜 구성하는 것이 바람직하다. 단 저항테스트 요소 대신 TFT테스트 요소를 구성하는 경우에, 게이트절연막/양극산화막간 용량을 평가하기 위한 테스트 요소(TEG블록(2)의 C1-1 등)를 조합시켜 구성하는 것은 불가능하다. 그 이유는 TFT테스트 요소의 게이트단자와, 게이트절연막/양극산화막간 용량테스트 요소의 1 단자가 연결되어버리기 때문이다.
본 실시예에서는, 13 개의 TEG블록을 절연성기판(101) 상의 공영역에 형성하지만, 형성할 TEG블록 수를 감소시켜 일부 테스트 요소를 생략할 수 있다. 예를 들어 TFT테스트 요소의 특성을 측정함으로써, 표시부(102)의 TFT전체 성능을 파악할 수 있으므로, n+막 시트저항 등의 세부 특성 측정을 생략할 수 있다. 표 1에기재된 13 개의 TEG블록 중, 예를 들어 TEG블록(3, 4, 10, 11 및 13)은 다른 TEG블록에 의한 특성측정에서 대체로 확인되므로 생략할 수 있다. 단 절연성기판(101) 상에 충분한 공영역이 있는 경우에는, 테스트 요소를 추가하여 세부 검사를 하는 것이 더욱 바람직하다.
각 TEG블록(1~12)에 포함되는 저항테스트 요소(또는 TFT테스트 요소) 및 용량테스트 요소는 각각이 서로 인접하여 배치된다. 각 TEG블록(1~13)에는 각각 6 개의 테스트 단자가 포함되며, 각 TEG블록(1~13)에 포함되는 각 테스트 요소는 각 TEG블록(1~13)에 포함되는 6 개 테스트 단자의 적어도 일부에 접속된다. 각 TEG블록(1~13)에 포함되는 6 개 테스트 단자는, 전형적으로는 저항테스트 요소에 접속되는 4 개의 테스트 단자와, 용량테스트 요소에 접속되는 2 개 테스트 단자로 크게 나뉘어진다. 여기서 저항테스트 요소에 접속되는 4 개 테스트 단자 중 3 개의 테스트 단자를 TFT 테스트 요소에 접속할 수 있다.
구체적으로 TEG블록(1 및 2)에 대하여 설명하면, TEG블록(1)에 있어서 제 1 테스트 요소군은 복수의 제 1 테스트 단자(106a~106f) 일부에 접속된다. 즉 제 1 테스트 요소군에 포함되는 TFT테스트 요소는 6 개의 제 1 테스트 단자(106a~106f) 중 3 개의 테스트 단자(106a, 106b, 106c)에 접속되고, 용량테스트 요소(C2-1)는 2 개의 테스트 단자(106e, 106f)에 접속된다. 나머지 1 개의 테스트 단자(106d)는 테스트 요소에 접속되지 않은 더미단자이다.
더미 테스트단자(106d)는 테스트 요소의 특성측정에 관여하는 것은 아니다. 그러나 프로브 접촉부(이하 핀이라고도 함)가 절연성기판(101)과 직접 접촉한 경우, 절연성기판(101)상에 형성된 막의 종류에 따라서는 표면을 손상시킴에 따른 막 박리 등의 불량이 발생하는 경우가 있다. 더미 테스트단자(106d)를 절연성기판(101) 상에 형성함으로써, 이러한 불량을 방지할 수 있다.
또 더미 테스트단자(106d)가 절연성기판(101) 상에 구성되지 않은 경우에는, 테스트단자(106a, 106b, 106c, 106e, 106f)가 형성된 개소와, 더미 테스트단자(106d)가 형성되지 않은 개소로 형성막 구성이 달라, 절연성기판(101) 상의 형성막 높이가 달라진다. 따라서 테스트단자(106a, 106b, 106c, 106e, 106f)에 프로브 접촉부가 접촉할 때, 프로브 접촉부로의 부하가 과대해져, 접촉부가 손상될 우려도 있다.
더미 테스트단자(106d)를 절연성기판(101) 상에 구성시킴으로써, 다른 테스트 단자(106a, 106b, 106c, 106e, 106f)와 높이를 맞출 수 있다. 따라서 균일한 접촉압으로 프로브가 테스트 단자(106a~106f)에 접촉할 수 있어, 프로브 접촉부의 손상을 막을 수 있다. 그리고 TEG블록(13)도 테스트요소에 접속되지 않은 더미 테스트단자를 2 개 갖는다.
TEG블록(2)에 있어서, 제 2 테스트 요소군은 복수의 제 2 테스트 단자(107a~107f)에 접속된다. 즉 제 2 테스트 요소군에 포함되는 저항테스트 요소(Rc1-1)는 6 개의 제 2 테스트 단자(107a~107f) 중 4 개의 테스트 단자(107a, 107b, 107c, 107d)에 접속되며, 용량 테스트 요소(C1-1)는 나머지 2 개의 테스트 단자(107e, 107f)로 접속된다.
저항테스트 요소에 대해서는 2 단자로 측정할 수도 있지만, 저항테스트 요소를 4 단자법으로 측정함으로써, 단자의 접촉저항 등의 부가저항이 제거되어 버스라인저항 및 접촉저항을 정확하게 측정할 수 있다.
도 3에 나타낸 바와 같이 TEG블록(1)에 포함되는 복수의 제 1 테스트 단자(106a~106f)와 TEG블록(2)에 포함되는 복수의 제 2 테스트 단자(107a~107f)는, 모두 동일 피치로 열을 이루어 배치되며, 동일 패턴으로 배치된다. 또 다른 TEG블록(3~13)에 대해서도, 제 1 테스트 단자(106a~106f)와 동일 패턴으로 각각 6 개의 테스트 단자가 배치된다.
각 TEG블록에 포함되는 테스트 단자는 각 TEG블록 상호간에 있어서, 동일패턴으로 배치되면 되며, 1 개의 TEG블록 내의 각 테스트 단자간 피치 및 위치는 특히 제한되지 않는다. 예를 들어 TEG블록(1)에서 테스트단자(106a)와 이에 인접하는 테스트 단자(106b) 사이의 피치가, 테스트 단자(106b)와 이에 인접하는 테스트 단자(106c) 사이의 피치와 달라도 된다. 또 TEG블록(1) 내의 테스트 단자(106a~106f)는 복수 열을 이루어도 된다. 또 TEG블록(1) 내의 테스트 단자(106a~106f)의 배열은, 지그재그로 어긋난 배열 등의 규칙적인 배열, 분산점 등의 불규칙한 배열이라도 된다.
본 실시예에서 각 TEG블록에 포함되는 테스트 단자의 수가 6 개이고, 프로브에 의한 측정을 6 단자별로 실행할 수 있으므로, 각 TEG블록에 포함되는 테스트 단자의 수가 수십 개인 경우에 비해 프로브의 핀과 테스트 단자의 위치 차이에 의한 접촉 불량이 일어나기 어렵다는 이점이 있다. 즉 테스트 단자의 수가 많을수록 프로브의 핀과 테스트 단자의 위치조정이 어려워지며, 프로브가 테스트 단자에 약간어긋나 접촉하면 프로브의 일부 핀이 테스트 단자와 접촉하지 않아 접촉불량을 일으킬 우려가 있다. 본 실시예에서 각 TEG블록에 포함되는 테스트 단자의 수가 비교적 적어, 각 TEG블록별로 프로브와 테스트 단자를 접촉시켜 측정을 실행할 수 있으므로, 프로브 핀과 테스트 단자의 위치조정이 용이하여 프로브가 테스트 단자에 약간 어긋나도 프로브 핀과 테스트 단자의 접촉불량이 생기기 어렵다.
다음으로 도 3 및 도 4에 나타낸 TEG블록(1~13)에 포함되는 테스트요소와, 표시부(102)의 TFT(202)와의 관계에 대하여 도 5 및 도 6을 참조하면서 설명하기로 한다. 도 5는 TFT(202)의 1 회소에 상당하는 부분을 모식적으로 나타내는 평면도이며, 도 6은 도 5에 나타내는 TFT(202)의 등가회로를 나타내는 도면이다.
절연성기판(101) 상에는, 서로 평행한 복수의 주사선(게이트버스라인)(204b)과, 주사선(204b)에 교차하며 서로 평행한 복수의 신호선(소스버스라인)(206b)이 형성되고, 주사선(204b)과 신호선(206b)이 각각 교차하는 부근에 복수의 TFT(202)가 형성된다. 즉 절연성기판(101) 상에는, 주사선(204b)과 전기적으로 접속된 게이트전극(204a) 및 SiNx, SiO2, Ta2O5 등으로 이루어지는 게이트 절연막이 순차 형성되며, 게이트 절연막 상에 i-Si 등으로 이루어지는 반도체막이 형성된다. 여기서 일반적으로 주사선과 게이트전극은 TaN(상층)/Ta(중간층)/TaN(하층)의 3층막 등으로 일체 형성된다. 반도체막 상에는 신호선(206b)과 전기적으로 접속된 소스전극(206a) 및 ITO막 등으로 이루어지는 드레인전극(208a)이 형성되어 TFT(202)가 구성된다. 일반적으로 신호선과 소스전극은 ITO막 등으로 일체 형성된다. 표시부(102)의 TFT(202)는 스퍼터링, 드라이에칭 등 주지의 수법으로 제작할 수 있다.
이 TFT(202) 상에는 회소 전면을 피복하는, 아크릴계 수지 등으로 이루어지는 유기절연막이 형성되며, 유기절연막 상에는 ITO막 등으로 이루어지는 회소전극(210d)이 형성된다. 그리고 유기절연막 상에 회소전극이 형성된 표시장치는, 예를 들어 일특개평 9-152625호 공보에 개시되어 있다.
회소전극(210d)은, 유기절연막에 형성된 콘택트홀(212) 내에서 드레인전극(208a)과 서로 전기적으로 접속된다. 콘택트홀(212) 근방의 드레인전극(208a)은 주사선(204b)에 평행한 장방형을 이룬다. 이 드레인전극(208a)의 장방형 부분 부근의 절연성 기판(101) 상에는, 게이트 절연막을 사이에 두고 보조용량배선(214)이 주사선(204b)과 평행하게 형성된다. 보조용량배선(214)은 전형적으로는, 주사선(204b) 및 게이트전극(204a)과 동일 막으로 형성된다. 주사선(204b) 및 신호선(206b)은 게이트 외부단자(216) 및 소스 외부단자(218)와 각각 전기적으로 접속되며, 게이트 외부단자(216) 및 소스 외부단자(218)를 통해 주사회로 및 홀드회로(모두 도시 생략)에 각각 접속된다.
게이트 외부단자(216)는, 예를 들어 다음과 같은 공정을 거쳐 형성된다. 주사선(204b)의 게이트시트 상에 게이트 절연막을 형성하고, 드라이에칭 등으로 게이트 절연막에 통과 홀을 형성한다. 그리고 게이트 절연막 상에 ITO막 등으로 이루어지는 투명전극을 형성하고, 통과 홀 내에서 게이트시트와 투명전극을 접속한다. 여기서 게이트시트는, TaN(상층)/Ta(중층)/TaN(하층)의 3 층막과, 이 3 층막을 피복하는 양극산화막으로 구성되며, 드라이에칭 등으로 게이트 절연막에 통과 홀을형성할 때, 양극산화막 및 게이트시트 상층의 질화탄탈막을 제거한다. 이 때, 게이트시트 중층의 탄탈막까지 제거되는 일이 있으며, 게이트시트 중층의 탄탈막이 모두 제거되면 투명전극과의 접촉불량이 발생할 우려가 있다. 본 실시예에 있어서는, 통과 홀을 형성할 때 잔존하는 게이트시트 중층의 탄탈막 저항을 측정하기 위해, 게이트 잔막시트저항을 테스트 항목으로 하는 저항테스트 요소(표 1 중의 Rs3)를 구성한다.
도 6에 도시한 등가회로의 A~M의 특성항목이 표 1에 기재된 테스트 요소의 어느 것에 상당하는가를 다음의 표 2에 나타낸다.
본 실시예의 표시부(102) TFT(202)는, 대략 게이트전극 형성(공정 1), 게이트 절연막 형성 및 반도체막 형성 그리고 패터닝(공정 2), 게이트 절연막 패터닝(공정 3), 소스전극 및 드레인전극 형성과 패터닝(공정 4), SiNx, SiO2, Ta2O5 등으로 이루어지는 보호막 형성 및 패터닝(공정 5), 유기절연막 형성 및 패터닝(공정 6), 회소전극 형성 및 패터닝(공정 7)의 각 공정을 거쳐 형성된다. 표 1에 기재한 각 테스트 요소 및 각 테스트 단자는 표시부(102) TFT(202)의 제조공정을 거쳐, 표시부(102) TFT(202)와 함께 형성된다. 따라서 회로요소의 특성을 평가하기 위한 원가 상승을 억제할 수 있다.
도 7에 기초하여 표 1에 기재된 TFT테스트 요소를 예로 하여, 테스트 요소의 형성방법을 설명한다. 여기서 다음의 설명에 있어서, 표시부(102) TFT(202)를 형성하는 각 막에 대하여 부여한 참조부호와 숫자가 동일한 것은, 그 참조부호가 부여된 막과 동일한 막으로 형성된 것임을 나타낸다.
도 7은 표 1에 기재한 TFT테스트 요소의 제조공정을 나타내는 도면으로, 오른쪽 열은 평면도를, 왼쪽 열은 평면도의 X-Y선 단면도를 각각 나타낸다. 도 7에는, 표시장치회로(104)의 TFT(202)를 형성하기 위한 각 공정의 시계열과 대비시키기 위하여, 상기의 TFT(202) 공정번호를 부여한다.
표시부(102) TFT(202)의 게이트전극(204a)과 동일막으로, TFT테스트 요소의 게이트시트(204)를 형성한다(공정 1). 게이트시트(204) 상에 게이트 절연막(201) 및 반도체막(203)을 형성하고, 반도체막(203)의 패터닝을 실시한다(공정 2). 게이트 절연막(201)의 패터닝 후(공정 3), 소스시트(206) 및 드레인시트(208)를 형성하고, 패터닝을 실시한다(공정 4). 패터닝된 게이트시트(204), 소스시트(206) 및 드레인시트(208)의 거의 전면을 피복하는 보호막(205)을 형성하고, 패터닝을 실시한 후(공정 5), 그 위에 유기절연막(207)을 형성한다(공정 6). 표시부(102)의 회소전극(210d) 형성과 함께, 테스트단자(106a, 106b, 106c)의 전극(210a, 210b, 210c)을 게이트시트(204), 드레인시트(208) 및 소스시트(206) 각각에 접속한다(공정 7).
도 7에 나타낸 TFT테스트 요소는, 측정대상인 요소부(P)(반도체막(203) 부근)와, 요소부(P)와 테스트단자(106a, 106b, 106c)의 전극(210a, 210b, 210c)을 각각 접속하는 배선부(W-a, W-b, W-c)를 구비한다.
여기서 게이트시트(204)를 양극산화 시키기 위해 게이트시트(204)에 접속되는 전극(210a)은 표시부(102) TFT(202)의 게이트전극(204a)과 동일막으로 형성된 단락선(209)에 접속된다. 이에 반해 소스시트(206) 및 드레인시트(208) 각각에 접속되는 전극(210c, 210b)은 게이트시트(204)와의 단락을 피하기 위해 단락선(209)과 접속되지 않는다.
도 8 및 도 9는 표 1에 나타낸 각 저항테스트 요소의 평면도(오른쪽 열) 및 평면도에서의 X-Y선 단면도(왼쪽 열)이다. 도 8의 (a)는 게이트 시트저항 테스트 요소(표 1의 Rs1)를, 도 8의 (b)는 소스(드레인) 시트저항 테스트 요소(표 1의 Rs2, Rs4)를, 도 8의 (c)는 게이트 잔막 시트저항 테스트 요소(표 1의 Rs3)를 각각 나타낸다. 도 9의 (a)는 회소전극시트 저항테스트 요소(표 1의 Rs 5)를, 도 9의 (b)는 n+막 시트저항 테스트 요소(표 1의 Rs6)를, 도 9의 (c)는 드레인/게이트간 접촉저항테스트 요소(표 1의 Rc1)를, 도 9의 (d)는 회소전극/드레인간 접촉저항테스트 요소(표 1의 Rc2)를 각각 나타낸다. 여기서 도 8 및 도 9에 있어서 각 저항테스트 요소에 접속되는 테스트단자의 기재는 생략한다.
도 8 및 도 9에 나타낸 각 저항테스트 요소는, 측정대상인 요소부(P)와, 요소부(P)와 4 개의 테스트단자를 각각 접속하는 배선부(W-a, W-b, W-c, W-d)를 구비한다. 도 8의 (a), (b), (c) 및 도 9의 (a), (b)에 기재된 각 시트저항 요소(Rs1~Rs6)에서의 요소부(P)는, 4 개의 배선부(W-a, W-b, W-c, W-d)에 접속된 장방형 부분 중 2 개의 배선부(W-b, W-c)간의 부분이다. 또 도 9의 (c), (d)에 기재된 각 접촉저항 테스트 요소(Rc1, Rc2)에서의 요소부(P)는 드레인시트(208)와 게이트시트(204)가 접촉하는 부분, 또는 회소전극시트(210)와 드레인시트(208)가 접촉하는 부분이다.
도 8 및 도 9에 나타낸 각 저항테스트 요소는, TFT테스트 요소의 경우와 마찬가지로 표시부(102) TFT(202)를 형성하기 위한 각 공정을 거쳐 형성된다. 예를 들어 게이트시트 저항테스트 요소(표 1의 Rs1)는 표시부(102) TFT(202)의 게이트전극(204a)과 동일막으로 형성되며, TFT(202)의 게이트전극(204a) 형성과 함께 형성된다. 또 드레인/게이트간 접촉저항 테스트요소(표 1의 Rc1)는, 게이트시트(204)를 피복하는 게이트절연막(201)을 형성한 후, 게이트시트(204)와 접촉하기 위한 통과 홀을 게이트절연막(201)에 형성하고, 그 후 드레인시트(208)를 게이트절연막(201) 상에 형성함으로써 제작된다.
게이트시트(204) 및 드레인시트(208)는 각각 4 개의 테스트단자에 접속되며, 4 개의 테스트단자 중 2 개의 테스트단자는 전류인가용 단자로 이용되고, 나머지 2 개의 테스트단자는 전압측정용 단자로 이용된다. 또한 회소전극/드레인간 접촉저항테스트 요소(표 1의 Rc2)는, 유기절연막(207) 및 보호막(205)에 통과 홀을 형성한 후, 유기절연막(207) 상에 회소전극시트(210)를 형성하여, 통과 홀 내에서 회소전극시트(210)를 드레인시트(208)에 접촉시킴으로써 제작된다. 드레인시트(208) 및 회소전극시트(210)는 전류인가용 및 전압측정용 단자로 이용하기 위한 2 개의 테스트단자에 각각 접속된다.
도 10은 용량테스트 요소의 평면도(오른쪽 열) 및 평면도에서의 X-Y선 단면도(왼쪽 열)이며, 도 10의 (a)는 게이트절연막 용량테스트 요소(양극산화막 유, 표 1의 C1)를, 도 10의 (b)는 게이트절연막 용량테스트 요소(표 1의 C2)를, 도 10의 (c)는 보호막 용량테스트 요소(표 1의 C3)를, 도 10의 (d)는 보호막 및 유기절연막의 전 용량테스트 요소(표 1의 C4)를, 도 10의 (e)는 유기절연막 용량테스트 요소를 각각 나타낸다. 여기서 도 10에 있어서 각 용량테스트 요소에 접속되는 테스트단자의 기재는 생략한다.
도 10의 (e)에 나타낸 유기절연막 용량테스트 요소는 본 실시예에 있어서는 생략된다(표 1 참조). 본 실시예에 있어서 유기절연막 용량테스트 요소를 생략한 이유는, 도 10의 (c) 에 나타낸 보호막 용량테스트 요소(표 1의 C3)와 함께 도 10의 (d)에 나타낸 보호막 및 유기절연막의 전 용량테스트 요소(표 1의 C4)의 각 측정결과로부터, 유기절연막 용량을 산출할 수 있기 때문이다. 단 본 발명에서 유기절연막 용량테스트 요소를 절연성기판(101) 상에 구성하는 것은 배제되지 않고, 보호막 용량테스트 요소(표 1의 C3) 또는 보호막 및 유기절연막의 전 용량테스트 요소(표 1의 C4) 대신에, 또 보호막 용량테스트 요소(표 1의 C3) 및 보호막과 유기절연막의 전 용량테스트 요소(표 1의 C4)와 함께 유기절연막 용량테스트 요소를 구성시켜도 된다.
도 10에 나타낸 각 용량테스트 요소는, 측정대상인 요소부(P)와, 요소부(P)와 2 개의 테스트단자를 각각 접속하는 배선부(W-e, W-f)를 구비한다. 각 용량테스트 요소에서의 요소부(P)는 2 개의 테스트단자에 각각 접속된 2 개의 시트 사이에 개재된 부분이다.
도 10에 나타낸 각 용량테스트 요소는 TFT테스트 요소의 경우와 마찬가지로, 표시부(102) TFT(202)를 형성하기 위한 각 공정을 거쳐 형성된다. 예를 들어 게이트절연막 용량테스트 요소(표 1의 C1, C2)에 대해서는, 게이트시트(204) 형성, 패터닝 및 실리콘질화막(silicon nitride film) 등의 게이트절연막(201)을 형성한다. 게이트시트(204) 및 게이트절연막(201) 상에 소스시트(206)(또는 드레인시트(208))를 형성, 패터닝하고, 게이트절연막(201)을 게이트시트(204) 및 소스시트(206)(또는 드레인시트(208)) 사이에 개재시킴으로써, 일정 면적의 게이트절연막 용량테스트 요소가 형성된다. 게이트시트(204)와 게이트절연막(201) 사이에 양극산화막(211)이 개재하는 게이트절연막 용량테스트 요소(표 1의 C1)의 경우에는, 게이트시트(204)를 단락선(209)과 접속시켜 게이트시트(204)를 양극산화 한다.
보호막 용량테스트 요소(표 1의 C3), 보호막과 유기절연막의 전 용량테스트 요소(표 1의 C4) 및 유기절연막 용량테스트 요소에 대해서는, 소스시트(206)(또는 드레인시트(208))를 형성, 패터닝 한 후, 용량측정에 필요한 보호막(205) 및/또는 유기절연막(207) 이외의 절연막을 패터닝으로 제거한다. 보호막(205) 또는 유기절연막(207) 상에 회소전극시트(210)를 형성, 패터닝하고, 보호막(205) 및/또는 유기절연막(207)을 소스시트(206)(또는 드레인시트(208))와 회소전극시트(210) 사이에개재시킴으로써, 일정면적의 각종 절연막 용량테스트 요소가 형성된다. 게이트시트(204), 소스시트(206)(또는 드레인시트(208)) 및 회소전극시트(210)는 1 개의 테스트단자에 각각 접속된다.
다음으로 테스트요소에 접속되는 테스트단자에 대하여 설명한다. 본 실시예에서의 테스트단자에는, 게이트시트(204)에 접속되는 테스트단자, 소스시트(206)(또는 드레인시트(208))에 접속되는 테스트단자, 회소전극시트(210)에 접속되는 테스트단자, n+막 시트에 접속되는 테스트단자가 포함된다. 우선 게이트시트(204)에 접속되는 테스트단자에 대하여 설명한다.
게이트시트(204)를 포함하는 테스트 요소로는, TFT테스트 요소, 게이트시트 저항테스트 요소(표 1의 Rs1), 게이트절연막 용량테스트 요소(표 1의 C1, C2), 드레인/게이트간 접촉저항 테스트 요소(표 1의 Rc1) 등이 있다. 게이트시트(204)를 포함하는 테스트 요소에 접속되는 테스트단자의 형성방법은, 주사선(게이트 버스라인)(204b)의 게이트 외부단자(216) 형성방법과 마찬가지이다. 즉 게이트시트(204) 패터닝 후에 게이트절연막(201) 및 유기절연막(207)을 형성하고, 프로브 접촉부가 접촉하는 개소의 게이트절연막(201) 및 유기절연막(207)에 통과 홀을 형성하여 게이트시트(204) 일부를 노출시킨다. 노출된 게이트시트(204)에 접속하는 ITO 등의 전극을 유기절연막(207) 상에 형성한다. 보다 구체적으로 설명하기 위하여 도 7에 나타낸 TFT테스트 요소를 예로 들어, 게이트시트(204)에 접속되는 테스트단자(106a)의 설명을 하기로 한다. 여기서 도 11~도 14에서는, 표시부(102) TFT(202)를 형성하기 위한 각 공정의 시계열과 대비하기 위하여 TFT(202)의 제조공정 번호를 부여한다.
도 11은 도 7에 나타낸 TFT테스트 요소의 게이트시트(204)에 접속되는 테스트단자(106a)의 제조공정을 나타내는 도면이며, 오른쪽 열은 평면도를, 왼쪽 열은 평면도에서의 X-Y선 단면도를 각각 나타낸다.
우선, TFT테스트 요소 요소부의 게이트시트(204)의 패터닝과 함께, TFT테스트 요소 요소부로부터 연장된 게이트시트(204)를 패터닝한다(공정 1). 게이트시트(204) 상에 게이트절연막(201)을 형성한 후(공정 2), 게이트절연막(201)을 패터닝하여 게이트절연막(201)에 통과 홀을 형성한다(공정 3). TFT테스트 요소로부터 분단된 소스시트(206)(또는 드레인시트(208))의 형성, 패터닝 후(공정 4), 소스시트(206)(또는 드레인시트(208)) 일부를 노출시키는 보호막(205)을 형성, 패터닝한다(공정5). 유기절연막(207)의 형성, 패터닝 후(공정 6), 전극(210a)을 유기절연막(207) 상에 형성하여 소스시트(206)(또는 드레인시트(208))의 노출부에 전극(210a)을 접속시킨다(공정 7).
다음으로 도 7에 나타낸 TFT테스트 요소를 예로 들어, 소스시트(206)(또는 드레인시트(208))에 접속되는 테스트단자(106b)(또는 106c)를 설명한다. 도 12는 도 7에 나타낸 TFT테스트 요소의 소스시트(206)(또는 드레인시트(208))에 접속되는 테스트단자(106b)(또는 106c)의 제조공정을 나타내는 도면으로, 오른쪽 열은 평면도를, 왼쪽 열은 평면도에서의 X-Y선 단면도를 각각 나타낸다.
우선, TFT테스트 요소 및 단락선(209)으로부터 분단된 게이트시트(204)의 형성, 패터닝 후(공정 1), 게이트시트(204) 상에 게이트절연막(201)을 형성한다(공정2). 게이트절연막(201)을 패터닝하여 게이트절연막(201)에 통과 홀을 형성한다(공정 3). TFT테스트 요소의 요소부로부터 연장된 소스시트(206)(또는 드레인시트(208))의 형성, 패터닝 후(공정 4), 소스시트(206)(또는 드레인시트(208)) 일부를 노출시키는 보호막(205)을 형성, 패터닝한다(공정5). 유기절연막(207)의 형성, 패터닝 후(공정 6), 전극(210b)(또는 210c)을 유기절연막(207) 상에 형성하여 소스시트(206)(또는 드레인시트(208))의 노출부에 전극(210b)(또는 210c)을 접속시킨다(공정 7).
다음에 회소전극시트(210)에 접속되는 테스트단자의 제조방법에 대하여 설명한다. 여기서 회소전극시트(210)를 포함하는 테스트요소로는, 표 1 중의 Rc2 및 Rs5의 저항테스트 요소를 들 수 있다.
도 13은 회소전극시트(210)에 접속되는 테스트단자의 제조공정을 나타내는 도면으로, 오른쪽 열은 평면도를, 왼쪽 열은 평면도에서의 X-Y선 단면도를 각각 나타낸다.
우선, 단락선(209)으로부터 분단된 게이트시트(204)의 형성, 패터닝 후(공정 1), 게이트시트(204) 상에 게이트절연막(201)을 형성, 패터닝하여 게이트절연막(201)에 통과 홀을 형성한다(공정 2, 3). TFT테스트 요소로부터 분단된 소스시트(206)(또는 드레인시트(208))의 형성, 패터닝 후(공정 4), 소스시트(206)(또는 드레인시트(208)) 일부를 노출시키는 보호막(205)을 형성, 패터닝한다(공정5). 유기절연막(207)의 형성, 패터닝 후(공정 6), 테스트 요소의 회소전극시트(210)의 요소부로부터 연장된 전극(210)을 유기절연막(207) 상에 형성하여 소스시트(206)(또는 드레인시트(208))의 노출부에 전극(210)을 접속시킨다(공정 7).
다음, n+막 시트에 접속되는 테스트단자의 제조방법에 대하여 설명한다. 여기서 n+막 시트를 포함하는 테스트 요소로는, 표 1 중의 Rs6을 들 수 있다.
도 14는 n+막 시트에 접속되는 테스트단자의 제조공정을 나타내는 도면으로, 오른쪽 열은 평면도를, 왼쪽 열은 평면도에서의 X-Y선 단면도를 각각 나타낸다.
우선, 게이트절연막(201)을 형성하고, 테스트요소인 n+막 시트(반도체막(203))의 요소부로부터 연장된 반도체막(203)을 형성, 패터닝한다(공정 1, 2, 3). 반도체막(203) 상에 소스시트(206)(또는 드레인시트(208))의 형성, 패터닝 후(공정 4), 소스시트(206)(또는 드레인시트(208)) 일부를 노출시키는 보호막(205)을 형성, 패터닝한다(공정5). 유기절연막(207)의 형성, 패터닝 후(공정 6), 전극(210)을 유기절연막(207) 상에 형성하여 소스시트(206)(또는 드레인시트(208))의 노출부에 전극(210)을 접속시킨다(공정 7).
(제 2 실시예)
본 실시예에 있어서는 제 1 실시예의 표시장치용기판(100)과는 유형이 다른 표시장치용 기판으로서, TFT 상에 유기절연막이 형성되지 않은 표시장치용 기판에 대하여 설명한다. 본 실시예에서는, 다음의 표 3에 나타내는 TEG블록(21~24)이 절연성기판(101) 상에 형성된다. 그리고 다음의 표 4에 나타내는 바와 같이 TEG블록을 추가할 수도 있다.
도 15는 절연성기판(101) 상에 형성된, 표 3 기재의 TEG블록(21~24) 평면도이다. 각 TEG블록(21~24)에 포함되는 저항테스트 요소(또는 TFT테스트 요소) 및용량테스트 요소는 각각이 서로 인접하여 배치된다. 도 15에 기재된 테스트 요소 중 C1-1, C1-3, C2-1 및 C2-3의 각 용량테스트 요소에 대해서는 표 1에 기재된 동일 명칭의 것과 구조가 동일하다. 또 Rc1-1, Rs1 및 Rs2의 각 저항테스트 요소 및 TFT테스트 요소에 대해서는, 유기절연막(207)이 없는 점을 제외하고는 표 1에 기재된 동일 명칭의 것과 구조가 동일하다. 즉 Rc1-1, Rs1 및 Rs2의 각 저항테스트 요소는, 각각 도 9의 (c), 도 8의 (a) 및 도 8의 (b)에 나타낸 각 도면에서 유기절연막(207)이 없는 구조를 갖는다. 또 TFT테스트 요소는 도 7의 공정 5에 나타낸 구조를 갖는다. 도 15에 기재된 각 테스트 요소의 단면도, 각 테스트 요소의 요소부 및 배선부, 각 테스트 요소의 제조방법에 대한 상세한 설명은 생략한다. 또 표 1에 기재된 저항테스트 요소 및 용량테스트 요소 중 Rc2, Rs3, Rs4, Rs5의 각 저항테스트 요소, C3, C4의 각 용량테스트 요소는 표 3에 기재되지 않았다.
도 15에 기재된 각 TEG블록(21~24)에는 각각 6 개의 테스트단자가 포함되며, 각 TEG블록(21~24)에 포함되는 각 테스트 요소는 각 TEG블록(21~24)에 포함되는 6 개 테스트단자의 적어도 일부에 접속된다.
구체적으로 TEG블록(21 및 22)에 대해서 설명하자면, TEG블록(21)에서 TFT테스트 요소는 6 개의 테스트단자(301a~301f) 중 3 개의 테스트단자(301a, 301b, 301c)에 각각 접속되며, 용량테스트 요소(C2-1)는 2 개의 테스트단자(301e, 301f)에 각각 접속된다. 나머지 1 개의 테스트단자(301d)는 테스트 요소에 접속되지 않은 더미단자이다.
TEG블록(22)에 있어서 저항테스트 요소(Rc1-1)는 6 개의테스트단자(302a~302f) 중 4 개의 테스트단자(302a, 302b, 302c, 302d)에 각각 접속되며, 용량테스트 요소(C1-1)는 나머지 2 개의 테스트단자(302e, 302f)에 각각 접속된다.
도 15에 나타낸 바와 같이 TEG블록(21)에 포함되는 복수의 테스트단자(301a~301f)와, TEG블록(22)에 포함되는 복수의 테스트단자(302a~302f)는, 모두 동일 피치로 열을 이루어 배치되며, 동일패턴으로 배치된다. 또 다른 TEG블록(23 및 24)에 대해서도, TEG블록(21)의 테스트단자(301a~301f)와 동일패턴으로 각각 6 개이 테스트단자가 배치된다. 그리고 각 TEG블록(21~24)에 포함되는 테스트단자는, 제 1 실시예에서의 각 TEG블록(1~13)에 포함되는 테스트단자와 동일패턴으로 배치된다.
다음으로 상기 제 1 및 제 2 실시예에서 설명한 각 TEG블록에 포함되는 테스트 요소의 특성 측정방법에 대해서 설명한다. 테스트 요소는 TFT테스트 요소, 저항테스트 요소, 용량테스트 요소로 크게 구별되며, 다시 저항테스트 요소는 배선(시트)저항테스트 요소, 접촉저항테스트 요소로 대별된다. 이하 TFT테스트 요소, 배선(시트)저항테스트 요소, 접촉저항테스트 요소, 용량테스트 요소의 순으로 각 특성의 측정방법에 대해서 설명한다.
[TFT테스트 요소의 TFT특성 측정, 도 3의 TEG블록(1) TFT테스트 요소 참조]
게이트시트(204)에 접속된 테스트단자(106a) 및 소스시트(206)에 접속된 테스트단자(106c)에 일정값의 전압을 인가하고, 게이트시트(204)에 인가하는 전압을 스위핑하면서 소스시트(206)와 드레인시트(208) 사이의 요소부(P)(도 7의 공정 7참조)를 흐르는 전류를 측정한다. 예를 들어 소스전압으로 10V를 인가하고, 게이트전압으로 -20V에서 20V로 스위핑 인가한다.
[배선(시트)저항테스트 요소의 저항측정, 도 3의 TEG블록(5)의 Rs1 참조]
저항테스트 요소(Rs1)에 접속된 4 개의 테스트단자(108a, 108b, 108c, 108d) 중 2 개의 테스트단자(108a, 108d)에 일정전류, 예를 들어 0.1㎃를 인가한다. 안쪽의 2 개 테스트단자(108b, 108c)로부터 전압을 측정하여, Rs1의 배선(시트)저항을 측정한다. 배선(시트)저항테스트 요소는, 4 단자측정법으로 측정하고자 하는 메탈시트 부분만의 저항을 측정할 수 있다. 예를 들어 저항테스트 요소(Rs1)의 요소부(P)(도 8의 (a) 참조) 면적이, 측정하고자 하는 게이트 메탈시트 면적의 4 배인 경우는, 측정값을 4로 나눔으로써, 메탈시트저항(단위:Ω/?)을 구할 수 있다.
[접촉저항테스트 요소의 저항측정, 도 3의 TEG블록(2) Rc1-1 참조]
접촉저항테스트 요소(Rc1-1)에 접속된 4 개의 테스트단자(107a, 107b, 107c, 107d) 중 2 개의 테스트단자(107a, 107d)에 일정전류, 예를 들어 0.1㎃를 인가하고 나머지 2 개의 테스트단자(107b, 107c)로부터 전압을 측정함으로써, 드레인/게이트간 접촉저항테스트 요소의 요소부(P)(도 9의 (c) 참조) 저항과, 2 종류의 메탈시트(드레인 및 게이트시트)저항의 전체 저항이 구해진다. 그리고 2 종류의 메탈시트(드레인 및 게이트시트)저항을 상술한 방법으로 측정함으로써 드레인/게이트간 접촉저항테스트 요소의 요소부(P) 저항만을 구할 수 있다.
또한 요소부 면적이 다른 동일특성을 측정하기 위한 접촉저항테스트 요소를 이용하여 접촉저항을 마찬가지 방법으로 측정할 수 있다. 예를 들어 TEG블록(2)의Rc1-1과 TEG블록(3)의 Rc1-2는 모두 드레인/게이트간 접촉저항을 측정하기 위한 접촉저항테스트 요소이지만, Rc1-2의 요소부(P) 면적은 Rc1-1의 요소부(P) 면적의 2 배이며(표 1 참조), 이들 접촉저항테스트 요소의 저항값으로부터 접촉저항을 측정할 수 있다. 메탈시트저항을 일정하게 해두면, 도 16의 (a)에 나타낸 바와 같이 저항값은, 접촉면적(요소부(P) 면적)의 역수에 비례하므로(y＝a1x＋b1의 관계), 회귀계수를 산출, 기울기(a1)를 구함으로써 이 기울기(a1)를 접촉저항(단위:Ω?㎛2)으로서 구할 수 있다.
[용량테스트 요소의 용량측정, 도 3의 TEG블록(1)의 C2-1 참조]
용량테스트 요소(C2-1)에 접속된 2 개의 테스트단자(106e, 106f)에 일정전압, 예를 들어 10V를 인가하고, 이들 테스트단자(106e, 106f)로부터 용량을 측정한다. 게이트절연막(201)의 상하에 구성되는 메탈시트(게이트시트(204) 및 소스 또는 드레인시트(206, 208))의 요소부(P)(도 10의 (b) 참조) 면적(S2)으로 용량값을 나눔으로써 게이트절연막 용량(단위:pF/㎛2)을 구할 수 있다.
또 요소부 면적이 다른, 동일특성을 측정하기 위한 용량테스트 요소를 이용하여, 마찬가지 방법으로 절연막 용량을 측정할 수 있다. 예를 들어 TEG블록(1)의 C2-1과 TEG블록(3)의 C2-2는 모두 게이트절연막 용량을 측정하기 위한 용량테스트 요소이지만, C2-1의 요소부(P) 면적은 C2-2의 요소부(P) 면적의 2 배이며(표 1 참조), 이들 용량테스트 요소의 용량값으로부터 게이트절연막 용량을 측정할 수 있다. 도 16의 (b)에 나타낸 바와 같이 용량값은 면적 크기에 비례하므로(y＝a2x＋b2의 관계), 회귀계수를 산출하여 기울기(a2)를 구함으로써,이 기울기(a2)를 게이트절연막 용량(단위:pF/㎛2)으로서 구할 수 있다.
다음으로, 상술한 제 1 실시예 및 제 2 실시예의 테스트단자에 접촉되는 프로브에 대하여 설명한다. 도 17은 프로브를 포함하는 측정시스템 일례의 개략을 설명하는 도면으로서, 도 17의 (a)는 프로브와 2 개 측정기와의 접속을 설명하기 위한 구성도, 도 17의(b)는 측정시스템을 설명하기 위한 구성도이다. 프로브(401)는 표시장치용 기판(100) 상에 형성된 TEG(105)의 테스트단자에 접촉시키기 위한 6 개의 접촉부(402a~402f)를 갖는다. 각 접촉부(402a~402f)는 모두 동일 피치로 열을 이루어 배치되며, 제 1 실시예 및 제 2 실시예의 각 TEG블록(1~13, 21~24)에 각각 포함되는 6 개의 테스트단자와 동일패턴으로 배치된다. 또 6 개의 접촉부(402a~402f) 중 4 개의 접촉부(402a, 402b, 402c, 402d)는 4 단자 저항측정기에, 나머지 2 개의 접촉부(402e, 402f) 는 2 단자 용량측정기에 각각 케이블을 통해 접속된다.
프로브(401)를 예를 들어 도 3에 나타내는 TEG블록(1)에 포함되는 테스트단자(106a~106f)에 접촉시킨 경우, 프로브(401)의 접촉부(402a~402f)는 테스트단자(106a~106f)에 각각 동시에 접촉된다. 즉 프로브(401)의 접촉부(402a, 402b, 402c)가 TFT테스트 요소에 접속된 테스트단자(106a, 106b, 106c)에 각각 접속되며, 프로브(401)의 접촉부(402e, 402f)가 용량테스트 요소(C2-1)에 접속된 테스트단자(106e, 106f)에 각각 접속된다. 따라서 1 회의 프로브 접촉동작에 의하여 TFT테스트 요소에 접속된 테스트단자(106a, 106b, 106c)가 4 단자 저항측정기에 접속되며, 게이트절연막 용량테스트 요소(C2-1)에 접속된 테스트단자(106e, 106f)가2 단자 용량측정기에 접속된다. TFT특성측정 및 게이트절연막 용량측정은, 프로브(401)의 접촉부(402a~402f)와 테스트단자(106a~106f)를 접촉시킨 상태에서 실행된다.
또 TEG블록(2)에 포함되는 테스트단자(107a~107f)는, TEG블록(1)에 포함되는 테스트단자(106a~106f)와 동일 패턴으로 배치되므로, 프로브(401)의 접촉부(402a~402f)를 테스트단자(107a~107f)에 각각 동시에 접촉시킬 수 있다. 즉 프로브(401)의 4 개 접촉부(402a, 402b, 402c, 402d)가 드레인/게이트간 접촉저항테스트 요소(Rc1-1)에 접속된 4 개의 테스트단자(107a, 107b, 107c, 107d)에 각각 접속되며, 프로브(401)의 2 개 접촉부(402e, 402f)가 게이트절연막(AO 유) 용량테스트 요소(C1-1)에 접속된 2 개의 테스트단자(107e, 107f)에 각각 접속된다. 따라서 TEG블록(1)의 경우와 마찬가지로, 1 회의 프로브 접촉조작으로, 프로브(401)의 접촉부(402a~402f)와 테스트단자(107a~107f)가 동시에 접촉하고, 이 접촉된 상태에서 드레인/게이트간 접촉저항측정 및 게이트절연막(AO 유) 용량측정을 실행할 수 있다.
또한 도 15에 나타낸 TEG블록(21)에 포함되는 테스트단자(301a~301f)는, 도 3에 나타낸 TEG블록(1)에 포함되는 테스트단자(106a~106f)와 동일패턴으로 배치된다. 따라서 제 1 실시예의 표시장치용 기판(100)과 유형이 다른 제 2 실시예의 표시장치용 기판(도 15 참조)에 대해서도 마찬가지로, 1 회의 프로브 접촉조작으로 프로브(401)의 접촉부(402a~402f)를 테스트단자(301a~301f)에 동시에 접촉시킨 상태에서, TFT특성측정 및 게이트 절연막 용량측정을 실행할 수 있다.
도 17의 (b)에 나타낸 측정시스템은 적어도 2 개의 서로 다른 유형의 표시장치를 제조하는 제조라인에 조성되어, 모기판 상에 형성된 복수의 TFT기판에 대하여 각종 특성을 평가하는 것이다. 측정시스템은 프로버(403)와, 4 단자 저항측정기 및 2 단자 용량측정기를 포함하는 테스터(404)를 주 구성으로 하며, 프로버(403)와 테스터(404) 사이에는 GPIB(General Purpose Interface Bus)를 통하여 상호 정보수수가 행해진다. 또 프로버(403)는 제어라인에 접속되어, 측정 전의 모기판이 수납된 카세트를 측정시스템으로 자동반송하고, 측정 후의 모기판이 수납된 카세트를 다음 공정으로 자동반송하기 위한 정보를 주고받는다. 테스터(404)는 이더넷에 접속되어, 제조라인의 다른 시스템 사이에서의 정보수수가 실행된다.
프로버(403)는 복수의 모기판(도시생략)이 수납된 카세트(도시생략)로부터 모기판을 로드하고, 로딩된 모기판의 형식에 따라, TFT기판 상에 형성된 TEG의 위치로 프로브(도 17의 (b)에서 도시생략)를 이동시켜 접촉동작을 실행시키며, 측정종료 후에 모기판을 언로딩 하여 카세트로 복귀시킨다. 프로버(403)는 기종에 관한 정보가 포함된 카세트ID에 대응한 레시피(recipe)를 가지고 있으며, 레시피에는 각 기종 모기판 상의 TFT기판 매수, TEG 위치가 설정된다. 예를 들어 어떤 기종의 모기판 상에 TFT기판이 12 매 형성되고, TFT기판 내의 TEG블록 수가 4라면, 모기판 상의 합계 TEG블록 수인 48블록에 대하여 각 블록의 모기판 상 위치가 설정된다.
테스터(404)는 4 단자 저항측정기 및 2 단자 용량측정기 외에, 정보를 기록하고 처리하기 위한 퍼스널컴퓨터(PC)와, PC에 의해 처리된 정보를 표시하기 위한 디스플레이(CRT)를 포함한다. 테스터(404)는 각종 TEG에 대응한 측정조건으로 테스트 요소의 특성측정을 실행하여 TFT기판별로 특성 평가를 한다. 테스터(404)는 카세트ID에 대응한 레시피를 가지며, 레시피에는 판정조건, 기판조건, 측정조건이 설정된다.
판정조건으로서, 기종별로 정해진 TFT기판 당의 TEG 구성이 설정된다. 예를 들어 표 3에 기재한 TEG블록(21~24)을 갖는 TFT기판이라면, TEG블록 수가 몇 개인지(표 3에서는 TEG블록 수가 4이다), 각각의 TEG블록에서는 4 단자 저항측정기, 2 단자 용량측정기가 무엇을 측정하는지(표 3의 TEG블록(21)에서는 TFT특성 및 게이트 절연막 용량이다) 등이 설정되며, 또 측정값의 합/부합 판정을 위한 허용범위가 설정된다.
기판조건으로서, 모기판 내에서 측정해야 할 기판 수가 설정된다. 예를 들어 어떤 기종의 모기판 상에 TFT기판이 12 매 형성된 경우에는 12이다.
측정조건으로서, 측정할 테스트 요소에 대한 조건이 설정된다. 예를 들어 TFT테스트 요소에서는 게이트단자, 소스단자에 몇 볼트 인가할 것인지, 저항테스트 요소에서는 몇 암페어 인가할 것인지, 접촉저항 테스트 요소 또는 용량테스트 요소의 요소부 면적은 얼마인지 등, 각 테스트 요소의 세부에 걸쳐 조건이 설정된다.
다음으로 도 18에 기초하여, 도 17에 나타난 측정시스템에 의한 측정의 흐름(흐름도)을 설명한다.
프로버(403)의 측정포트(도시생략)에 측정 전의 모기판이 수납된 카세트가 이동했을 때(S1), 프로버(403)는 광학식 판독장치(도시생략) 등에 의하여 카세트에 부여된 카세트ID를 판독한다(S2). 판독된 카세트ID는 테스터(404)로 GPIB를 거쳐송신된다. 프로버(403)는 카세트ID에 대응하는 레시피 설정을 읽어들여, 카세트에 수납된 모기판이 어느 기종인가를 특정하여(S3), 카세트로부터 모기판을 꺼낸다(S4).
프로버(403)는 모기판에 부여된 기판번호를 판독하고, 기판번호를 테스터(404)로 송신한다(S5). 프로버(403)는 측정할 TEG블록의 모기판 상 위치(좌표)로 프로브(401)를 이동시켜(S6), 프로브(401)의 각 접촉부(402a~402f)를 TEG블록 내 복수의 테스트단자로 동시에 접촉시킨다(S7). 예를 들어 카세트에 수납된 모기판이, 제 1 실시예의 표시장치용 기판(100)이 12 매 형성된 모기판이라면, 모기판 상의 1 매째 표시장치용 기판(100)에서의 TEG블록(1) 내 테스트단자(106a~106f)에 프로브(401)가 접촉하도록, 프로버(403)는 모기판 상의 TEG블록(1) 위치(좌표)로 프로브(401)를 이동시켜, 프로브(401)의 6 개 접촉부(402a~402f)를 TEG블록(1) 내 6 개의 테스트단자(106a~106f)에 각각 접촉시킨다.
프로버(403)는 측정할 TEG블록의 위치(좌표)를 테스터(404)로 송신하고(S8), 테스터(404)는 카세트ID에 대응하는 레시피 설정에 기초하여 TEG블록 내 테스트 요소의 특성을 측정한다. 예를 들어 TEG블록(1)이라면, TFT테스트 요소 및 용량테스트 요소(C2-1)의 각 특성 측정을 행한다. 각 특성 측정이 종료되고 테스터(404)가 측정완료를 프로버(403)에 알리면, 프로버(403)는 프로브(401)의 접촉부(402a~402f)를 TEG블록 내 테스트단자로부터 분리시켜, 다음에 측정해야 할 TEG블록의 유무를 판단한다(S9). 다음에 측정해야 할 TEG블록이 있을 경우에는,다음에 측정해야 할 TEG블록의 위치로 프로브(401)를 이동시켜, 모기판 상의 모든 TEG블록에 대하여 순차 측정이 실행된다(S6~S9). 예를 들어 TEG블록(1)에 대하여 특성 측정이 종료됐을 때는, TEG블록(2)으로부터 TEG블록(13)까지에 대하여 특성 측정이 순차 실행된다. 또한 모기판 상의 1 매째 표시장치용 기판(100)에 대하여 특성 측정이 종료됐을 때는, 모기판 상의 2 매째부터 12 매째까지의 표시장치용 기판(100)에 대하여 각 TEG블록별로 특성 측정이 순차 실행된다.
다음에 측정해야 할 TEG블록이 모기판 상에 없을 경우, 예를 들어 모기판 상 12 매의 모든 표시장치용 기판(100)에 대하여 특성 측정이 종료됐을 경우에, 프로버(403)는 모기판의 측정이 종료됐음을 테스터(404)에 알린다(S10). 테스터(404)는 측정값의 해석 등을 실시하여 모기판 내의 데이터, 예를 들어 각 TEG블록에 포함되는 테스트 요소의 측정값 등을 CRT에 표시한다. 이 때 테스트 요소의 측정값이 허용범위를 초과했을 경우에는, 특성 불량의 모기판을 제조라인으로부터 인위적 또는 자동으로 제거할 수 있다. 프로버(403)는 다음에 측정해야 할 모기판의 유무를 판단하고(S11), 다음에 측정해야 할 모기판이 있을 경우에는 다시 카세트로부터 모기판을 꺼내어, 모기판 상의 각 TEG블록에 포함되는 각 테스트 요소에 대하여 각 TEG블록별로 특성측정을 실행한다(S4~S10).
다음에 측정해야 할 모기판이 없을 경우에, 프로버(403)는 카세트 내의 모든 모기판에 대한 측정이 종료됐음을 테스터(404)에 알린다(S12). 프로버(403)는 다음에 측정해야 할 카세트의 유무를 판단하고, 다음에 측정해야 할 카세트가 있을 경우에는 다시 카세트에 부여된 카세트ID를 판독하여, 상기 공정(S2~S12)을 반복한다(S13). 예를 들어 제 2 실시예의 표시장치용 기판이 복수 매 형성된 모기판이 카세트에 수납된 경우에는, 상기의 공정을 반복하여 복수 매의 표시장치용 기판에 대하여 각 TEG블록(21~24)에 포함되는 각 테스트 요소의 특성 측정이 실행된다.
이상과 같이 도 17에 나타난 측정시스템에 의하면, TFT기판 등 표시장치용 기판 내 복수의 TEG블록에 대하여 프로브(401)를 교체하는 일없이, TEG블록별로 연속적으로 테스트 요소의 특성 측정을 실행할 수 있다. 또 자동적인 측정이 가능해져 생산효율이 향상된다. 또한 동일 카세트(즉 동일 로트) 내 복수의 모기판에 대해서도, 프로브(401)를 교체하는 일없이 연속적인 특성 측정을 실행할 수 있다. 적어도 2 개의 서로 다른 유형의 표시장치용 기판에 대하여 공통 패턴으로 복수의 테스트단자가 배치된 경우, 예를 들어 제 1 실시예의 표시장치용 기판 및 제 2 실시예의 표시장치용 기판과 같이, 각 TEG블록1~13, 21~24 내 복수의 테스트단자가 동일 패턴으로 배치된 경우, 형식이 다른 다기종 모기판에 대해서도, 프로브(401)를 교체하는 일없이 연속적인 특성 측정을 실행할 수 있다.
상기의 특성평가 공정을 거친 모기판은 소정 매수의 표시장치용 기판으로 절단된다. 모기판을 절단할 때, 모기판 상의 각 TEG블록을 제거해도 되지만 특별한 지장이 없는 한 각 TEG블록을 남겨도 된다. 소정 매수의 표시장치용 기판으로 절단한 후, 표시장치회로 상에 주지의 배향막 처리를 실시하고 대향기판으로 액정을 끼워 넣어 액정표시장치가 제작된다.
본 발명에 의하면, 예를 들어 TFT 제조공정의 각종 특성평가를 측정기판 형식에 관계없이, 필요한 특성평가를 효율적으로 실시할 수 있다. 제조공정에서의 차이 또는 문제에 의한 공정 불량을 조속하고 적확하게 찾아내는 것이 가능해져 불량기판 유출의 저감을 가능하게 한다. 따라서 표시장치를 효율적으로 제조할 수 있다. 또 본 발명의 측정시스템에 의하면 자동 측정이 가능하여 생산효율을 향상시킬 수 있다.

Claims (12)

  1. 적어도 2 개의 서로 다른 유형의 표시장치를 제조하는 제조라인을 이용한 표시장치의 제조방법에 있어서,
    상기 표시장치의 표시장치회로와, 상기 표시장치회로를 구성하는 회로요소의 특성을 평가하기 위한 복수의 테스트 요소를 구비하는 회로기판을 제작하는 공정과,
    상기 회로기판에 형성된 상기 복수의 테스트요소 특성을 측정하는 공정을 포함하는, 상기 회로요소의 특성을 평가하는 공정을 포함하고,
    상기 복수의 테스트 요소 각각은, 상기 적어도 2 개의 서로 다른 유형의 표시장치에 대하여 공통 패턴으로 배치된 복수 테스트 단자의 적어도 일부 테스트 단자에 접속되며,
    상기 측정공정은 상기 표시장치 유형에 관계없이, 공통의 프로브를 상기 적어도 일부 테스트 단자와 접촉시킨 상태에서 실행되는, 표시장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 회로기판은, 각각이 서로 다른 특성을 평가하기 위한 적어도 2 개의 테스트 요소를 포함하는 제 1 테스트 요소군을 구비하고, 상기 제 1 테스트 요소군은 상기 공통 패턴으로 배치된 복수의 테스트 단자에 포함되는 복수의 제 1 테스트 단자의 적어도 일부 테스트 단자에 접속되는 것을 특징으로 하는 표시장치의 제조방법.
  3. 제 2 항에 있어서,
    상기 회로기판은, 각각이 서로 다른 특성을 평가하기 위한 적어도 2 개의 또 다른 테스트 요소를 포함하는 제 2 테스트 요소군을 추가로 구비하고, 상기 제 2 테스트 요소군은 상기 복수의 제 1 테스트 단자와 동일 패턴으로 배치된 복수의 제 2 테스트 단자의 적어도 일부 테스트 단자에 접속되며,
    상기 측정공정에 있어서, 상기 공통 프로브를 상기 복수의 제 1 테스트 단자의 상기 적어도 일부 테스트 단자에 동시에 접촉시키는 공정과, 상기 공통 프로브를 상기 복수의 제 2 테스트 단자의 상기 적어도 일부 테스트 단자에 동시에 접촉시키는 공정이 독립적으로 실행되는 것을 특징으로 하는 표시장치의 제조방법.
  4. 제 2 항에 있어서,
    상기 적어도 2 개의 테스트 요소는 저항테스트 요소 및 용량테스트 요소이고, 상기 복수의 제 1 테스트 단자는 6 개의 제 1 테스트 단자이며, 상기 저항테스트 요소는 상기 6 개의 제 1 테스트 단자 중 4 개의 제 1 테스트 단자에 접속되고, 상기 용량테스트 요소는 상기 6 개의 제 1 테스트 단자 중 나머지 2 개의 제 1 테스트 단자에 접속되는 것을 특징으로 하는 표시장치의 제조방법.
  5. 제 4 항에 있어서,
    상기 회로기판은, 각각이 서로 다른 특성을 평가하기 위해 적어도 2 개의 또 다른 테스트 요소를 포함하는 제 2 테스트 요소군을 추가로 구비하고,
    상기 적어도 2 개의 또 다른 테스트 요소는, 다른 저항테스트 요소 및 다른 용량테스트 요소이며, 상기 제 2 테스트 요소군은 상기 복수의 제 1 테스트 단자와 같은 패턴으로 배치된 복수의 제 2 테스트 단자에 접속되는 것을 특징으로 하는 표시장치의 제조방법.
  6. 제 5 항에 있어서,
    상기 측정공정에서, 상기 공통 프로브를 상기 복수의 제 1 테스트 단자에 동시에 접촉시키는 공정과, 상기 공통 프로브를 상기 복수의 제 2 테스트 단자에 동시에 접촉시키는 공정이 서로 독립적으로 실행되는 것을 특징으로 하는 표시장치의 제조방법.
  7. 제 1 항에 있어서,
    상기 회로요소의 특성을 평가하는 공정은,
    상기 회로기판이 상기 적어도 2 개의 서로 다른 유형 중 어느 하나임을 특정하는 공정과,
    상기 특정된 유형에 맞는 측정조건정보 및 상기 복수의 테스트 단자 배치정보를 취득하는 공정과,
    상기 취득된 상기 측정조건 및 상기 배치정보에 기초하여, 상기 공통 프로브를 상기 회로기판에 대하여 상대적으로 이동시키는 공정을 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  8. 제 1 항에 있어서,
    상기 회로기판 제작공정은 모기판 상에 복수의 회로기판을 형성하는 공정이며, 상기 특성평가공정은 상기 복수 회로기판의 각각에 대하여 순차 실행되는 것을 특징으로 하는 표시장치의 제조방법.
  9. 제 3 항에 있어서,
    상기 제 1 테스트 요소군 및 상기 제 2 테스트 요소군은 상기 제 1 테스트 요소군 및 상기 제 2 테스트 요소군 상호간에, 동일 특성을 측정하기 위한 테스트 요소를 공통으로 포함하고, 상기 테스트 요소는, 측정대상인 요소부와, 상기 요소부와 상기 테스트 단자를 접속하는 배선부를 구비하며, 상기 동일 특성을 측정하기 위한 테스트 요소의 상기 요소부가 서로 다른 면적을 가지고, 상기 테스트 요소의 각 측정결과 및 상기 요소부 면적으로부터 회귀계수를 산출하는 공정을 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  10. 표시장치의 표시장치회로와, 상기 표시장치회로를 구성하는 회로요소의 특성을 평가하기 위한 복수의 테스트 요소를 구비하는 표시장치용 기판에 있어서,
    상기 복수의 테스트 요소는, 각각이 서로 인접하는 저항테스트 요소 및 용량테스트 요소를 포함하는 제 1 테스트 요소군 및 제 2 테스트 요소군을 적어도 가지며,
    상기 제 1 테스트 요소군은 소정 패턴으로 배치된 복수 제 1 테스트 단자의 적어도 일부에 접속되고, 상기 제 2 테스트 요소군은 상기 복수의 제 1 테스트 단자와 동일 패턴으로 배치된 복수 제 2 테스트 단자의 적어도 일부에 접속되는 표시장치용 기판.
  11. 제 10 항에 있어서,
    상기 복수의 제 1 테스트 단자는 6 개의 제 1 테스트 단자이며, 상기 저항테스트 요소는 상기 6 개의 제 1 테스트 단자 중 4 개의 제 1 테스트 단자에 접속되고, 상기 용량테스트 요소는 상기 6 개의 제 1 테스트 단자 중 나머지 2 개의 제 1 테스트 단자에 접속되는 것을 특징으로 하는 표시장치용 기판.
  12. 제 10 항 또는 제 11 항 기재의 표시장치용 기판에 구비되는 복수 테스트 요소의 특성을 측정하기 위한 측정 시스템에 있어서,
    상기 표시장치용 기판에서 복수의 제 1 테스트 단자와 동일 패턴으로 배치된 복수의 접촉부를 갖는 프로브와,
    각각에 복수의 상기 표시장치용 기판이 형성된 복수의 모기판을 수납하는 카세트에 부여된 정보를 판독하는 수단과,
    상기 판독수단에 의하여 판독된 상기 정보에 기초하여 상기 카세트로부터 상기 모기판을 꺼내는 수단과,
    상기 모기판 상에 미측정 테스트 요소가 존재하는지 여부를 판단하는 제 1 판단수단과,
    상기 제 1 판단수단에 의하여 미측정 테스트 요소가 존재하는 것으로 판단된 경우에는 상기 모기판의 유형에 맞추어, 상기 프로브를 상기 표시장치용 기판 상에 형성된 미측정 테스트 요소에 대하여 상대적으로 이동시키는 수단과,
    상기 테스트 요소에 접속된 단자를 포함하는 복수의 테스트 단자와 상기 프로브의 상기 복수의 접촉부를 접촉시켜, 상기 테스트 요소의 특성측정을 행하는 수단과,
    상기 제 1 판단수단에 의하여 미측정 테스트 요소가 존재하지 않는 것으로 판단된 경우에는, 상기 카세트에 미측정의 상기 모기판이 수납되었는지 여부를 판단하는 제 2 판단수단과,
    상기 제 2 판단수단에 의하여 미측정의 상기 모기판이 수납된 것으로 판단된 경우에는, 상기 카세트로부터 미측정의 상기 모기판을 꺼내는 수단과,
    상기 제 2 판단수단에 의하여 미측정 모기판이 수납되어 있지 않은 것으로 판단된 경우에는, 미측정의 상기 카세트가 존재하는지 여부를 판단하는 제 3 판단수단과,
    상기 제 3 판단수단에 의하여 미측정의 상기 카세트가 존재하는 것으로 판단된 경우에는, 상기 판독수단에 의한 상기 정보의 판독이 가능해지도록 미측정의 상기 카세트를 이동시키는 수단을 포함하는 측정시스템.
KR10-2001-0067307A 2000-10-31 2001-10-31 표시장치의 제조방법 및 표시장치용 기판 KR100425969B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000333947 2000-10-31
JPJP-P-2000-00333947 2000-10-31
JP2001319639A JP4051190B2 (ja) 2000-10-31 2001-10-17 表示装置の製造方法、表示装置用基板および測定システム
JPJP-P-2001-00319639 2001-10-17

Publications (2)

Publication Number Publication Date
KR20020034928A true KR20020034928A (ko) 2002-05-09
KR100425969B1 KR100425969B1 (ko) 2004-04-06

Family

ID=26603238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0067307A KR100425969B1 (ko) 2000-10-31 2001-10-31 표시장치의 제조방법 및 표시장치용 기판

Country Status (4)

Country Link
US (1) US6836140B2 (ko)
JP (1) JP4051190B2 (ko)
KR (1) KR100425969B1 (ko)
TW (1) TW502107B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9377635B2 (en) 2012-12-27 2016-06-28 Lg Display Co., Ltd. Display device capable of detecting bonding defect

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3838964B2 (ja) * 2002-03-13 2006-10-25 株式会社リコー 機能性素子基板の製造装置
US7256079B2 (en) * 2002-12-16 2007-08-14 Semiconductor Energy Laboratory Co., Ltd. Evaluation method using a TEG, a method of manufacturing a semiconductor device having a TEG, an element substrate and a panel having the TEG, a program for controlling dosage and a computer-readable recording medium recoding the program
JP3778195B2 (ja) 2003-03-13 2006-05-24 セイコーエプソン株式会社 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器
JP3783707B2 (ja) 2003-03-19 2006-06-07 セイコーエプソン株式会社 検査素子付基板並びに電気光学装置用基板及び電気光学装置及び電子機器
JP4517063B2 (ja) * 2003-05-27 2010-08-04 日本電気株式会社 液晶表示装置
GB0316106D0 (en) * 2003-07-09 2003-08-13 Cambridge Display Tech Ltd Test structures and methods
US7391053B2 (en) 2004-05-28 2008-06-24 Toshiba Matsushita Display Technology Co., Ltd. Inspection substrate for display device
KR100699996B1 (ko) 2004-09-02 2007-03-26 삼성에스디아이 주식회사 회로 측정용 패드를 포함하는 유기전계발광표시장치와 그제조방법
US7030633B1 (en) * 2004-12-03 2006-04-18 Chunong Qiu Four-terminal methods for resistivity measurement of semiconducting materials
JP4966564B2 (ja) * 2006-03-02 2012-07-04 ラピスセミコンダクタ株式会社 半導体素子の検査システム及び検査方法
US7786742B2 (en) 2006-05-31 2010-08-31 Applied Materials, Inc. Prober for electronic device testing on large area substrates
KR100909530B1 (ko) * 2006-12-27 2009-07-27 동부일렉트로닉스 주식회사 테그패턴 및 그 패턴을 이용한 반도체소자 검사방법
KR100815765B1 (ko) 2007-05-15 2008-03-20 삼성에스디아이 주식회사 발광표시장치 및 그의 제조방법
JP2009122244A (ja) * 2007-11-13 2009-06-04 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板の製造方法、及び表示装置
TWI368779B (en) * 2008-02-15 2012-07-21 Chunghwa Picture Tubes Ltd Peripheral circuit
JP5560227B2 (ja) * 2011-04-11 2014-07-23 株式会社ジャパンディスプレイ 液晶表示装置の製造方法及び液晶表示装置
KR101900915B1 (ko) * 2011-10-14 2018-09-27 삼성디스플레이 주식회사 표시 장치
KR101848884B1 (ko) 2011-11-17 2018-04-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 패턴 검사 방법
KR102057653B1 (ko) * 2013-07-15 2019-12-20 삼성디스플레이 주식회사 테스트 소자, 이를 갖는 어레이 기판 및 이를 이용한 면저항 측정 방법
CN103676239B (zh) 2013-12-20 2016-04-20 深圳市华星光电技术有限公司 一种液晶面板及其图像残留的检测方法
CN104536169B (zh) * 2014-12-31 2018-01-12 深圳市华星光电技术有限公司 一种用于获取阵列基板中电容容值的结构体及方法
CN105609023B (zh) * 2015-12-31 2018-08-07 京东方科技集团股份有限公司 一种测试元件组、阵列基板、检测设备及检测方法
KR102426607B1 (ko) * 2017-08-28 2022-07-28 삼성디스플레이 주식회사 표시 장치
KR102569929B1 (ko) * 2018-07-02 2023-08-24 삼성디스플레이 주식회사 디스플레이 장치
CN111354744B (zh) 2020-04-03 2021-04-27 武汉华星光电技术有限公司 阵列基板检测键及显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6430439A (en) * 1987-07-24 1989-02-01 Nec Corp Cooling fan control circuit
JP3021245B2 (ja) * 1993-08-18 2000-03-15 富士通株式会社 特性専用測定トランジスタ，特性検査方法及び液晶表示パネル
JPH08190087A (ja) 1995-01-09 1996-07-23 Hitachi Ltd 液晶表示パネル作製用透明絶縁基板およびその各種特性検査方法
JPH11167123A (ja) * 1997-09-30 1999-06-22 Sanyo Electric Co Ltd 表示装置
JP3347666B2 (ja) * 1998-04-28 2002-11-20 松下電器産業株式会社 液晶表示パネルの製造方法
KR100278612B1 (ko) * 1998-07-07 2001-01-15 윤종용 엘씨디 패널
KR100529563B1 (ko) * 1998-07-08 2006-04-10 삼성전자주식회사 액정 표시 장치용 패널
JP2000180807A (ja) * 1998-12-15 2000-06-30 Micronics Japan Co Ltd 液晶基板の検査装置
TW527513B (en) * 2000-03-06 2003-04-11 Hitachi Ltd Liquid crystal display device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9377635B2 (en) 2012-12-27 2016-06-28 Lg Display Co., Ltd. Display device capable of detecting bonding defect

Also Published As

Publication number Publication date
TW502107B (en) 2002-09-11
KR100425969B1 (ko) 2004-04-06
US6836140B2 (en) 2004-12-28
JP4051190B2 (ja) 2008-02-20
US20020079920A1 (en) 2002-06-27
JP2002207223A (ja) 2002-07-26

Similar Documents

Publication Publication Date Title
KR100425969B1 (ko) 표시장치의 제조방법 및 표시장치용 기판
KR940006156B1 (ko) 액정표시소자 제조방법
US7391053B2 (en) Inspection substrate for display device
KR100490040B1 (ko) 두개이상의쇼팅바를갖는액정표시장치및그제조방법
CN111367111A (zh) 显示面板母板及显示面板的制备方法
JP5352066B2 (ja) 電子回路基板の製造装置
KR20080062881A (ko) 액정표시장치 및 그 검사방법
US8054440B2 (en) Liquid crystal display, manufacturing method thereof, and method for testing liquid crystal display
JP4724249B2 (ja) 液晶表示装置及びその検査方法
KR20080000157A (ko) 액정패널용 멀티 어레이 기판
JP3014915B2 (ja) 多面取り薄膜トランジスタアレイ基板及びその検査方法
JP2006196711A (ja) 半導体集積回路、プローブカードおよび半導体集積回路の試験方法
JPH02251931A (ja) アクティブマトリックスアレイ
JPH11326424A (ja) 半導体素子検査装置及び半導体素子検査方法
KR20110066752A (ko) 액정패널 검사 장치
JP4660122B2 (ja) アクティブマトリックス型液晶表示装置用検査基板
JPH07199220A (ja) アレイ基板
US11631620B2 (en) Semiconductor device and method of testing a semiconductor device
KR20040057150A (ko) 테스트 효율을 향상시킨 액정표시장치의 테스트 기판 및테스트 방법
KR101165473B1 (ko) 액정패널 및 그 제조방법
JPH1123668A (ja) 配線不良検査回路
KR20080008569A (ko) 액정 표시 장치, 그 제조 방법 및 트리밍 방법
KR20060093768A (ko) 박막트랜지스터 기판의 검사방법
JP2000292811A (ja) マトリクスアレイ基板の製造方法
KR20080048300A (ko) 박막 트랜지스터 기판의 검사 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120302

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee