JP2000292811A - マトリクスアレイ基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 検査時間及び検査コストを低減し、且つ歩留
まりの向上が可能なマトリクスアレイ基板の製造方法を
提供する。 【解決手段】 全ての画素電極が繋がったべた画素電極
パターン１５を形成し、このべた画素電極パターン１５
に設けた検査端子１５Ｐ及び信号線端子３Ｐの一方に電
圧源又は信号源を接続し、他方に計測器を接続して電圧
等を観測することで、全ての画素に対して一括した検査
が可能である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マトリクスアレイ
基板の製造方法に関する。

【０００２】

【従来の技術】マトリクスアレイ基板は、撮像素子とし
て直接用いることができる他に、対向電極を有する対向
基板と間隙を開けて対向配置し、間に液晶組成物を封入
して液晶表示装置としても用いることができる。

【０００３】従来のマトリクスアレイ基板の製造方法に
ついて、その平面構成を斜視図として示した図４及び回
路図として示した図５を用いて説明する。このマトリク
スアレイ基板は、ガラス基板等の絶縁基板１上に、複数
行のゲート線２と、これと直交する複数列の信号線３
と、補助容量線７とが、導電膜の堆積、パターニング等
の工程を経て形成される。そして、ゲート線２と信号線
３とが直交する箇所の近辺に、アレイ電極パターンに相
当しスイッチ素子として機能するＴＦＴ（Thin Film Tr
ansistor）４と、補助容量Ｃｓとが形成される。また、
ゲート線２の端部にはゲート線端子２Ｐ、信号線３の端
部には信号線端子３Ｐ、補助容量線７の端部には補助容
量線端子７Ｐがそれぞれ形成されている。

【０００４】さらに、ゲート線２と信号線３とが直交す
る箇所の近辺には、画素電極５が配置される。この画素
電極５は、他の回路と短絡しないようにＴＦＴ４とは絶
縁膜を介して形成されており、ＴＦＴ４の一方の端子
（ソース又はドレイン）とは絶縁膜に開孔されたスルー
ホール６を介して接続される。

【０００５】このスルーホール６の縦断面構造を図６に
示す。絶縁基板１上に、ＴＦＴ４が形成されている。こ
のＴＦＴ４は、多結晶シリコン等の半導体層を用いて形
成され、半導体層の両端の領域には拡散層が形成されて
いる。

【０００６】絶縁基板１及びＴＦＴ４上には絶縁膜１１
が形成され、この絶縁膜１１上に画素電極５が形成され
ている。そして、画素電極５とＴＦＴ４の拡散層とは、
スルーホール６を介して電気的に接続されている。

【０００７】しかし、図７に示されたように、スルーホ
ール６ａの加工が不十分で、電気的に画素電極５とＴＦ
Ｔ４とが接続されない不良が発生することがある。

【０００８】従来は、このようなスルーホール６ａの加
工不良を検出するため、次のような方法で検査を行って
いた。

【０００９】第１の方法として、各画素電極５に直接検
査プローブ８を立てて、電圧計９等の測定器を接続し、
ゲート線端子２ＰにＴＦＴ４を導通させるような電圧を
印加し、信号線端子３Ｐに電圧源あるいは信号源を接続
する。そして、画素電極５において観測される電圧又は
信号を測定して、スルーホール６の加工の良否の判定を
行う。

【００１０】あるいは第２の方法として、非接触型電界
センサをマトリクスアレイ基板から約３０μｍの距離に
正確に設定し、マトリクスアレイ基板の表面から外部へ
向けて出力されている電気力線を検出する。これによ
り、画素電極５に所定の電圧が印加されているか否かに
より、良品か否かの判断を行う。

【００１１】

【発明が解決しようとする課題】しかし、従来の方法で
は次のような問題があった。第１の方法では、複数の画
素電極５のそれぞれに検査プローブ８を接触させる必要
があるため、検査プローブの本数が画素数に等しい数、
例えば数万本も必要である。検査プローブの数を減らす
と検査時間が増加するので、いずれにしてもコストの増
大は避けられない。さらには、画素電極５に直接検査プ
ローブ８を立てるため、画素電極５が損傷する場合もあ
った。

【００１２】第２の方法では、電界センサとマトリクス
アレイ基板との距離を正確に調整する機構が必要にな
り、検査に要する装置が高価なものになるという問題が
あった。

【００１３】そこで、本発明は上記事情に鑑み、アレイ
電極パターン、スルーホールを有する絶縁膜、信号線、
画素電極を形成していく工程の最中において、各々の画
素電極に直接検査プローブを立てる必要性を排除し、か
つ非接触型電界センサを用いる場合のような専用の設備
も必要とせずに、画素電極とＴＦＴとがスルーホールを
介して電気的に接続していることを検査することが可能
なマトリクスアレイ基板の製造方法を提供することを目
的とする。

【００１４】

【課題を解決するための手段】本発明のマトリクスアレ
イ基板の製造方法は、絶縁基板上に、アレイ電極パター
ンと画素電極とが絶縁膜を介してマトリクス状に配置さ
れ、前記絶縁膜に設けられたスルーホールを介して前記
アレイ電極パターンと前記画素電極とが接続されてお
り、前記アレイ電極パターンには信号線が接続されたマ
トリクスアレイ基板の製造方法であって、前記スルーホ
ールが形成された絶縁膜上にべた画素電極を形成する工
程と、前記べた画素電極と前記信号線とのいずれか一方
に、所定の信号を印加し、他方から前記信号を測定する
検査工程と、前記べた画素電極を各画素毎に分離して前
記画素電極を形成する工程とを備えることを特徴とす
る。

【００１５】ここで、前記べた画素電極は、前記各画素
電極に対応しない領域を検査端子とすることもできる。

【００１６】

【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照して説明する。

【００１７】本発明の一実施の形態によるマトリクスア
レイ基板の製造方法を、図１を用いて述べる。ガラス基
板等の絶縁基板１上に、複数行のゲート線２と、これと
直交する複数列の信号線３と、補助容量線７とを、従来
の場合と同様に導電膜の堆積、パターニング等の工程を
経て形成する。ゲート線２と信号線３とが直交する箇所
の近辺に、半導体層を用いてＴＦＴ４と補助容量Ｃｓと
を形成する。

【００１８】この後、絶縁膜１１を堆積し、スルーホー
ル６を形成した後に、画素電極を形成するために必要な
電極材料層としてＩＴＯ（Indium Tin Oxide）を、例え
ばスパッタリングを行って堆積し、パターニングを行っ
てべた画素電極パターン１５を形成する。このパターニ
ングを省略するためにマスクパッタリング等も有効であ
る。ここで、べた画素電極パターン１５の形状は、最終
的な画素電極パターンのように画素１つずつに分離され
てはおらず、全ての画素が繋がったべたパターン形状と
する。尚、１枚の絶縁基板１上に複数のマトリクスアレ
イ基板（１枚のマトリクスアレイ基板を１チップとす
る）を形成する場合は、チップを単位としてべた画素電
極パターン１５を形成する。このようなべた画素電極パ
ターン１５を用いて、スルーホール６の検査を以下のよ
うにして行なう。

【００１９】べた画素電極パターン１５に接続された検
査端子１５Ｐに電圧計９を接続し、ゲート線端子２Ｐに
ＴＦＴ４をオンさせるために必要な電圧源ＰＷを接続
し、信号線端子３Ｐに信号源ＳＳを接続する。

【００２０】このとき、スルーホール６が正常に加工さ
れていて、べた画素電極パターン１５と選択されるＴＦ
Ｔ４とが電気的に接続されている場合は、信号線端子３
Ｐに接続された信号源ＳＳから出力された信号が、信号
線３、スルーホール６、べた画素電極パターン１５を経
由し、検査端子１５Ｐにおいて電圧計９等の計測器によ
り測定される。

【００２１】検査しているスルーホール６の加工が不良
で、べた画素電極パターン１５と選択されるＴＦＴ４と
が電気的に接続されていない場合は、信号線端子３Ｐに
入力された信号が、ＴＦＴ４、スルーホール６、べた画
素電極パターン１５を経て検査端子１５Ｐまで十分に伝
わらないので、電圧計９において信号が観測されない。
このようにして、スルーホール６の加工の不良を検出す
ることができる。

【００２２】スルーホール６の検査を終了した後、リソ
グラフィ技術を用いてべた画素電極パターン１５を画素
毎に分離する加工を行い、最終的なマトリクスアレイ基
板とする。

【００２３】以上のように本実施の形態によれば、各々
の画素毎に電圧計等の検査プローブを直接接触させるの
でなく、１チップを単位として全画素が繋がったべたパ
ターン形状を有し、検査端子１５Ｐを有するべた画素電
極パターン１５を形成する。そして、このべた画素電極
パターン１５の検査端子１５Ｐに電圧計９等の計測器を
一括して接続して検査を行う。これにより、１つずつ画
素電極に検査プローブを接触させる必要があった従来と
比較し、１本の検査端子１５Ｐに電圧計９を接続すれば
よいのでコストが低減され、また検査時間が短縮され
る。

【００２４】さらに、べた画素電極パターン１５の端部
に設けた検査端子１５Ｐは、べた画素電極パターン１５
を画素毎に分離した後は除去される。よって、電圧計９
等の計測器が検査端子１５Ｐに接触して表面に損傷を与
えたとしても、マトリクスアレイ基板を動作させる上で
全く影響がない。よって、１つ１つの画素電極に検査プ
ローブを立てていた従来と異なり、歩留まりを向上させ
ることができる。

【００２５】上述した実施の形態はー例であって、本発
明を限定するものではない。例えば、上記実施の形態で
は、べた画素電極パターン１５を観測側としてその検査
端子１５Ｐに電圧計９等の測定器を接続し、信号線端子
３Ｐを信号入力側として信号源ＳＳを接続する。しか
し、観測側と、信号入力側とを入れ替えて検査を行うこ
ともできる。

【００２６】図３に示されたように、検査端子１５Ｐに
信号源ＳＳを接続し、信号線端子３Ｐに電圧計９等の計
測器を接続する。そして、検査端子１５Ｐから入力した
信号が、スルーホール６が正常に加工された場合は、べ
た画素電極パターン１５、スルーホール６、ＴＦＴ４を
介し、信号線端子３Ｐにおいて電圧計９等の計測器によ
り観測される。スルーホール６の加工が不十分である場
合は信号が十分に観測されず、不良であることが検出さ
れる。

【００２７】

【発明の効果】以上説明したように、本発明のマトリク
スアレイ基板の製造方法によれば、複数の画素を繋げた
べた形状のパターンを有するべた画素電極パターンを作
成し、このべた画素電極パターン及び信号線の一方に信
号を印加し、他方において出力を観測することにより、
スルーホールの加工の良否を判断するので、各々の画素
電極毎に測定を行う従来の場合と異なり、検査時間及び
検査コストの低減が可能であり、また画素電極への損傷
を防止することができるので、歩留まりの向上に寄与す
る。

【図面の簡単な説明】

【図１】本発明のー実施の形態によるマトリクスアレイ
基板の製造方法における検査工程を示した斜視図。

【図２】同マトリクスアレイ基板の製造方法において用
いられるべた画素電極パターンを含む基板上の回路構成
を示した回路図。

【図３】本発明の他の実施の形態によるマトリクスアレ
イ基板の製造方法において用いられるべた画素電極パタ
ーンを含む基板上の回路構成を示した回路図。

【図４】従来のマトリクスアレイ基板の製造方法におけ
る検査工程を示した斜視図。

【図５】同マトリクスアレイ基板の製造方法において検
査の対象となる基板上の回路構成を示した回路図。

【図６】スルーホールが正常に加工されたマトリクスア
レイ基板の断面構造を示した縦断面図。

【図７】スルーホールが正常に加工されなかった場合の
マトリクスアレイ基板の断面構造を示した縦断面図。

【符号の説明】

１ 絶縁基板 ２ ゲート線 ２Ｐ ゲート線電極 ３ 信号線 ３Ｐ 信号線電極 ４ 画素電極ＴＦＴパターン ５ 画素電極 ６ スルーホール ７ 補助容量線 ７Ｐ 補助容量線端子 ８ 検査プローブ ９ 電圧計 １５ べた画素電極パターン １５Ｐ 検査端子 ＳＳ 信号源 ＰＷ 電圧源 Ｃｓ 補助容量

Claims (2)

【特許請求の範囲】
1. 【請求項１】絶縁基板上に、アレイ電極パターンと画素
   電極とが絶縁膜を介してマトリクス状に配置され、前記
   絶縁膜に設けられたスルーホールを介して前記アレイ電
   極パターンと前記画素電極とが接続されており、前記ア
   レイ電極パターンには信号線が接続されたマトリクスア
   レイ基板の製造方法において、 前記スルーホールが形成された絶縁膜上にべた画素電極
   を形成する工程と、 前記べた画素電極と前記信号線とのいずれか一方に、所
   定の信号を印加し、他方から前記信号を測定する検査工
   程と、 前記べた画素電極を各画素毎に分離して前記画素電極を
   形成する工程と、 を備えることを特徴とするマトリクスアレイ基板の製造
   方法。
2. 【請求項２】前記べた画素電極は、前記各画素電極に対
   応しない領域を検査端子とすることを特徴とする請求項
   １記載のマトリクスアレイ基板の製造方法。