KR101044502B1 - 횡전계방식 액정표시소자의 단락검사방법 - Google Patents

횡전계방식 액정표시소자의 단락검사방법

Info

Publication number
KR101044502B1
KR101044502B1 KR1020030097974A KR20030097974A KR101044502B1 KR 101044502 B1 KR101044502 B1 KR 101044502B1 KR 1020030097974 A KR1020030097974 A KR 1020030097974A KR 20030097974 A KR20030097974 A KR 20030097974A KR 101044502 B1 KR101044502 B1 KR 101044502B1
Authority
KR
South Korea
Prior art keywords
gate
common
line
short
resistance
Prior art date
Application number
KR1020030097974A
Other languages
English (en)
Other versions
KR20050066664A (ko
Inventor
이중기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030097974A priority Critical patent/KR101044502B1/ko
Publication of KR20050066664A publication Critical patent/KR20050066664A/ko
Application granted granted Critical
Publication of KR101044502B1 publication Critical patent/KR101044502B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)

Abstract

본 발명은 수평전계방식 액정표시소자에 있어서, 게이트라인과 공통라인 간의 단락(short) 여부를 검사하기 위한 단락감사방법에 관한 것으로, 투명한 기판을 준비한 후, 그 상부에 금속층을 증착하는 단계와, 상기 금속층을 패터닝함으로써, 복수의 게이트라인 및 게이트라인과 인접하는 공통라인을 형성한 후, 기판을 세정하는 단계; 상기 게이트라인 및 공통라인에 전압을 인가하여 기판 상에 잔류하는 수분을 제거하는 단계와, 상기 게이트라인 및 공통라인의 저항 측정을 통해 이들의 단락여부를 판단하는 단계를 포함하여 이루어지는 단락검사방법을 제공한다.

Description

횡전계방식 액정표시소자의 단락검사방법{METHOD FOR TESTING A SHORT DEFECT OF IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE}
도 1a 및 도 1b는 일반적인 수평전계방식 액정표시소자를 나타낸 도면.
도 2는 본 발명에 의한 수평전계방식 액정표시소자의 단락검사방법을 나타낸 도면.
도 3은 본 발명에 의한 단락검사기를 개략적으로 나타낸 도면.
***도면의 주요부분에 대한 부호의 설명***
101: 게이트라인 101': 게이트단락라인
101a: 게이트단락패드 104: 공통라인
104': 공통단락라인 104a: 공통단락패드
101b1: 제1게이트라인 검사핀 101b2: 제2게이트라인 검사핀
103b1: 제1공통라인 검사핀 103b2: 제2공통라인 검사핀
110: 전압발생부 120: 전압측정부
본 발명은 수평전계방식 액정표시소자에 관한 것으로, 특히 게이트라인 및 공통라인 형성후, 이들의 베이킹공정을 생략하고, 게이트라인과 데이터라인간의 단락불량을 체크할 수 있는 단락검사방법에 관한 것이다.
고화질, 저전력의 평판표시소자(flat panel display device)로서 주로 액정표시소자가 사용되고 있다. 액정표시소자는 박막트랜지스터 어레이기판과 칼라필터 기판이 대향하여 균일한 간격을 갖도록 합착되며, 그 박막트랜지스터 어레이기판과 칼라필터 기판사이에 액정층이 형성된다.
박막트랜지스터 어레이기판은 화소들이 매트릭스 형태로 배열되며, 그 단위화소에는 박막트랜지스터, 화소전극 및 커패시터가 형성되고, 상기 칼라필터기판은 상기 화소전극과 함께 액정층에 전계를 인가하는 공통전극과 실제 칼라를 구현하는 RGB 칼라필터 및 블랙매트릭스가 형성되어 있다.
한편, 상기 박막트랜지스터 어레이기판과 칼라필터기판의 대향면에는 배향막이 형성되고, 러빙이 실시되어 상기 액정층이 일정한 방향으로 배열되도록 한다. 이때, 액정은 박막트랜지스터 어레이 기판의 단위 화소별로 형성된 화소전극과 칼라필터 기판의 전면에 형성된 공통전극 사이에 전계가 인가될 경우에 유전 이방성에 의해 회전함으로써, 단위화소별로 빛을 통과사키거나 차단시켜 문자나 화상을 표시하게 된다. 그러나, 상기와 같은 트위스트 네마틱 모드(twisted nematic mode) 액정표시소자(liquid crystal display device)는 시야각이 좁다는 단점이 있다.
따라서, 액정분자를 기판과 거의 횡방향으로 배향하여 시야각 문제를 해결하는 수평전계방식 액정표시소자(In Plane Switching mode LCD)가 최근에 활발하게 연구되고 있다.
도 1은 일반적인 수평전계방식 액정표시소자의 단위화소를 개략적으로 도시한 것으로, 도 1a는 평면도이고, 도 1b는 도 1a의 I-I'의 단면도이다.
도면에 도시된 바와 같이, 투명한 제1기판(10) 상에 게이트라인(1) 및 데이터라인(3)이 종횡으로 배열되어 화소영역을 정의한다. 실제의 액정표시소자에서는 n개의 게이트라인(1)과 m개의 데이터라인(3)이 교차하여 n×m개의 화소가 존재하지만, 도면에는 설명을 간단하게 하기 위해 단지 한 화소만을 나타내었다.
상기 게이트라인(1)과 데이터라인(3)의 교차점에는 게이트전극(1a), 반도체층(5) 및 소스/드레인전극(2a,2b)으로 구성된 박막트랜지스터(thin film transistor;9)가 배치되어 있으며, 상기 게이트전극(1a) 및 소스/드레인전극(2a,2b)은 각각 게이트라인(1) 및 데이터라인(3)에 접속된다. 또한, 게이트절연막(8)은 기판 전체에 걸쳐서 적층되어 있다.
화소영역 내에는 상기 게이트라인(1)과 평행하게 공통라인(4)이 배열되고, 액정분자를 스위칭 시키는 적어도 한쌍의 전극 즉, 공통전극(6)과 화소전극(7)이 데이터라인과 평행하게 배열되어 있다. 상기 공통전극(6)은 게이트라인(1)과 동시에 형성되어 공통라인(4)에 접속되며, 화소전극(7)은 소스/드레인전극(2a,2b)과 동시에 형성되어 박막트랜지스터(9)의 드레인전극(2b)과 접속된다. 그리고, 상기 소스/드레인전극(2a,2b)을 포함하는 기판 전체에 걸쳐서 보호막(11)이 형성되어 있다. 또한, 상기 공통라인(4)과 중첩되어 형성되며, 화소전극(7)과 접속하는 화소전극라인(14)은 그 사이에 개재된 절연막(8)을 사이에 두고 축적용량(Cst)를 형성한 다.
또한, 제2기판(20)에는 박막트랜지스터(9), 게이트라인(1) 및 데이터라인(3)으로 빛이 새는 것을 방지하는 블랙매트릭스(21)와 칼라를 구현하기 위한 칼라필터(23)가 형성되어 있으며, 그 위에는 칼라필터(23)를 평탄화하기 위한 오버코트막(미도시)이 도포되어 있다. 그리고, 상기 제1기판(10) 및 제2기판(20)의 대향면에는 액정의 초기 배향방향을 결정짓는 배향막(12a,12b)이 도포되어 있다.
또한, 상기 제1기판(10) 및 제2기판(20) 사이에는 상기 공통전극(6) 및 화소전극(7)에 인가되는 전압에 의해 빛의 투과율을 조절하는 액정층(13)이 형성되어 있다.
상기와 같는 구조를 갖는 종래 수평전계방식 액정표시소자는 공통전극(6) 및 화소전극(7)이 동일평면 상에 배치되어 횡전계를 발생시키기 때문에 시야각을 향상시킬 수 있는 장점을 가진다.
반면에, 스토리지커패시터(Cst)를 형성하는 공통라인(4)이 게이트라인(1)과 동일 평면 상에 형성되어 있기 때문에, 공통라인(4) 및 게이트라인(1) 사이의 단락(short) 발생율이 높다. 따라서, 종래에는 공통라인(4) 및 게이트라인(1)을 형성한 다음, 이들 사이의 저항을 측정함으로써, 단락불량을 검사하였다. 즉, 기판을 준비한 다음, 그 상부에 게이트금속층을 형성한 후, 포토리소그래피(photo-lithography) 공정을 통해 게이트금속층을 패터닝함으로써, 공통라인 및 게이트라인을 형성하게 된다. 이때, 포토리소그래피 공정은 감광막 도포, 노광, 현상, 식각 및 스트립공정을 통해 진행되며, 스트립공정 후에, 공통라인 및 게이트라인이 형성 되며, 이들을 포함하는 기판에 금속잔여물과 같은 불순물을 제거하기 위해 세정작업을 거치게 된다. 이와 같이, 게이트라인 및 공통라인이 형성되면, 상기 게이트라인 및 공통라인 간의 단락불량 여부를 검사하게 되는데, 이때 검사방법은 게이트라인끼리 그리고 공통라인끼리 각각을 전기적으로 연결한 다음, 이들의 저항을 측정함으로써 이루어진다. 즉, 게이트라인과 공통라인간에서 측정된 저항값이 설정된 저항값에서 벗어나게 되면, 이들간에 단락이 발생한 것으로 판단하고, 리워크(re-work) 및 진행공정 여부를 결정하게 된다.
그러나, 실제 게이트라인 및 데이터라인 패턴을 형성한 다음, 진행되는 세정작업 이후에, 기판에 남아있는 수분으로 인해, 게이트라인의 저항이 다르게 측정될 수도 있다. 따라서, 정확한 단락불량을 검사하기 위해서, 기판에 남아있는 수분을 완전히 제거할 수 있는 베이킹공정을 추가로 진행해야 한다.
베이킹 공정의 추가는 베이킹 장비투자 및 공정시간을 증가시키는 것으로, 생산성 증가 및 생산효율 감소를 초래할 뿐 아니라, 기판을 베이킹 장비내로 이송하는 도중 기판의 파손위험성이 증가하게 되며, 장비를 유지보수해야하는 문제점이 발생시키게 된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해서 이루어진 것으로, 본 발명의 목적은 베이킹 공정을 생략하고, 게이트라인 및 공통라인의 단락불량을 정확하게 측정할 수 있는 수평전계방식 액정표시소자의 단락검사방법을 제공하는 데 있다.
본 발명은 베이킹 공정을 생략함으로써, 생산비 절감 및 공정단순화를 통한 생산성 향상을 꾀하기 위한 수평전계방식 단락검사방법을 제공하는 데 있다.
기타 본 발명의 목적 및 특징은 이하의 발명의 구성 및 특허청구범위에서 상세히 기술될 것이다.
상기한 목적을 달성하기 위한 본 발명은 투명한 기판을 준비한 후, 그 상부에 금속층을 증착하는 단계와, 상기 금속층을 패터닝함으로써, 복수의 게이트라인 및 게이트라인과 인접하는 공통라인을 형성한 후, 기판을 세정하는 단계와, 상기 게이트라인 및 공통라인에 전압을 인가하여 기판 상에 잔류하는 수분을 제거하는 단계와, 상기 게이트라인 및 공통라인의 저항을 측정을 통해 이들의 단락 여부를 판단하는 단계를 포함하여 이루어진다.
이때, 상기 게이트라인과 공통라인 간의 저항이 설정 저항값보다 떨어진 경우, 단락불량으로 판정된다. 즉, 게이트라인과 공통라인간의 단락불량이 발생된 경우, 이들 사이의 저항은 현저하게 감소하여, 설정저항 이하의 값을 나타낸다. 따라서, 이러한, 저항값이 감소하는 것을 통해 게이트라인 및 공통라인의 단락불량을 체크할 수가 있다.
또한, 본 발명에 의한 단락검사방법은 투명한 기판 위에 금속층을 형성한 후, 이를 패터닝하여 복수의 게이트라인 및 모든 게이트라인들을 전기적으로 연결하는 게이트단락패드와, 상기 게이트라인과 평행하게 배치된 복수의 공통라인 및 모든 공통라인들을 전기적으로 연결하는 공통단락패드를 형성한 후, 이를 세정하는 단계와, 상기 게이트단락패드 및 공통단락패드 각각에 한쌍의 검사핀을 접속시키는 단계와, 상기 검사핀을 통해 게이트단락패드 및 공통단락패드에 전압을 인가함으로써, 게이트라인 및 공통라인의 표면에 잔류하는 수분을 제거하는 단계와, 상기 게이트라인 및 공통라인의 저항 측정을 통해 이들의 단락여부를 판단하는 단계를 포함하여 이루어지며, 상기 게이트단락패드 위에 접속된 검사핀의 저항측정을 통해 게이트단락패드 위에 접속되는 검사핀의 접속여부를 검사하는 단계 및 상기 공통단락패드 위에 접속된 검사핀의 저항측정을 통해 공통단락패드 위에 접속되는 검사핀의 접속여부를 검사하는 추가로 포함하여 이루어진다.
상기한 바와 같은, 본 발명은 게이트라인 및 공통라인 형성한 다음, 별도의 베이킹 공정을 진행하지 않고, 상기 게이트라인 및 공통라인에 전압을 인가하여 이들을 발열시킴으로써, 기판에 잔류하는 수분을 충분히 제거한 다음, 저항을 측정할 수 있다. 따라서, 수분에 의한 순간적으로 발생하는 단락을 제외한 라인간의 패턴불량으로 발생되는 단락을 정확하게 검출해낼 수 있다.
아울러, 베이킹 공정을 생략하는 것은 공정시간을 단축시키며, 장비투자를 절감하는 효과를 가져올 수 있으며, 이에 따라, 생산성을 더욱 향상시킬 수 있다.
즉, 본 발명의 기본 개념을 간략히 요약하자면, 수평전계방식 액정표시소자에서, 게이트라인과 공통라인간의 단락불량을 정확하게 검출하는 데 있어서, 게이트라인 및 공통라인 형성한 다음, 기판에 잔류하는 수분을 제거할때, 베이킹 장비를 사용하지 않고, 게이트라인 및 공통라인에 전압을 인가하여 게이트라인 및 공통라인을 발열시킴으로써, 이 발열을 통해 라인들 표면에 남아있는 수분을 제거하는 것이다.
이때, 상기 전압인가는 기존의 단락불량검사기에 전압공급부를 추가로 마련함으로써 이루어진다.
이하, 참조한 도면을 통해 상기한 바와 같은 본 발명에 대하여 상세히 설명하도록 한다.
도 2는 수평전계방식 액정표시소자의 하부기판의 단락검사방법을 나타낸 것으로, 특히, 게이트라인 및 공통라인만의 단락검사방법을 나타낸 것이다.
도면에 도시된 바와 같이, 게이트라인(101) 및 공통라인(104)이 형성된 수평전계방식 액정표시소자의 하부기판(100)을 준비한다.
이때, 상기 하부기판(100)을 준비하는 단계는 투명한 기판 위에 게이트금속층 즉, Al, Mo, Cu, MoW, MoTa, MoNb, Cr, W 또는 알루미늄(Al) 및 몰리브덴(Mo)의 이중층과 같은 금속층을 스퍼터링 장비를 통해 형성한 다음, 상기 금속층을 패터닝함으로써, 복수의 게이트라인(101)과 게이트라인(101)과 평행하게 배치된 공통라인(104)을 형성한다. 아울러, 상기 게이트라인(101)들을 하나로 연결하는 게이트단락라인(101') 및 게이트단락라인(101')에 신호를 인가할 수 있는 게이트단락패드(101a)를 함께 형성하고, 공통라인(104)들을 하나로 연결하는 공통단락라인(104') 및 공통단락라인(104')에 신호를 인가할 수 있는 공통단락패드(104a)도 함께 형성한다. 아울러, 도면에 상세하게 도시되어 있진 않지만, 상기 게이트단락라인은 게이트라인을 홀수라인끼리 연결시키는 제1게이트단락라인과 짝수라인끼리 연결시키는 제2게이트단락라인으로 형성할 수 있으며, 상기 공통단락라인 역시, 공통라인을 홀수라인끼리 연결시키는 제1공통단락라인과 짝수라인끼리 연결시키는 제2공통단락라인으로 나누어 형성할 수도 있다. 상기 게이트단락패드(101a) 및 공통단락패드(104a)는 저항측정 및 전압인가를 위해 형성하는 것으로, 이후에 더욱 자세하게 설명하도록 한다.
이때, 상기 게이트라인(101) 및 공통라인(104)들과 같은 패턴들은 포토리소그래피 공정을 통해 형성되며, 포토리소그래피 공정은 금속층이 형성된 기판에 자외선으로 감광하는 재료인 감광막을 코팅하고, 마스크에 형성된 패턴을 포토레지스트 위에 노광하여 현상하여 감광막패턴을 형성한 다음, 상기 감광막패턴을 마스크로하여 금속층을 식각하여 원하는 패턴을 형성하고, 상기 감광막패턴을 제거한 이후에, 패턴이 형성된 기판에 남아있는 잔여물들을 제거하는 세정작업을 거치게 된다. 이때, 세정작업은 DI수(de-ionized water)에 의해 이루어지기 때문에, 세정후에 충분히 수분을 제거하더라도, 패턴들 사이에 잔류하는 수분이 발생하게 된다.
따라서, 게이트라인 및 공통라인의 표면에 남아있는 수분을 충분히 제거하는 과정이 필요하며, 본 발명에서는 상기 게이트라인(101) 및 공통라인(104)에 전압을 인가함으로써, 각 라인들(101,104)에서 발생되는 열(thermal)에 의해 잔류하는 수분을 제거한다. 이때, 게이트라인(101) 및 공통라인(104)에 전달된 전압은 게이트단락라인(101') 및 공통단락라인(104')과 연결된 게인트단락패드(101a)와 공통단락패드(104a)를 통해 인가되며, 전압인가는 단락검사기(150)를 통해 이루어진다.
단락검사기(150)는 단순히 저항을 측정하는 저항측정기이고, 전압을 인가할 수 있는 전압발생기가 내장되어 있다. 따라서, 전압발생기를 통해 게이트라인 및 공통라인 전압을 인가함으로써, 기판 표면에 남아있는 수분을 모두 제거한 다음, 전압을 차단하고, 저항을 측정할 수 있도록 구성되어 있다.
즉, 도 3에 도시된 바와 같이, 본 발명에 의한 단락검사기(150)는 크게 전압을 발생시키는 전압발생기(110)와 저항을 측정하는 저항측정기(120)로 구성되며, 기판의 게이트단락패드(101a)와 접속하기 위한 적어도 한쌍의 게이트라인 검사핀(101b1,101b2)과 공통단락패드(104a)와 접속하기 위한 적어도 한쌍의 공통라인 검사핀(104b1,104b2)가 부가적으로 구성되어 있다. 즉, 그리고, 상기 게이트라인 검사핀(101b1,101b2) 및 공통라인 검사핀(104b1,104b2)과 전압발생기/저항측정기(110,120) 사이에는 측정하고자 하는 라인을 스위칭할 수 있는 스위칭부(105)가 마련되어 있다. 그리고, 상기 전압발생기/저항측정기(110,120)로부터 인출된 두개의 제1 및 제2연결라인(109a,109b)이 구성되어 있다.
아울러, 각 게이트단락패드 및 공통단락패드(101a,104a)당 두개의 검사핀을 두는 것은 검사핀이 정확하게 패드부에 접속되어 있는지를 검사하기 위한 것이다. 즉, 게이트단락패드(101a)에 접속된 제1 및 제2게이트라인검사핀(101b1,101b2)을 게이트단락패드(101a) 위에 접속시킨 후, 제1스위치(105a) 및 제2스위치(105b)를 닫게되면, 제1게이트라인 검사핀(101b1)과 제1연결단자(109a)가 연결되고, 제2게이트라인 검사핀(101b2)과 제2연결단자(109b)와 연결되어, 이둘 사이에 저항이 측정된다. 이때, 측정된 저항을 통해 게이트단락패드(101a) 위에 검사핀(101b1,101b2)이 정확하게 접속되었는지를 확인할 수 있다. 다시말해, 이때 측정된 저항값이 설정된 저항보다 클 경우에는 적어도 하나의 핀이 게이트단락패드(101a)에 제대로 접속되어 있지 않았음을 판단할 수 있다. 아울러, 공통단락패드(104a)에 접속되는 공통라인검사핀(104b1,104b2)에 대해서도 이와 동일한 방법을 통해 접속불량 여부를 판단할 수 있다. 즉, 제3 및 제4스위치(105c,105d)를 닫아, 제1 및 제2공통라인 검사핀(104b1,104b2)을 제1 및 제2연결라인(109a,109b)에 연결함으로써, 저항을 측정하게 된다.
이와 같은 방법으로 게이트단락패드(101a) 및 공통단락패드(104a)와 검사핀과의 접속여부를 확인한 다음, 실제 게이트라인 및 공통라인의 단락검사가 이루어질 때에는 제1 및 제2게이트라인 검사핀(101b1,101b2) 중의 하나를 제1연결라인(109a)에 연결시키고, 제1 및 제2공통라인검 검사핀(104b1,104b2) 중의 하나를 제2연결라인(109b)에 연결시킴으로써, 게이트단락패드(101a)와 공통단락패드(104a)를 통해 게이트라인 및 공통라인에 전압을 인가하여 기판에 잔류하는 수분을 완전히 제거한 다음, 이들 사이의 저항을 측정하게 된다. 즉, 상기 게이트단락패드(101a)와 공통단락패드(104a)에 전압발생기(110)를 통해 전압을 인가하게 되면, 게이트라인 및 데이터라인의 자체저항으로 인해 열이 발생되고, 이때 발생된 열은 기판에 잔류하는 수분들을 증발시키게 된다. 이와 같이, 수분이 완전히 제거된 상태에서 저항을 측정하게 되면, 정확하게 게이트라인 및 데이터라인의 패턴불량에 의한 단락을 검출할 수가 있다. 예를 들어, 이때 측정된 저항값이 설정저항보다 작아질 경우, 단락불량이 발생되었음을 판단할 수 있다.
상술한 바와 같이, 본 발명에 의하면, 수평전계방식 액정표시소자에서 게이트라인과 공통라인과의 단락불량을 검사하는 방법에 있어서, 게이트패턴 및 공통라인을 형성한 다음, 기판에 잔류하는 수분을 제거하기 위해 베이킹 공정을 진행하지 않고, 게이트라인 및 공통라인에 전압을 인가함으로써 발생되는 열로 기판에 남는 수분을 제거한 후, 이들의 저항을 측정함으로써 단락불량을 판단한다.
이에 따라, 베이킹 장비의 추가투자로 인한 비용을 절감할 수 있으며, 베이킹 공정 생략에 따른 공정시간을 단축시킬 수가 있다.

Claims (6)

  1. 투명한 기판을 준비한 후, 그 상부에 금속층을 증착하는 단계;
    상기 금속층을 패터닝함으로써, 복수의 게이트라인 및 게이트라인과 인접하는 공통라인을 형성한 후, 기판을 세정하는 단계;
    상기 복수의 게이트라인 및 공통라인 중, 각각 적어도 하나씩에 전압을 인가하여 기판 상에 잔류하는 수분을 제거하는 단계; 및
    전압이 인가된 게이트라인 및 공통라인의 저항 측정을 통해 이들의 단락여부를 판단하는 단계를 포함하여 이루어지는 단락검사방법.
  2. 제1항에 있어서, 상기 전압이 인가된 게이트라인 및 공통라인의 측정 저항이 설정저항 이하인 경우, 단락불량으로 판단하는 것을 특징으로 하는 단락검사방법.
  3. 제1항에 있어서, 상기 전압이 인가된 게이트라인 및 공통라인의 측정 저항이 설정저항 이상일 경우, 단락불량이 없는 것으로 판단하는 것을 특징으로 하는 단락검사방법.
  4. 투명한 기판 위에 금속층을 형성한 후, 이를 패터닝하여 복수의 게이트라인 및 모든 게이트라인들을 전기적으로 연결하는 게이트단락패드와, 상기 게이트라인과 평행하게 배치된 복수의 공통라인 및 모든 공통라인들을 전기적으로 연결하는 공통단락패드를 형성한 후, 이를 세정하는 단계;
    상기 게이트단락패드 및 공통단락패드 각각에 한쌍의 검사핀을 접속시키는 단계;
    상기 검사핀을 통해 게이트단락패드 및 공통단락패드에 전압을 인가함으로써, 게이트라인 및 공통라인의 표면에 잔류하는 수분을 제거하는 단계; 및
    상기 게이트라인 및 공통라인의 저항 측정을 통해 이들의 단락여부를 판단하는 단계를 포함하여 이루어지는 단락검사방법.
  5. 제4항에 있어서, 상기 게이트단락패드 위에 접속된 검사핀의 저항측정을 통해 게이트단락패드 위에 접속되는 검사핀의 접속여부를 검사하는 단계를 포함하여 이루어지는 것을 특징으로 하는 단락검사방법.
  6. 제4항에 있어서, 상기 공통단락패드 위에 접속된 검사핀의 저항측정을 통해 공통단락패드 위에 접속되는 검사핀의 검속여부를 검사하는 단계를 포함하여 이루어지는 것을 특징으로 하는 단락검사방법.
KR1020030097974A 2003-12-26 2003-12-26 횡전계방식 액정표시소자의 단락검사방법 KR101044502B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030097974A KR101044502B1 (ko) 2003-12-26 2003-12-26 횡전계방식 액정표시소자의 단락검사방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030097974A KR101044502B1 (ko) 2003-12-26 2003-12-26 횡전계방식 액정표시소자의 단락검사방법

Publications (2)

Publication Number Publication Date
KR20050066664A KR20050066664A (ko) 2005-06-30
KR101044502B1 true KR101044502B1 (ko) 2011-06-27

Family

ID=37257709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030097974A KR101044502B1 (ko) 2003-12-26 2003-12-26 횡전계방식 액정표시소자의 단락검사방법

Country Status (1)

Country Link
KR (1) KR101044502B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102602139B1 (ko) * 2018-12-24 2023-11-14 엘지디스플레이 주식회사 발광 표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027500A (ko) * 1998-10-28 2000-05-15 김영환 유리기판의 도전막 및 그의 저항치 탐지 장치
KR20000031708A (ko) * 1998-11-09 2000-06-05 구본준 실리콘 박막을 결정화하는 방법과 이를 이용한 액정표시장치 제조방법
KR20010041464A (ko) * 1998-03-03 2001-05-25 타다시 마츠다 액정표시장치의 제조방법 및 액정표시장치
KR20020046018A (ko) * 2000-12-12 2002-06-20 주식회사 현대 디스플레이 테크놀로지 액정표시소자의 단락위치검출방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010041464A (ko) * 1998-03-03 2001-05-25 타다시 마츠다 액정표시장치의 제조방법 및 액정표시장치
KR20000027500A (ko) * 1998-10-28 2000-05-15 김영환 유리기판의 도전막 및 그의 저항치 탐지 장치
KR20000031708A (ko) * 1998-11-09 2000-06-05 구본준 실리콘 박막을 결정화하는 방법과 이를 이용한 액정표시장치 제조방법
KR20020046018A (ko) * 2000-12-12 2002-06-20 주식회사 현대 디스플레이 테크놀로지 액정표시소자의 단락위치검출방법

Also Published As

Publication number Publication date
KR20050066664A (ko) 2005-06-30

Similar Documents

Publication Publication Date Title
KR100828537B1 (ko) 액정표시장치용 기판과 그 제조방법 및 그것을 구비한액정표시장치
KR101140575B1 (ko) 액정표시장치 검사공정
JP3251474B2 (ja) アクティブマトリクス基板
KR19990083581A (ko) 액정패널및그제조방법
KR100684699B1 (ko) 액정표시패널 및 그 제조방법
KR20040103998A (ko) 액정표시소자의 검사 방법 및 장치와 리페어방법 및 장치
KR101147101B1 (ko) 검사를 위한 박막 트랜지스터 기판 및 이를 이용한 검사방법
NL9400925A (nl) Inspectie-inrichting en inspectiewerkwijze voor display-inrichting.
KR101044502B1 (ko) 횡전계방식 액정표시소자의 단락검사방법
KR100909781B1 (ko) 액정표시장치용 어레이 기판의 검사장치 및 검사방법
JP3929564B2 (ja) 液晶表示パネル及びその製造方法
KR20070036915A (ko) 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법
KR20160130002A (ko) 액정 표시 장치의 제조 방법 및 검사 장치
JP3446729B2 (ja) 液晶画像表示装置とその検査方法及びその製造方法
KR20210054638A (ko) 액정 표시 장치
KR100587369B1 (ko) 횡전계방식 액정표시소자 및 그 제조방법
CN112213894B (zh) 显示面板用阵列基板的制造方法
KR101030530B1 (ko) 액정표시장치 및 그 제조방법
KR20030042076A (ko) 능동구동형 평판표시소자의 화소전극 검사장치 및검사장치 제조 방법
KR101358256B1 (ko) 액정표시장치용 어레이기판
KR101298341B1 (ko) 액정표시장치의 어레이 기판 및 그 제조 방법, 그리고액정표시장치의 배선 검사 방법
KR101010470B1 (ko) 액정 표시 장치용 어레이 기판
KR100603833B1 (ko) 듀얼 게이트 패드 구조 액정표시장치용 어레이 기판 및 그 제조 방법
JP2000075807A (ja) 表示装置用電極基板およびその製造方法
JP6724503B2 (ja) 表示装置用基板およびその製造方法、表示パネルならびに表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 9