TWI400515B - 薄膜電晶體陣列電路缺陷修補之即時檢測方法 - Google Patents

Description

薄膜電晶體陣列電路缺陷修補之即時檢測方法

本發明係關於一種薄膜電晶體陣列電路基板缺陷修補之即時檢測方法，特別是一種以修補前後的阻抗值變化，隨即可判定缺陷修補成功與否的即時檢測方法。

隨著平面顯示器製造技術的提昇，提供大尺寸、高解晰度、高亮度的平面顯示器已非難事，而在生產製造的過程中，除了提高產品的品質及較佳的規格外，良好的品管亦是提高整體製程良率的重要環節。

以常見的薄膜電晶體液晶平面顯示器(TFT-LCD)為例，主要的製程包含三部分：薄膜電晶體陣列電路工程(TFT array engineering)、面板工程(cell engineering)、以及模組工程(module engineering)，其中薄膜電晶體陣列電路工程是在玻璃基板上形成矩陣狀排列的薄膜電晶體電路圖案，藉由傳送電子信號開啟或關閉薄膜電晶體，以便驅動液晶分子的旋轉，來控制光線的通過率。

然而，在薄膜電晶體電路圖案的製作過程中，可能會因為光阻剝除不全、異物殘留而造成薄膜電晶體電路圖案內的線路短路、斷路等缺陷，使得已完成的面板在經測試時出現亮點、暗點以及亮線，此種重大瑕疵嚴重影響薄膜電晶體液晶平面顯示器的製程良率，因此在產品出廠前，會先經由電性檢測的方式找出缺陷，判斷缺陷的種類以及是否修補。然而，目前的製程僅能在面板工程組裝彩色濾光片後且給予模擬電壓以及背光點亮後，才能得知缺陷是否成功修復，而自修復到檢查修復是否成功，可能已經耗費多個工作時日，因此，如何即時得知薄膜電晶體電路圖案的缺陷修復成功與否，減少報廢損失時的時間落差，為現有製程技術急欲突破的瓶頸。

本發明之一目的為解決薄膜電晶體陣列電路缺陷修補的時效問題，以便在最短的時間內確認缺陷修補的成效。

為達上述目的，本發明提供一種薄膜電晶體陣列電路缺陷修補之即時檢測方法，其包含以下步驟：首先提供一陣列基板，其包含一設於顯示區內之薄膜電晶體陣列電路(TFT array)以及一設於非顯示區之電性檢測圖樣(reliability measuring pattern)，其中薄膜電晶體陣列電路內至少有一缺陷，而電性檢測圖樣包含一第一結構以及一第二結構，且第一結構係與第二結構絕緣，接著進行一第一阻抗檢測製程，檢測電性檢測圖樣中第一結構與第二結構間之一修補前阻抗值，然後再同時對薄膜電晶體陣列電路的缺陷以及電性檢測圖樣進行一雷射修補製程，形成一第一修補線路以修復缺陷，同時形成一第二修補線路電連接第一結構以及第二結構，接著進行一第二阻抗檢測製程，檢測電性檢測圖樣中第一結構與第二結構間之一修補後阻抗值。

本發明的薄膜電晶體陣列電路缺陷修補之即時檢測方法不僅能夠即時監控成功薄膜電晶體電路圖案的缺陷修復，且能達成零亮點、零暗點的高規格並成功提昇良率。

在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區別元件的方式，而是以元件在功能上的差異來作為區別的基準。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。此外，「電性連接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置電性連接於一第二裝置，則代表該第一裝置可直接連接於該第二裝置，或透過其他裝置或連接手段間接地連接至該第二裝置。

請參考第1圖至第10圖。第1圖至第10圖係依據本發明之一較佳實施例所繪示之一薄膜電晶體陣列電路缺陷修補之即時檢測方法的示意圖。如第1圖所示，首先提供一薄膜電晶體陣列電路基板10，薄膜電晶體陣列電路基板10上的各種元件係形成於一透明基板12上。薄膜電晶體陣列電路基板10係定義有一顯示區14以及一非顯示區16，顯示區14內設有一薄膜電晶體陣列電路15，係包含由複數條掃描線18以及複數條訊號線20交叉設置定義出的複數個畫素區域22，其中，各畫素區域22內設有一儲存電容線(storage capacitance line,Cs line)24，沿著掃描線18的方向橫跨各畫素區域22，且儲存電容線24係由訊號線20下方穿過。於本較佳實施例中，掃描線18與儲存電容線24係由同一製程同時形成，之後，再由一絕緣層(圖未示)覆蓋於掃描線18及儲存電容線24上，接著在掃描線18與訊號線20交叉的區域分別形成一圖案化之半導體圖案26，並於各畫素區域22內形成畫素電極28，且畫素電極28係重疊於儲存電容線24上。另外，各畫素區域22內設有一薄膜電晶體30，係由與訊號線20同時形成的源極32、汲極34以及半導體圖案26共同組成，且薄膜電晶體30的汲極34係利用至少一接觸電極(contact via，圖未示)電連接上方的畫素電極28。

薄膜電晶體陣列電路基板10的非顯示區16內則設置了複數個電性檢測圖樣36、72、86、120、144，各電性檢測圖樣至少對應一種缺陷修補的結構，當薄膜電晶體陣列電路基板10在製程中發現有一缺陷需要修補時，依該缺陷的類型先選擇缺陷的修補方法以及對應該缺陷的電性檢測圖樣，以便進行本發明的薄膜電晶體陣列電路缺陷修補之即時檢測方法，以下將舉數個缺陷及其對應之電性檢測圖樣為實施例，說明本發明薄膜電晶體陣列電路缺陷修補之即時檢測方法。

請參考第1圖至第2圖，其中第2a圖係繪示設於非顯示區16之一第一電性檢測圖樣36，第2b圖為第2a圖中沿A-A’的剖面示意圖。在製作顯示區14內畫素區域22各元件的同時，亦使用同一製程製作第一電性檢測圖樣36內的各個元件，原則上，第一電性檢測圖樣36的元件規格、相對位置皆比照顯示區14內構成畫素區域22的薄膜電晶體陣列電路15。如第2a圖及第2b圖所示，第一電性檢測圖樣36包含一第一結構38、一第二結構40以及一虛設電晶體42。虛設電晶體42係設於第一結構38與第二結構40之間，其包含一虛設掃描線44、一虛設絕緣層(圖未示)覆蓋虛設掃描線44上、一虛設半導體圖案48設於虛設絕緣層上、一虛設訊號線50以及與虛設訊號線50同時形成之一虛設源極52及一虛設汲極54。另外，一第一結構38與第二結構40內各包含一檢測用掃描線56、58、絕緣層46以及一檢測用透明電極60、62依序設置於透明基板12上，其中檢測用掃描線56、58與設於顯示區14內的掃描線18具有相同的線寬。此外，第一電性檢測圖樣36內的第一結構38與第二結構40間並未設置電性連接的線路，即第一結構38與第二結構40係彼此電性絕緣，另外，如第2a圖所示，第一結構38內的元件結構與第二結構40內的元件結構呈鏡像對稱，而檢測用掃描線56、58的端點56a、58a之間的間距S1為約150微米(μm)，此外，第一結構38與第二結構40的檢測用透明電極60、62係做為電性檢測時的接 觸墊，如第2b圖所示，設於檢測用掃描線58上的絕緣層46曝露出部分檢測用掃描線58的結構，使得形成於絕緣層46上方的檢測用透明電極62得以和曝露出來的檢測用掃描線58直接接觸而電性連接。

如第1圖所示，若薄膜電晶體陣列電路基板10在製程後半段的電性檢測時發現顯示區14內的薄膜電晶體陣列電路15內有一缺陷，例如發生於掃描線18上的一斷路64，因而中斷掃描線18的訊號傳遞，因此為修補斷路64，則開始本發明之薄膜電晶體陣列電路缺陷修補之即時檢測方法，請一併參考第1圖及第3圖，第3圖為本發明之一薄膜電晶體陣列電路缺陷修補之即時檢測方法的流程示意圖。如第3圖所示，步驟100係先提供一薄膜電晶體陣列電路基板，例如第1圖所示之經電性檢測發現具有斷路64的薄膜電晶體陣列電路基板10。接著在步驟102時進行一修補前的第一阻抗檢測製程，如第2a圖所示，在檢測時，檢測用透明電極60、62係做為電性檢測時的接觸墊，利用一電性量測機台(圖未示)的一組接觸探針66直接碰觸第一電性檢測圖樣36內做為接觸墊的檢測用透明電極60、62，以測知第一電性檢測圖樣36中第一結構38與第二結構40間的修補前阻抗值。

請一併參考第3圖、第4a圖以及第4b圖，其中第4a圖僅繪示薄膜電晶體陣列電路15內需修補的部分畫素區域22。如第3圖所示進行步驟104，利用一雷射修補製程，在斷路64上形成一第一修 補線路68(如第4a圖所示)，例如一鎢金屬線路，並利用一雷射修補機台(圖未示)，其內含雷射產生系統，用以產生具適當功率之雷射分別熔接第一修補線路68與掃描線18，以修復發生與掃描線上的斷路64；同時，在第一電性檢測圖樣36的第一結構38和第二結構40間亦形成一第二修補線路70(如第4b圖所示)，例如一鎢金屬線路，同時雷射修補機台亦將第二修補線路70的兩端分別熔接檢測用掃描線56、58。然而，形成第一修補線路68的方式並不限於此，亦可進行一雷射輔助化學氣相沉積製程(laser assisted CVD process)，先在斷路64兩側的掃描線18上方形成開口，曝露出部分掃描線18的表面，接著再以沉積的方式將鎢金屬填入開口，並於斷路64上方形成第一修補線路68；同樣地，第二修補線路70亦可以用先形成開口，曝露出部分檢測用掃描線56、58的表面後，再沉積鎢金屬的方式形成第二修補線路70。

如第3圖所示於該雷射修補製程完成後，進行步驟106的第二阻抗檢測製程，再次以電性量測機台(圖未示)的接觸探針66碰觸檢測用透明電極60、62(如第4b圖所示)，以測知第一電性檢測圖樣36中第一結構38與第二結構40間的修補後阻抗值。之後進行步驟108，將修補後的薄膜電晶體陣列電路基板10移送至洗淨機板的機台，進行一基板洗淨製程，將薄膜電晶體陣列電路基板10上的毛髮、灰塵等異物移除，確保薄膜電晶體陣列電路基板10的清潔。

接著進行步驟110的第三阻抗檢測製程，以前述之電性量測機 台檢測第一電性檢測圖樣36中第一結構38與第二結構40間之一洗淨後阻抗值；然後如步驟112所示，比對修補前阻抗值、修補後阻抗值以及洗淨後阻抗值，同時根據上述阻抗值的大小來判定經由雷射修補的成效。簡單來說，本發明之薄膜電晶體陣列電路缺陷修補之即時檢測方法是在畫素區域22及第一電性檢測圖樣36以相同雷射修補製程形成第一修補線路68與第二修補線路70，並以第一電性檢測圖樣36為雷射修補成效的檢測樣本，透過第一電性檢測圖樣36在修補前、修補後以及洗淨後的阻抗值變化，可以合理判斷以同一雷射修補製程修復的斷路64是否已經成功地修復。

當第一電性檢測圖樣36的阻抗值符合規格需求時，則可進行步驟114，完成薄膜電晶體陣列電路基板10的製作工程，將薄膜電晶體陣列電路基板10送至下一階段的面板工程，進行後續的製程；然而，若第一電性檢測圖樣36的阻抗值不符合規格需求，則再次重覆步驟102至步驟110至阻抗值符格規格需求為止。

本較佳實施例中設於非顯示區16的第一電性檢測圖樣36可用於判定訊號線斷線後的修復情況，若斷線的缺陷是發生在儲存電容線24時，則可利用本發明之一第二電性檢測圖樣72來判定的儲存電容線的修復情況，請參考第1圖及第5圖，為簡化說明，與前述相同之元件係以相同的元件符號標示。如第1圖所示，第二電性檢測圖樣72係設於非顯示區16，如第5圖所示，第二電性檢測圖樣72係模擬相鄰兩個畫素區域22間與訊號線20交叉處儲存電容線24 的結構，其中，第一結構74與第二結構76內係包含檢測用掃描線56、58、檢測用透明電極60、62、虛設儲存電容線78、79以及設於虛設儲存電容線78上方之虛設畫素電極80、81，且檢測用掃描線56、58和與其對應的檢測用透明電極60、62之間以及虛設儲存電容線78、79和其對應的虛設畫素電極80、81之間另設有絕緣層(圖未示)。第一結構74與第二結構76間設有虛設半導體圖案82以及虛設訊號線84，而虛設儲存電容線78的線寬係與儲存電容線24的線寬相同。若儲存電容線24本身或附近的電路結構發現缺陷，例如斷路，需要修補時，可同時在該缺陷以及第二電性檢測圖樣72形成修補線路，然後再依循第3圖所示的即時檢測方法，並以電性量測機台(圖未示)量測第二電性檢測圖樣72修補前後以及洗淨後的阻抗值變化，來判定是否已成功修復儲存電容線24。

本發明所述之即時檢測方法除了可以監控掃描線及儲存電容線的修補，非顯示區16內另設有一第三電性檢測圖樣86，用於監控訊號線20源極32或汲極34的缺陷修補情形。請參考第1圖及第6圖。如第1圖所示，第三電性檢測圖樣86係設於非顯示區16內，如第6圖所示，第三電性檢測圖樣86包含一第一結構88以及一第二結構90，其中第一結構88與第二結構90各包含一檢測用訊號線92、94、一檢測用透明電極96、98以及一絕緣層設於檢測用訊號線92、94與檢測用透明電極96、98之間，且檢測用透明電極96、98曝露部分檢測用訊號線92、94，此外檢測用訊號線92、94的線寬係與畫素區域中的訊號線20等寬，且第一結構88的檢測用訊號線 92與第二結構90的檢測用訊號線94之間的間距S2約為150微米。若畫素區域22內的訊號線20、源極32或汲極34在電性檢測時發現有需要修補的缺陷，例如斷路，可同時在該缺陷以及第三電性檢測圖樣86形成修補線路，重新電連接因該斷路而絕緣訊號線20、源極32或汲極34，同時形成於第三電性檢測圖樣86上的修補線路將原本絕緣的第一結構88及第二結構90連接，然後再依循第3圖所示的即時檢測方法，並以電性量測機台(圖未示)量測第三電性檢測圖樣86修補前後以及洗淨後的阻抗值變化，來判定是否已成功修復發生於訊號線20、源極32或汲極34的缺陷。

本發明所述即時檢測方法，並不限於檢測以雷射熔融或雷射輔助化學氣相沉積的方式來形成修補線路，以修復發生於掃描線、儲存電容線、訊號線、源極或汲極之斷路，亦適用於其他種類的缺陷修補以及即時檢測。請參考第1圖、第7a圖、第7b圖以及第8圖，其中第7a圖僅繪示薄膜電晶體陣列電路15內需修補的部分畫素區域22。若薄膜電晶體陣列電路基板10在電性檢測時，發現畫素區域22內的儲存電容線24與訊號線22因異物掉落或其他原因而發生短路138，可利用設於非顯示區16之一第四檢測圖樣120來監控，並依循第8圖所示之即時檢測方法進行修補。如第7b圖所示，第四檢測圖樣120包含一第一結構122以及一第二結構124，且第一結構122與第二結構124係包含一虛設半導體圖案126、128、設於虛設半導體圖案126、128上之虛設掃描線130、132以及檢測用透明電極134、136，其中虛設半導體圖案126、128與虛設掃描線130、 132間設有一絕緣層(圖未示)，虛設掃描線130、132與檢測用透明電極134、136設有另一絕緣層(圖未示)，且半導體圖案126、128的線寬略大於虛設掃描線130、132，此外，第四檢測圖樣120中第一結構122的虛設掃描線130係直接連接第二結構124的虛設掃描線132，即第一結構122與第二結構124直接電連接。請參考第8圖、第9a圖及第9b圖，第9a圖僅繪示薄膜電晶體陣列電路15內需修補的部分畫素區域22。如第8圖所示，在步驟200先提供具有缺陷，例如短路138之薄膜電晶體陣列電路基板10，接著進行步驟202之第一阻抗檢測製程，利用一電性量測機台(圖未示)的一組接觸探針66直接碰觸第一電性檢測圖樣120內做為接觸墊的檢測用透明電極134、136，以測知第四電性檢測圖樣120中第一結構122與第二結構124間的修補前阻抗值；依序進行步驟204的雷射修補製程，例如利用一雷射修補機台(圖未示)，其內含雷射產生系統，用以產生具適當功率之雷射於畫素區域22內切斷造成短路138之異物的兩側訊號線20，並形成一第一修補線路140，且在第四檢測圖樣120形成一第二修補線路142，以相同之雷射切斷虛設掃描線130、132之間的連結，使得第一結構122與第二結構124絕緣；然後進行步驟206，再次利用電性量測機台(圖未示)的接觸探針66碰觸第四電性檢測圖樣120內做為接觸墊的檢測用透明電極134、136，以測知第四電性檢測圖樣120中第一結構122與第二結構124間的修補後阻抗值，並如步驟208所示，比對修補前阻抗值以及修補後阻抗值，根據上述阻抗值的大小來判定經由雷射修補的成效，若修補後的阻抗值已符合預定之規格，則如步驟210所示完成本次的雷射修補以 及雷射修補後的即時檢測；若修補後阻抗值不符合預定之規格，則重新回到步驟202至步驟208，再次修補前次未成功修複的短路138，直到成功修復被視為缺陷的短路138為止。此外，在成功修補因短路138造成的缺陷後，若被斷開的電路結構需要重新形成正常電連接的電路時，則可進行第3圖所示之即時檢測製程，在斷開的路線上另外形成電連接斷開電路結構兩端的線路，使得畫素區域22得以正常地運作。

另外，除了以雷射熔融修補用之鎢金屬線與前述掃描線、訊號線、儲存電容線，或是以雷射切斷前述掃描線、訊號線、儲存電容線等金屬線等方法得以即時監控其成效外，本發明之方法亦適用於監控以雷射剝除部分金屬圖案或是其他畫素區域的製程。請參考第1圖、第10a圖、第10b圖以及第10c圖，其中第10a圖係為本發明之一第五電性檢測圖樣144，且第10b圖係為第10a圖中B-B’的剖面示意圖。請一併參考第1圖、第10a圖以及第10b圖，第五電性檢測圖樣144係設於薄膜電晶體陣列電路基板10的非顯示區16，其包含一第一結構148以及一第二結構150，其中第一結構148與第二結構150內分別設有一第一絕緣層152(請見第10b圖)、虛設掃描線154、156、一第二絕緣層158覆蓋虛設掃描線154、156、一檢測用透明電極160、162覆蓋第二絕緣層158以及一透明電極300、302，其中第二絕緣層158具有複數個開口163、164、165、166、167、168，使得位於開口163、164、166、167下方之虛設掃描線154、156得以曝露並與透明電極300、302直接接觸，形成掃 描線154、156以及一透明電極300、302間的接觸電極(contact via)。如第10a圖所示，在雷射剝除製程開始前，先以一電性量測機台(圖未示)的一組接觸探針66直接碰觸第五電性檢測圖樣144內做為接觸墊的檢測用透明電極160、162，以測知第五電性檢測圖樣144中第一結構148與第二結構150間的修補前阻抗值；然後將設有第五電性檢測圖樣144的薄膜電晶體陣列電路基板以雷射進行修複，例如以雷射剝除製程同時剝除畫素區域22內的部分畫素電極，以及剝除第五電性檢測圖樣144上開口164處的部分透明電極300，如第10c圖所示；接著再以電性量測機台(圖未示)的接觸探針66再次碰觸檢測用透明電極160、162，以測量第五電性檢測圖樣144在雷射剝除製程後的修補後阻抗值，並比較修補前阻抗值以及修補後阻抗值以判定雷射剝除製程的成效。

總而言之，本發明之即時檢測方法係在製作顯示區內薄膜電晶體陣列電路的同時，在非顯示區域內同時製作與薄膜電晶體陣列電路結構近似的電性檢測圖樣，若薄膜電晶體陣列電路基板需要修補時，視缺陷的種類選擇修補的方式以及對應該種缺陷的電性檢測圖様，在修補時，以相同的雷射修補製程，同時施行在顯示區內需要修補的區域以及施行在非顯示區內的電性檢測圖樣，藉由比較進行電性檢測圖樣在雷射修補製程前後的阻抗值，以判定顯示區內的修補線路是否成功；如此一來，薄膜電晶體陣列電路基板的缺陷修補在薄膜電晶體陣列電路工程的階段即可確認是否已完全修復，且由於非顯示區內設有多種對應不同缺陷的電性檢測圖樣，因此本發明 之即時檢測方法可監控各種類型缺陷的修補成效，減少時效性問題而造成的報廢損失，透過本發明之即時檢測方法，可穩定薄膜電晶體陣列電路工程的修補成功率，以改善薄膜電晶體陣列電路工程至最佳化模式。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10‧‧‧薄膜電晶體陣列電路基板

12‧‧‧透明基板

14‧‧‧顯示區

15‧‧‧薄膜電晶體陣列電路

16‧‧‧非顯示區

18‧‧‧掃描線

20‧‧‧訊號線

22‧‧‧畫素區域

24‧‧‧儲存電容線

26‧‧‧半導體圖案

28‧‧‧畫素電極

30‧‧‧薄膜電晶體

32‧‧‧源極

34‧‧‧汲極

36‧‧‧第一電性檢測圖樣

38、74、88、122、148‧‧‧第一結構

40、76、90、124、150‧‧‧第二結構

42‧‧‧虛設電晶體

44、130、132‧‧‧虛設掃描線

46‧‧‧絕緣層

48、82、126、128‧‧‧虛設半導體圖案

50、84、154、156‧‧‧虛設訊號線

52‧‧‧虛設源極

54‧‧‧虛設汲極

56、58‧‧‧檢測用掃描線

60、62、96、98、134、136、160、162‧‧‧檢測用透明電極

64‧‧‧斷路

66‧‧‧接觸探針

68、140‧‧‧第一修補線路

70、142‧‧‧第二修補線路

72‧‧‧第二電性檢測圖樣

78、79‧‧‧虛設儲存電容線

80、81‧‧‧虛設畫素電極

86‧‧‧第三電性檢測圖樣

92、94‧‧‧檢測用訊號線

100、102、104、106、108、110、112、114‧‧‧薄膜電晶體陣列電路缺陷修補之即 時檢測方法的實施步驟

120‧‧‧第四檢測圖樣

138‧‧‧短路

144‧‧‧第五電性檢測圖樣

152‧‧‧第一絕緣層

158‧‧‧第二絕緣層

163、164、165、166、167、168‧‧‧開口

200、202、204、206、208、210‧‧‧薄膜電晶體陣列電路缺陷修補之即 時檢測方法的實施步驟

300、302‧‧‧透明電極

第1圖至第10圖係依據本發明之一較佳實施例所繪示之一薄膜電晶體陣列電路缺陷修補之即時檢測方法的示意圖。

100、102、104、106、108、110、112、114．．．薄膜電晶體陣列電路缺陷修補之即時檢測方法的實施步驟

Claims (12)

1. 一種薄膜電晶體陣列電路缺陷修補之即時檢測方法，包含：提供一陣列基板，該陣列基板包含一設於顯示區內之薄膜電晶體陣列電路(TFT array)以及一設於非顯示區之電性檢測圖樣(reliability measuring pattern)，其中該薄膜電晶體陣列電路內至少有一缺陷，而該電性檢測圖樣包含一第一結構以及一第二結構，且該第一結構係與該第二結構絕緣；進行一第一阻抗檢測製程，檢測該電性檢測圖樣中該第一結構與該第二結構間之一修補前阻抗值；同時對該薄膜電晶體陣列電路之該缺陷以及該電性檢測圖樣進行一雷射修補製程，同時形成一第一修補線路修復該缺陷以及一第二修補線路電連接該第一結構以及該第二結構；以及進行一第二阻抗檢測製程，檢測該電性檢測圖樣中該第一結構與該第二結構間之一修補後阻抗值。
2. 如請求項1所述之即時檢測方法，於該第二阻抗檢測製程後，另包含：進行一基板洗淨製程；以及一第三阻抗檢測製程，以檢測該電性檢測圖樣中該第一結構與該第二結構間之一洗淨後阻抗值。
3. 如請求項1所述之即時檢測方法，其中該缺陷係為一斷路。
4. 如請求項3所述之即時檢測方法，其中該斷路係發生於該薄膜電晶體陣列電路之一掃描線，且該電性檢測圖樣包含一虛設電晶體設於該第一結構與該第二結構之間，且該第一結構與該第二結構分別包含一檢測用掃描線以及一檢測用透明電極。
5. 如請求項3所述之即時檢測方法，其中該斷路係發生於該薄膜電晶體陣列電路之一儲存電容線，該電性檢測圖樣包含一虛設半導體圖案以及虛設訊號線設於該第一結構與該第二結構間，且該第一結構與該第二結構分別包含一檢測用掃描線、一檢測用透明電極、一虛設儲存電容線以及一虛設畫素電極。
6. 一種薄膜電晶體陣列電路缺陷修補之即時檢測方法，包含：提供一陣列基板，該陣列基板包含一薄膜電晶體陣列電路以及一電性檢測圖樣，其中該薄膜電晶體陣列電路內至少有一缺陷，而該電性檢測圖樣包含一第一結構以及一第二結構，且該第一結構係與該第二結構電連接；進行一第一阻抗檢測製程，檢測該電性檢測圖樣中該第一結構與該第二結構間之一修補前阻抗值；同時對該薄膜電晶體陣列電路之該缺陷以及該電性檢測圖樣進行一雷射修補製程，同時形成一第一修補線路修復該缺陷以及一第二修補線路使得該第一結構與該第二結構絕緣；以及進行一第二阻抗檢測製程，檢測該電性檢測圖樣中該第一結構與該第二結構間之一修補後阻抗值。
7. 如請求項6所述之即時檢測方法，其中該缺陷係為一短路缺陷。
8. 如請求項7所述之即時檢測方法，其中該短路缺陷係發生於該薄膜電晶體陣列電路之一訊號線與一電容線之間。
9. 如請求項7所述之即時檢測方法，其中該第一結構與該第二結構各包含一虛設半導體、一設於該虛設半導體圖案之虛設掃描線以及一檢測用透明電極，且該第一結構之該虛設掃描線係電連接該第二結構之該虛設掃描線。
10. 如請求項9所述之即時檢測方法，其中該雷射修補製程包含一雷射切斷製程，斷開該第一結構之該虛設掃描線與該第二結構之該虛設掃描線之間的連接，使該第一結構與該第二結構絕緣。
11. 如請求項6所述之即時檢測方法，其中該第一結構與該第二結構各包含一虛設掃描線、一絕緣層、一透明電極以及一檢測用透明電極，且該絕緣層覆蓋該虛設掃描線並具有至少一開口，曝露部分該虛設掃描線並使部分該透明電極與曝露之部分虛設掃描線電連接。
12. 如請求項11所述之即時檢測方法，其中該雷射修補製程包含一雷射剝除製程，剝除與曝露之部分虛設掃描線直接接觸之部分該透明電極。