CN101598752B - 薄膜晶体管阵列电路缺陷修补的实时检测方法 - Google Patents

Abstract

一种薄膜晶体管阵列电路缺陷修补的实时检测方法，包括：提供一至少有一缺陷的薄膜晶体管阵列电路基板，电路基板包括一设于显示区内的薄膜晶体管阵列电路以及一设于非显示区的电性检测图样，该电性检测图样包括一之间绝缘或者电连接的第一结构以及一第二结构；进行一第一阻抗检测制程；同时对该薄膜晶体管阵列电路的该缺陷以及该电性检测图样进行一激光修补制程，同时形成一第一修补线路修复该缺陷以及一第二修补线路电连接或者绝缘该第一结构以及该第二结构；进行一第二阻抗检测制程。本发明的优点在于：不仅能够实时监控成功薄膜晶体管电路图案的缺陷修复，且能达成零亮点、零暗点的高规格并成功提升良率。

Description

薄膜晶体管阵列电路缺陷修补的实时检测方法

【技术领域】

本发明是关于一种薄膜晶体管阵列电路基板缺陷修补的实时检测方法，特别是一种以修补前后的阻抗值变化，随即可判定缺陷修补成功与否的实时检测方法。

【背景技术】

随着平面显示器制造技术的提升，提供大尺寸、高解晰度、高亮度的平面显示器已非难事，而在生产制造的过程中，除了提高产品的品质及较佳的规格外，良好的品管也是提高整体制程良率的重要环节。

以常见的薄膜晶体管液晶平面显示器(TFT-LCD)为例，主要的制程包括三部分：薄膜晶体管阵列电路工程(TFT array engineering)、面板工程(cellengineering)、以及模块工程(module engineering)，其中薄膜晶体管阵列电路工程是在玻璃基板上形成矩阵状排列的薄膜晶体管电路图案，通过传送电子信号开启或关闭薄膜晶体管，以便驱动液晶分子的旋转，来控制光线的通过率。

然而，在薄膜晶体管电路图案的制作过程中，可能会因为光阻剥除不全、异物残留而造成薄膜晶体管电路图案内的线路短路、断路等缺陷，使得已完成的面板在经测试时出现亮点、暗点以及亮线，此种重大瑕疵严重影响薄膜晶体管液晶平面显示器的制程良率，因此在产品出厂前，会先通过电性检测的方式找出缺陷，判断缺陷的种类以及是否修补。然而，目前的制程仅能在面板工程组装彩色滤光片后且给予仿真电压以及背光点亮后，才能得知缺陷是否成功修复，而自修复到检查修复是否成功，可能已经耗费多个工作时日，因此，如何实时得知薄膜晶体管电路图案的缺陷修复成功与否，减少报废损失时的时间落差，为现有制程技术急欲突破的瓶颈。

【发明内容】

本发明所要解决的技术问题在于提供两种能在最短的时间内确认薄膜晶体管阵列电路缺陷修补的成效的薄膜晶体管阵列电路缺陷修补的实时检测方法。

本发明是通过以下技术方案解决上述技术问题之一的：一种薄膜晶体管阵列电路缺陷修补的实时检测方法，包括依序进行的下述步骤：

提供一薄膜晶体管阵列电路基板，该薄膜晶体管阵列电路基板上的各种组件形成于一透明基板上，该薄膜晶体管阵列电路基板包括一设于显示区内的薄膜晶体管阵列电路以及一设于非显示区的电性检测图样，其中该薄膜晶体管阵列电路内至少有一缺陷，而该电性检测图样包括一第一结构以及一第二结构，且该第一结构与该第二结构绝缘；

进行一第一阻抗检测制程，检测该电性检测图样中该第一结构与该第二结构间的一修补前阻抗值；

同时对该薄膜晶体管阵列电路的该缺陷以及该电性检测图样进行一激光修补制程，同时形成一第一修补线路修复该缺陷以及一第二修补线路电连接该第一结构以及该第二结构；

进行一第二阻抗检测制程，检测该电性检测图样中该第一结构与该第二结构间的一修补后阻抗值。

于该第二阻抗检测制程后，另包括：

进行一基板洗净制程；以及

一第三阻抗检测制程，以检测该电性检测图样中该第一结构与该第二结构间的一洗净后阻抗值，然后比对修补前阻抗值、修补后阻抗值以及洗净后阻抗值，同时根据上述阻抗值的大小来判定通过激光修补的成效，当修补前阻抗值、修补后阻抗值以及洗净后阻抗值均在预先制定的阻抗基准值规格之内时，说明修补成功。

该缺陷为一断路。

该断路发生于该薄膜晶体管阵列电路的一扫描线，且该电性检测图样包括一设于该第一结构与该第二结构之间的虚设晶体管，且该第一结构与该第二结构分别包括一检测用扫描线、绝缘层以及一检测用透明电极，该虚设晶体管包括一虚设扫描线、一虚设绝缘层覆盖在该虚设扫描线上、一虚设半导体图案设于该虚设绝缘层上、一虚设讯号线以及与该虚设讯号线同时形成的一虚设源极及一虚设集电极，该检测用扫描线、绝缘层以及检测用透明电极依序设置于该透明基板上，其中检测用扫描线与设于显示区内的该扫描线具有相同的线宽。

或者该断路发生于该薄膜晶体管阵列电路的一储存电容线，该电性检测图样包括一设于该第一结构与该第二结构间的虚设半导体图案以及虚设讯号线，且该第一结构与该第二结构分别包括一检测用扫描线、一检测用透明电极、一虚设储存电容线以及一虚设画素电极。

本发明是通过以下技术方案解决上述技术问题之二的：一种薄膜晶体管阵列电路缺陷修补的实时检测方法，包括依序进行的下述步骤：

提供一薄膜晶体管阵列电路基板，该薄膜晶体管阵列电路基板上的各种组件形成于一透明基板上，该薄膜晶体管阵列电路基板包括一薄膜晶体管阵列电路以及一电性检测图样，其中该薄膜晶体管阵列电路内至少有一缺陷，而该电性检测图样包括一第一结构以及一第二结构，且该第一结构与该第二结构电连接；

进行一第一阻抗检测制程，检测该电性检测图样中该第一结构与该第二结构间的一修补前阻抗值；

同时对该薄膜晶体管阵列电路的该缺陷以及该电性检测图样进行一激光修补制程，同时形成一第一修补线路修复该缺陷以及一第二修补线路使得该第一结构与该第二结构绝缘；以及

进行一第二阻抗检测制程，检测该电性检测图样中该第一结构与该第二结构间的一修补后阻抗值，并比对修补前阻抗值以及修补后阻抗值，根据上述阻抗值的大小来判定通过激光修补的成效，若修补后的阻抗值已符合预先制定的规格，则说明修补成功。

该缺陷为一短路缺陷。

该短路缺陷发生于该薄膜晶体管阵列电路的一讯号线与一电容线之间。

该第一结构与该第二结构各包括一虚设半导体、一设于该虚设半导体图案的虚设扫描线以及一检测用透明电极，且该第一结构的该虚设扫描线电连接该第二结构的该虚设扫描线。此时，该激光修补制程包括一激光切断制程，断开该第一结构的该虚设扫描线与该第二结构的该虚设扫描线之间的连接，使该第一结构与该第二结构绝缘。

或者该第一结构与该第二结构各包括一虚设扫描线、一绝缘层、一透明电极以及一检测用透明电极，且该绝缘层覆盖该虚设扫描线并具有至少一开口，曝露部分该虚设扫描线并使部分该透明电极与曝露的部分虚设扫描线电连接。此时，该激光修补制程包括一激光剥除制程，剥除与曝露的部分虚设扫描线直接接触的部分该透明电极。

本发明薄膜晶体管阵列电路缺陷修补的实时检测方法的优点在于：不仅能够实时监控成功薄膜晶体管电路图案的缺陷修复，且能达成零亮点、零暗点的高规格并成功提升良率。

【附图说明】

下面参照附图结合实施例对本发明作进一步的描述。

图1至图10是依据本发明的一较佳实施例所绘制的一薄膜晶体管阵列电路缺陷修补的实时检测方法的示意图。

【具体实施方式】

请参考图1至图10。图1至图10是依据本发明的一较佳实施例所绘制的一薄膜晶体管阵列电路缺陷修补的实时检测方法的示意图。如图1所示，首先提供一薄膜晶体管阵列电路基板10，薄膜晶体管阵列电路基板10上的各种组件形成于一透明基板12上。薄膜晶体管阵列电路基板10定义有一显示区14以及一非显示区16，显示区14内设有一薄膜晶体管阵列电路15，包括由复数条扫描线18以及复数条讯号线20交叉设置定义出的复数个画素区域22，其中，各画素区域22内设有一储存电容线(storage capacitance line，Cs line)24，沿着扫描线18的方向横跨各画素区域22，且储存电容线24由讯号线20下方穿过。在本较佳实施例中，扫描线18与储存电容线24由同一制程同时形成，然后一绝缘层(图未示)覆盖于扫描线18及储存电容线24上，接着在扫描线18与讯号线20交叉的区域分别形成一图案化的半导体图案26，并于各画素区域22内形成画素电极28，且画素电极28重叠于储存电容线24上。另外，各画素区域22内设有一薄膜晶体管30，由与讯号线20同时形成的源极32、集电极34以及半导体图案26共同组成，且薄膜晶体管30的集电极34利用至少一接触电极(contact via，图未示)电连接上方的画素电极28。

薄膜晶体管阵列电路基板10的非显示区16内则设置了复数个电性检测图样36、72、86、120、144，各电性检测图样至少对应一种缺陷修补的结构，当薄膜晶体管阵列电路基板10在制程中发现有一缺陷需要修补时，依照该缺陷的类型先选择缺陷的修补方法以及对应该缺陷的电性检测图样，以便进行本发明的薄膜晶体管阵列电路缺陷修补的实时检测方法，以下将举数个缺陷及其对应的电性检测图样为实施例，说明本发明薄膜晶体管阵列电路缺陷修补的实时检测方法。

请参考图1至图2，其中图2a绘示设于非显示区16的一第一电性检测图样36，图2b为图2a中沿A-A’的剖面示意图。在制作显示区14内画素区域22各组件的同时，也使用同一制程制作第一电性检测图样36内的各个组件，原则上，第一电性检测图样36的组件规格、相对位置皆比照显示区14内构成画素区域22的薄膜晶体管阵列电路15。如图2a及图2b所示，第一电性检测图样36包括一第一结构38、一第二结构40以及一虚设晶体管42。虚设晶体管42设于第一结构38与第二结构40之间，其包括一虚设扫描线44、一虚设绝缘层(图未示)覆盖虚设扫描线44上、一虚设半导体图案48设于虚设绝缘层上、一虚设讯号线50以及与虚设讯号线50同时形成的一虚设源极52及一虚设集电极54。另外，第一结构38与第二结构40内各包括一检测用扫描线56、58、绝缘层46以及一检测用透明电极60、62，其中检测用扫描线56、58、绝缘层46以及检测用透明电极60、62依序设置于透明基板12上，其中检测用扫描线56、58与设于显示区14内的扫描线18具有相同的线宽。此外，第一电性检测图样36内的第一结构38与第二结构40间并未设置电性连接的线路，即第一结构38与第二结构40彼此电性绝缘，另外，如图2a所示，第一结构38内的组件结构与第二结构40内的组件结构呈镜像对称，而检测用扫描线56、58的端点之间的间距约150微米(μm)，此外，第一结构38与第二结构40的检测用透明电极60、62作为电性检测时的接触垫，如图2b所示，设于检测用扫描线58上的绝缘层46曝露出部分检测用扫描线58的结构，使得形成于绝缘层46上方的检测用透明电极62可以和曝露出来的检测用扫描线58直接接触而电性连接。

如图1所示，若薄膜晶体管阵列电路基板10在制程后半段的电性检测时发现显示区14内的薄膜晶体管阵列电路15内有一缺陷，例如发生于扫描线18上的一断路64，因而中断扫描线18的讯号传递，因此为修补断路64，则开始本发明的薄膜晶体管阵列电路缺陷修补的实时检测方法，请同时参考图1及图3，图3为本发明的一薄膜晶体管阵列电路缺陷修补的实时检测方法的流程示意图。如图3所示，步骤100先提供一薄膜晶体管阵列电路基板，例如图1所示的经电性检测发现具有断路64的薄膜晶体管阵列电路基板10。接着在步骤102时进行一修补前的第一阻抗检测制程，如图2a所示，在检测时，检测用透明电极60、62作为电性检测时的接触垫，利用一电性量测机台(图未示)的一组接触探针66直接碰触第一电性检测图样36内作为接触垫的检测用透明电极60、62，以测知第一电性检测图样36中第一结构38与第二结构40间的修补前阻抗值。

请同时参考图3、图4a以及图4b，其中图4a仅绘示薄膜晶体管阵列电路15内需修补的部分画素区域22。如图3所示进行步骤104，利用一激光修补制程，在断路64上形成一第一修补线路68(如图4a所示)，例如一钨金属线路，并利用一激光修补机台(图未示)，其内含激光产生系统，用以产生具有适当功率的激光分别熔接第一修补线路68与扫描线18，以修复发生在扫描线上的断路64；同时，在第一电性检测图样36的第一结构38和第二结构40间也形成一第二修补线路70(如图4b所示)，例如一钨金属线路，同时激光修补机台也将第二修补线路70的两端分别熔接检测用扫描线56、58。然而，形成第一修补线路68的方式并不限于此，也可进行一激光辅助化学气相沉积制程(laser assisted CVD process)，先在断路64两侧的扫描线18上方形成开口，曝露出部分扫描线18的表面，接着再以沉积的方式将钨金属填入开口，并于断路64上方形成第一修补线路68；同样地，第二修补线路70也可以用先形成开口，曝露出部分检测用扫描线56、58的表面后，再沉积钨金属的方式形成第二修补线路70。

如图3所示，于该激光修补制程完成后，进行步骤106的第二阻抗检测制程，再次以电性量测机台(图未示)的接触探针66碰触检测用透明电极60、62(如图4b所示)，以测知第一电性检测图样36中第一结构38与第二结构40间的修补后阻抗值。然后进行步骤108，将修补后的薄膜晶体管阵列电路基板10移送至洗净机板的机台，进行一基板洗净制程，将薄膜晶体管阵列电路基板10上的毛发、灰尘等异物移除，确保薄膜晶体管阵列电路基板10的清洁。

接着进行步骤110的第三阻抗检测制程，以前述的电性量测机台检测第一电性检测图样36中第一结构38与第二结构40间的一洗净后阻抗值；然后如步骤112所示，比对修补前阻抗值、修补后阻抗值以及洗净后阻抗值，同时根据上述阻抗值的大小来判定通过激光修补的成效，当修补前阻抗值、修补后阻抗值以及洗净后阻抗值均在预先制定的阻抗基准值规格之内时，说明修补成功。所述阻抗基准值范围是在实验中通过电性量测机台对修补前、修补后，以及洗净后的薄膜晶体管阵列电路基板的阻抗值进行多次测量得出，实验中，该薄膜晶体管阵列电路基板的是否修补成功是通过现有的缺陷检测方法测出的，该阻抗基准值规格可以包括一个最高值、一个最低值，以及平均值。简单来说，本发明的薄膜晶体管阵列电路缺陷修补的实时检测方法是在画素区域22及第一电性检测图样36以相同激光修补制程形成第一修补线路68与第二修补线路70，并以第一电性检测图样36为激光修补成效的检测样本，通过第一电性检测图样36在修补前、修补后以及洗净后的阻抗值变化，可以合理判断以同一激光修补制程修复的断路64是否已经成功地修复。

当第一电性检测图样36的阻抗值符合规格需求时，则可进行步骤114，完成薄膜晶体管阵列电路基板10的制作工程，将薄膜晶体管阵列电路基板10送至下一阶段的面板工程，进行后续的制程；然而，若第一电性检测图样36的阻抗值不符合规格需求，则再次重复步骤102至步骤110至阻抗值符合规格需求为止。

本较佳实施例中设于非显示区16的第一电性检测图样36可用于判定扫描线18断线后的修复情况，若断线的缺陷是发生在储存电容线24时，则可利用本发明的一第二电性检测图样72来判定储存电容线24的修复情况，请参考图1及图5，为简化说明，与前述相同的组件以相同的组件符号标示。如图1所示，第二电性检测图样72设于非显示区16，如图5所示，第二电性检测图样72仿真相邻两个画素区域22间与讯号线20交叉处储存电容线24的结构，其中，第一结构74与第二结构76内包括检测用扫描线56、58、检测用透明电极60、62、虚设储存电容线78、79以及设于虚设储存电容线78、79上方的虚设画素电极80、81，且检测用扫描线56、58和与其对应的检测用透明电极60、62之间以及虚设储存电容线78、79和其对应的虚设画素电极80、81之间另设有绝缘层(图未示)。第一结构74与第二结构76间设有虚设半导体图案82以及虚设讯号线84，而虚设储存电容线78的线宽与储存电容线24的线宽相同。若储存电容线24本身或附近的电路结构发现缺陷，例如断路，需要修补时，可同时在该缺陷以及第二电性检测图样72形成修补线路，然后再依循图3所示的实时检测方法，并以电性量测机台(图未示)量测第二电性检测图样72修补前后以及洗净后的阻抗值变化，来判定是否已成功修复储存电容线24。

本发明所述的实时检测方法除了可以监控扫描线18及储存电容线24的修补，非显示区16内另设有一第三电性检测图样86，用于监控讯号线20的源极32或集电极34的缺陷修补情形。请参考图1及图6。如图1所示，第三电性检测图样86设于非显示区16内，如图6所示，第三电性检测图样86包括一第一结构88以及一第二结构90，其中第一结构88与第二结构90各包括一检测用讯号线92、94、一检测用透明电极96、98以及一绝缘层(图未示)设于检测用讯号线92、94与检测用透明电极96、98之间，且检测用透明电极96、98曝露部分检测用讯号线92、94，此外检测用讯号线92、94的线宽与画素区域中的讯号线20等宽，且第一结构88的检测用讯号线92与第二结构90的检测用讯号线94之间的间距约为150微米。若画素区域22内的讯号线20、源极32或集电极34在电性检测时发现有需要修补的缺陷，例如断路，可同时在该缺陷以及第三电性检测图样86形成修补线路，重新电连接因该断路而绝缘的讯号线20、源极32或集电极34，同时形成于第三电性检测图样86上的修补线路将原本绝缘的第一结构88及第二结构90连接，然后再依循图3所示的实时检测方法，并以电性量测机台(图未示)量测第三电性检测图样86修补前后以及洗净后的阻抗值变化，来判定是否已成功修复发生于讯号线20、源极32或集电极34的缺陷。

本发明所述实时检测方法，并不限于检测以激光熔融或激光辅助化学气相沉积的方式来形成修补线路，以修复发生于扫描线、储存电容线、讯号线、源极或集电极的断路，也适用于其它种类的缺陷修补以及实时检测。请参考图1、第7a图、第7b图以及图8，其中第7a图仅绘示薄膜晶体管阵列电路15内需修补的部分画素区域22。若薄膜晶体管阵列电路基板10在电性检测时，发现画素区域22内的储存电容线24与讯号线22因异物掉落或其它原因而发生短路138，可利用设于非显示区16的一第四电性检测图样120来监控，并依循图8所示的实时检测方法进行修补。如第7b图所示，第四电性检测图样120包括一第一结构122以及一第二结构124，且第一结构122与第二结构124包括一虚设半导体图案126、128、设于虚设半导体图案126、128上的虚设扫描线130、132以及检测用透明电极134、136，其中虚设半导体图案126、128与虚设扫描线130、132间设有一绝缘层(图未示)，虚设扫描线130、132与检测用透明电极134、136设有另一绝缘层(图未示)，且半导体图案126、128的线宽略大于虚设扫描线130、132，此外，第四电性检测图样120中第一结构122的虚设扫描线130直接连接第二结构124的虚设扫描线132，即第一结构122与第二结构124直接电连接。请参考图8、第9a图及第9b图，第9a图仅绘示薄膜晶体管阵列电路15内需修补的部分画素区域22。如图8所示，在步骤200先提供具有缺陷，例如短路138的薄膜晶体管阵列电路基板10，接着进行步骤202的第一阻抗检测制程，利用一电性量测机台(图未示)的一组接触探针66直接碰触第一电性检测图样120内作为接触垫的检测用透明电极134、136，以测知第四电性检测图样120中第一结构122与第二结构124间的修补前阻抗值；依序进行步骤204的激光修补制程，例如利用一激光修补机台(图未示)，其内含激光产生系统，用以产生具有适当功率的激光于画素区域22内切断造成短路138的异物的两侧讯号线20，并形成一第一修补线路140，且在第四电性检测图样120形成一第二修补线路142，以相同的激光切断虚设扫描线130、132之间的连结，使得第一结构122与第二结构124绝缘；然后进行步骤206，再次利用电性量测机台(图未示)的接触探针66碰触第四电性检测图样120内作为接触垫的检测用透明电极134、136，以测知第四电性检测图样120中第一结构122与第二结构124间的修补后阻抗值，并如步骤208所示，比对修补前阻抗值以及修补后阻抗值，根据上述阻抗值的大小来判定通过激光修补的成效，若修补后的阻抗值已符合预先制定的规格，则如步骤210所示完成本次的激光修补以及激光修补后的实时检测；若修补后阻抗值不符合预定的规格，则重新回到步骤202至步骤208，再次修补前次未成功修复的短路138，直到成功修复被视为缺陷的短路138为止。所述阻抗值的预先制定的规格指的是阻抗基准值，该阻抗基准值规格是在实验中通过电性量测机台对缺陷板修补前、修补后的阻抗值进行多次测量得出，实验中，该缺陷板是否修补成功是通过现有的缺陷检测方法测出的，该阻抗基准值范围可以包括一个最高值、一个最低值，以及平均值。此外，在成功修补因短路138造成的缺陷后，若被断开的电路结构需要重新形成正常电连接的电路时，则可进行图3所示的实时检测制程，在断开的路线上另外形成电连接断开电路结构两端的线路，使得画素区域22能够正常地运作。

另外，除了以激光熔融修补用的钨金属线与前述扫描线、讯号线、储存电容线，或是以激光切断前述扫描线、讯号线、储存电容线等金属线等方法能够实时监控其成效外，本发明的方法也适用于监控以激光剥除部分金属图案或是其它画素区域的制程。请参考图1、图10a、图10b以及图10c，其中图10a为本发明的一第五电性检测图样144，且图10b为图10a中B-B’的剖面示意图。请同时参考图1、图10a以及图10b，第五电性检测图样144设于薄膜晶体管阵列电路基板10的非显示区16，其包括一第一结构148以及一第二结构150，其中第一结构148与第二结构150内分别设有一第一绝缘层152(请见图10b)、虚设扫描线154、156、一第二绝缘层158覆盖虚设扫描线154、156、一检测用透明电极160、162覆盖第二绝缘层158以及一透明电极300、302，其中第二绝缘层158具有复数个开口163、164、165、166、167、168，使得位于开口163、164、166、167下方的虚设扫描线154、156得以曝露并与透明电极300、302直接接触，形成扫描线154、156以及一透明电极300、302间的接触电极(contact via)。如图10a所示，在激光剥除制程开始前，先以一电性量测机台(图未示)的一组接触探针66直接碰触第五电性检测图样144内作为接触垫的检测用透明电极160、162，以测知第五电性检测图样144中第一结构148与第二结构150间的修补前阻抗值；然后将设有第五电性检测图样144的薄膜晶体管阵列电路基板10以激光进行修复，例如以激光剥除制程同时剥除画素区域22内的部分画素电极，以及剥除第五电性检测图样144上开口164处的部分透明电极300，如图10c所示；接着再以电性量测机台(图未示)的接触探针66再次碰触检测用透明电极160、162，以测量第五电性检测图样144在激光剥除制程后的修补后阻抗值，并比较修补前阻抗值以及修补后阻抗值以判定激光剥除制程的成效。

总而言的，本发明的实时检测方法在制作显示区内薄膜晶体管阵列电路的同时，在非显示区域内同时制作与薄膜晶体管阵列电路结构近似的电性检测图样，若薄膜晶体管阵列电路基板需要修补时，视缺陷的种类选择修补的方式以及对应该种缺陷的电性检测图样，在修补时，以相同的激光修补制程，同时施行在显示区内需要修补的区域以及施行在非显示区内的电性检测图样，通过比较进行电性检测图样在激光修补制程前后的阻抗值，以判定显示区内的修补线路是否成功；如此一来，薄膜晶体管阵列电路基板的缺陷修补在薄膜晶体管阵列电路工程的阶段即可确认是否已完全修复，且由于非显示区内设有多种对应不同缺陷的电性检测图样，因此本发明的实时检测方法可监控各种类型缺陷的修补成效，减少时效性问题而造成的报废损失，利用本发明的实时检测方法，可稳定薄膜晶体管阵列电路工程的修补成功率，以改善薄膜晶体管阵列电路工程至最佳化模式。

虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (10)

1.一种薄膜晶体管阵列电路缺陷修补的实时检测方法，其特征在于：包括依序进行的下述步骤：

提供一薄膜晶体管阵列电路基板，该薄膜晶体管阵列电路基板上的各种组件形成于一透明基板上，该薄膜晶体管阵列电路基板包括一设于显示区内的薄膜晶体管阵列电路以及一设于非显示区的电性检测图样，其中该薄膜晶体管阵列电路内至少有一缺陷，且该缺陷为一断路，而该电性检测图样包括一第一结构以及一第二结构，且该第一结构与该第二结构绝缘；

进行一第一阻抗检测制程，检测该电性检测图样中该第一结构与该第二结构间的一修补前阻抗值；

同时对该薄膜晶体管阵列电路的该缺陷以及该电性检测图样进行一激光修补制程，同时形成一第一修补线路修复该缺陷以及一第二修补线路电连接该第一结构以及该第二结构；

进行一第二阻抗检测制程，检测该电性检测图样中该第一结构与该第二结构间的一修补后阻抗值。

2.如权利要求1所述的薄膜晶体管阵列电路缺陷修补的实时检测方法，其特征在于：于该第二阻抗检测制程后，另包括：

进行一基板洗净制程；以及

一第三阻抗检测制程，以检测该电性检测图样中该第一结构与该第二结构间的一洗净后阻抗值，然后比对修补前阻抗值、修补后阻抗值以及洗净后阻抗值，同时根据上述阻抗值的大小来判定通过激光修补的成效，当修补前阻抗值、修补后阻抗值以及洗净后阻抗值均在预先制定的阻抗基准值规格之内时，说明修补成功。

3.如权利要求1所述的薄膜晶体管阵列电路缺陷修补的实时检测方法，其特征在于：该断路发生于该薄膜晶体管阵列电路的一扫描线，且该电性检测图样包括一设于该第一结构与该第二结构之间的虚设晶体管，且该第一结构与该第二结构分别包括一检测用扫描线、绝缘层以及一检测用透明电极，该虚设晶体管包括一虚设扫描线、一虚设绝缘层覆盖在该虚设扫描线上、一虚设半导体图案设于该虚设绝缘层上、一虚设讯号线以及与该虚设讯号线同时形成的一虚设源极及一虚设集电极，该检测用扫描线、绝缘层以及检测用透明电极依序设置于该透明基板上，其中检测用扫描线与设于显示区内的该扫描线具有相同的线宽。

4.如权利要求1所述的薄膜晶体管阵列电路缺陷修补的实时检测方法，其特征在于：该断路发生于该薄膜晶体管阵列电路的一储存电容线，该电性检测图样包括一设于该第一结构与该第二结构间的虚设半导体图案以及虚设讯号线，且该第一结构与该第二结构分别包括一检测用扫描线、一检测用透明电极、一虚设储存电容线以及一虚设画素电极。

5.一种薄膜晶体管阵列电路缺陷修补的实时检测方法，其特征在于：包括依序进行的下述步骤：

提供一薄膜晶体管阵列电路基板，该薄膜晶体管阵列电路基板上的各种组件形成于一透明基板上，该薄膜晶体管阵列电路基板包括一薄膜晶体管阵列电路以及一电性检测图样，其中该薄膜晶体管阵列电路内至少有一缺陷，且该缺陷为一短路缺陷，而该电性检测图样包括一第一结构以及一第二结构，且该第一结构与该第二结构电连接；

进行一第一阻抗检测制程，检测该电性检测图样中该第一结构与该第二结构间的一修补前阻抗值；

同时对该薄膜晶体管阵列电路的该缺陷以及该电性检测图样进行一激光修补制程，同时形成一第一修补线路修复该缺陷以及一第二修补线路使得该第一结构与该第二结构绝缘；以及

进行一第二阻抗检测制程，检测该电性检测图样中该第一结构与该第二结构间的一修补后阻抗值，并比对修补前阻抗值以及修补后阻抗值，根据上述阻抗值的大小来判定通过激光修补的成效，若修补后的阻抗值已符合预先制定的规格，则说明修补成功。

6.如权利要求5所述的薄膜晶体管阵列电路缺陷修补的实时检测方法，其特征在于：该短路缺陷发生于该薄膜晶体管阵列电路的一讯号线与一电容线之间。

7.如权利要求5所述的薄膜晶体管阵列电路缺陷修补的实时检测方法，其特征在于：该第一结构与该第二结构各包括一虚设半导体、一设于该虚设半导体图案的虚设扫描线以及一检测用透明电极，且该第一结构的该虚设扫描线电连接该第二结构的该虚设扫描线。

8.如权利要求7所述的薄膜晶体管阵列电路缺陷修补的实时检测方法，其特征在于：该激光修补制程包括一激光切断制程，断开该第一结构的该虚设扫描线与该第二结构的该虚设扫描线之间的连接，使该第一结构与该第二结构绝缘。

9.如权利要求5所述的薄膜晶体管阵列电路缺陷修补的实时检测方法，其特征在于：该第一结构与该第二结构各包括一虚设扫描线、一绝缘层、一透明电极以及一检测用透明电极，且该绝缘层覆盖该虚设扫描线并具有至少一开口，曝露部分该虚设扫描线并使部分该透明电极与曝露的部分虚设扫描线电连接。

10.如权利要求9所述的薄膜晶体管阵列电路缺陷修补的实时检测方法，其特征在于：该激光修补制程包括一激光剥除制程，剥除与曝露的部分虚设扫描线直接接触的部分该透明电极。

Images