JPH11282010A - アクティブマトリクス基板の製造方法及びその製造装置 - Google Patents

アクティブマトリクス基板の製造方法及びその製造装置

Info

Publication number
JPH11282010A
JPH11282010A JP8183198A JP8183198A JPH11282010A JP H11282010 A JPH11282010 A JP H11282010A JP 8183198 A JP8183198 A JP 8183198A JP 8183198 A JP8183198 A JP 8183198A JP H11282010 A JPH11282010 A JP H11282010A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
active matrix
matrix substrate
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8183198A
Other languages
English (en)
Other versions
JP3406222B2 (ja
Inventor
Tetsuya Doi
徹也 土肥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP8183198A priority Critical patent/JP3406222B2/ja
Publication of JPH11282010A publication Critical patent/JPH11282010A/ja
Application granted granted Critical
Publication of JP3406222B2 publication Critical patent/JP3406222B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 アクティブマトリクス基板の製造において、
短絡部の修正の信頼性を向上させると共に修正の有効範
囲を広げる。 【解決手段】 ゲート信号線1、データ信号線2及びT
FTを覆う層間絶縁膜7上に画素電極3が設けられてい
るアクティブマトリクス基板の製造において、層間絶縁
膜7の形成前にゲート信号線間の短絡部又はデータ信号
線間の短絡部にレーザを照射して除去し、除去部上にも
層間絶縁膜7を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ノートブック型パ
ーソナルコンピュータ等の情報端末機器やOA機器、A
V機器等に利用される液晶表示装置に用いられるアクテ
ィブマトリクス基板の製造方法及びその製造装置に関す
る。
【0002】
【従来の技術】液晶の電気光学的効果を表示装置に利用
した液晶表示装置は、現在、ノートブック型パーソナル
コンピュータ等の情報端末機器やOA機器、AV機器
等、様々な分野に利用されている。
【0003】この液晶表示装置は、互いに交差するゲー
ト信号線(走査配線)やデータ信号線(信号配線)、マ
トリクス状に配置された多数の画素電極及び各画素電極
を制御するスイッチング素子等を備えたアクティブマト
リクス基板と、カラーフィルタや対向電極等を備えた対
向基板とが、所定の間隙を保って互いの電極形成面が向
かい合うように貼り合わせられ、両基板の間隙に液晶層
が挟持された構成を有している。
【0004】ところで、アクティブマトリクス基板の製
造工程は複雑であり、多くの製造プロセスを経ることを
余儀なくされる。このため、異物の混入や画素電極とゲ
ート信号線やデータ信号線との短絡、ゲート信号線同士
やデータ信号線同士の短絡等の欠陥が発生しやすく、こ
れを完全に防ぐことは非常に困難であった。従って、こ
のような欠陥を早期に検出し、必要に応じて修正を行う
ことは、生産歩留りを向上させるために非常に重要な課
題となっている。
【0005】そこで、従来においては、上記アクティブ
マトリクス基板と対向基板とを貼り合わせて液晶を注入
して液晶パネルを作製した後に、点灯検査を行って線欠
陥や点欠陥の有無を検出し、その欠陥部が修正可能なも
のであれば修正していた。例えば、特開平3−2094
22号公報では、液晶パネルの状態で欠陥部にレーザ光
等を照射して修正を行う方法が開示されている。
【0006】この修正方法について、図7を参照しなが
ら以下に説明する。
【0007】図7は従来の液晶パネルにおけるアクティ
ブマトリクス基板を示す断面図である。この図7におい
て、8はガラス基板、5はゲート信号線間の短絡部、2
はデータ信号線、3は画素電極、9はゲート信号線とデ
ータ信号線2との間の絶縁膜、10は保護層を示し、ス
イッチング素子は図示を省略している。
【0008】図7に示すようなゲート信号線間の短絡部
5が存在すると、ゲート信号線間が互いに干渉し、点灯
検査において線欠陥として表れる。この線欠陥は、短絡
部5の一部を除去することによって修正可能である。但
し、点灯表示状態に影響が無いようにするためには保護
層等の破壊を防ぐ必要があるので、レーザ照射が可能な
部分は図7の矢印○の部分のみで矢印×の部分にはレー
ザ照射が行えず、修正適用範囲に制限があった。
【0009】さらに、アクティブマトリクス基板と対向
基板とを貼り合わせて基板間に液晶を注入した液晶パネ
ルの状態で欠陥が検出された場合、検出された欠陥が修
正不可能なものであれば液晶パネル全体を破棄せざるを
得なくなるため、生産歩留りが低下してしまうという問
題もあった。
【0010】そこで、近年においては、対向基板と貼り
合わせる前のアクティブマトリクス基板の状態でリーク
等の欠陥を検出し、修正することが要望されるようにな
ってきている。そして、欠陥の検出についても、アクテ
ィブマトリクス基板の状態で画像処理や抵抗検査等を行
うことにより検出可能となってきている。
【0011】ところで、近年においては、液晶パネルの
高開口率化を図るために、例えば特開平1−12482
4号公報には、図8に示すような構成のアクティブマト
リクス基板を備えた液晶表示装置が開発されている。
【0012】このアクティブマトリクス基板は、ガラス
基板8上にゲート信号線1やデータ信号線2、図示しな
いスイッチング素子等を覆うように層間絶縁膜7が設け
られ、その層間絶縁膜7上に画素電極3が設けられてい
る。この構成では、ゲート信号線1やデータ信号線2と
画素電極3とを層間絶縁膜7を介して一部重畳させるこ
とができるので、図7に示したようなデータ信号線2と
画素電極3とを同層に設けたアクティブマトリクス基板
に比べて液晶パネルの高開口率化を図ることが可能とな
る。
【0013】
【発明が解決しようとする課題】上述の図8に示したア
クティブマトリクス基板において、例えば図9に示すよ
うなゲート信号線1間の短絡5が生じた場合、従来のよ
うに基板8の裏面側からレーザ光を照射すると以下のよ
うな問題が生じる。
【0014】即ち、図9のA−A’線断面図である図1
0に示すように、ゲート信号線間の短絡部5の上層に存
在する層間絶縁膜7や画素電極3もレーザ照射により同
時に除去されてしまうため、除去部に液晶配向不良が発
生したり、下層の保護が不十分になる。さらに、そのま
ま短絡部5を除去できたとしても、層間絶縁膜7の影響
でレーザの照射痕がテーパ型となるのでトリミング精度
が悪く、レーザ照射可能領域が非常に狭くなって所望の
領域を除去することが困難であるという問題もあった。
【0015】このような問題は、データ信号線間に短絡
が生じた場合にも同様に起こると考えられる、本発明
は、このような従来技術の課題を解決すべくなされたも
のであり、短絡部の修正を確実に行うことができるアク
ティブマトリクス基板の製造方法及びその実施に使用す
る製造装置を提供することを目的とする。
【0016】
【課題を解決するための手段】本発明のアクティブマト
リクス基板の製造方法は、複数の走査配線及び複数の信
号配線が絶縁膜を介して互いに交差するように設けら
れ、両配線の交差部近傍にスイッチング素子が設けら
れ、該走査配線、該信号配線及び該スイッチング素子を
覆うように設けられた層間絶縁膜上に画素電極が設けら
れているアクティブマトリクス基板を製造する方法であ
って、該走査配線、該信号配線及び該スイッチング素子
を形成する工程と、該走査配線間又は該信号配線間に短
絡が生じている場合に、レーザ照射により短絡部を除去
する工程と、レーザ照射による除去部、該走査配線、該
信号配線及び該スイッチング素子を覆うように該層間絶
縁膜を形成する工程とを含み、そのことにより上記目的
が達成される。
【0017】本発明のアクティブマトリクス基板の製造
方法は、複数の走査配線及び複数の信号配線が絶縁膜を
介して互いに交差するように設けられ、両配線の交差部
近傍にスイッチング素子が設けられ、該走査配線、該信
号配線及び該スイッチング素子を覆うように設けられた
層間絶縁膜上に画素電極が設けられているアクティブマ
トリクス基板を製造する方法であって、該走査配線、該
信号配線及び該スイッチング素子を形成する工程と、該
走査配線と該信号配線との間に短絡が生じている場合
に、レーザ照射により短絡部の両側で該走査配線又は該
信号配線を切断する工程と、切断された配線の切断部の
両側部分を冗長配線により接続する工程と、レーザ照射
による切断部、冗長配線による接続部、該走査配線、該
信号配線及び該スイッチング素子を覆うように該層間絶
縁膜を形成する工程とを含み、そのことにより上記目的
が達成される。
【0018】本発明のアクティブマトリクス基板の製造
方法は、本発明のアクティブマトリクス基板の製造方法
に用いられる製造装置であって、基板を搭載するXYス
テージと、該ステージ上方部に配置されたレーザ加工手
段と、該レーザ加工手段から発振されたレーザ光の照射
領域を制御する制御手段と、該制御手段を通過したレー
ザ光を拡大又は縮小するための集光手段とを備え、さら
に、前記レーザ照射による除去部、前記レーザ照射によ
る切断部又は前記冗長配線による接続部に対して抵抗測
定を行うべく、測定部の両端に配される第1及び第2の
抵抗測定用プローブを備えており、そのことにより上記
目的が達成される。
【0019】前記第1及び第2の抵抗測定用プローブの
一方が前記XYステージに固定され、他方が前記レーザ
光の照射領域に応じて移動可能とされていてもよい。
【0020】レーザ光の照射部を観察するための観察手
段をさらに備え、該観察手段により前記第2のプローブ
の位置確認を行うようになっていてもよい。
【0021】以下、本発明の作用について説明する。
【0022】本発明にあっては、図1に示すように、走
査配線(ゲート信号線)1、信号配線(データ信号線)
2及びスイッチング素子(TFT)を覆うように層間絶
縁膜7が設けられ、その層間絶縁膜7上に画素電極3が
設けられているアクティブマトリクス基板の製造におい
て、ゲート信号線間の短絡又はデータ信号線間の短絡が
生じた場合に、図2に示すように、層間絶縁膜の形成前
にゲート信号線間の短絡部5又はデータ信号線間の短絡
部にレーザ照射を行って除去する。
【0023】そして、図3に示すように、レーザ照射に
よる除去部6上にも層間絶縁膜7を形成するので下層が
保護された状態になり、除去部6において液晶配向不良
が発生することもない。
【0024】さらに、従来のように液晶パネルの裏面か
らレーザ照射を行って短絡部を除去した場合、その破片
が周囲に飛散して新たな欠陥が生じたり周辺膜の欠損等
が生じたりするが、本発明によればそのような不良も生
じず、確実に修正を行うことができる。
【0025】ここで、図4に示すように、ゲート信号線
1間の短絡部5の上方にデータ信号線2が存在する場合
又はデータ信号線間の短絡部の下方にゲート信号線が存
在する場合、レーザ照射により短絡部を除去するとゲー
ト信号線とデータ信号線との間の絶縁膜9が破壊され
て、ゲート信号線とデータ信号線との間の短絡6Aが生
じるおそれがある。或いは、絶縁膜9の成膜不良により
ゲート信号線とデータ信号線との間に短絡が生じる場合
もある。
【0026】そこで、このような場合には、その短絡部
6Aの両側6B(信号入力側及び信号入力側の反対側)
でゲート信号線又はデータ信号線を切断し、その信号線
の切断部6Bの両側を冗長配線等により接続することに
より、ゲート信号線とデータ信号線との短絡を修正する
ことができる。
【0027】そして、その上に層間絶縁膜を形成するこ
とにより、切断部や冗長配線による接続部も層間絶縁膜
により保護することができる。
【0028】ところで、修正の信頼性をより高めるため
には、層間絶縁膜を形成する前に修正が充分であるか否
かを確認して不良品を後工程に流さないことも大切であ
る。さらに、修正のための短絡部の除去や冗長配線によ
る接続等が不十分なものであれば、層間絶縁膜形成前に
再度修正が必要なこともある。従って、修正直後に修正
の合否を確認できるシステムを備えた製造装置を用いる
のが望ましい。
【0029】そこで、本発明のアクティブマトリクス基
板の製造装置は、図5に示すように、XYステージ22
と、レーザ発振器11と、電動スリット17等のレーザ
光制御手段と、集光レンズ19等の集光手段とを備え、
さらに第1の抵抗測定用プローブ27と第2の抵抗測定
用プローブ28とを設けてある。
【0030】この装置によれば、基板20をXYステー
ジ22に搭載してレーザ光を照射して短絡部の除去やゲ
ート信号線又はデータ信号線の切断等を行い、さらに冗
長配線の接続等を行った後、第1の抵抗測定用プローブ
27と第2の抵抗測定用プローブ28とを用いて修正直
後に修正部の抵抗測定を行って修正状態の確認を行うこ
とができる。
【0031】例えば、図6に示すように、第1の抵抗測
定用プローブ28を液晶パネルの全端子を短絡させる導
電性パターン(例えばショートリング等)81、82、
83に接続し、第2の抵抗測定用プローブ27を除去、
切断又は接続を行ったゲート信号線又はデータ信号線の
検査用端子84、85、86、87に接続することによ
り、抵抗測定器29を用いて短絡部の除去部、ゲート信
号線又はデータ信号線の切断部或いは冗長配線との接続
部の抵抗測定を行うことができる。
【0032】ここで、アクティブマトリクス基板におけ
るショートリング等の形成位置に対応するように、第1
の抵抗測定用プローブ28をXYステージに固定してお
くことにより、抵抗測定を効率良く行うことができる。
【0033】動させておくことにより、レーザ照射スポ
ットを観察するための修正用モニタを用いてプローブの
接続位置を確認することができる。
【0034】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら説明する。尚、以下の図面にお
いて、従来技術と同様の機能を有する部分には同じ番号
を付して説明を行う。
【0035】図1は本実施形態のアクティブマトリクス
基板の製造方法を説明するための断面図である。
【0036】このアクティブマトリクス基板は、ガラス
等からなる基板8上に、走査配線として機能する複数本
のゲート信号線1及び信号配線として機能する複数本の
データ信号線2が互いに交差して設けられ、両信号線の
交差部近傍にはスイッチング素子としてのTFTが設け
られている。その上に、ゲート信号線1、データ信号線
2及びTFT等を覆うように層間絶縁膜7が設けられ、
その層間絶縁膜7上に画素電極3が設けられている。
【0037】本実施形態のアクティブマトリクス基板に
おいて、ゲート信号線間に短絡が生じている場合、短絡
部の上層には厚み約1μm〜3μmのアクリル系樹脂か
らなる層間絶縁膜7が存在し、さらに、反射型液晶表示
装置の場合にはAl等の反射率の高い導電性膜からなる
画素電極3、透過型液晶表示装置の場合にはITO等の
透明導電性膜からなる画素電極3が厚みを800nm〜
1000nm程度にして設けられる。従って、この状態
で基板表面又は基板裏面からレーザ照射を行って短絡部
を除去することは望ましくない。
【0038】そこで、本実施形態にあっては、アクティ
ブマトリクス基板の製造工程において、図2に示すよう
に、層間絶縁膜を形成する前に短絡部5を検出してレー
ザ照射を行い、短絡部の一部6を除去することにより修
正を行う。その後で、図3に示すように、レーザ照射に
よる除去部6等の上を覆うように層間絶縁膜7を形成す
る。これにより、下層を保護すると共に基板表面の凹凸
を防ぐことができる。このときのレーザ照射は、ゲート
信号線に充分吸収されるレーザ光を用いれば、基板表面
側から行っても基板裏面側から行ってもよい。
【0039】尚、図2及び図3は図1とは異なる部分を
示す断面図であり、このようにゲート信号線1間の短絡
部5の上方にデータ信号線2が存在しない場合には、レ
ーザ照射によりゲート信号線1の短絡部5を除去して修
正を行うことが可能である。
【0040】しかしながら、図4に示すように、修正箇
所6Aにデータ信号線2が存在する場合には、ゲート信
号線1とデータ信号線2との間の絶縁膜7が破壊されて
ゲート信号線1とデータ信号線2との短絡が生じるおそ
れがある。但し、この図4においては、説明を簡単にす
るためにゲート信号線1と付加容量配線11との間に短
絡部5を図示し、さらに、図の左側の画素電極3を省略
してある。
【0041】このようなゲート信号線1とデータ信号線
2との短絡が生じた場合には、そのデータ信号線2を修
正箇所6Aの両側の部分6B、6Bで切断する。これに
より、ゲート信号線1とデータ信号線2との短絡が他画
素に影響を与えるのを防ぐことができる。そして、その
切断部6B、6Bの両側(修正箇所6Aよりも上の切断
部6Bの上側部分と修正箇所6Aよりも下の切断部6B
の下側部分)を図示しない冗長配線等により接続するこ
とにより、切断部6Bよりも先の画素に信号が供給され
る。
【0042】本実施形態では、YAGレーザを用いてエ
ネルギー密度を約20mJ/cm2〜25mJ/cm2
パルス幅を約8ns〜10nsとして照射を行うことに
より、ゲート信号線1の短絡部の除去やデータ信号線2
の切断等を行い、Ta、Al又はTi等からなる冗長配
線を設けてデータ信号線2の切断部6Bの両側を接続し
た。
【0043】さらに、この修正後、層間絶縁膜7の形成
前に、修正部の抵抗測定を行って修正状態を管理するこ
とにより、さらに修正を確実にすることができる。
【0044】本実施形態のアクティブマトリクス基板の
製造において、レーザ照射による修正及び修正部の抵抗
測定は、例えば、図5に示すような装置を用いて行うこ
とができる。
【0045】この図5において、11はYAGレーザ発
振器、12は波長変換素子、13はエネルギー減衰フィ
ルタである。14はハーフミラー、15及び16はレー
ザ光の照射スポットを写すための光源及びCCDカメ
ラ、17はレーザ光の照射領域を制御するための電動ス
リット、18は照射されたレーザ光の強度を検出するパ
ワー検出器、19は照射されたレーザ光を拡大又は縮小
するための集光レンズである。20は被検査基板、21
は被検査基板を照らすためのバックライト、22は互い
に直交する2方向への移動が可能なXYステージであ
る。23はインターフェイス、24は制御部、25は外
部コントローラ、26はモニタである。
【0046】上記YAGレーザ発振器11は修正基板を
搭載したXYステージ22の上に配置され、YAGレー
ザ発振器11から発振された1060nm(YAGレー
ザの基本波長)のレーザ光は、波長変換素子12を介し
て変換され、エネルギー減衰フィルター13によってそ
の強度が調節される。
【0047】そしてエネルギー減衰フィルター13を通
ったレーザ光は、ハーフミラー14、電動スリット17
及び集光レンズ19によりXYステージ上の被検査基板
20に照射される。
【0048】上記YAGレーザ発振器11、波長変換素
子12、エネルギー減衰フィルター13、光源15、C
CDカメラ16、電動スリット17、パワー検出器1
8、集光レンズ19及びXYステージ22は、インター
フェイス23を介してCPUやROM、RAMを備えた
制御部24に接続されている。これらは外部コントロー
ラ25の命令を受けて動作し、CCDカメラ16が撮像
した修正部分の様子はモニタ26に映し出されるように
なっている。
【0049】さらに、この装置は、XYステージ22に
取り付けられた第1の抵抗測定用プローブ28と、レー
ザのフォーカス位置を制御するステージに設けられた第
2の抵抗測定用プローブ27とを備え、これらは抵抗測
定器29に接続されている。
【0050】例えば、図2及び図3に示したようなゲー
ト信号線1同士の短絡5や図4に示したようなゲート信
号線1とデータ信号線2との短絡6A等が生じている場
合、上記図5に示した装置を用いた修正及び修正部は以
下のようにして行うことができる。
【0051】まず、アクティブマトリクス基板の製造工
程において、ゲート信号線、データ信号線及びTFT等
が形成され、層間絶縁膜が形成される前の状態で、画像
処理や抵抗検査等によって短絡欠陥が検出された基板を
搬送手段によって装置にセットする。ここで、欠陥部分
の位置が予め分かっている場合には、XYステージ22
を制御してレーザ照射領域をその欠陥部分におおまかに
合わせておく。
【0052】次に、モニタ26を観察しながら外部コン
トローラ25によってXYステージ22や電動スリット
17及び集光レンズ19等を制御してレーザの照射領域
を微調整し、レーザ照射を行ってゲート信号線間の短絡
部5を除去する。また、ゲート信号線1とデータ信号線
2との間の絶縁膜9の破壊等により両信号線の短絡が発
生した場合には、レーザ照射を行ってデータ信号線2を
短絡部の両側6Bで切断し、その両側を冗長配線等によ
り接続する。
【0053】続いて、第1の抵抗測定用プローブ28を
基板のショートリングにコンタクトし、第2の抵抗測定
用プローブ27を修正箇所よりも先(修正箇所に対して
ショートリングとは反対側)のゲート信号線部分にコン
タクトすることによりゲート信号線間の抵抗を測定して
短絡部の修正状況を確認することができる。
【0054】そして、第1の抵抗測定用プローブ28を
基板のショートリングにコンタクトし、第2の抵抗測定
用プローブ27を修正箇所よりも先(修正箇所に対して
ショートリングとは反対側)のデータ信号線部分にコン
タクトすることによりデータ信号線の抵抗を測定して切
断状況又は冗長配線による接続状況を確認することがで
きる。
【0055】具体的には、図6に示すように、複数のゲ
ート信号線1とデータ信号線2とが互いに交差して設け
られているアクティブマトリクス基板において、測定目
的に応じて、ゲート信号線1の奇数列に設けられた奇数
共通検査パット81、偶数列に設けられた偶数共通検査
パット82、データ信号線2に設けられたデータ信号線
共通検査パット83を第1の抵抗測定用プローブ28に
コンタクトする。
【0056】そして、修正部6Cに対応するゲート信号
線検査パット84、85又はデータ信号線検査パット8
6、87をレーザ修正用モニタ26で確認した上で第2
の抵抗測定用プローブ27にコンタクトしてゲート信号
線間の抵抗又はデータ信号線の抵抗を測定する。
【0057】ここで、奇数共通検査パット81とゲート
信号線検査パット84との間の抵抗値、又は偶数共通検
査パット82とゲート信号線検査パット85との間の抵
抗値を測定すれば、84と85に対応するゲート信号線
間の抵抗が測定できるので短絡部の修正状態を確認する
ことができる。
【0058】さらに、データ信号線検査パット86又は
87とデータ信号線共通検査パット83との間の抵抗値
を測定すれば、86又は87に対応するデータ信号線の
抵抗が測定できるので切断状況又は冗長配線による接続
状況を確認することができる。
【0059】尚、上記実施形態ではゲート信号線同士が
短絡した場合について説明しているが、データ信号線同
士が短絡した場合についても層間絶縁膜の形成前に同様
の修正を行ってアクティブマトリクス基板を作製するこ
とができる。
【0060】さらに、図4に示したような付加容量配線
を設けたアクティブマトリクス基板の製造においては、
付加容量配線とゲート信号線との短絡や付加容量配線と
データ信号線との短絡が生じた場合にも同様の修正を行
ってアクティブマトリクス基板を作製することができ
る。
【0061】
【発明の効果】以上詳述したように、本発明による場合
には、層間絶縁膜の形成前にゲート信号線間又はデータ
信号線間の短絡部にレーザ照射を行ってその一部を除去
し、後工程で除去部上にも層間絶縁膜を形成することに
より、従来生じていたパターンの破損を防ぐことがで
き、欠陥が再発しないようにすることができるので、修
正の信頼性を向上させることができる。特に、反射型液
晶表示装置においては、アクティブマトリクス基板の画
素電極としてAl等の金属薄膜を利用するため、下層又
は対向電極との短絡が発生しやすいが、これらを防止す
ることができるので非常に有効である。さらに、画素部
の凹凸を少なくすることができるので、液晶の配向不良
を低減することができる。
【0062】本発明の請求項2による場合には、層間絶
縁膜の形成前にゲート信号線とデータ信号線との短絡を
修正し、後工程で修正部の上にも層間絶縁膜を形成する
ことにより、従来生じていたパターンの破損を防ぐこと
ができ、欠陥が再発しないようにすることができるの
で、修正の信頼性を向上させることができる。また、画
素部の凹凸を少なくすることができるので、液晶の配向
不良を低減することができる。さらに、ゲート信号線間
の短絡部の上方にデータ信号線が存在する場合又はデー
タ信号線間の短絡部の上方にゲート信号線が存在する場
合、レーザ照射により短絡部を除去するとゲート信号線
とデータ信号線との間の絶縁膜が破壊されてゲート信号
線とデータ信号線との短絡が生じることがあるが、この
短絡についても修正可能である。従って、修正適用範囲
を拡大させてアクティブマトリクス基板の製造における
歩留りをより一層向上させることができる。
【0063】さらに、本発明のアクティブマトリクス基
板の製造装置による場合には、修正直後に修正部の抵抗
測定を行って修正が充分であるか否かを確認することが
可能となるので、不良品を後工程に流さないようにして
製造ロスを最低限に抑えることができ、大幅なコストダ
ウンを図ることができる。
【図面の簡単な説明】
【図1】本発明により製造されるアクティブマトリクス
基板の一例を示す断面図である。
【図2】本発明の一実施形態であるアクティブマトリク
ス基板の製造方法を説明するための断面図である。
【図3】本発明の一実施形態であるアクティブマトリク
ス基板の製造方法を説明するための断面図である。
【図4】本発明の一実施形態であるアクティブマトリク
ス基板の製造方法を説明するための平面図である。
【図5】本発明の一実施形態であるアクティブマトリク
ス基板の製造装置を示す模式図である。
【図6】本発明の一実施形態であるアクティブマトリク
ス基板の製造装置を示す模式図である。
【図7】従来のアクティブマトリクス基板の欠陥修正方
法を説明するための断面図である。
【図8】他の従来のアクティブマトリクス基板の断面図
である。
【図9】他の従来のアクティブマトリクス基板の欠陥修
正方法を説明するための断面図である。
【図10】図9のA−A’線における断面図である。
【符号の説明】
1 ゲート信号線 2 データ信号線 3 画素電極 4 TFT 5 短絡部 6 レーザによる除去部 7 層間絶縁膜 8 ガラス基板 9 ゲート信号線とデータ信号線との間の絶縁膜 10 保護膜 11 YAGレーザ発振器 12 波長変換素子 13 エネルギー減衰フィルタ 14 ハーフミラー 15 光源 16 CCDカメラ 17 電動スリット 18 パワー検出既 19 集光レンズ 20 被検査基板 21 バックライト 22 XYステージ 23 インターフェース 24 制御部 25 外部コントローラ 26 モニタ 27 第1の抵抗測定プローブ 28 第2の抵抗測定プローブ 29 抵抗測定器

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 複数の走査配線及び複数の信号配線が絶
    縁膜を介して互いに交差するように設けられ、両配線の
    交差部近傍にスイッチング素子が設けられ、該走査配
    線、該信号配線及び該スイッチング素子を覆うように設
    けられた層間絶縁膜上に画素電極が設けられているアク
    ティブマトリクス基板を製造する方法であって、 該走査配線、該信号配線及び該スイッチング素子を形成
    する工程と、 該走査配線間又は該信号配線間に短絡が生じている場合
    に、レーザ照射により短絡部を除去する工程と、 レーザ照射による除去部、該走査配線、該信号配線及び
    該スイッチング素子を覆うように該層間絶縁膜を形成す
    る工程とを含むアクティブマトリクス基板の製造方法。
  2. 【請求項2】 複数の走査配線及び複数の信号配線が絶
    縁膜を介して互いに交差するように設けられ、両配線の
    交差部近傍にスイッチング素子が設けられ、該走査配
    線、該信号配線及び該スイッチング素子を覆うように設
    けられた層間絶縁膜上に画素電極が設けられているアク
    ティブマトリクス基板を製造する方法であって、 該走査配線、該信号配線及び該スイッチング素子を形成
    する工程と、 該走査配線と該信号配線との間に短絡が生じている場合
    に、レーザ照射により短絡部の両側で該走査配線又は該
    信号配線を切断する工程と、 切断された配線の切断部の両側部分を冗長配線により接
    続する工程と、 レーザ照射による切断部、冗長配線による接続部、該走
    査配線、該信号配線及び該スイッチング素子を覆うよう
    に該層間絶縁膜を形成する工程とを含むアクティブマト
    リクス基板の製造方法。
  3. 【請求項3】 請求項1又は請求項2に記載のアクティ
    ブマトリクス基板の製造方法に用いられる製造装置であ
    って、 基板を搭載するXYステージと、 該ステージ上方部に配置されたレーザ加工手段と、 該レーザ加工手段から発振されたレーザ光の照射領域を
    制御する制御手段と、 該制御手段を通過したレーザ光を拡大又は縮小するため
    の集光手段とを備え、 さらに、前記レーザ照射による除去部、前記レーザ照射
    による切断部又は前記冗長配線による接続部に対して抵
    抗測定を行うべく、測定部の両端に配される第1及び第
    2の抵抗測定用プローブを備えているアクティブマトリ
    クス基板の製造装置。
  4. 【請求項4】 前記第1及び第2の抵抗測定用プローブ
    の一方が前記XYステージに固定され、他方が前記レー
    ザ光の照射領域に応じて移動可能とされている請求項3
    に記載のアクティブマトリクス基板の製造装置。
  5. 【請求項5】 レーザ光の照射部を観察するための観察
    手段をさらに備え、該観察手段により前記第2のプロー
    ブの位置確認を行うようになっている請求項4に記載の
    アクティブマトリクス基板の製造装置。
JP8183198A 1998-03-27 1998-03-27 アクティブマトリクス基板の製造方法 Expired - Fee Related JP3406222B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8183198A JP3406222B2 (ja) 1998-03-27 1998-03-27 アクティブマトリクス基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8183198A JP3406222B2 (ja) 1998-03-27 1998-03-27 アクティブマトリクス基板の製造方法

Publications (2)

Publication Number Publication Date
JPH11282010A true JPH11282010A (ja) 1999-10-15
JP3406222B2 JP3406222B2 (ja) 2003-05-12

Family

ID=13757431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8183198A Expired - Fee Related JP3406222B2 (ja) 1998-03-27 1998-03-27 アクティブマトリクス基板の製造方法

Country Status (1)

Country Link
JP (1) JP3406222B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800195A (zh) * 2009-02-10 2010-08-11 索尼公司 显示器件的制造方法和显示器件
US8013270B2 (en) 2006-10-06 2011-09-06 Sony Corporation Laser processing apparatus, laser processing method, manufacturing method of wiring substrate, manufacturing method of display apparatus and wiring substrate
JP2014197142A (ja) * 2013-03-29 2014-10-16 ソニー株式会社 表示装置およびその製造方法、並びに電子機器
WO2016009767A1 (ja) * 2014-07-17 2016-01-21 ソニー株式会社 電子デバイスおよびその製造方法、並びに電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8013270B2 (en) 2006-10-06 2011-09-06 Sony Corporation Laser processing apparatus, laser processing method, manufacturing method of wiring substrate, manufacturing method of display apparatus and wiring substrate
CN101800195A (zh) * 2009-02-10 2010-08-11 索尼公司 显示器件的制造方法和显示器件
JP2014197142A (ja) * 2013-03-29 2014-10-16 ソニー株式会社 表示装置およびその製造方法、並びに電子機器
WO2016009767A1 (ja) * 2014-07-17 2016-01-21 ソニー株式会社 電子デバイスおよびその製造方法、並びに電子機器
CN106537565A (zh) * 2014-07-17 2017-03-22 索尼公司 电子装置、制造电子装置的方法以及电子设备
US11374082B2 (en) 2014-07-17 2022-06-28 Sony Group Corporation Electronic device and method of manufacturing electronic device, and electronic apparatus

Also Published As

Publication number Publication date
JP3406222B2 (ja) 2003-05-12

Similar Documents

Publication Publication Date Title
JP3251474B2 (ja) アクティブマトリクス基板
JP3381681B2 (ja) 液晶表示装置およびその断線補修方法
JP3386735B2 (ja) アクティブマトリクス基板の欠陥修正方法及び液晶パネルの製造方法
JPH09243989A (ja) アクティブマトリクス表示装置およびその修正方法
JP4173332B2 (ja) 表示装置、表示装置の画素修復方法及び表示装置の製造方法
JP3406222B2 (ja) アクティブマトリクス基板の製造方法
US7133113B2 (en) Method of manufacturing a LCD using a photoresist with varying thickness
JP2965979B2 (ja) 配線基板、表示装置のアレイ基板、アレイ基板を備えた液晶表示装置、並びに配線基板およびアレイ基板の製造方法
JP4954395B2 (ja) 表示装置の断線修復方法
JP2004219706A (ja) 表示素子及び表示素子の駆動電圧検出方法
KR100848555B1 (ko) 액정표시소자의 mps 검사 배선의 구조
JP2000075319A (ja) アクティブマトリクス基板の欠陥修正方法、製造方法及び欠陥修正装置
JP3096009B2 (ja) 液晶表示パネル
KR20070033699A (ko) 박막트랜지스터 기판 및 그 검사와 수리방법
JPH0317614A (ja) アクティブマトリクス表示装置の製造方法
JP3778407B2 (ja) アクティブマトリクス基板の欠陥修正方法および液晶パネルの製造方法
JP3443236B2 (ja) 液晶表示装置の製造方法及びそれに用いる検査修正装置
TWI400515B (zh) 薄膜電晶體陣列電路缺陷修補之即時檢測方法
JPH1138448A (ja) アクティブマトリクス基板の欠陥修正方法及び修正装置
JPH0786619B2 (ja) アクティブマトリクス表示装置
JP2006267787A (ja) 表示用パネル及びその製造方法
JP2001264788A (ja) 配線電極の接続方法、液晶表示装置用基板の製造方法と液晶表示装置用基板の欠陥修正方法、および液晶表示装置の製造方法、並びにそれに用いる加工装置
JPH06289426A (ja) アクティブマトリクス表示装置の修正方法
JP2002082346A (ja) アクティブマトリクス基板の欠陥修正方法
KR101030530B1 (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080307

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090307

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100307

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100307

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140307

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees