KR20010080114A - 표면 처리 방법 및 장치 - Google Patents

표면 처리 방법 및 장치 Download PDF

Info

Publication number
KR20010080114A
KR20010080114A KR1020017004594A KR20017004594A KR20010080114A KR 20010080114 A KR20010080114 A KR 20010080114A KR 1020017004594 A KR1020017004594 A KR 1020017004594A KR 20017004594 A KR20017004594 A KR 20017004594A KR 20010080114 A KR20010080114 A KR 20010080114A
Authority
KR
South Korea
Prior art keywords
gas
clf
wafer
surface treatment
workpiece
Prior art date
Application number
KR1020017004594A
Other languages
English (en)
Other versions
KR100649461B1 (ko
Inventor
고바야시야스오
Original Assignee
히가시 데쓰로
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히가시 데쓰로, 동경 엘렉트론 주식회사 filed Critical 히가시 데쓰로
Publication of KR20010080114A publication Critical patent/KR20010080114A/ko
Application granted granted Critical
Publication of KR100649461B1 publication Critical patent/KR100649461B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature

Abstract

본 발명은 반도체 소자 등의 제조 공정에 이용한 경우에, 제품의 신뢰성을 향상시킬 수 있는 표면 처리 방법 및 장치를 제공하는 것을 목적으로 한다. 이 표면 처리 방법은 피처리물(W)을 처리 용기(10)에 반입하고, 세정 가스로서 ClF3가스를 공급부(26)로부터 처리 용기(10) 내부에 도입하고, ClF3가스를 피처리물(W) 표면에 흡착시키고, 처리 용기(10)에 ClF3가스 도입을 정지하며, 피처리물(W) 표면에 흡착된 ClF3가스에 의해서 피처리물 표면이 세정된다. 계속해서, 환원 가스를 처리 용기(W) 내에 도입하여 피처리물(W) 표면에서 ClF3가스로부터 발생하는 염소를 제거한 후, 환원 가스 도입을 정지하고, 세정 후의 피처리물(W)을 처리 용기(10)에서 반출한다. 또한, 표면 처리 장치(1)와 다른 처리 장치를 서로 진공 반송이 가능하도록 배치하여 클러스터 장치를 구성한다.

Description

표면 처리 방법 및 장치{METHOD AND APPARATUS FOR SURFACE TREATMENT}
일반적으로, 반도체 집적 회로(반도체 소자)를 제조하기 위해서는 목표한 다수의 소자를 형성하도록 피처리물인 반도체 웨이퍼 등의 기판에 대하여 소정의 박막 형성과 패턴 에칭 등을 반복 수행한다.
그런데, 이와 같이 피처리물(기판)에 대한 각종 처리 공정에 있어서, 각 처리 장치들 간에 피처리물, 예컨대 반도체 웨이퍼(이하 "웨이퍼"라 함)를 반송(搬送)해야 하므로 웨이퍼의 공기 노출을 피할 수 없다. 그 때문에, 웨이퍼 표면이 공기에 노출되는 부분(예컨대, 콘택트 홀 바닥의 실리콘 기판의 노출부나, 비어홀 바닥의 금속층의 노출부 등)에서 이 노출부와 공기 중의 산소나 수분이 반응함으로써, 소위 자연 산화막이 생성될 수 있다. 또한, 습식(wet) 세정(예컨대 RCA 세정)의 화학액과 전술한 노출부가 반응함으로써, 그 표면에 화학 산화물(Chemical Oxide)이 생성될 우려가 있다. 또한, 각종 처리 공정이나 각 처리 장치 사이에서 반송 중에 웨이퍼 표면이 금속 등으로 오염될 우려도 있다.
이러한 자연 산화막 및 화학 산화물을 포함한 산화물(이하, 총칭하여 "자연산화물"이라 함)이나 금속 오염은 반도체 소자의 특성, 예컨대 전기적 특성 등을 열화시키므로, 웨이퍼 상의 박막 형성 공정 등의 전처리로서 산화물이나 금속 오염 등을 웨이퍼 표면으로부터 제거하여 웨이퍼 표면을 세정하는 표면 처리가 행해진다.
종래 기술에 있어서, 자연 산화막 등을 제거하는 이러한 종류의 표면 처리는 웨이퍼를 HF 용액 등의 화학액 중에 침지함으로써 자연 산화막 등을 웨이퍼의 표면에서 제거하는, 소위 습식 세정(예컨대 RCA 세정)이 일반적으로 행해진다. 그러나, 반도체 소자가 고집적화 및 고미세화됨에 따라서, 소자 사이즈, 예컨대 그 선 폭이나 콘택트 홀 직경 등도 미세해지고, 예컨대 콘택트 홀의 종횡비가 커짐과 동시에 그 직경은 0.2∼0.3 ㎛ 정도, 혹은 그 이하(예컨대, 0.12 ㎛)가 되고 있다. 이러한 미세화 때문에, 습식 세정 동안에 화학액이 상기 미세 콘택트 홀 내에 충분히 스며들지 않거나 혹은 이와 반대로 이 속에 스며든 화학액이 그 표면 장력 때문에 이 콘택트 홀 내로부터 배출할 수 없는 사태가 발생한다. 그로 인해, 콘택트 홀 저부에 생성된 자연 산화막을 충분히 제거할 수 없다는 치명적 문제점이 존재한다.
또한, 복수층으로 이루어지는 적층 구조체를 습식 세정할 경우, 그 콘택트 홀 벽의 에칭율이 층마다 다르므로, 홀 벽면에 요철이 생성되는 등의 문제점도 있다.
첨부한 도 8a 및 도 8b는 예컨대 실리콘 재(材)(Si)로 제조된 웨이퍼(W) 표면에 형성된 드레인이나 소스에 전기적 콘택트를 취하기 위한 콘택트 홀(202)을 도시하며, 도 8a에 도시된 홀 직경(D)은 0.2∼0.3㎛ 정도이다. 이 홀(202)의 다층 구조의 벽면은 도 8a에 도시된 바와 같이, 다른 박막 형성 공정에서 형성된 예컨대 3층 구조의 실리콘 산화막(SiO2)으로 이루어진다. 여기서, 예컨대, 웨이퍼(W) 표면에 박막 형성된 제1층 SiO2막(204)은 열산화에 의해 형성된 막이며, 제2층 SiO2막(206)은 스핀 코팅(spin coating)법에 의해 형성된 인이 도포된 글라스이며, 또한 제3층 SiO2막(208)은 실리카글라스(silica glass)에 의해 형성된다. 또한, 도 8a에 도시한 바와 같이, 콘택트 홀(202)의 저부에는 자연 산화막(210)이 생성된다.
이러한 3층 구조의 박막 형성층에 있어서, 각 층을 구성하는 SiO2막(204, 206, 208)은 습식 세정시, 화학액에 대한 에칭 속도가 각각 다르다. 따라서, 종래의 습식 세정에 있어서, 습식 세정으로써 자연 산화막(210)을 제거한 후에는, 도 8b에 도시한 바와 같이, 전술한 에칭 속도의 차이로 인해 홀(202) 측벽에는 요철(209)이 생성되거나 혹은 화학액이 침입하기 쉬운 각 층간의 경계 부분이 과도하게 깍여진다는(절단 부분 참조) 문제점이 있다.
그래서, 이러한 종래의 습식 세정이 갖는 문제점을 해결하기 위해서, 화학액 을 이용하는 습식 세정 대신 에칭 가스를 이용하여 자연 산화막을 제거하는 소위 건식(dry) 세정(에칭)법 등 다양한 대안의 방법들이 제안되고 있다(예컨대, 일본 특허 공개 공보 평성 제4-206526호, 일본 특허 공개 공보 평성 제6-196455호 참조).
통상적으로 건식 세정에 의한 자연 산화막 제거법으로서 아르곤 가스와 H2가스에 의한 스퍼터(sputter) 에칭법을 채용한다.
또한, 예컨대, 상기 일본 특허 공개 공보 평성 제4-206526호에 도시된 반도체 웨이퍼의 스루 홀의 매립 방법에 있어서, 전처리실에서 기초 금속의 일부를 노출시키는 노출 기반의 전처리, 특히 그 금속막의 표면에 존재하는 산화막을 ClF3가스를 공급ㆍ가열하여 라이트 에칭으로써 소위 자연 산화막 등을 제거한다. 그리고, 전처리된 웨이퍼를 공기에 노출시키지 않고, 반송 수단으로써 전처리실에서 박막 형성실로 반송하여 금속의 선택 CVD 처리를 행한다.
또한, 상기 일본 특허 공개 공보 평성 제6-196455호에 나타나는 웨이퍼의 처리 방법에서는 웨이퍼를 ClF3가스와 H2가스의 혼합 가스 분위기에 넣고, 이 혼합 가스에 자외선을 조사하여, 웨이퍼를 가열하지 않고 웨이퍼 상에 생성된 자연 산화막을 제거한다.
그러나, 종래의 아르곤 가스와 수소 가스에 의한 스퍼터 에칭법에서는 웨이퍼의 콘택트를 손상시킬 우려가 있으므로 저에너지의 건식 세정이 요구된다.
또한, 공지의 ClF3가스를 사용한 웨이퍼 세정은 다음과 같은 문제점을 갖고 있다.
즉, 세정에 이용된 ClF3가스로부터 발생하는 염소에 의해서, 웨이퍼 상의 금속막 등이 부식되어 최종 제품으로서 반도체 소자의 수율, 신뢰성이 저하된다는 문제점이 있다. 즉, ClF3가스는 염소 함유 가스이므로, ClF3가스를 이용하여 웨이퍼 표면의 세정을 행한 후에는, 예컨대, 그 표면에 존재하는 실리콘이나 금속 등의 원자와 결합한 염소 원자 형태로 웨이퍼 상에 염소가 잔류하고, 이 잔류 염소에 의해서 웨이퍼 상에 형성된 금속막 등(예컨대 반도체 소자의 배선으로서 기능함)이 부식되기 때문에, 반도체 소자의 전기적 특성 등이 열화하고, 최종 제품인 반도체 소자의 신뢰성, 수율이 저하된다.
또한, ClF3가스에 의한 반응이 과도하게 진행되어 웨이퍼를 손상시키고, 최종 제품으로서 반도체 소자의 수율, 신뢰성이 저하된다는 문제점도 있다. 즉, ClF3가스를 이용하여 웨이퍼 표면을 세정한 후에는, 자연 산화물 뿐만 아니라 웨이퍼 상에 형성된 예컨대, SiO2등의 절연막, Al 등의 금속막도 ClF3가스와 함께 반응하여 에칭된다. 그리고, 예컨대, 반도체 소자의 층간 절연막으로서 기능하는 절연막이나 반도체 소자의 배선으로서 기능하는 금속막 등이 과도하게 에칭되면, 반도체 소자의 전기적 특성 등이 열화하고, 최종 제품인 반도체 소자의 신뢰성, 수율이 저하된다.
본 발명은 이러한 종래의 피처리물 표면 세정에서의 문제점에 감안하여 이루어진 것으로, 반도체 소자 등의 제조 공정에 이용될 경우에 제품의 신뢰성을 향상시킬 수 있는 표면 처리 방법 및 장치를 제공하는 것을 목적으로 한다.
본 발명은 피처리물, 예컨대 반도체 웨이퍼의 표면을 세정(cleaning)하는 표면 처리 방법 및 이 방법을 이용하는 표면 처리 장치에 관한 것이다.
도 1은 본 발명의 표면 처리 장치의 일실시예의 모식 구성도이다.
도 2a 및 도 2b는 도 1에 도시한 표면 처리 장치에 이용되는 웨이퍼리프트(lifting) 기구를 도시하고, 도 2a는 그 평면도이고, 도 2b는 그 측면도를 도시하는 도면이다.
도 3a 및 도 3b는 도 1에 도시한 표면 처리 장치에 이용하는 ClF3가스 공급부(샤워 헤드)의 변형예를 도시하고, 도 3a는 웨이퍼 적재대측으로부터 링형의 샤워 헤드를 본 상태를 도시하는 평면도이고, 도 3b는 격자형의 샤워 헤드를 본 상태를 도시하는 평면도이다.
도 4는 본 발명의 표면 처리 방법의 일실시예의 각 공정을 도시하는 플로우 차트이다.
도 5a, 도 5b 및 도 5c는 본 발명의 표면 처리 방법의 일실시예의 공정을 도시한 도면으로서, 도 5a는 웨이퍼에 부착된 자연 산화물의 부착 상태의 확대도이고, 도 5b는 웨이퍼 상에서 ClF3가스의 흡착 상태의 확대도이며, 도 5c는 플라즈마에 의해 활성화된 환원 가스(H2가스)로써 잔류 염소를 제거하는 상태를 나타내는 확대 모식도이다.
도 6a 및 도 6b는 웨이퍼 적재대의 다른 예를 도시하는 도면으로서, 도 6a는 그 평면도이고, 도 6b는 그 정단면를 나타내는 도면이다.
도 7은 도 1에 도시한 본 발명의 일실시예인 표면 처리 장치를 진공 세정 장치로서 이용하여 가열 장치, 배선 형성 장치 및 냉각 장치와 조합하여 구성한 진공 클러스터 장치의 개념도이다.
도 8a 및 도 8b는 자연 산화막을 제거하는 종래의 표면 처리 방법을 설명하는 도면으로서, 도 8a는 웨이퍼의 콘택트 홀의 저부에 생성된 자연 산화막의 부착상태를 도시하는 확대도이며, 도 8b는 콘택트 홀의 측벽에 요철 등이 형성된 상태를 도시하는 확대 모식도.
상기 목적을 달성하기 위해서, 청구범위 제1항에 따른 발명은, ClF3가스를 이용하여 피처리물의 표면을 세정하는 공정과, 세정 공정 후에 피처리물의 표면에잔류하는 상기 ClF3가스로부터 발생하는 염소를 상기 표면으로부터 제거하는 염소 제거 공정을 포함하는 것을 특징으로 한다.
청구범위 제2항에 따른 발명에 있어서, 염소 제거 공정은 환원 가스를 이용하여 피처리물의 표면에서 염소를 제거하는 공정을 포함하는 것을 특징으로 한다.
청구범위 제3항에 따른 발명은, 환원 가스가 H2가스인 것을 특징으로 한다.
청구범위 제4항에 따른 발명은, 피처리물의 표면에 ClF3가스를 공급하여 피처리물의 표면에 ClF3가스를 흡착시키는 흡착 공정과, 피처리물 표면으로 ClF3가스의 공급을 정지하는 공정과, 피처리물의 표면에 흡착된 ClF3가스를 이용하여 피처리물의 표면을 세정하는 공정을 포함하는 것을 특징으로 한다.
청구범위 제5항에 따른 발명은, 흡착 공정에 있어서 피처리물을 20℃ 이하로 냉각하는 것을 특징으로 한다.
청구범위 제6항에 따른 발명은, 내부에 피처리물이 배치되는 처리 용기와, 처리 용기 내에 ClF3가스를 공급하는 수단과, 공급된 ClF3가스를 활성화하는 수단과, 처리 용기 내에 환원 가스를 공급하는 수단을 구비하는 것을 특징으로 한다.
청구범위 제7항에 따른 발명은, 내부에 피처리물이 배치되는 처리 용기와, 처리 용기 내에 ClF3가스를 공급하는 수단과, 피처리물에 ClF3가스 흡착을 촉진하는 수단과, 공급된 ClF3가스를 활성화하는 수단을 구비하는 것을 특징으로 한다.
청구범위 제8항에 따른 발명은, 처리 용기 내에 설치되고, 피처리물을 적재하는 적재대를 더 구비하는 것을 특징으로 한다.
청구범위 제9항에 따른 발명에 있어서, 피처리물에 ClF3가스 흡착을 촉진하는 수단은 적재대 내에 설치됨과 동시에 상기 적재대 상에 적재된 피처리물을 냉각하는 수단인 것을 특징으로 한다.
청구범위 제10항에 따른 발명에 있어서, ClF3가스를 활성화하는 수단은 적재대의 피처리물 적재부로부터 이격된 가열 위치에서 피처리물을 가열하는 수단인 것을 특징으로 한다.
청구범위 제11항에 따른 발명에 있어서, 피처리물 적재부와 가열 위치 사이에 피처리물을 승강시키는 수단을 구비하는 것을 특징으로 한다.
청구범위 제12항에 따른 발명은, 청구범위 제6항에서 제11항 중 어느 한 항에 기재된 표면 처리 장치와, 내부를 비반응성 분위기로 유지시킬 수 있음과 동시에 표면 처리 장치 사이에서 피처리물을 비반응성 분위기 속에서 반송가능하도록 설치된 반송실와, 반송실 사이에서 피처리물을 비반응성 분위기 속에서 반송가능하도록 설치된 1 이상의 다른 처리 장치를 구비하는 것을 특징으로 한다.
청구범위 제13항에 따른 발명에 있어서, 상기 다른 처리 장치는 피처리물 상에 금속 배선을 형성하기 위한 금속 배선 형성실인 것을 특징으로 한다.
이하, 첨부 도면을 참조하여, 본 발명의 표면 처리 방법과 이 방법을 이용하는 표면 처리 장치의 일실시예를 설명한다.
표면 처리 장치의 구성
도 1은 본 발명의 표면 처리 장치의 실시예의 일례를 도시하는 개념 구성도이다. 도 1에 도시된 표면 처리 장치(세정 장치: 1)는 반도체 소자 등의 제조 공정에 있어서, 예컨대, 콘택트 홀(202)(도 8a 참조) 등이 형성된 웨이퍼(W)(피처리물)의 표면 세정에 이용된다. 이 세정에 의해서, 콘택트 홀(202) 등의 저부 표면에 생성된 자연 산화막 혹은 화학 산화물로서, 그 막 두께가 10∼20 Å정도인 산화물(이하, 「자연 산화물」이라고 함) 혹은 콘택트 홀(202) 등의 저부나 측벽부 표면에 부착된, 예컨대 금속 등의 오염물이 제거된다.
그리고, 표면 처리 장치(1)는 H2가스 등의 환원 가스를 플라즈마화하여 활성화하는 플라즈마 형성관(30)과, 피처리물인 웨이퍼(W)를 수용하여 그 표면을 세정하기 위해서 소정의 표면 처리를 하는 처리(반응) 용기(10)와, 이 처리 용기(10) 내에 세정 가스로서 ClF3혼합 가스를 공급하는 세정 가스 공급관(26)으로 주로 구성되어 있다.
처리 용기(10)는 알루미늄 재료로 제조되고, 그 내벽은 석영(SiO2) 라이닝(linings)(13, 14)으로 코팅되어 웨이퍼(W)의 금속 오염, 처리 용기(10)의 알루미늄 표면의 침식 등이 억제된다. 이 처리 용기(10)는 통형의 하우징체로서, 그 횡단면은 원형, 사각형, 다각형의 어느 것이라도 양호하다.
이 처리 용기(10)의 저부에는 소정 두께의 하판(12)이 끼워 붙여져 있고, 이 하판(12) 상에는 그 표면을 석영으로 덮은 베이스(29)가 배치되며, 이 베이스(29)에는 석영에 의해서 웨이퍼 적재부 이외를 덮은 원통형의 웨이퍼 적재대(서셉터: 20)가 세워져 설치되어 있다. 이 웨이퍼 적재대(20)의 거의 수평인 상면에는 피처리물인 웨이퍼(W)가 석영으로 제조된 클램프 링(21)에 의해 걸어 멈춰지도록 되어 있다. 또한, 원통형의 적재대(20)의 내부에는 냉각 매체(칠러(chiller))를 수납하는 재킷(혹은 파이프: 22)을 갖는 열 교환체(23)가 충전되고, 냉각 매체 공급 장치(42)에서 냉각관로(43)를 통해 웨이퍼(W)를 소정의 온도, 예컨대 20℃ 이하의 온도로 냉각하기 위해서 냉각 매체가 재킷(혹은 파이프: 22) 내에 공급되어 이 냉각계를 순환하도록 되어 있다.
또한, 적재대(20)에는 후술하는 바와 같이, 적재된 웨이퍼(W)를 가열할 때에 적재대(20)의 웨이퍼 적재부로부터 이격된 가열 위치까지 상승시키는 핀 구동 장치(25)에 의해 승강되는 웨이퍼 리프트 수단(24)이 배치되어 있다. 이 웨이퍼 리프트 수단(24)은 도 2a 및 도 2b에 각각 도시한 바와 같이 구성되어 있고, 처리 용기(10)의 하부에 배치된 적재대(20)의 베이스(29)의 하면에 액압 실린더(25: 핀 구동 장치)가 배치되며, 그 실린더 로드(25a)의 선단부에는 말굽 형상의 지지 부재(24b)가 고착되어 있다. 그리고, 이 지지 부재(24b)에서 반경 방향 안쪽으로 연장된 아암(24)의 소정 부분, 예컨대 세 부분에 위쪽으로 돌출한 그 선단부에 뾰족한 두부(頭部)를 갖는 지지핀(24a)을 세워 설치하고, 지지핀(24a)으로부터 웨이퍼(W)를 3점 지지하여 거의 수평으로 유지한다. 그리고, 가열 램프(19)에 의한 웨이퍼 가열시, 액압 실린더(25)를 작동시켜 웨이퍼(W)를 전술한 가열 위치까지 상승시키도록 되어 있다.
또한, 도 1에 도시한 바와 같이, 처리 용기(10)의 저부에 끼워 붙인 하판(12)의 주연부에는, 예컨대 4개의 배기관(40)이 설치되어 있고, 이 배기관(40)에 각각 접속된 진공 펌프(기압 양수기) 등의 배기 수단(41)에 의해 처리 용기(10) 내부를 탈기할 수 있다.
한편, 처리 용기(10)의 상부에는 알루미늄재로 제조된 상판(11)이 고착되고, O-링 등의 밀봉 부재(17)를 통해 플랜지부(16)를 갖는 석영으로 제조된 돔(덮개: 15)이 배치된다. 이 돔(15)은 석영으로 제조된 플라즈마 형성관(30)과 일체로 형성되어 있기 때문에, 이들을 지지하기 위한 기계적 강도가 충분하게 취해지는 것이면 양호하고, 그 형상은 돔 형상 뿐만 아니라, 평탄한 석영판도 양호하다.
또한, 밀봉 부재(17)가 배치된 밀봉부에는 압력 센서 등이 배치되어 밀봉부의 체결 압력이나 밀봉부로부터 가스 누설을 방지하도록 감시할 수 있다.
또한, 돔(15)의 위쪽에는, 웨이퍼(W)를 그 위쪽으로부터 가열하여 웨이퍼(W)상의 ClF3가스를 활성화하기 위한 다수의 가열 램프(19)가 배치되어 있다. 이 가열 램프(19)는 급속 승온을 가능하도록 할로겐 램프 등으로 이루어지고, 이 가열 램프(19)로부터 방출되는 열선이 투명한 석영으로 제조된 돔(15)을 투과하여 전술한 가열 위치까지 상승된 웨이퍼(W)의 표면에 입사하여 웨이퍼(W)를 소정의 온도, 예컨대 150℃ 이하의 온도로 가열하도록 되어 있다.
또한, 가열 램프(19)군은 금속 등으로 이루어지는 커버(18)에 의해 덮어지므로 가열 램프(19)로부터 외부로 열선 및 광선을 차단함과 동시에, 석영으로 제조된 돔(15)이 파손될 지라도 ClF3나 H2등의 세정 가스 및 환원 가스가 외부로 확산 및 일출(溢出)되는 것을 막을 수 있다.
또한, ClF3가스를 활성화하기 위한 수단으로서, 자외선을 조사하기 위한 광원을 이용해도 좋다.
또한, 처리 용기(10)의 측벽에는 웨이퍼(W)의 반출 반입시에 개폐되는 게이트 밸브(10a)가 설치되어 접속되는 반송실과 그 개방시에 연통하도록 되어 있다. 게이트 밸브(10a) 내면도 석영으로 코팅되어 보호된다.
또한, 환원 가스를 도입하여 플라즈마화하기 위한 석영으로 제조된 플라즈마 형성관(30)이 동일하게 석영으로 제조된 돔(15)의 상부 중앙에 용융 접합 등으로써 일체로 연결되어 돔(15)의 중앙에서 처리 용기(10)에 개구하고 있다.
이 플라즈마 형성관(30)의 상단부에는, 이 속에 환원 가스인 H2가스를 도입하는 환원 가스 도입부(33)가 접속되어 있고, H2가스원(36)으로부터 유량 제어기(MFC: 34)를 통해 가스 통로(33A)에 H2가스를 공급하여 환원 가스로서 유도 코일(35)이 권취된 플라즈마 형성관(30)의 플라즈마 발생부로 공급하도록 되어 있다.
이 유도 코일(35)에는, 예컨대 13.56 MHz의 고주파(RF(Radio Frequency)파)를 발생하는 고주파 전원(32)이 임피던스 매칭을 행하는 정합 회로(31)를 통해 접속되어 있다. 고주파 전력을 유도 코일(35)에 공급함으로써 플라즈마 발생부에 공급되는 환원 가스는 플라즈마화되고, 활성 가스종으로서 플라즈마 형성관(30)의 개구부(30a)로부터 처리 용기(10) 내에 공급된다.
또한, 플라즈마 발생원으로서 마이크로파 방전관을 이용해도 양호하다.
또한, 플라즈마 형성관(30)의 개구부(30a)의 아래쪽에 처리 용기 내에 세정 가스로서 ClF3가스를 공급하는 다수의 가스 분출 구멍(26a)이(바람직하게는 거의 수평인 면, 즉 적재대(20) 상에 적재된 웨이퍼(W)의 표면에 거의 평행한 면을 따라서 거의 같은 간격으로 배치되어) 설치되어 있다. 이들 가스 분출 구멍(ClF3가스 공급부: 26a)은 도통관(26)에 처리 용기(10)의 외벽에 두루 설치된 링형의 배관(26b)을 통해 접속되고, 이 도통관(26)은 유량 제어기(MFC: 27)를 통해 ClF3가스원(28)에 접속되어 소정 유량의 ClF3가스를 다수의 가스 분출 구멍(26a)으로부터 처리 용기(10) 내에 공급할 수 있다.
본 명세서에서는, 도 1에서 이 가스 분출 구멍(26a)이 처리 용기(10)의 내벽면으로부터 약간 안쪽에 돌출한 파이프형인 것의 선단부에 개구된 것으로 했지만, 처리 용기(10)의 내벽면에 가스 분출 구멍(26a)을 직접 개구시켜도 양호하다.
또한, 도 3a에 도시한 바와 같이, 석영으로 제조된 링형의 샤워 헤드(261b)를 구성하고, 이 샤워 헤드(261b)에 다수의 가스 분출 구멍(216a)을 그 원주 상에 (바람직하게는 그 원주 상에 거의 같은 간격으로 배치하여) 아래쪽(적재대(20)의 방향)을 향하여 개구하며, 도통관(261)을 이 링형의 샤워 헤드(261a)에 접속한 것을 처리 용기(10) 내의 소정 위치에(바람직하게는 거의 수평으로) 배치하여 ClF3가스를 처리 용기(10) 내에 공급하여도 양호하다.
또한, 도 3b에 도시한 바와 같이 샤워 헤드(262b)를 격자형으로 형성하여 다수의 가스 분출 구멍(262s)을 소정의 부분에(바람직하게는 그 격자 상에 거의 같은 간격으로 배치하여) 개구시키고, 이 격자형의 샤워 헤드(262b)에 도통관(262)을 접속한 것을 처리 용기(10) 내의 소정 위치에(바람직하게는 거의 수평으로) 배치하여 ClF3가스를 처리 용기(10) 내에 공급하여도 양호하다.
전술한 바와 같이, ClF3가스 공급 수단을 다수의 가스 분출구를 갖도록 구성함으로써, ClF3가스를 다수의 가스 분출 구멍으로부터 샤워형으로 처리 용기(10) 내에 공급하고, 적재대(20) 상에 적재된 웨이퍼(W) 상에 남김없이 균등하게 흘러 내려보낼 수 있다.
표면 처리 방법의 구성
다음에, 본 발명의 표면 처리 방법의 실시예의 1예인, 이상과 같이 구성된 표면 처리(세정) 장치(1)를 이용한 표면 처리(세정) 방법에 관해서 도 4(플로우 차트)에 기초하여 설명한다.
도 1에 도시하는 표면 처리 장치(1)에 있어서, 우선, 진공 펌프(기압 양수기: 41)를 작동시키고 배기관(40)을 통해 탈기함으로써, 처리 용기(10) 내부는 진공(예컨대 1∼3 Torr)이 되게 한다.
다음에, 피처리물인 웨이퍼(W) 1장을 게이트 밸브(10a)를 개방하여 인접하는, 예컨대 진공 반송실로부터 처리 용기(10) 내에 반입한다. 웨이퍼(W)를 적재대(서셉터: 20) 상에 적재한 후, 게이트 밸브(10a)를 폐쇄하고 클램프 링(21)을 작동시켜 웨이퍼(W)를 적재대(20)에 걸어 멈춘다(단계 S301). 이때, 이 웨이퍼(W)에는, 예컨대 전공정에 있어서 콘택트 홀(202)(도 7 참조)이 형성되어 있고, 이 홀 저부 표면에는 도 5a에 도시한 바와 같은 막 두께 10∼20 Å의 자연 산화물(80)이 생성된다.
그 후, ClF3(3불화 염소) 가스를 유량 제어기(MFC: 27)로 소정의 유량으로 제어하면서 세정 가스 공급관(26)에 공급한다. 그리고, ClF3가스를 처리 용기(10) 내에 개구한 다수의 가스 분출 구멍(26a)으로부터 샤워형으로 공급하고, 적재대(20) 상에 적재된 웨이퍼(W) 상에 남김없이 균등하게 흘러 내려보낸다(단계 S302).
이 때, 도 1에 도시하는 냉각 매체 공급 장치(42)를 작동시키고, 냉각 매체(예컨대, 에틸렌 글리콜)를 적재대(20) 내에 공급하여 적재대(20)를 냉각하며, 적재대(20) 상의 웨이퍼를 냉각한다. 적재대(20) 상의 웨이퍼(W)가 냉각되며, 이 냉각에 의해, 웨이퍼(W)로 ClF3가스 흡착이 촉진되고, 웨이퍼(W) 상에 ClF3가스가 잘 흡착된다(단계 S303). 발명자의 실험에 의하면, 웨이퍼(W)의 표면 온도가 10O℃ 이하의 온도 영역에서는 ClF3은 거의 분해되지 않고, 약간량이 웨이퍼(W)의 표면에 흡착될 뿐이다. 이에 대하여, 웨이퍼(W)의 표면 온도가 낮은 경우에는 ClF3의 흡착량이 증가한다. 따라서, ClF3가스를 웨이퍼(W)의 표면에 효율적으로 흡착시키기 위해, 웨이퍼(W)의 표면 온도를 20℃ 이하의 온도로 냉각한다. 이렇게 하여, 도 5b에 도시한 바와 같이, 웨이퍼(W) 상에 ClF3가스(81)를 흡착시킨다.
계속해서, 처리 용기(10) 내에 ClF3가스 도입을 정지한다(단계 S304). 이 때, 처리 용기(10) 내는 진공 배기되어 있다.
또한, 실온에서는 ClF3이 거의 반응하지 않으므로(자연 산화물(80) 등이 제거되지 않고, 웨이퍼(W)의 표면이 세정되지 않음), 이 상태에서 클램프 링(21)을 작동시켜 적재대(20)에서 웨이퍼(W)의 걸어 멈춤을 해제하고, 웨이퍼 리프트 수단(24)을 구동시켜 웨이퍼(W)를 전술한 가열 위치까지 상승시킨다(단계 S305). 그리고, 가열 수단의 가열 램프(19)를 점등시키고, 가열 램프(19)에 의해 웨이퍼(W)의 위쪽에서부터 그 표면을 가열한다. 이렇게 하여, 웨이퍼(W)의 온도를 실온으로부터 급속히 소정의 온도, 예컨대 150℃의 온도까지 상승시킨다(단계S306).
이 가열 램프(19)를 이용하여 150℃ 온도로의 급속 가열함으로써, 웨이퍼(W) 상에 흡착된 ClF3가스는 표면 상에서 열분해되어 활성화된다. 그리고, 웨이퍼(W) 표면의 자연 산화물(80) 등이 제거되고, 웨이퍼(W) 표면이 세정된다(단계 S307). 세정 후, 가열 램프(19)를 소등한다(단계 S308).
이렇게 ClF3가스를 이용하여 웨이퍼(W) 표면을 세정한 후에는, 도 5c에 도시한 바와 같이, 웨이퍼(W) 표면 세정에 이용한 ClF3가스로부터 발생하는 염소(83)가 예컨대, 웨이퍼(W)의 표면을 구성하는 원자에 결합한 염소 원자 형태로 잔류한다.
따라서, 도 1에 도시된 H2가스원(36)으로부터 유량 제어기(34)를 통해 가스 통로(33A)에 환원 가스로서 H2가스를 공급한다. 유도 코일(35)에 고주파 전력을 공급함으로써, 가스 통로(33A)에 공급된 H2가스는 플라즈마 형성관(30) 내에서 플라즈마화되고, 활성 가스종으로서 플라즈마 형성관(30)의 개구부(30a)로부터 처리 용기(10) 내에 적재된 웨이퍼(W) 상에 흘러 내려간다(단계 S309). 그리고, 도 5c에 도시한 바와 같이, 상기 H2환원 가스(84)는 웨이퍼(W) 상에 잔류하는 염소(83)를 환원 작용에 의해 웨이퍼(W) 표면으로부터 제거한다(단계 S310).
또한, 이 환원 가스에 의한 잔류 염소의 제거를 처리 용기(10) 이외 별도의 실(chamber)에서 수행하여도 양호하다. 또한, 환원 가스를 플라즈마화하지 않은채 처리 용기(10) 내에 도입하여, 가열 램프(19)에 의해서 웨이퍼(W)를 소정의 온도에가열함으로써, 웨이퍼(W)로부터 잔류 염소를 제거해도 양호하다.
그 후, 환원 가스 도입을 정지한다(단계 S311). 이때, 처리 용기(10) 내는 진공 배기되어 있다.
마지막으로, 도 1에 도시하는 게이트 밸브(10a)를 개방하여 표면 세정이 종료된 웨이퍼(W)를 처리 용기(10) 내로부터 반출하고, 예컨대, 인접하는 진공 반송실에 복귀시킨다(단계 S312). 그 후, 게이트 밸브(10a)를 폐쇄한 후에, 다음 공정, 예컨대, 진공 반송실과 인접한 가열실로 웨이퍼(W)를 반송 로봇 등에 의해 반입한다.
전술의 표면 처리 방법에서는, 웨이퍼(W)의 표면에 ClF3가스를 공급하여 웨이퍼(W)의 표면에 ClF3가스를 흡착시키고, 웨이퍼(W)의 표면으로 ClF3가스 공급을 정지한 후에 웨이퍼(W)의 표면에 흡착한 ClF3가스를 이용하여 웨이퍼(W)의 표면을 세정하도록 했다. 그 때문에, 반응하는 ClF3의 양을 웨이퍼의 표면에 흡착된 양 또는 그 이하로 제한하여 ClF3가스에 의한 반응의 진행 정도를 제어할 수 있고, 웨이퍼(W) 상에 형성되어 있는 절연막이나 금속 배선막 등이 과도하게 에칭되는 것을 억제할 수 있다.
또한, 웨이퍼(W)의 표면 온도를 20℃ 이하의 온도로 냉각하여 웨이퍼(W)에 ClF3가스 흡착을 촉진하고 있기 때문에, ClF3가스를 웨이퍼(W)의 표면에 효율적으로 흡착시킬 수 있다.
또한, 웨이퍼(W) 가열시, 적재대(20)의 웨이퍼 적재부로부터 이격된 가열 위치까지 웨이퍼(W)를 상승시키기 때문에, 적재대(20)와 웨이퍼(W) 사이의 열전달이 억제되어 웨이퍼(W)를 효율적으로 가열할 수 있다.
또한, ClF3가스를 이용하여 웨이퍼(W)의 표면을 세정하고, 환원 가스를 이용하여 웨이퍼(W)의 표면에 잔류하는 상기 ClF3가스로부터 발생하는 염소를 제거할 수 있기 때문에, 상기 염소에 의해서 웨이퍼(W) 상의 금속막 등이 부식되는 것을 억제할 수 있다.
또한, 환원 가스로서 H2가스를 이용하기 때문에, 웨이퍼 상의 잔류 염소와 환원 가스의 반응 생성물은 휘발성 염화 수소가 되고, 상기 반응 생성물을 용이하게 처리 용기 밖으로 배출할 수 있다.
또한, 전술의 표면 처리 방법은 Si 상에 생성된 자연 산화물을 제거하는 경우 이외에도, 예컨대, W, Ti, A1, Ni, Co 및 이들의 실리사이드 상에 성장한 극히 얇은(10∼20 Å정도) 산화물 제거할 경우에도 적용할 수 있다.
또한, 전술한 표면 처리 방법은 콘택트 홀이 형성된 웨이퍼(W) 표면을 세정하는 경우 이외에도 예컨대, 비어홀이 형성된 웨이퍼(W) 표면을 세정할 경우에도 적용할 수 있다.
웨이퍼 지지 수단의 다른 실시예
다음에, 웨이퍼 지지 수단의 다른 실시예에 관해서 도 6a 및 도 6b를 참조하여 설명한다.
이 도면에 있어서, 부호 401은 처리 용기를 나타낸다. 이 처리 용기(401)의 저부에는 하판(403)이 설치되어 있고, 이 하판(403)의 중심부에는 배기관(405)이 설치된다.
한편, 하판(403) 중, 배기관(405)이 설치된 중심부로부터 편심한 위치에는 통형의 적재대 지지부(407)가 세워져 설치되어 있다. 이 적재대 지지부(407)에는 원반형의 웨이퍼 적재대(409)가 고정되어 있다. 이 웨이퍼 적재대(409)는 그 상면에 웨이퍼를 적재한 오목부(411)가 형성되고, 이 오목부(411)에 웨이퍼가 적재되도록 되어 있다.
또한, 웨이퍼 적재대(409)의 내부에는 이 적재대를 냉각하기 위한 냉매를 순환시키는 냉매 통로(413)가 형성되어 있다. 이 냉매 통로(413)는 웨이퍼 적재대(409)를 균일하게 냉각할 수 있도록 웨이퍼 적재대의 외주부 및 중심부의 전역에 걸쳐 배치되어 있다. 이 냉매 통로(413)에는 한 쌍의 냉매 관로(415)가 접속되어 있다. 이 한 쌍의 냉매 관로(415)는 통형의 적재대 지지부(407)의 내부를 통하여 배관되고, 냉매 공급 수단(도시하지 않음)에 접속되어 있다. 그리고, 웨이퍼 적재대(409)에 냉매를 공급 및 배출함으로써, 웨이퍼를 냉각할 수 있게 되고 있다.
한편, 상기 하판(403) 중, 배기관(405)이 설치된 중심부로부터 편심한 위치에서, 상기 적재대 지지부(407)로부터 주위 방향에 소정 각도로 이격된 위치에는 핀 구동 장치(417)가 고정되어 있다. 이 핀 구동 장치(417)는 그 내부에 모터 등의 구동원을 가지고 있고, 이 구동원에 의해서 구동되는 로드(419)가 처리 용기(401) 내부에 돌출된다. 이 로드(419)의 상단에는 메인 아암(421)이 고정되어 있고, 이메인 아암(421)은 이 처리 용기(401)의 중심부를 향하여 돌출하여 설치되어 있다. 이 메인 아암(421)의 선단에는 3가지의 서브 아암(423)이 설치되어 있다. 이 3가지의 서브 아암(423)은 인접하는 서브 아암끼리 각각 120。를 이루도록 반경 방향 바깥쪽으로 돌출하여 형성되어 있다. 각각의 서브 아암(423)의 선단에는 위쪽으로 돌출형성된 리프트 핀(425)이 설치되어 있다. 이 리프트 핀(425)은 웨이퍼 적재대에 형성된 구멍부에 삽입된 상태로 배치되어 있다. 이러한 구성에 있어서, 우선 핀 구동 장치(417) 내의 구동원을 구동함으로써, 로드(419)를 상하 이동시킨다. 그리고, 메인 아암(421) 및 서브 아암(423)을 통해 리프트 핀(425)을 승강시킴에 따라 웨이퍼 적재대(409) 상의 웨이퍼를 승강시킬 수 있다.
이 웨이퍼 지지 수단에 있어서, 적재대 지지부(407), 핀 구동 장치(417)를 처리 용기(401)의 외주부에 배치함으로써, 배기관(405)을 하판(403)의 중앙부에 설치하므로, 처리 용기로부터 배기되는 기체의 유선을 처리 용기의 축선에 대하여 축 대상으로 형성할 수 있다. 따라서, 처리 용기 내부에서 분위기의 불균일을 방지할 수 있고 웨이퍼의 균일한 처리를 행할 수 있다.
클러스터(cluster) 장치의 구성
이하에, 본 발명의 표면 처리 장치를 반송실을 통해 다른 처리 장치(예컨대 금속 배선 형성실)와 접속하여 구성한 멀티-실(室) 방식의 클러스터 장치의 일실시예에 관해서 설명한다.
도 7에 도시하는 클러스터 장치(100)는 본 발명의 처리 장치의 일실시예이고, 도 1에 도시하는 표면 처리 장치(1)를 진공 세정실(101)로서 진공세정실(101), 가열실(102), 1대 이상의 금속 배선 형성실(103)(예컨대, 피처리물 상에 CVD로써 A1, Ti, TiN, Si, W, WN, Cu, Ta, TaN, SiN 등의 금속 배선을 형성하 것), 냉각실(104) 및 로드록(load lock)실(105)을 각각 게이트 밸브(108)를 통해 내부를 진공으로 유지할 수 있는 반송실(106)에 연결한다. 그리고, 비반응성 분위기인 진공 속에서, 반송실(106) 내에 배치된 반송 로보트(107)에 의해 피처리물, 예컨대 반도체 웨이퍼를 반송실(106)과 그 외의 각 실(室) 간에 반송 가능하도록 구성되어 있다.
반도체 웨이퍼는 우선 카세트 내에 배치된 상태로 로드록실(105) 내부로 반입되고, 로드록실(105) 내에서 탈기(脫氣)된다. 그 후, 웨이퍼는 로드록실(105)에서 반송실(106) 내부로 1장씩 반입되고, 반송실(106) 내의 오리엔테이션 플랫(orientation flat) 조정기(aligner) 등으로써 위치가 조정된다. 다음에, 웨이퍼는 반송실(106)에서 진공 세정실(101) 내부로 반입되고, 진공 세정실(101)에서 웨이퍼 표면이 세정된다.
그후, 웨이퍼는 진공 세정실(101)에서 반출되어 반송실(106)에 반입되고, 반송실(106)에서 가열실(102)로 반입되고, 가열실(102)에서 미리 가열된다.
또한, 웨이퍼는 가열실(102)에서 반출되어 반송실(106)에 반입된 후, 반송실(106)에서 금속 배선 형성실(103)에 반입되어, 금속 배선 형성실(103)에서 CVD를 이용하여 A1, Ti 등의 금속 배선이 웨이퍼 상에 형성된다. 다음에, 웨이퍼는 금속 배선 형성실(103)에서 반출되어 반송실(106) 내부로 반입되고, 반송실(106)에서 냉각실(104) 내부로 반입되어, 냉각실(104)에서 냉각된다.
다음에, 냉각실(104)에서 반출된 웨이퍼는 반송실(106) 내부로 반입되고, 그 후, 반송실(106)에서 로드록실(105) 내부로 반입된다. 처리된 웨이퍼는 로드록실(105) 내부로 복귀되어, 로드록실(105) 내부 압력이 상승된 후에 로드록실(105)로부터 반출된다.
여기서, 특별히 냉각실(104)을 배치한 이유는, 웨이퍼가 통상 약 500℃의 온도로 가열되는 금속 배선 형성실(103)에서 배선 형성된 웨이퍼를 약 150℃ 정도의 온도밖에는 허용하지 않는 웨이퍼 카세트를 수납하는 로드록실(105)로 반입하기 전에 대폭적인 웨이퍼의 온도 저하가 불가결하기 때문이다.
또한, 금속 배선 형성 전에 웨이퍼를 미리 가열할 필요가 없을 시에는 가열실(102)을 생략해도 양호하다.
전술한 클러스터 장치에서는, 도중에 웨이퍼를 공기를 노출시키지 않고, 웨이퍼 표면 세정으로부터 웨이퍼 상의 금속 배선 형성까지의 연속 프로세스를 수행할 수 있기 때문에, 세정에서부터 금속 배선이 형성되는 도중에 웨이퍼 상에 자연 산화물이 생성되는 것을 방지할 수 있다.
따라서, 예컨대 콘택트 홀, 비어홀이 형성된 웨이퍼에 대하여 상기 연속 프로세스를 수행하면, 홀에 매립되는 금속과 홀 바닥의 접점부의 저항값을 낮게 할 수 있다.
또한, 상기 연속 프로세스를 하나의 클러스터 장치 안에서 수행할 수 있기 때문에, 세정에서 금속 배선 형성까지의 시간 관리가 불필요하게 되고 상기 연속 프로세스를 높은 작업 처리량으로 수행할 수 있다.
본 발명의 표면 처리 방법 및 장치를 반도체 소자 등의 제조 공정에 이용할 경우 제품의 신뢰성을 향상시킬 수 있다.

Claims (13)

  1. ClF3가스를 이용하여 피처리물의 표면을 세정하는 공정과,
    상기 세정 공정 후에 상기 피처리물의 표면에 잔류한 상기 ClF3가스부터 발생하는 염소를 상기 표면에서 제거하는 염소 제거 공정을 포함하는 것을 특징으로 하는 표면 처리 방법.
  2. 제1항에 있어서, 상기 염소 제거 공정은 환원 가스를 이용하여 상기 염소를 상기 피처리물의 표면으로부터 제거하는 공정을 포함하는 것을 특징으로 하는 표면 처리 방법.
  3. 재2항에 있어서, 상기 환원 가스는 H2가스인 것을 특징으로 하는 표면 처리 방법.
  4. 상기 피처리물의 표면에 ClF3가스를 공급하여 상기 피처리물의 표면에 ClF3가스를 흡착시키는 흡착 공정과,
    상기 피처리물 표면으로 상기 ClF3가스의 공급을 정지하는 공정과,
    상기 피처리물의 표면에 흡착된 ClF3가스를 이용하여 상기 피처리물의 표면을 세정하는 공정을 포함하는 것을 특징으로 하는 표면 처리 방법.
  5. 제4항에 있어서, 상기 흡착 공정에서 상기 피처리물을 20℃ 이하로 냉각하는 것을 특징으로 하는 표면 처리 방법.
  6. 내부에 피처리물이 배치되는 처리 용기와,
    상기 처리 용기 내에 ClF3가스를 공급하는 수단과, 공급된 상기 ClF3가스를 활성화하는 수단과,
    상기 처리 용기 내에 환원 가스를 공급하는 수단을 구비하는 것을 특징으로 하는 표면 처리 장치.
  7. 내부에 피처리물이 배치되는 처리 용기와,
    상기 처리 용기 내에 ClF3가스를 공급하는 수단과,
    상기 피처리물에 ClF3가스의 흡착을 촉진하는 수단과,
    공급된 상기 ClF3가스를 활성화하는 수단을 구비하는 것을 특징으로 하는 표면 처리 장치.
  8. 제7항에 있어서, 상기 처리 용기 내에 설치되고, 상기 피처리물을 적재한 적재대를 구비하는 것을 특징으로 하는 표면 처리 장치.
  9. 제8항에 있어서, 상기 피처리물에 ClF3가스의 흡착을 촉진하는 수단은 상기 적재대 내에 설치되고, 상기 적재대 상에 적재된 상기 피처리물을 냉각시키는 수단인 것을 특징으로 하는 표면 처리 장치.
  10. 제9항에 있어서, 상기 ClF3가스를 활성화하는 수단은 상기 적재대의 피처리물 적재부로부터 이격된 가열 위치에서 상기 피처리물을 가열하는 수단인 것을 특징으로 하는 표면 처리 장치.
  11. 제10항에 있어서, 상기 피처리물 적재부와 상기 가열 위치 사이에서 상기 피처리물을 승강시키는 수단을 구비하는 것을 특징으로 하는 표면 처리 장치.
  12. 제6항 내지 제11항 중 어느 한 항에 기재된 표면 처리 장치와,
    내부를 비반응성 분위기로 유지할 수 있음과 동시에 상기 표면 처리 장치 사이에서 피처리물을 비반응성 분위기 속에서 반송 가능하게 설치된 반송실과,
    상기 반송실 사이에 피처리물을 비반응성 분위기 속에서 반송 가능하게 설치된 1 이상의 다른 처리 장치를 구비하는 것을 특징으로 하는 클러스터 장치.
  13. 제12항에 있어서, 상기 다른 처리 장치는 피처리물 상에 금속 배선을 형성하는 금속 배선 형성실인 것을 특징으로 하는 클러스터 장치.
KR1020017004594A 1998-10-14 1999-10-14 표면 처리 방법 및 장치 KR100649461B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10291867A JP2000124195A (ja) 1998-10-14 1998-10-14 表面処理方法及びその装置
JP1998-291867 1998-10-14

Publications (2)

Publication Number Publication Date
KR20010080114A true KR20010080114A (ko) 2001-08-22
KR100649461B1 KR100649461B1 (ko) 2006-11-24

Family

ID=17774468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017004594A KR100649461B1 (ko) 1998-10-14 1999-10-14 표면 처리 방법 및 장치

Country Status (6)

Country Link
US (2) US7094703B2 (ko)
EP (1) EP1139398A4 (ko)
JP (1) JP2000124195A (ko)
KR (1) KR100649461B1 (ko)
TW (1) TW425622B (ko)
WO (1) WO2000022660A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170043299A (ko) * 2015-10-13 2017-04-21 세메스 주식회사 기판 처리 장치

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4057198B2 (ja) 1999-08-13 2008-03-05 東京エレクトロン株式会社 処理装置及び処理方法
JP2003086569A (ja) * 2001-09-12 2003-03-20 Tokyo Electron Ltd プラズマ処理方法
US7037376B2 (en) * 2003-04-11 2006-05-02 Applied Materials Inc. Backflush chamber clean
DE10320597A1 (de) * 2003-04-30 2004-12-02 Aixtron Ag Verfahren und Vorrichtung zum Abscheiden von Halbleiterschichten mit zwei Prozessgasen, von denen das eine vorkonditioniert ist
US7618898B2 (en) * 2004-03-31 2009-11-17 Nec Corporation Method and apparatus for forming contact hole
US7789962B2 (en) * 2005-03-31 2010-09-07 Tokyo Electron Limited Device and method for controlling temperature of a mounting table, a program therefor, and a processing apparatus including same
JP4519037B2 (ja) * 2005-08-31 2010-08-04 東京エレクトロン株式会社 加熱装置及び塗布、現像装置
JP4527670B2 (ja) * 2006-01-25 2010-08-18 東京エレクトロン株式会社 加熱処理装置、加熱処理方法、制御プログラムおよびコンピュータ読取可能な記憶媒体
US7877895B2 (en) 2006-06-26 2011-02-01 Tokyo Electron Limited Substrate processing apparatus
KR100807066B1 (ko) * 2006-08-31 2008-02-25 동부일렉트로닉스 주식회사 반도체 소자 제조 장치 및 이를 이용한 반도체 소자의 제조방법
KR101339700B1 (ko) * 2007-05-08 2013-12-10 (주)소슬 가스 공급 장치 및 이를 구비하는 에지 식각 장치
JP5151651B2 (ja) * 2008-04-22 2013-02-27 株式会社Ｓｕｍｃｏ 酸素イオン注入装置
US20110136346A1 (en) * 2009-12-04 2011-06-09 Axcelis Technologies, Inc. Substantially Non-Oxidizing Plasma Treatment Devices and Processes
JP2011216597A (ja) * 2010-03-31 2011-10-27 Fujitsu Semiconductor Ltd 半導体装置の製造方法及び成膜装置
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8441835B2 (en) 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8841196B1 (en) 2010-09-29 2014-09-23 Crossbar, Inc. Selective deposition of silver for non-volatile memory device fabrication
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8187945B2 (en) 2010-10-27 2012-05-29 Crossbar, Inc. Method for obtaining smooth, continuous silver film
US8258020B2 (en) 2010-11-04 2012-09-04 Crossbar Inc. Interconnects for stacked non-volatile memory device and method
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8088688B1 (en) 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US8946667B1 (en) 2012-04-13 2015-02-03 Crossbar, Inc. Barrier structure for a silver based RRAM and method
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US9070859B1 (en) 2012-05-25 2015-06-30 Crossbar, Inc. Low temperature deposition method for polycrystalline silicon material for a non-volatile memory device
US8883603B1 (en) 2012-08-01 2014-11-11 Crossbar, Inc. Silver deposition method for a non-volatile memory device
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US8796102B1 (en) 2012-08-29 2014-08-05 Crossbar, Inc. Device structure for a RRAM and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US11031252B2 (en) 2016-11-30 2021-06-08 Taiwan Semiconductor Manufacturing Compant, Ltd. Heat shield for chamber door and devices manufactured using same
JP6615153B2 (ja) * 2017-06-16 2019-12-04 東京エレクトロン株式会社 基板処理装置、基板載置機構、および基板処理方法
KR20210039825A (ko) * 2019-10-02 2021-04-12 삼성전자주식회사 기판 증착장치 및 이를 구비하는 기판 증착 시스템

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63204726A (ja) * 1987-02-20 1988-08-24 Anelva Corp 真空処理装置
JPH01200628A (ja) * 1988-02-05 1989-08-11 Toshiba Corp ドライエッチング方法
JPH01152274A (ja) * 1987-12-09 1989-06-14 Iwatani Internatl Corp 膜形成操作系におけるフッ化塩素クリーニング後の汚染除去方法
JP2836891B2 (ja) * 1990-02-21 1998-12-14 セントラル硝子株式会社 フッ化塩素ガスによるＳｉＯｘのクリーニング方法
JP3058909B2 (ja) * 1990-10-19 2000-07-04 東京エレクトロン株式会社 クリーニング方法
JPH04181734A (ja) * 1990-11-16 1992-06-29 Central Glass Co Ltd ＣＶＤＳｉＯ↓２のクリーニング方法
JPH04206526A (ja) * 1990-11-30 1992-07-28 Hitachi Ltd スルーホールへの金属穴埋め方法
JP2939355B2 (ja) * 1991-04-22 1999-08-25 東京エレクトロン株式会社 プラズマ処理装置
US5772832A (en) * 1991-06-27 1998-06-30 Applied Materials, Inc Process for etching oxides in an electromagnetically coupled planar plasma apparatus
US5326406A (en) * 1991-07-31 1994-07-05 Kawasaki Steel Corporation Method of cleaning semiconductor substrate and apparatus for carrying out the same
JPH06196455A (ja) 1991-07-31 1994-07-15 Kawasaki Steel Corp 半導体基板の処理方法
JPH05217968A (ja) * 1992-02-03 1993-08-27 Kawasaki Steel Corp 半導体基板の表面処理方法
JPH05243218A (ja) * 1992-02-28 1993-09-21 Nec Corp 半導体装置の製造方法
JPH05251408A (ja) * 1992-03-06 1993-09-28 Ebara Corp 半導体ウェーハのエッチング装置
JPH06124959A (ja) * 1992-10-12 1994-05-06 Kawasaki Steel Corp 半導体装置の製造方法
US5478429A (en) * 1993-01-20 1995-12-26 Tokyo Electron Limited Plasma process apparatus
US5350480A (en) * 1993-07-23 1994-09-27 Aspect International, Inc. Surface cleaning and conditioning using hot neutral gas beam array
US5614055A (en) * 1993-08-27 1997-03-25 Applied Materials, Inc. High density plasma CVD and etching reactor
JPH07142444A (ja) * 1993-11-12 1995-06-02 Hitachi Ltd マイクロ波プラズマ処理装置および処理方法
JPH07221069A (ja) * 1994-01-28 1995-08-18 Iwatani Internatl Corp 酸化シリコン上の窒化膜の除去方法
TW297135B (ko) * 1995-03-20 1997-02-01 Hitachi Ltd
JP3122601B2 (ja) * 1995-06-15 2001-01-09 東京エレクトロン株式会社 プラズマ成膜方法及びその装置
US6059922A (en) * 1996-11-08 2000-05-09 Kabushiki Kaisha Toshiba Plasma processing apparatus and a plasma processing method
JPH10306377A (ja) * 1997-05-02 1998-11-17 Tokyo Electron Ltd 微量ガス供給方法及びその装置
JP3480271B2 (ja) * 1997-10-07 2003-12-15 東京エレクトロン株式会社 熱処理装置のシャワーヘッド構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170043299A (ko) * 2015-10-13 2017-04-21 세메스 주식회사 기판 처리 장치

Also Published As

Publication number Publication date
TW425622B (en) 2001-03-11
WO2000022660A1 (fr) 2000-04-20
JP2000124195A (ja) 2000-04-28
KR100649461B1 (ko) 2006-11-24
EP1139398A1 (en) 2001-10-04
US20040194340A1 (en) 2004-10-07
US7094703B2 (en) 2006-08-22
US7146744B2 (en) 2006-12-12
US20040175944A1 (en) 2004-09-09
EP1139398A4 (en) 2005-08-03

Similar Documents

Publication Publication Date Title
KR100649461B1 (ko) 표면 처리 방법 및 장치
JP4732469B2 (ja) 表面処理方法及びその装置
US6776874B2 (en) Processing method and apparatus for removing oxide film
US6911112B2 (en) Method of and apparatus for performing sequential processes requiring different amounts of time in the manufacturing of semiconductor devices
KR0139793B1 (ko) 막형성 방법
JP4124543B2 (ja) 表面処理方法及びその装置
JP2002219424A (ja) 基板処理装置及び基板処理方法
WO2020106386A1 (en) A cluster processing system for forming a transition metal material
JP2011071478A (ja) 基板処理装置及び半導体装置の製造方法
US20090194237A1 (en) Plasma processing system
US7211769B2 (en) Heating chamber and method of heating a wafer
JP2009188411A (ja) シリル化処理方法、シリル化処理装置およびエッチング処理システム
JP4124800B2 (ja) 表面処理方法及びその装置
JP3281525B2 (ja) ガス成分除去処理装置及びこれを用いたクラスタツール装置
JP4612063B2 (ja) 表面処理方法及びその装置
JP3035436B2 (ja) 基板処理装置
JP4224192B2 (ja) 半導体装置の製造方法
JP2005353978A (ja) シリル化処理装置およびシリル化処理方法
JP2003231993A (ja) 電解メッキ方法、電解メッキ装置、及び電解メッキシステム
JP2001102423A (ja) プロセス装置
JP2001102374A (ja) 膜形成システム
JP2008147526A (ja) 基板周縁部の不要物除去方法及び装置、並びに半導体製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181030

Year of fee payment: 13